JP2007311672A - Method of manufacturing soi substrate - Google Patents
Method of manufacturing soi substrate Download PDFInfo
- Publication number
- JP2007311672A JP2007311672A JP2006141043A JP2006141043A JP2007311672A JP 2007311672 A JP2007311672 A JP 2007311672A JP 2006141043 A JP2006141043 A JP 2006141043A JP 2006141043 A JP2006141043 A JP 2006141043A JP 2007311672 A JP2007311672 A JP 2007311672A
- Authority
- JP
- Japan
- Prior art keywords
- single crystal
- crystal silicon
- heat treatment
- soi substrate
- wafer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
Description
本発明は、貼り合わせ法によるSOI(Silicon On Insulator)基板の製造方法に関し、より詳しくは、SOI層に発生する内部欠陥密度が低いSOI基板の製造方法に関する。 The present invention relates to a method for manufacturing an SOI (Silicon On Insulator) substrate by a bonding method, and more particularly, to a method for manufacturing an SOI substrate having a low density of internal defects generated in an SOI layer.
半導体素子用の基板の一つとして、絶縁膜であるシリコン酸化膜の上にシリコン層(以下、SOI層と呼ぶことがある)を形成したSOI(Silicon On Insulator)基板がある。このSOI基板は、デバイス作製領域となる基板表層部のSOI層が埋め込み酸化膜層(BOX層)により基板内部と電気的に分離されているため、寄生容量が小さく、耐放射性能力が高いなどの特徴を有する。そのため、高速・低消費電力動作、ソフトエラー防止などの効果が期待され、高性能半導体素子用の基板として有望視されている。 As one of semiconductor device substrates, there is an SOI (Silicon On Insulator) substrate in which a silicon layer (hereinafter also referred to as an SOI layer) is formed on a silicon oxide film that is an insulating film. This SOI substrate has a small parasitic capacitance and high radiation resistance because the SOI layer on the surface layer of the substrate, which is a device manufacturing region, is electrically separated from the inside of the substrate by a buried oxide film layer (BOX layer). Has characteristics. Therefore, effects such as high-speed and low-power consumption operation and prevention of soft errors are expected, and it is promising as a substrate for high-performance semiconductor elements.
このSOI基板の製造方法として、例えば、以下に示すような貼り合わせ法が知られている。すなわち、鏡面研磨された2枚の単結晶シリコン基板(SOI層となる単結晶シリコン基板(ボンドウェーハ)と支持基板となる単結晶シリコン基板(ベースウェーハ))を用意し、少なくとも一方の単結晶シリコン基板の表面に酸化膜を形成させる。そして、これらの単結晶シリコン基板を酸化膜を介して貼り合わせた後、熱処理して結合強度を高める。その後、ボンドウェーハを薄膜化してSOI層が形成されたSOI基板を得る。この薄膜化の方法としては、ボンドウェーハを所望の厚さまで研削、研磨する方法や、イオン注入剥離法と呼ばれる方法でイオン注入層でボンドウェーハを剥離する方法等がある。 As a method for manufacturing this SOI substrate, for example, a bonding method as shown below is known. That is, two mirror-polished single crystal silicon substrates (a single crystal silicon substrate (bond wafer) serving as an SOI layer and a single crystal silicon substrate (base wafer) serving as a support substrate) are prepared, and at least one single crystal silicon is prepared. An oxide film is formed on the surface of the substrate. Then, after bonding these single crystal silicon substrates through an oxide film, heat treatment is performed to increase the bond strength. Thereafter, the bond wafer is thinned to obtain an SOI substrate on which an SOI layer is formed. As a method of thinning the film, there are a method of grinding and polishing the bond wafer to a desired thickness, a method of peeling the bond wafer with an ion implantation layer by a method called an ion implantation separation method, and the like.
通常、SOI基板の原料となるボンドウェーハとベースウェーハには、チョクラルスキー(CZ)法により育成された単結晶シリコンインゴットから製造された単結晶シリコン基板が用いられている。CZ法により育成されたシリコン単結晶中には、およそ1018atoms/cm3の濃度で格子間酸素が不純物として含まれる。この格子間酸素の存在により、結晶育成工程中の固化してから室温まで冷却されるまでの熱履歴(以下、結晶熱履歴と略すことがある。)や半導体素子の作製工程における熱処理工程において過飽和状態となるために析出して、シリコン酸化物の析出物(以下、酸素析出物または単に析出物と呼ぶことがある。)が形成される。 Usually, a single crystal silicon substrate manufactured from a single crystal silicon ingot grown by the Czochralski (CZ) method is used for a bond wafer and a base wafer which are raw materials for an SOI substrate. In the silicon single crystal grown by the CZ method, interstitial oxygen is contained as an impurity at a concentration of about 10 18 atoms / cm 3 . Due to the presence of interstitial oxygen, it is supersaturated in the heat history from the solidification during the crystal growth process until it is cooled to room temperature (hereinafter abbreviated as crystal heat history) and the heat treatment process in the semiconductor element manufacturing process. In order to be in a state, it precipitates to form silicon oxide precipitates (hereinafter sometimes referred to as oxygen precipitates or simply precipitates).
酸素析出の過程は、析出核形成過程と、該析出核が成長する過程から成る。通常は、結晶熱履歴において析出核形成が進行し、その後のデバイスプロセス等の熱処理により大きく成長し、酸素析出物として検出されるようになる。このことから、結晶熱履歴で形成されたものをGrown−in析出核(結晶成長導入析出核)と呼ぶことにする。もちろん、その後の熱処理においても析出核が形成される場合がある。 The process of oxygen precipitation includes a process of forming a precipitation nucleus and a process of growing the precipitation nucleus. Usually, the formation of precipitation nuclei progresses in the crystal thermal history, and it grows greatly by a heat treatment such as a subsequent device process, and is detected as an oxygen precipitate. Therefore, what is formed by the crystal thermal history is referred to as a grown-in precipitation nucleus (crystal growth introduction precipitation nucleus). Of course, precipitation nuclei may be formed in the subsequent heat treatment.
酸素析出物がウェーハ表面近傍のデバイス作製領域に存在すると、デバイスの電気的特性を劣化させる。そのため、デバイス作製領域は、できるだけ欠陥密度が低いことが望ましい。 The presence of oxygen precipitates in the device fabrication region near the wafer surface degrades the electrical characteristics of the device. Therefore, it is desirable that the defect density of the device manufacturing region is as low as possible.
SOI層の厚さがおよそ1μm以上のSOI基板(以下、厚膜SOI基板と呼ぶことがある。)を貼り合わせ法で作製する場合、ボンドウェーハとベースウェーハの少なくとも一方の表面にシリコン酸化膜を作製し、そのシリコン酸化膜を介してボンドウェーハとベースウェーハとを貼り合わせた後、熱処理して結合強度を高める。その後、ボンドウェーハを研削、研磨で所望の厚さまで薄膜化して厚膜SOI基板を得る。このようなSOI基板の製造方法では、例えば、ボンドウェーハの表面にシリコン酸化膜を作製する場合には、ボンドウェーハは、酸化膜作製のための熱処理と結合強度を高めるための熱処理の少なくとも2回の熱処理が施されることになる。 When an SOI substrate having an SOI layer thickness of about 1 μm or more (hereinafter sometimes referred to as a thick film SOI substrate) is manufactured by a bonding method, a silicon oxide film is formed on at least one surface of a bond wafer and a base wafer. After producing and bonding a bond wafer and a base wafer through the silicon oxide film, it heat-processes and raises bond strength. Thereafter, the bond wafer is ground and polished to a desired thickness to obtain a thick film SOI substrate. In such an SOI substrate manufacturing method, for example, when a silicon oxide film is formed on the surface of a bond wafer, the bond wafer is subjected to at least two heat treatments for forming the oxide film and heat treatment for increasing the bond strength. This heat treatment is performed.
このような場合、ボンドウェーハは薄膜化される前に熱処理を受けるので、その熱処理の間に酸素析出が進行して、酸素析出物や、それに起因した転位や積層欠陥等が発生する場合がある。そのような場合、その後に薄膜化することによって酸素析出物がSOI層の表面に露出し、SOI層の電気特性を劣化させるという問題がある。また、SOI基板の製造工程では欠陥が顕在化しない場合でも、その後のデバイス製造工程において顕在化し、SOI層の電気特性を劣化させる恐れがある。 In such a case, the bond wafer is subjected to a heat treatment before it is thinned, so that oxygen precipitation proceeds during the heat treatment, and oxygen precipitates, dislocations and stacking faults, and the like may be generated. . In such a case, there is a problem that oxygen precipitates are exposed on the surface of the SOI layer by reducing the film thickness thereafter, and the electrical characteristics of the SOI layer are deteriorated. Further, even when a defect does not become apparent in the manufacturing process of the SOI substrate, it may become apparent in the subsequent device manufacturing process, and the electrical characteristics of the SOI layer may be deteriorated.
このような問題を解決するために、特許文献1に、格子間酸素濃度が16ppma以下のボンドウェーハの表面に熱酸化によってシリコン酸化膜を形成して、その酸化膜を介してベースウェーハと貼り合わせる方法が開示されている。このようなSOI基板の製造方法とすると、格子間酸素濃度が16ppma以下であることにより酸素析出が抑制され、それに起因する積層欠陥であるOSF(Oxidation induced Stacking Fault)の発生が抑制されるとされている。また、ボンドウェーハの熱酸化膜は、シリコンウェーハの洗浄直後に形成されるので、ボンドウェーハを外部汚染から保護する効果があり、これによっても結晶欠陥の発生が抑制される。さらに、結合前に熱酸化でSOI層表面の格子間酸素濃度が下がることにより結晶欠陥の発生が抑制されることも推察されている。
In order to solve such a problem,
しかしながら、ボンドウェーハに格子間酸素濃度が16ppma以下の単結晶シリコン基板を用いた場合であっても、OSFは発生させないまでも、SOI層において酸素析出が進行する場合があり、それに伴って各種欠陥が発生し、それによりSOI層の電気特性が劣化するという問題があった。 However, even when a single crystal silicon substrate having an interstitial oxygen concentration of 16 ppma or less is used for the bond wafer, oxygen precipitation may proceed in the SOI layer even if OSF is not generated. Has occurred, thereby deteriorating the electrical characteristics of the SOI layer.
そこで、本発明は、このような問題点に鑑みなされたもので、デバイス作製工程を経てもSOI層に発生する欠陥密度が低く、優れた電気特性を有するSOI基板の製造方法を提供することを目的とする。 Therefore, the present invention has been made in view of such problems, and provides a method for manufacturing an SOI substrate having a low density of defects generated in an SOI layer even after a device manufacturing process and having excellent electrical characteristics. Objective.
本発明は、上記課題を解決するためになされたもので、少なくとも、単結晶シリコンインゴットから単結晶シリコン基板を作製してボンドウェーハとベースウェーハとする工程と、前記ボンドウェーハと前記ベースウェーハの少なくとも一方の表面にシリコン酸化膜を形成する工程と、該シリコン酸化膜を介して前記ボンドウェーハと前記ベースウェーハを貼り合わせる工程と、貼り合わされた前記ボンドウェーハを薄膜化する工程とを備えるSOI基板の製造方法において、少なくとも最初に前記ボンドウェーハに熱処理を加える前に、前記単結晶シリコンインゴットから作製された単結晶シリコン基板に内部欠陥顕在化熱処理を加え、該単結晶シリコン基板の内部欠陥密度を検査することによって、内部欠陥密度が1×108個/cm3以下である単結晶シリコンインゴットを選定し、該選定した単結晶シリコンインゴットから作製された単結晶シリコン基板を、前記ボンドウェーハとして用いてSOI基板を製造することを特徴とするSOI基板の製造方法を提供する(請求項1)。 The present invention has been made to solve the above-described problems, and at least a step of producing a single crystal silicon substrate from a single crystal silicon ingot to form a bond wafer and a base wafer, and at least the bond wafer and the base wafer. An SOI substrate comprising: a step of forming a silicon oxide film on one surface; a step of bonding the bond wafer and the base wafer through the silicon oxide film; and a step of thinning the bonded bond wafer In the manufacturing method, at least before the heat treatment is first applied to the bond wafer, a single crystal silicon substrate manufactured from the single crystal silicon ingot is subjected to an internal defect revealing heat treatment to inspect the internal defect density of the single crystal silicon substrate. By doing so, the internal defect density is 1 × 10 8 pieces / cm 3. A method for manufacturing an SOI substrate, comprising: selecting a single crystal silicon ingot, and manufacturing an SOI substrate using the single crystal silicon substrate manufactured from the selected single crystal silicon ingot as the bond wafer. (Claim 1).
このように、あらかじめ内部欠陥密度を検査し、内部欠陥密度が1×108個/cm3以下となる単結晶シリコンインゴットから作製された単結晶シリコン基板をボンドウェーハとして用いてSOI基板を製造すれば、SOI製造工程やデバイス作製工程においてSOI層に発生する酸素析出物の密度が低いSOI基板を製造できる。また、SOI基板を製造する前に、ボンドウェーハとして用いることに適さない単結晶シリコン基板を除外することができる。 In this way, the internal defect density is inspected in advance, and an SOI substrate is manufactured using a single crystal silicon substrate manufactured from a single crystal silicon ingot having an internal defect density of 1 × 10 8 pieces / cm 3 or less as a bond wafer. For example, an SOI substrate having a low density of oxygen precipitates generated in the SOI layer in the SOI manufacturing process or device manufacturing process can be manufactured. In addition, before manufacturing the SOI substrate, a single crystal silicon substrate which is not suitable for use as a bond wafer can be excluded.
この場合、前記内部欠陥顕在化熱処理は、前記ボンドウェーハが前記SOI基板の製造工程において最初に受ける熱処理の温度で、あるいは前記ボンドウェーハが前記SOI基板の製造工程において最初に受ける熱処理の温度以下かつ800℃以上で熱処理することが好ましい(請求項2)。 In this case, the internal defect revealing heat treatment is performed at a temperature of a heat treatment that the bond wafer first receives in the manufacturing process of the SOI substrate, or less than a temperature of a heat treatment that the bond wafer first receives in the manufacturing process of the SOI substrate and Heat treatment is preferably performed at 800 ° C. or higher (claim 2).
このように、内部欠陥顕在化熱処理では、ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度で、あるいはボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度以下かつ800℃以上で熱処理することによって酸素析出物を顕在化させれば、少なくともSOI基板の製造工程で発生する酸素析出物の密度をより正確に見積もることができる。 As described above, in the internal defect revealing heat treatment, the bond wafer is first subjected to the heat treatment temperature in the SOI substrate manufacturing process, or the bond wafer is first subjected to the heat treatment temperature received in the SOI substrate manufacturing process and 800 ° C. or higher. If the oxygen precipitates are revealed by heat treatment, at least the density of oxygen precipitates generated in the manufacturing process of the SOI substrate can be estimated more accurately.
また、前記内部欠陥密度の検査は、該内部欠陥密度を検査する単結晶シリコン基板の表面から3μm以上の深さにおいて測定することが好ましい(請求項3)。 The inspection of the internal defect density is preferably performed at a depth of 3 μm or more from the surface of the single crystal silicon substrate to be inspected.
このように、内部欠陥密度の検査は、内部欠陥密度を検査する単結晶シリコン基板の表面から3μm以上の深さにおいて測定すれば、SOI基板の製造工程で発生する酸素析出物の密度をより正確に見積もることができる。 As described above, the inspection of the internal defect density can be performed more accurately by measuring the density of oxygen precipitates generated in the manufacturing process of the SOI substrate by measuring at a depth of 3 μm or more from the surface of the single crystal silicon substrate for inspecting the internal defect density. Can be estimated.
また、前記製造するSOI基板のSOI層の厚さを、3μm以上とすることができる(請求項4)。 Further, the thickness of the SOI layer of the manufactured SOI substrate can be 3 μm or more.
このようなSOI層の厚さが3μm以上であるSOI基板を製造する場合であっても、SOI製造工程やデバイス作製工程においてSOI層に発生する酸素析出物の密度が低いSOI基板を製造することができる。 Even when an SOI substrate having a thickness of 3 μm or more is manufactured, an SOI substrate having a low density of oxygen precipitates generated in the SOI layer in the SOI manufacturing process or device manufacturing process is manufactured. Can do.
本発明に従うSOI基板の製造方法であれば、SOI製造工程やデバイス作製工程においてSOI層に発生する欠陥密度が低いSOI基板を製造することができる。このようなSOI基板であれば、優れた電気特性を有するSOI基板とすることができる。 With the method for manufacturing an SOI substrate according to the present invention, an SOI substrate having a low density of defects generated in the SOI layer in the SOI manufacturing process or device manufacturing process can be manufactured. Such an SOI substrate can be an SOI substrate having excellent electrical characteristics.
以下、本発明についてより具体的に説明する。
前述のように、ボンドウェーハに格子間酸素濃度が16ppma(JEIDA基準、JEIDAは現在のJEITA(社団法人電子情報技術産業協会))以下であるような低い格子間酸素濃度である単結晶シリコン基板を用いた場合であっても、SOI基板製造工程やデバイス作製工程で酸素析出が進行する場合があり、それに伴って各種欠陥が発生し、それによりSOI層の電気特性が劣化する場合があるという問題があった。
Hereinafter, the present invention will be described more specifically.
As described above, a single crystal silicon substrate having a low interstitial oxygen concentration such that the interstitial oxygen concentration is 16 ppma (JEIDA standard, JEIDA is the current JEITA (Japan Electronics and Information Technology Industries Association)) or less is applied to the bond wafer. Even if it is used, oxygen precipitation may progress in the SOI substrate manufacturing process and device manufacturing process, and various defects are generated accordingly, which may deteriorate the electrical characteristics of the SOI layer. was there.
本発明者らは、このようにボンドウェーハの格子間酸素濃度が十分低い場合でも酸素析出が進行する理由について実験等に基づいて鋭意検討を行った結果、SOI製造工程やデバイス作製工程での酸素析出の進行しやすさは、ボンドウェーハの格子間酸素濃度のみにより決定されるものではなく、前述の結晶熱履歴にも依存することを見出した。すなわち、酸素析出を低減するには、格子間酸素濃度を規定するだけでは不十分であるということがわかった。 As a result of intensive studies based on experiments and the like regarding the reason why oxygen precipitation proceeds even when the interstitial oxygen concentration of the bond wafer is sufficiently low, the present inventors have determined that oxygen in the SOI manufacturing process and the device manufacturing process. It has been found that the easiness of the precipitation is not determined only by the interstitial oxygen concentration of the bond wafer, but also depends on the crystal thermal history described above. That is, it has been found that it is not sufficient to specify the interstitial oxygen concentration in order to reduce oxygen precipitation.
そして、本発明者らは、この知見にもとづいてさらに実験により種々の条件を最適化し、最初の熱処理によって内部欠陥密度(Bulk Micro Defect;BMD)が1×108個/cm3以下になる単結晶シリコン基板をボンドウェーハに用いればSOI層の酸素析出を十分に低減できることを見出し、本発明を完成させた。 Based on this knowledge, the present inventors further optimized various conditions through experiments, and the initial heat treatment simply reduced the internal defect density (Bulk Micro Defect; BMD) to 1 × 10 8 pieces / cm 3 or less. It has been found that if a crystalline silicon substrate is used for a bond wafer, oxygen precipitation in the SOI layer can be sufficiently reduced, and the present invention has been completed.
以下、本発明について図面を参照してさらに具体的に説明するが、本発明はこれに限定されるものではない。
図1は、本発明の貼り合わせ法によるSOI基板の製造方法の一例を示すフロー図である。本発明が適用される貼り合わせ法によるSOI基板の製造方法の概略は以下に示す通りである。
Hereinafter, the present invention will be described more specifically with reference to the drawings, but the present invention is not limited thereto.
FIG. 1 is a flowchart showing an example of a method for manufacturing an SOI substrate by the bonding method of the present invention. The outline of the manufacturing method of the SOI substrate by the bonding method to which the present invention is applied is as follows.
まず、工程(a)において、単結晶シリコンインゴット10を用意する。前述のように、SOI基板の製造に用いられる単結晶シリコン基板は、通常、CZ法によって育成された単結晶シリコンインゴットから作製されたものであることが多いが、本発明はこれに限定されるものではなく、FZ法等、どのような製造法によって製造された単結晶シリコンインゴットを用意してもよい。
First, in the step (a), a single
次に、工程(b)において、ボンドウェーハとして使用予定の単結晶シリコンインゴットから、内部欠陥密度を測定するための検査用ウェーハ11を作製する。この検査用ウェーハ11は、通常のボンドウェーハと同様に鏡面研磨されている必要はなく、例えば、切断後研削した後に化学的エッチングされた状態でも構わない。
なお、この検査用ウェーハ作製工程より前に、工程(d)の、通常複数のボンドウェーハを作製する工程を行ってもよい。すなわち検査用ウェーハ11とボンドウェーハ12を明確に区別する必要はなく、ボンドウェーハとして作製した単結晶シリコン基板を検査用ウェーハとして次の工程(c)を行ってもよい。
Next, in the step (b), an
In addition, you may perform the process of normally producing several bond wafers of the process (d) before this inspection wafer preparation process. That is, the
次に、少なくともボンドウェーハ12がSOI基板の製造工程において最初に熱処理を受ける前に、検査用ウェーハ11に対して、内部欠陥顕在化熱処理を加え、内部欠陥密度を測定する(工程(c))。この内部欠陥顕在化熱処理の温度は、ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度、あるいはボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度以下かつ800℃以上であることが好ましい。
Next, at least before the bond wafer 12 undergoes a heat treatment for the first time in the manufacturing process of the SOI substrate, an internal defect revealing heat treatment is applied to the
なお、ここでの「熱処理」とは、単結晶シリコン基板中に欠陥が発生するような温度にまで昇温して処理を行う場合を指すが、具体的には、例えば温度が400℃以上である場合を指す。すなわち、「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」とは、例えば、後述のシリコン酸化膜形成工程(e)で、BOX層となるシリコン酸化膜をボンドウェーハ表面に形成する場合には、その酸化温度であり、例えば900℃程度である。また、BOX層となるシリコン酸化膜をベースウェーハ表面のみに形成する場合には、ボンドウェーハがSOI製造工程の最初に受ける熱処理は後述の工程(g)の結合熱処理となり、その温度は例えば1100℃程度である。その他にも、不純物を拡散する工程があればその拡散熱処理の温度となるなど種々の場合がある。尚、CZウェーハの場合、単結晶シリコンインゴット10からボンドウェーハを作製する際に、酸素ドナーによる影響をなくすためのドナーキラー熱処理(650℃程度)が行われるが、この熱処理はここでの「熱処理」には含まない。
Note that the “heat treatment” here refers to a case where the temperature is raised to a temperature at which defects are generated in the single crystal silicon substrate, and specifically, the temperature is 400 ° C. or more, for example. Refers to a case. That is, “the temperature of the heat treatment that the bond wafer first receives in the manufacturing process of the SOI substrate” means, for example, that a silicon oxide film to be a BOX layer is formed on the bond wafer surface in a silicon oxide film forming step (e) described later. In this case, the oxidation temperature is about 900 ° C., for example. Further, when the silicon oxide film to be the BOX layer is formed only on the surface of the base wafer, the heat treatment that the bond wafer receives at the beginning of the SOI manufacturing process is the bonding heat treatment in the step (g) described later, and the temperature is, for example, 1100 ° Degree. In addition, if there is a step of diffusing impurities, there are various cases such as the temperature of the diffusion heat treatment. In the case of a CZ wafer, a donor killer heat treatment (about 650 ° C.) for eliminating the influence of oxygen donors is performed when a bond wafer is produced from the single
また、内部欠陥顕在化熱処理の温度が低すぎると、検査用ウェーハ中のGrown−in析出核を成長させるのに時間がかかるので、より効率的に熱処理を行うためには、内部欠陥顕在化熱処理の温度は800℃以上とすることが好ましい。 Further, if the temperature of the internal defect revealing heat treatment is too low, it takes time to grow the grown-in precipitation nuclei in the inspection wafer. Therefore, in order to perform the heat treatment more efficiently, the internal defect revealing heat treatment is performed. The temperature is preferably 800 ° C. or higher.
ボンドウェーハの酸素析出は、ボンドウェーハが含むGrown−in析出核のうち、SOI製造工程の最初に受ける熱処理の温度で安定なGrown−in析出核が残存して、その後の熱処理工程で成長することにより進行する。従って、SOI製造工程の最初に受ける熱処理の温度以下で熱処理することにより、Grown−in析出核を成長させ、検出可能なサイズを有する酸素析出物として顕在化して測定すれば、少なくともSOI基板の製造工程で発生する酸素析出物の密度として見積もることができる。
デバイス作製工程での酸素析出は、主にはSOI基板の製造工程で発生した酸素析出物が成長することにより進行するので、SOI基板の製造工程で発生する酸素析出物密度が低ければ、デバイス作製工程で成長する酸素析出物密度も低くなるので、SOI基板製造工程での熱処理による影響を考慮するだけでよい。
The oxygen precipitation of the bond wafer is that the grown-in precipitation nuclei that remain stable at the heat treatment temperature received at the beginning of the SOI manufacturing process remain in the grown-in precipitation nuclei included in the bond wafer and grow in the subsequent heat treatment process. To proceed. Therefore, by performing heat treatment below the temperature of the heat treatment received at the beginning of the SOI manufacturing process, if grown-in precipitation nuclei are grown and manifested and measured as oxygen precipitates having a detectable size, at least the manufacture of an SOI substrate is possible. It can be estimated as the density of oxygen precipitates generated in the process.
Oxygen precipitation in the device manufacturing process proceeds mainly due to growth of oxygen precipitates generated in the SOI substrate manufacturing process. Therefore, if the density of oxygen precipitates generated in the SOI substrate manufacturing process is low, device manufacturing is performed. Since the density of oxygen precipitates grown in the process is also reduced, it is only necessary to consider the influence of the heat treatment in the SOI substrate manufacturing process.
また、内部欠陥顕在化熱処理として採用される、「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」が1000℃よりも低い場合には、その温度でのみ内部欠陥顕在化熱処理を行うと、検出可能なサイズまで成長させるのに時間がかかるので、「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」または「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」以下800℃以上で数時間の熱処理を施した後に、1000℃以上の温度で数時間の熱処理を追加して、検出可能なサイズまで効率的に成長させるのが好ましい。 Further, when the “temperature of the heat treatment that the bond wafer first receives in the manufacturing process of the SOI substrate”, which is adopted as the internal defect revealing heat treatment, is lower than 1000 ° C., the internal defect revealing heat treatment is performed only at that temperature. Since it takes time to grow to a detectable size, “the temperature of the heat treatment that the bond wafer first receives in the manufacturing process of the SOI substrate” or “the temperature of the heat treatment that the bond wafer first receives in the manufacturing process of the SOI substrate” It is preferable that after the heat treatment is performed at 800 ° C. or higher for several hours, the heat treatment is performed at a temperature of 1000 ° C. or higher for several hours to efficiently grow to a detectable size.
熱処理された検査用ウェーハ11の内部欠陥密度を測定する手法は問わないが、例えば、へき開した断面、あるいは角度研磨した表面に選択エッチングを施した後に、光学顕微鏡により観察し、欠陥起因のエッチピット数を数えることにより、内部欠陥密度を測定することができる。あるいは、赤外散乱法により測定することができる。それらの際に、欠陥密度を測定する位置は、表面から3μm以上深い位置とすることが好ましい。このような深い位置で測定すれば、格子間酸素の外方拡散等による欠陥密度の激変による影響もほとんどなく、より正確に内部欠陥密度を見積もることができるからである。
The method of measuring the internal defect density of the heat-treated
測定された内部欠陥密度が1×108個/cm3以下であれば、その検査用ウェーハ11が製造された単結晶シリコンインゴット10はボンドウェーハ用として合格とし、その単結晶シリコンインゴットから製造された単結晶シリコン基板12をボンドウェーハとして用いる。
一方、1×108個/cm3より高い場合には、不合格とし、その検査用ウェーハと同一単結晶シリコンインゴットから作製した単結晶シリコン基板はボンドウェーハとしては用いない。このような単結晶シリコン基板は本発明にかかるSOI基板の製造に用いるボンドウェーハとして用いることはできないが、当然ながら他の用途に用いることができるので無駄になることはない。例えば、ベースウェーハとして用いることもできる。
なお、ここでボンドウェーハとして用いるための合格基準を内部欠陥密度1×108個/cm3とした理由は後述する。
If the measured internal defect density is 1 × 10 8 pieces / cm 3 or less, the single
On the other hand, when it is higher than 1 × 10 8 pieces / cm 3 , it is rejected, and a single crystal silicon substrate manufactured from the same single crystal silicon ingot as the inspection wafer is not used as a bond wafer. Such a single crystal silicon substrate cannot be used as a bond wafer used for manufacturing an SOI substrate according to the present invention, but it can be used for other purposes as a matter of course and is not wasted. For example, it can be used as a base wafer.
The reason why the acceptance criterion for use as a bond wafer is set to an internal defect density of 1 × 10 8 pieces / cm 3 will be described later.
以降の工程(d)〜(h)は上記工程(c)で合格となった単結晶シリコンインゴットから製造された単結晶シリコン基板をボンドウェーハとして用いて、通常の方法によってSOI基板の製造を行う。以下にその一例を述べる。 In the subsequent steps (d) to (h), an SOI substrate is manufactured by a normal method using a single crystal silicon substrate manufactured from the single crystal silicon ingot passed in the above step (c) as a bond wafer. . An example is described below.
まず、工程(d)において、工程(c)で合格した単結晶シリコンインゴットからボンドウェーハ12を作製するとともに、ベースウェーハ13を用意する。なお、ここで用意するベースウェーハ13は、ボンドウェーハ12を製造する単結晶シリコンインゴットから製造されたものであってもよいが、ゲッタリング能力や機械的強度等の観点から、1×108個/cm3よりも高い内部欠陥密度を有する別の単結晶シリコンインゴットから製造されたものであってもよい。 First, in the step (d), the bond wafer 12 is manufactured from the single crystal silicon ingot passed in the step (c), and the base wafer 13 is prepared. The base wafer 13 prepared here may be manufactured from a single crystal silicon ingot for manufacturing the bond wafer 12, but 1 × 10 8 from the viewpoint of gettering ability, mechanical strength, and the like. It may be manufactured from another single crystal silicon ingot having an internal defect density higher than / cm 3 .
前述のように、この工程(d)は工程(b)より前に行ってもよい。すなわち、検査用ウェーハ11を作製して、その内部欠陥密度を検査し、その単結晶シリコンインゴットから、ボンドウェーハとして単結晶シリコン基板を作製してもよいし、単結晶シリコンインゴットから単結晶シリコン基板を作製しておき、その中の少なくとも一枚を検査用ウェーハ11として前述した工程(c)の内部欠陥密度の検査を行ってもよい。検査に合格であった場合はボンドウェーハとして用い、不合格であっても前述のように他の用途に用いればよい。
As described above, this step (d) may be performed before step (b). That is, the
次に、工程(e)において、ボンドウェーハ12またはベースウェーハ13のうち少なくともいずれか一方の表面にBOX層となるシリコン酸化膜14を形成する。なお、図1ではベースウェーハ13の表面にシリコン酸化膜14を形成する例を示している。
この工程におけるシリコン酸化膜14の形成は、熱酸化による方法が簡単に緻密で高品質なシリコン酸化膜を形成することができるので好ましいが、この方法に限定されるものではない。
Next, in step (e), a silicon oxide film 14 to be a BOX layer is formed on the surface of at least one of the bond wafer 12 and the base wafer 13. FIG. 1 shows an example in which a silicon oxide film 14 is formed on the surface of the base wafer 13.
The formation of the silicon oxide film 14 in this step is preferable because a thermal oxidation method can easily form a dense and high-quality silicon oxide film, but is not limited to this method.
なお、この工程においてボンドウェーハ12にシリコン酸化膜14を形成する場合で、この工程がボンドウェーハ12が最初に受ける熱処理となる場合は、前述のように、「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」は、このシリコン酸化膜14の形成の際の熱処理温度となる。 In this process, when the silicon oxide film 14 is formed on the bond wafer 12 and this process is the first heat treatment that the bond wafer 12 receives, as described above, “the bond wafer is in the SOI substrate manufacturing process. The “first heat treatment temperature” is the heat treatment temperature when the silicon oxide film 14 is formed.
次に、工程(f)において、ボンドウェーハ12とシリコン酸化膜14を形成したベースウェーハ13を、シリコン酸化膜13を介して密着させて貼り合わせる。このようにして貼り合わせウェーハ15を得る。 Next, in the step (f), the base wafer 13 on which the bond wafer 12 and the silicon oxide film 14 are formed is adhered and bonded through the silicon oxide film 13. In this way, a bonded wafer 15 is obtained.
次に、工程(g)において、結合強度を高めるための結合熱処理を行う。この結合熱処理では、例えば酸化性あるいは不活性ガス雰囲気下で熱処理を行うことで二枚のウェーハを強固に結合させる。この結合熱処理の温度は1000℃以上シリコンの融点未満とし、熱処理時間は例えば1時間以上4時間以下とすることができるがこれに限定されるものではない。
前述のように、この結合熱処理の温度が「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」となる場合もある。
Next, in the step (g), bonding heat treatment for increasing the bonding strength is performed. In this bonding heat treatment, for example, two wafers are firmly bonded by performing a heat treatment in an oxidizing or inert gas atmosphere. The temperature of this bonding heat treatment may be 1000 ° C. or higher and lower than the melting point of silicon, and the heat treatment time may be, for example, 1 hour or more and 4 hours or less, but is not limited thereto.
As described above, the temperature of this bonding heat treatment may be “the temperature of the heat treatment that the bond wafer first receives in the manufacturing process of the SOI substrate”.
次に、工程(h)において、SOI層を所望の厚さまで薄膜化を行ってSOI層16および埋め込み酸化膜(BOX層)17を有するSOI基板18を得る。この時の薄膜化は、例えば、平面研削および鏡面研磨による方法を用いることができる。
Next, in step (h), the SOI layer is thinned to a desired thickness to obtain an
なお、このボンドウェーハの薄膜化は、例えば、比較的厚膜のSOI層の形成に好適な平面研削および鏡面研磨による方法やエッチングによる方法を用いることが好ましい。
特に、以下に述べるように、本発明は最終的に製造されるSOI基板のSOI層の厚さを3μm以上とする場合に特に好適であり、このような厚い膜厚の場合は主に上記の研削および研磨によるボンドウェーハの薄膜化が行われる。
For thinning the bond wafer, it is preferable to use, for example, a method by surface grinding and mirror polishing or a method by etching suitable for forming a relatively thick SOI layer.
In particular, as described below, the present invention is particularly suitable when the thickness of the SOI layer of the finally manufactured SOI substrate is set to 3 μm or more. The bond wafer is thinned by grinding and polishing.
上述のように、本発明は、最終的に製造されるSOI基板のSOI層の厚さを3μm以上とする場合に特に好適である。これは以下のような理由による。SOIの製造工程における熱処理においても、ボンドウェーハの表面側では熱処理中に酸素が外方拡散することにより、Grown−in析出核が成長し難く、また、消滅する場合がある。これは、貼り合わせた後の結合熱処理中でのボンドウェーハの表面(貼り合わせ面側)でも同様である。従って、最終的に製造されるSOI基板のSOI層の厚さが3μmより薄い場合には、SOI層中に酸素析出が発生する可能性が低くなる。 As described above, the present invention is particularly suitable when the thickness of the SOI layer of the finally manufactured SOI substrate is 3 μm or more. This is due to the following reasons. Also in the heat treatment in the SOI manufacturing process, on the surface side of the bond wafer, oxygen diffuses outward during the heat treatment, so that the grown-in nuclei are difficult to grow and may disappear. The same applies to the surface (bonded surface side) of the bond wafer during the bonding heat treatment after bonding. Therefore, when the SOI layer of the finally manufactured SOI substrate is thinner than 3 μm, the possibility of oxygen precipitation in the SOI layer is reduced.
一方、SOI層の厚さが3μm以上であるSOI基板を製造する場合であっても、本発明のように内部欠陥密度が1×108個/cm3以下である単結晶シリコンインゴットを選定してSOI基板の製造を行えば、SOI製造工程やデバイス作製工程においてSOI層に発生する欠陥密度が低いSOI基板を製造することができる。 On the other hand, even when manufacturing an SOI substrate having an SOI layer thickness of 3 μm or more, a single crystal silicon ingot having an internal defect density of 1 × 10 8 pieces / cm 3 or less is selected as in the present invention. If the SOI substrate is manufactured, an SOI substrate having a low defect density generated in the SOI layer in the SOI manufacturing process or device manufacturing process can be manufactured.
もちろん、最終的に製造されるSOI基板のSOI層の厚さが3μmより薄い場合に本発明を適用しても差し支えない。
このような比較的薄膜のSOI層とする場合は、工程(h)の薄膜化工程は、上記の研削および研磨による方法の他に、比較的薄膜のSOI層の形成に好適な、ボンドウェーハとベースウェーハとを貼り合わせる工程(f)の前に予めボンドウェーハの貼り合わせ面側から水素イオンまたはヘリウムイオンを注入することによって剥離用イオン層を形成しておき、貼り合わせた後に剥離用イオン注入層でボンドウェーハを剥離することによって薄膜化を行うイオン注入剥離法と呼ばれる方法を用いることもできる。なお、イオン注入剥離法で薄膜化を行う場合には、室温で貼り合わせた後に、必要に応じて500℃程度の低温熱処理を行って剥離を行った後、結合強度を高めるための結合熱処理工程(g)を行うという工程順となる。
Of course, the present invention may be applied when the thickness of the SOI layer of the finally manufactured SOI substrate is thinner than 3 μm.
When such a relatively thin SOI layer is used, the thinning step of step (h) includes a bond wafer suitable for forming a relatively thin SOI layer in addition to the above-described grinding and polishing methods. Before the step (f) for bonding the base wafer, a peeling ion layer is formed by implanting hydrogen ions or helium ions in advance from the bonding surface side of the bond wafer, and after the bonding, the peeling ion implantation is performed. A method called an ion implantation separation method in which a thin film is formed by peeling a bond wafer with a layer can also be used. In addition, when thinning by ion implantation peeling method, after bonding at room temperature, after performing peeling by performing low temperature heat treatment at about 500 ° C. if necessary, bonding heat treatment step for increasing the bonding strength (G) is performed in the order of steps.
以上のような工程を経ることによって、SOI製造工程やデバイス作製工程においてSOI層に発生する酸素析出物の密度が低いSOI基板を製造することができる。 Through the steps as described above, an SOI substrate having a low density of oxygen precipitates generated in the SOI layer in the SOI manufacturing process or device manufacturing process can be manufactured.
また、上記の工程の他にSOI基板を製造する上で行うことができるとされる種々の処理を追加して行ってもよい。例えば、貼り合わせ工程(f)の前に、ゲッタリング能力の付加目的やデバイス作製上の都合により高濃度イオン拡散層を形成するために貼り合わせ面にイオン注入を行うことができる。
そして、このように追加して行う処理が熱処理であり、その熱処理がボンドウェーハ12に加えられる最初の熱処理である場合は、前述のように、「ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理の温度」には、その追加された処理の熱処理温度が採用される。
In addition to the above steps, various processes that can be performed in manufacturing the SOI substrate may be added. For example, before the bonding step (f), ion implantation can be performed on the bonding surface in order to form a high-concentration ion diffusion layer for the purpose of adding gettering capability and the convenience of device fabrication.
If the additional treatment is a heat treatment and the heat treatment is the first heat treatment applied to the bond wafer 12, as described above, “the bond wafer is first subjected to the manufacturing process of the SOI substrate. The heat treatment temperature of the added treatment is adopted as the “heat treatment temperature”.
次に、上記工程(c)において、ボンドウェーハとして用いるための合格基準を内部欠陥密度が1×108個/cm3とした理由を以下に述べる。
本発明者らは、最終的に製造されたSOI基板の電気特性は、SOI層となるボンドウェーハの内部に潜在的に存在している酸素析出物の影響を受けるであろうと考え、以下のような実験を行った。
(実験例)
図1を参照して実験例を説明する。
Next, the reason why the internal defect density is set to 1 × 10 8 pieces / cm 3 as the acceptance criterion for use as a bond wafer in the step (c) will be described below.
The present inventors consider that the electrical characteristics of the finally manufactured SOI substrate will be affected by oxygen precipitates that are potentially present inside the bond wafer that will be the SOI layer. Experiments were conducted.
(Experimental example)
An experimental example will be described with reference to FIG.
まず、CZ法で育成した直径200mm、面方位{100}の単結晶シリコンインゴットで、酸素濃度や結晶位置の異なる単結晶シリコンインゴットを6本用意した(a)。各々のインゴットから検査用ウェーハ11を準備した(b)。また、同じインゴットからSOI層となる単結晶シリコン基板12も準備した(d)。また、別の単結晶シリコンインゴットから、支持基板となる単結晶シリコン基板13を準備した(d)。
First, six single crystal silicon ingots having different oxygen concentrations and crystal positions were prepared using a single crystal silicon ingot having a diameter of 200 mm and a plane orientation {100} grown by the CZ method (a). An
検査用ウェーハ11に、この実験例でボンドウェーハがSOI基板の製造工程において最初に受ける熱処理温度以下800℃以上である1000℃において16時間の熱処理を施した。その後、熱処理した検査用ウェーハの内部欠陥密度を、赤外散乱法の1つである赤外散乱トモグラフ法(以下、LSTと呼ぶことがある。)により測定した(c)。密度測定位置は、深さが40μmから200μmの範囲とした。
The
一方、支持基板となる単結晶シリコン基板13の表面に、BOX層となる膜厚約1μmのシリコン酸化膜14を熱酸化により形成した(e)。
その後、SOI層となる単結晶シリコン基板12と支持基板となる単結晶シリコン基板13を、シリコン酸化膜14を挟むようにして密着させて貼り合わせた(f)。
次いで、結合強度を高めるための結合熱処理を行った(g)。結合熱処理の温度は1150℃とした。その後、貼り合わせウェーハ15の活性層側を、平面研削や鏡面研磨などにより、約14μmの厚さになるまで薄膜化し、SOI基板18を得た(h)。
On the other hand, a silicon oxide film 14 having a thickness of about 1 μm to be a BOX layer was formed on the surface of the single crystal silicon substrate 13 to be a support substrate by thermal oxidation (e).
Thereafter, the single crystal silicon substrate 12 serving as the SOI layer and the single crystal silicon substrate 13 serving as the support substrate were adhered to each other with the silicon oxide film 14 interposed therebetween (f).
Next, bonding heat treatment for increasing the bonding strength was performed (g). The temperature of the bonding heat treatment was 1150 ° C. Thereafter, the active layer side of the bonded wafer 15 was thinned to a thickness of about 14 μm by surface grinding or mirror polishing to obtain an SOI substrate 18 (h).
このように作製したSOI基板について、酸化膜耐圧特性(TDDB(Time Dependent Dielectric Breakdown)良品率)を測定した。このTDDBとは、瞬間的な絶縁破壊を起こさないような比較的低い電圧をかけた場合でもある程度以上の長さの時間で起こるリークや絶縁破壊を観察するものである。
TDDB良品率の測定にあたっては、SOI基板18のSOI層16側の表面に膜厚約25nmの熱酸化膜を形成し、その上にリン添加ポリシリコン電極(電極面積:4mm2)を作製した。そして、絶縁破壊電荷量が10C/cm2以上のものを良品として、ウェーハ面内100点を測定することにより、良品率を算出した。
With respect to the SOI substrate manufactured as described above, the oxide film breakdown voltage characteristic (TDDB (Time Dependent Dielectric Breakdown) non-defective rate) was measured. This TDDB is for observing leakage and dielectric breakdown that occur in a certain length of time even when a relatively low voltage that does not cause instantaneous dielectric breakdown is applied.
In measuring the TDDB non-defective rate, a thermal oxide film having a film thickness of about 25 nm was formed on the surface of the
検査用ウェーハの内部欠陥密度とSOI基板のTDDB良品率との関係を図2に示した。この結果から、検査用ウェーハの内部欠陥密度が1×108個/cm3以下であれば、TDDB特性が良好であることがわかる。
すなわち、検査用ウェーハの内部欠陥密度が1×108個/cm3以下である単結晶シリコンインゴットから製造した単結晶シリコン基板をボンドウェーハとして用いれば、SOI層での欠陥の発生を抑制してSOI基板を製造することができる。
The relationship between the internal defect density of the inspection wafer and the TDDB non-defective rate of the SOI substrate is shown in FIG. From this result, it can be seen that if the internal defect density of the inspection wafer is 1 × 10 8 pieces / cm 3 or less, the TDDB characteristics are good.
That is, if a single crystal silicon substrate manufactured from a single crystal silicon ingot having an internal defect density of an inspection wafer of 1 × 10 8 pieces / cm 3 or less is used as a bond wafer, generation of defects in the SOI layer is suppressed. An SOI substrate can be manufactured.
以下、本発明の実施例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, the present invention will be described more specifically with reference to examples of the present invention, but the present invention is not limited thereto.
(実施例1、比較例1)
図1に示した工程に基づいて、以下のようにSOI基板を作製した。
まず、直径200mm、面方位{100}の単結晶シリコンインゴットで、酸素濃度や結晶位置の異なるインゴットを4本用意し(a)、各々のインゴットから検査用ウェーハを準備した(b)。
検査用ウェーハに、ボンドウェーハがSOI基板の製造工程において最初に受ける熱処理温度以下800℃以上である1000℃において16時間の熱処理を施した。その後、熱処理した検査用ウェーハの内部欠陥密度をLSTにより測定した(c)。密度測定位置は、深さが40μmから200μmの範囲とした。
内部欠陥密度の測定結果を基に、内部欠陥密度が8×106個/cm3(実施例1)であったインゴットと、7×108個/cm3(比較例1)であったインゴットから単結晶シリコン基板を作製し、ボンドウェーハとして準備した(d)。次に、別の単結晶シリコンインゴットからベースウェーハを製造した(d)後、実験例と同様にSOI基板を作製し(e〜h)、TDDB特性を測定した。
(Example 1, Comparative Example 1)
Based on the process shown in FIG. 1, an SOI substrate was manufactured as follows.
First, four ingots having a diameter of 200 mm and a plane orientation {100} having different oxygen concentrations and crystal positions were prepared (a), and inspection wafers were prepared from each ingot (b).
The inspection wafer was subjected to a heat treatment for 16 hours at 1000 ° C., which is 800 ° C. or higher and lower than the heat treatment temperature that the bond wafer first receives in the manufacturing process of the SOI substrate. Thereafter, the internal defect density of the heat-treated inspection wafer was measured by LST (c). The density measurement position was set to a depth in the range of 40 μm to 200 μm.
Based on the measurement result of the internal defect density, the ingot whose internal defect density was 8 × 10 6 pieces / cm 3 (Example 1) and the ingot which was 7 × 10 8 pieces / cm 3 (Comparative Example 1). From this, a single crystal silicon substrate was prepared and prepared as a bond wafer (d). Next, after manufacturing a base wafer from another single crystal silicon ingot (d), an SOI substrate was prepared in the same manner as in the experimental example (eh), and TDDB characteristics were measured.
その結果、検査用ウェーハの内部欠陥密度が8×106個/cm3(実施例1)であったSOI基板のTDDB良品率は95%と良好であった。一方、検査用ウェーハの内部欠陥密度が7×108個/cm3(比較例1)であったSOI基板のTDDB良品率は83%であり、電気特性が悪化していた。
以上のように、本発明によれば、優れた電気特性を有するSOI基板を製造できることが示された。
As a result, the TDDB non-defective rate of the SOI substrate in which the internal defect density of the inspection wafer was 8 × 10 6 pieces / cm 3 (Example 1) was as good as 95%. On the other hand, the TDDB non-defective rate of the SOI substrate in which the internal defect density of the inspection wafer was 7 × 10 8 pieces / cm 3 (Comparative Example 1) was 83%, and the electrical characteristics were deteriorated.
As described above, according to the present invention, it has been shown that an SOI substrate having excellent electrical characteristics can be manufactured.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は単なる例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above embodiment is merely an example, and the present invention has the same configuration as that of the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
10…単結晶シリコンインゴット、 11…検査用ウェーハ、
12…単結晶シリコン基板(ボンドウェーハ)、
13…単結晶シリコン基板(ベースウェーハ)、 14…シリコン酸化膜、
15…貼り合わせウェーハ、 16…SOI層、 17…埋め込み酸化膜、
18…SOI基板。
10 ... single crystal silicon ingot, 11 ... wafer for inspection,
12 ... single crystal silicon substrate (bond wafer),
13 ... single crystal silicon substrate (base wafer), 14 ... silicon oxide film,
15 ... bonded wafer, 16 ... SOI layer, 17 ... buried oxide film,
18 ... SOI substrate.
Claims (4)
少なくとも最初に前記ボンドウェーハに熱処理を加える前に、前記単結晶シリコンインゴットから作製された単結晶シリコン基板に内部欠陥顕在化熱処理を加え、該単結晶シリコン基板の内部欠陥密度を検査することによって、内部欠陥密度が1×108個/cm3以下である単結晶シリコンインゴットを選定し、該選定した単結晶シリコンインゴットから作製された単結晶シリコン基板を、前記ボンドウェーハとして用いてSOI基板を製造することを特徴とするSOI基板の製造方法。 Producing a single crystal silicon substrate from at least a single crystal silicon ingot to form a bond wafer and a base wafer; forming a silicon oxide film on at least one surface of the bond wafer and the base wafer; and In a method for manufacturing an SOI substrate comprising a step of bonding the bond wafer and the base wafer through a film, and a step of thinning the bonded bond wafer,
Before applying heat treatment to the bond wafer at least first, by applying an internal defect manifestation heat treatment to a single crystal silicon substrate made from the single crystal silicon ingot, and inspecting the internal defect density of the single crystal silicon substrate, A single crystal silicon ingot having an internal defect density of 1 × 10 8 pieces / cm 3 or less is selected, and an SOI substrate is manufactured using the single crystal silicon substrate manufactured from the selected single crystal silicon ingot as the bond wafer. A method for manufacturing an SOI substrate, comprising:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141043A JP2007311672A (en) | 2006-05-22 | 2006-05-22 | Method of manufacturing soi substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006141043A JP2007311672A (en) | 2006-05-22 | 2006-05-22 | Method of manufacturing soi substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007311672A true JP2007311672A (en) | 2007-11-29 |
Family
ID=38844233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006141043A Pending JP2007311672A (en) | 2006-05-22 | 2006-05-22 | Method of manufacturing soi substrate |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007311672A (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140142699A (en) * | 2012-03-05 | 2014-12-12 | 소이텍 | Method of testing a semiconductor on insulator structure and application of said test to the fabrication of such a structure |
JP2016111337A (en) * | 2014-10-09 | 2016-06-20 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | Method for manufacturing semiconductor wafer and semiconductor device having low concentration of interstitial oxygen |
CN111180317A (en) * | 2018-11-13 | 2020-05-19 | 信越半导体株式会社 | Method for manufacturing bonded SOI wafer |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142299A (en) * | 1993-11-18 | 1995-06-02 | Sumitomo Sitix Corp | Semiconductor silicon wafer |
JPH09186306A (en) * | 1996-01-08 | 1997-07-15 | Mitsubishi Materials Corp | Manufacture of soi substrate |
JP2004153083A (en) * | 2002-10-31 | 2004-05-27 | Shin Etsu Handotai Co Ltd | Method of evaluating silicon wafer and method of manufacturing soi wafer |
-
2006
- 2006-05-22 JP JP2006141043A patent/JP2007311672A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142299A (en) * | 1993-11-18 | 1995-06-02 | Sumitomo Sitix Corp | Semiconductor silicon wafer |
JPH09186306A (en) * | 1996-01-08 | 1997-07-15 | Mitsubishi Materials Corp | Manufacture of soi substrate |
JP2004153083A (en) * | 2002-10-31 | 2004-05-27 | Shin Etsu Handotai Co Ltd | Method of evaluating silicon wafer and method of manufacturing soi wafer |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20140142699A (en) * | 2012-03-05 | 2014-12-12 | 소이텍 | Method of testing a semiconductor on insulator structure and application of said test to the fabrication of such a structure |
JP2015513802A (en) * | 2012-03-05 | 2015-05-14 | ソワテク | Method for inspecting a semiconductor-on-insulator structure, and application of the inspection method to the manufacture of the structure |
US9698063B2 (en) | 2012-03-05 | 2017-07-04 | Soitec | Method of testing a semiconductor-on-insulator structure and application of said test to the fabrication of such a structure |
KR102090175B1 (en) * | 2012-03-05 | 2020-03-17 | 소이텍 | Method of testing a semiconductor on insulator structure and application of said test to the fabrication of such a structure |
JP2016111337A (en) * | 2014-10-09 | 2016-06-20 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | Method for manufacturing semiconductor wafer and semiconductor device having low concentration of interstitial oxygen |
US9728395B2 (en) | 2014-10-09 | 2017-08-08 | Infineon Technologies Ag | Method for manufacturing a semiconductor wafer, and semiconductor device having a low concentration of interstitial oxygen |
US10014400B2 (en) | 2014-10-09 | 2018-07-03 | Infineon Technologies Ag | Semiconductor device having a defined oxygen concentration |
CN111180317A (en) * | 2018-11-13 | 2020-05-19 | 信越半导体株式会社 | Method for manufacturing bonded SOI wafer |
JP2020080385A (en) * | 2018-11-13 | 2020-05-28 | 信越半導体株式会社 | Manufacturing method for bonded soi wafer |
JP7345245B2 (en) | 2018-11-13 | 2023-09-15 | 信越半導体株式会社 | Manufacturing method of bonded SOI wafer |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4526818B2 (en) | Manufacturing method of bonded wafer | |
US20050229842A1 (en) | Manufacturing method of silicon wafer | |
JP2001144275A (en) | Method for producing bonding soi wafer and bonding soi wafer | |
KR20050107642A (en) | Silicon wafer and method of fabricating the same | |
JPH07263652A (en) | Soi substrate and its manufacture | |
JP2006294737A (en) | Method of manufacturing soi substrate and method of reproducing peeled wafer during manufacture thereof | |
US8323403B2 (en) | SOI wafer and method for producing it | |
US7186628B2 (en) | Method of manufacturing an SOI wafer where COP's are eliminated within the base wafer | |
JPH10229093A (en) | Production of silicon epitaxial wafer | |
JP2010056316A (en) | Silicon wafer, and method of manufacturing the same | |
JP2007311672A (en) | Method of manufacturing soi substrate | |
JP5292810B2 (en) | Manufacturing method of SOI substrate | |
JP5541136B2 (en) | Method for manufacturing bonded SOI wafer | |
JP4869544B2 (en) | Manufacturing method of SOI substrate | |
JP5565079B2 (en) | Manufacturing method of SOI wafer | |
WO2014192207A1 (en) | Method for manufacturing bonded wafer | |
US7084459B2 (en) | SOI substrate | |
JP5703920B2 (en) | Manufacturing method of bonded wafer | |
JPH11204534A (en) | Manufacture of silicon epitaxial wafer | |
JP2004165489A (en) | Epitaxial silicon wafer, its manufacturing method and semiconductor device | |
JP2010062291A (en) | Semiconductor substrate and its manufacturing method | |
JP5560546B2 (en) | Silicon wafer and manufacturing method thereof | |
JP2010040638A (en) | Method of manufacturing soi substrate | |
JP2008262992A (en) | Method of manufacturing bonded wafer | |
JP4529036B2 (en) | Manufacturing method of thin film wafer for semiconductor |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090123 |
|
A977 | Report on retrieval |
Effective date: 20120412 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20120424 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20120615 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Effective date: 20121113 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20130514 Free format text: JAPANESE INTERMEDIATE CODE: A02 |