JP2007305905A - Inspection apparatus and inspection method of insulation isolated semiconductor device - Google Patents

Inspection apparatus and inspection method of insulation isolated semiconductor device Download PDF

Info

Publication number
JP2007305905A
JP2007305905A JP2006134967A JP2006134967A JP2007305905A JP 2007305905 A JP2007305905 A JP 2007305905A JP 2006134967 A JP2006134967 A JP 2006134967A JP 2006134967 A JP2006134967 A JP 2006134967A JP 2007305905 A JP2007305905 A JP 2007305905A
Authority
JP
Japan
Prior art keywords
voltage application
inspection
probe
region
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006134967A
Other languages
Japanese (ja)
Inventor
Komei Tobitaka
功明 飛高
Hideji Azuma
秀治 我妻
Nobutada Ueda
展正 植田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2006134967A priority Critical patent/JP2007305905A/en
Publication of JP2007305905A publication Critical patent/JP2007305905A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To materialize an inspection apparatus and an inspection method of an insulation isolated semiconductor device which can certainly detect insulation failure in an insulator which performs insulated isolation of an insulation isolated semiconductor device. <P>SOLUTION: A predetermined voltage is applied to a first and a second voltage applied pads 20c and 30c by contacting a first and a second voltage applying probes 41 and 42 respectively, so as to detect the current which flows between an element formation region 20 and an isolation region 30. Furthermore, the electrical connection between a second voltage applied pad 30c and a second inspection applying probe 42 is detected by detecting the voltage between a second voltage applying probe 42 and an inspection probe 43, while contacting the inspection probe 43 with an inspection pad 31c. When current is not detected and electrical connection is detected, it is judged that the relation between the element formation region 20 and the isolation region 30 is in an insulated state. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

この本発明は、相互に絶縁された素子形成領域及び分離領域を有する絶縁分離型半導体装置の検査装置及び検査方法に関する。   The present invention relates to an inspection apparatus and an inspection method for an insulated semiconductor device having an element formation region and an isolation region which are insulated from each other.

絶縁分離型半導体装置は、支持基材の半導体基板に、例えば、酸化膜等の絶縁膜を形成し、その上に半導体層を形成し、更に半導体層の表面から絶縁膜に達するように絶縁分離部を形成し、素子領域を区画したものである。このような絶縁分離構造を有する半導体装置において、半導体基板と素子領域を分離している絶縁膜、あるいは素子領域間を分離している絶縁分離部に欠陥、製造中の異物混入などによる異常が存在する場合、絶縁膜を介して半導体基板上に形成される素子と半導体基板との分離耐圧の低下、素子特性劣化、半導体装置としての信頼性の低下という問題が発生する。
そのため、絶縁分離の健全性を検査するための検査方法として、例えば、特許文献１に、図５に示すように、半導体装置１０１の絶縁分離部１１２を介して隣接する素子領域１１３とフィールド領域１１４との間に直流電圧源１４４により電圧を印加し、電流計１４５によりリーク電流を検出することによって、素子領域１１３とフィールド領域１１４との絶縁不良を検出する検査方法が開示されている。
特開平８−８３８３０号公報 Insulation separation type semiconductor device forms an insulation film such as an oxide film on a semiconductor substrate as a supporting base material, forms a semiconductor layer on the insulation film, and further insulates the semiconductor layer from the surface of the semiconductor layer to reach the insulation film. Part is formed, and the element region is partitioned. In a semiconductor device having such an insulating isolation structure, there is an abnormality due to a defect, contamination of foreign matter during manufacture, etc. in the insulating film that separates the semiconductor substrate from the element region, or in the insulating separation part that separates the element regions. In this case, there arises a problem that the isolation breakdown voltage between the element formed on the semiconductor substrate via the insulating film and the semiconductor substrate is lowered, the element characteristics are deteriorated, and the reliability as the semiconductor device is lowered.
Therefore, as an inspection method for inspecting the soundness of insulation isolation, for example, as shown in FIG. 5 in Patent Document 1, an element region 113 and a field region 114 that are adjacent to each other via an insulation isolation portion 112 of a semiconductor device 101 are used. An inspection method for detecting an insulation failure between the element region 113 and the field region 114 by applying a voltage with a DC voltage source 144 between them and detecting a leak current with an ammeter 145 is disclosed.
JP-A-8-83830

ここで、検査プローブ１０９、１１０を素子領域１１３及びフィールド領域１１４に形成された電極パッドにそれぞれ接触させることにより電圧の印加を行う場合、検査プローブ１０９、１１０が、電極パッドに接触しているということを前提としている。検査プローブ１０９、１１０が電極パッドに接触していない場合には、素子領域１１３及びフィールド領域１１４間に電圧を印加することができないため、絶縁不良があってもリーク電流が流れないので、絶縁不良を検出できないという問題があった。   Here, when voltage is applied by bringing the inspection probes 109 and 110 into contact with the electrode pads formed in the element region 113 and the field region 114, the inspection probes 109 and 110 are in contact with the electrode pads. It is assumed that. When the inspection probes 109 and 110 are not in contact with the electrode pads, a voltage cannot be applied between the element region 113 and the field region 114, and therefore leakage current does not flow even if there is an insulation failure. There was a problem that could not be detected.

そこで、この発明は、絶縁分離型半導体装置の絶縁分離を行う絶縁部の絶縁不良を確実に検出することができる検査装置及び検査方法を実現することを目的とする。   SUMMARY OF THE INVENTION Accordingly, an object of the present invention is to realize an inspection apparatus and an inspection method that can reliably detect an insulation failure of an insulating portion that performs insulation isolation of an isolation type semiconductor device.

この発明は、上記目的を達成するため、請求項１に記載の発明では、相互に絶縁された素子形成領域及び分離領域を有し、それぞれの領域の各表面に、検査電圧印加用の電極がそれぞれ形成された絶縁分離型半導体装置の前記素子形成領域及び前記分離領域間の絶縁を検査する検査装置であって、前記素子形成領域の前記電極に接触させる第１の電圧印加プローブと、前記分離領域の前記電極に接触させ、前記各電極間に所定電圧を印加可能な第２の電圧印加プローブと、前記分離領域の前記電極に接触させることにより、前記分離領域の前記電極と前記第２の電圧印加プローブとの導通を検出可能な検査プローブと、を備えた、という技術的手段を用いる。   In order to achieve the above object, according to the first aspect of the present invention, there is provided an element forming region and an isolation region which are insulated from each other, and an electrode for applying a test voltage is provided on each surface of each region. An inspection apparatus for inspecting insulation between the element formation region and the isolation region of each of the isolated isolation type semiconductor devices, the first voltage application probe being brought into contact with the electrode of the element formation region, and the isolation A second voltage application probe capable of applying a predetermined voltage between the electrodes, and a contact between the electrodes in the separation region and the second electrodes. A technical means is provided that includes an inspection probe capable of detecting conduction with a voltage application probe.

請求項１に記載の発明によれば、絶縁分離型半導体装置の検査装置は、素子形成領域の検査電圧印加用の電極に接触させる第１の電圧印加プローブと、分離領域の検査電圧印加用の電極に接触させ、各電極間に所定電圧を印加可能な第２の電圧印加プローブと、分離領域の当該電極に接触させることにより、分離領域の当該電極と第２の電圧印加プローブとの導通を検出可能な検査プローブと、を備えているため、分離領域の当該電極と第２の電圧印加プローブとの導通を確認することにより、第２の電圧印加プローブが分離領域の当該電極に接触していることを確認することができる。
これにより、各電極間に所定電圧を印加可能な状態であることを確認することができるので、素子形成領域及び分離領域間の絶縁を確実に検査することができる。 According to the first aspect of the present invention, an inspection apparatus for an insulation-separated semiconductor device includes a first voltage application probe that is brought into contact with an inspection voltage application electrode in an element formation region, and an inspection voltage application in an isolation region. A contact between the electrodes and a second voltage application probe capable of applying a predetermined voltage between the electrodes, and a contact between the electrodes in the separation region and the second voltage application probe in contact with the electrodes in the separation region. A test probe that can be detected, so that the second voltage application probe is in contact with the electrode in the separation region by confirming conduction between the electrode in the separation region and the second voltage application probe. Can be confirmed.
Thereby, since it can be confirmed that a predetermined voltage can be applied between the electrodes, insulation between the element formation region and the isolation region can be reliably inspected.

請求項２に記載の発明では、請求項１に記載の絶縁分離型半導体装置の検査装置において、前記分離領域には、前記電極が複数箇所形成されており、前記第２の電圧印加プローブは、前記複数箇所形成された電極のうちの１つの電極に接触可能に設けられ、前記検査プローブは、前記複数箇所形成された電極のうち、前記１つの電極以外の電極に接触可能に設けられている、という技術的手段を用いる。   According to a second aspect of the present invention, in the insulation separation type semiconductor device inspection apparatus according to the first aspect, a plurality of the electrodes are formed in the separation region, and the second voltage application probe includes: The electrode is provided so as to be able to contact one of the electrodes formed at the plurality of locations, and the inspection probe is provided so as to be able to contact an electrode other than the one electrode among the electrodes formed at the plurality of locations. The technical means is used.

請求項２に記載の発明によれば、分離領域には、電極が複数箇所形成されており、第２の電圧印加プローブは、複数箇所形成された電極のうちの１つの電極に接触可能に設けられ、検査プローブは、複数箇所形成された電極のうち、当該１つの電極以外の電極に接触可能に設けられているため、分離領域の複数箇所において、分離領域の電極と第２の電圧印加プローブとの導通を確認することができる。
ある１つの電極において、分離領域の電極と第２の電圧印加プローブとが導通していても、例えば、半導体装置が傾いている場合には、第１の電圧印加プローブが電極と接触しておらず、各電極間に電圧が印加できないおそれがある。このような場合でも、複数箇所形成された電極のうち、他の電極において、分離領域の電極と第２の電圧印加プローブとが導通していないものがある場合には、その電極に検査プローブが接触していないので、半導体装置が傾いているおそれがあると判断することができる。
従って、例えば、半導体装置の傾きにより、第１の電圧印加プローブが素子形成領域の電極に接触していない場合を判断することができるため、各電極間に所定電圧を印加可能な状態であるかどうかを確認することができるので、より確実に素子形成領域及び分離領域間の絶縁を検査することができる。 According to the second aspect of the present invention, a plurality of electrodes are formed in the separation region, and the second voltage application probe is provided so as to be in contact with one of the electrodes formed in the plurality of positions. Since the inspection probe is provided so as to be able to contact an electrode other than the one electrode among the electrodes formed at a plurality of locations, the electrodes of the separation region and the second voltage application probe are disposed at a plurality of locations of the separation region. Can be confirmed.
Even if the electrode in the isolation region and the second voltage application probe are electrically connected to one electrode, for example, when the semiconductor device is tilted, the first voltage application probe is not in contact with the electrode. Therefore, there is a possibility that a voltage cannot be applied between the electrodes. Even in such a case, if there is an electrode formed in a plurality of places where the electrode in the separation region and the second voltage application probe are not electrically connected to each other, the inspection probe is connected to the electrode. Since it is not in contact, it can be determined that the semiconductor device may be tilted.
Therefore, for example, the case where the first voltage application probe is not in contact with the electrode in the element formation region can be determined based on the inclination of the semiconductor device, so whether a predetermined voltage can be applied between the electrodes. Therefore, the insulation between the element formation region and the isolation region can be inspected more reliably.

請求項３に記載の発明では、絶縁分離型半導体装置の検査方法において、相互に絶縁された素子形成領域及び分離領域を有し、それぞれの領域の各表面に、検査電圧印加用の電極がそれぞれ形成された絶縁分離型半導体装置と、前記素子形成領域の前記電極に接触させる第１の電圧印加プローブと、前記分離領域の前記電極に接触させ、前記各電極間に所定電圧を印加可能な第２の電圧印加プローブと、前記分離領域の前記電極に接触させることにより、前記分離領域の前記電極と前記第２の電圧印加プローブとの導通を検出可能な検査プローブと、を備えた絶縁分離型半導体装置の検査装置と、を用意し、前記分離領域及び前記素子形成領域の前記各電極に、前記第１及び第２の電圧印加プローブをそれぞれ接触させることにより所定電圧を印加し、前記分離領域及び前記素子形成領域間に流れる電流を検出するとともに、前記分離領域に形成された電極に、前記検査プローブを接触させ、前記第２の電圧印加プローブ及び前記検査プローブ間の電圧を検出することにより、前記分離領域の前記電極及び前記第２の電圧印加プローブ間の導通を検出し、前記電流が検出されず、かつ、前記導通が検出された場合に、前記素子形成領域及び前記分離領域間が絶縁状態であると判定する、という技術的手段を用いる。   According to a third aspect of the present invention, in an inspection method for an insulation-separation type semiconductor device, an element forming region and an isolation region are isolated from each other, and an electrode for applying an inspection voltage is provided on each surface of each region. A formed isolation type semiconductor device; a first voltage application probe that contacts the electrode in the element formation region; and a first voltage application probe that contacts the electrode in the isolation region and that can apply a predetermined voltage between the electrodes. Insulation separation type comprising: 2 voltage application probes; and an inspection probe capable of detecting electrical connection between the electrodes in the separation region and the second voltage application probe by contacting the electrodes in the separation region An inspection device for a semiconductor device, and a predetermined voltage by bringing the first and second voltage application probes into contact with the electrodes in the isolation region and the element formation region, respectively. And an electric current flowing between the isolation region and the element formation region is detected, the inspection probe is brought into contact with an electrode formed in the isolation region, and the second voltage application probe and the inspection probe are connected. By detecting a voltage, continuity between the electrode in the separation region and the second voltage application probe is detected, and when the current is not detected and the continuity is detected, the element formation region And a technical means for determining that the separation region is in an insulating state.

請求項３に記載の発明によれば、分離領域及び素子形成領域の各電極に、第１及び第２の電圧印加プローブをそれぞれ接触させることにより所定電圧を印加し、分離領域及び素子形成領域間に流れる電流を検出するとともに、分離領域に形成された電極に、検査プローブを接触させ、第２の電圧印加プローブ及び検査プローブ間の電圧を検出することにより、分離領域の電極及び第２の電圧印加プローブ間の導通を検出し、電流が検出されず、かつ、導通が検出された場合に、素子形成領域及び分離領域間が絶縁状態であると判定することができる。
これにより、第２の電圧印加プローブが分離領域の電極に対して接触不良であるために、分離領域及び素子形成領域間の電流が検出されなかった場合には、第２の電圧印加プローブ及び検査プローブ間の導通が検出されないため、素子形成領域及び分離領域間が絶縁状態であると判定しないので、絶縁状態を誤って判定するおそれがない。
従って、各電極間に所定電圧を印加可能な状態であることを確認することができるので、素子形成領域及び分離領域間の絶縁を確実に検査することができる。 According to the third aspect of the present invention, a predetermined voltage is applied to each electrode of the isolation region and the element formation region by bringing the first and second voltage application probes into contact with each other, and the gap between the isolation region and the element formation region is determined. And detecting the voltage between the second voltage application probe and the inspection probe, thereby detecting the current flowing through the electrode and the second voltage. When conduction between the application probes is detected, no current is detected, and conduction is detected, it can be determined that the element formation region and the isolation region are in an insulated state.
As a result, when the current between the separation region and the element formation region is not detected because the second voltage application probe is in poor contact with the electrode in the separation region, the second voltage application probe and the inspection are performed. Since conduction between the probes is not detected, it is not determined that the element formation region and the isolation region are in an insulated state, so there is no possibility of erroneously determining the insulated state.
Accordingly, since it can be confirmed that a predetermined voltage can be applied between the electrodes, insulation between the element formation region and the isolation region can be reliably inspected.

請求項４に記載の発明では、請求項３に記載の絶縁分離型半導体装置の検査方法において、前記分離領域には、前記電極が複数箇所形成されており、前記複数箇所形成された電極のうちの１つの電極に、前記第２の電圧印加プローブを接触させ、前記複数箇所形成された電極のうち、前記１つの電極以外の電極に接触可能に設けられている前記検査プローブを、前記１つの電極以外の電極にそれぞれ接触させる、という技術的手段を用いる。   According to a fourth aspect of the present invention, in the method for inspecting an insulated semiconductor device according to the third aspect, a plurality of the electrodes are formed in the isolation region, and among the electrodes formed in the plurality of positions, The second voltage application probe is brought into contact with one of the electrodes, and the inspection probe provided so as to be able to come into contact with an electrode other than the one electrode among the electrodes formed at the plurality of locations, A technical means of contacting each electrode other than the electrodes is used.

請求項４に記載の発明によれば、分離領域には、電極が複数箇所形成されており、複数箇所形成された電極のうちの１つの電極に、第２の電圧印加プローブを接触させ、複数箇所形成された電極のうち、当該１つの電極以外の電極に接触可能に設けられている検査プローブを、当該１つの電極以外の電極にそれぞれ接触させるため、分離領域の複数箇所において、分離領域の電極と第２の電圧印加プローブとの導通を確認することができる。
ある１つの電極において、分離領域の電極と第２の電圧印加プローブとが導通していても、例えば、半導体装置が傾いている場合には、第１の電圧印加プローブが電極と接触しておらず、各電極間に電圧が印加できないおそれがある。このような場合でも、複数箇所形成された電極のうち、他の電極において、分離領域の電極と第２の電圧印加プローブとが導通していないものがある場合には、その電極に検査プローブが接触していないので、半導体装置が傾いているおそれがあると判断することができる。
従って、例えば、半導体装置の傾きにより、第１の電圧印加プローブが素子形成領域の電極に接触していない場合を判断することができるため、各電極間に所定電圧を印加可能な状態であるかどうかを確認することができるので、より確実に素子形成領域及び分離領域間の絶縁を検査することができる。 According to the fourth aspect of the present invention, a plurality of electrodes are formed in the separation region, and the second voltage application probe is brought into contact with one of the electrodes formed in the plurality of locations, and the plurality of electrodes are formed. In order to make the inspection probes provided so as to be able to contact an electrode other than the one electrode among the electrodes formed at the locations to contact the electrodes other than the one electrode, The continuity between the electrode and the second voltage application probe can be confirmed.
Even if the electrode in the isolation region and the second voltage application probe are electrically connected to one electrode, for example, when the semiconductor device is tilted, the first voltage application probe is not in contact with the electrode. Therefore, there is a possibility that a voltage cannot be applied between the electrodes. Even in such a case, if there is an electrode formed in a plurality of places where the electrode in the separation region and the second voltage application probe are not electrically connected to each other, the inspection probe is connected to the electrode. Since it is not in contact, it can be determined that the semiconductor device may be tilted.
Therefore, for example, the case where the first voltage application probe is not in contact with the electrode in the element formation region can be determined based on the inclination of the semiconductor device, so whether a predetermined voltage can be applied between the electrodes. Therefore, the insulation between the element formation region and the isolation region can be inspected more reliably.

［第１実施形態］
この発明の第１実施形態に係る絶縁分離型半導体装置の検査装置及び検査方法について、図を参照して説明する。図１は、絶縁分離型半導体装置の縦断面図及び検査装置の構成の説明図である。図２は、絶縁分離型半導体装置の平面図及び検査装置の構成の説明図である。図３は、第１実施形態に係る絶縁分離型半導体装置の検査装置の変更例を示す説明図である。
なお、各図では、説明のために一部を拡大して示している。 [First Embodiment]
An inspection apparatus and an inspection method for an insulated semiconductor device according to a first embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a longitudinal sectional view of an insulated semiconductor device and an explanatory diagram of a configuration of an inspection device. FIG. 2 is a plan view of the insulation-separated semiconductor device and an explanatory diagram of the configuration of the inspection device. FIG. 3 is an explanatory view showing a modified example of the inspection apparatus for the insulated semiconductor device according to the first embodiment.
In each figure, a part is enlarged for explanation.

（絶縁分離型半導体装置の構造）
最初に、本実施形態で使用する絶縁分離型半導体装置の構造について説明する。図１に示すように、絶縁分離型半導体装置１の半導体基板１０には、シリコン基板１１上に、酸化物などにより形成された絶縁膜１２を介して、単結晶シリコン層からなる半導体領域１３が形成されたＳＯＩ（Ｓｉｌｉｃｏｎ Ｏｎ Ｉｎｓｕｌａｔｏｒ）基板が用いられている。
図１及び図２に示すように、半導体領域１３は、半導体領域１３の表面から絶縁膜１２まで達する矩形枠形状に形成された絶縁トレンチ１４により、トランジスタ、ダイオードなどの素子が形成された素子形成領域２０と、素子が形成されていない分離領域３０とに区画されている。つまり、素子形成領域２０及び分離領域３０は、表面以外の領域が、絶縁膜１２及び絶縁トレンチ１４により囲まれており、相互に絶縁された状態で区画形成されている。絶縁トレンチ１４は、例えば、半導体領域１３に絶縁膜１２に到達するトレンチを形成し、このトレンチ内に、例えば、ＣＶＤ法を利用して酸化シリコンを充填した絶縁分離構造となっている。
本実施形態では、素子形成領域２０において、Ｎ+ 領域のコレクタ２１、Ｐ+領域のベース２２、ベース２２に設けられたＮ+ 領域のエミッタ２３から構成されるＮＰＮトランジスタが形成されている。コレクタ２１、ベース２２及びエミッタ２３には、半導体装置１から外部回路素子に接続するために図示しない入出力端子が電気的に接続されている。 (Structure of isolated semiconductor device)
First, the structure of the isolation type semiconductor device used in this embodiment will be described. As shown in FIG. 1, a semiconductor region 10 of a single crystal silicon layer is formed on a semiconductor substrate 10 of an isolation semiconductor device 1 on a silicon substrate 11 with an insulating film 12 formed of an oxide or the like interposed therebetween. A formed SOI (Silicon On Insulator) substrate is used.
As shown in FIGS. 1 and 2, the semiconductor region 13 is an element formation in which elements such as transistors and diodes are formed by an insulating trench 14 formed in a rectangular frame shape extending from the surface of the semiconductor region 13 to the insulating film 12. It is divided into a region 20 and an isolation region 30 where no element is formed. That is, the element formation region 20 and the isolation region 30 are partitioned and formed in a state in which regions other than the surface are surrounded by the insulating film 12 and the insulating trench 14 and insulated from each other. The insulating trench 14 has an insulating isolation structure in which, for example, a trench reaching the insulating film 12 is formed in the semiconductor region 13, and the trench is filled with silicon oxide by using, for example, a CVD method.
In the present embodiment, in the element formation region 20, an NPN transistor including an N + region collector 21, a P + region base 22, and an N + region emitter 23 provided on the base 22 is formed. An input / output terminal (not shown) is electrically connected to the collector 21, the base 22 and the emitter 23 in order to connect the semiconductor device 1 to an external circuit element.

図２に示すように、分離領域３０の表面には、素子形成領域２０の表面に形成されたコンタクト電極２０ａからＡｌ配線２０ｂを介して電気的に接続された検査電圧印加用の第１の電圧印加パッド２０ｃと、分離領域３０の表面に形成されたコンタクト電極３０ａからＡｌ配線３０ｂを介して電気的に接続された検査電圧印加用の第２の電圧印加パッド３０ｃと、コンタクト電極３０ａからＡｌ配線３１ｂを介して電気的に接続された検査プローブを接触させる検査パッド３１ｃと、が並列して形成されている。
ここで、各Ａｌ配線２０ｂ、３０ｂ、３１ｂ、第１の電圧印加パッド２０ｃ、３０ｃ及び検査パッド３１ｃは、図示しない絶縁層により分離領域３０と絶縁されている。 As shown in FIG. 2, the first voltage for applying the inspection voltage, which is electrically connected to the surface of the isolation region 30 from the contact electrode 20a formed on the surface of the element formation region 20 via the Al wiring 20b, is provided. An application pad 20c, a second voltage application pad 30c for applying a test voltage electrically connected from a contact electrode 30a formed on the surface of the isolation region 30 via an Al wiring 30b, and an Al wiring from the contact electrode 30a A test pad 31c that contacts a test probe that is electrically connected via 31b is formed in parallel.
Here, the Al wirings 20b, 30b, 31b, the first voltage application pads 20c, 30c, and the inspection pad 31c are insulated from the isolation region 30 by an insulating layer (not shown).

（検査装置の構成）
図１及び図２に示すように、検査装置２は、第１の電圧印加パッド２０ｃと接触可能に設けられた第１の電圧印加プローブ４１と、第２の電圧印加パッド３０ｃと接触可能に設けられた第２の電圧印加プローブ４２と、検査パッド３１ｃと接触可能に設けられた検査プローブ４３と、第１の電圧印加パッド２０ｃ、３０ｃ間に検査電圧を印加するための直流電圧源４４と、電流計４５と、電圧計４６とを備えている。
第１の電圧印加プローブ４１と、第２の電圧印加プローブ４２と、検査プローブ４３とは、半導体装置１の表面との距離がそれぞれほぼ等しくなるように配置されており、各プローブを同時に第１の電圧印加パッド２０ｃ、３０ｃ及び検査パッド３１ｃにそれぞれ接触させることができる。 (Configuration of inspection equipment)
As shown in FIGS. 1 and 2, the inspection apparatus 2 is provided so as to be in contact with the first voltage application probe 41 provided so as to be in contact with the first voltage application pad 20c and the second voltage application pad 30c. A second voltage application probe 42, a test probe 43 provided to be in contact with the test pad 31c, a DC voltage source 44 for applying a test voltage between the first voltage application pads 20c and 30c, An ammeter 45 and a voltmeter 46 are provided.
The first voltage application probe 41, the second voltage application probe 42, and the inspection probe 43 are arranged so that the distances from the surface of the semiconductor device 1 are substantially equal to each other. The voltage application pads 20c and 30c and the inspection pad 31c can be brought into contact with each other.

直流電圧源４４は、第２の電圧印加プローブ４２側が高電位となるように、第２の電圧印加プローブ４２と接続されている。ここで、電圧の極性は任意であり、第１の電圧印加プローブ４１側が高電位となるようにしてもよい。直流電圧源４４と第１の電圧印加プローブ４１との間には電流計４５が挿入されている。
第１の電圧印加プローブ４１が第１の電圧印加パッド２０ｃに、第２の電圧印加プローブ４２が第２の電圧印加パッド３０ｃにそれぞれ接触することにより、絶縁トレンチ１４を介して素子形成領域２０及び分離領域３０間に電圧を印加可能な直流回路５１が構成される。
検査プローブ４３は、電圧計４６と接続されており、検査パッド３１ｃに接触することにより、第２の電圧印加パッド３０ｃ及び検査パッド３１ｃ間の電圧が測定可能な直流回路５２が構成される。 The DC voltage source 44 is connected to the second voltage application probe 42 so that the second voltage application probe 42 side has a high potential. Here, the polarity of the voltage is arbitrary, and the first voltage application probe 41 side may be at a high potential. An ammeter 45 is inserted between the DC voltage source 44 and the first voltage application probe 41.
The first voltage application probe 41 is in contact with the first voltage application pad 20c, and the second voltage application probe 42 is in contact with the second voltage application pad 30c. A DC circuit 51 capable of applying a voltage between the separation regions 30 is configured.
The inspection probe 43 is connected to the voltmeter 46, and a DC circuit 52 capable of measuring the voltage between the second voltage application pad 30c and the inspection pad 31c is configured by contacting the inspection pad 31c.

（絶縁分離型半導体装置の検査方法）
素子形成領域２０及び分離領域３０間の絶縁を検査する検査方法について説明する。
まず、検査装置２の各プローブを半導体装置１に近づけて、第１の電圧印加プローブ４１を第１の電圧印加パッド２０ｃに、第２の電圧印加プローブ４２を第２の電圧印加パッド３０ｃに、検査プローブ４３を検査パッド３１ｃにそれぞれ接触させる。
次に、直流回路５１において、直流電圧源４４により、第１の電圧印加パッド２０ｃ及び第２の電圧印加パッド３０ｃ間に、素子形成領域２０及び分離領域３０間の絶縁耐圧を保証するための所定電圧を印加する。
このとき、素子形成領域２０及び分離領域３０間が絶縁トレンチ１４により所定電圧に対して絶縁されていない場合には、素子形成領域２０と分離領域３０との間にリーク電流が流れるため、電流計４５により検出することができる。
これにより、電流計４５によりリーク電流が検出された場合には、素子形成領域２０及び分離領域３０間が絶縁不良であると判断することができる。 (Insulation separation type semiconductor device inspection method)
An inspection method for inspecting insulation between the element formation region 20 and the isolation region 30 will be described.
First, each probe of the inspection apparatus 2 is brought close to the semiconductor device 1, the first voltage application probe 41 is set to the first voltage application pad 20 c, and the second voltage application probe 42 is set to the second voltage application pad 30 c. The inspection probe 43 is brought into contact with the inspection pad 31c.
Next, in the DC circuit 51, the DC voltage source 44 is used to ensure a dielectric strength between the element forming region 20 and the isolation region 30 between the first voltage application pad 20c and the second voltage application pad 30c. Apply voltage.
At this time, if the element forming region 20 and the isolation region 30 are not insulated from the predetermined voltage by the insulating trench 14, a leak current flows between the element forming region 20 and the isolation region 30. 45 can be detected.
Thereby, when a leak current is detected by the ammeter 45, it can be determined that the insulation between the element formation region 20 and the isolation region 30 is defective.

電流計４５によりリーク電流が検出されなかった場合には、直流回路５２における第２の電圧印加プローブ４２及び検査プローブ４３間に設けられた電圧計４６の出力に基づいて、素子形成領域２０及び分離領域３０間の絶縁を判断する。
電圧計４６において、第１の電圧印加パッド２０ｃ及び第２の電圧印加パッド３０ｃ間に印加した所定電圧が検出された場合には、第２の電圧印加プローブ４２が第２の電圧印加パッド３０ｃに接触している状態である。
第１の電圧印加プローブ４１と、第２の電圧印加プローブ４２と、検査プローブ４３とは、半導体装置１の表面との距離がそれぞれほぼ等しくなるように配置されており、第２の電圧印加プローブ４２が第２の電圧印加パッド３０ｃに接触しているならば、第１の電圧印加プローブ４１も第１の電圧印加パッド２０ｃと接触しているので、第１の電圧印加パッド２０ｃ及び第２の電圧印加パッド３０ｃ間に所定電圧が印加されていることになる。従って、素子形成領域２０と分離領域３０とは絶縁されていると判断することができる。 If no leak current is detected by the ammeter 45, the element formation region 20 and the separation are separated based on the output of the voltmeter 46 provided between the second voltage application probe 42 and the inspection probe 43 in the DC circuit 52. Insulation between regions 30 is determined.
When the voltmeter 46 detects a predetermined voltage applied between the first voltage application pad 20c and the second voltage application pad 30c, the second voltage application probe 42 is applied to the second voltage application pad 30c. They are in contact.
The first voltage application probe 41, the second voltage application probe 42, and the inspection probe 43 are arranged so that the distances from the surface of the semiconductor device 1 are substantially equal to each other, and the second voltage application probe If 42 is in contact with the second voltage application pad 30c, since the first voltage application probe 41 is also in contact with the first voltage application pad 20c, the first voltage application pad 20c and the second voltage application pad 20c are in contact with each other. A predetermined voltage is applied between the voltage application pads 30c. Therefore, it can be determined that the element formation region 20 and the isolation region 30 are insulated.

一方、電圧計４６において上記の所定電圧が検出されなかった場合には、第２の電圧印加プローブ４２が適正に第２の電圧印加パッド３０ｃと接触していないことになるので、第１の電圧印加パッド２０ｃ及び第２の電圧印加パッド３０ｃ間に所定電圧を印加されておらず、素子形成領域２０及び分離領域３０間が絶縁されているかどうかは検査されていないことになる。
このように、電流計４５により第１の電圧印加パッド２０ｃ及び第２の電圧印加パッド３０ｃ間のリーク電流を測定するだけでは判断できない第２の電圧印加プローブ４２の第２の電圧印加パッド３０ｃに対する接触不良を検出することができるので、素子形成領域２０及び分離領域３０間の所定電圧における絶縁を確実に検査することができる。
なお、本実施形態では、第２の電圧印加プローブ４２と第２の電圧印加パッド３０ｃとの接触を電圧計４６を用いて確認したが、電流計と適当な抵抗を用いて電流を測定することによっても確認することができる。 On the other hand, when the predetermined voltage is not detected by the voltmeter 46, the second voltage application probe 42 is not properly in contact with the second voltage application pad 30c. A predetermined voltage is not applied between the application pad 20c and the second voltage application pad 30c, and it is not inspected whether the element formation region 20 and the isolation region 30 are insulated.
As described above, the second voltage application probe 42 with respect to the second voltage application pad 30c, which cannot be determined only by measuring the leakage current between the first voltage application pad 20c and the second voltage application pad 30c by the ammeter 45. Since contact failure can be detected, insulation at a predetermined voltage between the element formation region 20 and the isolation region 30 can be reliably inspected.
In this embodiment, the contact between the second voltage application probe 42 and the second voltage application pad 30c is confirmed using the voltmeter 46, but the current is measured using an ammeter and an appropriate resistance. Can also be confirmed.

本実施形態では、直流電圧源４４により、第１の電圧印加パッド２０ｃ及び第２の電圧印加パッド３０ｃ間に電圧を印加する検査方法を示したが、電流源を用いて、素子形成領域２０及び分離領域３０間に絶縁トレンチ１４の必要耐圧に応じた電流を流して、その際に生じるリーク電流を検出することで、絶縁耐圧を測定するようにしてもよい。
また、素子形成領域２０が隣接して設けられており、形成されている素子が電位的に互いに独立である場合には、これら素子形成領域２０間に所定電圧を印加し、リーク電流を測定する構成を用いてもよい。 In the present embodiment, an inspection method in which a voltage is applied between the first voltage application pad 20c and the second voltage application pad 30c by the DC voltage source 44 has been described. The insulation withstand voltage may be measured by flowing a current corresponding to the required withstand voltage of the isolation trench 14 between the isolation regions 30 and detecting a leak current generated at that time.
In addition, when the element formation regions 20 are provided adjacent to each other and the formed elements are independent of each other in terms of potential, a predetermined voltage is applied between these element formation regions 20 to measure a leakage current. A configuration may be used.

（変更例）
図３に示すように、第２の電圧印加パッド３０ｃを第２の電圧印加プローブ４２と検査プローブ４３とで共用し、第２の電圧印加プローブ４２と検査プローブ４３とが第２の電圧印加パッド３０ｃに接触可能に構成してもよい。
また、素子形成領域２０は複数箇所設けてもよい。図３では、素子形成領域２０を２箇所に設けた構成について示しているが、３箇所以上に設けることもできる。素子形成領域２０に形成された素子は、相互に電気的に接続され、所定の特性を発現するものであってもよい。 (Example of change)
As shown in FIG. 3, the second voltage application pad 30c is shared by the second voltage application probe 42 and the inspection probe 43, and the second voltage application probe 42 and the inspection probe 43 are the second voltage application pad. You may comprise so that contact to 30c is possible.
Further, a plurality of element formation regions 20 may be provided. Although FIG. 3 shows a configuration in which the element formation regions 20 are provided in two places, they can be provided in three or more places. The elements formed in the element forming region 20 may be electrically connected to each other and exhibit predetermined characteristics.

［第１実施形態の効果］
本発明に係る絶縁分離型半導体装置１の検査装置２及び検査方法によれば、素子形成領域２０の第１の電圧印加パッド２０ｃに接触させる第１の電圧印加プローブ４１と、分離領域３０の第２の電圧印加パッド３０ｃに接触させ、第１の電圧印加パッド２０ｃ及び第２の電圧印加パッド３０ｃ間に所定電圧を印加可能な第２の電圧印加プローブ４２と、検査パッド３１ｃに接触させることにより、第２の電圧印加パッド３０ｃと第２の電圧印加プローブ４２との導通を検出可能な検査プローブ４３と、を備えているため、第１及び第２の電圧印加パッド２０ｃ、３０ｃに、第１及び第２の電圧印加プローブ４１、４２をそれぞれ接触させることにより所定電圧を印加し、素子形成領域２０及び分離領域３０間に流れる電流を検出するとともに、検査パッド３１ｃに検査プローブ４３を接触させ、第２の電圧印加プローブ４２及び検査プローブ４３間の電圧を検出することにより、第２の電圧印加パッド３０ｃ及び第２の電圧印加プローブ４２間の導通を検出し、電流が検出されず、かつ、導通が検出された場合に、素子形成領域２０及び分離領域３０間が絶縁状態であると判定することができる。
これにより、第２の電圧印加プローブ４２が第２の電圧印加パッド３０ｃに対して接触不良であるために、素子形成領域２０及び分離領域３０間の電流が検出されなかった場合には、第２の電圧印加プローブ４２及び検査プローブ４３間の導通が検出されないため、素子形成領域２０及び分離領域３０間が絶縁状態であると判定しないので、絶縁状態を誤って判定するおそれがない。
従って、第１の電圧印加パッド２０ｃ及び第２の電圧印加パッド３０ｃ間に所定電圧を印加可能な状態かどうかを確認することができるので、素子形成領域２０及び分離領域３０間の絶縁を確実に検査することができる。 [Effect of the first embodiment]
According to the inspection apparatus 2 and the inspection method of the insulated semiconductor device 1 according to the present invention, the first voltage application probe 41 brought into contact with the first voltage application pad 20 c in the element formation region 20 and the first in the isolation region 30. The second voltage application pad 30c, the second voltage application probe 42 capable of applying a predetermined voltage between the first voltage application pad 20c and the second voltage application pad 30c, and the test pad 31c. And the inspection probe 43 capable of detecting the electrical connection between the second voltage application pad 30c and the second voltage application probe 42, the first and second voltage application pads 20c, 30c are connected to the first voltage application pad 30c. In addition, a predetermined voltage is applied by bringing the second voltage application probes 41 and 42 into contact with each other, and a current flowing between the element formation region 20 and the isolation region 30 is detected. The test probe 43 is brought into contact with the test pad 31c, and the voltage between the second voltage application probe 42 and the test probe 43 is detected, thereby establishing conduction between the second voltage application pad 30c and the second voltage application probe 42. When the current is not detected and conduction is detected, it can be determined that the element forming region 20 and the isolation region 30 are in an insulated state.
As a result, when the current between the element formation region 20 and the isolation region 30 is not detected because the second voltage application probe 42 has poor contact with the second voltage application pad 30c, the second voltage application probe 42 Since the continuity between the voltage application probe 42 and the inspection probe 43 is not detected, it is not determined that the element forming region 20 and the isolation region 30 are in an insulated state, so there is no possibility of erroneously determining the insulated state.
Accordingly, since it is possible to confirm whether or not a predetermined voltage can be applied between the first voltage application pad 20c and the second voltage application pad 30c, insulation between the element formation region 20 and the isolation region 30 can be ensured. Can be inspected.

〈第２実施形態〉
第２実施形態に係る絶縁分離型半導体装置の検査方法及び検査装置について、図４を参照して説明する。図４は、第２実施形態に係る絶縁分離型半導体装置の平面図及び検査装置の構成の説明図である。
なお、第１実施形態と同様の構成については、同じ符号を使用するとともに説明を省略する。 Second Embodiment
An inspection method and an inspection apparatus for an insulation-separated semiconductor device according to the second embodiment will be described with reference to FIG. FIG. 4 is a plan view of an isolation semiconductor device according to the second embodiment and an explanatory diagram of a configuration of an inspection apparatus.
In addition, about the structure similar to 1st Embodiment, while using the same code | symbol, description is abbreviate | omitted.

図４に示すように、本実施形態で用いる半導体装置３は、検査パッド３２ａ〜３２ｄが半導体装置３の角部近傍の４箇所に配置されている点において、第１実施形態における半導体装置１と異なっている。本実施形態の検査装置４では、４箇所に設けられた検査パッド３２ａ〜３２ｄにそれぞれ対応して、４個の検査プローブ４３ａ〜４３ｄがそれぞれ接触可能に設けられている。
検査パッド３２ａにおいては、第１実施形態同様に、第２の電圧印加プローブ４２及び検査プローブ４３ａ間の導通を検出することができる。
第２の電圧印加プローブ４２及び検査プローブ４３ａ間が導通している場合、第２の電圧印加プローブ４２は第２の電圧印加パッド３０ｃと接触しているので、検査プローブ４３ｂ〜４３ｄ及び第２の電圧印加プローブ４２間の電圧を電圧計４６で測定することにより、その他の３箇所の検査パッド３２ａ〜３２ｄにおける検査プローブ４３ｂ〜４３ｄの接触の有無を判断することができる。 As shown in FIG. 4, the semiconductor device 3 used in the present embodiment is different from the semiconductor device 1 in the first embodiment in that test pads 32 a to 32 d are arranged at four locations near the corners of the semiconductor device 3. Is different. In the inspection apparatus 4 of the present embodiment, four inspection probes 43a to 43d are provided so as to be in contact with each other, corresponding to the inspection pads 32a to 32d provided at four locations.
In the inspection pad 32a, the continuity between the second voltage application probe 42 and the inspection probe 43a can be detected as in the first embodiment.
When the second voltage application probe 42 and the inspection probe 43a are electrically connected, the second voltage application probe 42 is in contact with the second voltage application pad 30c, so that the inspection probes 43b to 43d and the second voltage application probe 42a are in contact with each other. By measuring the voltage between the voltage application probes 42 with the voltmeter 46, it is possible to determine whether or not the inspection probes 43b to 43d are in contact with the other three inspection pads 32a to 32d.

これにより、検査装置４に対して半導体装置３が傾いている場合に、第１の電圧印加プローブ４１及び第１の電圧印加パッド２０ｃ間に接触不良が生じるおそれを判断することができる。
例えば、検査パッド３２ａにおいて検査プローブ４３ａと第２の電圧印加プローブ４２とが導通していても、検査プローブ４３ｂにおいて検査プローブ４３ｂと第２の電圧印加プローブ４２とが導通していない場合には、検査装置４に対して半導体装置３が傾いているために、検査プローブ４３ｂが検査パッド３２ｂと接触していないおそれがある。
このような場合には、第１の電圧印加プローブ４１が、第１の電圧印加パッド２０ｃと接触しているという保証はなく、第１の電圧印加パッド２０ｃ及び第２の電圧印加パッド３０ｃ間に電圧が印加できないおそれがある。
以上のように、検査プローブ４３ｂ〜４３ｄのうち、第２の電圧印加プローブ４２と導通していないものがある場合、つまり、検査パッド３２ｂ〜３２ｄにおいて、接触していない検査プローブ４３ｂ〜４３ｄがある場合には、検査装置４に対して半導体装置３が傾いているおそれがあるため、絶縁と判断しないことができる。 Thereby, when the semiconductor device 3 is inclined with respect to the inspection device 4, it is possible to determine a possibility that a contact failure may occur between the first voltage application probe 41 and the first voltage application pad 20 c.
For example, even if the inspection probe 43a and the second voltage application probe 42 are conductive in the inspection pad 32a, the inspection probe 43b and the second voltage application probe 42 are not conductive in the inspection probe 43b. Since the semiconductor device 3 is inclined with respect to the inspection device 4, the inspection probe 43b may not be in contact with the inspection pad 32b.
In such a case, there is no guarantee that the first voltage application probe 41 is in contact with the first voltage application pad 20c, and between the first voltage application pad 20c and the second voltage application pad 30c. The voltage may not be applied.
As described above, when there are inspection probes 43b to 43d that are not electrically connected to the second voltage application probe 42, that is, there are inspection probes 43b to 43d that are not in contact with the inspection pads 32b to 32d. In this case, since the semiconductor device 3 may be inclined with respect to the inspection device 4, it cannot be determined as insulation.

［第２実施形態の効果］
分離領域３０には、第２の電圧印加パッド３０ｃと検査パッド３２ａ〜３２ｄとが形成されており、第２の電圧印加パッド３０ｃに第２の電圧印加プローブ４２を接触させ、検査パッド３２ａ〜３２ｄに検査プローブ４３ａ〜４３ｄをそれぞれ接触させるため、分離領域３０の複数箇所において、第２の電圧印加プローブ４２と検査プローブ４３ａ〜４３ｄとの導通を確認することができる。
例えば、検査パッド３２ａにおいて、検査プローブ４３ａと第２の電圧印加プローブ４２とが導通していても、検査装置４に対して半導体装置３が傾いている場合には、第１の電圧印加プローブ４１が第１の電圧印加パッド２０ｃと接触しておらず、第１の電圧印加パッド２０ｃ及び第２の電圧印加パッド３０ｃ間に電圧が印加できないおそれがある。
このような場合でも、検査パッド３２ｂ〜３２ｄのうち、検査プローブ４３ａ〜４３ｄと第２の電圧印加プローブ４２とが導通していないものがある場合、例えば、検査パッド３２ｂにおいて、検査プローブ４３ｂと第２の電圧印加プローブ４２とが導通していない場合には、検査パッド３２ｂに検査プローブ４３ｂが接触していないので、検査装置４に対して半導体装置３が傾いているおそれがあると判断することができる。
従って、例えば、検査装置４に対する半導体装置３の傾きにより、第１の電圧印加プローブ４１が第１の電圧印加パッド２０ｃに接触していない場合を判断することができるため、第１の電圧印加パッド２０ｃ及び第２の電圧印加パッド３０ｃ間に所定電圧を印加可能な状態であるかどうかを確認することができるので、より確実に素子形成領域２０及び分離領域３０間の絶縁を検査することができる。 [Effects of Second Embodiment]
In the isolation region 30, a second voltage application pad 30c and test pads 32a to 32d are formed. The second voltage application probe 42 is brought into contact with the second voltage application pad 30c, and the test pads 32a to 32d. Since the inspection probes 43a to 43d are brought into contact with each other, the conduction between the second voltage application probe 42 and the inspection probes 43a to 43d can be confirmed at a plurality of locations in the separation region 30.
For example, in the inspection pad 32a, even if the inspection probe 43a and the second voltage application probe 42 are conductive, if the semiconductor device 3 is tilted with respect to the inspection device 4, the first voltage application probe 41 is used. Is not in contact with the first voltage application pad 20c, and there is a possibility that a voltage cannot be applied between the first voltage application pad 20c and the second voltage application pad 30c.
Even in such a case, when there are inspection pads 32b to 32d in which the inspection probes 43a to 43d are not electrically connected to the second voltage application probe 42, for example, in the inspection pad 32b, When the second voltage application probe 42 is not conductive, the inspection probe 43b is not in contact with the inspection pad 32b, so that the semiconductor device 3 may be inclined with respect to the inspection device 4. Can do.
Therefore, for example, the case where the first voltage application probe 41 is not in contact with the first voltage application pad 20c can be determined based on the inclination of the semiconductor device 3 with respect to the inspection apparatus 4, and therefore the first voltage application pad Since it is possible to confirm whether or not a predetermined voltage can be applied between the second voltage application pad 30c and the second voltage application pad 30c, the insulation between the element formation region 20 and the isolation region 30 can be more reliably inspected. .

〈その他の実施形態〉
半導体基板１０として、シリコン基板１１を支持基板としたＳＯＩ基板を用いる構成を示したが、支持基板の材料としては、シリコン基板に限らず、他の半導体基板或いは絶縁性を有するセラミック基板やガラス基板などを用いることができる。絶縁性を有する基板としては、例えば、ＳＯＳ（Ｓｉｌｉｃｏｎ Ｏｎ Ｓａｐｐｈｉｒｅ）基板を用いることができ、この場合には、絶縁膜１２を形成する必要がない。 <Other embodiments>
Although the configuration using an SOI substrate using the silicon substrate 11 as a support substrate is shown as the semiconductor substrate 10, the material of the support substrate is not limited to the silicon substrate, but other semiconductor substrates or ceramic substrates or glass substrates having insulation properties. Etc. can be used. As the insulating substrate, for example, an SOS (Silicon On Sapphire) substrate can be used. In this case, the insulating film 12 does not need to be formed.

［各請求項と実施形態との対応関係］
第１の電圧印加パッド２０ｃ、第１の電圧印加パッド３０ｃ及び検査パッド３１ｃが請求項１に記載の検査電圧印加用の電極にそれぞれ対応する。 [Correspondence between each claim and embodiment]
The first voltage application pad 20c, the first voltage application pad 30c, and the test pad 31c correspond to the test voltage application electrodes according to claim 1, respectively.

絶縁分離型半導体装置の縦断面図及び検査装置の構成の説明図である。It is the longitudinal cross-sectional view of an insulation isolation | separation type semiconductor device, and explanatory drawing of a structure of an inspection apparatus. 絶縁分離型半導体装置の平面図及び検査装置の構成の説明図である。It is a top view of an insulation isolation type semiconductor device, and explanatory drawing of the composition of an inspection device. 第１実施形態に係る絶縁分離型半導体装置の検査装置の変更例を示す説明図である。It is explanatory drawing which shows the example of a change of the test | inspection apparatus of the insulation type semiconductor device which concerns on 1st Embodiment. 第２実施形態に係る絶縁分離型半導体装置の平面図及び検査装置の構成の説明図である。It is a top view of the isolation type semiconductor device concerning a 2nd embodiment, and an explanatory view of composition of an inspection device. 従来の絶縁分離型半導体装置の検査装置の説明図である。It is explanatory drawing of the test | inspection apparatus of the conventional insulation isolation type semiconductor device.

符号の説明Explanation of symbols

１，３ 半導体装置
２，４ 検査装置
２０ 素子形成領域
２０ｃ 第１の電圧印加パッド（検査電圧印加用の電極）
３０ 分離領域
３０ｃ 第２の電圧印加パッド（検査電圧印加用の電極）
３１ｃ、３２ａ〜３２ｄ 検査パッド（検査電圧印加用の電極）
４１ 第１の電圧印加プローブ
４２ 第２の電圧印加プローブ
４３、４３ａ〜４３ｄ 検査プローブ DESCRIPTION OF SYMBOLS 1,3 Semiconductor device 2,4 Inspection apparatus 20 Element formation area 20c 1st voltage application pad (electrode for test voltage application)
30 Separation region 30c Second voltage application pad (inspection voltage application electrode)
31c, 32a to 32d inspection pads (electrodes for applying inspection voltages)
41 1st voltage application probe 42 2nd voltage application probe 43, 43a-43d Inspection probe

Claims (4)

相互に絶縁された素子形成領域及び分離領域を有し、それぞれの領域の各表面に、検査電圧印加用の電極がそれぞれ形成された絶縁分離型半導体装置の前記素子形成領域及び前記分離領域間の絶縁を検査する検査装置であって、
前記素子形成領域の前記電極に接触させる第１の電圧印加プローブと、
前記分離領域の前記電極に接触させ、前記各電極間に所定電圧を印加可能な第２の電圧印加プローブと、
前記分離領域の前記電極に接触させることにより、前記分離領域の前記電極と前記第２の電圧印加プローブとの導通を検出可能な検査プローブと、を備えたことを特徴とする絶縁分離型半導体装置の検査装置。 Between the element formation region and the isolation region of the isolation type semiconductor device having an element formation region and an isolation region which are insulated from each other, and an electrode for applying a test voltage is formed on each surface of each region. An inspection device for inspecting insulation,
A first voltage application probe brought into contact with the electrode in the element formation region;
A second voltage application probe in contact with the electrodes in the separation region and capable of applying a predetermined voltage between the electrodes;
An insulation separation type semiconductor device comprising: an inspection probe capable of detecting conduction between the electrode in the separation region and the second voltage application probe by contacting the electrode in the separation region Inspection equipment. 前記分離領域には、前記電極が複数箇所形成されており、
前記第２の電圧印加プローブは、前記複数箇所形成された電極のうちの１つの電極に接触可能に設けられ、
前記検査プローブは、前記複数箇所形成された電極のうち、前記１つの電極以外の電極に接触可能に設けられていることを特徴とする請求項１に記載の絶縁分離型半導体装置の検査装置。 In the separation region, a plurality of the electrodes are formed,
The second voltage application probe is provided so as to be in contact with one of the electrodes formed at a plurality of locations,
The inspection apparatus for an insulated semiconductor device according to claim 1, wherein the inspection probe is provided so as to be able to contact an electrode other than the one electrode among the electrodes formed at the plurality of locations. 相互に絶縁された素子形成領域及び分離領域を有し、それぞれの領域の各表面に、検査電圧印加用の電極がそれぞれ形成された絶縁分離型半導体装置と、
前記素子形成領域の前記電極に接触させる第１の電圧印加プローブと、前記分離領域の前記電極に接触させ、前記各電極間に所定電圧を印加可能な第２の電圧印加プローブと、前記分離領域の前記電極に接触させることにより、前記分離領域の前記電極と前記第２の電圧印加プローブとの導通を検出可能な検査プローブと、を備えた絶縁分離型半導体装置の検査装置と、を用意し、
前記分離領域及び前記素子形成領域の前記各電極に、前記第１及び第２の電圧印加プローブをそれぞれ接触させることにより所定電圧を印加し、前記分離領域及び前記素子形成領域間に流れる電流を検出するとともに、
前記分離領域に形成された電極に、前記検査プローブを接触させ、前記第２の電圧印加プローブ及び前記検査プローブ間の電圧を検出することにより、前記分離領域の前記電極及び前記第２の電圧印加プローブ間の導通を検出し、前記電流が検出されず、かつ、前記導通が検出された場合に、前記素子形成領域及び前記分離領域間が絶縁状態であると判定することを特徴とする絶縁分離型半導体装置の検査方法。 An insulated semiconductor device having an element formation region and an isolation region that are insulated from each other, and an electrode for applying an inspection voltage is formed on each surface of each region; and
A first voltage application probe that is in contact with the electrode in the element formation region; a second voltage application probe that is in contact with the electrode in the separation region and is capable of applying a predetermined voltage between the electrodes; and the separation region An inspection device for an insulation-separated semiconductor device, comprising: an inspection probe capable of detecting electrical continuity between the electrode in the isolation region and the second voltage application probe by contacting the electrode; ,
A predetermined voltage is applied to each electrode in the isolation region and the element formation region by contacting the first and second voltage application probes, and a current flowing between the isolation region and the element formation region is detected. And
The inspection probe is brought into contact with the electrode formed in the separation region, and the voltage between the second voltage application probe and the inspection probe is detected to thereby apply the electrode and the second voltage application in the separation region. Insulation isolation characterized by detecting conduction between probes, and when the current is not detected and the conduction is detected, it is determined that the element formation region and the isolation region are in an insulated state Inspection method for semiconductor devices. 前記分離領域には、前記電極が複数箇所形成されており、
前記複数箇所形成された電極のうちの１つの電極に、前記第２の電圧印加プローブを接触させ、
前記複数箇所形成された電極のうち、前記１つの電極以外の電極に接触可能に設けられている前記検査プローブを、前記１つの電極以外の電極にそれぞれ接触させることを特徴とする請求項３に記載の絶縁分離型半導体装置の検査方法。 In the separation region, a plurality of the electrodes are formed,
The second voltage application probe is brought into contact with one of the electrodes formed at the plurality of locations,
4. The inspection probe provided to be able to contact an electrode other than the one electrode among the electrodes formed at the plurality of locations is brought into contact with an electrode other than the one electrode, respectively. A method for inspecting an insulation type semiconductor device as described.
JP2006134967A 2006-05-15 2006-05-15 Inspection apparatus and inspection method of insulation isolated semiconductor device Pending JP2007305905A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006134967A JP2007305905A (en) 2006-05-15 2006-05-15 Inspection apparatus and inspection method of insulation isolated semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006134967A JP2007305905A (en) 2006-05-15 2006-05-15 Inspection apparatus and inspection method of insulation isolated semiconductor device

Publications (1)

Publication Number Publication Date
JP2007305905A true JP2007305905A (en) 2007-11-22

Family

ID=38839553

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006134967A Pending JP2007305905A (en) 2006-05-15 2006-05-15 Inspection apparatus and inspection method of insulation isolated semiconductor device

Country Status (1)

Country Link
JP (1) JP2007305905A (en)

Similar Documents

Publication Publication Date Title
JP4387125B2 (en) Inspection method and inspection apparatus
KR101222802B1 (en) Circuit board inspection apparatus and method
TWI495536B (en) Electrostatic suction cup inspection method and electrostatic sucker device
US11181550B2 (en) Probe systems and methods including electric contact detection
JP5529611B2 (en) Semiconductor device and resistance measuring method
JP4661601B2 (en) Semiconductor device and inspection method thereof
JP2007305905A (en) Inspection apparatus and inspection method of insulation isolated semiconductor device
JP2021056100A (en) Semiconductor testing device, testing method for semiconductor device, and manufacturing method for semiconductor device
JP5836872B2 (en) Semiconductor device characteristic evaluation system
JP3196173B2 (en) Contactor and semiconductor device inspection method
JP3741086B2 (en) Semiconductor substrate for evaluation and insulation failure evaluation method for isolated semiconductor device
JP3575073B2 (en) Insulation-isolated semiconductor device inspection method and insulation-isolated semiconductor device
JP4124775B2 (en) Semiconductor integrated circuit inspection apparatus and inspection method thereof
JPH11142472A (en) Film carrier type semiconductor device, probe head for inspection, and positioning method
JP2008071918A (en) Semiconductor device and its inspection method
JP2005251829A (en) Semiconductor device and its inspection method
JPH08250559A (en) Inspection of semiconductor device and probe card
JP6201383B2 (en) Semiconductor measurement method
JP2003068809A (en) Device and method for inspecting semiconductor wafer inspecting probe
JPS6167238A (en) Semiconductor device
JP2010050155A (en) Method of manufacturing semiconductor device, and inspecting device for semiconductor used therefor
JPH11121570A (en) Semiconductor device and its inspection method
JP2006128351A (en) System and method for measuring capacity
JP2008103421A (en) Semiconductor device, and manufacturing and inspection method thereof
JP2006210539A (en) Semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080608