JP2007304578A - Display device and method for driving same - Google Patents

Display device and method for driving same Download PDF

Info

Publication number
JP2007304578A
JP2007304578A JP2007103396A JP2007103396A JP2007304578A JP 2007304578 A JP2007304578 A JP 2007304578A JP 2007103396 A JP2007103396 A JP 2007103396A JP 2007103396 A JP2007103396 A JP 2007103396A JP 2007304578 A JP2007304578 A JP 2007304578A
Authority
JP
Japan
Prior art keywords
comparator
transistor
potential
liquid crystal
emitting element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007103396A
Other languages
Japanese (ja)
Other versions
JP4966075B2 (en
JP2007304578A5 (en
Inventor
Hajime Kimura
肇 木村
Yasunori Yoshida
泰則 吉田
Hideaki Shishido
英明 宍戸
Atsushi Umezaki
敦司 梅崎
Makoto Yanagisawa
真 柳澤
Shunpei Yamazaki
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007103396A priority Critical patent/JP4966075B2/en
Publication of JP2007304578A publication Critical patent/JP2007304578A/en
Publication of JP2007304578A5 publication Critical patent/JP2007304578A5/ja
Application granted granted Critical
Publication of JP4966075B2 publication Critical patent/JP4966075B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device that can turn off light emitting elements of back lights when a black gray scale is displayed by providing the back lights corresponding to each pixel, and can prevent the decrease in contrast due to light leakage of the liquid crystal elements; and to provide a method of driving the same. <P>SOLUTION: When a black gray scale is displayed, the light emitting elements are turned off. Moreover, a light-emitting element is provided in each pixel, and a function to control lighting and non-lighting of the light-emitting elements individually depending on a gray scale to perform display is provided in a pixel circuit. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、液晶表示装置に係り、特に液晶を用いて構成される画素とバックライトの構造に関する。 The present invention relates to a liquid crystal display device, and more particularly to a structure of a pixel and a backlight configured using liquid crystal.

液晶表示装置は、一対の基板間に液晶を挟んだ液晶パネルと、該液晶パネルの背面にバックライトと呼ばれる照明器具を組み合わせて構成されている。液晶パネルは、単純マトリクス方式、薄膜トランジスタ(TFT)を用いたアクティブマトリクス方式の構成が知られている(例えば、特許文献1を参照)。いずれにしても液晶を挟む電極に印加する電圧を制御して、液晶パネル全面を照明するバックライトの透過光量を調節して画像を表示している。従って、例えば全黒表示の場合でも、バックライトは常時点灯をしており電力を消費し続けるものであった。 A liquid crystal display device is configured by combining a liquid crystal panel in which liquid crystal is sandwiched between a pair of substrates, and a lighting fixture called a backlight on the back of the liquid crystal panel. A liquid crystal panel is known to have a simple matrix system and an active matrix system using thin film transistors (TFTs) (see, for example, Patent Document 1). In any case, an image is displayed by controlling the voltage applied to the electrodes sandwiching the liquid crystal and adjusting the amount of light transmitted through the backlight that illuminates the entire surface of the liquid crystal panel. Therefore, for example, even in the case of all black display, the backlight is always turned on and continues to consume power.

それに対し、バックライトに発光ダイオード(LED)を用いるものが提供されている。LEDは長寿命で、直流低電圧電源で直接駆動できるためインバータが不要であること、また消費電力が少ない等の利点がある。このバックライトは、LEDの設置位置として直下型とサイドライト型が知られている。直下型は液晶パネルの直下にLEDが配置されており、拡散板等で面が一様に発光するようにしている。また、サイドライト型ではLEDをパネルの側面から発光させ、導光板や拡散板を介して液晶パネルに光を供給しており、直下型と比較して薄型化できる利点がある。
特開平9−90404号公報
On the other hand, what uses a light emitting diode (LED) for a backlight is provided. Since LEDs have a long life and can be directly driven by a DC low-voltage power supply, there are advantages such as no need for an inverter and low power consumption. As this backlight, a direct type and a side light type are known as LED installation positions. In the direct type, LEDs are arranged directly under the liquid crystal panel, and the surface is uniformly illuminated by a diffusion plate or the like. In the side light type, the LED emits light from the side surface of the panel, and light is supplied to the liquid crystal panel via a light guide plate or a diffusion plate, which is advantageous in that it can be made thinner than the direct type.
JP-A-9-90404

従来の液晶を用いた透過型の表示装置では、液晶背面がバックライトからの光で一様に発光している。そのため、黒を表示しようとしても液晶素子から光が漏れてしまい、完全な黒表現ができずコントラストの悪化につながっている。 In a transmissive display device using a conventional liquid crystal, the back surface of the liquid crystal emits uniformly with light from a backlight. For this reason, even if black is displayed, light leaks from the liquid crystal element, so that complete black expression cannot be obtained, leading to deterioration of contrast.

そこで本発明は、黒を表示しようとしても液晶素子から光が漏れてしまうという課題を克服し、コントラストを向上する表示装置を提供することを目的とする。 In view of the above, an object of the present invention is to provide a display device that overcomes the problem of light leaking from a liquid crystal element even when displaying black and improves contrast.

本発明は黒の階調を表示するとき、発光素子を消灯することによって、上記課題を解決する。また本発明では、画素ごとに発光素子を設け、表示を行う階調に応じて個別に発光素子の点灯、非点灯を制御する機能も画素回路に設けることによっても上記課題を解決する。 The present invention solves the above problem by turning off the light emitting element when displaying a black gradation. In the present invention, the above problem can also be solved by providing a light emitting element for each pixel and providing the pixel circuit with a function for individually controlling lighting and non-lighting of the light emitting element in accordance with the gradation for display.

本発明は、画素に液晶素子と重畳して発光素子が設けられ、発光素子の発光が液晶素子を通過する表示装置である。この表示装置は、アナログ信号に基づく電位が印加されるデータ線に液晶素子が電気的に接続され、データ線の電位と基準電位を比較するコンパレータを有し、発光素子はコンパレータと電気的に接続している。 The present invention is a display device in which a pixel is provided with a light-emitting element so as to overlap with a liquid crystal element, and light emission of the light-emitting element passes through the liquid crystal element. This display device includes a comparator in which a liquid crystal element is electrically connected to a data line to which a potential based on an analog signal is applied, compares the potential of the data line with a reference potential, and the light emitting element is electrically connected to the comparator. is doing.

本発明で提案する表示装置では、正の値及び負の値に変化するアナログ値のデータ信号によって液晶素子を駆動する場合について考える。従来、階調を表現する場合には、液晶素子の特性に合わせて設定したアナログの電位をデータ電位として書き込む駆動方法がある。液晶素子は、画素電極と対向電極間の電位差によって透過光を制御するので、電圧をかける方向は特に関係ない。このため液晶の寿命の問題などから、従来はデータ信号の電圧値を正負に反転させて入力する方法がとられてきた。このとき、同一の階調表示を行うデータ電位は正、負のそれぞれに存在することになる。 In the display device proposed in the present invention, a case where a liquid crystal element is driven by a data signal of an analog value that changes to a positive value and a negative value is considered. Conventionally, when expressing gradation, there is a driving method in which an analog potential set in accordance with the characteristics of a liquid crystal element is written as a data potential. Since the liquid crystal element controls the transmitted light by the potential difference between the pixel electrode and the counter electrode, the direction in which the voltage is applied is not particularly relevant. For this reason, due to the problem of the life of the liquid crystal and the like, conventionally, a method has been employed in which the voltage value of the data signal is inverted and input. At this time, the data potential for performing the same gradation display exists in each of positive and negative.

また、本発明は、上記表示装置を表示部に含むことを特徴とする電子機器である。 According to another aspect of the present invention, there is provided an electronic apparatus including the display device in a display portion.

なお、本発明において、接続されているとは、電気的に接続されていることと同義である。したがって、本発明が開示する構成において、所定の接続関係に加え、その間に電気的な接続を可能とする他の素子(例えば、別の素子やスイッチなど)が配置されていてもよい。 In the present invention, being connected is synonymous with being electrically connected. Therefore, in the configuration disclosed by the present invention, in addition to a predetermined connection relationship, another element (for example, another element or a switch) that enables electrical connection may be disposed therebetween.

なお、画素に配置するのは、特定の発光素子に限定されない。画素に配置する発光素子の例としては、EL素子(エレクトロルミネッセンス(Electro Luminescence:EL))やフィールドエミッションディスプレイ(FED)で用いる素子、FEDの一種であるSED(Surface−conduction Electron−emitter Display)、プラズマディスプレイパネル(PDP)、圧電セラミックディスプレイなど、どのような発光素子でもよい。 Note that the pixel is not limited to a specific light-emitting element. Examples of the light-emitting element disposed in the pixel include an EL element (Electro Luminescence: EL) and an element used in a field emission display (FED), SED (Surface-Production Electron-Emitter Display) which is a kind of FED, Any light emitting element such as a plasma display panel (PDP) or a piezoelectric ceramic display may be used.

なお、トランジスタはその構造上、ソースとドレインの区別が困難である。さらに、回路の動作によっては、電位の高低が入れ替わる場合もある。したがって、本明細書中では、ソースとドレインは特に特定せず、第1端子、第2端子と記述する。例えば、第1端子がソースである場合には、第2端子とはドレインを指し、あるいは第1端子がドレインである場合には、第2端子とはソースを指すものとする。 Note that it is difficult to distinguish between a source and a drain because of the structure of a transistor. Further, depending on the operation of the circuit, the level of the potential may be switched. Therefore, in this specification, a source and a drain are not particularly specified, and are described as a first terminal and a second terminal. For example, when the first terminal is a source, the second terminal indicates a drain, or when the first terminal is a drain, the second terminal indicates a source.

本発明において、適用可能なトランジスタの種類に限定はなく、非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ(TFT)、半導体基板やSOI基板を用いて形成されるトランジスタ、MOS型トランジスタ、接合型トランジスタ、バイポーラトランジスタ、有機半導体やカーボンナノチューブを用いたトランジスタ、その他のトランジスタを適用することができる。また、トランジスタが配置されている基板の種類に限定はなく、単結晶基板、SOI(Silicon on insulator)基板、ガラス基板などに配置することが出来る。 In the present invention, there are no limitations on the types of transistors that can be used, and the transistor is formed using a thin film transistor (TFT) using a non-single-crystal semiconductor film typified by amorphous silicon or polycrystalline silicon, a semiconductor substrate, or an SOI substrate. Transistors, MOS transistors, junction transistors, bipolar transistors, transistors using organic semiconductors or carbon nanotubes, and other transistors can be used. Further, there is no limitation on the kind of the substrate on which the transistor is disposed, and the transistor can be disposed on a single crystal substrate, an SOI (Silicon on Insulator) substrate, a glass substrate, or the like.

本発明において、コンパレータにはオペアンプまたはチョッパーインバータ回路など、コンパレータとしての機能を実現できる回路であれば、用いることができる。 In the present invention, any circuit that can realize the function as a comparator, such as an operational amplifier or a chopper inverter circuit, can be used as the comparator.

本発明は、液晶を用いた表示装置で黒を表示する際に、バックライトを発光させないことで光漏れを無くし、コントラストを向上することができる。また本発明は、画素ごとにバックライトをそれぞれ配置し、画素回路内に発光素子の点灯状態を画素ごとに制御する機能を持たせることにより、黒表示をする画素のためにバックライトを消灯した場合、他の画素も全て黒表示になってしまうという不具合を回避することができる。さらに、点灯する必要がない部分のバックライトを個別に消灯することができるので、省電力化にも有効である。 According to the present invention, when black is displayed on a display device using liquid crystal, light leakage is eliminated by not causing the backlight to emit light, and contrast can be improved. In the present invention, a backlight is disposed for each pixel, and the backlight is turned off for pixels displaying black by providing a function of controlling the lighting state of the light emitting element for each pixel in the pixel circuit. In this case, it is possible to avoid the problem that all the other pixels are also displayed in black. In addition, since it is possible to individually turn off the portions of the backlight that do not need to be turned on, it is also effective for power saving.

従来の液晶表示装置では複数の画素に対して、同一のバックライトを発光源として使用しているため、黒表示をするためにバックライトを消灯した場合、他の画素も全て黒表示になってしまうという不具合が発生してしまう。それに対し本発明は、各画素に対応してバックライトを設けることにより、黒の階調を表現するときに、バックライトとなる発光素子を消灯することができ、液晶素子の光漏れによるコントラストの低下を防ぐことができる。 In a conventional liquid crystal display device, the same backlight is used as a light source for a plurality of pixels. Therefore, when the backlight is turned off to display black, all other pixels also display black. This will cause a malfunction. In contrast, according to the present invention, by providing a backlight corresponding to each pixel, it is possible to turn off the light emitting element serving as the backlight when expressing the black gradation, and the contrast caused by the light leakage of the liquid crystal element. Decline can be prevented.

以下、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Hereinafter, embodiments of the present invention will be described with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.

完全な黒の階調をとるデータ電圧の範囲の上限または下限を基準電位と定め、データ電位と基準電位の比較を行って発光素子の点灯、非点灯を選択する。図1(A)(B)に、基準電位の設定方法を図示する。図1(A)にはノーマリーホワイトの表示モードを持つ液晶(以下ノーマリーホワイト液晶と記す)における、基準電位の設定方法を示す。ノーマリーホワイトの表示モードとは、液晶素子に電圧をかけない状態で光を透過する偏光状態のことである。液晶素子の階調101の中で、負の電圧の領域で完全な黒表示をするデータ電圧の範囲104の上限を基準電位Vref1と定める。また、正の電圧の領域で完全な黒表示をするデータ電圧の範囲103の下限を基準電位Vref2と定める。 The upper limit or lower limit of the range of the data voltage that takes complete black gradation is set as the reference potential, and the data potential and the reference potential are compared to select lighting or non-lighting of the light emitting element. 1A and 1B illustrate a reference potential setting method. FIG. 1A shows a method for setting a reference potential in a liquid crystal having a normally white display mode (hereinafter referred to as a normally white liquid crystal). The normally white display mode is a polarization state in which light is transmitted without applying a voltage to the liquid crystal element. In the gradation 101 of the liquid crystal element, the upper limit of the data voltage range 104 for performing complete black display in the negative voltage region is defined as the reference potential Vref1. Further, the lower limit of the range 103 of the data voltage for performing complete black display in the positive voltage region is determined as the reference potential Vref2.

反対にノーマリーブラックの表示モードとは、液晶素子に電圧をかけた状態で光を透過する偏光状態のことである。ノーマリーブラックの表示モードを持つ液晶(以下、ノーマリーブラック液晶と記す)における基準電位の設定方法も同様に図1(B)に示す。ノーマリーブラック液晶では、図1(B)から分かるように完全な黒表示をするデータ電圧の範囲106が0V付近にのみ存在する。液晶素子の階調101の中で、完全な黒表示をするデータ電圧の範囲106の上限を基準電位Vref1と定める。また、完全な黒表示をするデータ電圧の範囲106の下限を基準電位Vref2と定める。 On the other hand, the normally black display mode is a polarization state in which light is transmitted while a voltage is applied to the liquid crystal element. A reference potential setting method in a liquid crystal having a normally black display mode (hereinafter referred to as a normally black liquid crystal) is also shown in FIG. In the normally black liquid crystal, as can be seen from FIG. 1B, the data voltage range 106 for performing complete black display exists only in the vicinity of 0V. In the gradation 101 of the liquid crystal element, the upper limit of the data voltage range 106 for performing complete black display is determined as the reference potential Vref1. In addition, the lower limit of the data voltage range 106 for performing complete black display is determined as the reference potential Vref2.

図1(A)(B)において、発光素子が点灯するデータ電圧の範囲105内に、データ電位が入っているかを判断する回路を画素回路内に設ける必要がある。本発明では、基準電位とデータ電位とを比較する回路を用い、データ電位がVref2より低い場合、もしくはデータ電位がVref1より高い場合に発光素子を点灯させる。 In FIGS. 1A and 1B, it is necessary to provide a circuit in the pixel circuit for determining whether a data potential is within the range 105 of the data voltage at which the light emitting element is turned on. In the present invention, a circuit that compares the reference potential and the data potential is used, and the light emitting element is turned on when the data potential is lower than Vref2 or when the data potential is higher than Vref1.

(実施の形態1)
図2に本発明の表示装置が有する画素の一実施形態の概略を示す。図2に示す回路には、データ線201及び走査線202が配置されている。また液晶素子204に書き込みを行うトランジスタ203があり、対向電極205が配置されている。また、バックライトとして用いられる発光素子212と、第1のコンパレータ207及び第2のコンパレータ209を有する。また第1のコンパレータ207にデータ信号を書き込むための第1のスイッチ213及び第2のコンパレータ209にデータ信号を書き込むための第2のスイッチ214を有する。また、第1のコンパレータ207には、データ電位と比較を行う第1の基準電位206が入力され、第2のコンパレータ209には、データ電位と比較を行う第2の基準電位208が入力される。第1のコンパレータ207及び第2のコンパレータ209のどちらのコンパレータから発光素子212に出力を行うかを選択する第3のスイッチ210及び第4のスイッチ211を有する。
(Embodiment 1)
FIG. 2 shows an outline of an embodiment of a pixel included in the display device of the present invention. In the circuit shown in FIG. 2, a data line 201 and a scanning line 202 are arranged. In addition, there is a transistor 203 for writing to the liquid crystal element 204, and a counter electrode 205 is provided. In addition, the light-emitting element 212 used as a backlight, a first comparator 207, and a second comparator 209 are included. Further, a first switch 213 for writing a data signal to the first comparator 207 and a second switch 214 for writing a data signal to the second comparator 209 are provided. The first comparator 207 receives a first reference potential 206 for comparison with the data potential, and the second comparator 209 receives a second reference potential 208 for comparison with the data potential. . A third switch 210 and a fourth switch 211 are provided to select which one of the first comparator 207 and the second comparator 209 outputs from the light-emitting element 212.

次に、図2に示す回路の接続関係を説明する。データ線201はトランジスタ203の第1端子に接続され、トランジスタ203の第2端子には液晶素子204の第1の電極が接続されている。トランジスタ203のゲート端子には走査線202が接続されている。液晶素子204の第2の電極は対向電極205に接続されている。第1のコンパレータ207の入力は第1のスイッチ213を介してデータ線201と接続されている。また、第1のコンパレータ207の出力は、第3のスイッチ210を介して発光素子212の第1の電極に接続されている。また第2のコンパレータ209の入力は第2のスイッチ214を介してデータ線201と接続されている。また第2のコンパレータ209の出力は、第4のスイッチ211を介して発光素子212の第1の電極に接続されている。なお、第1のコンパレータ207にはデータ電位との比較を行う第1の基準電位206が印加されている。同様に第2のコンパレータ209には第2の基準電位208が印加されている。 Next, the connection relation of the circuit shown in FIG. 2 will be described. The data line 201 is connected to the first terminal of the transistor 203, and the first electrode of the liquid crystal element 204 is connected to the second terminal of the transistor 203. A scanning line 202 is connected to the gate terminal of the transistor 203. A second electrode of the liquid crystal element 204 is connected to the counter electrode 205. The input of the first comparator 207 is connected to the data line 201 via the first switch 213. The output of the first comparator 207 is connected to the first electrode of the light emitting element 212 via the third switch 210. The input of the second comparator 209 is connected to the data line 201 via the second switch 214. The output of the second comparator 209 is connected to the first electrode of the light emitting element 212 through the fourth switch 211. Note that a first reference potential 206 for comparison with the data potential is applied to the first comparator 207. Similarly, the second reference potential 208 is applied to the second comparator 209.

次に回路の動作を簡単に説明する。データ線201から液晶素子204に書き込まれたデータ電位は第2のコンパレータ209及び第1のコンパレータ207に入力される。第1のコンパレータ207はデータ線から入力されたデータ電位と第1の基準電位206とを比較する比較器である。また、第2のコンパレータ209はデータ線から入力されたデータ電位と第2の基準電位208の電圧を比較する比較器である。 Next, the operation of the circuit will be briefly described. A data potential written from the data line 201 to the liquid crystal element 204 is input to the second comparator 209 and the first comparator 207. The first comparator 207 is a comparator that compares the data potential input from the data line with the first reference potential 206. The second comparator 209 is a comparator that compares the data potential input from the data line with the voltage of the second reference potential 208.

第1のスイッチ213は第1のコンパレータ207にデータ線201から信号の書き込みを行うためのスイッチである。また、第2のスイッチ214は第2のコンパレータ209にデータ線201から信号の書き込みを行うためのスイッチである。 The first switch 213 is a switch for writing a signal from the data line 201 to the first comparator 207. The second switch 214 is a switch for writing a signal from the data line 201 to the second comparator 209.

第3のスイッチ210及び第4のスイッチ211は、第1のコンパレータ207の出力及び第2のコンパレータ209の出力のどちらか一方を選択して発光素子212に伝送するためのスイッチである。そのため、第3のスイッチ210と第4のスイッチ211が同時にオンにならないように動作タイミングを適切に設定する必要がある。 The third switch 210 and the fourth switch 211 are switches for selecting one of the output of the first comparator 207 and the output of the second comparator 209 and transmitting it to the light emitting element 212. Therefore, it is necessary to appropriately set the operation timing so that the third switch 210 and the fourth switch 211 are not turned on at the same time.

図10に図2で示した回路の動作を示す。図10(a)はデータ線201から負の電位をコンパレータに取り込む場合の動作を示している。第1のスイッチ213をオンにしてデータ電位を第1のコンパレータ207に書き込み、第1のコンパレータ207でデータ電位と第1の基準電位206とを比較し、第3のスイッチ210をオンにして第1のコンパレータ207の出力を発光素子212に出力する。この動作の間には、第2のコンパレータ209の入出力に接続されている第2のスイッチ214及び第4のスイッチ211はオフになっている。図10(b)は、データ線201から正の電位をコンパレータに取り込む場合の動作を示している。第2のスイッチ214をオンにしてデータ電位を第2のコンパレータ209に書き込み、第2のコンパレータ209でデータ電位と第2の基準電位208とを比較し、第4のスイッチ211をオンにして第2のコンパレータ209の出力を発光素子212に出力する。この動作の間には、第1のコンパレータ207の入出力に接続されている第1のスイッチ213及び第3のスイッチ210はオフになっている。 FIG. 10 shows the operation of the circuit shown in FIG. FIG. 10A shows an operation when a negative potential is taken from the data line 201 into the comparator. The first switch 213 is turned on and the data potential is written to the first comparator 207. The first comparator 207 compares the data potential with the first reference potential 206, and the third switch 210 is turned on to change the first potential. The output of the first comparator 207 is output to the light emitting element 212. During this operation, the second switch 214 and the fourth switch 211 connected to the input / output of the second comparator 209 are off. FIG. 10B shows an operation when a positive potential is taken into the comparator from the data line 201. The second switch 214 is turned on to write the data potential to the second comparator 209, the second comparator 209 compares the data potential with the second reference potential 208, and the fourth switch 211 is turned on to The output of the second comparator 209 is output to the light emitting element 212. During this operation, the first switch 213 and the third switch 210 connected to the input / output of the first comparator 207 are off.

なお、発光素子212はLEDであってもよいし、有機EL等であってもよい。つまり電圧、電流等によって制御できる発光素子であればよい。 The light emitting element 212 may be an LED, an organic EL, or the like. That is, any light-emitting element that can be controlled by voltage, current, or the like may be used.

なお、スイッチは、電気的スイッチまたは機械的なスイッチを用いることができ、電流の流れを制御できるものであればよい。トランジスタでもよいし、ダイオードでもよいし、それらを組み合わせた論理回路でもよい。よって、スイッチとしてトランジスタを用いる場合、そのトランジスタは、単なるスイッチとして動作するため、トランジスタの極性(導電型)は特に限定されない。ただし、オフ電流が少ない方が望ましい場合、オフ電流が少ない方の極性のトランジスタを用いることが望ましい。オフ電流が少ないトランジスタとしては、LDD領域を設けているものやマルチゲート構造にしているもの等がある。また、スイッチとして動作させるトランジスタのソース端子の電位が、低電位側電源(VSS、GND、0Vなど)に近い状態で動作する場合はNチャネル型を用いることが望ましく、反対にソース端子の電位が、高電位側電源(VDDなど)に近い状態で動作する場合はPチャネル型を用いることが望ましい。なぜなら、ゲート・ソース間電圧の絶対値を大きくできるため、スイッチとしてより正確に動作させることができるからである。なお、Nチャネル型とPチャネル型の両方を用いて、CMOS型のスイッチにしてもよい。 Note that an electrical switch or a mechanical switch can be used as the switch, as long as the current flow can be controlled. It may be a transistor, a diode, or a logic circuit combining them. Therefore, when a transistor is used as a switch, the transistor operates as a mere switch, and thus the polarity (conductivity type) of the transistor is not particularly limited. However, when it is desirable that the off-state current is small, it is desirable to use a transistor having a polarity with a small off-state current. As a transistor with low off-state current, there are a transistor provided with an LDD region and a transistor having a multi-gate structure. Further, in the case where the source terminal potential of a transistor that operates as a switch operates near a low potential side power supply (VSS, GND, 0 V, etc.), it is desirable to use an N-channel type. When operating in a state close to a high-potential power supply (VDD or the like), it is desirable to use a P-channel type. This is because the absolute value of the gate-source voltage can be increased, so that the switch can be operated more accurately. Note that both N-channel and P-channel switches may be used as CMOS switches.

VDDは、高電源電位であり、VSSは、低電源電位であるとする。ここで、高電源電位VDDの電位は、低電源電位VSSの電位より高いとする。 It is assumed that VDD is a high power supply potential and VSS is a low power supply potential. Here, the high power supply potential VDD is higher than the low power supply potential VSS.

図3に図2で示した画素の詳細な回路の一例を示す。図3に示す回路では、コンパレータとしてCMOSチョッパーインバータ回路を2つ使用することを特徴としている。すなわち第1のコンパレータ326及び第2のコンパレータ327である。第1のコンパレータ326の内部には、第1の容量素子318、第1のトランジスタ317、第2のトランジスタ319と第3のトランジスタ320により構成された第1のインバータ、及び第4のトランジスタ321と第5のトランジスタ322により構成された第2のインバータを有する。第2のコンパレータ327の内部には、第2の容量素子314と第6のトランジスタ313、及び第7のトランジスタ315と第8のトランジスタ316により構成された第3のインバータを有する。また配線として第1の基準電位線301、第2の基準電位線303及びデータ線302を含む。さらに走査線306、第1のコンパレータ初期化線307及び第2のコンパレータ初期化線305、コンパレータ選択線304、第1のデータ取り込み線331及び第2のデータ取り込み線330を含む。液晶素子310にデータ電圧の書き込みを行う第9のトランジスタ308があり、液晶素子の対向電極311を含む。また第1のコンパレータ326に書き込みを行う第10のトランジスタ312及び第11のトランジスタ329を含む。また第2のコンパレータ327に書き込みを行う第12のトランジスタ309と第13のトランジスタ328を有する。さらに第1のコンパレータ326の出力を発光素子325に伝送する第14のトランジスタ324と、第2のコンパレータ327の出力を発光素子325に伝送する第15のトランジスタ323を含む。なお、第2のトランジスタ319の極性はPチャネル型であり、第3のトランジスタ320の極性はNチャネル型であるとする。また、第4のトランジスタ321の極性はPチャネル型であり、第5のトランジスタ322の極性はNチャネル型であるとする。さらに第7のトランジスタ315の極性はPチャネル型であり、第8のトランジスタ316の極性はNチャネル型であるとする。 FIG. 3 shows an example of a detailed circuit of the pixel shown in FIG. The circuit shown in FIG. 3 is characterized in that two CMOS chopper inverter circuits are used as comparators. That is, the first comparator 326 and the second comparator 327. The first comparator 326 includes a first capacitor 318, a first transistor 317, a first inverter including a second transistor 319 and a third transistor 320, and a fourth transistor 321. A second inverter including a fifth transistor 322 is included. The second comparator 327 includes a third inverter including a second capacitor 314 and a sixth transistor 313, and a seventh transistor 315 and an eighth transistor 316. In addition, the wiring includes a first reference potential line 301, a second reference potential line 303, and a data line 302. Further, it includes a scanning line 306, a first comparator initialization line 307, a second comparator initialization line 305, a comparator selection line 304, a first data capture line 331, and a second data capture line 330. There is a ninth transistor 308 for writing data voltage to the liquid crystal element 310, which includes a counter electrode 311 of the liquid crystal element. Further, a tenth transistor 312 and an eleventh transistor 329 which write data to the first comparator 326 are included. Further, a twelfth transistor 309 and a thirteenth transistor 328 for writing to the second comparator 327 are provided. Furthermore, a fourteenth transistor 324 that transmits the output of the first comparator 326 to the light emitting element 325 and a fifteenth transistor 323 that transmits the output of the second comparator 327 to the light emitting element 325 are included. Note that the polarity of the second transistor 319 is a P-channel type, and the polarity of the third transistor 320 is an N-channel type. Further, the polarity of the fourth transistor 321 is a P-channel type, and the polarity of the fifth transistor 322 is an N-channel type. Further, the polarity of the seventh transistor 315 is a P-channel type, and the polarity of the eighth transistor 316 is an N-channel type.

次に、図3の各部分の接続関係について説明する。データ線302には第9のトランジスタ308の第1端子、及び第13のトランジスタ328の第1端子、第11のトランジスタ329の第1端子が接続される。第9のトランジスタ308の第2端子は液晶素子310の第1の電極と接続され、ゲート端子には走査線306が接続される。液晶素子310の第2の電極には対向電極311が接続されている。第2の基準電位線303には第12のトランジスタ309の第1端子が接続される。第13のトランジスタ328、第12のトランジスタ309の第2端子は第2のコンパレータ327内の第2の容量素子314の第1の電極と接続されている。第13のトランジスタ328のゲート端子は第2のデータ取り込み線330に、第12のトランジスタ309のゲート端子は第2のコンパレータ初期化線305に接続される。第7のトランジスタ315と第8のトランジスタ316はインバータを構成し、第7のトランジスタ315のゲート端子及び第8のトランジスタ316のゲート端子は第2の容量素子314の第2の電極と第6のトランジスタ313の第1端子と接続される。また、第7のトランジスタ315の第2端子と、第8のトランジスタ316の第2端子は、第6のトランジスタ313の第2端子と第15のトランジスタ323の第1端子と接続される。第6のトランジスタ313のゲート端子は第2のコンパレータ初期化線305と接続される。 Next, the connection relationship of each part in FIG. 3 will be described. A first terminal of the ninth transistor 308, a first terminal of the thirteenth transistor 328, and a first terminal of the eleventh transistor 329 are connected to the data line 302. The second terminal of the ninth transistor 308 is connected to the first electrode of the liquid crystal element 310, and the scanning line 306 is connected to the gate terminal. A counter electrode 311 is connected to the second electrode of the liquid crystal element 310. The first terminal of the twelfth transistor 309 is connected to the second reference potential line 303. Second terminals of the thirteenth transistor 328 and the twelfth transistor 309 are connected to the first electrode of the second capacitor 314 in the second comparator 327. The gate terminal of the thirteenth transistor 328 is connected to the second data acquisition line 330, and the gate terminal of the twelfth transistor 309 is connected to the second comparator initialization line 305. The seventh transistor 315 and the eighth transistor 316 form an inverter, and the gate terminal of the seventh transistor 315 and the gate terminal of the eighth transistor 316 are connected to the second electrode of the second capacitor 314 and the sixth electrode. Connected to the first terminal of the transistor 313. The second terminal of the seventh transistor 315 and the second terminal of the eighth transistor 316 are connected to the second terminal of the sixth transistor 313 and the first terminal of the fifteenth transistor 323. The gate terminal of the sixth transistor 313 is connected to the second comparator initialization line 305.

第1の基準電位線301には第10のトランジスタ312の第1端子が接続される。第10のトランジスタ312のゲート端子は第1のコンパレータ初期化線307に接続されている。そして第11のトランジスタ329の第2端子及び、第10のトランジスタ312の第2端子は第1のコンパレータ326内の第1の容量素子318の第1の電極と接続されている。第11のトランジスタ329のゲート端子は第1のデータ取り込み線331に接続される。第2のトランジスタ319と第3のトランジスタ320はインバータを構成し、第2のトランジスタ319のゲート端子及び第3のトランジスタ320のゲート端子は第1の容量素子318の第2の電極と第1のトランジスタ317の第1端子と接続される。また、第2のトランジスタ319の第2端子と、第3のトランジスタ320の第2端子は第1のトランジスタ317の第2端子と、もう一つのインバータを構成する第4のトランジスタ321のゲート端子と、第5のトランジスタ322のゲート端子に接続される。第4のトランジスタ321の第2端子と、第5のトランジスタ322の第2端子は、第14のトランジスタ324の第1端子と接続される。第1のトランジスタ317のゲート端子は第1のコンパレータ初期化線307と接続される。 The first terminal of the tenth transistor 312 is connected to the first reference potential line 301. The gate terminal of the tenth transistor 312 is connected to the first comparator initialization line 307. The second terminal of the eleventh transistor 329 and the second terminal of the tenth transistor 312 are connected to the first electrode of the first capacitor 318 in the first comparator 326. The gate terminal of the eleventh transistor 329 is connected to the first data acquisition line 331. The second transistor 319 and the third transistor 320 form an inverter, and the gate terminal of the second transistor 319 and the gate terminal of the third transistor 320 are connected to the second electrode of the first capacitor 318 and the first transistor 318. Connected to the first terminal of the transistor 317. The second terminal of the second transistor 319, the second terminal of the third transistor 320 are the second terminal of the first transistor 317, and the gate terminal of the fourth transistor 321 constituting another inverter. , Connected to the gate terminal of the fifth transistor 322. The second terminal of the fourth transistor 321 and the second terminal of the fifth transistor 322 are connected to the first terminal of the fourteenth transistor 324. The gate terminal of the first transistor 317 is connected to the first comparator initialization line 307.

第15のトランジスタ323のゲート端子と、第14のトランジスタ324のゲート端子はコンパレータ選択線304に接続される。また、第15のトランジスタ323の第2端子と第14のトランジスタ324の第2端子は、発光素子325の第1の電極と接続される。 The gate terminal of the fifteenth transistor 323 and the gate terminal of the fourteenth transistor 324 are connected to the comparator selection line 304. The second terminal of the fifteenth transistor 323 and the second terminal of the fourteenth transistor 324 are connected to the first electrode of the light-emitting element 325.

次に、この画素回路の動作について説明する。第1のコンパレータ326は、液晶素子310に負の電圧が印加されたときのデータ線302の電位と第1の基準電位線301の電位Vref1とを比較するものである。もし、データ線302の電位がVref1よりも高ければ、電源電圧VDDを出力し、その逆ならば、0Vを出力する。第2のコンパレータ327は、液晶素子310に正の電圧が印加されたときのデータ線302の電位と第2の基準電位線303の電位Vref2を比較するものである。もし、データ線302の電位がVref2よりも低ければ、電源電圧VDDを出力し、その逆ならば、0Vを出力する。コンパレータ内部での詳細な動作は別に説明する。なお、当実施形態では、コンパレータとして、CMOSチョッパーインバータ回路を使用しているが、その機能を実現していればどのような回路でもよい。 Next, the operation of this pixel circuit will be described. The first comparator 326 compares the potential of the data line 302 when a negative voltage is applied to the liquid crystal element 310 and the potential Vref1 of the first reference potential line 301. If the potential of the data line 302 is higher than Vref1, the power supply voltage VDD is output, and vice versa. The second comparator 327 compares the potential of the data line 302 when a positive voltage is applied to the liquid crystal element 310 and the potential Vref2 of the second reference potential line 303. If the potential of the data line 302 is lower than Vref2, the power supply voltage VDD is output, and vice versa. Detailed operations inside the comparator will be described separately. In this embodiment, a CMOS chopper inverter circuit is used as the comparator. However, any circuit may be used as long as the function is realized.

第15のトランジスタ323は第2のコンパレータ327の出力を発光素子325に出力するかを選択するためのスイッチである。また同様に、第14のトランジスタ324は第1のコンパレータ326の出力を発光素子325に出力するかを選択するためのスイッチである。例えばノーマリーホワイト液晶の場合、データ線302の電位が正のときは第15のトランジスタ323をオンにし、データ線302の電位が負のときは第14のトランジスタ324をオンにするような信号をコンパレータ選択線304に与えればよい。またノーマリーブラック液晶の場合には、データ線302の電位が負のときは第15のトランジスタ323をオンにし、データ線302の電位が正のときは第14のトランジスタ324をオンにするような信号をコンパレータ選択線304に与えればよい。コンパレータ選択線304からの信号によって第15のトランジスタ323と第14のトランジスタ324のどちらかのトランジスタをオンにしている期間は、走査線306がアクティブになり、データ電位が画素回路に取り込まれてから、第1のコンパレータ326と第2のコンパレータ327のどちらかのコンパレータが初期化されるまでの間とする。第15のトランジスタ323と第14のトランジスタ324が同時にオンになることがないよう、それぞれのトランジスタの極性(導電型)は異なっている必要がある。各トランジスタの動作タイミングの詳細については後述する。 The fifteenth transistor 323 is a switch for selecting whether to output the output of the second comparator 327 to the light emitting element 325. Similarly, the fourteenth transistor 324 is a switch for selecting whether to output the output of the first comparator 326 to the light emitting element 325. For example, in the case of normally white liquid crystal, a signal that turns on the fifteenth transistor 323 when the potential of the data line 302 is positive and turns on the fourteenth transistor 324 when the potential of the data line 302 is negative. What is necessary is just to give to the comparator selection line 304. In the case of normally black liquid crystal, the fifteenth transistor 323 is turned on when the potential of the data line 302 is negative, and the fourteenth transistor 324 is turned on when the potential of the data line 302 is positive. A signal may be given to the comparator selection line 304. During a period in which one of the fifteenth transistor 323 and the fourteenth transistor 324 is turned on by a signal from the comparator selection line 304, the scanning line 306 becomes active and the data potential is taken into the pixel circuit. , Until one of the first comparator 326 and the second comparator 327 is initialized. The polarities (conductivity types) of the transistors must be different so that the fifteenth transistor 323 and the fourteenth transistor 324 are not turned on at the same time. Details of the operation timing of each transistor will be described later.

第12のトランジスタ309は、第2のコンパレータ初期化線305に信号が入力されるとオンになり、Vref2を取り込んで初期化を行う。また第10のトランジスタ312は、第1のコンパレータ初期化線307に信号が入力されるとオンになり、第1のコンパレータ326にVref1を取り込んで初期化を行う。第12のトランジスタ309及び第10のトランジスタ312が同時にオンになることがないよう、第1のコンパレータ初期化線307及び第2のコンパレータ初期化線305にそれぞれ入力する信号のタイミングは適切に設定しておく必要がある。 The twelfth transistor 309 is turned on when a signal is input to the second comparator initialization line 305 and takes in Vref2 to perform initialization. In addition, the tenth transistor 312 is turned on when a signal is input to the first comparator initialization line 307, and Vref1 is taken into the first comparator 326 to perform initialization. The timings of signals input to the first comparator initialization line 307 and the second comparator initialization line 305 are set appropriately so that the twelfth transistor 309 and the tenth transistor 312 are not turned on at the same time. It is necessary to keep.

第13のトランジスタ328及び第11のトランジスタ329は、初期化されたそれぞれのコンパレータに、液晶素子310に書き込まれるデータ電位を書き込む働きをする。第13のトランジスタ328はデータ電位が正のときに第2のコンパレータ327にデータ電位を書き込み、第11のトランジスタ329はデータ電位が負のときに第1のコンパレータ326にデータ電位を書き込む。第13のトランジスタ328及び第11のトランジスタ329のどちらか一方がオンになるタイミングは、走査線306がアクティブになり液晶素子に書き込みを行う第9のトランジスタ308がオンになるタイミングと同期する必要がある。タイミングの詳細については後述する。 The thirteenth transistor 328 and the eleventh transistor 329 function to write data potentials written to the liquid crystal element 310 in the initialized comparators. The thirteenth transistor 328 writes the data potential to the second comparator 327 when the data potential is positive, and the eleventh transistor 329 writes the data potential to the first comparator 326 when the data potential is negative. The timing at which one of the thirteenth transistor 328 and the eleventh transistor 329 is turned on needs to be synchronized with the timing at which the ninth transistor 308 for writing to the liquid crystal element is turned on when the scanning line 306 is activated. is there. Details of the timing will be described later.

図4(A)及び(B)は図3に示した第1のコンパレータ326の動作を説明する図である。図4に示した各素子は図3に示した素子に互いに対応している。第1のスイッチ401は第11のトランジスタ329に、第2のスイッチ403は第10のトランジスタ312に、第3のスイッチ405は第1のトランジスタ317の動作を表している。また、基準電位402はVref1に対応している。第1のインバータ406は第2のトランジスタ319及び第3のトランジスタ320からなるインバータに対応する。また、第2のインバータ407は、第4のトランジスタ321及び第5のトランジスタ322からなるインバータに対応する。また入力電圧Vinはデータ線302からの入力電圧を表している。 4A and 4B are diagrams for explaining the operation of the first comparator 326 shown in FIG. Each element shown in FIG. 4 corresponds to the element shown in FIG. The first switch 401 represents the operation of the eleventh transistor 329, the second switch 403 represents the operation of the tenth transistor 312, and the third switch 405 represents the operation of the first transistor 317. The reference potential 402 corresponds to Vref1. The first inverter 406 corresponds to an inverter including the second transistor 319 and the third transistor 320. The second inverter 407 corresponds to an inverter including the fourth transistor 321 and the fifth transistor 322. An input voltage Vin represents an input voltage from the data line 302.

まず、図4(A)に示すように第2のスイッチ403及び第3のスイッチ405をオンに、第1のスイッチ401はオフのままにして、コンパレータの初期化を行う。このとき、点bには第1のインバータ406の論理閾値(以後Vth_invと表記する)の電位がかかる。また、基準電位402をVref1とすると、点aにはVref1がかかる。よって容量404の両電極間にはVref1−Vth_invの電圧が保持される。なお、インバータの論理閾値とは、インバータの入力電圧と出力電圧が等しくなる電圧と定義する。なお、コンパレータを初期化する必要があるのは、インバータを構成するトランジスタのサイズや閾値のばらつきによって、画素ごとにインバータの論理閾値がばらつく可能性があるためである。コンパレータの初期化を行うことによって、画素ごとにインバータの論理閾値がばらつくことによる悪影響を排除することができる。 First, as shown in FIG. 4A, the second switch 403 and the third switch 405 are turned on, and the first switch 401 is kept off to initialize the comparator. At this time, the potential of the logical threshold value (hereinafter referred to as Vth_inv) of the first inverter 406 is applied to the point b. When the reference potential 402 is Vref1, Vref1 is applied to the point a. Therefore, a voltage of Vref1-Vth_inv is held between both electrodes of the capacitor 404. The logical threshold value of the inverter is defined as a voltage at which the input voltage and output voltage of the inverter are equal. The reason why the comparator needs to be initialized is that the logical threshold value of the inverter may vary from pixel to pixel depending on the size of the transistors constituting the inverter and variations in threshold values. By initializing the comparator, it is possible to eliminate an adverse effect caused by variations in the logic threshold value of the inverter for each pixel.

次に、図4(B)に示すように、第2のスイッチ403及び第3のスイッチ405をオフし、第1のスイッチ401はオンにする。このとき、点aの電位は入力電圧Vin分になる。点bの電位は点aの電位から容量404の両電極間に保持される電圧分だけ降下するので、Vin−(Vref1−Vth_inv)となり、整理すると式(1)になる。
Vin+Vth_inv−Vref1 (1)
Next, as illustrated in FIG. 4B, the second switch 403 and the third switch 405 are turned off, and the first switch 401 is turned on. At this time, the potential at the point a is equal to the input voltage Vin. Since the potential at the point b drops from the potential at the point a by the voltage held between both electrodes of the capacitor 404, it becomes Vin− (Vref1−Vth_inv).
Vin + Vth_inv−Vref1 (1)

第1のインバータ406の出力である点cの電位(Vcと表記する)は、式1で示した点bの電位(Vbと表記する)とVth_invの大小によって決まることが分かる。もし、Vb>Vth_invであるとき、Vcには0Vが出力される。このとき、第2のインバータ407によってさらに論理が反転するので出力電圧Voutには電源電圧VDDが出力される。反対に、Vb<Vth_invであるとき、VcにはVDDが出力され、第2のインバータ407によってさらに論理が反転するのでVoutには0Vが出力される。以上より、Vin>Vref1のときはVDDが出力され、Vin<Vref1のときは0Vが出力されることが分かる。 It can be seen that the potential at the point c (expressed as Vc), which is the output of the first inverter 406, is determined by the potential at the point b (expressed as Vb) shown in Equation 1 and the magnitude of Vth_inv. If Vb> Vth_inv, 0 V is output to Vc. At this time, since the logic is further inverted by the second inverter 407, the power supply voltage VDD is output as the output voltage Vout. On the other hand, when Vb <Vth_inv, VDD is output to Vc, and the logic is further inverted by the second inverter 407, so that 0 V is output to Vout. From the above, it can be seen that VDD is output when Vin> Vref1, and 0 V is output when Vin <Vref1.

図4(C)は、第2のコンパレータ327の動作を説明する図である。第1のコンパレータ326との違いは、インバータ407が無く、点cの電位が出力電圧Vout分の値になったところである。図4(C)に示した各素子は図3に示した素子に互いに対応している。第1のスイッチ401は第13のトランジスタ328の動作、第2のスイッチ403は第12のトランジスタ309の動作、及び第3のスイッチ405は第6のトランジスタ313の動作を表している。また、基準電位402はVref2に対応している。インバータ406は第7のトランジスタ315及び第8のトランジスタ316からなるインバータに対応する。また入力電圧Vinはデータ線302からの入力電圧を表している。 FIG. 4C illustrates the operation of the second comparator 327. The difference from the first comparator 326 is that the inverter 407 is not provided and the potential at the point c becomes a value corresponding to the output voltage Vout. Each element shown in FIG. 4C corresponds to the element shown in FIG. The first switch 401 represents the operation of the thirteenth transistor 328, the second switch 403 represents the operation of the twelfth transistor 309, and the third switch 405 represents the operation of the sixth transistor 313. The reference potential 402 corresponds to Vref2. The inverter 406 corresponds to an inverter including the seventh transistor 315 and the eighth transistor 316. An input voltage Vin represents an input voltage from the data line 302.

コンパレータの初期化については、図4(A)に示したものと同じであるので説明を省略する。ただし、第2のコンパレータ327では、基準電位402が第1の基準電位線301より入力された電位Vref1であったのが第2の基準電位線303より入力された電位Vref2に置き換わる。コンパレータが初期化されている場合には、容量404の両電極間にはVref2−Vth_invの電圧が保持されており、Vb=Vth_invとなっている。ここで、図4(C)のように第2のスイッチ403及び第3のスイッチ405をオフに、第1のスイッチ401はオンにする。このとき、点aの電位は入力電圧Vinになり、Vbは式(2)で示した値になる。以上より、Vin>Vref2であるときは、Voutに0Vが出力される。反対に、Vin<Vref2であるときは、VoutにVDDが出力されることが分かる。
Vin+Vth_inv−Vref2 (2)
The initialization of the comparator is the same as that shown in FIG. However, in the second comparator 327, the reference potential 402, which is the potential Vref1 input from the first reference potential line 301, is replaced with the potential Vref2 input from the second reference potential line 303. When the comparator is initialized, the voltage Vref2−Vth_inv is held between both electrodes of the capacitor 404, and Vb = Vth_inv. Here, as shown in FIG. 4C, the second switch 403 and the third switch 405 are turned off, and the first switch 401 is turned on. At this time, the potential at the point a becomes the input voltage Vin, and Vb becomes the value shown in the equation (2). As described above, when Vin> Vref2, 0V is output to Vout. On the other hand, when Vin <Vref2, it can be seen that VDD is output to Vout.
Vin + Vth_inv−Vref2 (2)

図5に図3で示した回路の各制御信号のタイミングを示す。すなわち、データ線302、走査線306、第2のコンパレータ初期化線305、第1のコンパレータ初期化線307、第2のデータ取り込み線330、第1のデータ取り込み線331、コンパレータ選択線304の各信号線について説明する。データ線302の信号は交流になっており、一つの画素に対して書き込まれるデータ信号の電位は、毎回の書き込み動作において、正負の値が反転する。図5の期間b、eでは走査線306が高電位になっており、ここで液晶素子に書き込みが行われているが、このときのデータ線302の電位は、期間bと期間eでは逆になっている。 FIG. 5 shows the timing of each control signal of the circuit shown in FIG. That is, each of the data line 302, the scanning line 306, the second comparator initialization line 305, the first comparator initialization line 307, the second data capture line 330, the first data capture line 331, and the comparator selection line 304 The signal line will be described. The signal of the data line 302 is alternating current, and the potential of the data signal written to one pixel is inverted between positive and negative values in each writing operation. In the periods b and e in FIG. 5, the scanning line 306 is at a high potential, and writing is performed on the liquid crystal element here. However, the potential of the data line 302 at this time is reversed in the periods b and e. It has become.

まず、液晶素子に正の電位をもつデータ信号を書き込む場合について説明する。液晶素子に正の電位をもつデータ信号を書き込む動作は、図5の期間a、期間b、期間cで行われる。データ線302から正の電位が書き込まれる場合、第2のコンパレータ327の初期化を行うため、その前の期間aで第2のコンパレータ初期化線305を高電位にし、Vref2を第2の容量素子314に印加して第2のコンパレータ327の初期化も行っておく。次に、期間bで第2のデータ取り込み線330を高電位にすると、第13のトランジスタ328がオンになり液晶素子310に書き込まれるデータ電位を第2のコンパレータ327に書き込む。さらに期間cでコンパレータ選択線304を高電位にすることで第15のトランジスタ323がオンになり、また第14のトランジスタ324がオフになり、第2のコンパレータ327の出力が発光素子325に伝達される。 First, a case where a data signal having a positive potential is written to the liquid crystal element will be described. The operation of writing a data signal having a positive potential in the liquid crystal element is performed in the period a, the period b, and the period c in FIG. When a positive potential is written from the data line 302, the second comparator 327 is initialized. Therefore, the second comparator initialization line 305 is set to a high potential in the previous period a, and Vref2 is set to the second capacitor element. Application to 314 also initializes the second comparator 327. Next, when the second data acquisition line 330 is set to a high potential in the period b, the thirteenth transistor 328 is turned on, and the data potential written to the liquid crystal element 310 is written to the second comparator 327. Further, when the comparator selection line 304 is set to a high potential in the period c, the fifteenth transistor 323 is turned on, the fourteenth transistor 324 is turned off, and the output of the second comparator 327 is transmitted to the light emitting element 325. The

次に液晶素子に負の電位をもつデータ信号を書き込む場合について説明する。液晶素子に負の電位をもつデータ信号を書き込む動作は、図5の期間d、期間e、期間fで行われる。データ線302から負の電位が書き込まれる場合、第1のコンパレータ326の初期化を行うため、その前の期間dで第1のコンパレータ初期化線307を高電位にし、Vref1を容量素子318に印加して第1のコンパレータ326の初期化も行っておく。次に、期間eで第1のデータ取り込み線331を高電位にすると、第11のトランジスタ329がオンになり液晶素子に書き込まれるデータ電位を第1のコンパレータ326に書き込む。さらに期間fでコンパレータ選択線304に低電位にすることで第14のトランジスタ324がオンに、また第15のトランジスタ323がオフになり、第1のコンパレータ326の出力が発光素子325に伝達される。 Next, a case where a data signal having a negative potential is written to the liquid crystal element will be described. The operation of writing a data signal having a negative potential in the liquid crystal element is performed in the period d, the period e, and the period f in FIG. When a negative potential is written from the data line 302, the first comparator 326 is initialized, so that the first comparator initialization line 307 is set to a high potential in the previous period d and Vref1 is applied to the capacitor 318. Then, the first comparator 326 is also initialized. Next, when the first data capturing line 331 is set to a high potential in the period e, the eleventh transistor 329 is turned on, and the data potential written to the liquid crystal element is written to the first comparator 326. Further, when the comparator selection line 304 is set to a low potential in the period f, the fourteenth transistor 324 is turned on, the fifteenth transistor 323 is turned off, and the output of the first comparator 326 is transmitted to the light emitting element 325. .

本実施の形態により、液晶を用いた表示装置で黒を表示する際に、バックライトを発光させないことで光漏れを無くし、コントラストを向上することができる。また本実施の形態により、画素ごとにバックライトをそれぞれ配置し、画素回路内に発光素子の点灯状態を画素ごとに制御する機能を持たせることにより、黒表示をする画素のためにバックライトを消灯した場合、他の画素も全て黒表示になってしまうという不具合を回避することができる。さらに、点灯する必要がない部分のバックライトを個別に消灯することができるので、省電力化にも有効である。 According to this embodiment mode, when black is displayed on a display device using liquid crystal, light is not leaked by preventing the backlight from emitting light, and contrast can be improved. In addition, according to this embodiment, a backlight is provided for each pixel, and a function for controlling the lighting state of the light emitting element for each pixel is provided in the pixel circuit. When the light is turned off, it is possible to avoid the problem that all the other pixels display black. In addition, since it is possible to individually turn off the portions of the backlight that do not need to be turned on, it is also effective for power saving.

(実施の形態2)
本実施の形態では、上記実施の形態とは異なる画素回路の構成について説明する。図6に、実施の形態1におけるコンパレータを1つ削減した場合の回路の概略を示す。図6に示す回路には、データ線601及び走査線602が配置されている。また液晶素子604に書き込みを行うトランジスタ603があり、対向電極605が配置されている。また、バックライトとして用いられる発光素子612を有する。コンパレータ608にデータ信号を書き込む第1のスイッチ613を有する。またデータ電位と比較を行う第1の基準電位606と第2の基準電位607を有する。また、コンパレータから発光素子に正負どちらの出力を行うか選択する第2のスイッチ609及び第3のスイッチ610を有する。
(Embodiment 2)
In this embodiment, a structure of a pixel circuit which is different from that in the above embodiment is described. FIG. 6 shows an outline of a circuit in the case where one comparator in the first embodiment is reduced. In the circuit shown in FIG. 6, a data line 601 and a scanning line 602 are arranged. In addition, there is a transistor 603 for writing to the liquid crystal element 604, and a counter electrode 605 is provided. In addition, the light-emitting element 612 used as a backlight is included. A first switch 613 for writing a data signal to the comparator 608 is provided. In addition, a first reference potential 606 and a second reference potential 607 are compared with the data potential. In addition, a second switch 609 and a third switch 610 are selected to select whether to output positive or negative from the comparator to the light emitting element.

次に、図6に示す回路の接続関係を説明する。データ線601と、トランジスタ603の第1端子が接続され、トランジスタ603の第2端子には液晶素子604の第1の電極が接続されている。トランジスタ603のゲート端子には走査線602が接続されている。データ線601には第1のスイッチ613の第1端子が接続されている。液晶素子604の第2の電極は対向電極605に接続されている。第1のスイッチ613の第2端子にはコンパレータ608が接続されている。コンパレータ608の出力には第2のスイッチ609とインバータ611が接続される。第2のスイッチ609を介してコンパレータ608の出力が発光素子612に接続され、第3のスイッチ610はインバータ611の出力と発光素子612に接続されている。コンパレータ608はデータ電位との比較を行う第1の基準電位606、第2の基準電位607が接続されている。 Next, the connection relation of the circuit shown in FIG. 6 will be described. The data line 601 and the first terminal of the transistor 603 are connected, and the first terminal of the liquid crystal element 604 is connected to the second terminal of the transistor 603. A scanning line 602 is connected to the gate terminal of the transistor 603. A first terminal of the first switch 613 is connected to the data line 601. A second electrode of the liquid crystal element 604 is connected to the counter electrode 605. A comparator 608 is connected to the second terminal of the first switch 613. A second switch 609 and an inverter 611 are connected to the output of the comparator 608. The output of the comparator 608 is connected to the light emitting element 612 via the second switch 609, and the third switch 610 is connected to the output of the inverter 611 and the light emitting element 612. The comparator 608 is connected to a first reference potential 606 and a second reference potential 607 for comparing with the data potential.

次に回路の動作を簡単に説明する。液晶素子604に書き込まれるデータ電位は第1のスイッチ613を介してコンパレータ608にも入力される。コンパレータ608はデータ線601から入力されたデータ電位と第1の基準電位606もしくは第2の基準電位607の電圧を比較する比較器である。ノーマリーホワイト液晶において液晶素子604に負の電圧が印加されたときには、データ線601から入力されたデータ電位の値と第1の基準電位606の値を比較する。そのとき、第3のスイッチ610をオンにし、インバータ611によって論理が反転したコンパレータ608の出力を発光素子612に伝送する。データ線601の電位が第1の基準電位606よりも高ければ、電源電圧VDDが発光素子612に出力され、データ線601の電位が第1の基準電位606よりも低ければ、0Vを出力する。またノーマリーホワイト液晶において液晶素子604に正の電圧が印加されたときのデータ線601の電位と第2の基準電位607を比較する。そのときは、第2のスイッチ609をオンにしてコンパレータの出力を発光素子612に伝送する。データ線601の電位が第2の基準電位607よりも低ければ、電源電圧VDDが発光素子612に出力され、その逆ならば、0Vを出力する。 Next, the operation of the circuit will be briefly described. The data potential written to the liquid crystal element 604 is also input to the comparator 608 through the first switch 613. The comparator 608 is a comparator that compares the data potential input from the data line 601 with the voltage of the first reference potential 606 or the second reference potential 607. When a negative voltage is applied to the liquid crystal element 604 in the normally white liquid crystal, the value of the data potential input from the data line 601 is compared with the value of the first reference potential 606. At that time, the third switch 610 is turned on, and the output of the comparator 608 whose logic is inverted by the inverter 611 is transmitted to the light emitting element 612. If the potential of the data line 601 is higher than the first reference potential 606, the power supply voltage VDD is output to the light emitting element 612. If the potential of the data line 601 is lower than the first reference potential 606, 0 V is output. In the normally white liquid crystal, the potential of the data line 601 and the second reference potential 607 when a positive voltage is applied to the liquid crystal element 604 are compared. At that time, the second switch 609 is turned on to transmit the output of the comparator to the light emitting element 612. If the potential of the data line 601 is lower than the second reference potential 607, the power supply voltage VDD is output to the light emitting element 612, and vice versa, 0V is output.

なお、発光素子612はLEDであってもよいし、有機EL等であってもよい。つまり電圧、電流等によって制御できる発光素子であればよい。 Note that the light emitting element 612 may be an LED, an organic EL, or the like. That is, any light-emitting element that can be controlled by voltage, current, or the like may be used.

次に図7で、図6に示した画素の詳細な回路の一例を示す。図7に示す回路には、データ線702及び走査線704が配置されている。また液晶素子711に書き込みを行う第1のトランジスタ709があり、対向電極712が配置されている。図7に示す回路では、コンパレータとしてCMOSチョッパーインバータ回路を1つ使用することを特徴としている。すなわちコンパレータ722である。コンパレータ722の内部には容量素子726、第2のトランジスタ714、及び第3のトランジスタ715と第4のトランジスタ716により構成される第1のインバータを含む。また配線として第1の基準電位線701、第2の基準電位線703及びデータ線702を含む。さらに走査線704、コンパレータ初期化線705、第2の基準電位選択線706、第1の基準電位選択線707、第1の発光素子駆動信号選択線708、第2の発光素子駆動信号選択線725、及びデータ取り込み線724を含む。また、コンパレータ722に書き込みを行う第5のトランジスタ710と、第6のトランジスタ723及び第7のトランジスタ713を含み、さらにコンパレータの出力を発光素子に伝送する第8のトランジスタ719、第9のトランジスタ720、及び第10のトランジスタ717と第11のトランジスタ718により構成される第2のインバータを含む。また、バックライトとして使用する発光素子721を含む。なお、第10のトランジスタ717の極性はPチャネル型であり、第11のトランジスタ718の極性はNチャネル型であるとする。 Next, FIG. 7 shows an example of a detailed circuit of the pixel shown in FIG. In the circuit shown in FIG. 7, a data line 702 and a scanning line 704 are arranged. In addition, there is a first transistor 709 for writing to the liquid crystal element 711, and a counter electrode 712 is provided. The circuit shown in FIG. 7 is characterized in that one CMOS chopper inverter circuit is used as a comparator. That is, the comparator 722. The comparator 722 includes a capacitor 726, a second transistor 714, and a first inverter including a third transistor 715 and a fourth transistor 716. In addition, the wiring includes a first reference potential line 701, a second reference potential line 703, and a data line 702. Further, the scanning line 704, the comparator initialization line 705, the second reference potential selection line 706, the first reference potential selection line 707, the first light emitting element driving signal selection line 708, and the second light emitting element driving signal selection line 725. , And a data capture line 724. Further, an eighth transistor 719 and a ninth transistor 720 each include a fifth transistor 710 for writing to the comparator 722, a sixth transistor 723, and a seventh transistor 713, and further transmit the output of the comparator to the light emitting element. , And a second inverter constituted by a tenth transistor 717 and an eleventh transistor 718. In addition, a light-emitting element 721 used as a backlight is included. Note that the polarity of the tenth transistor 717 is a P-channel type, and the polarity of the eleventh transistor 718 is an N-channel type.

次に、図7に示す回路の各部分の接続関係について説明する。データ線702には第1のトランジスタ709の第1端子及び第6のトランジスタ723の第1端子が接続されている。第1のトランジスタ709は、第2端子が液晶素子711の第1の電極と接続され、ゲート端子が走査線704が接続される。液晶素子711の第2の電極は対向電極712に接続されている。第1の基準電位線701には第7のトランジスタ713の第1端子が接続される。また第2の基準電位線703には第5のトランジスタ710の第1端子が接続される。第7のトランジスタ713の第2端子、及び第6のトランジスタ723の第2端子、及び第5のトランジスタ710の第2端子はコンパレータ722内の容量素子726の第1の電極と接続されている。第6のトランジスタ723のゲート端子はデータ取り込み線724に、第1のトランジスタ709のゲート端子は走査線704に接続される。また、第5のトランジスタ710のゲート端子は第2の基準電位選択線706に、第7のトランジスタ713のゲート端子は第1の基準電位選択線707に接続される。第3のトランジスタ715と第4のトランジスタ716により第1のインバータを構成し、これら2つのトランジスタのゲート端子は容量素子726の第2の電極、及び第2のトランジスタ714の第1端子と接続される。また、第3のトランジスタ715の第2端子、及び第4のトランジスタ716の第2端子は、第2のトランジスタ714の第2端子と第8のトランジスタ719の第1端子、及び第2のインバータを構成する第10のトランジスタ717のゲート端子、及び第11のトランジスタ718のゲート端子と接続される。第10のトランジスタ717の第2端子、及び第11のトランジスタ718の第2端子は、第9のトランジスタ720に第1端子と接続される。第2のトランジスタ714のゲート端子はコンパレータ初期化線705と接続される。第8のトランジスタ719のゲート端子は第2の発光素子駆動信号選択線725と接続され、第9のトランジスタ720のゲート端子は第1の発光素子駆動信号選択線708と接続される。また、第8のトランジスタ719の第2端子、及び第9のトランジスタ720の第2端子は発光素子721の第1の電極と接続される。 Next, the connection relationship of each part of the circuit shown in FIG. 7 will be described. The data line 702 is connected to the first terminal of the first transistor 709 and the first terminal of the sixth transistor 723. The first transistor 709 has a second terminal connected to the first electrode of the liquid crystal element 711 and a gate terminal connected to the scanning line 704. A second electrode of the liquid crystal element 711 is connected to the counter electrode 712. The first terminal of the seventh transistor 713 is connected to the first reference potential line 701. In addition, the first terminal of the fifth transistor 710 is connected to the second reference potential line 703. The second terminal of the seventh transistor 713, the second terminal of the sixth transistor 723, and the second terminal of the fifth transistor 710 are connected to the first electrode of the capacitor 726 in the comparator 722. The gate terminal of the sixth transistor 723 is connected to the data acquisition line 724, and the gate terminal of the first transistor 709 is connected to the scanning line 704. The gate terminal of the fifth transistor 710 is connected to the second reference potential selection line 706, and the gate terminal of the seventh transistor 713 is connected to the first reference potential selection line 707. The third transistor 715 and the fourth transistor 716 form a first inverter, and the gate terminals of these two transistors are connected to the second electrode of the capacitor 726 and the first terminal of the second transistor 714. The The second terminal of the third transistor 715 and the second terminal of the fourth transistor 716 are connected to the second terminal of the second transistor 714, the first terminal of the eighth transistor 719, and the second inverter. The gate terminal of the tenth transistor 717 and the gate terminal of the eleventh transistor 718 are connected. The second terminal of the tenth transistor 717 and the second terminal of the eleventh transistor 718 are connected to the first terminal of the ninth transistor 720. The gate terminal of the second transistor 714 is connected to the comparator initialization line 705. A gate terminal of the eighth transistor 719 is connected to the second light emitting element drive signal selection line 725, and a gate terminal of the ninth transistor 720 is connected to the first light emitting element drive signal selection line 708. The second terminal of the eighth transistor 719 and the second terminal of the ninth transistor 720 are connected to the first electrode of the light-emitting element 721.

次に図7に示す回路の動作を説明する。第5のトランジスタ710は、第2の基準電位選択線706が高電位のときにオンとなり第2の基準電位線703の電位Vref2をコンパレータ722に伝送する。また、第7のトランジスタ713は、第1の基準電位選択線707が高電位のときにオンとなり第1の基準電位線701電位Vref1をコンパレータ722に伝送する。コンパレータ初期化線705が高電位のときに第2のトランジスタ714がオンになりコンパレータ722を初期化する。コンパレータ722の内部での動作はコンパレータ326と同様である。 Next, the operation of the circuit shown in FIG. 7 will be described. The fifth transistor 710 is turned on when the second reference potential selection line 706 is at a high potential, and transmits the potential Vref <b> 2 of the second reference potential line 703 to the comparator 722. The seventh transistor 713 is turned on when the first reference potential selection line 707 is at a high potential, and transmits the first reference potential line 701 potential Vref1 to the comparator 722. When the comparator initialization line 705 is at a high potential, the second transistor 714 is turned on to initialize the comparator 722. The operation inside the comparator 722 is the same as that of the comparator 326.

第6のトランジスタ723は、データ取り込み線724が高電位のときに、液晶素子711に書き込まれるデータ電位を、初期化されたコンパレータ722にも書き込む。第8のトランジスタ719は、第2の発光素子駆動信号選択線725が高電位のときにオンになり、Vref2とデータ線702の電位を比較したときのコンパレータ722の出力を、発光素子721に伝送する。また第9のトランジスタ720は、第1の発光素子駆動信号選択線708が高電位のときにオンになり、Vref1とデータ線702の電位を比較したときのコンパレータ722の出力を、発光素子721に伝送する。なお、当実施形態では、コンパレータとして、CMOSチョッパーインバータ型回路を使用しているが、その機能を実現していればどのような回路でもよい。 The sixth transistor 723 also writes the data potential written to the liquid crystal element 711 to the initialized comparator 722 when the data capture line 724 is at a high potential. The eighth transistor 719 is turned on when the second light emitting element drive signal selection line 725 is at a high potential, and the output of the comparator 722 when the potential of the Vref2 and the data line 702 is compared is transmitted to the light emitting element 721. To do. The ninth transistor 720 is turned on when the first light-emitting element drive signal selection line 708 is at a high potential, and the output of the comparator 722 when the potential of the Vref1 and the data line 702 is compared to the light-emitting element 721. To transmit. In this embodiment, a CMOS chopper inverter type circuit is used as the comparator. However, any circuit may be used as long as the function is realized.

図8に図7で示した回路の各制御信号のタイミングを示す。すなわち、データ線702、走査線704、コンパレータ初期化線705、第2の基準電位選択線706、第1の基準電位選択線707、データ取り込み線724、第2の発光素子駆動信号選択線725、第1の発光素子駆動信号選択線708の各信号線について説明する。データ線702の信号は交流になっており、一つの画素に対して書き込まれるデータ信号の電位の正負の値が毎回の書き込み動作において反転する。図8の期間b、eでは走査線704が高電位になっており、ここで液晶素子に書き込みが行われているが、このときのデータ線702の電位は、期間bと期間eでは逆になっている。 FIG. 8 shows the timing of each control signal of the circuit shown in FIG. That is, the data line 702, the scanning line 704, the comparator initialization line 705, the second reference potential selection line 706, the first reference potential selection line 707, the data capture line 724, the second light emitting element drive signal selection line 725, Each signal line of the first light-emitting element drive signal selection line 708 will be described. The signal of the data line 702 is an alternating current, and the positive / negative value of the potential of the data signal written to one pixel is inverted in each writing operation. In the periods b and e in FIG. 8, the scanning line 704 is at a high potential, and writing is performed on the liquid crystal element here. However, the potential of the data line 702 at this time is reversed in the periods b and e. It has become.

まず、液晶素子に正の電位をもつデータ信号を書き込む場合について説明する。液晶素子に正の電位をもつデータ信号を書き込む動作は、図8の期間a、期間b、期間cで行われる。データ線702から正の電位が書き込まれる場合、コンパレータ722の初期化を行うため、その前の期間aでコンパレータ初期化線705を高電位にし、コンパレータ722の初期化を行う。また同時に、第2の基準電位選択線706を高電位にして、Vref2を容量素子726に印加しておく。次に、期間bでデータ取り込み線724を高電位にすると、第6のトランジスタ723がオンになり液晶素子711に書き込まれるデータ電位をコンパレータ722にも書き込む。さらに期間cで第2の発光素子駆動信号選択線725に高電位にすることで第8のトランジスタ719がオンになり、コンパレータ722の出力が発光素子721に伝送される。 First, a case where a data signal having a positive potential is written to the liquid crystal element will be described. The operation of writing a data signal having a positive potential to the liquid crystal element is performed in the period a, the period b, and the period c in FIG. When a positive potential is written from the data line 702, the comparator 722 is initialized. Therefore, the comparator initialization line 705 is set to a high potential in the previous period a, and the comparator 722 is initialized. At the same time, the second reference potential selection line 706 is set to a high potential and Vref 2 is applied to the capacitor 726. Next, when the data acquisition line 724 is set to a high potential in the period b, the sixth transistor 723 is turned on, and the data potential written to the liquid crystal element 711 is also written to the comparator 722. Further, by setting the second light-emitting element drive signal selection line 725 to a high potential in the period c, the eighth transistor 719 is turned on, and the output of the comparator 722 is transmitted to the light-emitting element 721.

次に、液晶素子に負の電位をもつデータ信号を書き込む場合について説明する。液晶素子に負の電位を持つデータ信号を書き込む動作は、図8の期間d、期間e、期間fで行われる。データ線702から負の電位が書き込まれる場合、コンパレータ722の初期化を行うため、その前の期間dでコンパレータ初期化線705を高電位にし、コンパレータの初期化を行っておく。また同時に、第1の基準電位選択線707を高電位にして、Vref1を容量素子726に印加しておく。次に、期間eでデータ取り込み線724を高電位にすると、第6のトランジスタ723がオンになり液晶素子711に書き込まれるデータ電位をコンパレータ722にも書き込む。さらに期間fで第1の発光素子駆動信号選択線708を高電位にすることで第9のトランジスタ720がオンになり、第2のインバータを形成する第10のトランジスタ717、及び第11のトランジスタ718を通してコンパレータ722の出力が発光素子721に伝送される。 Next, a case where a data signal having a negative potential is written to the liquid crystal element will be described. The operation of writing a data signal having a negative potential in the liquid crystal element is performed in the period d, the period e, and the period f in FIG. When a negative potential is written from the data line 702, the comparator 722 is initialized. Therefore, the comparator initialization line 705 is set to a high potential in the previous period d to initialize the comparator. At the same time, the first reference potential selection line 707 is set to a high potential and Vref 1 is applied to the capacitor 726. Next, when the data capture line 724 is set to a high potential in the period e, the sixth transistor 723 is turned on, and the data potential written to the liquid crystal element 711 is also written to the comparator 722. Further, the ninth transistor 720 is turned on by setting the first light-emitting element driving signal selection line 708 to a high potential in the period f, and the tenth transistor 717 and the eleventh transistor 718 forming the second inverter are turned on. The output of the comparator 722 is transmitted to the light emitting element 721.

図8の期間a、b、d、eでは第1の発光素子駆動信号選択線708、及び第2の発光素子駆動信号選択線725の両方が低電位になっているが、これはコンパレータの初期化を行ってから出力が確定するまでに論理が不定の期間があるためである。この期間は発光素子が必ず消灯することになるので、目でそれと認識できないほどの短い時間に抑えることが望ましい。 In the periods a, b, d, and e in FIG. 8, both the first light emitting element driving signal selection line 708 and the second light emitting element driving signal selection line 725 are at a low potential. This is because there is a period in which the logic is indefinite until the output is determined after the conversion. During this period, the light emitting element is surely turned off, so it is desirable to keep the light emitting element so short that it cannot be recognized by the eyes.

本実施の形態により、液晶を用いた表示装置で黒を表示する際に、バックライトを発光させないことで光漏れを無くし、コントラストを向上することができる。また本実施の形態により、画素ごとにバックライトをそれぞれ配置し、画素回路内に発光素子の点灯状態を画素ごとに制御する機能を持たせることにより、黒表示をする画素のためにバックライトを消灯した場合、他の画素も全て黒表示になってしまうという不具合を回避することができる。さらに、点灯する必要がない部分のバックライトを個別に消灯することができるので、省電力化にも有効である。また本実施の形態では、実施の形態1で示した回路よりもコンパレータが一つ少ないことにより、回路を構成するトランジスタ数を削減することができるため、画素の開口率を上げることができるといった利点もある。 According to this embodiment mode, when black is displayed on a display device using liquid crystal, light is not leaked by preventing the backlight from emitting light, and contrast can be improved. In addition, according to this embodiment, a backlight is provided for each pixel, and a function for controlling the lighting state of the light emitting element for each pixel is provided in the pixel circuit. When the light is turned off, it is possible to avoid the problem that all the other pixels display black. In addition, since it is possible to individually turn off the portions of the backlight that do not need to be turned on, it is also effective for power saving. In this embodiment, the number of transistors included in the circuit can be reduced because the number of comparators is one less than that of the circuit shown in Embodiment 1, so that the aperture ratio of the pixel can be increased. There is also.

(実施の形態3)
図11(A)に本実施の形態の表示装置の一形態を示す。ガラス基板1101上に、下地膜1115が形成され、その上に液晶素子駆動トランジスタ1113及び発光素子駆動トランジスタ1114が形成されている。液晶素子駆動トランジスタ1113は第1の不純物領域1117aと第2の不純物領域1117bを含む。第1の不純物領域1117aと第2の不純物領域1117bの間には第1のチャネル領域1116aが形成される。第1及び、第2の不純物領域1117a、1117b、及び第1のチャネル領域1116aの上方に、ゲート絶縁膜1118が形成され、ゲート絶縁膜1118の上方に、第1のゲート電極1119aが形成される。発光素子駆動トランジスタ1114も同様に第3の不純物領域1117cと第4の不純物領域1117dを含む。第3の不純物領域1117cと第4の不純物領域1117dの間には第2のチャネル領域1116bが形成される。第3及び、第4の不純物領域1117c、1117d、及び第2のチャネル領域1116bの上方に、ゲート絶縁膜1118が形成され、ゲート絶縁膜1118の上方に、第2のゲート電極1119bが形成される。液晶素子駆動トランジスタ1113及び発光素子駆動トランジスタ1114の上には第1の層間膜1109が形成され、第1の電極1111a、第2の電極1111b、第3の電極1111c、第4の電極1111d、及び第1の配線1120が形成される。第3の電極1111cと第1の配線1120の上に異方性導電粒子1112があり、その上に発光ダイオード1110が配置される。発光ダイオード1110は白色発光ダイオードであれば、カラーフィルタと組み合わせることによりカラー表示を行うことができる。また赤(R)、緑(G)、青(B)に発光する発光ダイオード1110を画素毎に設け、カラー表示を行っても良い。この場合もカラーフィルタと組み合わせて色純度を向上させても良い。
(Embodiment 3)
FIG. 11A illustrates one mode of a display device of this embodiment mode. A base film 1115 is formed over a glass substrate 1101, and a liquid crystal element driving transistor 1113 and a light emitting element driving transistor 1114 are formed thereon. The liquid crystal element driving transistor 1113 includes a first impurity region 1117a and a second impurity region 1117b. A first channel region 1116a is formed between the first impurity region 1117a and the second impurity region 1117b. A gate insulating film 1118 is formed above the first and second impurity regions 1117a and 1117b and the first channel region 1116a, and a first gate electrode 1119a is formed above the gate insulating film 1118. . Similarly, the light-emitting element driving transistor 1114 includes a third impurity region 1117c and a fourth impurity region 1117d. A second channel region 1116b is formed between the third impurity region 1117c and the fourth impurity region 1117d. A gate insulating film 1118 is formed above the third and fourth impurity regions 1117c and 1117d and the second channel region 1116b, and a second gate electrode 1119b is formed above the gate insulating film 1118. . A first interlayer film 1109 is formed over the liquid crystal element driving transistor 1113 and the light emitting element driving transistor 1114, and the first electrode 1111a, the second electrode 1111b, the third electrode 1111c, the fourth electrode 1111d, and A first wiring 1120 is formed. Anisotropic conductive particles 1112 are provided on the third electrode 1111c and the first wiring 1120, and the light-emitting diode 1110 is provided thereon. If the light emitting diode 1110 is a white light emitting diode, color display can be performed by combining with a color filter. Further, light emitting diodes 1110 that emit red (R), green (G), and blue (B) may be provided for each pixel to perform color display. In this case, color purity may be improved in combination with a color filter.

さらに第1の層間膜1109の上に第2の層間膜1108が形成される。また、第2の層間膜1108の上に画素電極1107が形成され、その上に液晶層1306がある。液晶層1306の上には配向膜1121があり、その上に対向電極1105が形成され、その上には、遮光層1103及びカラーフィルタ1104がある。遮光層1103及びカラーフィルタ1104の上には、対向基板側のガラス基板1102がある。液晶層1306は高分子分散型液晶を用いることが好ましい。図11(B)に示すように、高分子分散型液晶は、液晶1322を高分子1321中に分散させたものである。図11(C)で示すように微小粒子化された液晶1322を高分子1321中に分散させることで電場を印加した場合、液晶の配向が高分子1321内で行われ、配向膜が不要となる。また偏光板も必要がないので光量の吸収が大幅に減少し、明るい画面が得られる。 Further, a second interlayer film 1108 is formed on the first interlayer film 1109. In addition, a pixel electrode 1107 is formed over the second interlayer film 1108, and a liquid crystal layer 1306 is formed thereover. An alignment film 1121 is provided over the liquid crystal layer 1306, a counter electrode 1105 is formed thereon, and a light shielding layer 1103 and a color filter 1104 are provided thereover. On the light shielding layer 1103 and the color filter 1104, there is a glass substrate 1102 on the counter substrate side. The liquid crystal layer 1306 is preferably formed using a polymer dispersed liquid crystal. As shown in FIG. 11B, the polymer-dispersed liquid crystal is obtained by dispersing liquid crystal 1322 in polymer 1321. As shown in FIG. 11C, when an electric field is applied by dispersing the micronized liquid crystal 1322 in the polymer 1321, the liquid crystal is aligned in the polymer 1321, and an alignment film is unnecessary. . In addition, since a polarizing plate is not necessary, the light absorption is greatly reduced, and a bright screen can be obtained.

次に、図11の各部の接続関係を示す。液晶素子駆動トランジスタ1113の第1の不純物領域1117aは第1の電極1111aに接続され、第2の不純物領域1117bは第2の電極1111bに接続されている。また第2の電極1111bは画素電極1107に接続されている。発光素子駆動トランジスタ1114の第3の不純物領域1117cは第3の電極1111cに接続され、第4の不純物領域1117dは第4の電極1111dに接続されている。第3の電極1111cは異方性導電粒子1112を介して発光ダイオード1110の第1の電極1122に接続されている。発光ダイオード1110の第2の電極1123は異方性導電粒子1112を介して第1の配線1120に接続される。なお、異方性導電粒子1112は電気的に接続を行うものであれば、半田など他の物質でもよく、異方性導電粒子だけに限定されない。 Next, the connection relationship of each part of FIG. 11 is shown. The first impurity region 1117a of the liquid crystal element driving transistor 1113 is connected to the first electrode 1111a, and the second impurity region 1117b is connected to the second electrode 1111b. The second electrode 1111b is connected to the pixel electrode 1107. The third impurity region 1117c of the light-emitting element driving transistor 1114 is connected to the third electrode 1111c, and the fourth impurity region 1117d is connected to the fourth electrode 1111d. The third electrode 1111 c is connected to the first electrode 1122 of the light-emitting diode 1110 through anisotropic conductive particles 1112. The second electrode 1123 of the light emitting diode 1110 is connected to the first wiring 1120 through anisotropic conductive particles 1112. Note that the anisotropic conductive particles 1112 may be other materials such as solder as long as they are electrically connected, and are not limited to anisotropic conductive particles.

図12に本実施の形態の表示装置のブロック図を示す。図12に示した表示装置は、基板1200上に発光素子を備えた画素を複数有する画素部1201と、各画素を選択する走査線駆動回路1202と、選択された画素へのデータ信号の入力を制御するデータ線駆動回路1203と、各画素内のコンパレータを制御するコンパレータ駆動回路1204とを有する。 FIG. 12 is a block diagram of the display device of this embodiment mode. The display device illustrated in FIG. 12 includes a pixel portion 1201 having a plurality of pixels each provided with a light-emitting element over a substrate 1200, a scanning line driver circuit 1202 for selecting each pixel, and a data signal input to the selected pixel. A data line driver circuit 1203 to be controlled and a comparator driver circuit 1204 to control a comparator in each pixel are included.

本実施の形態の表示装置によれば、液晶を用いた表示装置で黒を表示する際に、バックライトを発光させないことで光漏れを無くし、コントラストを向上することができる。また、画素ごとにバックライトをそれぞれ配置し、画素回路内に発光素子の点灯状態を画素ごとに制御する機能を持たせることにより、黒表示をする画素のためにバックライトを消灯した場合、他の画素も全て黒表示になってしまうという不具合を回避することができる。さらに、点灯する必要がない部分のバックライトを個別に消灯することができるので、省電力化にも有効である。 According to the display device of this embodiment, when displaying black on a display device using liquid crystal, light is not leaked by preventing the backlight from emitting light, and contrast can be improved. In addition, by arranging a backlight for each pixel and providing a function to control the lighting state of the light emitting element for each pixel in the pixel circuit, when the backlight is turned off for pixels displaying black, other It is possible to avoid the problem that all of the pixels are also displayed in black. In addition, since it is possible to individually turn off the portions of the backlight that do not need to be turned on, it is also effective for power saving.

(実施の形態4)
本発明の表示装置を用いた電子機器として、ビデオカメラ、デジタルカメラ等のカメラ、ゴーグル型ディスプレイ(ヘッドマウントディスプレイ)、ナビゲーションシステム、音響再生装置(カーオーディオ、オーディオコンポ等)、ノート型パーソナルコンピュータ、ゲーム機器、携帯情報端末(モバイルコンピュータ、携帯電話、携帯型ゲーム機、電子書籍等)、記憶媒体を備えた画像再生装置(具体的にはDigital Versatile Disc(DVD)等の記憶媒体を再生し、その画像を表示しうるディスプレイを備えた装置)等が挙げられる。それらの電子機器の具体例を図9に示す。
(Embodiment 4)
As an electronic device using the display device of the present invention, a camera such as a video camera or a digital camera, a goggle type display (head mounted display), a navigation system, a sound reproduction device (car audio, audio component, etc.), a notebook type personal computer, Playing back a storage medium such as a game machine, a portable information terminal (mobile computer, mobile phone, portable game machine, electronic book, etc.), an image playback device (specifically, Digital Versatile Disc (DVD)) provided with a storage medium, And a device provided with a display capable of displaying the image). Specific examples of these electronic devices are shown in FIGS.

図9(A)はテレビジョン装置であり、筐体901、支持台902、表示部903、スピーカー部904、ビデオ入力端子905等を含む。本発明は、表示部903を構成する表示装置に用いることができ、本発明によりコントラストが向上した画像を見ることができるようになる。このテレビジョン装置は、テレビジョン放送の視聴はもとより、ビデオゲーム機、コンピュータ等のモニタとして使用することもできる。 FIG. 9A illustrates a television device which includes a housing 901, a support base 902, a display portion 903, a speaker portion 904, a video input terminal 905, and the like. The present invention can be used for a display device that constitutes the display portion 903, and an image with improved contrast can be viewed according to the present invention. This television apparatus can be used as a monitor for a video game machine, a computer, etc. as well as for viewing a television broadcast.

図9(B)はデジタルスチルカメラであり、本体906、表示部907、受像部908、操作キー909、外部接続ポート910、シャッターボタン911等を含む。本発明は、表示部907を構成する表示装置に用いることができ、本発明によりコントラストが向上した画像を見ることができるようになる。 FIG. 9B shows a digital still camera, which includes a main body 906, a display portion 907, an image receiving portion 908, operation keys 909, an external connection port 910, a shutter button 911, and the like. The present invention can be used for a display device constituting the display portion 907, and an image with improved contrast can be viewed according to the present invention.

図9(C)はノート型パーソナルコンピュータであり、本体912、筐体913、表示部914、キーボード915、外部接続ポート916、ポインティングデバイス917等を含む。本発明は、表示部914を構成する表示装置に用いることができ、本発明によりコントラストが向上した画像を見ることができるようになる。 FIG. 9C illustrates a laptop personal computer, which includes a main body 912, a housing 913, a display portion 914, a keyboard 915, an external connection port 916, a pointing device 917, and the like. The present invention can be used for a display device which constitutes the display portion 914, and an image with improved contrast can be viewed according to the present invention.

図9(D)はモバイルコンピュータであり、本体918、表示部919、スイッチ920、操作キー921、赤外線ポート922等を含む。本発明は、表示部919を構成する表示装置に用いることができ、本発明によりコントラストが向上した画像を見ることができるようになる。 FIG. 9D illustrates a mobile computer, which includes a main body 918, a display portion 919, a switch 920, operation keys 921, an infrared port 922, and the like. The present invention can be used for a display device that constitutes the display portion 919, and an image with improved contrast can be viewed according to the present invention.

図9(E)は記憶媒体装置を備えた携帯型の画像再生装置(具体的にはDVD再生装置)であり、本体923、筐体924、表示部A925、表示部B926、記憶媒体(DVD等)読み込み部927、操作キー928、スピーカー部929等を含む。表示部A925は主に画像情報を表示し、表示部B926は主に文字情報を表示する。本発明は、表示部A、B925、926を構成する表示装置に用いることができ、本発明によりコントラストが向上した画像を見ることができるようになる。なお、記録媒体を備えた画像再生装置には家庭用ゲーム機器なども含まれる。 FIG. 9E illustrates a portable image reproducing device (specifically, a DVD reproducing device) provided with a storage medium device, which includes a main body 923, a housing 924, a display portion A 925, a display portion B 926, a storage medium (DVD or the like). ) A reading unit 927, an operation key 928, a speaker unit 929, and the like are included. The display unit A925 mainly displays image information, and the display unit B926 mainly displays character information. The present invention can be used for a display device that constitutes the display portions A, B 925, and 926, and an image with improved contrast can be viewed according to the present invention. Note that an image reproducing device provided with a recording medium includes a home game machine and the like.

図9(F)はゴーグル型ディスプレイ(ヘッドマウントディスプレイ)であり、本体930、表示部931、アーム部932等を含む。本発明は、表示部931を構成する表示装置に用いることができ、本発明によりコントラストが向上した画像を見ることができるようになる。 FIG. 9F illustrates a goggle type display (head mounted display), which includes a main body 930, a display portion 931, an arm portion 932, and the like. The present invention can be used for a display device that constitutes the display portion 931, and an image with improved contrast can be viewed according to the present invention.

図9(G)はビデオカメラであり、本体933、表示部934、筐体935、外部接続ポート936、リモコン受信部937、受像部938、バッテリー939、音声入力部940、操作キー941等を含む。本発明は、表示部934を構成する表示装置に用いることができ、本発明によりコントラストが向上した画像を見ることができるようになる。 FIG. 9G shows a video camera, which includes a main body 933, a display portion 934, a housing 935, an external connection port 936, a remote control receiving portion 937, an image receiving portion 938, a battery 939, an audio input portion 940, operation keys 941, and the like. . The present invention can be used for a display device that constitutes the display portion 934, and according to the present invention, an image with improved contrast can be viewed.

図9(H)は携帯電話であり、本体942、筐体943、表示部944、音声入力部945、音声出力部946、操作キー947、外部接続ポート948、アンテナ949等を含む。本発明は、表示部944を構成する表示装置に用いることができる。なお、表示部944は黒色の背景に白色の文字を表示することで携帯電話の消費電流を抑えることができる。また本発明によりコントラストが向上した画像を見ることができるようになる。 FIG. 9H illustrates a mobile phone, which includes a main body 942, a housing 943, a display portion 944, a voice input portion 945, a voice output portion 946, operation keys 947, an external connection port 948, an antenna 949, and the like. The present invention can be used for a display device constituting the display portion 944. Note that the display portion 944 can suppress current consumption of the mobile phone by displaying white characters on a black background. Further, according to the present invention, an image with improved contrast can be viewed.

なお、発光輝度が高い発光材料を用いれば、出力した画像情報を含む光をレンズ等で拡大投影するフロント型若しくはリア型のプロジェクターに用いることも可能となる。 Note that if a light-emitting material having high light emission luminance is used, it can be used for a front-type or rear-type projector that enlarges and projects light including output image information with a lens or the like.

また、発光装置は発光している部分が電力を消費するため、発光部分が極力少なくなるように情報を表示することが望ましい。従って、携帯情報端末、特に携帯電話や音響再生装置のような文字情報を主とする表示部に発光装置を用いる場合には、非発光部分を背景として文字情報を発光部分で形成するように駆動することが望ましい。 In addition, since the light emitting device consumes power in the light emitting portion, it is desirable to display information so that the light emitting portion is minimized. Therefore, when a light emitting device is used for a display unit mainly including character information, such as a portable information terminal, particularly a mobile phone or a sound reproduction device, it is driven so that character information is formed by the light emitting part with the non-light emitting part as the background. It is desirable to do.

本発明の適用範囲は極めて広く、あらゆる分野の電子機器に用いることが可能である。また、本実施の形態の電子機器は、実施の形態1及び実施の形態2に示したいずれの構成の表示装置を用いてもよい。 The application range of the present invention is extremely wide and can be used for electronic devices in various fields. In addition, the display device having any structure shown in Embodiment Modes 1 and 2 may be used for the electronic device of this embodiment mode.

(付記)以上説明したように、本発明は以下の態様を含む。 (Appendix) As described above, the present invention includes the following aspects.

本発明の一は、発光素子と、発光素子に重畳して設けられた液晶素子と、を有する画素部と、液晶素子に接続され、アナログ信号に基づく電位が印加されるデータ線と、データ線及び発光素子に接続されたコンパレータと、を有することを特徴とする表示装置である。本発明により液晶を用いた表示装置において、黒を表示する際に、バックライトを発光させないことで光漏れを無くし、コントラストを向上することができる。 According to one embodiment of the present invention, a pixel portion including a light-emitting element and a liquid crystal element provided to overlap the light-emitting element, a data line connected to the liquid crystal element and applied with a potential based on an analog signal, and the data line And a comparator connected to the light emitting element. In the display device using the liquid crystal according to the present invention, when displaying black, it is possible to eliminate light leakage and improve contrast by not causing the backlight to emit light.

本発明の一は、発光素子及び発光素子に重畳して設けられた液晶素子と、を有する画素部と、液晶素子に接続され、アナログ信号に基づく電位が印加されるデータ線と、データ線及び発光素子に接続された第1のコンパレータと、データ線及び発光素子に接続された第2のコンパレータと、データ線及び第1のコンパレータに接続された第1のスイッチと、データ線及び第2のコンパレータに接続された第2のスイッチと、を有することを特徴とする表示装置である。本発明により液晶を用いた表示装置において、黒を表示する際に、バックライトを発光させないことで光漏れを無くし、コントラストを向上することができるとともに、画素回路内に発光素子の点灯状態を画素ごとに制御する機能を持たせることにより、黒表示をする画素のためにバックライトを消灯した場合、他の画素も全て黒表示になってしまうという不具合を回避することができる。 One embodiment of the present invention is a pixel portion including a light-emitting element and a liquid crystal element provided to overlap the light-emitting element, a data line connected to the liquid crystal element and applied with a potential based on an analog signal, A first comparator connected to the light emitting element; a second comparator connected to the data line and the light emitting element; a first switch connected to the data line and the first comparator; a data line and a second And a second switch connected to the comparator. In a display device using a liquid crystal according to the present invention, when displaying black, the backlight does not emit light so that light leakage can be eliminated and contrast can be improved. By providing a control function for each pixel, it is possible to avoid the problem that when the backlight is turned off for pixels that display black, all the other pixels also display black.

本発明の一は、発光素子及び発光素子に重畳して設けられた液晶素子と、を有する画素部と、液晶素子に接続されアナログ信号に基づく電位が印加されるデータ線と、データ線及び発光素子と接続されたコンパレータと、を有する表示装置であって、コンパレータにおいてデータ線の電位と基準電位とを比較し、コンパレータによる比較結果に従って発光素子の発光を制御することを特徴とする表示装置の駆動方法である。本発明により液晶を用いた表示装置において、黒を表示する際に、バックライトを発光させないことで光漏れを無くし、コントラストを向上することができる。 According to one embodiment of the present invention, a pixel portion including a light emitting element and a liquid crystal element provided to overlap the light emitting element, a data line connected to the liquid crystal element and applied with a potential based on an analog signal, the data line, and the light emission A display device having a comparator connected to an element, wherein the comparator compares a potential of a data line with a reference potential, and controls light emission of the light emitting element according to a comparison result by the comparator. It is a driving method. In the display device using the liquid crystal according to the present invention, when displaying black, it is possible to eliminate light leakage and improve contrast by not causing the backlight to emit light.

本発明の一は、発光素子及び発光素子に重畳して設けられた液晶素子と、を有する画素部と、液晶素子に接続され、アナログ信号に基づく電位が印加されるデータ線と、データ線及び発光素子に接続された第1のコンパレータ及び第2のコンパレータと、データ線及び第1のコンパレータに接続された第1のスイッチと、データ線及び第2のコンパレータに接続された第2のスイッチと、を有する表示装置であって、データ線の電位が負の値のときに第1のスイッチをオンすることにより、第1のコンパレータにおいてデータ線の電位と第1の基準電位とを比較し、データ線の電位が正の値のときに第2のスイッチをオンすることにより、第2のコンパレータにおいてデータ線の電位と第2の基準電位とを比較し、第1のコンパレータによる比較結果、又は第2のコンパレータによる比較結果に従って発光素子の発光を制御することを特徴とする表示装置の駆動方法である。本発明により液晶を用いた表示装置において、黒を表示する際に、バックライトを発光させないことで光漏れを無くし、コントラストを向上することができるとともに、画素回路内に発光素子の点灯状態を画素ごとに制御する機能を持たせることにより、黒表示をする画素のためにバックライトを消灯した場合、他の画素も全て黒表示になってしまうという不具合を回避することができる。 One embodiment of the present invention is a pixel portion including a light-emitting element and a liquid crystal element provided to overlap the light-emitting element, a data line connected to the liquid crystal element and applied with a potential based on an analog signal, A first comparator and a second comparator connected to the light emitting element; a first switch connected to the data line and the first comparator; a second switch connected to the data line and the second comparator; The data line potential is compared with the first reference potential in the first comparator by turning on the first switch when the potential of the data line is a negative value. By turning on the second switch when the potential of the data line is a positive value, the second comparator compares the potential of the data line with the second reference potential, and the first comparator Compare results, or is a driving method of a display device and controls the light emission of the light emitting device according to a comparison result by the second comparator. In a display device using a liquid crystal according to the present invention, when displaying black, the backlight does not emit light so that light leakage can be eliminated and contrast can be improved. By providing a control function for each pixel, it is possible to avoid the problem that when the backlight is turned off for pixels that display black, all the other pixels also display black.

本発明において発光素子の点灯する範囲とデータ電位の関係を示す図。FIG. 5 shows a relationship between a range where a light emitting element is turned on and a data potential in the present invention. 本発明の表示装置の画素回路の概略を示した回路図。FIG. 3 is a circuit diagram illustrating an outline of a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を示した回路図。FIG. 6 is a circuit diagram illustrating a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路にあるコンパレータの動作を示した回路図。FIG. 9 is a circuit diagram illustrating an operation of a comparator in a pixel circuit of a display device of the present invention. 本発明の画素の設定動作のタイミングチャート示す図。The figure which shows the timing chart of the setting operation | movement of the pixel of this invention. 本発明の表示装置の画素回路の概略を示した回路図。FIG. 3 is a circuit diagram illustrating an outline of a pixel circuit of a display device of the present invention. 本発明の表示装置の画素回路を示した回路図。FIG. 6 is a circuit diagram illustrating a pixel circuit of a display device of the present invention. 本発明の画素の設定動作のタイミングチャート示す図。The figure which shows the timing chart of the setting operation | movement of the pixel of this invention. 本発明の表示装置が適用される電子機器の一例を示す図。FIG. 11 illustrates an example of an electronic device to which a display device of the present invention is applied. 本発明の表示装置の画素回路の動作を示した図。FIG. 14 shows operation of a pixel circuit of a display device of the present invention. 実施の形態3に係る表示装置の構成を示す断面図。FIG. 6 is a cross-sectional view illustrating a structure of a display device according to Embodiment 3. 実施の形態3に係る表示装置の構成を示すブロック図。FIG. 9 is a block diagram illustrating a configuration of a display device according to Embodiment 3.

符号の説明Explanation of symbols

101 液晶素子の階調
103 データ電圧の範囲
104 データ電圧の範囲
105 データ電圧の範囲
106 データ電圧の範囲
201 データ線
202 走査線
203 トランジスタ
204 液晶素子
205 対向電極
206 基準電位
207 コンパレータ
208 基準電位
209 コンパレータ
210 スイッチ
211 スイッチ
212 発光素子
213 スイッチ
214 スイッチ
301 第1の基準電位線
302 データ線
303 第2の基準電位線
304 コンパレータ選択線
305 コンパレータ初期化線
306 走査線
307 コンパレータ初期化線
308 トランジスタ
309 トランジスタ
310 液晶素子
311 対向電極
312 トランジスタ
313 トランジスタ
314 容量素子
315 トランジスタ
316 トランジスタ
317 トランジスタ
318 容量素子
319 トランジスタ
320 トランジスタ
321 トランジスタ
322 トランジスタ
323 トランジスタ
324 トランジスタ
325 発光素子
326 コンパレータ
327 コンパレータ
328 トランジスタ
329 トランジスタ
330 データ取り込み線
331 データ取り込み線
401 スイッチ
402 基準電位
403 スイッチ
404 容量
405 スイッチ
406 インバータ
407 インバータ
601 データ線
602 走査線
603 トランジスタ
604 液晶素子
605 対向電極
606 基準電位
607 基準電位
608 コンパレータ
609 スイッチ
610 スイッチ
611 インバータ
612 発光素子
613 スイッチ
701 第1の基準電位線
702 データ線
703 第2の基準電位線
704 走査線
705 コンパレータ初期化線
706 第2の基準電位選択線
707 第1の基準電位選択線
708 第1の発光素子駆動信号選択線
709 トランジスタ
710 トランジスタ
711 液晶素子
712 対向電極
713 トランジスタ
714 トランジスタ
715 トランジスタ
716 トランジスタ
717 トランジスタ
718 トランジスタ
719 トランジスタ
720 トランジスタ
721 発光素子
722 コンパレータ
723 トランジスタ
724 データ取り込み線
725 第2の発光素子駆動信号選択線
726 容量素子
901 筐体
902 支持台
903 表示部
904 スピーカー部
905 ビデオ入力端子
906 本体
907 表示部
908 受像部
909 操作キー
910 外部接続ポート
911 シャッターボタン
912 本体
913 筐体
914 表示部
915 キーボード
916 外部接続ポート
917 ポインティングデバイス
918 本体
919 表示部
920 スイッチ
921 操作キー
922 赤外線ポート
923 本体
924 筐体
925 表示部A
926 表示部B
927 読み込み部
928 操作キー
929 スピーカー部
930 本体
931 表示部
932 アーム部
933 本体
934 表示部
935 筐体
936 外部接続ポート
937 リモコン受信部
938 受像部
939 バッテリー
940 音声入力部
941 操作キー
942 本体
943 筐体
944 表示部
945 音声入力部
946 音声出力部
947 操作キー
948 外部接続ポート
949 アンテナ
1101 ガラス基板
1102 ガラス基板
1103 遮光層
1104 カラーフィルタ
1105 対向電極
1306 液晶層
1107 画素電極
1108 層間膜
1109 層間膜
1110 発光ダイオード
1112 異方性導電粒子
1113 液晶素子駆動トランジスタ
1114 発光素子駆動トランジスタ
1115 下地膜
1118 ゲート絶縁膜
1120 配線
1121 配向膜
1122 第1の電極
1123 第2の電極
1200 基板
1201 画素部
1202 走査線駆動回路
1203 データ線駆動回路
1204 コンパレータ駆動回路
1111a 第1の電極
1111b 第2の電極
1111c 第3の電極
1111d 第4の電極
1116a チャネル領域
1116b チャネル領域
1117a 不純物領域
1117b 不純物領域
1117c 不純物領域
1117d 不純物領域
1119a ゲート電極
1119b ゲート電極
DESCRIPTION OF SYMBOLS 101 Gradation of liquid crystal element 103 Data voltage range 104 Data voltage range 105 Data voltage range 106 Data voltage range 201 Data line 202 Scan line 203 Transistor 204 Liquid crystal element 205 Counter electrode 206 Reference potential 207 Comparator 208 Reference potential 209 Comparator 210 switch 211 switch 212 light emitting element 213 switch 214 switch 301 first reference potential line 302 data line 303 second reference potential line 304 comparator selection line 305 comparator initialization line 306 scanning line 307 comparator initialization line 308 transistor 309 transistor 310 Liquid crystal element 311 Counter electrode 312 Transistor 313 Transistor 314 Capacitance element 315 Transistor 316 Transistor 317 Transistor 318 Capacitance element 319 Transistor 320 Transistor 321 Transistor 322 Transistor 323 Transistor 324 Transistor 325 Light emitting element 326 Comparator 327 Comparator 328 Transistor 329 Transistor 330 Data capture line 331 Data capture line 401 Switch 402 Reference potential 403 Switch 404 Capacitance 405 Switch 406 Inverter 407 Inverter 601 Data line 602 Scanning line 603 Transistor 604 Liquid crystal element 605 Counter electrode 606 Reference potential 607 Reference potential 608 Comparator 609 Switch 610 Switch 611 Inverter 612 Light emitting element 613 Switch 701 First reference potential line 702 Data line 703 Second reference potential line 704 Scan line 705 Comparator initialization line 706 Second reference voltage Selection line 707 First reference potential selection line 708 First light emitting element drive signal selection line 709 Transistor 710 Transistor 711 Liquid crystal element 712 Counter electrode 713 Transistor 714 Transistor 715 Transistor 716 Transistor 717 Transistor 718 Transistor 719 Transistor 720 Transistor 721 Light emitting element 722 Comparator 723 Transistor 724 Data capture line 725 Second light emitting element drive signal selection line 726 Capacitance element 901 Housing 902 Support base 903 Display unit 904 Speaker unit 905 Video input terminal 906 Main body 907 Display unit 908 Image receiving unit 909 Operation key 910 External connection Port 911 Shutter button 912 Body 913 Case 914 Display unit 915 Keyboard 916 External connection port 917 Pointy Gudebaisu 918 body 919 display unit 920 switch 921 operating keys 922 an infrared port 923 body 924 casing 925 a display portion A
926 Display unit B
927 Reading unit 928 Operation key 929 Speaker unit 930 Main unit 931 Display unit 932 Arm unit 933 Main unit 934 Display unit 935 Case 936 External connection port 937 Remote control receiving unit 938 Image receiving unit 939 Battery 940 Audio input unit 941 Operation key 942 Main unit 943 Case 944 Display unit 945 Audio input unit 946 Audio output unit 947 Operation key 948 External connection port 949 Antenna 1101 Glass substrate 1102 Glass substrate 1103 Light blocking layer 1104 Color filter 1105 Counter electrode 1306 Liquid crystal layer 1107 Pixel electrode 1108 Interlayer film 1109 Interlayer film 1110 Light emitting diode 1112 Anisotropic conductive particles 1113 Liquid crystal element driving transistor 1114 Light emitting element driving transistor 1115 Base film 1118 Gate insulating film 1120 Wiring 1121 Alignment film 1122 1st electrode 1123 2nd electrode 1200 Substrate 1201 Pixel part 1202 Scan line drive circuit 1203 Data line drive circuit 1204 Comparator drive circuit 1111a 1st electrode 1111b 2nd electrode 1111c 3rd electrode 1111d 4th electrode 1116a Channel region 1116b Channel region 1117a Impurity region 1117b Impurity region 1117c Impurity region 1117d Impurity region 1119a Gate electrode 1119b Gate electrode

Claims (9)

発光素子及び前記発光素子に重畳して設けられた液晶素子を有する画素部と、
前記液晶素子に接続され、アナログ信号に基づく電位が印加されるデータ線と、
前記データ線及び前記発光素子に接続されたコンパレータと、を有することを特徴とする表示装置。
A pixel portion having a light emitting element and a liquid crystal element provided to overlap the light emitting element;
A data line connected to the liquid crystal element and applied with a potential based on an analog signal;
A display device comprising: the data line; and a comparator connected to the light emitting element.
発光素子及び前記発光素子に重畳して設けられた液晶素子を有する画素部と、
前記液晶素子に接続され、アナログ信号に基づく電位が印加されるデータ線と、
前記データ線及び前記発光素子に接続された第1のコンパレータと、
前記データ線及び前記発光素子に接続された第2のコンパレータと、
前記データ線及び前記第1のコンパレータに接続された第1のスイッチと、
前記データ線及び前記第2のコンパレータに接続された第2のスイッチと、を有することを特徴とする表示装置。
A pixel portion having a light emitting element and a liquid crystal element provided to overlap the light emitting element;
A data line connected to the liquid crystal element and applied with a potential based on an analog signal;
A first comparator connected to the data line and the light emitting element;
A second comparator connected to the data line and the light emitting element;
A first switch connected to the data line and the first comparator;
And a second switch connected to the data line and the second comparator.
請求項1又は請求項2において、
前記発光素子の発光は、前記液晶素子を通過することを特徴とする表示装置。
In claim 1 or claim 2,
The light emitting element emits light through the liquid crystal element.
請求項1乃至請求項3のいずれか一において、
前記液晶素子は、電圧が印加している状態、あるいは印加していない状態において光を透過することを特徴とする表示装置。
In any one of Claim 1 thru | or 3,
The display device, wherein the liquid crystal element transmits light in a state where a voltage is applied or not.
請求項1乃至請求項4のいずれか一に記載の表示装置を表示部に含むことを特徴とする電子機器。 An electronic device comprising the display device according to claim 1 in a display portion. 発光素子及び前記発光素子に重畳して設けられた液晶素子を有する画素部と、
前記液晶素子に接続され、アナログ信号に基づく電位が印加されるデータ線と、
前記データ線及び前記発光素子と接続されたコンパレータと、を有する表示装置であって、
前記コンパレータにおいて前記データ線の電位と基準電位とを比較し、
前記コンパレータによる比較結果に従って前記発光素子の発光を制御することを特徴とする表示装置の駆動方法。
A pixel portion having a light emitting element and a liquid crystal element provided to overlap the light emitting element;
A data line connected to the liquid crystal element and applied with a potential based on an analog signal;
A comparator connected to the data line and the light emitting element,
In the comparator, the potential of the data line is compared with a reference potential,
A method for driving a display device, comprising: controlling light emission of the light emitting element according to a comparison result by the comparator.
発光素子及び前記発光素子に重畳して設けられた液晶素子を有する画素部と、
前記液晶素子に接続され、アナログ信号に基づく電位が印加されるデータ線と、
前記データ線及び前記発光素子に接続された第1のコンパレータ及び第2のコンパレータと、
前記データ線及び前記第1のコンパレータに接続された第1のスイッチと、
前記データ線及び前記第2のコンパレータに接続された第2のスイッチと、を有する表示装置であって、
前記データ線の電位が負の値のときに前記第1のスイッチをオンすることにより、前記第1のコンパレータにおいて前記データ線の電位と第1の基準電位とを比較し、
前記データ線の電位が正の値のときに前記第2のスイッチをオンすることにより、前記第2のコンパレータにおいて前記データ線の電位と第2の基準電位とを比較し、
前記第1のコンパレータによる比較結果、あるいは前記第2のコンパレータによる比較結果に従って前記発光素子の発光を制御することを特徴とする表示装置の駆動方法。
A pixel portion having a light emitting element and a liquid crystal element provided to overlap the light emitting element;
A data line connected to the liquid crystal element and applied with a potential based on an analog signal;
A first comparator and a second comparator connected to the data line and the light emitting element;
A first switch connected to the data line and the first comparator;
A display device comprising: a second switch connected to the data line and the second comparator;
By turning on the first switch when the potential of the data line is a negative value, the potential of the data line is compared with the first reference potential in the first comparator,
By turning on the second switch when the potential of the data line is a positive value, the second comparator compares the potential of the data line with a second reference potential,
A method for driving a display device, comprising: controlling light emission of the light emitting element according to a comparison result by the first comparator or a comparison result by the second comparator.
請求項6又は請求項7において、
前記発光素子の発光は、前記液晶素子を通過することを特徴とする表示装置の駆動方法。
In claim 6 or claim 7,
The display device driving method, wherein light emitted from the light-emitting element passes through the liquid crystal element.
請求項6乃至請求項8のいずれか一において、
前記液晶素子は、電圧が印加している状態、あるいは印加していない状態において光を透過することを特徴とする表示装置の駆動方法。
In any one of Claims 6 thru | or 8,
The method for driving a display device, wherein the liquid crystal element transmits light in a state where a voltage is applied or not.
JP2007103396A 2006-04-14 2007-04-11 Display device Expired - Fee Related JP4966075B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007103396A JP4966075B2 (en) 2006-04-14 2007-04-11 Display device

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006112533 2006-04-14
JP2006112533 2006-04-14
JP2007103396A JP4966075B2 (en) 2006-04-14 2007-04-11 Display device

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012078505A Division JP5322356B2 (en) 2006-04-14 2012-03-30 Display device, electronic device, television device

Publications (3)

Publication Number Publication Date
JP2007304578A true JP2007304578A (en) 2007-11-22
JP2007304578A5 JP2007304578A5 (en) 2011-02-24
JP4966075B2 JP4966075B2 (en) 2012-07-04

Family

ID=38838508

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007103396A Expired - Fee Related JP4966075B2 (en) 2006-04-14 2007-04-11 Display device

Country Status (1)

Country Link
JP (1) JP4966075B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510653B1 (en) 2007-11-14 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
US9710013B2 (en) 2014-08-08 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processing device, program
JP2018022061A (en) * 2016-08-04 2018-02-08 株式会社半導体エネルギー研究所 Display device
JP2018116111A (en) * 2017-01-17 2018-07-26 日本精機株式会社 Display device
JP2019159047A (en) * 2018-03-12 2019-09-19 キヤノン株式会社 Projection device and control method of the same
US10515609B2 (en) 2016-06-30 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof, and electronic device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10207400A (en) * 1997-01-24 1998-08-07 Canon Inc Liquid crystal display device and its light source control method
JPH1195251A (en) * 1997-09-19 1999-04-09 Sony Corp Liquid crystal display device
JP2002091385A (en) * 2000-09-12 2002-03-27 Matsushita Electric Ind Co Ltd Illuminator
JP2003066929A (en) * 2001-08-10 2003-03-05 Au Optronics Corp Power saving driving method for liquid crystal display
JP2004045771A (en) * 2002-07-11 2004-02-12 Toyota Industries Corp Transmission type liquid crystal display
JP2004212923A (en) * 2003-01-03 2004-07-29 Au Optronics Corp Method for reducing power consumption of liquid crystal panel
JP2006030588A (en) * 2004-07-16 2006-02-02 Sharp Corp Image display device
JP2006039298A (en) * 2004-07-28 2006-02-09 Mitsubishi Electric Corp Liquid crystal display panel and liquid crystal display device using the same

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10207400A (en) * 1997-01-24 1998-08-07 Canon Inc Liquid crystal display device and its light source control method
JPH1195251A (en) * 1997-09-19 1999-04-09 Sony Corp Liquid crystal display device
JP2002091385A (en) * 2000-09-12 2002-03-27 Matsushita Electric Ind Co Ltd Illuminator
JP2003066929A (en) * 2001-08-10 2003-03-05 Au Optronics Corp Power saving driving method for liquid crystal display
JP2004045771A (en) * 2002-07-11 2004-02-12 Toyota Industries Corp Transmission type liquid crystal display
JP2004212923A (en) * 2003-01-03 2004-07-29 Au Optronics Corp Method for reducing power consumption of liquid crystal panel
JP2006030588A (en) * 2004-07-16 2006-02-02 Sharp Corp Image display device
JP2006039298A (en) * 2004-07-28 2006-02-09 Mitsubishi Electric Corp Liquid crystal display panel and liquid crystal display device using the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101510653B1 (en) 2007-11-14 2015-04-10 가부시키가이샤 한도오따이 에네루기 켄큐쇼 Liquid crystal display device
US9710013B2 (en) 2014-08-08 2017-07-18 Semiconductor Energy Laboratory Co., Ltd. Display panel, data processing device, program
US10515609B2 (en) 2016-06-30 2019-12-24 Semiconductor Energy Laboratory Co., Ltd. Display device and operation method thereof, and electronic device
JP2018022061A (en) * 2016-08-04 2018-02-08 株式会社半導体エネルギー研究所 Display device
JP2018116111A (en) * 2017-01-17 2018-07-26 日本精機株式会社 Display device
JP2019159047A (en) * 2018-03-12 2019-09-19 キヤノン株式会社 Projection device and control method of the same
JP7094732B2 (en) 2018-03-12 2022-07-04 キヤノン株式会社 Projection device and its control method

Also Published As

Publication number Publication date
JP4966075B2 (en) 2012-07-04

Similar Documents

Publication Publication Date Title
JP7447229B2 (en) display device
US8994756B2 (en) Method for driving display device in which analog signal and digital signal are supplied to source driver
US10019933B2 (en) El display apparatus
JP4939770B2 (en) Display device
JP4966075B2 (en) Display device
US20040246208A1 (en) Driving method of light emiting device and electronic apparatus
JP2004191603A (en) Display device, and method for inspecting the same
JP5057694B2 (en) Display device, display module, and electronic device
WO2022067932A1 (en) Partitioned display structure, display panel, and organic light emitting diode display panel
JP2011221127A (en) Display device and driving method thereof
JP5291865B2 (en) Display device, display module, and electronic device
JP5448272B2 (en) LIGHT EMITTING DEVICE, DISPLAY MODULE AND ELECTRONIC DEVICE
JP2004198683A (en) Display device
TWI427595B (en) Lighting module, method for driving led and displayer
JP2005202371A (en) Display device and driving method therefor
CN116863862A (en) Pixel circuit, display panel and display device
JP2005043882A (en) Display device and its driving method
JP2006235614A (en) Driving method of display device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100305

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120124

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120215

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120321

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120330

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150406

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees