JP2007299818A - Dry etching method - Google Patents
Dry etching method Download PDFInfo
- Publication number
- JP2007299818A JP2007299818A JP2006124669A JP2006124669A JP2007299818A JP 2007299818 A JP2007299818 A JP 2007299818A JP 2006124669 A JP2006124669 A JP 2006124669A JP 2006124669 A JP2006124669 A JP 2006124669A JP 2007299818 A JP2007299818 A JP 2007299818A
- Authority
- JP
- Japan
- Prior art keywords
- etching
- gas
- silicon plate
- dry etching
- vacuum chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 238000001312 dry etching Methods 0.000 title claims abstract description 31
- 238000005530 etching Methods 0.000 claims abstract description 147
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 95
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 83
- 239000010703 silicon Substances 0.000 claims abstract description 83
- 239000011229 interlayer Substances 0.000 claims abstract description 56
- 125000001153 fluoro group Chemical group F* 0.000 claims abstract description 40
- 239000000758 substrate Substances 0.000 claims abstract description 39
- 239000003990 capacitor Substances 0.000 claims abstract description 38
- NBVXSUQYWXRMNV-UHFFFAOYSA-N fluoromethane Chemical compound FC NBVXSUQYWXRMNV-UHFFFAOYSA-N 0.000 claims abstract description 12
- 229910052786 argon Inorganic materials 0.000 claims description 4
- 238000009413 insulation Methods 0.000 abstract description 7
- 229910052756 noble gas Inorganic materials 0.000 abstract 1
- 239000007789 gas Substances 0.000 description 97
- 239000000463 material Substances 0.000 description 14
- 229910004298 SiO 2 Inorganic materials 0.000 description 12
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 239000002305 electric material Substances 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000007935 neutral effect Effects 0.000 description 4
- 229920000642 polymer Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 3
- 239000000498 cooling water Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- 230000005686 electrostatic field Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 230000006698 induction Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000206 photolithography Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- 238000006557 surface reaction Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000000026 X-ray photoelectron spectrum Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 230000003197 catalytic effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002484 inorganic compounds Chemical class 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 239000005368 silicate glass Substances 0.000 description 2
- WSMQKESQZFQMFW-UHFFFAOYSA-N 5-methyl-pyrazole-3-carboxylic acid Chemical compound CC1=CC(C(O)=O)=NN1 WSMQKESQZFQMFW-UHFFFAOYSA-N 0.000 description 1
- 239000004215 Carbon black (E152) Substances 0.000 description 1
- 244000132059 Carica parviflora Species 0.000 description 1
- 235000014653 Carica parviflora Nutrition 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 101100107923 Vitis labrusca AMAT gene Proteins 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 229910000416 bismuth oxide Inorganic materials 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- TYIXMATWDRGMPF-UHFFFAOYSA-N dibismuth;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Bi+3].[Bi+3] TYIXMATWDRGMPF-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002430 hydrocarbons Chemical class 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- GQYHUHYESMUTHG-UHFFFAOYSA-N lithium niobate Chemical compound [Li+].[O-][Nb](=O)=O GQYHUHYESMUTHG-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229920006254 polymer film Polymers 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005211 surface analysis Methods 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、ドライエッチング方法に関し、特に層間絶縁膜のドライエッチング方法に関する。 The present invention relates to a dry etching method, and more particularly to a dry etching method for an interlayer insulating film.
ＳｉＯ２から構成される低誘電率層間絶縁膜をエッチングして孔や溝を形成する方法として、真空チャンバー内にエッチングガスとしてフルオロカーボンガスを導入し、その後真空チャンバー内を所定の圧力にした後に駆動電圧を印加してプラズマを形成し、このプラズマ中で導入したガスを分解させて基板に照射し基板物質と反応させ、基板物質をガス化してエッチングを行なうドライエッチング方法が知られている。 As a method of forming holes and grooves by etching a low dielectric constant interlayer insulating film composed of SiO 2 , a fluorocarbon gas is introduced into the vacuum chamber as an etching gas, and then the vacuum chamber is driven to a predetermined pressure. A dry etching method is known in which a voltage is applied to form plasma, a gas introduced in the plasma is decomposed and irradiated onto a substrate to react with the substrate material, and the substrate material is gasified to perform etching.
この場合に、有機膜からなるレジストマスクが用いられるが、このレジストマスクはエッチングガスと反応してエッチングされやすいため、層間絶縁膜とレジストマスクとの選択比（層間絶縁膜のエッチングレート／レジストマスクのエッチングレート）が低いという問題があった。 In this case, a resist mask made of an organic film is used. Since this resist mask is easily etched by reacting with an etching gas, the selectivity between the interlayer insulating film and the resist mask (interlayer insulating film etching rate / resist mask). The etching rate) is low.
この問題を解消すべく、エッチングガスとしてのＣＦ系ガスにＡｒガス、ＣＯガス及びＯ２ガスを添加した混合ガスを用いるエッチング方法が提案されている。（例えば、特許文献１参照）
ところで、半導体装置の高集積化、微細化に伴い、より選択比の高いドライエッチング技術が求められている。 By the way, with high integration and miniaturization of semiconductor devices, a dry etching technique with higher selectivity is required.
例えば、次世代光ＭＥＭＳの場合、エッチング対象である層間絶縁膜のエッチング深さは１０μｍ、有機膜からなるレジストマスクの厚みは１μｍ以下である。この場合に、ＣＦ系ガスにＡｒガス等を添加した混合ガスによる１Ｐａ以下の低圧プロセスでのエッチング方法では、ＳｉＯ２からなる層間絶縁膜と有機膜からなるレジストマスクとの選択比は５未満であり、十分ではない。別の方法として、フルオロカーボンガスに炭化水素を加えたガスを用いるエッチング方法も提案されているが、この方法では、水素によってレジストマスク表面に重合膜が形成されてレジストマスクのエッチングを抑制するので、選択比は高い反面、チャンバー壁面にも重合膜が堆積しやすく、エッチングが不安定になるという問題がある。 For example, in the case of next-generation optical MEMS, the etching depth of the interlayer insulating film to be etched is 10 μm, and the thickness of the resist mask made of an organic film is 1 μm or less. In this case, in an etching method in a low pressure process of 1 Pa or less using a mixed gas in which Ar gas or the like is added to CF-based gas, the selection ratio between the interlayer insulating film made of SiO 2 and the resist mask made of organic film is less than 5. Yes, not enough. As another method, an etching method using a gas obtained by adding a hydrocarbon to a fluorocarbon gas has also been proposed. However, in this method, a polymer film is formed on the resist mask surface by hydrogen, thereby suppressing etching of the resist mask. Although the selectivity is high, there is a problem that the polymerized film is easily deposited on the wall surface of the chamber and the etching becomes unstable.
また、これらの方法において、装置の天板にシリコンプレートを設けたとしても、混合ガスによりスパッタリングされ、シリコンプレートの磨耗が非常に激しく、シリコンプレートの交換頻度が高く経済的ではないという問題もある。 Further, in these methods, even if a silicon plate is provided on the top plate of the apparatus, there is a problem that the silicon plate is sputtered by the mixed gas, the silicon plate is very worn, the silicon plate is frequently replaced and is not economical. .
本発明の課題は、上記従来技術の問題点を解決することにあり、有機膜からなるレジストマスクのエッチングを抑制して高選択比を得ることができる安定なドライエッチング方法であって、シリコンプレートの磨耗が少ないドライエッチング方法を提供することにある。 An object of the present invention is to solve the above-mentioned problems of the prior art, and is a stable dry etching method capable of obtaining a high selectivity by suppressing etching of a resist mask made of an organic film, It is to provide a dry etching method with less wear.
本発明のドライエッチング方法は、真空チャンバー内にフルオロカーボンガス及び希ガスからなるエッチングガスを導入し、真空チャンバー内を所定の圧力にしてプラズマを発生させて処理基板上に形成された層間絶縁膜をエッチングするドライエッチング方法において、前記真空チャンバー内に設けられたシリコンプレートにコンデンサーを介して高周波電源から電圧を印加し、シリコンプレート表面のシリコン原子とフッ素原子とを反応させて真空チャンバー内に存在するフッ素原子を消費しながらエッチングを行なうことを特徴とする。 The dry etching method of the present invention introduces an interlayer insulating film formed on a processing substrate by introducing an etching gas comprising a fluorocarbon gas and a rare gas into a vacuum chamber and generating a plasma with a predetermined pressure in the vacuum chamber. In the dry etching method for etching, a voltage is applied from a high frequency power source to a silicon plate provided in the vacuum chamber via a capacitor, and silicon atoms on the surface of the silicon plate react with fluorine atoms to exist in the vacuum chamber. Etching is performed while consuming fluorine atoms.
真空チャンバー内に導入されたエッチングガスは、プラズマ中でＣＦｘ（ｘ＝１〜３）や、フッ素原子などに分解される。このフッ素原子はレジストマスクをエッチングするので、フッ素原子が真空チャンバー内に過剰に存在すると、選択比が低くなってしまう。そこで、本発明では、フッ素原子を真空チャンバー内に設けられたシリコンプレートの表面のシリコン原子と反応させることで、ＳｉＦ４を生成し（Ｓｉ＋４Ｆ → ＳｉＦ４）、真空チャンバー内のフッ素原子の一部を消費して、高選択比のエッチングを可能とする。 The etching gas introduced into the vacuum chamber is decomposed into CFx (x = 1 to 3), fluorine atoms, or the like in plasma. Since the fluorine atoms etch the resist mask, if the fluorine atoms are excessively present in the vacuum chamber, the selectivity is lowered. Therefore, in the present invention, fluorine atoms are reacted with silicon atoms on the surface of the silicon plate provided in the vacuum chamber to generate SiF 4 (Si + 4F → SiF 4 ), and a part of the fluorine atoms in the vacuum chamber This makes it possible to perform etching with a high selectivity.
また、上記のように真空チャンバー内のシリコンプレート表面でシリコン原子とフッ素原子とを反応させ、過剰なフッ素原子を消費できるので、真空チャンバー内壁に膜が堆積するのを抑制し安定したエッチングを行なうことも可能となる。 Further, as described above, silicon atoms and fluorine atoms can be reacted on the surface of the silicon plate in the vacuum chamber, so that excess fluorine atoms can be consumed, so that the deposition on the inner wall of the vacuum chamber is suppressed and stable etching is performed. It is also possible.
さらに、シリコンプレート表面でフッ素原子がシリコン原子と表面反応をしているので、スパッタリングの場合と比べてシリコンプレートの磨耗が少なく、そして、シリコンプレートの交換頻度が低い。 Furthermore, since fluorine atoms have surface-reacted with silicon atoms on the surface of the silicon plate, the wear of the silicon plate is less than in the case of sputtering, and the replacement frequency of the silicon plate is low.
この場合に、シリコンプレートに高周波電源からコンデンサーを介して２００〜５００Ｖの電圧を印加すれば、フッ素原子がシリコンプレート表面に集まってシリコンプレート表面でシリコン原子と反応し、フッ素原子が消費されて、レジストマスクのエッチングを低減することが可能である。ここで、２００Ｖ未満であると、シリコンプレート表面にポリマーが堆積しその表面が覆われて上記表面反応が生じないので、高選択比を得ることが出来ず、５００Ｖよりも大きいと、シリコンプレートがスパッタリングされてしまい、基板上の層間絶縁膜の表面にシリコンが堆積して層間絶縁膜がエッチングされない。なお、高周波電源からコンデンサーを介してシリコンプレートに印加されている電圧とは、高周波電源から印加されている交番電圧のピーク間電圧を意味する。 In this case, if a voltage of 200 to 500 V is applied to the silicon plate via a capacitor from the high frequency power source, fluorine atoms gather on the silicon plate surface, react with the silicon atoms on the silicon plate surface, and fluorine atoms are consumed, It is possible to reduce etching of the resist mask. Here, if the voltage is less than 200V, the polymer is deposited on the surface of the silicon plate and the surface is covered and the surface reaction does not occur. Therefore, a high selectivity cannot be obtained. As a result of sputtering, silicon is deposited on the surface of the interlayer insulating film on the substrate, and the interlayer insulating film is not etched. The voltage applied to the silicon plate from the high frequency power supply via the capacitor means a peak-to-peak voltage of the alternating voltage applied from the high frequency power supply.
希ガスは、エッチングガスの総流量基準で８０〜９５パーセントであることが好ましい。８０パーセント未満であると、フッ素原子が多すぎて、シリコンプレートでの表面反応でフッ素原子を十分に消費しきれず、レジストがエッチングされてしまい、高選択比を得ることができない。他方で、９５パーセントを超えると、フルオロカーボンガスが少なすぎるので十分にエッチングできない。 The rare gas is preferably 80 to 95 percent based on the total flow rate of the etching gas. If it is less than 80 percent, there are too many fluorine atoms, and the fluorine atoms cannot be consumed sufficiently by the surface reaction on the silicon plate, the resist is etched, and a high selectivity cannot be obtained. On the other hand, if it exceeds 95 percent, the fluorocarbon gas is too little to etch sufficiently.
この場合、前記希ガスが、Ａｒ、Ｋｒ及びＸｅから選ばれた少なくとも一種のガスであることが好ましい。これらのガスを選択した場合に、最も選択比を高くすることが可能である。 In this case, the rare gas is preferably at least one gas selected from Ar, Kr, and Xe. When these gases are selected, the selection ratio can be maximized.
さらに、前記ドライエッチング方法は、１Ｐａ以下の低圧プロセスで行なうことが好ましい。圧力が１Ｐａより高いと、フッ素原子の平均自由行程は短くなるので、シリコンプレート近傍のフッ素原子はシリコンプレート表面で反応させて消費できるが、レジスト近傍のフッ素原子はシリコンプレート近傍まで到達できないのでレジスト近傍にフッ素原子が残ってしまう。その結果、レジストのエッチングを防止できず、高選択比のエッチングが実現できない。 Further, the dry etching method is preferably performed by a low pressure process of 1 Pa or less. When the pressure is higher than 1 Pa, the mean free path of fluorine atoms becomes shorter, so fluorine atoms near the silicon plate can be consumed by reacting on the silicon plate surface, but fluorine atoms near the resist cannot reach the vicinity of the silicon plate. A fluorine atom remains in the vicinity. As a result, etching of the resist cannot be prevented, and etching with a high selectivity cannot be realized.
前記コンデンサーは、可変コンデンサーであることが好ましい。 The capacitor is preferably a variable capacitor.
本発明のドライエッチング方法によれば、レジストマスクをエッチングするフッ素原子を消費して選択比の高いエッチングを実現できるという効果を奏する。 According to the dry etching method of the present invention, it is possible to achieve etching with high selectivity by consuming fluorine atoms for etching a resist mask.
また、本発明のドライエッチング方法によれば、フッ素原子を消費できるので、壁面での膜堆積が発生せず、安定したエッチングを行なうことができ、さらにシリコンプレート表面がスパッタリングされる場合と比べ、シリコンプレートの消耗も少ないという効果も奏する。 In addition, according to the dry etching method of the present invention, fluorine atoms can be consumed, so that film deposition on the wall surface does not occur, stable etching can be performed, and compared to the case where the silicon plate surface is sputtered, There is also an effect that the consumption of the silicon plate is small.
図１に本発明の層間絶縁膜のドライエッチング方法に用いるエッチング装置１を示す。エッチング装置１は、真空チャンバー１１からなり、低温、高密度プラズマによるエッチングが可能である。この真空チャンバー１１は、ターボ分子ポンプなどの真空排気手段１２を備えている。 FIG. 1 shows an etching apparatus 1 used in the method for dry etching an interlayer insulating film according to the present invention. The etching apparatus 1 includes a vacuum chamber 11 and can be etched with low temperature and high density plasma. The vacuum chamber 11 includes a vacuum exhaust means 12 such as a turbo molecular pump.
真空チャンバー１１は、下部の基板処理室１３とその上部のプラズマ発生室１４とから構成されている。基板処理室１３内の底部中央には、基板載置部２が設けられている。基板載置部２は、処理基板Ｓが載置される断面円形の基板電極２１と、絶縁体２２と、支持台２３とから構成され、基板電極２１と支持台２３とは絶縁体２２を介して設けられている。そして、基板電極２１は、ブロッキングコンデンサー２４を介して第１高周波電源２５に接続され、電位的に浮遊電極となって負のバイアス電位となる。 The vacuum chamber 11 includes a lower substrate processing chamber 13 and an upper plasma generation chamber 14. In the center of the bottom of the substrate processing chamber 13, a substrate placement unit 2 is provided. The substrate platform 2 includes a substrate electrode 21 having a circular cross section on which the processing substrate S is placed, an insulator 22, and a support base 23. The substrate electrode 21 and the support base 23 are interposed via the insulator 22. Is provided. The substrate electrode 21 is connected to the first high-frequency power source 25 via the blocking capacitor 24, and becomes a floating electrode in terms of potential and has a negative bias potential.
この基板載置部２に対向してプラズマ発生室１４上部に設けられた天板３１は、プラズマ発生室１４側壁に密封固定され、可変コンデンサー３２を介して第２高周波電源３３に接続されて、電位的に浮遊状態とされ対向電極を形成する。 The top plate 31 provided on the upper part of the plasma generation chamber 14 so as to face the substrate platform 2 is hermetically fixed to the side wall of the plasma generation chamber 14 and connected to the second high frequency power source 33 via the variable capacitor 32. The counter electrode is formed in a floating state in terms of potential.
また、天板３１には、真空チャンバー１１内にエッチングガスを導入するガス導入手段４のガス導入経路４１が接続されている。このガス導入経路４１は分岐し、それぞれガス流量制御手段４２を介して希ガス用ガス源４３及びフルオロカーボンガス用ガス源４４に接続されている。 The top plate 31 is connected to a gas introduction path 41 of gas introduction means 4 for introducing an etching gas into the vacuum chamber 11. The gas introduction path 41 is branched and connected to a rare gas gas source 43 and a fluorocarbon gas gas source 44 via gas flow rate control means 42, respectively.
プラズマ発生室１４は円筒形の誘電体側壁を備え、この側壁の外側には、磁場発生手段としての磁場コイル５１が設けられていてもよく、この場合、磁場コイル５１によって、プラズマ発生室１４内に環状磁気中性線（図示せず）が形成される。 The plasma generation chamber 14 includes a cylindrical dielectric side wall, and a magnetic field coil 51 as a magnetic field generation means may be provided outside the side wall. In this case, the magnetic field coil 51 causes the inside of the plasma generation chamber 14 to be inside. An annular magnetic neutral line (not shown) is formed.
磁場コイル５１とプラズマ発生室１４の側壁の外側との間には、プラズマ発生用の高周波アンテナコイル５２が配置されている。この高周波アンテナコイル５２は、パラレルアンテナ構造のものであり、前述した可変コンデンサー３２と第２高周波電源３３との間の給電路に設けられた分岐点３４に接続され、第２高周波電源３３から電圧を印加できるように構成されている。そして、磁場コイル５１によって磁気中性線が形成される場合には、形成された磁気中性線に沿って交番電場を加えてこの磁気中性線に放電プラズマを発生させる。 A high-frequency antenna coil 52 for generating plasma is disposed between the magnetic field coil 51 and the outside of the side wall of the plasma generation chamber 14. The high-frequency antenna coil 52 has a parallel antenna structure, and is connected to a branch point 34 provided in the feeding path between the variable capacitor 32 and the second high-frequency power source 33 described above. It is comprised so that can be applied. When a magnetic neutral line is formed by the magnetic field coil 51, an alternating electric field is applied along the formed magnetic neutral line to generate discharge plasma in the magnetic neutral line.
なお、本実施の形態ではアンテナコイル５２には第２高周波電源３３から電圧を印加したが、分岐路を設けずに第３の高周波電源を用意して、これとアンテナコイル５２とを接続し、プラズマを発生させてもよい。また、アンテナコイルへの印加電圧値が所定の値になるようにする機構が設けられていてもよい。 In the present embodiment, a voltage is applied to the antenna coil 52 from the second high-frequency power source 33. However, a third high-frequency power source is prepared without providing a branch path, and this is connected to the antenna coil 52. Plasma may be generated. In addition, a mechanism may be provided so that the voltage applied to the antenna coil becomes a predetermined value.
上記構成のエッチング装置１でエッチングを行なう際には、真空チャンバー１１内に導入されたエッチングガスによって、エッチング対象である層間絶縁膜だけでなく、プラズマ中のフッ素原子と反応しやすい有機膜からなるレジストマスクもエッチングされてしまう可能性がある。そこで、本発明の装置では、天板３１の基板電極側の面にフッ素原子と反応しやすいシリコン単結晶からなるシリコンプレート６を装着する。このシリコンプレート６表面のシリコン原子と真空チャンバー内に過剰に存在するフッ素原子とを反応させてＳｉＦ４を生成することにより、フッ素原子の一部を消費してレジストマスクのエッチングを抑制し、その結果、高選択比のエッチングが可能である。この場合の反応は、スパッタリングではないのでシリコンプレートの磨耗が少ないため、シリコンプレートの交換頻度も少ない。シリコンプレート６は、厚さ５ｍｍ、大きさは、最大で天板３１の面積と同じである。また、シリコンプレート６は本実施の形態のように天板に装着してもよいが、天板自体をシリコンプレートから構成することも可能である。さらに、シリコンプレート６を側壁に設けてもよい。 When etching is performed by the etching apparatus 1 having the above-described configuration, the etching gas introduced into the vacuum chamber 11 includes not only an interlayer insulating film to be etched but also an organic film that easily reacts with fluorine atoms in plasma. The resist mask may also be etched. Therefore, in the apparatus of the present invention, the silicon plate 6 made of a silicon single crystal that easily reacts with fluorine atoms is attached to the surface of the top plate 31 on the substrate electrode side. By reacting silicon atoms on the surface of the silicon plate 6 with fluorine atoms existing excessively in the vacuum chamber to generate SiF 4 , a part of the fluorine atoms is consumed to suppress etching of the resist mask, and As a result, high selectivity etching is possible. Since the reaction in this case is not sputtering, the wear of the silicon plate is small, so the frequency of replacing the silicon plate is also low. The silicon plate 6 has a thickness of 5 mm and the size is the same as the area of the top plate 31 at the maximum. Further, the silicon plate 6 may be mounted on the top plate as in the present embodiment, but the top plate itself may be formed of a silicon plate. Further, the silicon plate 6 may be provided on the side wall.
シリコンプレート６には天板３１及び可変コンデンサー３２を介して第２高周波電源３３から電圧が印加され、負の自己バイアスが生じる。この場合に、可変コンデンサー３２の値を変化させると自己バイアスの値が変わって、シリコンプレート表面で反応するフッ素原子の量を調節することができる。レジストマスクのエッチングを抑制できる量のフッ素原子を反応させ、消費するためには、２００〜５００Ｖの電圧が必要である。この電圧範囲にするには、例えば、直径３００ｍｍ程度のシリコンプレートの場合、第２高周波電源３３から１８００Ｖを印加し、可変コンデンサー３２の値を１００ｐＦ以上とすればよい。２００Ｖ未満であると、シリコンプレート表面にポリマーが堆積しその表面が覆われて上記表面反応が生じないので、高選択比を得ることが出来ず、５００Ｖよりも大きいと、シリコンプレート表面がスパッタリングされてしまい、基板上の層間絶縁膜の表面にシリコンが堆積されて層間絶縁膜がエッチングされない。 A voltage is applied to the silicon plate 6 from the second high frequency power source 33 via the top plate 31 and the variable capacitor 32, and a negative self-bias is generated. In this case, when the value of the variable capacitor 32 is changed, the value of the self-bias is changed, and the amount of fluorine atoms that react on the silicon plate surface can be adjusted. In order to react and consume an amount of fluorine atoms that can suppress the etching of the resist mask, a voltage of 200 to 500 V is required. In order to make this voltage range, for example, in the case of a silicon plate having a diameter of about 300 mm, 1800 V may be applied from the second high frequency power source 33 and the value of the variable capacitor 32 may be set to 100 pF or more. If the voltage is less than 200 V, polymer is deposited on the surface of the silicon plate and the surface is covered and the above surface reaction does not occur. Therefore, a high selectivity cannot be obtained. As a result, silicon is deposited on the surface of the interlayer insulating film on the substrate, and the interlayer insulating film is not etched.
また、シリコンプレート６は、プラズマ室１４内へのガスの導入を妨げないように、前述したガス導入手段４に接続されシャワープレートとしての役割を果たすように構成される。 Further, the silicon plate 6 is connected to the gas introduction means 4 described above so as to serve as a shower plate so as not to prevent the introduction of gas into the plasma chamber 14.
上記のようにして構成されたエッチング装置は、簡単な構造からなり、印加する高周波電場が互いに干渉するという問題もなく、高効率のプラズマを形成することができる。 The etching apparatus configured as described above has a simple structure, and can form high-efficiency plasma without the problem that the applied high-frequency electric fields interfere with each other.
本発明のエッチング装置は、高周波アンテナコイル５２の内側に図示しないファラディシールド(又は静電場シールド)様浮遊電極を設置してもよい。このファラディシールドは、既知のファラディシールドであり、例えば、複数のスリットが平行に設けられ、このスリットの長手方向の中間にスリットと直交してアンテナコイルが設けられた金属板である。スリットの長手方向の両端には、短冊状金属板の電位を同じにする金属縁が設けられている。アンテナコイル５２の静電場は金属板によりシールドされるが、誘導磁場はシールドされない。この誘導磁場がプラズマ中に入り誘導電場を形成する。スリットの幅は、目的に応じて適宜設計でき、０．５〜１０ｍｍ、好ましくは１〜２ｍｍのスリットである。このスリットの幅が広すぎると静電場の浸みこみが起こり、好ましくない。スリットの厚みは、〜２ｍｍ程度であればよい。 In the etching apparatus of the present invention, a Faraday shield (or electrostatic field shield) -like floating electrode (not shown) may be installed inside the high-frequency antenna coil 52. This Faraday shield is a known Faraday shield, and is, for example, a metal plate in which a plurality of slits are provided in parallel and an antenna coil is provided in the middle of the slit in a direction perpendicular to the slits. At both ends in the longitudinal direction of the slit, metal edges that make the potential of the strip-shaped metal plate the same are provided. The electrostatic field of the antenna coil 52 is shielded by the metal plate, but the induction magnetic field is not shielded. This induction magnetic field enters the plasma and forms an induction electric field. The width of the slit can be appropriately designed according to the purpose, and is 0.5 to 10 mm, preferably 1 to 2 mm. When the width of the slit is too wide, the electrostatic field is infiltrated, which is not preferable. The thickness of the slit may be about ˜2 mm.
上記エッチング装置１を用いて、ビアホールや配線用ホール、トレンチが形成される層間絶縁膜の材料としては、ＳｉＯ２及びこれを含む無機化合物、光学素子に用いられる材料が挙げられる。 Examples of the material of the interlayer insulating film in which via holes, wiring holes, and trenches are formed using the etching apparatus 1 include SiO 2 , inorganic compounds including the same, and materials used for optical elements.
ＳｉＯ２及びこれを含む無機化合物としては、例えば、水晶、ＴＥＯＳ−ＳｉＯ２、燐酸シリケートガラス、ホウ酸添加燐酸シリケートガラス、希土類をドープしたガラス、低膨張結晶化ガラスがある。光学素子に用いられる材料としては、例えば、ニオブ酸リチウム、タンタル酸リチウム、酸化チタン、酸化タンタル、酸化ビスマスがある。 Examples of SiO 2 and inorganic compounds containing the same include quartz, TEOS-SiO 2 , phosphoric acid silicate glass, boric acid-doped phosphoric acid silicate glass, rare earth-doped glass, and low expansion crystallized glass. Examples of the material used for the optical element include lithium niobate, lithium tantalate, titanium oxide, tantalum oxide, and bismuth oxide.
また、層間絶縁膜は、ＨＳＱやＭＳＱのようにスピンコートによって形成されたＳｉＯＣＨ系材料膜、ＣＶＤによって形成されるＳｉＯＣ系材料で比誘電率２．０〜３．２のＬｏｗ−ｋ材料膜でもよく、多孔質材料膜を含む。 In addition, the interlayer insulating film may be a SiOCH material film formed by spin coating such as HSQ or MSQ, or a low-k material film having a relative dielectric constant of 2.0 to 3.2 made of SiOC material formed by CVD. Often includes a porous material membrane.
ＳｉＯＣＨ系材料としては、例えば、商品名ＬＫＤ５１０９ｒ５／ＪＳＲ社製、商品名HSG−７０００／日立化成社製、商品名HOSP／Honeywell Electric Materials社製、商品名Nanoglass／Honeywell Electric Materials社製、商品名OCD T−１２／東京応化社製、商品名OCD T−３２／東京応化社製、商品名IPS２．４／触媒化成工業社製、商品名IPS２．２／触媒化成工業社製、商品名ALCAP−S５１００／旭化成社製、商品名ＩＳＭ／ＵＬＶＡＣ社製がある。 Examples of the SiOCH material include trade name LKD5109r5 / manufactured by JSR, trade name HSG-7000 / manufactured by Hitachi Chemical, trade name HOSP / Honeywell Electric Materials, trade name Nanoglass / Honeywell Electric Materials, trade name OCD T-12 / manufactured by Tokyo Ohkasha, trade name OCD T-32 / manufactured by Tokyo Ohkasha, trade name IPS2.4 / manufactured by Catalytic Kasei Kogyo, trade name IPS2.2 / manufactured by Catalytic Kasei Kogyo, trade name ALCAP-S5100 / Asahi Kasei Co., Ltd., trade name ISM / ULVAC.
ＳｉＯＣ系材料としては、例えば、商品名Aurola２．７／日本ＡＳＭ社製、商品名Aurola２．４／日本ＡＳＭ社製、商品名Orion２．２／ファーストゲート・TRIKON社製、商品名Coral／Novellus社製、商品名Black Diamond／AMAT社製、商品名ＮＣＳ／富士通社製がある。また、商品名SiLK／Dow Chemical社製、商品名Porous-SiLK／Dow Chemical社製、商品名FLARE／Honeywell Electric Materials社製、商品名 Porous FLARE／Honeywell Electric Materials社製、商品名 GX‐3P／Honeywell Electric Materials社製などの有機系の低誘電率層間絶縁膜がある。 Examples of SiOC-based materials include, for example, trade name Aurola 2.7 / manufactured by ASM Japan, trade name Aurola 2.4 / manufactured by ASM Japan, trade name Orion 2.2 / manufactured by TRIKON, trade name Coral / Novellus The product name is Black Diamond / AMAT, and the product name is NCS / Fujitsu. Also, trade name SiLK / Dow Chemical, trade name Porous-SiLK / Dow Chemical, trade name FLARE / Honeywell Electric Materials, trade name Porous FLARE / Honeywell Electric Materials, trade name GX-3P / Honeywell There are organic low dielectric constant interlayer insulation films such as those manufactured by Electric Materials.
この層間絶縁膜に、ビアホールや配線用のホール、トレンチを形成するために、層間絶縁膜上には、公知のフォトリソグラフィ法を用いて所定のパターニングでもってレジストマスクが形成される。 In order to form via holes, wiring holes, and trenches in the interlayer insulating film, a resist mask is formed on the interlayer insulating film by predetermined patterning using a known photolithography method.
この場合、フォトリソグラフィ法に用いられる公知の有機レジスト材としては、例えば、ＫｒＦレジスト材やＡｒＦレジスト材が挙げられる。 In this case, examples of the known organic resist material used in the photolithography method include a KrF resist material and an ArF resist material.
次に、前述したエッチング装置１（ただし、磁場コイルは設置されていない）を用いて処理基板Ｓ上の層間絶縁膜をエッチングする方法について説明する。 Next, a method of etching the interlayer insulating film on the processing substrate S using the above-described etching apparatus 1 (however, no magnetic coil is installed) will be described.
本発明によれば、真空チャンバー１１内の基板電極２１上に処理基板Ｓを載置し、エッチングガス導入手段４からエッチングガスを導入し、第２高周波電源３３からＲＦパワーを印加してプラズマ発生室１４内にプラズマを発生させ、シリコンプレート６表面のシリコン原子とフッ素原子とを反応させながら、処理基板Ｓ上に形成された層間絶縁膜を高選択比でエッチングすることができる。 According to the present invention, the processing substrate S is placed on the substrate electrode 21 in the vacuum chamber 11, the etching gas is introduced from the etching gas introducing means 4, and the RF power is applied from the second high frequency power source 33 to generate plasma. While generating plasma in the chamber 14 and reacting silicon atoms and fluorine atoms on the surface of the silicon plate 6, the interlayer insulating film formed on the processing substrate S can be etched with a high selectivity.
エッチングガスとしては、フルオロカーボンガスに、Ａｒ、Ｘｅ、Ｋｒなどの希ガスから選ばれた少なくとも１種のガスを添加したガスを用いることができる。フルオロカーボンガスとしては、例えばＣＦ４、Ｃ２Ｆ６、Ｃ４Ｆ８またはＣ３Ｆ８を用いることができ、特にＣ４Ｆ８及びＣ３Ｆ８が好ましい。この場合、希ガスは、エッチングガス総流量基準で８０〜９５パーセントとなるようにガス流量制御手段４２によって制御され、導入される。このエッチングガスを、プラズマ雰囲気中１．０Ｐａ以下の作動圧力下で、１００〜３００ｓｃｃｍ真空チャンバ１１内に導入してエッチングする。 As the etching gas, a gas obtained by adding at least one gas selected from rare gases such as Ar, Xe, and Kr to a fluorocarbon gas can be used. As the fluorocarbon gas, for example, CF 4 , C 2 F 6 , C 4 F 8 or C 3 F 8 can be used, and C 4 F 8 and C 3 F 8 are particularly preferable. In this case, the rare gas is controlled and introduced by the gas flow rate control means 42 so as to be 80 to 95 percent on the basis of the total flow rate of the etching gas. This etching gas is introduced into the vacuum chamber 11 at 100 to 300 sccm under an operating pressure of 1.0 Pa or less in a plasma atmosphere for etching.
上記の工程でエッチングを行なうと、シリコンプレート表面のシリコン原子とプラズマ中のフッ素原子とが反応してＳｉＦ４が形成される。このＳｉＦ４が存在することでエッチングが不安定になる場合があるので、真空排気手段１２から排気して、これらの不純物を消費する必要がある。このようにして不純物を消費すれば、不純物がレジスト上及び真空チャンバー１１内壁に堆積しにくく、もし堆積しても少量なので剥離しやすい。 When etching is performed in the above process, silicon atoms on the surface of the silicon plate react with fluorine atoms in the plasma to form SiF 4 . Since the etching may become unstable due to the presence of SiF 4, it is necessary to exhaust these impurities from the vacuum exhaust means 12. If the impurities are consumed in this way, the impurities are difficult to deposit on the resist and the inner wall of the vacuum chamber 11, and even if deposited, the amount is small, so that it is easy to peel off.
この層間絶縁膜が熱によりダメージを受けないように、前記層間絶縁膜が形成される処理基板Ｓを３０〜１００℃の範囲内の温度に保持してエッチングするのが好ましい。また、レジストマスクのフッ素原子によるエッチングを十分抑制するには、シリコンプレート表面でシリコン原子とフッ素原子とが反応しやすいようにシリコンプレートの温度を１１５℃以上とすることが好ましい。 It is preferable to perform etching while maintaining the processing substrate S on which the interlayer insulating film is formed at a temperature in the range of 30 to 100 ° C. so that the interlayer insulating film is not damaged by heat. Further, in order to sufficiently suppress the etching of the resist mask by fluorine atoms, the temperature of the silicon plate is preferably set to 115 ° C. or higher so that silicon atoms and fluorine atoms can easily react on the silicon plate surface.
本実施例では、シリコン単結晶からなるシリコンプレート６を設置した図１に示すエッチング装置１（磁場コイル設置せず）を用いて、エッチングを行なって、層間絶縁膜及びレジストマスクのエッチングレートを測定した。 In this embodiment, etching is performed using the etching apparatus 1 shown in FIG. 1 (without a magnetic field coil) provided with a silicon plate 6 made of silicon single crystal, and the etching rates of the interlayer insulating film and the resist mask are measured. did.
まず、処理基板Ｓ上に熱酸化法により厚さ１μｍのＳｉＯ２からなる層間絶縁膜を形成した。そして、この層間絶縁膜上にスピンコーターによりレジストを塗布し、フォトリソグラフィ法で所定のパターンを形成した。得られたレジストマスクの膜厚は８０００Åであった。 First, an interlayer insulating film made of SiO 2 having a thickness of 1 μm was formed on the processing substrate S by thermal oxidation. Then, a resist was applied on the interlayer insulating film by a spin coater, and a predetermined pattern was formed by photolithography. The film thickness of the obtained resist mask was 8000 mm.
次に、層間絶縁膜を形成した処理基板Ｓをエッチング装置１の基板電極２１上に載置して、第２高周波電源３３によってプラズマを発生させると共に、Ｃ４Ｆ８ガスとＡｒガスとからなるエッチングガスを１００ｓｃｃｍ（Ａｒガスがエッチングガスの総流量基準で９０パーセント）導入して、層間絶縁膜のエッチングを行なった。エッチング条件は、第１高周波電源（基板側）５００Ｗ、第２高周波電源（アンテナ側）１８００Ｗ、基板設定温度：−１０℃、シリコンプレート温度：２００℃、圧力：０．６Ｐａ、可変コンデンサー：１００ｐＦであり、この場合にシリコンプレートに印加されている電圧は、３００Ｖであった。 Next, the processing substrate S on which the interlayer insulating film is formed is placed on the substrate electrode 21 of the etching apparatus 1, and plasma is generated by the second high-frequency power source 33, and is composed of C 4 F 8 gas and Ar gas. The interlayer insulating film was etched by introducing an etching gas of 100 sccm (Ar gas was 90% based on the total flow rate of the etching gas). Etching conditions are: first high frequency power supply (substrate side) 500 W, second high frequency power supply (antenna side) 1800 W, substrate set temperature: −10 ° C., silicon plate temperature: 200 ° C., pressure: 0.6 Pa, variable capacitor: 100 pF In this case, the voltage applied to the silicon plate was 300V.
また、比較のため、シリコンプレートの代わりにアルミナプレートを天板３１に設置したエッチング装置を用いて、上記のシリコンプレートを用いたエッチング装置の場合と同一条件でエッチング特性を調べた。各場合について、層間絶縁膜及びレジストマスクのエッチングレートを測定し、このエッチングレートから選択比（層間絶縁膜としてのＳｉＯ２のエッチングレート／レジストマスクのエッチングレート）を求めた。結果を図２に示す。 For comparison, etching characteristics were examined under the same conditions as in the case of the etching apparatus using the silicon plate, using an etching apparatus in which an alumina plate was installed on the top plate 31 instead of the silicon plate. In each case, the etching rate of the interlayer insulating film and the resist mask was measured, and the selection ratio (the etching rate of SiO 2 as the interlayer insulating film / the etching rate of the resist mask) was determined from this etching rate. The results are shown in FIG.
図２から明らかなように、アルミナプレートを用いた装置の場合には、絶縁膜のエッチングレートは毎分０．４５μｍであったが、レジストのエッチングレートも毎分０．１８μｍと高く、その結果、選択比は２．５となった。これに対し、シリコン天板を用いた装置の場合には、絶縁膜のエッチングレートは毎分０．３３μｍであったが、レジストのエッチングレートがほぼ０であったため、選択比は無限大となった。 As is apparent from FIG. 2, in the case of an apparatus using an alumina plate, the etching rate of the insulating film was 0.45 μm / min, but the etching rate of the resist was as high as 0.18 μm / min. The selection ratio was 2.5. On the other hand, in the case of an apparatus using a silicon top plate, the etching rate of the insulating film was 0.33 μm per minute, but the etching rate of the resist was almost 0, so the selection ratio became infinite. It was.
この結果から、エッチング装置内にシリコン単結晶からなるシリコンプレートを設置することで、非常に高い選択比を実現できることがわかった。 From this result, it was found that a very high selectivity can be realized by installing a silicon plate made of silicon single crystal in the etching apparatus.
本実施例では、図１に示すエッチング装置１に設けたシリコンプレート６のプレート温度を変化させてエッチングを行い、各プレート温度におけるレジストマスクのエッチングレートを測定した。 In this example, etching was performed while changing the plate temperature of the silicon plate 6 provided in the etching apparatus 1 shown in FIG. 1, and the etching rate of the resist mask at each plate temperature was measured.
実施例１と同一の条件で層間絶縁膜及びレジストマスクを形成した処理基板Ｓを、プレート温度２００℃として実施例１と同様の条件でエッチングした。また、天板を５０℃及び１５℃の冷却水を用いて水冷し、シリコンプレート６の温度を下げてそれぞれエッチングした。各場合について、シリコンプレート温度、レジストマスク及び層間絶縁膜のエッチングレートを測定し、このエッチングレートから選択比を求めた。結果を図３に示す。 A processing substrate S on which an interlayer insulating film and a resist mask were formed under the same conditions as in Example 1 was etched at a plate temperature of 200 ° C. under the same conditions as in Example 1. Moreover, the top plate was water-cooled with cooling water at 50 ° C. and 15 ° C., and the temperature of the silicon plate 6 was lowered and etched. In each case, the silicon plate temperature, the resist mask, and the etching rate of the interlayer insulating film were measured, and the selection ratio was obtained from this etching rate. The results are shown in FIG.
図３に示すように、プレート温度を下げても、層間絶縁膜のエッチングレートは変化しなかった。これに対し、レジストマスクのエッチングレートは高くなったので、これに合わせて選択比も２００℃の場合の無限大から、１５０℃（冷却水：５０℃）の場合は２２、１１５℃（冷却水：１５℃）の場合は１２と減少した。レジストマスクのエッチングレートが高くなったのは、プレート温度が低くなるほど反応は起こりにくくなるからである。即ち、シリコン原子と反応して消費されるフッ素原子が少なくなり、その結果、消費されないで真空チャンバー内に存在するフッ素原子によるレジストマスクのエッチングレートが増加したのである。シリコンプレート表面がフッ素原子と反応しているのではなく、シリコンプレート表面がスパッタリングされているとすれば、このような温度変化によるエッチングレートの変化は生じないと考えられる。 As shown in FIG. 3, the etching rate of the interlayer insulating film did not change even when the plate temperature was lowered. On the other hand, since the etching rate of the resist mask is increased, the selection ratio is infinite when the temperature is 200 ° C., and from 22 to 115 ° C. (cooling water) at 150 ° C. (cooling water: 50 ° C.). : 15 ° C) decreased to 12. The reason why the etching rate of the resist mask is increased is that the reaction is less likely to occur as the plate temperature is lowered. That is, fluorine atoms consumed by reacting with silicon atoms are reduced, and as a result, the etching rate of the resist mask by fluorine atoms existing in the vacuum chamber without being consumed is increased. If the surface of the silicon plate is not reacted with fluorine atoms but the surface of the silicon plate is sputtered, it is considered that such a change in etching rate due to a temperature change does not occur.
従って、シリコンプレート表面でフッ素原子とシリコン原子との反応が生じていることがわかった。なお、実施例２において用いたシリコンプレート表面をエッチング終了後に目視で確認したところ、ほとんど磨耗されていないことが確認できた。 Therefore, it was found that a reaction between fluorine atoms and silicon atoms occurred on the silicon plate surface. In addition, when the silicon plate surface used in Example 2 was visually confirmed after completion of etching, it was confirmed that the silicon plate was hardly worn.
本実施例では、図１に示すエッチング装置１を用いてエッチングを行い、エッチング後のレジストマスク表面の表面分析を行なった。 In this example, etching was performed using the etching apparatus 1 shown in FIG. 1, and surface analysis of the resist mask surface after the etching was performed.
実施例１と同一の条件で層間絶縁膜及びレジストマスクを形成した処理基板Ｓを、実施例１と同様の条件でエッチングした。ただし、装置内の排気は行なわなかった。そして、エッチング後のレジストマスク表面について、９５〜１１０ｅＶの範囲の結合エネルギーに対するＸＰＳスペクトルを測定した。結果を図４に示す。 The processing substrate S on which the interlayer insulating film and the resist mask were formed under the same conditions as in Example 1 was etched under the same conditions as in Example 1. However, the inside of the apparatus was not exhausted. And the XPS spectrum with respect to the binding energy of the range of 95-110 eV was measured about the resist mask surface after an etching. The results are shown in FIG.
図４中、スペクトルにはノイズがあるものの、平坦であり、いかなるピークも観測されなかった。シリコンのピークは、結合エネルギー９９ｅＶから１０５ｅＶの間に観測されるものであるが、このシリコンのピークが観測されなかったことから、レジスト表面にはシリコンが存在していないことが確認された。仮にシリコンプレート表面がスパッタリングされているとすると、スパッタリングによりシリコンプレートが削られ、シリコンがレジストマスク上に堆積すると考えられる。本実施例では、上記のようにシリコンがレジストマスク表面には存在しないことから、シリコンプレート表面で反応が生じていることがわかった。 In FIG. 4, although the spectrum has noise, it was flat and no peak was observed. Although the silicon peak is observed between the binding energies of 99 eV to 105 eV, since this silicon peak was not observed, it was confirmed that no silicon was present on the resist surface. If the surface of the silicon plate is sputtered, it is considered that the silicon plate is shaved by sputtering and silicon is deposited on the resist mask. In this example, since silicon does not exist on the resist mask surface as described above, it was found that the reaction occurred on the silicon plate surface.
本実施例では、図１に示すエッチング装置１を用いて、Ａｒガスの混合条件と、可変コンデンサー３２の設定条件と変えてエッチングを行い、各条件において層間絶縁膜及びレジストマスクのエッチングレートを測定した。 In this embodiment, the etching apparatus 1 shown in FIG. 1 is used to perform etching while changing the Ar gas mixing conditions and the setting conditions of the variable capacitor 32, and the etching rates of the interlayer insulating film and the resist mask are measured under each condition. did.
実施例１と同一の条件で層間絶縁膜及びレジストマスクを形成した処理基板Ｓを作製し、以下の条件でエッチングを行なった。
（１）Ｃ４Ｆ８ガスからなるエッチングガス：総流量１００ｓｃｃｍ、可変コンデンサーの値：０Ｆ
（２）Ｃ４Ｆ８ガスからなるエッチングガス：総流量１００ｓｃｃｍ、可変コンデンサーの値：１００ｐＦ
（３）Ｃ４Ｆ８ガスとＡｒガスとからなるエッチングガス：Ｃ４Ｆ８ガス１０ｓｃｃｍ及びＡｒガス９０ｓｃｃｍ、可変コンデンサーの値：０ｐＦ
（４）実施例１と同一の条件
各場合について、層間絶縁膜及びレジストマスクのエッチングレートを測定し、このエッチングレートから選択比（層間絶縁膜としてのＳｉＯ２のエッチングレート／レジストマスクのエッチングレート）を求めた。結果を図５に示す。
A processing substrate S on which an interlayer insulating film and a resist mask were formed under the same conditions as in Example 1 was produced, and etching was performed under the following conditions.
(1) Etching gas composed of C 4 F 8 gas: total flow rate 100 sccm, variable capacitor value: 0F
(2) Etching gas composed of C 4 F 8 gas: total flow rate 100 sccm, value of variable capacitor: 100 pF
(3) Etching gas composed of C 4 F 8 gas and Ar gas: C 4 F 8 gas 10 sccm and Ar gas 90 sccm, value of variable capacitor: 0 pF
(4) Under the same conditions as in Example 1, the etching rates of the interlayer insulating film and the resist mask were measured, and the selectivity (the etching rate of SiO 2 as the interlayer insulating film / the etching rate of the resist mask) was determined from this etching rate. ) The results are shown in FIG.
図５に示したように、（１）Ａｒガスを添加せず、可変コンデンサーの値が０ｐＦの場合は、選択比は２．３であった。（２）Ａｒガスを添加せず、可変コンデンサーの値を１００ｐＦとした場合には、選択比は６．０であった。この場合、シリコンプレート表面でフッ素原子が消費されて選択比が上がるとともに、シリコンプレート表面のポリマーの堆積が抑制され、パーティクルが低減した。また、（３）Ａｒガスを添加し、可変コンデンサーの値が０ｐＦの場合には、選択比は６．０であった。この場合、Ａｒガスが添加されたので選択比が（１）の場合に比べて高くなった。（４）Ａｒガスを添加し、可変コンデンサーの値が１００ｐＦの場合には、レジストのエッチングレートが０となり、選択比が無限大となった。さらに、（２）と同様に、シリコンプレート表面のポリマーの堆積が抑制され、パーティクルが低減した。 As shown in FIG. 5, (1) when Ar gas was not added and the value of the variable capacitor was 0 pF, the selection ratio was 2.3. (2) When Ar gas was not added and the value of the variable capacitor was 100 pF, the selection ratio was 6.0. In this case, fluorine atoms were consumed on the surface of the silicon plate, and the selectivity increased, and polymer deposition on the surface of the silicon plate was suppressed, and particles were reduced. Further, (3) when Ar gas was added and the value of the variable capacitor was 0 pF, the selection ratio was 6.0. In this case, since Ar gas was added, the selectivity was higher than in the case of (1). (4) When Ar gas was added and the value of the variable capacitor was 100 pF, the resist etching rate was 0 and the selectivity was infinite. Further, as in (2), polymer deposition on the silicon plate surface was suppressed, and particles were reduced.
従って、可変コンデンサーの値を最適化すること、そしてフルオロカーボンガスだけでなくアルゴンガスを添加することで、無限大という高い選択比のエッチングを行なうことがわかった。 Therefore, it was found that etching with a high selection ratio of infinity was achieved by optimizing the value of the variable capacitor and adding not only fluorocarbon gas but also argon gas.
本実施例では、図１に示すエッチング装置１を用いて、エッチングガス中の希ガスとフルオロカーボンガスとの流量比を変化させてエッチングを行い、各流量における層間絶縁膜及びレジストマスクのエッチングレートを測定した。 In this embodiment, the etching apparatus 1 shown in FIG. 1 is used to perform etching while changing the flow rate ratio between the rare gas and the fluorocarbon gas in the etching gas, and the etching rates of the interlayer insulating film and the resist mask at each flow rate are adjusted. It was measured.
実施例１と同一の層間絶縁膜及びレジストマスクを形成した処理基板Ｓを作製し、Ａｒガスの流量の割合を７５パーセント、８０パーセント、８５パーセント、９０パーセント、９５パーセント、９９パーセントに変えた（総流量は１００ｓｃｃｍである）以外は実施例１と同様の条件でそれぞれエッチング行った。各場合について、層間絶縁膜及びレジストマスクのエッチングレートを測定し、このエッチングレートから選択比（層間絶縁膜としてのＳｉＯ２のエッチングレート／レジストマスクのエッチングレート）を求めた。 A processing substrate S on which the same interlayer insulating film and resist mask as in Example 1 were formed was fabricated, and the Ar gas flow rate was changed to 75%, 80%, 85%, 90%, 95%, and 99% ( Etching was performed under the same conditions as in Example 1 except that the total flow rate was 100 sccm. In each case, the etching rate of the interlayer insulating film and the resist mask was measured, and the selection ratio (the etching rate of SiO 2 as the interlayer insulating film / the etching rate of the resist mask) was determined from this etching rate.
Ａｒガス流量が７５パーセントである場合には、フッ素が多すぎて消費できず、高い選択比を得ることができなかった。また、Ａｒガス流量が９９パーセントである場合には、エッチングガスが少なすぎてエッチングできなかった。Ａｒガス流量が８０パーセントから９５パーセントまでである場合には、レジストマスクのエッチングがほとんどなく高い選択比が得られると共に、真空チャンバー１１内壁への膜堆積はほとんど観察されなかった。特に、Ａｒガスが９０パーセントである場合には、レジストマスクのエッチングは観察されず、非常に選択比が高いことがわかった。 When the Ar gas flow rate was 75 percent, too much fluorine could not be consumed and a high selection ratio could not be obtained. When the Ar gas flow rate was 99%, the etching gas was too small to perform etching. When the Ar gas flow rate was from 80 percent to 95 percent, the resist mask was hardly etched and a high selectivity was obtained, and film deposition on the inner wall of the vacuum chamber 11 was hardly observed. In particular, when the Ar gas was 90 percent, no etching of the resist mask was observed, and it was found that the selectivity was very high.
なお、比較のために、エッチングガスを、Ｃ３Ｆ８ガス（２５ｓｃｃｍ）、Ａｒガス（２２０ｓｃｃｍ）及びＮＨ３ガス（１０ｓｃｃｍ）からなるエッチングガス（総流量２５５ｓｃｃｍ）に変えた以外は、実施例１と同条件でエッチングを行なった。この場合には、選択比が３．０であった。従って、導入するエッチングガスは希ガス及びフルオロカーボンガスの２種類からなることが望ましいことがわかった。 For comparison, Example 1 was used except that the etching gas was changed to an etching gas (total flow rate 255 sccm) composed of C 3 F 8 gas (25 sccm), Ar gas (220 sccm), and NH 3 gas (10 sccm). Etching was performed under the same conditions. In this case, the selectivity was 3.0. Therefore, it has been found that the etching gas to be introduced is preferably composed of two kinds of gases, a rare gas and a fluorocarbon gas.
本実施例では、図１に示すエッチング装置１を用いて可変コンデンサー３２の値を変えてエッチングを行い、層間絶縁膜及びレジストマスクのエッチングレートを測定した。 In this example, etching was performed by changing the value of the variable capacitor 32 using the etching apparatus 1 shown in FIG. 1, and the etching rates of the interlayer insulating film and the resist mask were measured.
実施例１と同一の層間絶縁膜及びレジストマスクを形成した処理基板Ｓを作製し、エッチング装置１内にＣ４Ｆ８ガスとＡｒガスとからなるエッチングガス（Ａｒガスがエッチングガスの総流量基準で９０パーセント）を１００ｓｃｃｍ導入し、可変コンデンサー３２の値を（１）０ｐＦ、（２）５０ｐＦ、（３）１００ｐＦ、（４）２００ｐＦに変え、それ以外は実施例１と同条件でエッチングを行なった。（１）〜（４）の各場合において、シリコンプレートに印加される電圧は、（１）２０Ｖ、（２）１２０Ｖ、（３）２００Ｖ、（４）５００Ｖであった。各場合について層間絶縁膜及びレジストマスクのエッチングレートを測定し、測定したエッチングレートから求めた選択比を図６に示した。 A processing substrate S on which the same interlayer insulating film and resist mask as those in Example 1 are formed is manufactured, and an etching gas composed of C 4 F 8 gas and Ar gas (Ar gas is a reference for the total flow rate of the etching gas) in the etching apparatus 1. Etching is performed under the same conditions as in Example 1 except that the value of the variable capacitor 32 is changed to (1) 0 pF, (2) 50 pF, (3) 100 pF, (4) 200 pF. It was. In each case of (1) to (4), the voltages applied to the silicon plate were (1) 20V, (2) 120V, (3) 200V, and (4) 500V. In each case, the etching rates of the interlayer insulating film and the resist mask were measured, and the selectivity obtained from the measured etching rates is shown in FIG.
コンデンサー３２の値を（１）０ｐＦ、（２）５０ｐＦにした場合には、ＳｉＯ２のエッチングレートがそれぞれ約０．６６、０．５（μｍ／分）と高かったが、レジストマスクのエッチングレートがそれぞれ約０．１１、０．０５（μｍ／分）であったため、各選択比は６、１０となった。 When the values of the capacitor 32 were (1) 0 pF and (2) 50 pF, the etching rates of SiO 2 were as high as about 0.66 and 0.5 (μm / min), respectively. Were about 0.11 and 0.05 (μm / min), respectively, and the respective selection ratios were 6 and 10.
これに対し、可変コンデンサー３２の値を１００ｐＦ以上、即ち、シリコンプレートに印加する電圧を２００Ｖ以上とすると、シリコンプレート表面でのフッ素原子の反応量が最適となって、層間絶縁膜はエッチングされてもレジストマスクはエッチングされなかった。従って、この場合には、選択比はそれぞれ無限大と非常に高くなった。 On the other hand, when the value of the variable capacitor 32 is 100 pF or more, that is, the voltage applied to the silicon plate is 200 V or more, the reaction amount of fluorine atoms on the surface of the silicon plate is optimized, and the interlayer insulating film is etched. The resist mask was not etched. Therefore, in this case, the selection ratio is infinite and very high.
本実施例では、実施例１とは層間絶縁膜材料を変え、そして、図１に示すエッチング装置１を用いて可変コンデンサー３２の値を変えてエッチングを行い、層間絶縁膜及びレジストマスクのエッチングレートを測定した。 In this embodiment, the interlayer insulating film material is changed from that of the first embodiment, and etching is performed by changing the value of the variable capacitor 32 using the etching apparatus 1 shown in FIG. Was measured.
まず、各処理基板Ｓ上にＣＶＤ法によりＳｉＯ２からなる厚さ１μｍの層間絶縁膜を形成した。その後、実施例１と同条件（可変コンデンサー３２の値を１００ｐＦ）でエッチングを行なった。また、各処理基板Ｓ上にＣＶＤ法によりＳｉＯ２からなる厚さ１μｍの層間絶縁膜を形成した後、可変コンデンサー３２の値を０ｐＦに変えた以外は同条件でエッチングを行なった。図７に、可変コンデンサー３２の値を０ｐＦとして（シリコンプレートへの印加電圧：２０Ｖ）エッチングした後の断面ＳＥＭ写真と、可変コンデンサー３２の値を１００ｐＦとして（シリコンプレートへの印加電圧：２００Ｖ）エッチングした後の処理基板の断面ＳＥＭ写真を示す。Ａがレジストマスク、Ｂが層間絶縁膜、線Ｃがエッチング開始前である初期状態のレジストマスクの表面の位置を示している。０ｐＦの場合には、レジストマスクＡのエッチングが観察されたが、１００ｐＦの場合には、レジストマスクＡのエッチングは観察されなかった。 First, an interlayer insulating film made of SiO 2 and having a thickness of 1 μm was formed on each processing substrate S by a CVD method. Thereafter, etching was performed under the same conditions as in Example 1 (the value of the variable capacitor 32 was 100 pF). Etching was performed under the same conditions except that a 1 μm thick interlayer insulating film made of SiO 2 was formed on each processing substrate S by CVD, and the value of the variable capacitor 32 was changed to 0 pF. FIG. 7 shows a cross-sectional SEM photograph after etching with the value of the variable capacitor 32 set to 0 pF (applied voltage to the silicon plate: 20V), and etching with the value of the variable capacitor 32 set to 100 pF (applied voltage to the silicon plate: 200V). The cross-sectional SEM photograph of the process board | substrate after carrying out is shown. A is the resist mask, B is the interlayer insulating film, and line C is the position of the surface of the resist mask in the initial state before the etching is started. In the case of 0 pF, etching of the resist mask A was observed, but in the case of 100 pF, etching of the resist mask A was not observed.
以上により、シリコンプレートに印加される電圧値を最適化する（２００〜５００Ｖ）ことで、レジストマスクＡのエッチングレートを低くして選択比を非常に高くできることがわかった。 From the above, it has been found that by optimizing the voltage value applied to the silicon plate (200 to 500 V), the etching rate of the resist mask A can be lowered and the selectivity can be made very high.
本発明のドライエッチング方法によれば、選択比が非常に高く、しかもチャンバー内に堆積する膜が少なく、安定してエッチングできる。従って、本発明は半導体製造分野において利用することが可能である。 According to the dry etching method of the present invention, the selectivity is very high, and the film deposited in the chamber is small, so that the etching can be performed stably. Therefore, the present invention can be used in the field of semiconductor manufacturing.
１ エッチング装置 ２ 基板載置部
４ ガス導入手段 ６ シリコンプレート
１１ 真空チャンバ １２ 真空排気手段
２５ 第１高周波電源 ３１ 天板
３２ 可変コンデンサー ３３ 第２高周波電源
３４ 分岐点 ５１ 磁場コイル
５２ 高周波アンテナコイル Ｓ 処理基板
DESCRIPTION OF SYMBOLS 1 Etching apparatus 2 Substrate mounting part 4 Gas introduction means 6 Silicon plate 11 Vacuum chamber 12 Vacuum exhaust means 25 First high frequency power supply 31 Top plate 32 Variable capacitor 33 Second high frequency power supply 34 Branch point 51 Magnetic field coil 52 High frequency antenna coil S Process substrate
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006124669A JP4990551B2 (en) | 2006-04-28 | 2006-04-28 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006124669A JP4990551B2 (en) | 2006-04-28 | 2006-04-28 | Dry etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007299818A true JP2007299818A (en) | 2007-11-15 |
| JP4990551B2 JP4990551B2 (en) | 2012-08-01 |
Family
ID=38769097
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006124669A Active JP4990551B2 (en) | 2006-04-28 | 2006-04-28 | Dry etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4990551B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011040147A1 (en) * | 2009-09-29 | 2011-04-07 | 株式会社 アルバック | Plasma etching apparatus |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11191554A (en) * | 1997-12-26 | 1999-07-13 | Hitachi Ltd | Apparatus and method for plasma treatment |
| JP2001053061A (en) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | Dry etching method |
| JP2003109947A (en) * | 2001-10-01 | 2003-04-11 | Ulvac Japan Ltd | Etching device |
-
2006
- 2006-04-28 JP JP2006124669A patent/JP4990551B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11191554A (en) * | 1997-12-26 | 1999-07-13 | Hitachi Ltd | Apparatus and method for plasma treatment |
| JP2001053061A (en) * | 1999-08-06 | 2001-02-23 | Hitachi Ltd | Dry etching method |
| JP2003109947A (en) * | 2001-10-01 | 2003-04-11 | Ulvac Japan Ltd | Etching device |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2011040147A1 (en) * | 2009-09-29 | 2011-04-07 | 株式会社 アルバック | Plasma etching apparatus |
| CN102549725A (en) * | 2009-09-29 | 2012-07-04 | 株式会社爱发科 | Plasma etching apparatus |
| JP5579729B2 (en) * | 2009-09-29 | 2014-08-27 | 株式会社アルバック | Plasma etching equipment |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4990551B2 (en) | 2012-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100849707B1 (en) | Selective etching of carbon-doped low-k dielectrics | |
| KR100971045B1 (en) | Hydrogen ashing enhanced with water vapor and diluent gas | |
| KR101427505B1 (en) | Mask pattern formation method and manufacturing method for semiconductor device | |
| US7268084B2 (en) | Method for treating a substrate | |
| KR102159750B1 (en) | Silicon-carbon-nitride selective etch | |
| US7138767B2 (en) | Surface wave plasma processing system and method of using | |
| JP3998003B2 (en) | Plasma etching method | |
| JPH04326726A (en) | Dry etching method | |
| JPH05308062A (en) | Dry etching method | |
| WO2013047464A1 (en) | Etching method and device | |
| JPH06151385A (en) | Method for plasma-etching of siox material and method for generation of interlayer metal connection part at inside of integrated circuit | |
| US7584714B2 (en) | Method and system for improving coupling between a surface wave plasma source and a plasma space | |
| EP2148361A1 (en) | Dry etching apparatus and dry etching method | |
| JP2007273873A (en) | Semiconductor device and manufacturing method therefor | |
| JP2004363558A (en) | Manufacturing method of semiconductor device, and cleaning method of plasma etching device | |
| US20220319841A1 (en) | Deposition of low-stress carbon-containing layers | |
| JP4990551B2 (en) | Dry etching method | |
| TWI836370B (en) | Isotropic silicon nitride removal | |
| JP5065726B2 (en) | Dry etching method | |
| KR20210151699A (en) | Substrate processing method and substrate processing apparatus | |
| JP4144795B2 (en) | Dry etching method for low dielectric constant interlayer insulating film | |
| US7560385B2 (en) | Etching systems and processing gas specie modulation | |
| US20240120210A1 (en) | Isotropic silicon nitride removal | |
| JP4316322B2 (en) | Interlayer dielectric film dry etching method | |
| JP4500029B2 (en) | Dry etching method for low dielectric constant interlayer insulating film |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090417 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091026 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111129 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120130 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120417 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120502 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4990551 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |