JP2007298937A - 発光素子及びその駆動方法 - Google Patents

Abstract

【課題】クロストーク現象及び櫛形が生じない発光素子を提供する。
【解決手段】上記発光素子は、第１方向に配列されるデータラインD1〜D6、第１方向と異なる第２方向に配列されるスキャンラインS1〜S4、データラインとスキャンラインとが交差する領域に形成されるピクセルE11〜E64、及び少なくとも一つのデータラインを放電時間中の第１サブ放電時間の間第１放電電圧に放電し、放電時間中の第２サブ放電時間の間上記第１放電電圧を上記第２放電電圧に変える放電部308を含む。発光素子は、データラインを該当ピクセルのカソード電圧に対応する放電電圧まで放電するので、クロストーク現象及び櫛形が生じない。
【選択図】図３(a)

Description

本発明は、発光素子及びその駆動方法に関する。さらに詳しくは、クロストーク現象及び櫛形（pectinated pattern）が生じない発光素子及びその駆動方法に関するものである。

発光素子は、所定電流または電圧が供給されるとき、所定波長を有する光を発する。
図１は、従来の発光素子を図示したブロック図である。

図１を参照すれば、従来の発光素子は、パネル１００、制御部１０２、第１スキャン駆動部１０４、第２スキャン駆動部１０６、放電部１０８、プリチャージ部１１０及びデータ駆動部１１２を含む。例えば、発光素子は、有機電界発光素子である。

パネル１００は、データラインＤ１〜Ｄ６とスキャンラインＳ１〜Ｓ４とが交差する発光領域に形成される複数のピクセルＥ１１〜Ｅ６４を含む。
制御部１０２は、外部装置から表示データを受信し、上記受信された表示データを用いてスキャン駆動部１０４、１０６、放電部１０８、プリチャージ部１１０及びデータ駆動部１１２の動作を制御する。

第１スキャン駆動部１０４は、スキャンラインＳ１〜Ｓ４中の一部（例えば、Ｓ１、Ｓ３）に第１スキャン信号を伝送する。第２スキャン駆動部１０６は、他のスキャンラインＳ２、Ｓ４に第２スキャン信号を伝送する。その結果、スキャンラインＳ１〜Ｓ４が順次にグランドに接続される。

放電部１０８は、スイッチＳＷ１〜ＳＷ６を介してデータラインＤ１〜Ｄ６に接続される。放電動作を説明すると、放電部１０８は放電時スイッチＳＷ１〜ＳＷ６をターン−オンし、これにより、データラインＤ１〜Ｄ６がツェナーダイオードに接続される。その結果、データラインＤ１〜Ｄ６がツェナーダイオードのツェナー電圧まで放電される。

プリチャージ部１１０は、制御部１０２の制御によって上記表示データに対応するプリチャージ電流を上記放電されたデータラインＤ１〜Ｄ６に供給する。
データ駆動部１１２は、制御部１０２の制御によって上記表示データに対応するデータ電流を上記プリチャージされたデータラインＤ１〜Ｄ６に供給する。その結果、ピクセルＥ１１〜Ｅ６４が発光する。

図２（ａ）及び（ｂ）は、図１の発光素子を概略的に図示した回路図であり、図２（ｃ）及び（ｄ）は、上記発光素子の駆動過程を図示したタイミングダイヤグラムである。

以下、カソード電圧ＶＣ１１〜ＶＣ６４を説明した後、上記発光素子の駆動過程を詳述する。
第１スキャンラインＳ１に該当するピクセルＥ１１〜Ｅ６１のカソード電圧ＶＣ１１〜ＶＣ６１の大きさを比較する。

図２（ａ）に示されるように、第１１ピクセルＥ１１と上記グランドと間の抵抗は、スキャン抵抗Ｒｓであり、第２１ピクセルＥ２１と上記グランドと間の抵抗は、Ｒｓ＋Ｒｐである。また、第３１ピクセルＥ３１と上記グランドと間の抵抗は、Ｒｓ＋２Ｒｐであり、第４１ピクセルＥ４１と上記グランドと間の抵抗は、Ｒｓ＋３Ｒｐである。さらに、第５１ピクセルＥ５１と上記グランドと間の抵抗は、Ｒｓ＋４Ｒｐであり、第６１ピクセルＥ６１と上記グランドと間の抵抗はＲｓ＋５Ｒｐである。
ここで、ピクセルＥ１１〜Ｅ６１を同じ輝度で発光させるために、同じ大きさのデータ電流Ｉ１１〜Ｉ６１がデータラインＤ１〜Ｄ６に供給されると仮定する。

この場合、データ電流Ｉ１１〜Ｉ６１が該当ピクセルＥ１１〜Ｅ６１及び第１スキャンラインＳ１を通過した後、グランドに流れる。従って、ピクセルＥ１１〜Ｅ６１のカソード電圧ＶＣ１１〜ＶＣ６１は、データ電流Ｉ１１〜Ｉ６１の大きさが同一なので、該当抵抗、即ち、ピクセルＥ１１〜Ｅ６１と上記グランドと間の抵抗に比例する大きさを有する。

従って、第６１カソード電圧ＶＣ６１、第５１カソード電圧ＶＣ５１、第４１カソード電圧ＶＣ４１、第３１カソード電圧ＶＣ３１、第２１カソード電圧ＶＣ２１及び第１１カソード電圧ＶＣ１１の順にその大きさが大きい。

図２（ｂ）を参照すれば、第１２ピクセルＥ１２と上記グランドと間の抵抗は、Ｒｓ＋５Ｒｐで、第１１ピクセルＥ１１と上記グランドと間の抵抗より大きい。ここで、第１スキャンラインＳ１がグランドに接続されるときの第１データラインＤ１に流れるデータ電流Ｉ１１が、第２スキャンラインＳ２がグランドに接続されるときの第１データラインＤ１に流れるデータ電流Ｉ１２との大きさが同じであると仮定する。

この場合、ピクセルＥ１１、Ｅ１２のカソード電圧ＶＣ１１、ＶＣ１２が該当抵抗に比例する大きさを有するので、第１２カソード電圧ＶＣ１２が、第１１カソード電圧ＶＣ１１より大きい。

以下、上記発光素子を駆動させる過程を詳述する。
スイッチＳＷ１〜ＳＷ６がターン−オンされ、スキャンラインＳ１〜Ｓ４が上記発光素子の駆動電圧、例えば、データ電流の最大輝度に対応する電圧と同じ大きさの電圧Ｖ２を有する非発光源に接続される。従って、ピクセルＥ１１〜Ｅ６４は発光せず、データラインＤ１〜Ｄ６は、第１放電時間ｄｃｈａ１の間、ツェナーダイオードのツェナー電圧まで同一に放電される。

次いで、スイッチＳＷ１〜ＳＷ６がターン−オフされた後、第１表示データに対応するプリチャージ電流が、図２（ｃ）及び（ｄ）に示されるように、第１プリチャージ時間ｐｃｈａ１の間、データラインＤ１〜Ｄ６に供給される。

続いて、第１スキャンラインＳ１が、図２（ａ）に示されるように、グランドに接続され、他のスキャンラインＳ２〜Ｓ４が上記非発光源に接続される。

次いで、第１表示データに対応するデータ電流Ｉ１１〜Ｉ６１が、図２（ｃ）及び（ｄ）に示されるように、第１発光時間ｔ１の間、データラインＤ１〜Ｄ６に供給される。その結果、ピクセルＥ１１〜Ｅ６１が第１発光時間ｔ１の間発光する。

以下、第６１ピクセルＥ６１と第１１ピクセルＥ１１が同じ輝度で発光するように、既設定されたとしよう。
即ち、第１データラインＤ１と第６データラインＤ６に同じ大きさのデータ電流Ｉ１１、Ｉ６１が、第１発光時間ｔ１の間、供給される。

まず、放電時データラインＤ１、Ｄ６が、図２（ｄ）に示されるように、第１放電時間ｄｃｈａ１の間、同じ大きさの放電電圧まで放電され、これにより、データラインＤ１、Ｄ６が、第１プリチャージ時間ｐｃｈａ１の間、同じレベル、即ち、所定プリチャージ電圧までプリチャージされる。

次いで、同じ大きさのデータ電流Ｉ１１、Ｉ６１が第１データラインＤ１と第６データラインＤ６にそれぞれ供給される。この場合、ピクセルＥ１１〜Ｅ６１が、同じ輝度で発光するように既設定されたので、ピクセルＥ１１、Ｅ６１のアノード電圧ＶＡ１１、ＶＡ６１は、上記プリチャージ電圧から該当カソード電圧ＶＣ１１、ＶＣ６１より所定レベル差を有する電圧まで上昇された後、安定化される。

なぜならば、ピクセルがそのアノード電圧とそのカソード電圧との差に対応する輝度で発光するからである。例えば、ピクセルＥ１１のカソード電圧ＶＣ１１が１Ｖであり、ピクセルＥ６１のカソード電圧ＶＣ６１が２Ｖであるならば、ピクセルＥ１１のアノード電圧ＶＡ１１が６Ｖで安定化されるとき、ピクセルＥ６１のアノード電圧ＶＡ６１は７Ｖで安定化される。

この場合、データラインＤ１、Ｄ６が同じレベル、例えば、３Ｖでプリチャージされたので、ピクセルＥ１１のアノード電圧ＶＡ１１は、３Ｖから６Ｖまで上昇した後、安定化されるが、ピクセルＥ６１のアノード電圧ＶＡ６１は３Ｖから７Ｖまで上昇した後、安定化される。従って、ピクセルＥ６１のアノード電圧ＶＡ６１が安定化されるまで消耗される電荷量は、図２（ｄ）に示されるように、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量より大きくなる。従って、ピクセルＥ１１、Ｅ６１が同じ輝度で発光するように既設定されたにもかかわらず、ピクセルＥ６１がピクセルＥ１１より暗く発光する。

以下、上記発光素子駆動過程を詳述する。
スキャンラインＤ１〜Ｄ６が上記非発光源に接続され、スイッチＳＷ１〜ＳＷ６がターン−オンされる。その結果、データラインＤ１〜Ｄ６が、図２（ｃ）に示されるように、第２放電時間ｄｃｈａ２の間、所定放電レベルまで放電される。

次いで、スイッチＳＷ１〜ＳＷ６がターン−オフされた後、第２表示データに該当するプリチャージ電流がデータラインＤ１〜Ｄ６に供給される。ここで、上記第２表示データは、上記第１表示データが制御部１０２に入力された後、入力されるデータである。

続いて、第２スキャンラインＳ２が上記グランドに接続され、他のスキャンラインＳ１、Ｓ３、Ｓ４は上記非発光源に接続される。
次いで、上記第２表示データに該当するデータ電流Ｉ１２〜Ｉ６２が、データラインＤ１〜Ｄ６に供給され、これにより、ピクセルＥ１２〜Ｅ６２が、第２発光時間ｔ２の間発光する。

以下、ピクセルＥ１１とピクセルＥ１２が同じ輝度で発光するように既設定されたと仮定する。
この場合、ピクセルＥ１２とグランドと間の抵抗がピクセルＥ１１とグランドと間の抵抗より大きいため、ピクセルＥ１２のカソード電圧ＶＣ１２がピクセルＥ１１のカソード電圧ＶＣ１１より大きく、これにより、ピクセルＥ１２のアノード電圧ＶＡ１２が安定化されるまで消耗される電荷量は、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量より大きい。

従って、ピクセルＥ１２がピクセルＥ１１より暗く発光する。このように、同じ輝度で発光するように設定されたピクセルが、互いに異なる輝度で発光する現象をクロストーク現象という。

以下、第１スキャンラインＳ１に対応するピクセルＥ１１〜Ｅ６１と、第２スキャンラインＳ２に対応するピクセルＥ１２〜Ｅ６２の発光輝度を比較する。
第１スキャンラインＳ１に対応するピクセルＥ１１〜Ｅ６１中のピクセルＥ１１が、上述するように、ピクセルＥ１１〜Ｅ６１の中から、最も明るく発光し、ピクセルＥ６１が最も暗く発光する。また、第２スキャンラインＳ２に対応するピクセルＥ１２〜Ｅ６２中のピクセルＥ１２は、ピクセルＥ１２〜Ｅ６２の中から最も暗く発光し、ピクセルＥ６２が最も明るく発光する。

従って、第１最外側データラインＤ１に対応するピクセルＥ１１、Ｅ１２の輝度差と第２最外側データラインＤ６に対応するピクセルＥ６１、Ｅ６２の輝度差は、他のピクセルＥ２１〜Ｅ５２の輝度差よりより大きく、これにより、ピクセルＥ１１、Ｅ１２間とピクセルＥ６１、Ｅ６２間とに櫛形が生じた。このように、互いに異なる方向に配列されたスキャンライン間に発生する模様を櫛形という。

本発明の目的は、クロストーク現象及び櫛形が生じない発光素子及びその駆動方法を供給することにある。

上記目的を達成するために、本発明の好ましい一実施形態に係る発光素子は、データライン、スキャンライン、ピクセル及び放電部を含む。上記データラインは、第１方向に配列されて、上記スキャンラインは、上記第１方向と異なる第２方向に配列される。上記ピクセルは、上記データラインと上記スキャンラインとが交差する領域に形成される。上記放電部は、少なくとも一つのデータラインを放電時間中の第１サブ放電時間の間、第１放電電圧に放電し、上記放電時間中の第２サブ放電時間の間、上記第１放電電圧を上記第２放電電圧に変える。ここで、上記第２放電電圧は、上記第１放電電圧と異なる。

本発明の好ましい他の実施形態に係る発光素子は、データライン、スキャンライン、ピクセル及び放電部を含む。上記データラインは、第１方向に配列され、上記スキャンラインは、上記第１方向と異なる第２方向に配列される。上記ピクセルは、上記データラインと上記スキャンラインとが交差する領域に形成される。上記放電部は、上記データラインが該当ピクセルのカソード電圧に対応する放電電圧を有するように、上記データラインにＭ（２以上の整数）ビットデータに対応する出力電圧を供給する。

本発明の好ましい一実施形態に係るデータラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、放電時間中の第１サブ放電時間の間、少なくとも一つのデータラインに第１出力電圧を供給して上記データラインを第１放電電圧まで放電する段階、及び上記放電時間中の第２サブ放電時間の間、上記データラインに第２出力電圧を供給して上記第１放電電圧を第２放電電圧に変える段階を含む。ここで、上記第２放電電圧は上記第１放電電圧と異なる。

本発明の好ましい他の実施形態に係るデータラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法は、Ｍ（２以上の整数)ビットデータ中の第１データを選択する段階、上記選択された第１データに対応する第１出力電圧を少なくとも一つのデータラインに供給する段階、上記Ｍビットデータ中の第２データを選択する段階、及び上記選択された第２データに対応する第２出力電圧を上記データラインに供給する段階を含む。

本発明に係る発光素子及びその駆動方法は、データラインを該当ピクセルのカソード電圧に対応する放電電圧まで放電するので、クロストーク現象及び櫛形が上記発光素子に生じない。

以上のように、本発明に係る発光素子及びその駆動方法はデータラインを該当ピクセルのカソード電圧に対応する放電電圧まで放電するので、クロストーク現象及び櫛形が上記発光素子に生じない長所がある。

以下、添付図面を参照して本発明の好ましい実施形態を詳細に説明する。
図３（ａ）は、本発明の好ましい第１の実施形態に係る発光素子を図示したブロック図で、図３（ｂ）は、（ａ）の放電部の動作に係る放電レベルグラフを図示した図面である。

図３（ａ）を参照すれば、本発明の発光素子は、パネル３００、制御部３０２、第１スキャン駆動部３０４、第２スキャン駆動部３０６、放電部３０８、プリチャージ部３１０及びデータ駆動部３１２を含む。

本発明の好ましい一実施形態に係る発光素子は、有機電界発光素子、ＰＤＰ、ＬＣＤなどを含む。但し、以下では、説明の便宜のために上記有機電界発光素子を例えて説明する。

パネル３００は、データラインＤ１〜Ｄ６とスキャンラインＳ１〜Ｓ４が交差する発光領域に形成される複数のピクセルＥ１１〜Ｅ６４を含む。
各ピクセルＥ１１〜Ｅ６４は、基板上に順次に形成されるアノード電極層、有機物層及びカソード電極層を含む。

制御部３０２は、外部装置でから表示データ、例えばＲＧＢデータを受信し、上記受信された表示データを用いて、スキャン駆動部３０４、３０６、放電部３０８、プリチャージ部３１０及びデータ駆動部３１２の動作を制御する。また、制御部３０２は上記受信された表示データをその内部メモリーに貯蔵することができる。

第１スキャン駆動部３０４は、スキャンラインＳ１〜Ｓ４中の一部（例えば、Ｓ１、Ｓ３）に第１スキャン信号を伝送する。第２スキャン駆動部３０６は、他のスキャンラインＳ２、Ｓ４に第２スキャン信号を伝送する。その結果、スキャンラインＳ１〜Ｓ４が、順次に発光源、例えば、グランドに接続される。

放電部３０８は、データラインＤ１〜Ｄ６を該当ピクセルのカソード電圧に対応する放電電圧まで放電する素子であり、サブ放電部３２０及び放電レベル部３２２を含む。
放電レベル部３２２は、データラインＤ１〜Ｄ６とサブ放電部３２０をそれぞれ接続する複数のスイッチＳＷ１〜ＳＷ６を含む。

サブ放電部３２０は、放電時間中の第１サブ放電時間の間、所定電圧をデータラインＤ１〜Ｄ６に供給してデータラインＤ１〜Ｄ６を第１放電レベルに放電する。ここで、スイッチＳＷ１〜ＳＷ６は上記第１サブ放電時間の間、ターン−オンされる。

次いで、サブ放電部３２０は、上記放電時間中の第２サブ放電時間の間、所定電圧をデータラインＤ１〜Ｄ６に供給する。その結果、データラインＤ１〜Ｄ６は、図３（ｂ）に示されるように、上記第１放電レベルと上記第２放電レベルと間の放電電圧まで放電される。即ち、データラインＤ１〜Ｄ６は、図３（ｂ）に示されるように、一定の勾配（但し、直線でなく曲線であってもよい。）を有する放電電圧まで放電される。ここで、上記放電電圧は、以下説明のように該当ピクセルのカソード電圧に対応する電圧である。

以上では、上記第２放電レベルが上記第１放電レベルより大きい場合を例えたが、上記第２放電レベルは、上記第１放電レベルより小さくてなっていてもよい。これに対する詳細な説明は、以下添付図面を参照して詳述する。

プリチャージ部３１０は、制御部３０２の制御下に上記表示データに対応するプリチャージ電流を上記放電されたデータラインＤ１〜Ｄ６に供給する。
データ駆動部３１２は、制御部３０２の制御下に上記表示データに対応して上記スキャン信号に同期されたデータ信号、即ち、データ電流を上記プリチャージされたデータラインＤ１〜Ｄ６に供給する。その結果、ピクセルＥ１１〜Ｅ６４が発光する。

以下、本発明の発光素子駆動過程を詳述する。
第１スキャンラインＳ１がグランドに接続され、他のスキャンラインＳ２〜Ｓ４は上記発光素子の駆動電圧、例えば、データ電流の最大輝度に対応する電圧と同じ大きさの電圧Ｖ２を有する非発光源に接続される。

その後、第１表示データに対応する第１データ電流が、データラインＤ１〜Ｄ６に供給される。この場合、データラインＤ１〜Ｄ６に供給された第１データ電流は、データラインＤ１〜Ｄ６に対応するピクセルＥ１１〜Ｅ６１及び第１スキャンラインＳ１を介して上記グランドに流れる。その結果、第１スキャンラインＳ１に該当するピクセルＥ１１〜Ｅ６１が発光する。

次いで、データラインＤ１〜Ｄ６は、第２放電時間の間、ピクセルＥ１２〜Ｅ６２のカソード電圧に対応する放電電圧まで放電される。
続いて、データラインＤ１〜Ｄ６が、上記第１表示データ入力後に制御部３０２に入力される第２表示データに対応するレベルまでプリチャージされる。
その後、第２スキャンラインＳ２がグランドに接続され、他のスキャンラインＳ１、Ｓ３、Ｓ４は上記非発光源に接続される。

次いで、上記第２表示データに対応する第２データ電流が、データラインＤ１〜Ｄ６に供給される。その結果、第２スキャンラインＳ２に該当するピクセルＥ１２〜Ｅ６２が発光する。

上記発光過程を第４スキャンラインＳ４まで繰り返し、その後、第１スキャンラインＳ１から第４スキャンラインＳ４単位で、即ち、フレーム単位で上記発光過程を繰り返す。

図４（ａ）及び（ｂ）は、図３（ａ）の発光素子を概略的に図示した回路図で、図４（ｃ）及び（ｄ）は、上記発光素子の駆動過程を図示したタイミングダイヤグラムである。

図４（ａ）を参照すれば、サブ放電部３２０は、その入力端が第１電圧Ｖ_Hを有する第１電圧源または第２電圧Ｖ_Lを有する第２電圧源に接続されるＯＰアンプを含む。ここで、第２電圧Ｖ_Lは第１電圧Ｖ_Hより小さい。

以下、カソード電圧ＶＣ１１〜ＶＣ６４を説明した後、上記発光素子の駆動過程を詳述する。
第１スキャンラインＳ１に該当するピクセルＥ１１〜Ｅ６１のカソード電圧ＶＣ１１〜ＶＣ６１の大きさを比較する。

図４（ａ）に示されるように、第１１ピクセルＥ１１と上記グランドと間の抵抗は、スキャン抵抗Ｒｓであり、第２１ピクセルＥ２１と上記グランドと間の抵抗は、Ｒｓ＋Ｒｐである。また、第３１ピクセルＥ３１と上記グランドと間の抵抗はＲｓ＋２Ｒｐであり、第４１ピクセルＥ４１と上記グランドと間の抵抗は、Ｒｓ＋３Ｒｐである。その上、第５１ピクセルＥ３１と上記グランドと間の抵抗は、Ｒｓ＋４Ｒｐであり、第６１ピクセルＥ６１と上記グランドと間の抵抗は、Ｒｓ＋５Ｒｐである。

ここで、ピクセルＥ１１〜Ｅ６１を同じ輝度で発光させるために、同じ大きさのデータ電流Ｉ１１〜Ｉ６１が、データラインＤ１〜Ｄ６に供給されると仮定する。
この場合、データ電流Ｉ１１〜Ｉ６１が、該当ピクセルＥ１１〜Ｅ６１及び第１スキャンラインＳ１を通過した後グランドに流れる。従って、ピクセルＥ１１〜Ｅ６１のカソード電圧ＶＣ１１〜ＶＣ６１は、データ電流Ｉ１１〜Ｉ６１の大きさが同一なので、該当抵抗、即ち、ピクセルＥ１１〜Ｅ６１と上記グランドと間の抵抗に比例する大きさを有する。

従って、第６１カソード電圧ＶＣ６１、第５１カソード電圧ＶＣ５１、第４１カソード電圧ＶＣ４１、第３１カソード電圧ＶＣ３１、第２１カソード電圧ＶＣ２１及び第１１カソード電圧ＶＣ１１の順にその大きさが大きい。

図４（ｂ）を参照すれば、第１２ピクセルＥ１２と上記グランドと間の抵抗は、Ｒｓ＋５Ｒｐで、第１１ピクセルＥ１１と上記グランドと間の抵抗より大きい。ここで、第１スキャンラインＳ１がグランドに接続されるときの第１データラインＤ１に流れるデータ電流Ｉ１１と、第２スキャンラインＳ２がグランドに接続されるときの第１データラインＤ１に流れるデータ電流I１２との大きさが同一と仮定する。この場合、ピクセルＥ１１、Ｅ１２のカソード電圧ＶＣ１１ＶＣ１２が、該当抵抗に比例する大きさを有するので、第１２カソード電圧ＶＣ１２が第１１カソード電圧ＶＣ１１より大きい。

以下、上記発光素子駆動過程を詳述する。
放電部３０８は、データラインＤ１〜Ｄ６を放電する。

以下、データラインＤ１〜Ｄ６を放電させる過程を例えて詳細に詳述する。但し、スキャンラインＳ１〜Ｓ４が、第１放電時間ｄｃｈａ１の間、Ｖ２電圧を有する上記非発光源に接続され、第１スキャンラインＳ１は、第１発光時間ｔ１の間、グランドに接続される。

第１例に、第１放電時間ｄｃｈａ１中の第１サブ放電時間の間、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ８がターン−オンされる。
次いで、放電部３０８は、第２電圧Ｖ_Lに対応する第１出力電圧をデータラインＤ１〜Ｄ６に供給し、これにより、データラインＤ１〜Ｄ６が上記第１出力電圧に対応する第１放電電圧、例えば、第１放電レベルまで放電される。

続いて、第１放電時間ｄｃｈａ１中の第２サブ放電時間の間、スイッチＳＷ１〜ＳＷ６はオン状態を保持し、スイッチＳＷ８はターン−オフ、スイッチＳＷ７がターン−オンされる。

次いで、放電部３０８は、第１電圧Ｖ_Hに対応する第２出力電圧をデータラインＤ１〜Ｄ６に供給する。但し、この場合、スイッチＳＷ１〜ＳＷ６は、Ｎ（１以上の整数、好ましくは１）個単位で第１データラインＤ１から第６データラインＤ６方向に順にターン−オフされる。例えば、Ｎが１のとき、第１スイッチＳＷ１から第６スイッチＳＷ６まで順次にターン−オフされる。従って、データラインＤ１〜Ｄ６は、図３（ｂ）に図示されるような勾配を有する放電電圧、即ち、該当ピクセルＥ１１〜Ｅ６１のカソード電圧に対応する放電電圧まで放電される。

本発明の好ましい一実施形態によれば、放電部３０８は、データラインＤ１〜Ｄ６が図３（ｂ）に図示されるような勾配を有する放電電圧まで放電されるように、第２電圧Ｖ_Lに対応する第１電流及び第１電圧Ｖ_Hに対応する第２電流を上記方法でデータラインＤ１〜Ｄ６に供給する。

第２例に、第１放電時間ｄｃｈａ１中の第１サブ放電時間の間、スイッチＳＷ１〜ＳＷ７がターン−オンされる。
次いで、放電部３０８は、第１電圧Ｖ_Hに対応する第２出力電圧をデータラインＤ１〜Ｄ６に供給し、これにより、データラインＤ１〜Ｄ６が上記第２出力電圧に対応する第２放電電圧、例えば第２放電レベルまで放電される。

続いて、第１放電時間ｄｃｈａ１中の第２サブ放電時間の間、スイッチＳＷ１〜ＳＷ６はオン状態を維持して、スイッチＳＷ７はターン−オフで、スイッチＳＷ８がターン−オンされる。

次いで、放電部３０８は、第２電圧Ｖ_Lに対応する第１出力電圧をデータラインＤ１〜Ｄ６に供給する。但し、この場合、スイッチＳＷ１〜ＳＷ６は、Ｎ（１以上の整数、好ましくは１）個単位で第６データラインＤ６から第１データラインＤ１方向に順にターン−オフされる。例えば、Ｎが１のとき、第６スイッチＳＷ６から第１スイッチＳＷ１まで順次にターン−オフされる。

従って、データラインＤ１〜Ｄ６は、図３（ｂ）に図示されるような勾配を有する放電電圧、即ち、該当ピクセルＥ１１〜Ｅ６１のカソード電圧に対応する放電電圧まで放電される。但し、上の場合には、第６１カソード電圧ＶＣ６１が第１１カソード電圧ＶＣ１１より大きいので、上記第２放電電圧が上記第１放電電圧より大きい。

以下、第６１ピクセルＥ６１と第１１ピクセルＥ１１が同じ輝度で発光するように、既設定されたと仮定する。即ち、第１データラインＤ１と第６データラインＤ６に同じ大きさのデータ電流Ｉ１１、Ｉ６１が、第１発光時間ｔ１の間、供給される。

この場合、第６１カソード電圧ＶＣ６１が第１１カソード電圧ＶＣ１１より大きいため、第６データラインＤ６が、図４（ｄ）に示されるように、第１放電時間ｄｃｈａ１の間、第１データラインＤ１より大きい放電レベルまで放電され、これにより、第６データラインＤ６が、第１データラインＤ１より大きいプリチャージ電圧までプリチャージされる。

次いで、第１スキャンラインＳ１がグランドに接続され、他のスキャンラインＳ２〜Ｓ４は、上記非発光源に接続される。その後、第１表示データに対応する同じ大きさのデータ電流Ｉ１１、Ｉ６１が第１データラインＤ１と第６データラインＤ６にそれぞれ供給される。この場合、ピクセルＥ１１〜Ｅ６１が同じ輝度で発光するように既設定されたので、ピクセルＥ１１、Ｅ６１のアノード電圧ＶＡ１１ＶＡ６１は、上記プリチャージ電圧から該当カソード電圧ＶＣ１１ＶＣ６１より所定レベル差を有する電圧まで上昇された後、安定化される。

なぜならば、ピクセルがそのアノード電圧とそのカソード電圧の差に対応する輝度で発光するからである。例えば、ピクセルＥ１１のカソード電圧ＶＣ１１が１Ｖであり、ピクセルＥ６１のカソード電圧ＶＣ６１が２Ｖのであれば、ピクセルＥ１１のアノード電圧ＶＡ１１が、６Ｖで安定化されるとき、ピクセルＥ６１のアノード電圧ＶＡ６１は、７Ｖで安定化される。この場合、データラインＤ６が、データラインＤ１より高いプリチャージ電圧までプリチャージされたので、ピクセルＥ１１のアノード電圧ＶＡ１１は、第１プリチャージ電圧、例えば、３Ｖから６Ｖまで上昇した後、安定化され、ピクセルＥ６１のアノード電圧ＶＡ６１は、上記第１プリチャージ電圧より高い第２プリチャージ電圧、例えば、４Ｖから７Ｖまで上昇した後安定化される。即ち、ピクセルＥ１１、Ｅ６１のアノード電圧ＶＡ１１ＶＡ６１は、図４（ｄ）に示されるように、同じ上昇幅、即ち、３Ｖほど上昇した後安定化される。

従って、ピクセルＥ６１のアノード電圧ＶＡ６１が安定化されるまで消耗される電荷量は、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量と実質的に同一である。従って、ピクセルＥ１１、Ｅ６１が同じ輝度で発光するように既設定された場合、ピクセルＥ６１は、ピクセルＥ１１の輝度ＶＡ１１−ＶＣ１１と同じ輝度ＶＡ６１−ＶＣ６１を有する。従って、ピクセルＥ１１、Ｅ６１は同じ輝度で発光する。

以下、上記発光素子駆動過程を詳述する。
放電部３０８は、第２放電時間ｄｃｈａ２の間、データラインＤ１〜Ｄ６を放電する。

以下、放電過程を例えて詳述する。
第１例に、第２放電時間ｄｃｈａ２中の第１サブ放電時間の間、スイッチＳＷ１、ＳＷ２、ＳＷ３、ＳＷ４、ＳＷ５、ＳＷ６、ＳＷ８がターン−オンされる。

次いで、放電部３０８は、第２電圧Ｖ_Lに対応する第１出力電圧をデータラインＤ１〜Ｄ６に供給し、データラインＤ１〜Ｄ６が、上記第１出力電圧に対応する第１放電電圧まで放電される。

続いて、上記第２放電時間ｄｃｈａ２中の第２サブ放電時間の間、スイッチＳＷ１〜ＳＷ６はオン状態を保持し、スイッチＳＷ８はターン−オフ、スイッチＳＷ７はターン−オンされる。

次いで、放電部３０８は、第１電圧Ｖ_Hに対応する第２出力電圧をデータラインＤ１〜Ｄ６に供給する。但し、この場合、スイッチＳＷ１〜ＳＷ６は、Ｎ（１以上の整数、好ましくは１）個単位で第６データラインＤ６から第１データラインＤ１方向にターン−オフされる。即ち、Ｎが１のとき、第６スイッチＳＷ６から第１スイッチＳＷ１まで順次にターン−オフされる。従って、データラインＤ１〜Ｄ６は、上記第１放電レベルと上記第２放電レベルと間の放電電圧まで放電される。但し、上記放電電圧はデータラインＤ１方向へ行くほど大きくなる。

第２例に、第２放電時間ｄｃｈａ２中の第１サブ放電時間の間、スイッチＳＷ１〜ＳＷ７がターン−オンされる。
次いで、放電部３０８は、第１電圧Ｖ_Hに対応する第２出力電圧をデータラインＤ１〜Ｄ６に供給し、データラインＤ１〜Ｄ６が、上記第２出力電圧に対応する第２放電電圧まで放電される。

続いて、第２放電時間ｄｃｈａ２中の第２サブ放電時間の間、スイッチＳＷ１〜ＳＷ６はオン状態を保持し、スイッチＳＷ７はターン−オフ、スイッチＳＷ８はターン−オンされる。

次いで、放電部３０８は、第２電圧Ｖ_Lに対応する第１出力電圧をデータラインＤ１〜Ｄ６に供給する。但し、この場合、スイッチＳＷ１〜ＳＷ６は、Ｎ（１以上の整数、好ましくは１）個単位で第１データラインＤ１から第６データラインＤ６方向に順次にターン−オフされる。例えば、Ｎが１のとき、第１スイッチＳＷ１から第６スイッチＳＷ６まで順次にターン−オフされる。従って、データラインＤ１〜Ｄ６は、上記第１放電レベルと上記第２放電レベルと間の放電電圧まで放電される。但し、上記放電電圧はデータラインＤ１方向へ行くほど大きくなる。

要するに、各データラインＤ１〜Ｄ６は、該当ピクセルＥ１２〜Ｅ６２のカソード電圧に対応する放電電圧まで放電される。

以下、第１１ピクセルＥ１１と第１２ピクセルＥ１２に対応する放電電圧を比較する。
第１２ピクセルＥ１２のカソード電圧ＶＣ１２が、第１１ピクセルＥ１１のカソード電圧ＶＣ１１より大きいので、第１データラインＤ１は、図４（ｃ）に示されるように、第１放電時間ｄｃｈａ１より第２放電時間ｄｃｈａ２の間、さらに高い放電レベルに放電される。

次いで、第２表示データに対応するプリチャージ電流が、データラインＤ１〜Ｄ６に供給される。ここで、上記第２表示データは、上記第１表示データが制御部３０２に入力された後、入力されるデータである。

続いて、第２スキャンラインＳ２が上記グランドに接続され、他のスキャンラインＳ１、Ｓ３、Ｓ４が上記非発光源に接続される。
次いで、上記第２表示データに対応するデータ電流Ｉ１２〜Ｉ６２が、データラインＤ１〜Ｄ６に供給される。

この場合、ピクセルＥ１２のカソード電圧ＶＣ１２がピクセルＥ１１のカソード電圧ＶＣ１１より大きいにもかかわらず、ピクセルＥ１２に対応するプリチャージ電圧が、ピクセルＥ１１に対応するプリチャージ電圧より大きいため、ピクセルＥ１２のアノード電圧ＶＡ１２が安定化されるまで消耗される電荷量は、図４（ｃ）に示されるように、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量と実質的に同一である。従って、ピクセルＥ１２とピクセルＥ１１が同じ輝度で発光するように既設定された場合、ピクセルＥ１２は、ピクセルＥ１１の輝度ＶＡ１１−ＶＣ１１と実質的に同じ大きさの輝度ＶＡ１２−ＶＣ１２で発光する。

要するに、本発明の発光素子駆動方法では、従来の発光素子駆動方法と違って、データラインの放電電圧及びプリチャージ電圧が、該当ピクセルのカソード電圧によって変わる。従って、ピクセルが同じ輝度で発光するように既設定された場合、上記ピクセルは、そのカソード電圧に関係なく同じ輝度で発光する。

要するに、本発明の発光素子に含まれたパネル３００には、クロストーク現象及び櫛形が生じない。

図５は、本発明の好ましい第２の実施形態に係る発光素子を図示したブロック図である。
図５を参照すれば、本発明の発光素子は、パネル５００、制御部５０２、第１スキャン駆動部５０４、第２スキャン駆動部５０６、放電部５０８、プリチャージ部５１０及びデータ駆動部５１２を含む。

放電部５０８を除く他の構成要素は、第１の実施形態の構成要素と同一なので、以下説明を省略する。
放電部５０８は、サブ放電部５２０、スイッチング部５２２及び放電レベル部５２４を含む。

放電レベル部５２４は、複数のスイッチＳＷ１〜ＳＷ１２を含む。サブ放電部５２０は、データラインＤ１〜Ｄ６に電流を供給する。スイッチング部５２２は、スイッチＳＷ１５、ＳＷ１６を含む。

以下、放電過程にともなう放電部５０８の動作を詳述する。
まず、ＯＰアンプの入力端が、第１電圧Ｖ_Hを有する第１電圧源に接続された時、スイッチＳＷ１５及びスイッチＳＷ１、ＳＷ３、ＳＷ５、ＳＷ７、ＳＷ９、ＳＷ１１がターン−オン、他のスイッチＳＷ２、ＳＷ４、ＳＷ６、ＳＷ８、ＳＷ１０、ＳＷ１２、ＳＷ１６がターン−オフされる。この場合、データラインＤ１〜Ｄ６間の抵抗Ｒ_D1は、第１抵抗値を有する。

反面に、上記ＯＰアンプの入力端が、第２電圧Ｖ_Lを有する第２電圧源に接続された時、スイッチＳＷ２、ＳＷ４、ＳＷ６、ＳＷ８、ＳＷ１０、ＳＷ１２、ＳＷ１６は、ターン−オン、スイッチＳＷ１、ＳＷ３、ＳＷ５、ＳＷ７、ＳＷ９、ＳＷ１１、ＳＷ１５は、ターン−オフされる。この場合、データラインＤ１〜Ｄ６間の抵抗Ｒ_D2は、上記第１抵抗値と異なる第２抵抗値を有する。好ましくは、上記第２抵抗値が上記第１抵抗値より大きい。このことは、データラインＤ１〜Ｄ６に対応する放電レベルが図３（ｂ）に示されるように、一定勾配を有するように十分な時間を確保するからである。 放電過程は、第１の実施形態の放電過程と同様なので以下説明を省略する。

図６は、本発明の好ましい第３の実施形態に係る発光素子を図示したブロック図である。
図６を参照すれば、本発明の発光素子はパネル６００、制御部６０２、第１スキャン駆動部６０４、第２スキャン駆動部６０６、放電部６０８、プリチャージ部６１０及びデータ駆動部６１２を含む。

放電部６０８を除く他の構成要素は、第１の実施形態の構成要素と同じ機能を遂行するので、以下説明を省略する。
放電部６０８は、第１サブ放電部６２０、第２サブ放電部６２２及び放電レベル部６２４を含む。

第１サブ放電部６２０は、データラインＤ１〜Ｄ６を所定放電電圧まで同一に放電する。例えば、第１サブ放電部６２０は、図６に示されるように、ツェナーダイオードを利用してツェナーダイオードのツェナー電圧までデータラインＤ１〜Ｄ６を放電する。

第２サブ放電部６２２及び放電レベル部６２４は、第１の実施形態の構成要素と同一なので、以下説明を省略する。

以下、第１の実施形態の発光素子と第３の実施形態の発光素子を比較する。
第１の実施形態で、発光素子は、上記ＯＰアンプから出力される電流のみを利用してピクセルＥ１１〜Ｅ６４のカソード電圧ＶＣ１１〜ＶＣ６４を補償しており、これにより、上記発光素子の消費電力が大きい。しかし、第３の実施形態で、発光素子は、ツェナーダイオードを利用してデータラインＤ１〜Ｄ６を所定放電電圧まで放電した後、上記ＯＰアンプを利用してカソード電圧ＶＣ１１〜ＶＣ６４を補償しているので、第３の実施形態の発光素子が第１の実施形態の発光素子より消費電力が低い。

図７は、本発明の好ましい第４の実施形態に係る発光素子を図示したブロック図である。
図７を参照すれば、本発明の発光素子は、パネル７００、制御部７０２、スキャン駆動部７０４、放電部７０６、プリチャージ部７０８及びデータ駆動部７１０を含む。
上記発光素子の構成要素は、上記第１の実施形態の構成要素と同様の機能を遂行するので、以下説明を省略する。

第４の実施形態の発光素子では、スキャン駆動部が両方向に形成される他の実施形態と違って、スキャン駆動部７０４が、図７に示されるようにパネル７００の一方向に形成される。

図８（ａ）は、本発明の好ましい第５の実施形態に係る発光素子を図示したブロック図で、図８（ｂ）は、（ａ）の放電部の動作に係る放電レベルグラフを図示した図面である。

図８（ａ）を参照すれば、本発明の発光素子は、パネル８００、制御部８０２、第１スキャン駆動部８０４、第２スキャン駆動部８０６、放電部８０８、プリチャージ部８１０及びデータ駆動部８１２を含む。

パネル８００は、データラインＤ１〜Ｄ６とスキャンラインＳ１〜Ｓ４とが交差する発光領域に形成される複数のピクセルＥ１１〜Ｅ６４を含む。
制御部８０２は、外部装置から表示データを受信し、上記受信された表示データを用いて、スキャン駆動部８０４、８０６、放電部８０８、プリチャージ部８１０及びデータ駆動部８１２の動作を制御する。

第１スキャン駆動部８０４は、スキャンラインＳ１〜Ｓ４中の一部（例えば、Ｓ１、Ｓ３）に第１スキャン信号を伝送する。第２スキャン駆動部８０６は、他のスキャンラインＳ２、Ｓ４に第２スキャン信号を伝送する。その結果、スキャンラインＳ１〜Ｓ４が、順次に発光源、例えば、グランドに接続される。

放電部８０８は、データラインＤ１〜Ｄ６を該当ピクセルのカソード電圧に対応する放電電圧まで放電させる素子であり、サブ放電部８２０及び放電レベル部８２２を含む。

放電レベル部８２２は、データラインＤ１〜Ｄ６とサブ放電部８２０をそれぞれ接続する複数のスイッチＳＷ１〜ＳＷ６を含む。
サブ放電部８２０は、デジタル−アナログ変換器８３０（ＤＡＣ)及びＯＰアンプ８３２を含む。

ＤＡＣ８３０は、第１電圧Ｖ_Hを有する第１電圧源に接続される第１入力端、及び第１電圧Ｖ_Hより小さい第２電圧Ｖ_Lを有する第２電圧源に接続される第２入力端を有する。また、ＤＡＣ８３０は、Ｍ（２以上の整数）ビットデータを受信し、上記Ｍビットデータによって所定電圧を出力する。

次いで、放電レベル部８２２は、スイッチＳＷ１〜ＳＷ６をターン−オンする。
その後、ＯＰアンプ８３２は、ＤＡＣ８３０から出力された電圧によって放電時間の間、所定電圧をデータラインＤ１〜Ｄ６に供給し、これにより、データラインＤ１〜Ｄ６が、図８（ａ）に示されるように、第２電圧Ｖ_Lに対応する第１放電レベルと第１電圧Ｖ_Hに対応する第２放電レベルと間の放電電圧まで放電される。即ち、データラインＤ１〜Ｄ６は、図８（ａ）に示されるように、一定の勾配（但し、直線でない曲線であってもよい。）を有し、該当ピクセルのカソード電圧に対応する放電電圧まで放電される。

本発明の一実施形態によると、ＯＰアンプ８３２は、データラインＤ１〜Ｄ６が上記放電電圧を有するように、所定電流をデータラインＤ１〜Ｄ６に供給する。

図８（ｂ）では、第１データラインＤ１から第６データラインＤ６方向に行くほど、放電レベルの大きさが大きくなったが、第１データラインＤ１から第６データラインＤ６方向に行くほど、放電レベル等の大きさが小さくなることもある。これに対する詳細な説明は、以下の添付図面を参照して詳述する。

プリチャージ部８１０は、制御部８０２の制御下に上記表示データに対応するプリチャージ電流を上記放電されたデータラインＤ１〜Ｄ６に供給する。
データ駆動部８１２は、制御部８０２の制御下に上記表示データに対応して上記スキャン信号に同期されたデータ信号、即ち、データ電流を上記プリチャージされたデータラインＤ１〜Ｄ６に供給する。その結果、ピクセルＥ１１〜Ｅ６４が発光する。
図９（ａ）及び（ｂ）は、図８（ａ）の発光素子を概略的に図示した回路図である。

まず、カソード電圧ＶＣ１１〜ＶＣ６４を説明した後、上記発光素子の駆動過程を詳述する。
第１スキャンラインＳ１に該当するピクセルＥ１１〜Ｅ６１のカソード電圧ＶＣ１１〜ＶＣ６１の大きさを比較する。

図９（ａ）に示されるように、第１１ピクセルＥ１１と上記グランドと間の抵抗は、スキャン抵抗Ｒｓであり、第２１ピクセルＥ２１と上記グランドと間の抵抗は、Ｒｓ＋Ｒｐである。また、第３１ピクセルＥ３１と上記グランドと間の抵抗は、Ｒｓ＋２Ｒｐであり、第４１ピクセルＥ４１と上記グランドと間の抵抗は、Ｒｓ＋３Ｒｐである。さらに、第５１ピクセルＥ３１と上記グランドと間の抵抗は、Ｒｓ＋４Ｒｐであり、第６１ピクセルＥ６１と上記グランドと間の抵抗は、Ｒｓ＋５Ｒｐである。

ここで、ピクセルＥ１１〜Ｅ６１を同じ輝度で発光させるために、同じ大きさのデータ電流Ｉ１１〜Ｉ６１がデータラインＤ１〜Ｄ６に供給されると仮定する。この場合、データ電流Ｉ１１〜Ｉ６１が該当ピクセルＥ１１〜Ｅ６１及び第１スキャンラインＳ１を通過した後、グランドに流れる。従って、ピクセルＥ１１〜Ｅ６１のカソード電圧ＶＣ１１〜ＶＣ６１は、データ電流Ｉ１１〜Ｉ６１の大きさが同一なので、該当抵抗、即ち、ピクセルＥ１１〜Ｅ６１と上記グランドと間の抵抗に比例する大きさを有する。従って、第６１カソード電圧ＶＣ６１、第５１カソード電圧ＶＣ５１、第４１カソード電圧ＶＣ４１、第３１カソード電圧ＶＣ３１、第２１カソード電圧ＶＣ２１及び第１１カソード電圧ＶＣ１１の順にその大きさが大きい。

図９（ｂ）を参照すれば、第１２ピクセルＥ１２と上記グランドと間の抵抗は、Ｒｓ＋５Ｒｐで、第１１ピクセルＥ１１と上記グランドと間の抵抗より大きい。ここで、第１スキャンラインＳ１がグランドに接続されるとき第１データラインＤ１に流れるデータ電流I１１と、第２スキャンラインＳ２がグランドに接続されるとき第１データラインＤ１に流れるデータ電流I１２との大きさが同一と仮定する。この場合、ピクセルＥ１１、Ｅ１２のカソード電圧ＶＣ１１ＶＣ１２が、該当抵抗に比例する大きさを有するので、第１２カソード電圧ＶＣ１２が、第１１カソード電圧ＶＣ１１より大きい。

以下、上記発光素子駆動過程を詳述する。
放電部８０８は、データラインＤ１〜Ｄ６を放電する。

以下、データラインＤ１〜Ｄ６を放電する過程を例えて詳細に詳述する。但し、スキャンラインＳ１〜Ｓ４が、放電時間の間、上記非発光源に接続され、第１スキャンラインＳ１が第１発光時間ｔ１の間、上記発光源、例えば、グランドに接続される。
第１例に、第１放電時間ｄｃｈａ１中の第１サブ放電時間の間、スイッチＳＷ１〜ＳＷ６がターン−オンされる。

次いで、ＤＡＣ８３０は、Ｍビットデータ中の最下位データに対応する電圧、即ち、第２電圧Ｖ_Lに対応する電圧を出力する。例えば、Ｍが５のとき、ＤＡＣ８３０は、最下位データ［０，０，０，０，０］に対応する電圧を出力する。

続いて、ＯＰアンプ８３２は、ＤＡＣ８３０から出力された電圧によって第２電圧Ｖ_Lに対応する第１ＯＰアンプ出力電圧をデータラインＤ１〜Ｄ６に供給する。その結果、データラインＤ１〜Ｄ６は、第２電圧Ｖ_Lに対応する第１放電電圧まで放電される。

本発明の一実施形態によれば、ＯＰアンプ８３２は、データラインＤ１〜Ｄ６が上記第１放電電圧まで放電されるようにＤＡＣ８３０から出力された電圧によって第２電圧Ｖ_Lに対応する所定電流をデータラインＤ１〜Ｄ６に供給する。

次いで、ＤＡＣ８３０は、第１放電時間ｄｃｈａ１中の第２サブ放電時間の間、最下位データ［０，０，０，０，０］の次のデータ［０，０，０，０，１］に対応する電圧を出力する。
続いて、ＯＰアンプ８３２は、ＤＡＣ８３０から出力された電圧によってデータ［０，０，０，０，１］に対応する第２ＯＰアンプ出力電圧をデータラインＤ１〜Ｄ６に供給する。但し、この場合、第１スイッチＳＷ１はターン−オフであり、他のスイッチＳＷ２〜ＳＷ６はオン状態を保持する。

次いで、ＤＡＣ８３０は、データ［０，０，０，０，１］の次のデータ［０，０，０，１，０］に対応する電圧を出力する。
続いて、ＯＰアンプ８３２は、ＤＡＣ８３０から出力された電圧によってデータ［０，０，０，１，０］に対応する第３ＯＰアンプ出力電圧をデータラインＤ１〜Ｄ６に供給する。但し、この場合、スイッチＳＷ１はオフ状態を保持し、スイッチＳＷ２はターン−オフであり、他のスイッチＳＷ３〜ＳＷ６はオン状態を保持する。

上記過程を上記Ｍビットデータ中の最上位データ、例えば、［１，１，１，１，１］まで繰り返す。但し、この場合、スイッチＳＷ１〜ＳＷ６は、データの変化に対応して順次にターン−オフされる。その結果、データラインＤ１〜Ｄ６は、図８（ａ）に図示されるような一定勾配（但し、直線でない曲線であってもよい。）を有する放電電圧まで放電される。

第２例に、第１放電時間ｄｃｈａ１中の第１サブ放電時間の間、スイッチＳＷ１〜ＳＷ６がターン−オンされる。
次いで、ＤＡＣ８３０は、Ｍビットデータ中の最上位データに対応する電圧、即ち、第１電圧Ｖ_Hに対応する電圧を出力する。例えば、Ｍが５のとき、ＤＡＣ８３０は、最上位データ［１，１，１，１，１］に対応する電圧を出力する。

続いて、ＯＰアンプ８３２は、ＤＡＣ８３０から出力された電圧によって第１電圧Ｖ_Hに対応する第４ＯＰアンプ出力電圧をデータラインＤ１〜Ｄ６に供給する。その結果、データラインＤ１〜Ｄ６は、第１電圧Ｖ_Hに対応する第２放電電圧まで放電される。

次いで、ＤＡＣ８３０は、第１放電時間ｄｃｈａ１中の第２サブ放電時間の間、最上位データ［１，１，１，１，１］の次のデータ［１，１，１，１，０］に対応する電圧を出力する。

続いて、ＯＰアンプ８３２は、ＤＡＣ８３０から出力された電圧によってデータ［１，１，１，１，０］に対応する第５ＯＰアンプ出力電圧をデータラインＤ１〜Ｄ６に供給する。但し、この場合、第６スイッチＳＷ６はターン−オフ、他のスイッチＳＷ１〜ＳＷ５はオン状態を保持する。

次いで、ＤＡＣ８３０は、データ［１，１，１，１，０］の次のデータ［１，１，１，０，１］に対応する電圧を出力する。
続いて、ＯＰアンプ８３２は、ＤＡＣ８３０から出力された電圧によってデータ［１，１，１，０，１］に対応する第６ＯＰアンプ出力電圧をデータラインＤ１〜Ｄ６に供給する。但し、この場合、スイッチＳＷ６はオフ状態を保持し、スイッチＳＷ５はターン−オフ、他のスイッチＳＷ１〜ＳＷ４はオン状態を保持する。

上記過程を上記Ｍビットデータ中の最下位データ、例えば、［０，０，０，０，０］まで繰り返す。但し、この場合、スイッチＳＷ１〜ＳＷ６はデータの変化に対応して第６データラインＤ６から第１データラインＤ１方向に順次にターン−オフされる。その結果、データラインＤ１〜Ｄ６は、図８（ａ）に図示されるような一定勾配（但し、直線でない曲線であってもよい。）を有する放電レベルまで放電される。

要するに、各データラインＤ１〜Ｄ６は、該当ピクセルＥ１１〜Ｅ６１のカソード電圧ＶＣ１１〜ＶＣ６１に対応する放電電圧まで放電される。但し、この場合には、第６１カソード電圧ＶＣ６１が、第１１カソード電圧ＶＣ１１より大きいので、上記第２放電レベルが上記第１放電レベルより大きい。

以上では、スイッチＳＷ１〜ＳＷ６が、上記第２サブ放電時間の間、１個ずつ順次にターン−オフされるものを説明したが、２個以上の単位で順次にターン−オフされることもある。即ち、スイッチＳＷ１〜ＳＷ６は、上記第２サブ放電時間の間、Ｎ（１以上の整数）個単位で順次にターン−オフされる。

以下、第６１ピクセルＥ６１と第１１ピクセルＥ１１が同じ輝度で発光するように設計されたと仮定する。即ち、第１データラインＤ１と第６データラインＤ６に同じ大きさのデータ電流Ｉ１１、Ｉ６１が第１発光時間ｔ１の間、供給される。

この場合、第６１カソード電圧ＶＣ６１が、第１１カソード電圧ＶＣ１１より大きいため、第６データラインＤ６が、図４（ｄ）に示されるように、第１放電時間ｄｃｈａ１の間、第１データラインＤ１より大きい放電レベルまで放電される。

次いで、データラインＤ１〜Ｄ６が、第１プリチャージ時間ｐｃｈａ１の間、プリチャージされる。この場合、第６データラインＤ６が第１データラインＤ１より大きい放電レベルまで放電されているので、第６データラインＤ６が第１データラインＤ１より大きい電圧までプリチャージされる。

続いて、第１スキャンラインＳ１がグランドに接続され、他のスキャンラインＳ２〜Ｓ４は、上記非発光源に接続される。その後、第１表示データに対応する同じ大きさのデータ電流Ｉ１１、Ｉ６１が、第１データラインＤ１と第６データラインＤ６にそれぞれ供給される。この場合、ピクセルＥ１１〜Ｅ６１が同じ輝度で発光するように既設定されたので、ピクセルＥ１１、Ｅ６１のアノード電圧ＶＡ１１ＶＡ６１は、上記プリチャージ電圧から該当カソード電圧ＶＣ１１ＶＣ６１より所定レベル差を有する電圧まで上昇された後、安定化される。

なぜならば、ピクセルがそのアノード電圧とそのカソード電圧の差に対応する輝度で発光するからである。例えば、ピクセルＥ１１のカソード電圧ＶＣ１１が１Ｖであり、ピクセルＥ６１のカソード電圧ＶＣ６１が２Ｖであれば、ピクセルＥ１１のアノード電圧ＶＡ１１が６Ｖで安定化されるとき、ピクセルＥ６１のアノード電圧ＶＡ６１は７Ｖで安定化される。

この場合、データラインＤ６が、データラインＤ１より高いプリチャージ電圧までプリチャージされたので、ピクセルＥ１１のアノード電圧ＶＡ１１は、第１プリチャージ電圧、例えば、３Ｖから６Ｖまで上昇した後、安定化され、ピクセルＥ６１のアノード電圧ＶＡ６１は、上記第１プリチャージ電圧より高い第２プリチャージ電圧、例えば、４Ｖから７Ｖまで上昇した後安定化される。即ち、ピクセルＥ１１、Ｅ６１のアノード電圧ＶＡ１１、ＶＡ６１は、図４（ｄ）に示されるように、同じ上昇幅、即ち、３Ｖほど上昇した後、安定化される。従って、ピクセルＥ６１のアノード電圧ＶＡ６１が安定化されるまで消耗される電荷量は、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量と実質的に同一である。従って、ピクセルＥ１１、Ｅ６１が同じ輝度で発光するように既設定された場合、ピクセルＥ６１は、ピクセルＥ１１の輝度ＶＡ１１−ＶＣ１１と同じ輝度ＶＡ６１−ＶＣ６１を有する。従って、ピクセルＥ１１、Ｅ６１は同じ輝度で発光する。

上述していないが、第２１ピクセルＥ２１〜第５１ピクセルＥ５１も、上記同様に動作する。従って、第１スキャンラインＳ１に対応するピクセルＥ１１〜Ｅ６１が同じ輝度で発光するように既設定されたとき、ピクセルＥ１１〜Ｅ６１は、実質的に同じ輝度で発光する。

以下、上記発光素子駆動過程を詳述する。
放電部８０８は、第２放電時間ｄｃｈａ２の間、データラインＤ１〜Ｄ６を放電する。

以下、放電過程を例えて詳述する。
第１例に、第２放電時間ｄｃｈａ２中の第１サブ放電時間の間、スイッチＳＷ１〜ＳＷ６がターン−オンされる。

次いで、ＤＡＣ８３０は、Ｍビットデータ中の最下位データに対応する電圧、即ち、第２電圧Ｖ_Lに対応する電圧を出力する。例えば、Ｍが５のとき、ＤＡＣ８３０は最下位データ［０，０，０，０，０］に対応する電圧を出力する。

続いて、ＯＰアンプ８３２は、ＤＡＣ８３０から出力された電圧によって第２電圧Ｖ_Lに対応する第７ＯＰアンプ出力電圧をデータラインＤ１〜Ｄ６に供給する。その結果、データラインＤ１〜Ｄ６は、第２電圧Ｖ_Lに対応する第１放電レベルまで放電される。

次いで、ＤＡＣ８３０は、第２放電時間ｄｃｈａ２中の第２サブ放電時間の間、最下位データ［０，０，０，０，０］の次のデータ［０，０，０，０，１］に対応する電圧を出力する。

続いて、ＯＰアンプ８３２は、ＤＡＣ８３０から出力された電圧によってデータ［０，０，０，０，１］に対応する第８ＯＰアンプ出力電圧をデータラインＤ１〜Ｄ６に供給する。但し、この場合、第６スイッチＳＷ６はターン−オフ、他のスイッチＳＷ１〜ＳＷ５はオン状態を保持する。

次いで、ＤＡＣ８３０はデータ［０，０，０，０，１］の次のデータ［０，０，０，１，０］に対応する電圧を出力する。
続いて、ＯＰアンプ８３２はＤＡＣ８３０から出力された電圧によってデータ［０，０，０，１，０］に対応する第９ＯＰアンプ出力電圧をデータラインＤ１〜Ｄ６に供給する。但し、この場合、スイッチＳＷ６はオフ状態を保持し、スイッチＳＷ５はターン−オフ、他のスイッチＳＷ１〜ＳＷ４はオン状態を保持する。

上記過程を上記Ｍビットデータ中の最上位データ、例えば、［１，１，１，１，１］まで繰り返す。但し、この場合、スイッチＳＷ１〜ＳＷ６は、データの変化に対応して第６データラインＤ６から第１データラインＤ１方向に順次にターン−オフされる。その結果、データラインＤ１〜Ｄ６は、一定勾配を有する放電電圧まで放電される。

第２例に、第２放電時間ｄｃｈａ２中の第１サブ放電時間の間、スイッチＳＷ１〜ＳＷ６がターン−オンされる。
次いで、ＤＡＣ８３０は、Ｍビットデータ中の最上位データに対応する電圧、即ち、第１電圧Ｖ_Hに対応する電圧を出力する。例えば、Ｍが５のとき、ＤＡＣ８３０は最上位データ［１，１，１，１，１］に対応する電圧を出力する。

続いて、ＯＰアンプ８３２は、ＤＡＣ８３０から出力された電圧によって第１電圧Ｖ_Hに対応する第１０ＯＰアンプ出力電圧をデータラインＤ１〜Ｄ６に供給する。その結果、データラインＤ１〜Ｄ６は、第１電圧Ｖ_Hに対応する第２放電電圧まで放電される。

次いで、ＤＡＣ８３０は、第２放電時間ｄｃｈａ２中の第２サブ放電時間の間、最上位データ［１，１，１，１，１］の次のデータ［１，１，１，１，０］に対応する電圧を出力する。

続いて、ＯＰアンプ８３２は、ＤＡＣ８３０から出力された電圧によってデータ［１，１，１，１，０］に対応する第１１ＯＰアンプ出力電圧をデータラインＤ１〜Ｄ６に供給する。但し、この場合、第１スイッチＳＷ１はターン−オフ、他のスイッチＳＷ２〜ＳＷ６はオン状態を保持する。

次いで、ＤＡＣ８３０は、データ［１，１，１，１，０］の次のデータ［１，１，１，０，１］に対応する電圧を出力する。
続いて、ＯＰアンプ８３２は、ＤＡＣ８３０から出力された電圧によってデータ［１，１，１，０，１］に対応する第１２ＯＰアンプ出力電圧をデータラインＤ１〜Ｄ６に供給する。但し、この場合、スイッチＳＷ１はオフ状態を保持し、スイッチＳＷ２はターン−オフ、他のスイッチＳＷ３〜ＳＷ６はオン状態を保持する。

上記過程を上記Ｍビットデータ中の最下位データ、例えば、［０，０，０，０，０］まで繰り返す。但し、この場合、スイッチＳＷ１〜ＳＷ６は、データの変化に対応して順次にターン−オフされる。その結果、データラインＤ１〜Ｄ６は、一定勾配を有する放電レベルまで放電される。

要するに、各データラインＤ１〜Ｄ６は、該当ピクセルＥ１２〜Ｅ６２のカソード電圧ＶＣ１２〜ＶＣ６２に対応する放電電圧まで放電される。
以上では、スイッチＳＷ１〜ＳＷ６が、上記第２サブ放電時間の間、１個ずつ順次にターン−オフされるものを説明したが、２個以上の単位で順次にターン−オフされることもある。

以下、第１１ピクセルＥ１１と第１２ピクセルＥ１２に対応する放電レベルを比較する。
第１２ピクセルＥ１２のカソード電圧ＶＣ１２が、第１１ピクセルＥ１１のカソード電圧ＶＣ１１より大きいので、第１データラインＤ１は、図４（ｃ）に示されるように、第１放電時間ｄｃｈａ１より第２放電時間ｄｃｈａ２の間、より高い放電レベルで放電される。

次いで、第２表示データに対応するプリチャージ電流が、データラインＤ１〜Ｄ６に供給される。ここで、上記第２表示データは、上記第１表示データが制御部８０２に入力された後入力されるデータである。

続いて、第２スキャンラインＳ２が上記グランドに接続され、他のスキャンラインＳ１、Ｓ３、Ｓ４が、上記非発光源に接続される。

次いで、上記第２表示データに対応するデータ電流Ｉ１２〜Ｉ６２が、データラインＤ１〜Ｄ６に供給される。この場合、ピクセルＥ１２のカソード電圧ＶＣ１２がピクセルＥ１１のカソード電圧ＶＣ１１より大きいにもかかわらず、ピクセルＥ１２に対応するプリチャージ電圧が、ピクセルＥ１１に対応するプリチャージ電圧より大きいため、ピクセルＥ１２のアノード電圧ＶＡ１２が安定化されるまで消耗される電荷量は、図４（ｃ）に示されるように、ピクセルＥ１１のアノード電圧ＶＡ１１が安定化されるまで消耗される電荷量と実質的に同一である。

要するに、本発明の発光素子駆動方法では、従来の発光素子駆動方法と違って、データラインの放電電圧及びプリチャージ電圧が該当ピクセルのカソード電圧によって変わる。従って、ピクセルが同じ輝度で発光するように既設定された場合、上記ピクセルはそのカソード電圧に関係なく実質的に同じ輝度で発光する。従って、本発明の発光素子に含まれたパネル８００にはクロストーク現象及び櫛形が生じない。
図１０は本発明の好ましい第６実施形態に係る発光素子を図示したブロック図である。
図１０を参照すれば、本発明の発光素子は、パネル１０００、制御部１００２、第１スキャン駆動部１００４、第２スキャン駆動部１００６、放電部１００８、プリチャージ部１０１０及びデータ駆動部１０１２を含む。

放電部１００８を除く他の構成要素は、第５の実施形態の構成要素と同様なので、以下説明を省略する。
放電部１００８は、サブ放電部１０２０、スイッチング部１０２２及び放電レベル部１０２４を含む。

放電レベル部１０２４は、複数のスイッチＳＷ１〜ＳＷ１２を含む。サブ放電部１０２０はデータラインＤ１〜Ｄ６に所定電圧を供給する。スイッチング部１０２２はスイッチＳＷ１５、ＳＷ１６を含む。

以下、放電過程に係る放電部１００８の動作を詳述する。
まず、ＯＰアンプの第１入力端が、第１電圧Ｖ_Hを有する第１電圧源に接続されたとき、スイッチＳＷ１５及びスイッチＳＷ１、ＳＷ３、ＳＷ５、ＳＷ７、ＳＷ９、ＳＷ１１がターン−オンされ、他のスイッチＳＷ２、ＳＷ４、ＳＷ６、ＳＷ８、ＳＷ１０、ＳＷ１２、ＳＷ１６がターン−オフされる。

この場合、データラインＤ１〜Ｄ６間の抵抗Ｒ_D1は、第１抵抗値を有する。反面に、上記ＯＰアンプの第２入力端が、第２電圧Ｖ_Lを有する第２電圧源に接続されたとき、スイッチＳＷ２、ＳＷ４、ＳＷ６、ＳＷ８、ＳＷ１０、ＳＷ１２、ＳＷ１６は、ターン−オン、他のスイッチＳＷ１、ＳＷ３、ＳＷ５、ＳＷ７、ＳＷ９、ＳＷ１１、ＳＷ１５は、ターン−オフされる。この場合、データラインＤ１〜Ｄ６間の抵抗Ｒ_D2は、上記第１抵抗値と異なる第２抵抗値を有する。好ましくは、上記第２抵抗値が上記第１抵抗値より大きい。このことは、データラインＤ１〜Ｄ６に対応する放電レベルが、図８（ａ）に示されるように、一定勾配を有するように十分な時間を確保するからでる。
放電過程は第５の実施形態の放電過程と同様なので、以下説明を省略する。

図１１は、本発明の好ましい第７実施形態に係る発光素子を図示したブロック図である。
図１１を参照すれば、本発明の発光素子は、パネル１１００、制御部１１０２、第１スキャン駆動部１１０４、第２スキャン駆動部１１０６、放電部１１０８、プリチャージ部１１１０及びデータ駆動部１１１２を含む。

放電部１１０８を除く他の構成要素は、第５の実施形態の構成要素と同じ機能を遂行するので、以下説明を省略する。
放電部１１０８は、第１サブ放電部１１２０、第２サブ放電部１１２２及び放電レベル部１１２４を含む。

第１サブ放電部１１２０は、データラインＤ１〜Ｄ６を所定放電レベルまで同一に放電する。例えば、第１サブ放電部１１２０は、図１１に示されるように、ツェナーダイオードを利用してツェナーダイオードのツェナー電圧までデータラインＤ１〜Ｄ６を放電する。

第２サブ放電部１１２２及び放電レベル部１１２４は、第５の実施形態の構成要素と同様なので、以下説明を省略する。

以下、第５の実施形態の発光素子と第７実施形態の発光素子を比較する。
第５の実施形態で、発光素子は、上記ＯＰアンプから出力される電流のみを利用してカソード電圧ＶＣ１１〜ＶＣ６４を補償し、これにより、上記発光素子の消費電力が大きい。しかし、第７実施形態で、発光素子がツェナーダイオードを利用してデータラインＤ１〜Ｄ６を所定放電電圧まで放電した後、上記ＯＰアンプを利用してカソード電圧ＶＣ１１〜ＶＣ６４を補償するので、第７実施形態の発光素子が第５の実施形態の発光素子より消費電力が低い。

図１２は本発明の好ましい第８実施形態に係る発光素子を図示したブロック図である。
図１２を参照すれば、本発明の発光素子は、パネル１２００、制御部１２０２、スキャン駆動部１２０４、放電部１２０６、プリチャージ部１２０８及びデータ駆動部１２１０を含む。

上記発光素子の構成要素は、上記第５の実施形態の構成要素と同様の機能を遂行するので、以下説明を省略する。

第８実施形態の発光素子では、スキャン駆動部が両方向に形成される他の実施形態と違って、スキャン駆動部１２０４が、図１２に示されるように、パネル１２００の一方向に形成される。

以上で説明した本発明は、例示の目的のために開示されたものであり、本発明に対する通常の知識を有した当業者であるならば、本発明の思想と範囲内で様々な修正、変更、付加が可能である。従って、このような修正、変更及び付加は本発明の特許請求の範囲に属するものである。

従来の発光素子を図示したブロック図である。 図１の発光素子を概略的に図示した回路図である。 図１の発光素子を概略的に図示した回路図である。 図１の発光素子の駆動過程を図示したタイミングダイヤグラムである。 図１の発光素子の駆動過程を図示したタイミングダイヤグラムである。 本発明の好ましい第１の実施形態に係る発光素子を図示したブロック図である。 図３(a)の放電部の動作に係る放電レベルグラフを図示した図である。 図３(a)の発光素子を概略的に図示した回路図である。 図３(a)の発光素子を概略的に図示した回路図である。 図３(a)の発光素子の駆動過程を図示したタイミングダイヤグラムである。 図３(a)の発光素子の駆動過程を図示したタイミングダイヤグラムである。 本発明の好ましい第２の実施形態に係る発光素子を図示したブロック図である。 本発明の好ましい第３の実施形態に係る発光素子を図示したブロック図である。 本発明の好ましい第４の実施形態に係る発光素子を図示したブロック図である。 本発明の好ましい第５の実施形態に係る発光素子を図示したブロック図である。 図８(a)の放電部の動作に係る放電レベルグラフを図示した図である。 図８(a)の発光素子を概略的に図示した回路図である。 図８(a)の発光素子を概略的に図示した回路図である。 本発明の好ましい第６実施形態に係る発光素子を図示したブロック図である。 本発明の好ましい第７実施形態に係る発光素子を図示したブロック図である。 本発明の好ましい第８実施形態に係る発光素子を図示したブロック図である。

符号の説明

３００ パネル
３０２ 制御部
３０４ 第１スキャン駆動部
３０６ 第２スキャン駆動部
３０８ 放電部
３１０ プリチャージ部
３１２ データ駆動部
３２０ サブ放電部
３２２ 放電レベル部
Ｄ１〜Ｄ６ データライン
Ｅ１１〜Ｅ６４ ピクセル
Ｓ１〜Ｓ４ スキャンライン
ＳＷ１〜ＳＷ８ スイッチ

Claims (32)

1. 第１方向に配列されたデータラインと、
   前記第１方向と異なる第２方向に配列されたスキャンラインと、
   前記データラインと前記スキャンラインとが交差する領域に形成される複数のピクセルと、
   少なくとも一つのデータラインを放電時間中の第１サブ放電時間の間、第１放電電圧に放電し、前記放電時間中の第２サブ放電時間の間、前記第１放電電圧を前記第２放電電圧に変える放電部とを含み、
   前記第２放電電圧は、前記第１放電電圧と異なることを特徴とする発光素子。
2. 前記第２放電電圧は、前記データラインに対応するピクセルのカソード電圧によって設定されることを特徴とする請求項1に記載の発光素子。
3. 前記放電部は、
   前記第１サブ放電時間の間、前記データラインに前記第１放電電圧に対応する第１出力電圧を供給し、前記第２サブ放電時間の間、前記データラインに前記第２放電電圧に対応する第２出力電圧を供給するサブ放電部と、
   前記データラインと前記サブ放電部と間の接続をスイッチングする放電レベル部と、を含むことを特徴とする請求項1に記載の発光素子。
4. 前記サブ放電部は、ＯＰアンプを含み、
   前記ＯＰアンプの入力端は、第１電圧を有する第１電圧源または前記第１電圧と異なる第２電圧を有する第２電圧源に接続されることを特徴とする請求項３に記載の発光素子。
5. 前記放電部は、
   前記第１サブ放電時間の間、前記データラインに前記第１放電電圧に対応する第１出力電圧を供給し、前記第２サブ放電時間の間、前記データラインに前記第２放電電圧に対応する第２出力電圧を供給するサブ放電部と、
   前記データラインと前記サブ放電部の接続をそれぞれスイッチングする複数のスイッチを有する放電レベル部と、を含むことを特徴とする請求項１に記載の発光素子。
6. 前記スイッチは、前記第１サブ放電時間の間、前記データラインと前記サブ放電部を接続し、前記第２サブ放電時間の間、Ｎ（１以上の整数）個単位で順にターン−オフされることを特徴とする請求項５に記載の発光素子。
7. 前記データライン中の第１最外側データラインに対応するピクセルのカソード電圧が、第２最外側データラインに対応するピクセルのカソード電圧より大きく、前記第１放電電圧が、前記第２放電電圧より小さい場合、
   前記スイッチは、前記第２サブ放電時間の間、前記第２最外側データラインから前記第１最外側データラインの方向に、Ｎ個単位で順にターン−オフされることを特徴とする請求項６に記載の発光素子。
8. 前記データライン中の第１最外側データラインに対応するピクセルのカソード電圧が、第２最外側データラインに対応するピクセルのカソード電圧より大きく、前記第１放電電圧が、前記第２放電電圧より大きい場合、
   前記スイッチは、前記第２サブ放電時間の間、前記第１最外側データラインから前記第２最外側データラインの方向に、Ｎ個単位で順にターン−オフされることを特徴とする請求項８に記載の発光素子。
9. 前記サブ放電部は、ＯＰアンプを含み、
   前記ＯＰアンプの入力端は、第１電圧を有する第１電圧源または前記第１電圧と異なる第２電圧を有する第２電圧源に接続されることを特徴とする請求項５に記載の発光素子。
10. 前記放電部は、
    前記第１サブ放電時間の間、前記データラインに前記第１放電電圧に対応する第１出力電圧を供給し、前記第２サブ放電時間の間、前記データラインに前記第２放電電圧に対応する第２出力電圧を供給するサブ放電部と、
    前記第１サブ放電時間の間、前記データラインと前記サブ放電部を接続する複数の第１スイッチ、及び前記第２サブ放電時間の間、前記データラインと前記サブ放電部を接続する複数の第２スイッチを有する放電レベル部と、を含むことを特徴とする請求項１に記載の発光素子。
11. 前記第１スイッチが前記サブ放電部と前記データラインを接続する時、前記データライン間の抵抗は、第１抵抗値を有し、前記第２スイッチが前記サブ放電部と前記データラインを接続するとき、前記データライン間の抵抗は、前記第１抵抗値と異なる第２抵抗値を有することを特徴とする請求項１０に記載の発光素子。
12. 前記第２抵抗値は、前記第１抵抗値より大きいことを特徴とする請求項１１に記載の発光素子。
13. 前記放電部は、
    前記データラインを所定放電電圧まで放電する第１サブ放電部と、
    前記第１サブ放電時間の間、前記データラインに前記第１放電電圧に対応する第１出力電圧を供給し、前記第２サブ放電時間の間、前記データラインに前記第２放電電圧に対応する第２出力電圧を供給する第２サブ放電部と、を含むことを特徴とする請求項１に記載の発光素子。
14. 前記第１サブ放電部は、
    前記データラインに接続されるツェナーダイオードを含み、
    前記第２サブ放電部は、
    その入力端が第１電圧を有する第１電圧源または第１電圧と異なる第２電圧を有する第２電圧源に接続されるＯＰアンプを含むことを特徴とする請求項１３に記載の発光素子。
15. 第１方向に配列されたデータラインと、
    前記第１方向と異なる第２方向に配列されたスキャンラインと、
    前記データラインと前記スキャンラインとが交差する領域に形成される複数のピクセルと、
    前記データラインが該当ピクセルのカソード電圧に対応する放電電圧を有するように、前記データラインにＭ（２つ以上の整数）ビットデータに対応する出力電圧を供給する放電部と、を含むことを特徴とする発光素子。
16. 前記放電部は、
    前記データラインにＭビットデータに対応する出力電圧を供給するサブ放電部と、
    前記サブ放電部と前記データラインと間の接続をスイッチングする複数のスイッチを有する放電レベル部と、を含むことを特徴とする請求項１５に記載の発光素子。
17. 前記スイッチは、放電時間中の第１サブ放電時間の間、前記データラインと前記サブ放電部を接続し、前記放電時間中の第２サブ放電時間の間、Ｎ（１以上の整数）個単位で順にターン−オフされることを特徴とする請求項１６に記載の発光素子。
18. 前記データライン中の第１最外側データラインに対応するピクセルのカソード電圧が、第２最外側データラインに対応するピクセルのカソード電圧より大きく、前記第１サブ放電時間の間、前記データラインに前記Ｍビットデータ中の最下位データに対応する出力電圧が供給された場合、
    前記スイッチは、前記第２サブ放電時間の間、前記第２最外側データラインから前記第１最外側データラインの方向に、Ｎ個単位で順にターン−オフされることを特徴とする請求項１７に記載の発光素子。
19. 前記データライン中の第１最外側データラインに対応するピクセルのカソード電圧が、第２最外側データラインに対応するピクセルのカソード電圧より大きく、前記第１サブ放電時間の間、前記データラインに前記Ｍビットデータ中の最上位データに対応する出力電圧が供給された場合、
    前記スイッチは、前記第２サブ放電時間の間、前記第１最外側データラインから前記第２最外側データラインの方向に、Ｎ個単位で順にターン−オフされることを特徴とする請求項１７に記載の発光素子。
20. 前記サブ放電部は、
    前記Ｍビットデータによって所定電圧を出力するデジタル−アナログ変換器と、
    前記デジタル−アナログ変換器から出力された電圧によって前記データラインに前記出力電圧を供給するＯＰアンプと、を含むことを特徴とする請求項１６に記載の発光素子。
21. 前記デジタル−アナログ変換器の入力端中の第１入力端は、第１電圧を有する第１電圧源に接続され、第２入力端は、前記第１電圧より小さい第２電圧を有する第２電圧源に接続されることを特徴とする請求項２０に記載の発光素子。
22. 前記放電レベル部は、
    放電時間中の第１サブ放電時間の間、前記データラインと前記サブ放電部を接続する複数の第１スイッチと、
    前記放電時間中の第２サブ放電時間の間、前記データラインと前記サブ放電部を接続する複数の第２スイッチと、を含むことを特徴とする請求項１６に記載の発光素子。
23. 前記第１スイッチが前記サブ放電部と前記データラインを接続するとき、前記データライン間の抵抗は、第１抵抗値を有し、前記第２スイッチが、前記サブ放電部と前記データラインを接続するとき、前記データライン間の抵抗は、前記第１抵抗値と異なる第２抵抗値を有することを特徴とする請求項２２に記載の発光素子。
24. 前記第２抵抗値は、前記第１抵抗値より大きいことを特徴とする発請求項２３に記載の光素子。
25. 前記放電部は、
    前記データラインを所定放電電圧まで放電する第１サブ放電部と、
    前記データラインに前記Ｍビットデータに対応する出力電圧を供給する第２サブ放電部と、
    前記サブ放電部と前記データラインと間の接続をスイッチングする複数のスイッチを有する放電レベル部と、を含むことを特徴とする請求項１５に記載の発光素子。
26. 前記第１サブ放電部は、
    前記データラインに接続されるツェナーダイオードを含み、
    前記第２サブ放電部は、
    前記Ｍビットデータによって所定電圧を出力するデジタル−アナログ変換器と、
    前記デジタル−アナログ変換器から出力された電圧によって前記データラインに前記出力電圧を供給するＯＰアンプと、を含むことを特徴とする請求項２５に記載の発光素子。
27. データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、
    放電時間中の第１サブ放電時間の間、少なくとも一つのデータラインに第１出力電圧を供給して前記データラインを第１放電電圧まで放電する段階、及び
    前記放電時間中の第２サブ放電時間の間、前記データラインに第２出力電圧を供給して前記第１放電電圧を第２放電電圧に変える段階を含み、
    前記第２放電電圧が前記第１放電電圧と異なることを特徴とする発光素子駆動方法。
28. 前記第２放電電圧は、該当ピクセルのカソード電圧に対応するレベルを有することを特徴とする請求項２７に記載の発光素子駆動方法。
29. 前記発光素子駆動方法は、
    前記データラインを、ツェナーダイオードを用いて所定放電電圧まで放電する段階を、さらに含むことを特徴とする請求項２７に記載の発光素子駆動方法。
30. データラインとスキャンラインとが交差する発光領域に形成される複数のピクセルを含む発光素子を駆動する方法において、
    Ｍ（２以上の整数）ビットデータ中の第１データを選択する段階、
    前記選択された第１データに対応する第１出力電圧を少なくとも一つのデータラインに供給する段階、
    前記Ｍビットデータ中の第２データを選択する段階、及び
    前記選択された第２データに対応する第２出力電圧を前記データラインに供給する段階を含むことを特徴とする発光素子駆動方法。
31. 前記第１出力電圧を前記データラインに供給する段階は、
    前記選択された第１データによって前記第１データに対応する第１電圧を出力する段階、及び前記出力された第１電圧によって前記第１出力電圧を前記データラインに供給する段階を含み、
    前記第２出力電圧を前記データラインに供給する段階は、
    前記選択された第２データによって前記第２データに対応する第２電圧を出力する段階、及び前記出力された第２電圧によって前記第２出力電圧を前記データラインに供給する段階を含むことを特徴とする請求項３０に記載の発光素子駆動方法。
32. 前記発光素子駆動方法は、
    前記データラインを所定放電電圧まで放電する段階を、さらに含むことを特徴とする請求項３０に記載の発光素子駆動方法。
    

Images