JP2007295215A - パディング処理回路 - Google Patents

Abstract

【課題】ＭＢ単位でＨ.２６４に規定されたパディング処理を行う際、ＳＤＲＡＭインターフェース内のパディング処理部でパディング処理を行う方法は、ＳＤＲＡＭインターフェースのパフォーマンスを低下させるため回路化には不向きである。
【解決手段】Ｈ.２６４のインター予測復号化部内に設けられたレジスタ６２−１〜６２−９は、輝度フィルタ６６のフィルタリング処理に必要な最小ブロックサイズの参照画像データを一時保持する。動きベクトルが参照画像の画像領域外を指定したときには、その画像領域外の領域に一番近い有効画像領域内の画像境界データをＲＡＭから読み出し、読み出した画像データをレジスタ６２−１〜６２−９のうち空いているレジスタに一時格納する。このレジスタの出力画像データは、ラインセレクタ６３、カウンタ６４及びシフト回路６５によりパディング処理して輝度フィルタ６６のフィルタリング処理単位で出力する。
【選択図】図６

Description

本発明はパディング処理回路に係り、特に動画像符号化の国際規格であるＨ．２６４（ＭＰＥＧ４ ＡＶＣ）においてフレーム間予測復号化時（インター予測復号化時）の参照画像をメモリから取得する際、動きベクトルが画像領域外を指定したときに画像領域外の領域を埋めるパディング処理を行うパディング処理回路に関する。

動画像符号化の国際規格であるＨ.２６４（ＭＰＥＧ４ ＡＶＣ）においては、符号化側において、符号化対象の動画像信号の画面間の冗長情報を削減する動き補償フレーム間予測と、上記動画像信号の画面内の画素そのものが持つ冗長情報を削減する離散コサイン変換（ＤＣＴ）と、これらにより時間的冗長情報と空間的冗長情報とが削減された信号に対して可変長符号化を行うエントロピー符号化とを組み合わせたハイブリッド符号化を行い、圧縮符号化信号を得る。

ここで、上記の動き補償フレーム間予測では、動画像信号の画面内の情報及びイントラ予測器からの予測情報を利用したイントラ予測符号化と、過去に符号化したピクチャを参照画像とし、現在符号化対象となっているピクチャに対する予測を所定のブロック単位で行い、得られた予測ピクチャと符号化対象ピクチャとの差分ピクチャに対して符号化を行う前方向予測符号化と、過去と未来の双方向に限らず、任意の符号化された２枚のフレームを参照し、現在符号化対象となっているピクチャに対する予測を所定のブロック単位で行い、得られた予測ピクチャと符号化対象ピクチャとの差分ピクチャに対して符号化を行う双予測符号化のいずれかが行われる。後者の前方向予測符号化と双予測符号化とはインター予測符号化と呼ばれる。

また、復号化装置では、上記の圧縮符号化信号である符号化ビットストリームに対して所定の構文構造に基づいて符号化情報の多重化分離を行い、その多重化分離後の情報に対して、所定のエントロピー復号化を行い、少なくとも、量子化後情報、動きベクトル情報、及び所定の構文構造を構成するために必要なパラメータ情報を生成し、これにより得られた量子化後情報に対して逆量子化、逆直交変換を順次行うことにより、１フレーム分の復号差分ピクチャを生成した後、エントロピー復号化手段から取得した動きベクトル情報に基づいて参照ピクチャから予測ピクチャを生成し、その予測ピクチャと復号差分ピクチャとを合成して復号動画像信号を生成した後、少なくとも１ピクチャ分の復号動画像信号を参照ピクチャとしてフレームメモリに格納する。

ここで、インター予測復号化の際には、インター予測符号化した際に得た、復号化対象ピクチャ内の予測対象ブロックと同じ空間位置に存在する参照画像（参照ピクチャ）内のブロックの相対位置を示す動きベクトル情報を取得し、動きベクトル情報に基づいて参照画像から予測ピクチャを生成し、その予測ピクチャと復号差分ピクチャとを合成して復号動画像信号を生成する。

このとき、動きベクトル情報が参照画像の画像領域外を指定したときには、参照画像が存在しないため、その画像領域外の領域を埋めるパディング処理を行う。このパディング処理を行うためには、参照画像を数フレーム記憶するために使用するシンクロナス・ダイナミック・ランダム・アクセス・メモリ（ＳＤＲＡＭ）などの大容量メモリにアクセスするための回路であるメモリインターフェース回路と、インター予測復号化ブロックとの間にデータの受け渡し用のランダム・アクセス・メモリ（ＲＡＭ）を使用して参照画像の読み出しが行われる。

図１１は従来のパディング処理回路の一例の構成図を示す。同図において、ＳＤＲＡＭ（不図示）から画像データを読み出すＳＤＲＡＭインターフェース回路１とインター予測復号化を行うインター予測復号化部４との間に、ＳＤＲＡＭインターフェース回路１からの画像データを一時記憶してからインター予測復号化部４へ供給するデータ受け渡し用の２ポート（ｐｏｒｔ）のＲＡＭ３が設けられている。ＳＤＲＡＭインターフェース回路１内にパディング処理部２が設けられており、動きベクトルが画像領域外を指定したときに画像領域外の領域を埋めるパディング処理を行う。

ここで、上記の予測ピクチャを用いたインター予測復号化を高速に行うためにはＳＤＲＡＭインターフェース回路１がパディング処理部２によるパディング処理後の画像イメージをＲＡＭ３に受け渡す。またはＳＤＲＡＭインターフェース回路１とインター予測復号化部４の間でパディング処理を行い、ＲＡＭ３にパディング処理後の画像イメージを詰め替えるなどの方法が考えられる。

また、マクロブロック（横方向１６画素、縦方向１６画素）単位でオブジェクト領域外のデータを復号する際、画像データが存在するオブジェクトとの境界データを使用して埋めるパディング処理を行うパディング処理回路も従来知られている（例えば、特許文献１参照）。

特開２００１−３０９３８２号公報

上記の特許文献１記載のパディング処理回路ではパディング処理を行う際オブジェクトのパターン抽出を行い、パディングする画素を決定し、ＲＡＭへ書き込む。しかるに、Ｈ.２６４でのパディング処理は復号の際、動きベクトルが参照ピクチャの領域外を指したとき、画像境界部分のデータを使用して埋める処理をいい、Ｈ.２６４では前述した画像境界画素によりパディングを行うためオブジェクトのパターン抽出などの処理は必要ないため、上記の特許文献１記載のパディング処理回路はＨ.２６４で規定されたパディング処理回路としてそのままでは適用できない。

一方、マクロブロック（ＭＢ）単位でＨ.２６４に規定されたパディング処理を行う際、図１１に示したようにＳＤＲＡＭインターフェース１内のパディング処理部２でパディング処理を行う方法は、ＳＤＲＡＭインターフェース１のパフォーマンスを低下させるため回路化には不向きであると考えられる。

本発明は以上の点に鑑みなされたもので、パディング処理後のデータがＨ.２６４で必要なインター予測復号化のための処理である空間フィルタへの入力になることも考慮した構成で、かつ、メモリインターフェース回路のパフォーマンスを極力落とさずに小規模の構成でパディング処理を行い得るパディング処理回路を提供することを目的とする。

本発明は、上記の目的を達成するため、Ｈ.２６４規格のインター予測復号化時に、圧縮符号化画像信号を局部復号して得られた参照画像データが記憶されている画像記憶手段から読み出された有効画像領域内の参照画像データが一時格納される記憶手段と、パディング処理後の画像データに対して所定のフィルタリング処理を行う空間フィルタが必要とする最小ブロックのサイズの画像データを一時保持する、複数のレジスタからなるレジスタ手段と、Ｈ.２６４規格のインター予測復号化時に、動きベクトルが参照画像データの有効画像領域内を指定したときには、その指定した有効画像領域内の参照画像データを記憶手段から読み出し、動きベクトルが参照画像データの有効画像領域の一部又は全部と共有しない画像領域を指定したときには、その指定した画像領域と有効画像領域との間で共有する部分があるときは、有効画像領域の共有する部分の参照画像データである境界画像データ、又はその指定した画像領域と有効画像領域との間で共有する部分がないときは、指定した画像領域に一番近い有効画像領域内の参照画像データである境界画像データを記憶手段から読み出し、読み出した参照画像データ又は境界画像データを、レジスタ手段を構成する複数のレジスタのうち空いているレジスタに一時格納すると共に、複数のレジスタのすべてに参照画像データ又は境界画像データを一時格納する読み出し／書き込み手段と、レジスタ手段からの参照画像データ又は境界画像データで、動きベクトル情報で指定した画像領域を埋めるパディング処理を行うと共に、空間フィルタのフィルタリング処理単位で出力する出力手段とを備えたことを特徴とする。

この発明では、一画面全領域の参照画像データをレジスタ手段に格納するのではなく、パディング処理後の画像データに対して所定のフィルタリング処理を行う空間フィルタが必要とする最小ブロックのサイズの参照画像データをレジスタ手段に格納するように、読み出すタイミングを調整して記憶手段から読み出した後、レジスタ手段からの画像データをパディング処理して空間フィルタのフィルタリング処理単位で出力する。

本発明によれば、参照画像データが格納される記憶手段から参照画像データを読み出すタイミングを調整してパディング処理を行うことにより、パディング処理を行った完全なブロックデータを一度作成してから空間フィルタを通すのではなく、空間フィルタのフィルタリング処理に必要な最小ブロックのサイズのデータ分だけ読み出してパディング処理した画像データを作成することができ、これによりパディング処理回路の回路規模を縮小し、全体の処理速度を上げることができる。

次に、本発明の一実施の形態について図面と共に説明する。図１は本発明になるパディング処理回路の一実施の形態のブロック図を示す。同図において、本実施の形態のパディング処理回路１１は、Ｈ.２６４規格のインター予測復号化を行うインター予測復号化部１２の内部に設けられている。

また、ＳＤＲＡＭ（図示せず）から画像データを読み出すＳＤＲＡＭインターフェース回路１３とインター予測復号化部１２との間に、ＳＤＲＡＭインターフェース回路１３からの画像データを一時記憶してからインター予測復号化部１２へ供給するデータ受け渡し用の２ポート（ｐｏｒｔ）ＲＡＭ１４が設けられている。また、有効画像のみが２ポートＲＡＭ１４へ読み出される。すなわち、２ポートＲＡＭ１４は、ＳＤＲＡＭインターフェース回路１３により、局部復号された１フレーム分の参照画像データを格納しているＳＤＲＡＭ（図示せず）から読み出された、ブロックマッチングの探索範囲である有効画像領域の参照画像データが格納される。

インター予測復号化部１２はＨ.２６４規格の符号化単位である４ｘ４画素、４ｘ８画素、８ｘ４画素、８ｘ８画素、１６ｘ８画素、８ｘ１６画素、１６ｘ１６画素の各ブロック単位でインター予測復号化を行う。

次に、インター予測復号化を行う場合に必要となるパディング処理回路１１によるパディング処理の画像領域について、４ｘ４画素のブロックの場合を例にとって、図２、図３、図４と共に説明する。図２（ａ）は動きベクトルにより指定された参照画像として必要な４ｘ４画素のブロック２１が、有効画像領域２２内にすべて存在する場合を示す。この場合、パディング処理回路１１は、インター予測復号化に必要な参照画像を画像メモリである２ポートＲＡＭ１４から読み出す際、読み出す画像がすべて図２（ｂ）に示す画像メモリの記憶領域２３内にあることから４ｘ４画素の参照画像２４の全てを２ポートＲＡＭ１４から読み出す。

図３（ａ）は動きベクトルにより指定された参照画像として必要な４ｘ４画素のブロック３１が、有効画像領域３２から大部分はみだしているが、ブロック３１の一部（右下）は有効画像領域３２内にある場合を示す。この場合、参照画像データがない領域、すなわち、有効画像領域３２からはみ出しているブロック３１の部分を、パディング処理回路１１は、画像の境界データ（境界の画像データ）で埋めるため、図３（ｂ）に示す２ポートＲＡＭ１４の記憶画像領域３３と参照ブロックが重なっている部分３４を２ポートＲＡＭ１４から読み出す。

図４（ａ）は動きベクトルにより指定された参照画像として必要な４ｘ４画素のブロック４１が、有効画像領域４２と共有する部分が全くない場合を示す。この場合、パディング処理回路１１は、有効画像領域４２に一番近い境界画像データで参照画像データを埋めるため、図４（ｂ）に示す２ポートＲＡＭ１４の記憶領域４３のうち、有効画像領域４２に一番近い画像境界データ４４を２ポートＲＡＭ１４から読み出す。

パディング処理回路１１は、上記の２ポートＲＡＭ１４から画像データを読み出した後、Ｈ.２６４の場合、動きベクトルで指定された参照画像の位置と参照領域の矩形サイズから画像領域外について図５のようなパディング処理を行う。

図５は参照画像領域が有効画像領域に全く共有する部分がない場合（図４の場合）のパディング処理の例である。図５において、動きベクトルで指定された参照画像の位置からの指定された４×４画素の参照画像取得領域５１と有効画像領域５２との間に全く共有する部分がない場合、パディング処理回路１１は、有効画像領域５２に一番近い境界画像データ（この場合は、有効画像領域５２の左上の角の画素データ）５５を用いて埋めた参照画像領域５３を生成するパディング処理を行う。

このように、ＳＤＲＡＭなどの画像を蓄積した画像メモリから参照画像データを読み出す際、本実施の形態では、ＳＤＲＡＭインターフェース回路１３を介してＳＤＲＡＭから読み出した参照画像データを一時２ポートＲＡＭ１４に格納しておき、動きベクトルが参照画像領域外を指定したとしても、動きベクトルで指定された参照画像領域に対して、有効画像領域内もしくはパディング処理に必要な画像領域周辺部の参照画像データのみを２ポートＲＡＭ１４から読み出して埋めることにより、ＳＤＲＡＭなどの画像メモリへのアクセスを極力減らす構成とすることができる。

また、Ｈ.２６４ではパディング処理を実行した後、輝度信号、色差信号のそれぞれについて、空間フィルタ処理を行うことが規定されている（Ｈ.２６４の規格書JVT(Joint Video Team)-G050r1 8.4.2.2.1、8.4.2.2.2参照）。このため、パディング処理回路１１の出力をこの空間フィルタの入力に適した出力になるよう構成すると、パイプライン動作となり処理速度が向上する。

Ｈ.２６４での最小処理サイズは輝度信号では横方向４画素、縦方向４画素（すなわち、４×４画素）、色差信号では横方向２画素、縦方向２画素（すなわち、２ｘ２画素）である。そのため、上記の空間フィルタは輝度信号については４ｘ４画素、色差信号については２ｘ２画素で処理されるパイプライン動作とすることが望ましいことになる。そこで、本実施の形態では、パディング処理回路１１の出力は輝度信号については４ｘ４フィルタの入力に適した４画素単位、色差信号については２ｘ２フィルタの入力に適した２画素単位の出力を得るように構成するようにする。

図６は、４ｘ４画素単位の輝度信号用空間フィルタ（輝度フィルタ６６）に入力するためのパディング処理回路の実施例１の概略ブロック図を示す。輝度フィルタ６６についてはＨ.２６４で規定される６タップの空間フィルタを用いる（図７（縦方向も同じ））。

図６において、図１の２ポートＲＡＭ１４から読み出された画像データは、パディング処理回路１１内のライン生成回路６１に供給され、各々１ライン分の２１画素の画像データを保存する全部で９つのイネーブル付きラインレジスタ６２−１〜６２−９のうち、どのラインレジスタに出力するかの制御が行われる（換言すると、２ポートＲＡＭ１４から画像データをラインレジスタ６２−１〜６２−９へ読み出すタイミングを調整する。）。この際、左右方向（画面横方向）についてパディング処理のためのデータ（埋める画素数）を与えることにより左右方向（画面横方向）のパディング処理を行う。

なお、９つのラインレジスタ６２−１〜６２−９がすべて一杯になるまで、ライン生成回路６１により２ポートＲＡＭ１４の読み出しとラインレジスタ６２−１〜６２−９の書き込みが行われ、読み出されて使用しない、空いているラインレジスタがあれば、その分の画像データを２ポートＲＡＭ１４から読み出して空いているラインレジスタへ書き込む。このように、本実施例では読み出されて使用しない、空いているラインレジスタに次々と新しい画像データを書き込むため、全てのライン分のラインレジスタを持たなくて済む。

また、パディング処理により埋める縦方向の画素位置の制御については、図６に示すラインセレクタ６３により、ラインレジスタ６２−１〜６２−９の読み出しライン位置を制御することで行い、同時に空間フィルタへの入力ラインを決定する。ラインセレクタ６３により選択された１ラインの画像データはシフト回路６５に供給される。カウンタ６４は”０”から”８”までの値を１ずつ巡回する９つのカウント値を有するカウンタで、シフト回路６５のシフト動作を、カウンタ６４により制御することで、横方向の読み出し画素位置を制御し、パディング処理された画像データを生成して４ｘ４画素ブロック単位で輝度フィルタ６６へ出力させる。なお、輝度フィルタ６６でフィルタリング処理された画像データ（輝度データ）は、図示しない重み付け処理を通して参照マクロバッファへ出力される。

図８は１６ｘ１６画素ブロックを４ｘ４画素ブロック用空間フィルタへ入力する場合の一例を示す。図８に示すように、横方向１６画素、縦方向１６画素の１６ｘ１６画素ブロックは、パディング処理されながら横方向４画素、縦方向４画素の４ｘ４画素ブロックに分解され、それら分解された４ｘ４画素ブロックは、図８に示す番号順に矢印の順番に処理される。

Ｈ.２６４で規定された空間フィルタは、６タップ（ＴＡＰ）の構成のフィルタを画面横方向、画面縦方向に用いるためブロックの左方向に２画素（色差は０画素）、右方向に３画素（色差は１画素）、上方向に２画素（色差は０画素）、下方向に３画素（色差は１画素）のブロックからはみだしたデータが必要になる。

すなわち、図７に示す輝度信号の画素Ｇと画素Ｈの間の画素ｂを６タップフィルタを通して求めるには、ブロックを構成する４画素Ｇ、Ｈ、Ｉ、Ｊだけでなく、そのブロックの左方向にある２画素Ｅ、Ｆを用いて、（Ｅ−５×Ｆ＋２０×Ｇ＋２０×Ｈ−５×Ｉ＋Ｊ）の演算により画素ｂが求められる。また、画素Ｇと画素Ｈの間の画素ａ、ｃを６タップフィルタを通して求めるには、画素ａは（Ｇ＋ｂ＋１）、画素ｃは（Ｈ＋ｂ＋１）で求められる。

同様に、画素Ｈと画素Ｉの間、画素Ｉと画素Ｊの間、画素Ｊと画素Ｋ（画素Ｋは図７には図示されていないが、画素Ｊの右隣に存在する）の間のそれぞれの中間画素を６タップフィルタを通して求めるには、上記と同様の計算を行う。よって、画素Ｊと画素Ｋの間の画素を求めるには、６つの画素Ｈ、Ｉ、Ｊ、Ｋ、Ｌ、Ｍ（画素Ｋ、Ｌ、Ｍは図示せず）が必要となり、ブロックを構成する４つの画素Ｇ、Ｈ、Ｉ、Ｊだけでなく、そのブロックの右方向にある３つの画素Ｋ、Ｌ、Ｍが必要となる。

従って、水平方向４画素について、全ての画素間で上記の画素ｂに相当する中間画素の値を６タップフィルタを通して求めるには、ブロックの左方向に２画素、右方向に３画素分はみ出した画像データが余分に必要になる。上下方向（画面縦方向）についても、同様に考えられるため、ブロックの上方向に２画素、下方向に３画素分はみ出した画像データが余分に必要になる。

更に、色差信号については、正確には４×４画素のブロックにフィルタをかけるためには、５×５画素のブロックが必要になる。つまり、４×４画素のブロックの右方向と下方向にはみ出した各１画素も必要になる。

このため、ＭＢ（マクロブロック（１６ｘ１６画素））の横方向に必要な最大画素数は１６画素＋２画素（左）＋３画素（右）となり、計２１画素となる（縦方向も同様に２１ライン）。また、４ｘ４画素のブロックについて参照画像領域を取得するには、同様に９ｘ９サイズを取得することになるが、上記の通り横方向の最大サイズは２１画素であるため、パディング処理に使用するラインレジスタとしては２１画素分を用意する。ライン方向の処理は４ｘ４画素単位で処理を行うことから９ライン分用意する。従って、図６では、各２１画素分の記憶容量を持つラインレジスタが、６２−１〜６２−９で示すように９ライン分用意されている。

また、横方向（ピクセル方向）に対する画像領域外のパディング処理は、左右の有効領域の境界画素を拡張することで行う。４ｘ４サイズの処理を行った後、８ｘ４画素、１６ｘ４画素など横方向が４画素より大きい場合は、４画素シフトして同じ処理を繰り返す（図８の方向１）。

縦方向（ライン方向）に対する画像領域外のパディング処理は、ラインデータの選択位置とロードタイミングを調整することで行う。４ｘ４サイズより大きい参照画像サイズの場合は、横方向が処理領域の最右の４ｘ４画素の場合、処理領域の最左の下４ラインシフトして同じ処理を繰り返す（図８の方向２）。

この処理により、４ｘ４画素のフィルタ処理後のデータは図９（Ａ）に示すように初めに最左の縦４画素、次に同図（Ｂ）に示すように一画素右の縦４画素、次に同図（Ｃ）に示すように一画素右の縦４画素、次に同図（Ｄ）に示すように一画素右の縦４画素という順番で生成される。

色差信号に対しては、空間フィルタは図１０のように規定されているため、１ラインとして９画素（＝８＋１）、３ライン分（＝２＋１）のレジスタで輝度信号と同様の回路を構成することができる。

すなわち、色差信号用の空間フィルタは１／８画素位置の値を左右上下の周辺４画素から求めるものであり、図１０に示すように、周辺４画素をＡ、Ｂ、Ｃ、Ｄとした場合、横方向の画素ＡとＢの間をｘＦ：（１−ｘＦ）に内分した点をｘ１とすると
ｘ１＝｛Ａ（８−ｘＦ）＋（Ｂ・ｘＦ）｝／８ （ｘＦ＝０／８〜７／８）
となり、横方向の画素ＣとＤの間をｘＦ：（１−ｘＦ）に内分した点をｘ２とすると
ｘ２＝｛Ｃ（８−ｘＦ）＋（Ｄ・ｘＦ）｝／８ （ｘＦ＝０／８〜７／８）
となる。また、上記の内分点ｘ１、ｘ２を縦方向にｙＦ：（１−ｙＦ）に内分した点をｃとすると、
ｃ＝｛（８−ｙＦ）・ｘ１＋（ｘ２・ｙＦ）｝／８ （ｙＦ＝０／８〜７／８）
となる。上記のｃを求めるために上式にｘ１とｘ２の各式を代入してｘ１とｘ２を消去し、更に四捨五入を考慮して整理すると、図１０の下に記載した数式が得られ、この数式に基づいて色差信号用の空間フィルタにより色差信号の値が求められる。

このように、この実施例では、パディング処理を行う際、輝度、色差に使用する空間フィルタを最小ブロックサイズに合わせた構成にすることで、パディング処理後のデータを空間フィルタにそのまま入力できる。

本発明のパディング処理回路の一実施の形態のブロック図である。 参照画像領域が有効画像領域内に存在する場合の一例である。 参照画像領域が有効画像領域に一部かかる場合の一例である。 参照画像領域が完全に有効画像領域外である場合の一例である。 パディング処理の一例を説明する図である。 輝度用パディング処理回路の一実施例の概略ブロック図である。 輝度の６タップフィルタの動作を説明する図である。 輝度の１６ｘ１６画素から４ｘ４画素のブロック生成順序を示す図である。 輝度フィルタによる４ｘ４画素ブロックができる処理の流れを示す図である。 色差フィルタの動作を説明する図である。 従来のパディング処理回路の配置位置の一例を示す図である。

符号の説明

１１ パディング処理回路
１２ インター予測復号化部
１３ ＳＤＲＡＭインターフェース回路
１４ ２ポート(port)ＲＡＭ
６１ ライン生成回路
６２−１〜６２−９ ラインレジスタ
６３ ラインセレクタ
６４ カウンタ
６５ シフト回路
６６ 輝度フィルタ

Claims (1)

1. Ｈ.２６４規格のインター予測復号化時に、圧縮符号化画像信号を局部復号して得られた参照画像データが記憶されている画像記憶手段から読み出された有効画像領域内の参照画像データが一時格納される記憶手段と、
   パディング処理後の画像データに対して所定のフィルタリング処理を行う空間フィルタが必要とする最小ブロックのサイズの画像データを一時保持する、複数のレジスタからなるレジスタ手段と、
   前記Ｈ.２６４規格のインター予測復号化時に、動きベクトルが参照画像データの有効画像領域内を指定したときには、その指定した有効画像領域内の参照画像データを前記記憶手段から読み出し、前記動きベクトルが前記参照画像データの有効画像領域の一部又は全部と共有しない画像領域を指定したときには、その指定した画像領域と前記有効画像領域との間で共有する部分があるときは、前記有効画像領域の共有する部分の参照画像データである境界画像データ、又はその指定した画像領域と前記有効画像領域との間で共有する部分がないときは、前記指定した画像領域に一番近い前記有効画像領域内の参照画像データである境界画像データを前記記憶手段から読み出し、読み出した前記参照画像データ又は前記境界画像データを、前記レジスタ手段を構成する前記複数のレジスタのうち空いているレジスタに一時格納すると共に、前記複数のレジスタのすべてに前記参照画像データ又は前記境界画像データを一時格納する読み出し／書き込み手段と、
   前記レジスタ手段からの前記参照画像データ又は前記境界画像データで、前記動きベクトル情報で指定した画像領域を埋めるパディング処理を行うと共に、前記空間フィルタのフィルタリング処理単位で出力する出力手段と
   を備えた構成のパディング処理回路。
   

Images