JP2007273686A - Method of manufacturing semiconductor device - Google Patents
Method of manufacturing semiconductor device Download PDFInfo
- Publication number
- JP2007273686A JP2007273686A JP2006096829A JP2006096829A JP2007273686A JP 2007273686 A JP2007273686 A JP 2007273686A JP 2006096829 A JP2006096829 A JP 2006096829A JP 2006096829 A JP2006096829 A JP 2006096829A JP 2007273686 A JP2007273686 A JP 2007273686A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plasma
- cvd
- surface modification
- interlayer insulating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、半導体装置の製造方法に関し、特に、配線構造が形成された半導体基板上に層間絶縁膜を形成して平坦化を行う半導体装置の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for manufacturing a semiconductor device in which an interlayer insulating film is formed on a semiconductor substrate on which a wiring structure is formed and planarization is performed.
近年の半導体装置の高集積化、高密度化に伴い、ますます増大する表面段差を緩和するための平坦化技術が重要性を増している。現在、シラン系CVD膜及びTEOS系プラズマCVD膜が層間絶縁膜として主に用いられているが、微細化に伴って、オーバーハング形状やボイドが発生するようになってきた。そのため、成膜時にリフロー形状が得られるTEOS−O3系常圧CVD膜が用いられるようになってきた。 As semiconductor devices have been highly integrated and densified in recent years, planarization techniques for alleviating the increasing surface step are becoming increasingly important. At present, silane-based CVD films and TEOS-based plasma CVD films are mainly used as interlayer insulating films, but overhang shapes and voids have been generated with miniaturization. For this reason, TEOS-O 3 -based atmospheric pressure CVD films that can obtain a reflow shape during film formation have come to be used.
しかし、TEOS−O3系常圧CVD膜は下地材料による依存性が高く、例えば、WSi、Poly−Si上に比べて熱酸化膜やHTO膜等のシリコン酸化膜上では成膜速度が遅くなったり、表面モフォロジーが悪くなったりして、良好な埋め込み形状が得られないといった問題がある。 However, the TEOS-O 3 -based atmospheric pressure CVD film is highly dependent on the base material, and, for example, the deposition rate is slower on a silicon oxide film such as a thermal oxide film or an HTO film than on WSi or Poly-Si. There is a problem that a good embedding shape cannot be obtained due to deterioration of the surface morphology.
このような問題に対して、TEOS−O3系常圧CVD膜の下地依存性をなくし、良好な埋め込みを行うための表面改質技術が種々開示されている。例えば、特許文献1には、下地依存性を打ち消す方法として、基板を加熱した状態で高周波プラズマ照射を行い、表面改質を行う方法が開示されている。また、特許文献2には、第1の電極及び第2の電極に低周波電力及び高周波電力を印加しながら、この第1の電極と第2の電極との間でN2ガスをプラズマ状態にして照射を行い、表面改質を行う方法が開示されている。この特許文献2に記載の方法は、前記特許文献1に記載の方法では、サブミクロンデバイスにおける密集した表面段差上に絶縁膜を形成し、更にその上にTEOS−O3系常圧CVD膜(以下、「オゾンTEOS膜」とも記す。)を形成して埋め込みを行おうとするとボイドが発生し、良好な埋め込み特性が得られないという問題に対してなされたものである。そして、特許文献2の方法を用いることで、サブミクロンデバイスにおける密集した表面段差上であってもボイド無く埋め込むことができ、良質な膜特性を得ることができるというものである。
しかし、上記特許文献1や特許文献2に記載の方法を用いた場合であっても、オゾンTEOS膜をCVD装置で成膜する場合に、成膜レートが遅くなったり、膜厚のウェハ面内均一性が極端に悪化する場合があった。
However, even when the methods described in
そこで本発明は、オゾンTEOS膜をCVD装置で成膜する場合に、高い成膜レートを安定して確保するとともに、均一性良く良好な膜質のオゾンTEOS膜を成膜することが可能な半導体装置の製造方法を提供することを目的とする。 Accordingly, the present invention provides a semiconductor device capable of stably securing a high film formation rate and forming an ozone TEOS film with good uniformity and good quality when forming an ozone TEOS film with a CVD apparatus. It aims at providing the manufacturing method of.
本発明者らは、上記特許文献1や特許文献2に記載の方法を用いた場合であっても、オゾンTEOS膜をCVD装置で成膜する場合に、成膜レートが遅くなったり、膜厚のウェハー面内均一性が極端に悪化する原因について鋭意検討を行った。検討を行う中で、平行平板電極を有するプラズマCVD装置を用いて表面改質処理を実施する場合、前記電極に、例えば、CVD成膜時に堆積した酸化膜やCVD装置内の発塵を抑えるためのプリコート膜等の酸化膜が堆積していると、上記成膜レートの低下、面内均一性の悪化という現象が起こるという事実を見出すに到った。そこで、表面改質処理を実施する前に、CVD装置内に堆積した酸化膜を除去し、その後で、装置内に堆積物の無い状態で表面改質処理を行ったところ、上記課題が解決できることがわかった。
Even when using the methods described in
本発明は上記知見に基づきなされたもので、以下のような特徴を有する。
[1]配線構造が形成された半導体基板上に層間絶縁膜を形成する半導体装置の製造方法であって、配線構造が形成された半導体基板上にプラズマCVDシリコン酸化膜を成膜する第1の層間絶縁膜形成工程と、該第1の層間絶縁膜形成工程により成膜したプラズマCVDシリコン酸化膜の表面改質のためのプラズマ処理を行う表面改質工程と、該表面改質工程により表面の改質が行われたプラズマCVDシリコン酸化膜の上にオゾンTEOS膜を成膜する第2の層間絶縁膜形成工程とを有し、さらに、前記表面改質工程において、表面改質のためのプラズマ処理を行う前に、該プラズマ処理を行う装置内に堆積した堆積物の除去を行うことを特徴とする。
[2]上記[1]に記載の半導体装置の製造方法において、前記第1の層間絶縁膜形成工程の後に、該第1の層間絶縁膜形成工程によりプラズマCVD装置内に堆積した堆積物の除去を行う堆積物除去工程と、該堆積物除去工程により堆積物が除去されたプラズマCVD装置内に所定膜厚のプラズマCVDシリコン酸化膜を堆積させるプリコート工程とをさらに有し、前記表面改質工程におけるプラズマ処理前に行う装置内に堆積した堆積物の除去が、前記プリコート工程により堆積したプラズマCVDシリコン酸化膜を除去するものであることを特徴とする。
The present invention has been made based on the above findings and has the following characteristics.
[1] A method of manufacturing a semiconductor device in which an interlayer insulating film is formed on a semiconductor substrate on which a wiring structure is formed, wherein a plasma CVD silicon oxide film is formed on the semiconductor substrate on which the wiring structure is formed. An interlayer insulation film forming step, a surface modification step for performing plasma treatment for surface modification of the plasma CVD silicon oxide film formed by the first interlayer insulation film formation step, and a surface modification step by the surface modification step. A second interlayer insulating film forming step of forming an ozone TEOS film on the plasma CVD silicon oxide film subjected to the modification, and in the surface modification step, plasma for surface modification Before performing the treatment, deposits accumulated in the apparatus for performing the plasma treatment are removed.
[2] In the method of manufacturing a semiconductor device according to [1], removal of deposits deposited in the plasma CVD apparatus by the first interlayer insulating film forming step after the first interlayer insulating film forming step is performed. A surface removal step, and a pre-coating step of depositing a plasma CVD silicon oxide film having a predetermined thickness in the plasma CVD apparatus from which the deposit has been removed by the deposit removal step. The removal of deposits deposited in the apparatus prior to the plasma treatment in (1) is to remove the plasma CVD silicon oxide film deposited by the pre-coating process.
本発明によれば、オゾンTEOS膜をCVD装置で成膜する場合に、高い成膜レートを安定して確保するとともに、均一性良く良好な膜質のオゾンTEOS膜を成膜することが可能な半導体装置の製造方法が提供される。 According to the present invention, when forming an ozone TEOS film with a CVD apparatus, it is possible to stably ensure a high film formation rate and to form an ozone TEOS film with good uniformity and good film quality. A method of manufacturing a device is provided.
以下、本発明を実施するための最良の形態の一例を説明する。 Hereinafter, an example of the best mode for carrying out the present invention will be described.
図1は、本発明に係る半導体装置の製造方法を説明するための説明図であり、配線構造が形成された半導体基板上に層間絶縁膜を形成する工程を示した断面図である。 FIG. 1 is an explanatory view for explaining a method of manufacturing a semiconductor device according to the present invention, and is a cross-sectional view showing a process of forming an interlayer insulating film on a semiconductor substrate on which a wiring structure is formed.
図1(a)は、半導体基板1上に、Al合金膜2aとTiN等の反射防止膜2bとからなる積層配線による配線構造2が設けられたところの図である。ここで、前記Al合金膜2a及び反射防止膜2bとしては、半導体プロセスにおいて通常用いられるものを用いることができ、特に制限されない。
FIG. 1A is a diagram in which a
図1(b)は、第1の層間絶縁膜形成工程として、図1(a)に示す配線構造2が形成された半導体基板1上に、プラズマCVD膜3を成膜したところの図である。ここで、前記プラズマCVD膜3としては、通常、段差被覆性が良好であるプラズマTEOS−CVD膜が用いられる(以下はプラズマTEOS−CVD膜の場合について主に記載する。)が、これに限定されるものではなく、SiH4系のプラズマCVD膜、その他の絶縁膜を用いても良い。
FIG. 1B shows a plasma CVD film 3 formed on the
図1(c)は、表面改質工程として、前記第1の層間絶縁膜形成工程により成膜したプラズマCVD膜3の表面をプラズマにより処理し、表面改質を行ったところの図である。ここで、前記プラズマ処理は、N2ガスまたはNH3ガスをプラズマ状態にしたものを用いることが好ましい。また、プラズマ処理の条件としては、例えば、高周波(13.56MHz)700W、圧力667Pa、ガス流量として、N2=1500sccm、NH3=100sccm、温度は400℃、及び、処理時間は30秒程度で行う。 FIG. 1C is a diagram showing a surface modification process in which the surface of the plasma CVD film 3 formed in the first interlayer insulating film formation process is treated with plasma as a surface modification process. Here, the plasma treatment is preferably performed using N 2 gas or NH 3 gas in a plasma state. The plasma processing conditions are, for example, high frequency (13.56 MHz) 700 W, pressure 667 Pa, gas flow rate N 2 = 1500 sccm, NH 3 = 100 sccm, temperature 400 ° C., and processing time is about 30 seconds. .
図1(d)は、第2の層間絶縁膜形成工程として、前記表面改質工程により表面の改質が行われたプラズマCVD膜3の上にオゾンTEOS膜4を成膜したところの図である。なお、オゾンTEOS膜の成膜条件としては、例えば、ガス流量として、O3=80 g/m3、O2=0.008sccm、TEOS=0.0018sccm、N2=0.018sccm、温度415 ℃で、堆積膜厚200nm〜400nmで行う。 FIG. 1D is a diagram in which an ozone TEOS film 4 is formed on the plasma CVD film 3 whose surface has been modified by the surface modification process as the second interlayer insulating film formation process. is there. Note that the ozone TEOS film is deposited under the conditions of, for example, a gas flow rate of O 3 = 80 g / m 3 , O 2 = 0.008 sccm, TEOS = 0.0018 sccm, N 2 = 0.018 sccm, and a temperature of 415 ° C. The film thickness is 200 nm to 400 nm.
ここで、本発明は、さらに、上記表面改質工程において、表面改質のためのプラズマ処理を行う前に、このプラズマ処理を行う装置内に堆積した堆積物の除去を行うものである。 Here, the present invention further removes deposits deposited in the apparatus for performing the plasma treatment before performing the plasma treatment for the surface modification in the surface modification step.
図2は、プラズマ処理を行う装置内に堆積した堆積物の除去を行う方法の一例を説明するための説明図であり、プラズマ処理を行う装置の断面を示した図である。なお、図2においては、前記プラズマ処理を行う装置として、プラズマTEOS−CVD装置を用いた場合について説明するが、これに限定されるものではなく、SiH4系のプラズマCVDその他の装置を用いても良い。 FIG. 2 is an explanatory diagram for explaining an example of a method for removing deposits deposited in an apparatus for performing plasma processing, and is a view showing a cross section of the apparatus for performing plasma processing. In FIG. 2, a case where a plasma TEOS-CVD apparatus is used as the apparatus for performing the plasma processing will be described. However, the present invention is not limited to this, and a SiH 4 -based plasma CVD or other apparatus is used. Also good.
以下、図2を用いてプラズマTEOS−CVD装置内に堆積した堆積物の除去手順を説明するが、SiH4系のプラズマCVD装置を用いた場合でも同様である。 Hereinafter, a procedure for removing deposits deposited in the plasma TEOS-CVD apparatus will be described with reference to FIG. 2, but the same applies to the case of using a SiH 4 -based plasma CVD apparatus.
図2に示すように、このプラズマTEOS−CVD装置5は、CVD反応チャンバー6内に、上部電極7と、下部電極8とを備え、前記上部電極7には高周波が印加され、前記下部電極8は接地されている。そして、図2(a)に示すように、前記CVD反応チャンバー6内に、ガス導入系(図示せず)から材料ガスが導入され、前記上部電極7に高周波を印加することで、チャンバー内の材料ガスがプラズマ化され、下部電極8に載せられた半導体基板9上に第1の層間絶縁膜であるプラズマTEOS−CVD膜3’が形成される。
As shown in FIG. 2, the plasma TEOS-CVD apparatus 5 includes an
前記第1の層間絶縁膜であるプラズマTEOS−CVD膜3’が形成された半導体基板9は、成膜後に前記CVD反応チャンバー6内から搬出される。図2(b)は、前記成膜後の半導体基板9が搬出された後のCVD反応チャンバー6内の様子を示した図である。図示するように、CVD反応チャンバー6内、特に電極7,8上には、前記半導体基板9が載っていた以外の部分にプラズマTEOS−CVD膜3’が堆積している。
The
次に、図2(c)に示すように、堆積物除去工程として、前記CVD反応チャンバー6内にクリーニングガスを導入し、そのガスをプラズマ化することで、チャンバー内に堆積したプラズマTEOS−CVD膜を除去する。ここでは、前記半導体基板9上に成膜されたプラズマTEOS−CVD膜の膜厚に応じてクリーニング時間等が調整される。なお、クリーニングの条件等としては、例えば、クリーニングガスはC2F6を用い、ガス流量は、C2F6=600sccm、O2=650sccm、高周波(13.56MHz)900W、圧力は400Paで行う。
Next, as shown in FIG. 2 (c), as a deposit removal step, a cleaning gas is introduced into the
次に、図2(d)に示すように、プリコート工程として、前記堆積物除去工程によりチャンバー内に堆積したプラズマTEOS−CVD膜が除去された、前記CVD反応チャンバー6内に所定膜厚のプラズマCVD膜10を堆積(プリコート)する。前記堆積物除去工程によりクリーニングが行われた直後のCVD反応チャンバー6内には、細かい塵状のパーティクルが飛散している。このパーティクルが、次に成膜される半導体基板上に付着しないように、パーティクルを抑え込む目的で、薄い酸化膜をCVD反応チャンバー6内に堆積する。これがプリコートと呼ばれる工程であり、この処理には、次の成膜を安定化させる役割もある。
Next, as shown in FIG. 2D, as a pre-coating process, the plasma TEOS-CVD film deposited in the chamber by the deposit removing process is removed, and a plasma having a predetermined film thickness is formed in the
ここで、前記プリコートするプラズマCVD膜10の膜厚としては、飛散するパーティクルを抑え込み、次の成膜を安定化させるに十分な膜厚とする必要があるため、通常は、膜厚を100nm程度とすることが好ましい。
Here, as the film thickness of the
次に、図2(e)に示すように、前記プリコート工程によりプリコートされたプラズマCVD膜10の除去を行う。ここでは、前記堆積物除去工程と同様の方法により、プリコートされたプラズマCVD膜の除去を行うことができる。
Next, as shown in FIG. 2E, the
なお、本プリコート膜の除去工程は、プリコートされる膜厚がほぼ一定であり、しかも、薄いプラズマCVD膜であるため、一定の短い時間の処理により確実にプリコートされた膜を除去することが可能となる。 In addition, since the film thickness to be precoated is almost constant and this is a thin plasma CVD film, it is possible to remove the precoated film with certain short time processing. It becomes.
このように、まず、前記第1の層間絶縁膜であるプラズマTEOS−CVD膜を堆積した後のCVD反応チャンバー6内をクリーニングし、プリコート工程によりプリコートを行った後、さらに、そのプリコートされたプラズマCVD膜を除去するという手順を行うことにより、以下の効果を得る。
As described above, first, the inside of the
つまり、従来の方法では、前記第1の層間絶縁膜であるプラズマTEOS−CVD膜は、上述したように、プリコート膜の厚さに比較して厚く成膜され、また、その膜厚もプロセス毎に異なる。従って、前記第1の層間絶縁膜であるプラズマTEOS−CVD膜を堆積した後の段階におけるCVD反応チャンバー6内のクリーニング段階において、チャンバー6内の絶縁膜が付着していない一部の表面に対しても、不要なクリーニングが行われる危険性がある。その場合、チャンバー6の露出した表面がプラズマに曝されることによりダメージを受け、大量のパーティクルを発生させる危険性がある。従って、この状態で表面改質工程を行う半導体基板をCVD反応チャンバー6内に装入した場合には、パーティクルが半導体基板表面に付着するおそれがある。
That is, in the conventional method, the plasma TEOS-CVD film as the first interlayer insulating film is formed thicker than the thickness of the precoat film as described above, and the film thickness is also set for each process. Different. Therefore, in the cleaning step in the
それに対し、本発明では、プリコート膜の膜厚はほぼ一定であることから、それを除去するための時間も一定にすることができる。従って、上記の不要なクリーニングが行なわれない。そのため、プリコート膜の除去を行った後は、表面改質工程を行う半導体基板をCVD反応チャンバー6内に装入した場合でも、パーティクルが半導体基板表面に付着するおそれが少ない。このため、上記手順とすることが好ましい。すなわち、絶縁膜が付着していない一部の表面に対してクリーニングを行う危険性を避けるために、プリコート工程によりプリコートを行った後、さらに、そのプリコートされたプラズマCVD膜を除去するという手順が必要である。
On the other hand, in the present invention, since the film thickness of the precoat film is almost constant, the time for removing it can also be made constant. Therefore, the above unnecessary cleaning is not performed. Therefore, after removing the precoat film, there is little possibility that particles adhere to the surface of the semiconductor substrate even when the semiconductor substrate to be subjected to the surface modification process is inserted into the
次に、図2(f)に示すように、プリコート膜の除去が行われたCVD反応チャンバー6内に表面改質を行う半導体基板9を装入し、表面改質工程として、前記半導体基板9の表面に成膜された第1の層間絶縁膜であるプラズマTEOS−CVD膜3の表面をプラズマにより処理する。なお、表面改質のためのプラズマ処理の方法は上述した通りである。
Next, as shown in FIG. 2F, a
次に、第2の層間絶縁膜形成工程として、表面改質工程により表面の改質が行われたプラズマTEOS−CVD膜3の上にオゾンTEOS膜を成膜する。なお、オゾンTEOS膜の成膜方法は上述した通りである。 Next, as a second interlayer insulating film formation step, an ozone TEOS film is formed on the plasma TEOS-CVD film 3 whose surface has been modified by the surface modification step. The method for forming the ozone TEOS film is as described above.
上記第1の層間絶縁膜であるプラズマTEOS−CVD膜の形成工程、堆積物除去工程、プリコート工程、プリコート膜の除去工程及び表面改質工程を同一の装置内で行う場合の処理手順の一例を以下に示す。なお、以下の処理手順は、枚葉式のCVD装置を用いて、1ロットとしてN枚の半導体基板(ウェハ)を処理する場合の手順の一例であるが、これに限られるものではなく、装置構成、操業条件、運用条件等により種々の処理手順を取り得る。
(1)まず、1枚目のウェハをCVD反応チャンバー内装入しプラズマTEOS−CVD膜の成膜を行う(プラズマTEOS−CVD膜の形成工程)。
(2)次に、CVD反応チャンバー内からウェハを取り出し、ウェハの取り出されたCVD反応チャンバー内の堆積物の除去を行う(堆積物除去工程)。
(3)次に、堆積物の除去されたCVD反応チャンバー内にプリコート膜の堆積を行う(プリコート工程)。
(4)2枚目のウェハを、プリコート膜の堆積されたCVD反応チャンバー内に装入し、上記(1)からの処理を繰り返す。
(5)N枚目まで上記処理が繰り返された後に、N枚目のウェハがCVD反応チャンバー内から搬出された後に行われたプリコート工程でのプリコート膜の除去を行う(プリコート膜の除去工程)。
(6)上記(1)によりプラズマTEOS−CVD膜の成膜が行われたウェハを、プリコート膜の除去が行われたCVD反応チャンバー内に装入し、プラズマTEOS−CVD膜の表面改質を行う(表面改質工程)。
(7)次に、CVD反応チャンバー内からウェハを取り出し、プラズマTEOS−CVD膜の成膜が行われた2枚目のウェハに対して表面改質を行う。
(8)プラズマTEOS−CVD膜の成膜が行われたN枚目のウェハまで上記(7)を繰り返す。
(9)1ロット終了。
An example of a processing procedure when the plasma TEOS-CVD film forming step, the deposit removing step, the pre-coating step, the pre-coating film removing step, and the surface modifying step are performed in the same apparatus. It is shown below. The following processing procedure is an example of a procedure for processing N semiconductor substrates (wafers) as one lot by using a single wafer type CVD apparatus, but is not limited to this. Various processing procedures can be taken depending on the configuration, operating conditions, operating conditions, and the like.
(1) First, the first wafer is placed inside the CVD reaction chamber to form a plasma TEOS-CVD film (plasma TEOS-CVD film formation process).
(2) Next, the wafer is taken out from the CVD reaction chamber, and the deposit in the CVD reaction chamber from which the wafer has been taken out is removed (deposit removal step).
(3) Next, a precoat film is deposited in the CVD reaction chamber from which deposits have been removed (precoat step).
(4) The second wafer is loaded into the CVD reaction chamber on which the precoat film is deposited, and the processing from (1) above is repeated.
(5) After the above process is repeated up to the Nth sheet, the precoat film is removed in the precoat process performed after the Nth wafer is unloaded from the CVD reaction chamber (precoat film removal process). .
(6) The wafer on which the plasma TEOS-CVD film has been formed according to (1) above is loaded into the CVD reaction chamber from which the precoat film has been removed, and surface modification of the plasma TEOS-CVD film is performed. Perform (surface modification step).
(7) Next, the wafer is taken out from the CVD reaction chamber, and surface modification is performed on the second wafer on which the plasma TEOS-CVD film is formed.
(8) The above (7) is repeated up to the Nth wafer on which the plasma TEOS-CVD film is formed.
(9) End of 1 lot.
以上、第1の層間絶縁膜であるプラズマTEOS−CVD膜の形成工程、堆積物除去工程、プリコート工程、プリコート膜の除去工程及び表面改質工程を同一の装置内で行う場合の手順について説明したが、同一装置内で行う場合に限られず、異なる装置で行ってもよい。本発明で重要な点は、表面改質工程において、表面改質のためのプラズマ処理を行う前に、このプラズマ処理を行う装置内に堆積した堆積物、例えば、この装置でCVD膜の成膜を行った際に堆積した酸化膜やCVD装置内の発塵を抑えるためにプリコートを行った際の酸化膜等を除去し、その後で、装置内に堆積物の無い状態で表面改質のためのプラズマ処理を行うことである。 The procedure for performing the plasma TEOS-CVD film forming step, the deposit removing step, the pre-coating step, the pre-coating film removing step and the surface modification step in the same apparatus has been described above. However, it is not limited to the case where it is performed within the same apparatus, and may be performed using different apparatuses. The important point in the present invention is that, in the surface modification step, before the plasma treatment for the surface modification is performed, deposits deposited in the apparatus for performing the plasma treatment, for example, the formation of the CVD film in this apparatus Remove the oxide film deposited during the pre-coating and the oxide film during the pre-coating to suppress dust generation in the CVD device, and then modify the surface without deposits in the device. The plasma treatment is performed.
これにより、その後の第2の層間絶縁膜形成工程においてオゾンTEOS膜を成膜する際に、高い成膜レートを安定して確保するとともに、均一性良く良好な膜質のオゾンTEOS膜を成膜することが可能となる。 As a result, when the ozone TEOS film is formed in the subsequent second interlayer insulating film forming step, a high film formation rate is stably ensured, and an ozone TEOS film having good uniformity and good film quality is formed. It becomes possible.
なお、前記第2の層間絶縁膜であるオゾンTEOS膜の成膜は、表面改質工程が行われるチャンバー内で連続して行ってもよく、異なる装置で行ってもよい。 Note that the formation of the ozone TEOS film as the second interlayer insulating film may be performed continuously in a chamber in which the surface modification process is performed, or may be performed by a different apparatus.
本発明例として上記(1)〜(9)の工程を行ったロットと、比較例として上記(1)〜(9)の工程の内、(5)の工程を行わずに、他は同一条件により処理を行ったロットとに対し、その後に行うオゾンTEOS膜の成膜レート及びオゾンTEOS膜のウェハ面内均一性の評価を行った。 The same conditions except that the lot (1) to (9) as an example of the present invention and the steps (1) to (9) as a comparative example are not performed (5). Thereafter, the film formation rate of the ozone TEOS film and the uniformity of the ozone TEOS film within the wafer surface were evaluated.
本発明例及び比較例とも、オゾンTEOS膜の成膜条件は、以下において同一とした。すなわち、オゾンTEOS膜の成膜条件は、ガス流量として、O3=80g/m3、O2=0.008sccm、TEOS=0.0018sccm、N2=0.018sccm、温度415 ℃とした。 The conditions for forming the ozone TEOS film were the same in the following examples for both the inventive example and the comparative example. That is, the deposition conditions for the ozone TEOS film were as follows: gas flow rates of O 3 = 80 g / m 3 , O 2 = 0.008 sccm, TEOS = 0.0018 sccm, N 2 = 0.018 sccm, and a temperature of 415 ° C.
その結果、オゾンTEOS膜の成膜レートは、本発明例の場合、比較例の1.3倍となった。なお、成膜レートは、成膜後の膜厚を測定し、これを成膜時間で除することにより算出した。 As a result, the deposition rate of the ozone TEOS film was 1.3 times that of the comparative example in the case of the present invention. The film formation rate was calculated by measuring the film thickness after film formation and dividing this by the film formation time.
また、オゾンTEOS膜のウェハ面内均一性を評価したところ、本発明例の場合、例えば、プリコート膜100nmが成膜されている電極に対して、100nm分のクリーニングを行ってプラズマ処理を行った場合には、オゾンTEOS(4000Å)膜の膜厚バラツキは2.5%であった。一方、比較例として、50nm分のクリーニングしか実施しなかった場合は、膜厚バラツキは5%となり、悪化の傾向が見られた。 Further, when the in-wafer uniformity of the ozone TEOS film was evaluated, in the case of the example of the present invention, for example, the electrode on which the precoat film 100 nm was formed was subjected to plasma treatment by cleaning for 100 nm. In this case, the film thickness variation of the ozone TEOS (4000 mm) film was 2.5%. On the other hand, as a comparative example, when only cleaning for 50 nm was performed, the film thickness variation was 5%, and a tendency of deterioration was observed.
なお、このような、ウェハ面内の膜厚均一性が悪くなる傾向(即ち、膜厚のバラツキの増大)は、電極のクリーニングが不十分な場合や、中途半端に行われた場合に発生する。 Such a tendency that the film thickness uniformity in the wafer surface deteriorates (i.e., an increase in film thickness variation) occurs when the cleaning of the electrode is insufficient or when it is performed halfway. .
また、ウェハ面内の膜厚のバラツキは、ウェハ面内の9点の膜厚を測定し、下記の式により算出する。 Further, the film thickness variation in the wafer surface is calculated by the following equation by measuring the film thickness at nine points in the wafer surface.
膜厚のバラツキ=(膜厚最大値−膜厚最小値)/(膜厚最大値+膜厚最小値)×100
以上より、本発明を適用することにより、オゾンTEOS膜の成膜レート及びウェハ面内均一性が共に大きく向上していることが確認された。
Variation in film thickness = (maximum film thickness value−minimum film thickness value) / (maximum film thickness value + minimum film thickness value) × 100
From the above, it was confirmed that application of the present invention greatly improved both the deposition rate of the ozone TEOS film and the uniformity within the wafer surface.
1 半導体基板
2 配線構造
3 プラズマCVD膜
4 オゾンTEOS膜
5 プラズマTEOS−CVD装置
6 CVD反応チャンバー
7 上部電極
8 下部電極
9 半導体基板
DESCRIPTION OF
Claims (2)
配線構造が形成された半導体基板上にプラズマCVDシリコン酸化膜を成膜する第1の層間絶縁膜形成工程と、
該第1の層間絶縁膜形成工程により成膜したプラズマCVDシリコン酸化膜の表面改質のためのプラズマ処理を行う表面改質工程と、
該表面改質工程により表面の改質が行われたプラズマCVDシリコン酸化膜の上にオゾンTEOS膜を成膜する第2の層間絶縁膜形成工程とを有し、
さらに、前記表面改質工程において、表面改質のためのプラズマ処理を行う前に、該プラズマ処理を行う装置内に堆積した堆積物の除去を行うことを特徴とする半導体装置の製造方法。 A method of manufacturing a semiconductor device, wherein an interlayer insulating film is formed on a semiconductor substrate on which a wiring structure is formed,
A first interlayer insulating film forming step of forming a plasma CVD silicon oxide film on the semiconductor substrate on which the wiring structure is formed;
A surface modification step for performing plasma treatment for surface modification of the plasma CVD silicon oxide film formed by the first interlayer insulating film formation step;
A second interlayer insulating film forming step of forming an ozone TEOS film on the plasma CVD silicon oxide film whose surface has been modified by the surface modifying step;
Further, in the surface modification step, before the plasma treatment for surface modification is performed, deposits deposited in the apparatus for performing the plasma treatment are removed.
該堆積物除去工程により堆積物が除去されたプラズマCVD装置内に所定膜厚のプラズマCVDシリコン酸化膜を堆積させるプリコート工程とをさらに有し、
前記表面改質工程におけるプラズマ処理前に行う装置内に堆積した堆積物の除去が、前記プリコート工程により堆積したプラズマCVDシリコン酸化膜を除去するものであることを特徴とする請求項1に記載の半導体装置の製造方法。 A deposit removing step of removing deposits deposited in the plasma CVD apparatus by the first interlayer insulating film forming step after the first interlayer insulating film forming step;
A pre-coating step of depositing a plasma CVD silicon oxide film having a predetermined film thickness in the plasma CVD apparatus from which the deposit is removed by the deposit removing step;
The removal of the deposit deposited in the apparatus performed before the plasma treatment in the surface modification step is to remove the plasma CVD silicon oxide film deposited in the precoat step. A method for manufacturing a semiconductor device.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006096829A JP4597088B2 (en) | 2006-03-31 | 2006-03-31 | Manufacturing method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006096829A JP4597088B2 (en) | 2006-03-31 | 2006-03-31 | Manufacturing method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007273686A true JP2007273686A (en) | 2007-10-18 |
JP4597088B2 JP4597088B2 (en) | 2010-12-15 |
Family
ID=38676182
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006096829A Expired - Fee Related JP4597088B2 (en) | 2006-03-31 | 2006-03-31 | Manufacturing method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4597088B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010283136A (en) * | 2009-06-04 | 2010-12-16 | Toshiba Corp | Method of manufacturing semiconductor device |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05291415A (en) * | 1992-04-07 | 1993-11-05 | Nec Corp | Production of semiconductor device |
JPH08203891A (en) * | 1995-01-27 | 1996-08-09 | Sharp Corp | Fabrication of semiconductor device |
JP2002060950A (en) * | 2000-05-12 | 2002-02-28 | Applied Materials Inc | Method for improving chemical vapor deposition processing |
-
2006
- 2006-03-31 JP JP2006096829A patent/JP4597088B2/en not_active Expired - Fee Related
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05291415A (en) * | 1992-04-07 | 1993-11-05 | Nec Corp | Production of semiconductor device |
JPH08203891A (en) * | 1995-01-27 | 1996-08-09 | Sharp Corp | Fabrication of semiconductor device |
JP2002060950A (en) * | 2000-05-12 | 2002-02-28 | Applied Materials Inc | Method for improving chemical vapor deposition processing |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010283136A (en) * | 2009-06-04 | 2010-12-16 | Toshiba Corp | Method of manufacturing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4597088B2 (en) | 2010-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI674617B (en) | Method for performing plasma treatment process after plasma cleaning process | |
US7780865B2 (en) | Method to improve the step coverage and pattern loading for dielectric films | |
TWI523103B (en) | Method of forming conformal film having si-n bonds on high-aspect ratio pattern | |
US6815374B2 (en) | Method for improving thickness uniformity of deposited ozone-TEOS silicate glass layers | |
US8637410B2 (en) | Method for metal deposition using hydrogen plasma | |
US20040115876A1 (en) | Method of manufacturing silicon carbide film | |
WO2007118026A2 (en) | Step coverage and pattern loading for dielectric films | |
JP2008519431A (en) | Method for protecting silicon or silicon carbide electrode surface from morphology modification during plasma etching process | |
WO2006050482A2 (en) | High-power dielectric seasoning for stable wafer-to-wafer thickness uniformity of dielectric cvd films | |
JP2010205854A (en) | Method of manufacturing semiconductor device | |
JP6325057B2 (en) | Manufacturing method of semiconductor device | |
JP4545107B2 (en) | Method of forming low dielectric constant film with stable film quality | |
JP5238615B2 (en) | Manufacturing method of semiconductor device | |
JP2837087B2 (en) | Thin film formation method | |
TW200425251A (en) | Method for producing semiconductor device and method for cleaning plasma etching device | |
JP4597088B2 (en) | Manufacturing method of semiconductor device | |
KR20080089902A (en) | Cleaning method of apparatus for depositing carbon containing film | |
CN111919284A (en) | System and method for forming metal hard mask in device fabrication | |
EP3617342B1 (en) | Method of depositing silicon nitride | |
JP2742381B2 (en) | Method of forming insulating film | |
JPH07201847A (en) | Formation of thin film | |
WO2022134474A1 (en) | Method for processing semiconductor surface defect and method for preparing semiconductor device | |
KR20180013435A (en) | Method of fabricating amorphous silicon layer | |
JP2002064067A (en) | Conditioned chamber for improving chemical vapor deposition | |
KR100763690B1 (en) | Control method of the high density plasma chemical vapor deposition apparatus for forming a inter-layer dielectric film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090126 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20090213 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20090213 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100909 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100914 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100921 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4597088 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131001 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |