JP2007273566A - Detection device, circuit board, and ic chip - Google Patents

Detection device, circuit board, and ic chip Download PDF

Info

Publication number
JP2007273566A
JP2007273566A JP2006094957A JP2006094957A JP2007273566A JP 2007273566 A JP2007273566 A JP 2007273566A JP 2006094957 A JP2006094957 A JP 2006094957A JP 2006094957 A JP2006094957 A JP 2006094957A JP 2007273566 A JP2007273566 A JP 2007273566A
Authority
JP
Japan
Prior art keywords
detection
chip
pad
terminal
positional deviation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006094957A
Other languages
Japanese (ja)
Inventor
Hideo Takemura
英夫 竹村
Toshiya Aoki
俊也 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2006094957A priority Critical patent/JP2007273566A/en
Publication of JP2007273566A publication Critical patent/JP2007273566A/en
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector

Landscapes

  • Supply And Installment Of Electrical Components (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a detection device which improves precision in detecting positional shift of an IC chip, and also detects the amount of a positional shift, and to provide a circuit board and an IC chip that are the subject of detection. <P>SOLUTION: According to the detection device 1, when the IC chip 30 is mounted on the circuit board 20, a positional shift between a plurality of mounting pads 21a to 21j and a plurality of terminals 31a to 31j is detected using positional shift detecting pads 22a to 22d and 23a to 23d disposed around mounting pads. The detection device 1 has a detection unit 2 and a calculating unit 5. The detection unit 2 supplies an AC current flowing between the positional shift detecting pads 22a to 22d and 23a to 23d and terminals to be connected to the mounting pads to detect a capacitance between the detecting pads 22a to 22d and 23a to 23d and the mounting pads. Based on the capacitance detected by the detection unit 2, the calculating unit 5 detects a positional shift between the mounting pads and the terminals to be connected to the mounting pads, and also calculates an amount of the positional shift. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、ICチップを回路基板に実装する際に生じる位置ズレを検出する検出装置、検出対象となる回路基板及びICチップに関する。   The present invention relates to a detection device that detects a positional shift that occurs when an IC chip is mounted on a circuit board, a circuit board to be detected, and an IC chip.

近年、ICチップの回路基板への実装においては、ICチップの小型化や、実装密度の向上の点から、ワイヤーを用いないフリップチップ方式の採用が増加している。フリップチップ方式においては、ICチップの端子は、回路基板に設けられた実装用パッドに接続される。   In recent years, in mounting an IC chip on a circuit board, the use of a flip chip method without using a wire is increasing from the viewpoint of miniaturization of the IC chip and improvement of the mounting density. In the flip chip method, the terminals of the IC chip are connected to mounting pads provided on the circuit board.

また、このフリップチップ方式を採用した場合は、電気的検査や外観検査によっては検出できない程度のICチップの位置ズレが問題となる。このような位置ズレは、製品出荷時においては問題を生じさせないが、その後の経年変化によって電気的な不良を生じさせる可能性を有している。   In addition, when this flip-chip method is employed, there is a problem of misalignment of the IC chip that cannot be detected by electrical inspection or appearance inspection. Such misalignment does not cause a problem at the time of product shipment, but has a possibility of causing an electrical failure due to subsequent aging.

このため、従来から、ICチップの位置ズレの検出が行われている(例えば、特許文献1参照。)。図11は、従来の位置ズレ検出機能を備えた回路基板の一部を示す図であり、図11(a)は平面図、図11(b)は断面図である。図11(a)では、ICチップ83については外形及び端子のみが示されている。また、ICチップ83の端子にはハッチングが施されている。   For this reason, detection of positional deviation of the IC chip has been conventionally performed (for example, see Patent Document 1). 11A and 11B are diagrams showing a part of a circuit board provided with a conventional positional deviation detection function. FIG. 11A is a plan view and FIG. 11B is a cross-sectional view. In FIG. 11A, only the outer shape and terminals of the IC chip 83 are shown. The terminals of the IC chip 83 are hatched.

図11(a)に示すように、回路基板80には、ICチップ83の実装用パッド81a〜81hが、ICチップ83の端子84a〜84hに対応して設けられている。また、図11(b)に示すように、ICチップ83の端子84a〜84hは配線85に設けられた半田バンプである。更に、ICチップ83の回路基板80への実装は、これらの間に、粘着性を備えた異方導電膜86を配置し、その状態でこれらを加熱及び加圧することによって行われる。この加熱及び加圧により、端子84a〜84hと実装用パッド81a〜81hとは、異方導電膜86中の導電粒子(図示せず)によって電気的に接続される。また、ICチップ83は、異方導電膜86によって回路基板80に接着される。   As shown in FIG. 11A, mounting pads 81 a to 81 h of the IC chip 83 are provided on the circuit board 80 so as to correspond to the terminals 84 a to 84 h of the IC chip 83. Further, as shown in FIG. 11B, the terminals 84 a to 84 h of the IC chip 83 are solder bumps provided on the wiring 85. Furthermore, the IC chip 83 is mounted on the circuit board 80 by disposing an anisotropic conductive film 86 having adhesiveness between them and heating and pressing them in that state. By this heating and pressurization, the terminals 84 a to 84 h and the mounting pads 81 a to 81 h are electrically connected by conductive particles (not shown) in the anisotropic conductive film 86. Further, the IC chip 83 is bonded to the circuit board 80 by an anisotropic conductive film 86.

また、図11(a)に示すように、回路基板80において、4隅の位置にあるパッド(81a、81d、81e、81h)の傍には、位置ズレ検出パッド82a〜82dが設けられている。更に、実装用パッド81a〜81h、及び位置ズレ検出パッド82a〜82dは、検出装置(図示せず)に接続される。検出装置は、パッドと位置ズレ検出パッドとの間で導通が得られると、ICチップ83に位置ズレが生じていると判定する。   In addition, as shown in FIG. 11A, position shift detection pads 82a to 82d are provided beside the pads (81a, 81d, 81e, 81h) at the four corners of the circuit board 80. . Further, the mounting pads 81a to 81h and the positional deviation detection pads 82a to 82d are connected to a detection device (not shown). The detection device determines that a positional shift has occurred in the IC chip 83 when continuity is obtained between the pad and the positional shift detection pad.

例えば、図11に示すように、ICチップ83の各端子84a〜84hそれぞれは、対応する実装用パッド81a〜81hに電気的に接続されているが、ICチップ83には位置ズレが生じているとする。このとき、ICチップ83の位置ズレにより、実装用パッド81eと位置ズレ検出パッド82cとの間は端子84eとによって導通される。検出装置は、この導通を検出することにより、ICチップ83に位置ズレが生じていると判定する。   For example, as shown in FIG. 11, each of the terminals 84a to 84h of the IC chip 83 is electrically connected to the corresponding mounting pads 81a to 81h, but the IC chip 83 is misaligned. And At this time, due to the displacement of the IC chip 83, the mounting pad 81e and the displacement detection pad 82c are electrically connected to each other by the terminal 84e. The detection device determines that a positional shift has occurred in the IC chip 83 by detecting this conduction.

また、近年、ICチップの端子数は年々増加し、更に端子間ピッチは年々狭小化していることから、位置ズレ検出においては、検出精度の向上が求められている。図11(a)及び図11(b)に示した従来の位置ズレ検出において検出精度の向上を図るためには、回路基板において実装用のパッドと位置ズレ検出パッドとの間隙を狭める必要がある。
特開昭61−17547号公報
In recent years, the number of terminals of an IC chip has been increasing year by year, and the pitch between terminals has been narrowing year by year. Therefore, in the detection of positional deviation, improvement in detection accuracy is required. In order to improve the detection accuracy in the conventional positional deviation detection shown in FIGS. 11A and 11B, it is necessary to narrow the gap between the mounting pad and the positional deviation detection pad in the circuit board. .
JP-A 61-17547

図11(b)に示した半田バンプ(ICチップ83の端子)は、通常、メッキやスクリーン印刷によって形成されるため、半田バンプの形成精度の向上には限界がある。また、半田バンプは、ICチップ実装時の加熱及び加圧によって変形するが、変形量は温度や圧力によって大きく変動する。よって、半田バンプの位置や、大きさ、変形後の寸法等を制御することは困難である。このため、実装用のパッドと位置ズレ検出パッドとの間隙を狭めても、実際には、位置ズレの検出精度はそれ程向上しないと考えられる。   Since the solder bumps (terminals of the IC chip 83) shown in FIG. 11B are usually formed by plating or screen printing, there is a limit to improving the formation accuracy of the solder bumps. Further, the solder bump is deformed by heating and pressurization when mounting the IC chip, but the deformation amount greatly varies depending on the temperature and pressure. Therefore, it is difficult to control the position, size, and dimension after deformation of the solder bump. For this reason, even if the gap between the mounting pad and the positional deviation detection pad is narrowed, it is considered that the detection accuracy of the positional deviation is not so much improved in practice.

また、実装用のパッドと位置ズレ検出パッドとの間隙を狭めたことにより、ICチップに位置ズレが生じていないにも拘わらず、半田バンプが位置ズレ検出パッドに接触してしまう事態も生じる。この場合、検出装置は不良品であると判定してしまうため、本来ならば位置ズレの無い良品が不良品として除外されてしまう。この結果、歩留まりが低下し、製造コストの上昇を招いてしまう。   In addition, since the gap between the mounting pad and the positional deviation detection pad is narrowed, the solder bump may come into contact with the positional deviation detection pad even though there is no positional deviation in the IC chip. In this case, since the detection device determines that the product is defective, a non-defective product with no positional deviation is excluded as a defective product. As a result, the yield decreases and the manufacturing cost increases.

また、図11(a)及び図11(b)に示した従来の位置ズレ検出では、ICチップの端子と位置ズレ検出パッドとの間が導通しているか、導通していないかしか判断できず、ICチップのズレ量がどの程度であるか計測することは不可能である。このため、位置ズレを検出しても、このことをICチップ実装用のマウンターに反映することが難しく、位置ズレの解消が図れない。   Further, in the conventional positional deviation detection shown in FIGS. 11A and 11B, it can be determined only whether the terminal of the IC chip and the positional deviation detection pad are conductive or not. It is impossible to measure how much the IC chip is displaced. For this reason, even if a positional deviation is detected, it is difficult to reflect this on the mounter for mounting the IC chip, and the positional deviation cannot be eliminated.

本発明の目的は、上記問題を解消し、ICチップの位置ズレの検出精度の向上を図ると共に、ズレ量をも検出し得る検出装置、検出対象となる回路基板及びICチップを提供することにある。   SUMMARY OF THE INVENTION An object of the present invention is to provide a detection device capable of solving the above-described problems, improving the detection accuracy of positional deviation of an IC chip, and detecting the amount of deviation, a circuit board to be detected, and an IC chip. is there.

上記目的を達成するために本発明における第1の検出装置は、回路基板にICチップを実装する際に、前記回路基板に設けられた複数の実装用パッドとこれらに接続される前記ICチップの複数の端子との間の位置ズレを、前記回路基板のいずれかの実装用パッドの周辺に設けられた位置ズレ検出用パッドを用いて検出する検出装置であって、検出部と、演算部とを備え、前記検出部は、前記位置ズレ検出用パッドと、それが隣接している実装用パッドの接続対象となっている前記端子との間に交流電流を流し、これらの間の静電容量を検出し、前記演算部は、前記検出部が検出した前記静電容量に基づいて、前記位置ズレ検出用パッドが隣接している実装用パッドと、それの接続対象となっている端子との間の位置ズレを検出し、検出した前記位置ズレの量を算出することを特徴とする。   In order to achieve the above object, when mounting an IC chip on a circuit board, the first detection device according to the present invention includes a plurality of mounting pads provided on the circuit board and the IC chip connected to them. A detection device for detecting a positional deviation between a plurality of terminals using a positional deviation detection pad provided around any mounting pad of the circuit board, comprising: a detection unit; a calculation unit; And the detection unit passes an alternating current between the displacement detection pad and the terminal to which the mounting pad adjacent to the detection pad is connected, and a capacitance between them. Based on the capacitance detected by the detection unit, the calculation unit detects whether the position shift detection pad is adjacent to a mounting pad and a terminal to which the pad is connected. Detected the positional deviation between And calculating the amount of serial misalignment.

また、上記目的を達成するために本発明における第2の検出装置は、回路基板にICチップを実装する際において、前記回路基板に設けられた複数個の実装用パッドとこれらに接続される前記ICチップの複数の端子との間の位置ズレを、前記ICチップのいずれかの端子の周辺に設けられた位置ズレ検出用端子を用いて検出する検出装置であって、検出部と、演算部とを備え、前記検出部は、前記位置ズレ検出用端子と、それが隣接している端子の接続対象となっている実装用パッドとの間の静電容量を検出し、前記演算部は、前記検出部が検出した前記静電容量に基づいて、前記位置ズレ検出用端子が隣接している端子と、それの接続対象となっている実装用パッドとの間の位置ズレを検出し、検出した前記位置ズレの量を算出することを特徴とする。   In order to achieve the above object, the second detection apparatus according to the present invention, when mounting an IC chip on a circuit board, and a plurality of mounting pads provided on the circuit board and the above-described mounting pads are connected to them. A detection device that detects a positional deviation between a plurality of terminals of an IC chip using a positional deviation detection terminal provided around any one of the terminals of the IC chip, the detection unit, and a calculation unit The detection unit detects a capacitance between the position shift detection terminal and a mounting pad that is a connection target of a terminal adjacent to the position shift detection terminal, and the calculation unit includes: Based on the capacitance detected by the detection unit, a positional deviation between a terminal adjacent to the positional deviation detection terminal and a mounting pad that is a connection target thereof is detected and detected. Calculating the amount of positional deviation And features.

更に、上記目的を達成するために本発明における回路基板は、ICチップが実装される回路基板であって、前記ICチップに設けられた複数の端子それぞれに接続される複数の実装用パッドと、いずれかの実装用パッドの周辺に配置された位置ズレ検出用パッドとを備え、前記実装用パッドと、前記位置ズレ検出用パッドとは、前記位置ズレ検出用パッドを被覆する絶縁膜によって互いに絶縁されていることを特徴とする。   Furthermore, in order to achieve the above object, a circuit board in the present invention is a circuit board on which an IC chip is mounted, and a plurality of mounting pads connected to each of a plurality of terminals provided on the IC chip, A misalignment detection pad disposed around any of the mounting pads, and the mounting pad and the misalignment detection pad are insulated from each other by an insulating film covering the misalignment detection pad. It is characterized by being.

また、上記目的を達成するために本発明におけるICチップは、回路基板に実装されるICチップであって、前記回路基板に設けられた複数の実装用パッドそれぞれに接続される複数の端子と、いずれかの端子の周辺に配置された位置ズレ検出用端子とを備えていることを特徴とする。   In order to achieve the above object, an IC chip in the present invention is an IC chip mounted on a circuit board, and a plurality of terminals connected to a plurality of mounting pads provided on the circuit board, And a misalignment detection terminal arranged around one of the terminals.

本発明における検出装置では、回路基板の位置ズレ検出用のパッドとICチップの端子との間の静電容量、又はICチップの位置ズレ検出用端子と回路基板の実装用パッドとの間の静電容量が検出される。また、これらの静電容量は、位置ズレの大きさに応じて変化し、静電容量と位置ズレ量との間には一定の関係がある(図4参照)。   In the detection apparatus according to the present invention, the capacitance between the circuit board positional deviation detection pad and the IC chip terminal, or the static capacitance between the IC chip positional deviation detection terminal and the circuit board mounting pad. Capacitance is detected. Moreover, these electrostatic capacitances change according to the magnitude of the positional deviation, and there is a certain relationship between the capacitance and the positional deviation amount (see FIG. 4).

このため、本発明における検出装置は、静電容量の大きさから位置ズレの発生を検出する。本発明における検出装置によれば、従来に比べて高い精度でICチップの位置ズレを検出できる。また、本発明の検出装置によれば、静電容量の大きさから、位置ズレの量を算出でき、どの程度の位置ズレが発生しているかも分かる。   For this reason, the detection apparatus in the present invention detects the occurrence of positional deviation from the magnitude of the capacitance. According to the detection device of the present invention, it is possible to detect the displacement of the IC chip with higher accuracy than in the past. Further, according to the detection apparatus of the present invention, the amount of positional deviation can be calculated from the size of the capacitance, and it is also understood how much positional deviation has occurred.

本発明における第1の検出装置は、回路基板にICチップを実装する際に、前記回路基板に設けられた複数の実装用パッドとこれらに接続される前記ICチップの複数の端子との間の位置ズレを、前記回路基板のいずれかの実装用パッドの周辺に設けられた位置ズレ検出用パッドを用いて検出する検出装置であって、検出部と、演算部とを備え、前記検出部は、前記位置ズレ検出用パッドと、それが隣接している実装用パッドの接続対象となっている前記端子との間に交流電流を流し、これらの間の静電容量を検出し、前記演算部は、前記検出部が検出した前記静電容量に基づいて、前記位置ズレ検出用パッドが隣接している実装用パッドと、それの接続対象となっている端子との間の位置ズレを検出し、検出した前記位置ズレの量を算出することを特徴とする。   When mounting an IC chip on a circuit board, the first detection device according to the present invention is provided between a plurality of mounting pads provided on the circuit board and a plurality of terminals of the IC chip connected thereto. A detection device that detects a positional shift using a positional shift detection pad provided around any of the mounting pads on the circuit board, and includes a detection unit and a calculation unit, and the detection unit includes: A current flowing between the position displacement detection pad and the terminal to be connected to the mounting pad adjacent to the pad, and detecting an electrostatic capacitance between the terminals, and the arithmetic unit Detects a positional deviation between a mounting pad adjacent to the positional deviation detection pad and a terminal to which it is connected based on the capacitance detected by the detection unit. Calculate the amount of detected positional deviation I am characterized in.

上記第1の検出装置においては、前記演算部は、予め求められた静電容量の大きさと位置ズレの量との関係に基づいて、前記検出部が検出した前記静電容量から、前記位置ズレの量を算出するのが良い。この場合、位置ズレの量の算出精度を高めることができる。   In the first detection apparatus, the calculation unit may calculate the positional deviation from the capacitance detected by the detection unit based on a relationship between a capacitance value obtained in advance and an amount of positional deviation. It is better to calculate the amount of. In this case, the calculation accuracy of the amount of positional deviation can be increased.

上記第1の検出装置では、前記回路基板において、前記実装用パッドと、前記位置ズレ検出用パッドとが、前記位置ズレ検出用パッドを被覆する絶縁膜によって絶縁されているのが良い。この場合、位置ズレ検出用パッドとICチップの端子との間の静電容量を増加させることができるため、安定した位置ズレ検出を行うことができ、更に検出精度の向上を図ることができる。また、検出部が流す交流電流の周波数を下げることができるため、検出部のコストダウンを図ることもできる。   In the first detection device, in the circuit board, the mounting pad and the displacement detection pad may be insulated by an insulating film covering the displacement detection pad. In this case, since the electrostatic capacitance between the position shift detection pad and the IC chip terminal can be increased, stable position shift detection can be performed and detection accuracy can be further improved. In addition, since the frequency of the alternating current flowing through the detection unit can be lowered, the cost of the detection unit can be reduced.

上記第1の検出装置においては、前記回路基板において、一の実装用パッドを囲むように二以上の位置ズレ検出用パッドが配置されており、前記検出部が、前記二以上の位置ズレ検出用パッドそれぞれ毎に、それらが隣接している前記実装用パッドの接続対象となっている前記端子との間の静電容量を検出し、前記演算部が、前記二以上の位置ズレ検出用パッドそれぞれ毎に、前記検出部が検出した静電容量から、各位置ズレ検出用パッドと前記一の実装用パッドの接続対象となっている端子との距離を算出し、前記二以上の位置ズレ検出用パッドそれぞれ毎に算出した前記距離を用いて、前記一の実装用パッドと、それの接続対象となっている端子との間の位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出する態様とするのが好ましい。この態様では、位置ズレの方向を検出できるため、検出結果を実装機にフィードバックすることによって、実装機における実装誤差の抑制を図ることができる。   In the first detection device, in the circuit board, two or more positional deviation detection pads are arranged so as to surround one mounting pad, and the detection unit is for detecting the two or more positional deviations. Capacitance between each of the pads and the terminal that is the connection target of the mounting pad adjacent to each other is detected, and the calculation unit is configured to detect the two or more displacement detection pads. Every time, the distance between each positional deviation detection pad and the terminal to be connected to the one mounting pad is calculated from the capacitance detected by the detection unit, and the two or more positional deviation detection purposes are calculated. Using the distance calculated for each pad, a positional shift and its direction between the one mounting pad and a terminal to be connected to it are detected, and the detected amount of the positional shift is determined. Set the calculation mode It is preferred. In this aspect, since the direction of positional deviation can be detected, the mounting error in the mounting machine can be suppressed by feeding back the detection result to the mounting machine.

上記態様においては、前記回路基板において、二以上の実装用パッドが前記二以上の位置ズレ検出用パッドによって囲まれており、前記演算部が、前記二以上の位置ズレ検出用パッドによって囲まれた前記実装用パッドそれぞれについて、前記位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出し、前記検出の結果及び前記算出の結果を用いて、前記ICチップに、その厚み方向に沿った軸を回転軸とする回転ズレが生じていないかどうか判定し、前記回転ズレが生じている場合は、前記回転ズレの量を算出するのが好ましい。この態様では、ICチップの回転ズレについても実装機にフィードバックすることができる。   In the above aspect, in the circuit board, two or more mounting pads are surrounded by the two or more positional deviation detection pads, and the arithmetic unit is surrounded by the two or more positional deviation detection pads. For each of the mounting pads, the positional deviation and its direction are detected, the amount of the detected positional deviation is calculated, and using the detection result and the calculation result, the IC chip is arranged in the thickness direction. It is preferable to determine whether or not there is a rotational deviation with the axis along the axis as the rotational axis. If the rotational deviation has occurred, it is preferable to calculate the amount of the rotational deviation. In this aspect, it is possible to feed back the rotational displacement of the IC chip to the mounting machine.

また、本発明における第2の検出装置は、回路基板にICチップを実装する際において、前記回路基板に設けられた複数個の実装用パッドとこれらに接続される前記ICチップの複数の端子との間の位置ズレを、前記ICチップのいずれかの端子の周辺に設けられた位置ズレ検出用端子を用いて検出する検出装置であって、検出部と、演算部とを備え、前記検出部は、前記位置ズレ検出用端子と、それが隣接している端子の接続対象となっている実装用パッドとの間の静電容量を検出し、前記演算部は、前記検出部が検出した前記静電容量に基づいて、前記位置ズレ検出用端子が隣接している端子と、それの接続対象となっている実装用パッドとの間の位置ズレを検出し、検出した前記位置ズレの量を算出することを特徴とする。   In addition, when mounting the IC chip on the circuit board, the second detection device according to the present invention includes a plurality of mounting pads provided on the circuit board and a plurality of terminals of the IC chip connected thereto. Is a detection device that detects a position shift between the terminals of any one of the IC chips using a position shift detection terminal, and includes a detection unit and a calculation unit, and the detection unit Detects a capacitance between the position deviation detection terminal and a mounting pad that is a connection target of a terminal adjacent to the terminal, and the arithmetic unit detects the detection by the detection unit. Based on the capacitance, the positional deviation between the terminal adjacent to the positional deviation detection terminal and the mounting pad to which the terminal is connected is detected, and the detected amount of the positional deviation is determined. It is characterized by calculating.

上記第2の検出装置においても、前記演算部は、予め求められた静電容量の大きさと位置ズレの量との関係に基づいて、前記検出部が検出した前記静電容量から、前記位置ズレの量を算出するのが良い。この場合も、位置ズレの量の算出精度を高めることができる。   Also in the second detection device, the calculation unit may calculate the positional deviation from the capacitance detected by the detection unit based on a relationship between a capacitance value obtained in advance and an amount of positional deviation. It is better to calculate the amount of. Also in this case, the calculation accuracy of the amount of positional deviation can be improved.

上記第2の検出装置では、前記ICチップにおいて、一の端子を囲むように二以上の位置ズレ検出用端子が配置されており、前記検出部が、前記二以上の位置ズレ検出用端子それぞれ毎に、それらが隣接している前記端子の接続対象となっている前記実装用パッドとの間の静電容量を検出し、前記演算部が、前記二以上の位置ズレ検出用端子それぞれ毎に、前記検出部が検出した静電容量から、各位置ズレ検出用端子と前記一の端子の接続対象となっている実装用パッドとの距離を算出し、前記位置ズレ検出用端子毎に算出した前記距離を用いて、前記一の端子と、それの接続対象となっている実装用パッドとの間の位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出する態様とするのが好ましい。この態様では、位置ズレの方向を検出できるため、検出結果を実装機にフィードバックすることによって、実装機における実装誤差の抑制を図ることができる。   In the second detection device, in the IC chip, two or more positional deviation detection terminals are arranged so as to surround one terminal, and the detection unit is provided for each of the two or more positional deviation detection terminals. In addition, the capacitance between the mounting pads that are the connection targets of the terminals that are adjacent to each other is detected, and the calculation unit is provided for each of the two or more positional deviation detection terminals, From the capacitance detected by the detection unit, the distance between each position deviation detection terminal and the mounting pad that is the connection target of the one terminal is calculated, and the distance calculated for each position deviation detection terminal is calculated. Using the distance, the positional deviation and direction between the one terminal and the mounting pad that is the connection target thereof are detected, and the detected amount of the positional deviation is calculated. preferable. In this aspect, since the direction of positional deviation can be detected, the mounting error in the mounting machine can be suppressed by feeding back the detection result to the mounting machine.

上記態様においては、前記ICチップにおいて、二以上の端子が二以上の位置ズレ検出用端子によって囲まれており、前記演算部が、二以上の位置ズレ検出用端子によって囲まれた前記端子それぞれについて、前記位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出し、前記検出の結果及び前記算出の結果を用いて、前記ICチップに、その厚み方向に沿った軸を回転軸とする回転ズレが生じていないかどうか判定し、前記回転ズレが生じている場合は、前記回転ズレの量を算出するのが好ましい。この態様では、ICチップの回転ズレについても実装機にフィードバックすることができる。   In the above aspect, in the IC chip, two or more terminals are surrounded by two or more positional deviation detection terminals, and the calculation unit is provided for each of the terminals surrounded by two or more positional deviation detection terminals. , Detecting the positional deviation and its direction, calculating the amount of the detected positional deviation, and using the detection result and the calculation result, the axis along the thickness direction of the IC chip is rotated. It is preferable to determine whether or not there is a rotational deviation, and when the rotational deviation occurs, it is preferable to calculate the amount of the rotational deviation. In this aspect, it is possible to feed back the rotational displacement of the IC chip to the mounting machine.

更に、本発明における回路基板は、ICチップが実装される回路基板であって、前記ICチップに設けられた複数の端子それぞれに接続される複数の実装用パッドと、いずれかの実装用パッドの周辺に配置された位置ズレ検出用パッドとを備え、前記実装用パッドと、前記位置ズレ検出用パッドとは、前記位置ズレ検出用パッドを被覆する絶縁膜によって互いに絶縁されていることを特徴とする。   Furthermore, the circuit board in the present invention is a circuit board on which an IC chip is mounted, and a plurality of mounting pads connected to each of a plurality of terminals provided on the IC chip, and any one of the mounting pads. A misalignment detection pad disposed in the periphery, wherein the mounting pad and the misalignment detection pad are insulated from each other by an insulating film covering the misalignment detection pad. To do.

上記本発明における回路基板においては、一の実装用パッドを囲むように二以上の位置ズレ検出用パッドが配置されている態様とできる。また、二以上の実装用パッドが、二以上の位置ズレ検出用パッドによって囲まれている態様とすることもできる。   In the circuit board according to the present invention, two or more misalignment detection pads may be disposed so as to surround one mounting pad. Further, it is possible to adopt an aspect in which two or more mounting pads are surrounded by two or more displacement detection pads.

また、本発明におけるICチップは、回路基板に実装されるICチップであって、前記回路基板に設けられた複数の実装用パッドそれぞれに接続される複数の端子と、いずれかの端子の周辺に配置された位置ズレ検出用端子とを備えていることを特徴とする。   The IC chip in the present invention is an IC chip mounted on a circuit board, and a plurality of terminals connected to each of a plurality of mounting pads provided on the circuit board, and around any one of the terminals. And a positional deviation detection terminal arranged.

上記本発明におけるICチップにおいては、一の端子を囲むように二以上の位置ズレ検出用端子が配置されている態様とすることができる。また、二以上の端子が、二以上の位置ズレ検出用端子によって囲まれている態様とすることもできる。更に、上記本発明におけるICチップは、上記本発明における検出装置を内部に備えている態様であっても良い。   In the IC chip according to the present invention, two or more misalignment detection terminals may be disposed so as to surround one terminal. Further, two or more terminals may be surrounded by two or more positional deviation detection terminals. Further, the IC chip according to the present invention may be provided with the detection device according to the present invention therein.

(実施の形態1)
以下、本発明の実施の形態1における検出装置、回路基板、及びICチップについて、図1〜図7を参照しながら説明する。図1は、本発明の実施の形態1における検出装置の概略構成を示すブロック図である。図2は、図1に示した回路基板の一部分を示す図であり、図2(a)は平面図、図2(b)は図2(a)中の切断線A−A´に沿って切断して得られた断面図である。図1及び図2(a)において、ICチップ30は、その外形及び端子のみが示されている。
(Embodiment 1)
Hereinafter, the detection device, the circuit board, and the IC chip according to Embodiment 1 of the present invention will be described with reference to FIGS. FIG. 1 is a block diagram showing a schematic configuration of a detection apparatus according to Embodiment 1 of the present invention. 2 is a diagram showing a part of the circuit board shown in FIG. 1, FIG. 2 (a) is a plan view, and FIG. 2 (b) is taken along a cutting line AA 'in FIG. 2 (a). It is sectional drawing obtained by cut | disconnecting. 1 and 2A, only the outer shape and terminals of the IC chip 30 are shown.

また、図3は、図1に示した直流抵抗検出部の具体構成の一例を示す回路図である。図4は、回路基板の位置ズレ検出用のパッドとICチップの端子との間の静電容量の変化を示す図である。図5(a)は、図1に示した静電容量検出部の具体構成の一例を示す回路図であり、図5(b)は、図5(a)中に示した整流回路の一例を示す回路図である。   FIG. 3 is a circuit diagram showing an example of a specific configuration of the DC resistance detection unit shown in FIG. FIG. 4 is a diagram illustrating a change in electrostatic capacitance between a pad for detecting a displacement of the circuit board and a terminal of the IC chip. FIG. 5A is a circuit diagram illustrating an example of a specific configuration of the capacitance detection unit illustrated in FIG. 1, and FIG. 5B illustrates an example of the rectifier circuit illustrated in FIG. FIG.

図1に示す検出装置1は、回路基板20上にICチップ30を実装する実装工程で用いられる。図1に示すように、本実施の形態1では、回路基板20は、複数の実装用パッド21a〜21jを備えている。図2(a)及び(b)に示すように、回路基板20は、絶縁膜25が設けられたベース基板24を備えており、実装用パッド21a〜21jは絶縁膜25上に設けられている。ベース基板24としては、ガラス基板、シリコン基板等が挙げられる。   The detection apparatus 1 shown in FIG. 1 is used in a mounting process for mounting an IC chip 30 on a circuit board 20. As shown in FIG. 1, in the first embodiment, the circuit board 20 includes a plurality of mounting pads 21a to 21j. As shown in FIGS. 2A and 2B, the circuit board 20 includes a base substrate 24 on which an insulating film 25 is provided, and mounting pads 21 a to 21 j are provided on the insulating film 25. . Examples of the base substrate 24 include a glass substrate and a silicon substrate.

また、本実施の形態1では、ICチップ30は、複数の実装用パッド21a〜21jそれぞれに接続される複数の端子31a〜31jを備えている。更に、図2(b)に示すように、本実施の形態1においても、ICチップ30の端子31a〜31jは、背景技術において図11(b)に示した例と同様に、配線32に設けられた半球状の半田バンプである。ICチップ30と回路基板20とは、これらの間に介在する異方導電膜33によって、互いに接着されている。   In the first embodiment, the IC chip 30 includes a plurality of terminals 31a to 31j connected to the plurality of mounting pads 21a to 21j, respectively. Furthermore, as shown in FIG. 2B, also in the first embodiment, the terminals 31a to 31j of the IC chip 30 are provided on the wiring 32 in the same manner as the example shown in FIG. 11B in the background art. This is a hemispherical solder bump. The IC chip 30 and the circuit board 20 are bonded to each other by an anisotropic conductive film 33 interposed therebetween.

また、図1に示すように、実装用パッド21a〜21jのうち、実装用パッド21a及び21jの周辺には、位置ズレ検出用パッドが設けられている。具体的には、実装用パッド21aの周辺には、これを囲むように4つの位置ズレ検出用パッド22a〜22dが配置されている(図2(a)参照)。同様に、実装用パッド21jの周辺にも、これを囲むように4つの位置ズレ検出用パッド23a〜23dが配置されている。   Further, as shown in FIG. 1, among the mounting pads 21a to 21j, a misalignment detection pad is provided around the mounting pads 21a and 21j. Specifically, four misalignment detection pads 22a to 22d are arranged around the mounting pad 21a so as to surround the pad 21a (see FIG. 2A). Similarly, four misalignment detection pads 23a to 23d are also arranged around the mounting pad 21j so as to surround the pad 21j.

検出装置1は、これらの位置ズレ検出用パッドを用いて、回路基板20の実装用パッド21aとICチップ30の端子31aとの間の位置ズレ、及び回路基板20の実装用パッド21jとICチップ30の端子31jとの間の位置ズレを検出する。本実施の形態1において、位置ズレとは、ICチップ30の端子が、対応する実装用パッド上の基準位置からズレていることをいう。また、本実施の形態1では、基準位置は、半田バンプの頂点を通る軸が実装用パッドの接触面の中止を通る法線と一致する位置に設定されている。基準位置は特に限定されるものではない。   The detection device 1 uses these position deviation detection pads to use the position deviation between the mounting pad 21a of the circuit board 20 and the terminal 31a of the IC chip 30, and the mounting pad 21j of the circuit board 20 and the IC chip. The positional deviation between 30 terminals 31j is detected. In the first embodiment, the positional shift means that the terminal of the IC chip 30 is shifted from the reference position on the corresponding mounting pad. In the first embodiment, the reference position is set to a position where the axis passing through the apex of the solder bump coincides with the normal passing through the stop of the contact surface of the mounting pad. The reference position is not particularly limited.

このように、本実施の形態1における検出装置1も、図11を用いて説明した従来の検出装置と同様に、実装用パッドの周辺に設けられた位置ズレ検出用パッドを用いて位置ズレの検出を行っている。また、本実施の形態1においても、検出装置1による位置ズレの検出は、電気的検査で問題が生じなかった場合に行われる。但し、本実施の形態1における検出装置1は、位置ズレの検出に加えて、位置ズレの量の算出、及び位置ズレ方向の検出も行うことができる。この点について、以下に説明する。   As described above, the detection device 1 according to the first embodiment also uses the positional displacement detection pad provided around the mounting pad in the same manner as the conventional detection device described with reference to FIG. Detection is in progress. Also in the first embodiment, the position shift detection by the detection device 1 is performed when no problem occurs in the electrical inspection. However, the detection apparatus 1 according to the first embodiment can calculate the amount of positional deviation and detect the positional deviation direction in addition to the detection of the positional deviation. This point will be described below.

図1に示すように、検出装置1は、検出部2と、演算部5とを備えている。本実施の形態1では、検出部2は、ICチップ30の端子と位置ズレ検出用パッドとの間の直流抵抗を検出する直流抵抗検出部3と、ICチップ30の端子と位置ズレ検出用パッドとの間の静電容量を検出する静電容量検出部4とを備えている。また、検出装置1は、演算部5の指示に応じて回路の切替を行う第1の切替回路9及び第2の切替回路11も備えている。   As shown in FIG. 1, the detection device 1 includes a detection unit 2 and a calculation unit 5. In the first embodiment, the detection unit 2 includes a DC resistance detection unit 3 that detects a DC resistance between a terminal of the IC chip 30 and a position shift detection pad, and a terminal of the IC chip 30 and a position shift detection pad. And a capacitance detecting unit 4 for detecting the capacitance between the two. The detection device 1 also includes a first switching circuit 9 and a second switching circuit 11 that perform circuit switching in accordance with an instruction from the calculation unit 5.

第1の切替回路9は、切替スイッチ10a及び10bを備えている。スイッチ10aは、演算部5の指示に応じて、位置ズレ検出用パッド22a〜22dのいずれかを、第2の切替回路11に接続する。同様に、スイッチ10bも、演算部5の指示に応じて、位置ズレ検出用パッド23a〜23dのいずれかを第2の切替回路11に接続する。   The first changeover circuit 9 includes changeover switches 10a and 10b. The switch 10 a connects any one of the displacement detection pads 22 a to 22 d to the second switching circuit 11 in accordance with an instruction from the calculation unit 5. Similarly, the switch 10b connects any one of the displacement detection pads 23a to 23d to the second switching circuit 11 in accordance with an instruction from the calculation unit 5.

第2の切替回路11は、演算部5の指示に応じて、切替スイッチ10aが選択した位置ズレ検出用パッドと端子31aとの組み合わせ、及び切替スイッチ10bが選択した位置ズレ検出用パッドと端子31jとの組み合わせのうち、どちらかを選択する。更に、第2の切替回路11は、選択した方を、演算部5の指示に応じて、直流抵抗検出部3及び静電容量検出部4のうちのいずれかに接続する。また、第2の切替回路11は、スイッチ12a〜12fを備えており、これらのスイッチ12a〜12fによって上記の選択及び接続を行っている。   The second switching circuit 11 includes a combination of the position deviation detection pad selected by the changeover switch 10a and the terminal 31a and the position deviation detection pad selected by the changeover switch 10b and the terminal 31j according to an instruction from the calculation unit 5. Select one of the combinations. Furthermore, the second switching circuit 11 connects the selected one to one of the DC resistance detection unit 3 and the capacitance detection unit 4 in accordance with an instruction from the calculation unit 5. The second switching circuit 11 includes switches 12a to 12f, and the above selection and connection are performed by these switches 12a to 12f.

また、本実施の形態では、先ず、位置ズレ検出用パッド22a〜22dと端子31aとの全ての組合せ、及び位置ズレ検出用パッド23a〜23dと端子31jとの全ての組合せについて、直流抵抗検出部3によって直流抵抗の検出が行われる。その後、これらの組合せについて、静電容量検出部4による静電容量の検出が行われる。但し、直流抵抗がゼロとなる組合せについては、端子と位置ズレ検出用パッドとの間に静電容量が発生しないため、静電容量の検出は実施されない。この場合は、大きな位置ズレが生じていると判断される。   In the present embodiment, first, the DC resistance detection unit is used for all the combinations of the position shift detection pads 22a to 22d and the terminal 31a and all the combinations of the position shift detection pads 23a to 23d and the terminal 31j. The DC resistance is detected by 3. Thereafter, the capacitance is detected by the capacitance detection unit 4 for these combinations. However, in the combination in which the direct current resistance is zero, no electrostatic capacitance is generated between the terminal and the positional deviation detection pad, and thus the electrostatic capacitance is not detected. In this case, it is determined that a large positional deviation has occurred.

直流抵抗検出部3は、位置ズレ検出用パッドと端子との間に直流電圧を印加し、それによってこれらの間の直流抵抗を検出している。このとき、端子への直流電圧の印加は、端子が電気的に接続されている実装用パッドを介して行われている。例えば、図2(a)に示すように、端子31aが位置ズレ検出用パッド22a〜22dのいずれとも接触してない場合は、これらの間は導通していないため、直流抵抗検出部3は直流抵抗を検出する。直流抵抗の値は、端子31aが位置ズレ検出用パッドに近づくほど小さな値となる。また、端子31aがいずれかの位置ズレ検出用パッドに接触すると、この位置ズレ検出用パッドと端子31aとの間は導通しているため、直流抵抗は0(ゼロ)となる。   The DC resistance detection unit 3 applies a DC voltage between the position deviation detection pad and the terminal, thereby detecting the DC resistance between them. At this time, the application of the DC voltage to the terminal is performed through a mounting pad to which the terminal is electrically connected. For example, as shown in FIG. 2A, when the terminal 31a is not in contact with any of the displacement detection pads 22a to 22d, the DC resistance detection unit 3 is connected to the Detect resistance. The value of the direct current resistance becomes smaller as the terminal 31a approaches the position shift detection pad. Further, when the terminal 31a comes into contact with any position deviation detection pad, the DC resistance is 0 (zero) because the position deviation detection pad and the terminal 31a are electrically connected.

ここで、直流抵抗検出部3の具体的な回路構成の一例について説明する。図3に示すように、ICチップの端子と位置ズレ検出用パッドとが直流抵抗検出部3に接続されると、ICチップの端子と位置ズレ検出用パッドとの間に生じる抵抗RXは、抵抗13に直列に接続される。更に、抵抗RXと抵抗13との直列回路は、抵抗14と基準抵抗15との直列回路に対して並列に接続され、両直列回路の両端には直流電源によって直流電圧が印加される。また、図3に示すように、抵抗RXと抵抗13との間から分岐した分岐配線16と、抵抗14と基準抵抗15との間から分岐した分岐配線17とは、差分増幅器18の入力端子に接続される。更に、抵抗13の抵抗値と抵抗14の抵抗値とは同じである。 Here, an example of a specific circuit configuration of the DC resistance detection unit 3 will be described. As shown in FIG. 3, when the terminal of the IC chip and the position deviation detection pad are connected to the DC resistance detection unit 3, the resistance R X generated between the terminal of the IC chip and the position deviation detection pad is: The resistor 13 is connected in series. Further, the series circuit of the resistor R X and the resistor 13 is connected in parallel to the series circuit of the resistor 14 and the reference resistor 15, and a DC voltage is applied to both ends of both series circuits by a DC power source. Further, as shown in FIG. 3, the branch wiring 16 branched from between the resistor R X and the resistor 13 and the branch wiring 17 branched from between the resistor 14 and the reference resistor 15 are input terminals of the differential amplifier 18. Connected to. Further, the resistance value of the resistor 13 and the resistance value of the resistor 14 are the same.

直流電圧が印加されると、差分増幅器18は、基準抵抗15と抵抗RXとの差に応じたアナログ信号を出力する。このアナログ信号は、A/D変換回路19によってデジタル信号に変換され、演算部5に入力される。なお、基準抵抗15の抵抗値RSは、ICチップ30の端子と実装用パッドとの間で位置ズレが生じていない場合の両者間の抵抗値に設定されている。 When a DC voltage is applied, the differential amplifier 18 outputs an analog signal corresponding to the difference between the reference resistor 15 and the resistor R X. The analog signal is converted into a digital signal by the A / D conversion circuit 19 and input to the arithmetic unit 5. Note that the resistance value R S of the reference resistor 15 is set to a resistance value between the terminals of the IC chip 30 and the mounting pad when there is no positional deviation.

演算部5は、A/D変換回路19によってデジタル信号が入力されると、このデジタル信号の出力値に基づいて、位置ズレ検出用パッドと端子との間の位置ズレの状態を判断する。例えば、このデジタル信号の出力値が0(ゼロ)より大きい場合は、演算部5は位置ズレが生じていると判断する。また、演算部5は、デジタル信号の出力値が基準抵抗15の抵抗値RSと同値である場合は、両者間が導通していると判断する。 When the digital signal is input by the A / D conversion circuit 19, the arithmetic unit 5 determines the position shift state between the position shift detection pad and the terminal based on the output value of the digital signal. For example, when the output value of the digital signal is greater than 0 (zero), the calculation unit 5 determines that a positional deviation has occurred. Further, when the output value of the digital signal is the same value as the resistance value R S of the reference resistor 15, the calculation unit 5 determines that the two are conducting.

また、静電容量検出部4は、導通していない位置ズレ検出用パッドと端子との間の静電容量を検出する。本実施の形態1では、静電容量検出部4は、位置ズレ検出用パッド22a〜22dと端子31aとの間に、交流電圧を印加し、これらの間に形成された静電容量C1〜C4(図2(a)参照)を検出する。また、静電容量検出部4は、位置ズレ検出用パッド23a〜23dと端子31jとの間にも交流電圧を印加し、これらの間に形成された静電容量も検出する。更に、静電容量検出部4は、検出した静電容量に関する情報を演算部5に出力する。なお、端子31aへの交流電圧の印加は、実装用パッド21aを介して行われており、端子31jへの交流電圧の印加は、実装用パッド21jを介して行われている。 In addition, the electrostatic capacitance detection unit 4 detects the electrostatic capacitance between the non-conductive position deviation detection pad and the terminal. In the first embodiment, the electrostatic capacitance detection unit 4, between the position displacement detection pad 22a~22d and terminal 31a, an AC voltage is applied, formed electrostatic capacitance C 1 ~ therebetween C 4 (see FIG. 2A) is detected. The electrostatic capacitance detection unit 4 also applies an alternating voltage between the position deviation detection pads 23a to 23d and the terminal 31j, and also detects the electrostatic capacitance formed therebetween. Furthermore, the capacitance detection unit 4 outputs information regarding the detected capacitance to the calculation unit 5. The application of the AC voltage to the terminal 31a is performed via the mounting pad 21a, and the application of the AC voltage to the terminal 31j is performed via the mounting pad 21j.

ここで、図4を用いて、ICチップ30の端子と位置ズレ検出用パッドとの間の距離(位置ズレの量)と、これらの間の静電容量との関係について説明する。図4に示すように、静電容量は、ICチップ30の端子と位置ズレ検出用パッドとの間の距離に対して、一定の関係を持っている。即ち、ICチップ30の端子と位置ズレ検出用パッドとの間の距離が小さいほど、両者間の静電容量が大きくなり、両者間のインピーダンスは小さくなる。一方、ICチップ30の端子と位置ズレ検出用パッドとの間の距離が大きいほど、両者間の静電容量は小さくなり、両者間のインピーダンスは大きくなる。   Here, the relationship between the distance between the terminals of the IC chip 30 and the displacement detection pad (the amount of displacement) and the capacitance between them will be described with reference to FIG. As shown in FIG. 4, the capacitance has a certain relationship with the distance between the terminal of the IC chip 30 and the displacement detection pad. That is, the smaller the distance between the terminal of the IC chip 30 and the misalignment detection pad, the larger the capacitance between them, and the smaller the impedance between them. On the other hand, the larger the distance between the terminal of the IC chip 30 and the misalignment detection pad, the smaller the capacitance between them, and the greater the impedance between them.

よって、例えば、図2(a)に示す静電容量C1〜C4が分かれば、位置ズレ検出用パッド22a〜22dそれぞれと端子31aとの距離が分かる。更に、これらの距離を用いれば端子31aが基準位置からどちらの方向にどの程度ズレているかを把握することができる。このため、本実施の形態1では、演算部5は、静電容量検出部4から出力された情報に基づいて、位置ズレの検出、検出した位置ズレの量の算出、更には位置ズレの方向の検出を行っている。 Therefore, for example, if the capacitances C 1 to C 4 shown in FIG. 2A are known, the distance between each of the displacement detection pads 22a to 22d and the terminal 31a can be known. Furthermore, if these distances are used, it is possible to grasp how much the terminal 31a is displaced in which direction from the reference position. Therefore, in the first embodiment, the calculation unit 5 detects the position shift, calculates the amount of the detected position shift, and further determines the direction of the position shift based on the information output from the capacitance detection unit 4. Is being detected.

また、本実施の形態1において、静電容量検出部4の具体的な回路構成としては、図5に示す回路構成が挙げられる。図5(a)に示すように、ICチップの端子と位置ズレ検出用パッドとを静電容量検出部4に接続すると、これの間の静電容量CXは抵抗41に直列に接続される。更に、静電容量CXと抵抗41との直列回路は、抵抗42と基準容量43との直列回路に対して並列に接続され、両直列回路の両端には交流電源によって交流電圧が印加される。 In the first embodiment, the specific circuit configuration of the capacitance detection unit 4 includes the circuit configuration shown in FIG. As shown in FIG. 5A, when the terminal of the IC chip and the misalignment detection pad are connected to the capacitance detection unit 4, the capacitance C X between them is connected in series to the resistor 41. . Further, the series circuit of the capacitance C X and the resistor 41 is connected in parallel to the series circuit of the resistor 42 and the reference capacitor 43, and an AC voltage is applied to both ends of both series circuits by an AC power supply. .

また、図5(a)に示すように、静電容量CXと抵抗41との間から分岐した分岐配線44と、抵抗42と基準容量43との間から分岐した分岐配線45とは、それぞれ整流回路46を介して、差分増幅器47の入力端子に接続されている。更に、抵抗41の抵抗値と抵抗42の抵抗値とは同じである。なお、図5(b)に示すように、整流回路46は、分岐配線44又は45上に設けられた整流用のダイオード46aと、分岐配線44又は45から分岐した配線に設けられた抵抗46bと、別の位置から分岐した別の配線に設けられた容量46cとで構成されている。 As shown in FIG. 5A, the branch wiring 44 branched from between the capacitance C X and the resistor 41 and the branch wiring 45 branched from between the resistor 42 and the reference capacitor 43 are respectively The rectifier circuit 46 is connected to the input terminal of the differential amplifier 47. Furthermore, the resistance value of the resistor 41 and the resistance value of the resistor 42 are the same. As shown in FIG. 5B, the rectifier circuit 46 includes a rectifying diode 46a provided on the branch wiring 44 or 45, and a resistor 46b provided on the branch branched from the branch wiring 44 or 45. , And a capacitor 46c provided in another wiring branched from another position.

従って、交流電圧が印加されると、静電容量CXの大きさに応じた電圧信号と、基準容量43の大きさ(CS)に応じた電圧信号とが、差分増幅器47に入力される。そして、差分増幅器47は、両者の差に応じて電圧レベルが変化するアナログ信号を出力する。また、基準容量43の容量値CSは、ICチップ30の端子と実装用パッドとの間で位置ズレが生じていない場合の両者間の静電容量に設定されている。従って、差分増幅器47が出力するアナログ信号の電圧レベルは、端子の基準位置からのズレ量を特定している。このアナログ信号は、A/D変換回路48によってデジタル信号に変換され、演算部5に入力される。 Therefore, when an AC voltage is applied, a voltage signal corresponding to the size of the capacitance C X and a voltage signal corresponding to the size (C S ) of the reference capacitor 43 are input to the differential amplifier 47. . The differential amplifier 47 outputs an analog signal whose voltage level changes according to the difference between the two. Further, the capacitance value C S of the reference capacitor 43 is set to the capacitance between the terminals of the IC chip 30 and the mounting pad when no positional deviation occurs. Therefore, the voltage level of the analog signal output from the differential amplifier 47 specifies the amount of deviation from the reference position of the terminal. The analog signal is converted into a digital signal by the A / D conversion circuit 48 and input to the arithmetic unit 5.

このとき、デジタル信号の出力値が0(ゼロ)より大きい場合は、静電容量CXが基準容量43の容量値CSよりも大きく、端子の位置が基準位置からズレていることを意味するため、演算部5は位置ズレが生じていると判断する。 At this time, if the output value of the digital signal is larger than 0 (zero), it means that the capacitance C X is larger than the capacitance value C S of the reference capacitor 43 and the terminal position is shifted from the reference position. Therefore, the calculation unit 5 determines that a positional deviation has occurred.

また、演算部5のメモリ6には、A/D変換回路48が出力するデジタル信号の出力値と、ICチップ30の端子の基準位置からの距離との関係を特定するマップや数式が格納されている。このため、演算部5は、デジタル信号の出力値をマップや数式に当てはめることによって、検出対象の端子が接続された実装用パッドから検出対象の位置ズレ検出用パッドに向かう方向における、端子の基準位置からの位置ズレの量を特定する。   In addition, the memory 6 of the arithmetic unit 5 stores a map and a mathematical expression that specify the relationship between the output value of the digital signal output from the A / D conversion circuit 48 and the distance from the reference position of the terminal of the IC chip 30. ing. For this reason, the calculation unit 5 applies the output value of the digital signal to a map or a mathematical formula, so that the reference of the terminal in the direction from the mounting pad to which the detection target terminal is connected to the detection position misalignment detection pad. Specify the amount of misalignment from the position.

また、このマップや数式は、本実施の形態1では、予め実験によって求められる。具体的には、実装用パッドに電極を配置し、各位置ズレ検出用パッドの方向について、電極の位置を段階的にずらしながら、デジタル信号を出力させる。そして、出力値を記録し、記録した値から近似曲線を求めれば上記の数式を得ることができる。また、記録した値を電極の位置と関連付けてメモリ6に格納すれば、上記のマップを得ることができる。実験によって得られたマップや数式は、入力装置7を用いてメモリ6に入力されている。   In addition, this map and mathematical formula are obtained in advance by experiments in the first embodiment. Specifically, an electrode is arranged on the mounting pad, and a digital signal is output while the position of the electrode is shifted stepwise in the direction of each displacement detection pad. Then, if the output value is recorded and an approximate curve is obtained from the recorded value, the above formula can be obtained. If the recorded value is stored in the memory 6 in association with the electrode position, the above map can be obtained. Maps and mathematical formulas obtained by experiments are input to the memory 6 using the input device 7.

なお、マップや数式は、回路基板の設計データから演算によって求めることもできる。但し、回路基板における寄生容量等の影響を考慮でき、検出精度の向上を図り得る点からは、実験によって求めるのが好ましい。   The map and the mathematical expression can also be obtained by calculation from circuit board design data. However, it is preferable to obtain by experiment from the viewpoint that the influence of parasitic capacitance and the like on the circuit board can be taken into consideration and the detection accuracy can be improved.

よって、図5に示した静電容量検出部4を用いることで、演算部5は、端子31a及び31jそれぞれについて、実装用パッドを中心とした4方向における、基準位置からの位置ズレの量を特定する。また、演算部5は、方向毎の位置ズレの量をベクトル合成することで、端子31a及び31jの位置ズレの方向を検出し、検出した方向における位置ズレの量を算出する。更に、本実施の形態1では、演算部5は、検出した位置ズレの方向や算出した位置ズレの量を、表示装置8に表示する。   Therefore, by using the capacitance detection unit 4 shown in FIG. 5, the calculation unit 5 calculates the amount of positional deviation from the reference position in the four directions centered on the mounting pad for each of the terminals 31a and 31j. Identify. In addition, the calculation unit 5 detects the direction of the positional deviation between the terminals 31a and 31j by vector synthesis of the amount of positional deviation for each direction, and calculates the amount of positional deviation in the detected direction. Further, in the first embodiment, the calculation unit 5 displays the detected position shift direction and the calculated position shift amount on the display device 8.

このように、本実施の形態1における検出装置1(図1参照)を用いれば、従来と異なり、静電容量に基づいて、位置ズレの量を測定することができる。また、検出された静電容量の大きさから、端子と位置ズレ検出用パッドとの間に位置ズレが生じているかどうかを即座に判断できるため、検出装置1によれば、従来に比べて検出精度の向上を図ることもできる。更に、検出精度の向上のために両者の間の隙間を狭める必要もない。   Thus, if the detection apparatus 1 (refer FIG. 1) in this Embodiment 1 is used, unlike the past, the amount of position shift can be measured based on an electrostatic capacitance. Further, since it is possible to immediately determine whether or not a positional deviation has occurred between the terminal and the positional deviation detection pad from the detected capacitance, the detection device 1 can detect the positional deviation compared to the conventional case. The accuracy can also be improved. Furthermore, there is no need to narrow the gap between the two in order to improve detection accuracy.

また、本実施の形態1では、位置ズレの方向を検出するため、ICチップの端子について4方向における位置ズレ量を特定しているが、これに限定されるものではない。位置ズレの方向の特定は、2方向以上において位置ズレ量が特定されれば良い。例えば、図2(a)の例において、実装用パッド21aに対して位置ズレ検出用パッド22aと22b、22bと22c、22cと22d、又は22aと22dのみが配置された態様であっても良い。これらの場合であっても、直交する二方向の位置ズレ量が特定できるため、ベクトル合成による位置ズレ方向の特定は可能である。但し、検出精度の向上の点からは、位置ズレ検出用パッドの個数は多い方が良いと考えられる。   In the first embodiment, in order to detect the direction of positional deviation, the amount of positional deviation in the four directions is specified for the terminals of the IC chip. However, the present invention is not limited to this. The direction of the positional deviation only needs to be specified in two or more directions. For example, in the example of FIG. 2A, a mode in which only the positional deviation detection pads 22a and 22b, 22b and 22c, 22c and 22d, or 22a and 22d are arranged with respect to the mounting pad 21a may be employed. . Even in these cases, since the amount of positional deviation in two orthogonal directions can be identified, the positional deviation direction can be identified by vector synthesis. However, from the viewpoint of improving the detection accuracy, it is considered that a larger number of positional deviation detection pads is better.

また、本実施の形態1では、実装用パッド21a及び21jの二箇所において、位置ズレの方向が検出され、更に位置ズレの量が算出されている。このため、演算部5は、各箇所の位置ズレの方向及び量から、ICチップ30に回転ズレが生じているかどうかを判定することができる。   In the first embodiment, the direction of the positional deviation is detected at two locations of the mounting pads 21a and 21j, and the positional deviation amount is calculated. For this reason, the calculating part 5 can determine whether the rotation shift has arisen in IC chip 30 from the direction and quantity of the position shift of each location.

具体的には、演算部5は、各箇所の位置ズレの方向及び量を対比し、両者が一致していない場合は、ICチップ30に回転ズレが生じていると判断する。回転ズレが生じている場合は、演算部5は、ベクトル合成等によって回転ズレの量(回転角)θも算出する(図1参照)。なお、回転ズレとは、ICチップ30の厚み方向に沿った軸を回転軸とした回転によって生じたズレをいう。   Specifically, the arithmetic unit 5 compares the direction and amount of positional deviation at each location, and determines that the rotational deviation has occurred in the IC chip 30 if they do not match. If there is a rotational deviation, the computing unit 5 also calculates the rotational deviation amount (rotation angle) θ by vector synthesis or the like (see FIG. 1). Note that the rotation deviation refers to a deviation caused by rotation with the axis along the thickness direction of the IC chip 30 as a rotation axis.

また、本実施の形態1における検出装置が検出した位置ズレの方向、量、回転ズレは、ICチップを実装するマウンター(実装機)にフィードバックするのが好ましい。この態様によれば、マウンターによる位置ズレの解消を図ることができ、ICチップの実装精度を高めることができる。   In addition, it is preferable to feed back the position deviation direction, amount, and rotation deviation detected by the detection apparatus according to the first embodiment to a mounter (mounting machine) on which the IC chip is mounted. According to this aspect, it is possible to eliminate the positional deviation due to the mounter, and it is possible to increase the mounting accuracy of the IC chip.

また、本実施の形態1においては、検出対象となる回路基板は、図1に示したものに限定されるものではない。図6は、本実施の形態1における検出装置が検出対象とする回路基板の他の例を示す平面図であり、図6(a)及び(b)はそれぞれ異なる例を示している。なお、図6(a)及び(b)において、ICチップは、図1で示したものと同様のものであり、外形のみを示している。   In the first embodiment, the circuit board to be detected is not limited to that shown in FIG. FIG. 6 is a plan view showing another example of a circuit board to be detected by the detection apparatus according to the first embodiment, and FIGS. 6A and 6B show different examples. 6A and 6B, the IC chip is the same as that shown in FIG. 1, and only the outer shape is shown.

図6(a)に示す回路基板50においては、実装用パッド51a〜51jのうち、実装用パッド51eの周囲にのみ位置ズレ検出用パッド52a〜52dが配置されている。また、図6(b)に示す回路基板53では、実装用パッド51a〜51jのうち、四隅に位置する実装用パッド51a、51e、51f、及び51jの近傍に、それぞれ一つずつ位置ズレ検出用パッド54〜57が配置されている。図6(a)及び(b)に示した態様では、回転ズレは検出できないが、それ以外の位置ズレは検出できる。このような態様は、回転ズレが問題とならない、小さな正方形状のICチップを実装する回路基板において、コスト増加を抑制でき、有効である。   In the circuit board 50 shown in FIG. 6A, among the mounting pads 51a to 51j, the misalignment detection pads 52a to 52d are arranged only around the mounting pad 51e. Further, in the circuit board 53 shown in FIG. 6B, one of the mounting pads 51a to 51j is used for detecting a positional deviation near each of the mounting pads 51a, 51e, 51f, and 51j located at the four corners. Pads 54 to 57 are arranged. In the modes shown in FIGS. 6A and 6B, the rotational deviation cannot be detected, but other positional deviations can be detected. Such an embodiment is effective because it can suppress an increase in cost in a circuit board on which a small square IC chip is mounted, in which rotation deviation does not become a problem.

また、本実施の形態1における検出装置は、例えば、回路基板が、表示パネルを構成するアクティブマトリクス基板であり、ICチップが、アクティブ素子を駆動するドライバICである場合に有効である。図7は、回路基板がアクティブマトリクス基板である例を示す斜視図である。   In addition, the detection apparatus according to the first embodiment is effective when, for example, the circuit board is an active matrix substrate constituting a display panel, and the IC chip is a driver IC that drives an active element. FIG. 7 is a perspective view showing an example in which the circuit board is an active matrix substrate.

図7に示す表示装置は、液晶表示装置である。液晶表示装置は、液晶表示パネル63と、それを照明するバックライト装置69とを備えている。バックライト装置69は、導光板66と、蛍光管67と、ランプリフレクタ68とで構成されている。また、液晶表示パネル63は、アクティブマトリクス基板60と、対向基板62との間に液晶層61を挟みこんで構成されている。アクティブマトリクス基板60の表示領域には、アクティブ素子(TFT)と画素電極とで構成された画素(図示せず)がマトリクス状に配置されている。   The display device shown in FIG. 7 is a liquid crystal display device. The liquid crystal display device includes a liquid crystal display panel 63 and a backlight device 69 that illuminates the liquid crystal display panel 63. The backlight device 69 includes a light guide plate 66, a fluorescent tube 67, and a lamp reflector 68. The liquid crystal display panel 63 is configured by sandwiching a liquid crystal layer 61 between an active matrix substrate 60 and a counter substrate 62. In the display area of the active matrix substrate 60, pixels (not shown) composed of active elements (TFTs) and pixel electrodes are arranged in a matrix.

アクティブマトリクス基板60の表示領域の周辺の領域には、ゲートドライバIC64と、ソースドライバIC65とが実装されている。これらのドライバICは、他のICチップに比べて細長い形状であるため、回転ズレが生じると、その後に接続不良が生じやすい特性を備えている。このため、本実施の形態1における検出装置による位置ズレの検出が特に有効となる。   A gate driver IC 64 and a source driver IC 65 are mounted on the area around the display area of the active matrix substrate 60. Since these driver ICs have an elongated shape as compared with other IC chips, they have a characteristic that a connection failure is likely to occur thereafter when a rotational deviation occurs. For this reason, the position shift detection by the detection apparatus according to the first embodiment is particularly effective.

(実施の形態2)
次に、本発明の実施の形態における検出装置、回路基板、及びICチップについて、図8及び図9を参照しながら説明する。図8は、本発明の実施の形態2における検出装置の概略構成を示すブロック図である。図9は、図8に示した回路基板の一部分を示す図であり、図9(a)は平面図、図9(b)は図9(a)中の切断線B−B´に沿って切断して得られた断面図である。図8及び図9(a)において、ICチップは、その外形及び端子のみが示されている。
(Embodiment 2)
Next, a detection device, a circuit board, and an IC chip in the embodiment of the present invention will be described with reference to FIGS. FIG. 8 is a block diagram showing a schematic configuration of the detection apparatus according to Embodiment 2 of the present invention. 9 is a view showing a part of the circuit board shown in FIG. 8, FIG. 9 (a) is a plan view, and FIG. 9 (b) is taken along a cutting line BB ′ in FIG. 9 (a). It is sectional drawing obtained by cut | disconnecting. 8 and 9A, only the outer shape and terminals of the IC chip are shown.

本実施の形態2においては、検出対象となる回路基板27の構成が実施の形態1において図2に示した回路基板20の構成と異なっている。本実施の形態2においては、図9(b)に示すように、実装用パッド21aと位置ズレ検出用パッド22a〜22dとは、位置ズレ検出用パッド22a〜22dを被覆する絶縁膜26によって絶縁されている。図9(b)には示していないが、実装用パッド21jと位置ズレ検出用パッド23a〜23dも絶縁膜26によって絶縁されている。   In the second embodiment, the configuration of the circuit board 27 to be detected is different from the configuration of the circuit board 20 shown in FIG. 2 in the first embodiment. In the second embodiment, as shown in FIG. 9B, the mounting pad 21a and the position shift detection pads 22a to 22d are insulated by the insulating film 26 covering the position shift detection pads 22a to 22d. Has been. Although not shown in FIG. 9B, the mounting pad 21 j and the position deviation detection pads 23 a to 23 d are also insulated by the insulating film 26.

また、本実施の形態2では、位置ズレ検出用パッド22a〜22d及び23a〜23dは、ICチップ30の端子との間で導通しない。よって、図9(b)に示すように、位置ズレ検出用パッド22a〜22dは、上方からみたときに、その縁部が実装用パッド21aの縁部と重なるように配置される。更に、図8に示すように、本実施の形態2における検出装置28は、実施の形態1において図1に示した検出装置1と異なり、検出部2は静電容量検出部4のみを備えている。なお、上述した点以外については、本実施の形態2における検出装置、回路基板、及びICチップは、実施の形態1に示したものと同様に構成されている。   In the second embodiment, the positional deviation detection pads 22 a to 22 d and 23 a to 23 d are not electrically connected to the terminals of the IC chip 30. Therefore, as shown in FIG. 9B, the positional deviation detection pads 22a to 22d are arranged so that the edge thereof overlaps with the edge of the mounting pad 21a when viewed from above. Further, as shown in FIG. 8, the detection device 28 in the second embodiment is different from the detection device 1 shown in FIG. 1 in the first embodiment, and the detection unit 2 includes only the capacitance detection unit 4. Yes. Except for the points described above, the detection device, the circuit board, and the IC chip in the second embodiment are configured in the same manner as that shown in the first embodiment.

このように本実施の形態2によれば、位置ズレ検出用パッドと端子との間の絶縁を確保しつつ、両者間の距離を近づけることができる。例えば、回路基板27が図7に示したアクティブマトリクス基板の場合であれば、絶縁膜26の厚みは数百μm以下となる。このため、実施の形態1に比べて、両者間の静電容量を増加させることができるので、安定した検出と検出精度の向上とが図られる。また、静電容量の増加により、静電容量検出部4が印加する交流の周波数を下げることができるので、静電容量検出部のコストダウンを図ることもできる。   As described above, according to the second embodiment, it is possible to reduce the distance between the two while ensuring insulation between the misalignment detection pad and the terminal. For example, if the circuit board 27 is the active matrix substrate shown in FIG. 7, the thickness of the insulating film 26 is several hundred μm or less. For this reason, since the electrostatic capacitance between both can be increased compared with Embodiment 1, the stable detection and the improvement of detection accuracy are achieved. Moreover, since the frequency of the alternating current applied by the capacitance detection unit 4 can be lowered by increasing the capacitance, the cost of the capacitance detection unit can be reduced.

また、本実施の形態2においては、位置ズレ検出用パッド22a〜22d及び23a〜23dが外部から隠れるため、ICチップ30の実装時において半田不良が生じる可能性を少なくすることもできる。   Further, in the second embodiment, since the positional deviation detection pads 22a to 22d and 23a to 23d are hidden from the outside, it is possible to reduce the possibility of a solder failure when the IC chip 30 is mounted.

ところで、本実施の形態1及び2においては、回路基板に位置ズレ検出用パッドが設けられている例について説明しているが、本発明は、これに限定されるものではない。本発明においては、ICチップに位置ズレ検出用の端子が設けられていても良い。図10は、位置ズレ検出用端子を備えたICチップを示す平面図である。図10においては、ICチップ70の実装面が図示されている。   In the first and second embodiments, the example in which the positional deviation detection pad is provided on the circuit board is described. However, the present invention is not limited to this. In the present invention, a position shift detection terminal may be provided on the IC chip. FIG. 10 is a plan view showing an IC chip provided with a position shift detection terminal. In FIG. 10, the mounting surface of the IC chip 70 is shown.

図10に示すように、ICチップ70は、図1及び図8に示されたICチップと同様に、実装面に複数の端子71a〜71jを備えている。但し、図10の例では、ICチップ70は、端子71aの周囲に位置ズレ検出用端子72a〜72dを備え、端子71jの周囲に位置ズレ検出用端子73a〜73dを備えている。位置ズレ検出用端子72a〜72d及び73a〜73dも半田バンプによって形成されている。   As shown in FIG. 10, the IC chip 70 includes a plurality of terminals 71 a to 71 j on the mounting surface, similarly to the IC chip shown in FIGS. 1 and 8. However, in the example of FIG. 10, the IC chip 70 includes position shift detection terminals 72a to 72d around the terminal 71a, and includes position shift detection terminals 73a to 73d around the terminal 71j. Position shift detection terminals 72a to 72d and 73a to 73d are also formed by solder bumps.

このように、図10の例では、回路基板の役割とICチップの役割とが、実施の形態1及び2に示した例と比べて逆転している。よって、図10に示したICチップ70に接続された検出装置(図示せず)は、ICチップ70の端子が接続されている実装用パッドと位置ズレ検出用端子との間について、静電容量の検出を行う。この場合においても、位置ズレの検出、位置ズレ方向の検出、及び位置ズレ量の算出が可能である。また、この場合においては、検出装置がICチップに組み込まれた態様であっても良い。   As described above, in the example of FIG. 10, the role of the circuit board and the role of the IC chip are reversed as compared with the examples shown in the first and second embodiments. Therefore, the detection device (not shown) connected to the IC chip 70 shown in FIG. 10 has a capacitance between the mounting pad to which the terminal of the IC chip 70 is connected and the position shift detection terminal. Detection is performed. Even in this case, it is possible to detect the positional deviation, detect the positional deviation direction, and calculate the positional deviation amount. In this case, the detection device may be incorporated in the IC chip.

以上のように、本発明における検出装置によれば、ICチップを回路基板に実装する際の位置ズレの検出及び位置ズレ量の算出を行うことができる。本発明における検出装置は、ICチップが実装された回路基板を備える機器全ての製造や検査に利用でき、産業上の利用可能性を有するものである。   As described above, according to the detection device of the present invention, it is possible to detect a positional deviation and calculate a positional deviation amount when an IC chip is mounted on a circuit board. The detection device according to the present invention can be used for manufacturing and inspection of all devices including a circuit board on which an IC chip is mounted, and has industrial applicability.

図1は、本発明の実施の形態1における検出装置の概略構成を示すブロック図である。FIG. 1 is a block diagram showing a schematic configuration of a detection apparatus according to Embodiment 1 of the present invention. 図2は、図1に示した回路基板の一部分を示す図であり、図2(a)は平面図、図2(b)は図2(a)中の切断線A−A´に沿って切断して得られた断面図である。2 is a diagram showing a part of the circuit board shown in FIG. 1, FIG. 2 (a) is a plan view, and FIG. 2 (b) is taken along a cutting line AA 'in FIG. 2 (a). It is sectional drawing obtained by cut | disconnecting. 図3は、図1に示した直流抵抗検出部の具体構成の一例を示す回路図である。FIG. 3 is a circuit diagram illustrating an example of a specific configuration of the DC resistance detection unit illustrated in FIG. 1. 図4は、回路基板の位置ズレ検出用のパッドとICチップの端子との間の静電容量の変化を示す図である。FIG. 4 is a diagram illustrating a change in electrostatic capacitance between a pad for detecting a displacement of the circuit board and a terminal of the IC chip. 図5(a)は、図1に示した静電容量検出部の具体構成の一例を示す回路図であり、図5(b)は、図5(a)中に示した整流回路の一例を示す回路図である。FIG. 5A is a circuit diagram illustrating an example of a specific configuration of the capacitance detection unit illustrated in FIG. 1, and FIG. 5B illustrates an example of the rectifier circuit illustrated in FIG. FIG. 図6は、本実施の形態1における検出装置が検出対象とする回路基板の他の例を示す平面図であり、図6(a)及び(b)はそれぞれ異なる例を示している。FIG. 6 is a plan view showing another example of a circuit board to be detected by the detection apparatus according to the first embodiment, and FIGS. 6A and 6B show different examples. 図7は、回路基板がアクティブマトリクス基板である例を示す斜視図である。FIG. 7 is a perspective view showing an example in which the circuit board is an active matrix substrate. 図8は、本発明の実施の形態2における検出装置の概略構成を示すブロック図である。FIG. 8 is a block diagram showing a schematic configuration of the detection apparatus according to Embodiment 2 of the present invention. 図9は、図8に示した回路基板の一部分を示す図であり、図9(a)は平面図、図9(b)は図9(a)中の切断線B−B´に沿って切断して得られた断面図である。9 is a view showing a part of the circuit board shown in FIG. 8, FIG. 9 (a) is a plan view, and FIG. 9 (b) is taken along a cutting line BB ′ in FIG. 9 (a). It is sectional drawing obtained by cut | disconnecting. 図10は、位置ズレ検出用端子を備えたICチップを示す平面図である。FIG. 10 is a plan view showing an IC chip provided with a position shift detection terminal. 図11は、従来の位置ズレ検出機能を備えた回路基板の一部を示す図であり、図11(a)は平面図、図11(b)は断面図である。11A and 11B are diagrams showing a part of a circuit board provided with a conventional positional deviation detection function. FIG. 11A is a plan view and FIG. 11B is a cross-sectional view.

符号の説明Explanation of symbols

1、28 検出装置
2 検出部
3 直流抵抗検出部
4 静電容量検出部
5 演算部
6 メモリ
7 入力装置
8 表示装置
9 第1の切替回路
10a、10b 切替スイッチ
11 第2の切替回路
12 スイッチ
13、14、41、42、46b 抵抗
15 基準抵抗
16、17、44、45 分岐配線
18、47 差分増幅器
19、48 A/D変換回路
20、27、50、53 回路基板
21a〜21j、51a〜51j 実装用パッド
22a〜22d、23a〜23d、52a〜52d、54〜57 位置ズレ検出用パッド
24 ベース基板
25、26 絶縁膜
30、70 ICチップ
31a〜31j、71a〜71j 端子
32 配線
33 異方導電膜
43 基準容量
46 整流回路
46a 整流ダイオード
46c 容量
60 アクティブマトリクス基板
61 液晶層
62 対向基板
63 液晶表示パネル
64 ゲートドライバIC
65 ソースドライバIC
66 導光板
67 蛍光管
68 ランプリフレクタ
69 バックライト
72a〜72d、73a〜73d 位置ズレ検出用端子
DESCRIPTION OF SYMBOLS 1, 28 Detection apparatus 2 Detection part 3 DC resistance detection part 4 Capacitance detection part 5 Calculation part 6 Memory 7 Input device 8 Display apparatus 9 1st switching circuit 10a, 10b changeover switch 11 2nd changeover circuit 12 Switch 13 , 14, 41, 42, 46b Resistor 15 Reference resistor 16, 17, 44, 45 Branch wiring 18, 47 Differential amplifier 19, 48 A / D converter circuit 20, 27, 50, 53 Circuit boards 21a-21j, 51a-51j Mounting pads 22a-22d, 23a-23d, 52a-52d, 54-57 Position shift detection pads 24 Base substrate 25, 26 Insulating film 30, 70 IC chips 31a-31j, 71a-71j Terminals 32 Wiring 33 Anisotropic conduction Membrane 43 Reference capacitance 46 Rectifier circuit 46a Rectifier diode 46c Capacitance 60 Active matrix substrate 6 The liquid crystal layer 62 opposing the substrate 63 liquid crystal display panel 64 a gate driver IC
65 Source Driver IC
66 Light guide plate 67 Fluorescent tube 68 Lamp reflector 69 Back light 72a to 72d, 73a to 73d Position shift detection terminal

Claims (16)

回路基板にICチップを実装する際に、前記回路基板に設けられた複数の実装用パッドとこれらに接続される前記ICチップの複数の端子との間の位置ズレを、前記回路基板のいずれかの実装用パッドの周辺に設けられた位置ズレ検出用パッドを用いて検出する検出装置であって、
検出部と、演算部とを備え、
前記検出部は、前記位置ズレ検出用パッドと、それが隣接している実装用パッドの接続対象となっている前記端子との間に交流電流を流し、これらの間の静電容量を検出し、
前記演算部は、前記検出部が検出した前記静電容量に基づいて、前記位置ズレ検出用パッドが隣接している実装用パッドと、それの接続対象となっている端子との間の位置ズレを検出し、検出した前記位置ズレの量を算出することを特徴とする検出装置。
When mounting an IC chip on a circuit board, a positional shift between a plurality of mounting pads provided on the circuit board and a plurality of terminals of the IC chip connected thereto is set to any one of the circuit boards. A detection device that detects using a displacement detection pad provided around the mounting pad of
A detection unit and a calculation unit;
The detection unit passes an alternating current between the displacement detection pad and the terminal to be connected to the mounting pad adjacent to the detection pad, and detects a capacitance between them. ,
Based on the capacitance detected by the detection unit, the arithmetic unit is configured to detect a positional shift between a mounting pad adjacent to the positional shift detection pad and a terminal to which the pad is connected. And detecting an amount of the detected positional deviation.
前記演算部が、予め求められた静電容量の大きさと位置ズレの量との関係に基づいて、前記検出部が検出した前記静電容量から、前記位置ズレの量を算出する請求項1に記載の検出装置。   The calculation unit calculates the amount of positional deviation from the capacitance detected by the detection unit based on a relationship between a capacitance value obtained in advance and an amount of positional deviation. The detection device described. 前記回路基板において、前記実装用パッドと、前記位置ズレ検出用パッドとが、前記位置ズレ検出用パッドを被覆する絶縁膜によって絶縁されている請求項1に記載の検出装置。   2. The detection device according to claim 1, wherein in the circuit board, the mounting pad and the position shift detection pad are insulated by an insulating film that covers the position shift detection pad. 前記回路基板において、一の実装用パッドを囲むように二以上の位置ズレ検出用パッドが配置されており、
前記検出部が、前記二以上の位置ズレ検出用パッドそれぞれ毎に、それらが隣接している前記実装用パッドの接続対象となっている前記端子との間の静電容量を検出し、
前記演算部が、前記二以上の位置ズレ検出用パッドそれぞれ毎に、前記検出部が検出した静電容量から、各位置ズレ検出用パッドと前記一の実装用パッドの接続対象となっている端子との距離を算出し、前記二以上の位置ズレ検出用パッドそれぞれ毎に算出した前記距離を用いて、前記一の実装用パッドと、それの接続対象となっている端子との間の位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出する請求項1に記載の検出装置。
In the circuit board, two or more misalignment detection pads are arranged so as to surround one mounting pad,
For each of the two or more displacement detection pads, the detection unit detects a capacitance between the terminals that are the connection targets of the mounting pads that are adjacent to each other,
For each of the two or more positional deviation detection pads, the arithmetic unit is a terminal to be connected to each positional deviation detection pad and the one mounting pad from the capacitance detected by the detection unit. And using the distance calculated for each of the two or more positional deviation detection pads, the positional deviation between the one mounting pad and a terminal to be connected to the one mounting pad. The detection device according to claim 1, wherein a direction of the detected position shift is detected and an amount of the detected position shift is calculated.
前記回路基板において、二以上の実装用パッドが前記二以上の位置ズレ検出用パッドによって囲まれており、
前記演算部が、前記二以上の位置ズレ検出用パッドによって囲まれた前記実装用パッドそれぞれについて、前記位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出し、前記検出の結果及び前記算出の結果を用いて、前記ICチップに、その厚み方向に沿った軸を回転軸とする回転ズレが生じていないかどうか判定し、前記回転ズレが生じている場合は、前記回転ズレの量を算出する請求項4に記載の検出装置。
In the circuit board, two or more mounting pads are surrounded by the two or more displacement detection pads,
The calculation unit detects the positional shift and its direction for each of the mounting pads surrounded by the two or more positional shift detection pads, calculates the amount of the detected positional shift, and the detection result Then, using the calculation result, it is determined whether or not the IC chip has a rotational shift with the axis along the thickness direction as a rotation axis. If the rotational shift has occurred, the rotational shift is determined. The detection device according to claim 4, wherein the amount is calculated.
回路基板にICチップを実装する際において、前記回路基板に設けられた複数個の実装用パッドとこれらに接続される前記ICチップの複数の端子との間の位置ズレを、前記ICチップのいずれかの端子の周辺に設けられた位置ズレ検出用端子を用いて検出する検出装置であって、
検出部と、演算部とを備え、
前記検出部は、前記位置ズレ検出用端子と、それが隣接している端子の接続対象となっている実装用パッドとの間の静電容量を検出し、
前記演算部は、前記検出部が検出した前記静電容量に基づいて、前記位置ズレ検出用端子が隣接している端子と、それの接続対象となっている実装用パッドとの間の位置ズレを検出し、検出した前記位置ズレの量を算出することを特徴とする検出装置。
When mounting an IC chip on a circuit board, a positional deviation between a plurality of mounting pads provided on the circuit board and a plurality of terminals of the IC chip connected thereto is determined by any of the IC chips. A detection device for detecting using a position shift detection terminal provided around the terminal,
A detection unit and a calculation unit;
The detection unit detects a capacitance between the position deviation detection terminal and a mounting pad that is a connection target of a terminal adjacent to the terminal.
Based on the capacitance detected by the detection unit, the arithmetic unit is configured to detect a positional shift between a terminal adjacent to the positional shift detection terminal and a mounting pad to which the terminal is connected. And detecting an amount of the detected positional deviation.
前記演算部が、予め求められた静電容量の大きさと位置ズレの量との関係に基づいて、前記検出部が検出した前記静電容量から、前記位置ズレの量を算出する請求項6に記載の検出装置。   The calculation unit calculates an amount of the positional deviation from the capacitance detected by the detection unit based on a relationship between a capacitance value obtained in advance and an amount of the positional deviation. The detection device described. 前記ICチップにおいて、一の端子を囲むように二以上の位置ズレ検出用端子が配置されており、
前記検出部が、前記二以上の位置ズレ検出用端子それぞれ毎に、それらが隣接している前記端子の接続対象となっている前記実装用パッドとの間の静電容量を検出し、
前記演算部が、前記二以上の位置ズレ検出用端子それぞれ毎に、前記検出部が検出した静電容量から、各位置ズレ検出用端子と前記一の端子の接続対象となっている実装用パッドとの距離を算出し、前記位置ズレ検出用端子毎に算出した前記距離を用いて、前記一の端子と、それの接続対象となっている実装用パッドとの間の位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出する請求項6に記載の検出装置。
In the IC chip, two or more misalignment detection terminals are arranged so as to surround one terminal,
For each of the two or more position shift detection terminals, the detection unit detects a capacitance between the mounting pads that are the connection targets of the terminals adjacent to each other,
For each of the two or more position shift detection terminals, the calculation unit is connected to each position shift detection terminal and the one terminal from the capacitance detected by the detection unit. And using the distance calculated for each of the positional deviation detection terminals, the positional deviation and the direction between the one terminal and the mounting pad to be connected to the one terminal. The detection device according to claim 6, which detects and calculates an amount of the detected positional deviation.
前記ICチップにおいて、二以上の端子が二以上の位置ズレ検出用端子によって囲まれており、
前記演算部が、二以上の位置ズレ検出用端子によって囲まれた前記端子それぞれについて、前記位置ズレ及びその方向を検出し、検出した前記位置ズレの量を算出し、前記検出の結果及び前記算出の結果を用いて、前記ICチップに、その厚み方向に沿った軸を回転軸とする回転ズレが生じていないかどうか判定し、前記回転ズレが生じている場合は、前記回転ズレの量を算出する請求項6に記載の検出装置。
In the IC chip, two or more terminals are surrounded by two or more positional deviation detection terminals,
The calculation unit detects the position shift and its direction for each of the terminals surrounded by two or more position shift detection terminals, calculates the amount of the detected position shift, the detection result and the calculation Using the result of the above, it is determined whether or not the IC chip has a rotational shift with the axis along the thickness direction as a rotation axis. The detection device according to claim 6 to calculate.
ICチップが実装される回路基板であって、
前記ICチップに設けられた複数の端子それぞれに接続される複数の実装用パッドと、いずれかの実装用パッドの周辺に配置された位置ズレ検出用パッドとを備え、
前記実装用パッドと、前記位置ズレ検出用パッドとは、前記位置ズレ検出用パッドを被覆する絶縁膜によって互いに絶縁されていることを特徴とする回路基板。
A circuit board on which an IC chip is mounted,
A plurality of mounting pads connected to each of a plurality of terminals provided on the IC chip, and a displacement detection pad disposed around any of the mounting pads;
The circuit board, wherein the mounting pad and the positional deviation detection pad are insulated from each other by an insulating film covering the positional deviation detection pad.
一の実装用パッドを囲むように二以上の位置ズレ検出用パッドが配置されている請求項10に記載の回路基板。   The circuit board according to claim 10, wherein two or more displacement detection pads are arranged so as to surround one mounting pad. 二以上の実装用パッドが、二以上の位置ズレ検出用パッドによって囲まれている請求項11に記載の回路基板。   The circuit board according to claim 11, wherein two or more mounting pads are surrounded by two or more misalignment detection pads. 回路基板に実装されるICチップであって、
前記回路基板に設けられた複数の実装用パッドそれぞれに接続される複数の端子と、いずれかの端子の周辺に配置された位置ズレ検出用端子とを備えていることを特徴とするICチップ。
An IC chip mounted on a circuit board,
An IC chip comprising: a plurality of terminals connected to each of a plurality of mounting pads provided on the circuit board; and a position shift detection terminal arranged around any one of the terminals.
一の端子を囲むように二以上の位置ズレ検出用端子が配置されている請求項13に記載のICチップ。   The IC chip according to claim 13, wherein two or more misalignment detection terminals are arranged so as to surround one terminal. 二以上の端子が、二以上の位置ズレ検出用端子によって囲まれている請求項14に記載のICチップ。   The IC chip according to claim 14, wherein two or more terminals are surrounded by two or more positional deviation detection terminals. 上記請求項6〜9のいずれかに記載の検出装置を内部に備えている請求項13に記載のICチップ。   The IC chip according to claim 13, wherein the detection device according to claim 6 is provided inside.
JP2006094957A 2006-03-30 2006-03-30 Detection device, circuit board, and ic chip Withdrawn JP2007273566A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006094957A JP2007273566A (en) 2006-03-30 2006-03-30 Detection device, circuit board, and ic chip

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006094957A JP2007273566A (en) 2006-03-30 2006-03-30 Detection device, circuit board, and ic chip

Publications (1)

Publication Number Publication Date
JP2007273566A true JP2007273566A (en) 2007-10-18

Family

ID=38676089

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006094957A Withdrawn JP2007273566A (en) 2006-03-30 2006-03-30 Detection device, circuit board, and ic chip

Country Status (1)

Country Link
JP (1) JP2007273566A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017008374A (en) * 2015-06-23 2017-01-12 株式会社アルバック Measuring method of deviation amount
JP7474964B2 (en) 2020-08-05 2024-04-26 パナソニックIpマネジメント株式会社 Inspection method for device manufacturing equipment and device manufacturing equipment

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017008374A (en) * 2015-06-23 2017-01-12 株式会社アルバック Measuring method of deviation amount
JP7474964B2 (en) 2020-08-05 2024-04-26 パナソニックIpマネジメント株式会社 Inspection method for device manufacturing equipment and device manufacturing equipment

Similar Documents

Publication Publication Date Title
US11749146B2 (en) Chip-on-film package, display panel, and display device
US7646464B2 (en) Display device and inspection method of position gap
US10310690B2 (en) Array substrate, display apparatus, and method of inspecting sensor electrode
CN102749743B (en) Display device
US7763986B2 (en) Semiconductor chip, film substrate, and related semiconductor chip package
JP2009193233A (en) Display device having touch panel
CN110568683B (en) Array substrate, display device and test method thereof
CN101548372B (en) IC chip-mounted package and image display device using the same
JP2018017976A (en) Display device
US11274943B2 (en) Detection apparatus and display apparatus
US12016116B2 (en) Display device and an inspection method of a display device
TWI566651B (en) Electrical connection assembly and testing method thereof
CN109754764B (en) Display device
KR20030095239A (en) Liquid crystal display and method for manufacturing the same
US20040183985A1 (en) Liquid crystal display apparatus
JP2007273566A (en) Detection device, circuit board, and ic chip
KR20220007799A (en) Display device and manufacturing method of the same
JP2018194373A (en) Substrate inspection device, inspection jig, and substrate inspection method
JP5506034B2 (en) Liquid crystal display device and electronic device
CN110688029B (en) Touch panel, touch display panel and display device
JP5050394B2 (en) Substrate inspection apparatus and substrate inspection method
JP2004170824A (en) Connection structure and connection method of flexible printed wiring board
JP2008233423A (en) Flat panel display device and wiring structure for inspection
TWI402568B (en) Display and inspection method of measuring the impedance of bonding structure thereof
JP2006072032A (en) Display device and inspection method for display device

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090602