JP2007266263A - 基板処理装置 - Google Patents

基板処理装置 Download PDF

Info

Publication number
JP2007266263A
JP2007266263A JP2006088643A JP2006088643A JP2007266263A JP 2007266263 A JP2007266263 A JP 2007266263A JP 2006088643 A JP2006088643 A JP 2006088643A JP 2006088643 A JP2006088643 A JP 2006088643A JP 2007266263 A JP2007266263 A JP 2007266263A
Authority
JP
Japan
Prior art keywords
chamber
processing
substrate
chambers
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006088643A
Other languages
English (en)
Inventor
Tsukasa Yashima
司 八島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2006088643A priority Critical patent/JP2007266263A/ja
Publication of JP2007266263A publication Critical patent/JP2007266263A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)

Abstract

【課題】 複数の処理室を有する基処理装置において、セルフガスクリーニングのタイミングを調整し、成膜処理数を増加させる。
【解決手段】 基板の搬送を行う搬送手段を有する搬送室と、この搬送室に連接される少なくとも一つの予備室(ロードロック室L1)と、前記搬送室に連接され、前記基板に成膜処理又はクリーニング処理を施す複数の処理室R1,R2,R3と、前記各処理室R1,R2,R3において、前記成膜処理と前記クリーニング処理とが繰り返されるように制御する制御手段(コントローラ5)と、を有し、前記制御手段が、全ての処理室で同時に成膜処理を行わせずに、前記複数の処理室R1,R2,R3のうち、所定数の処理室でのみ成膜処理を行わせ、他の処理室はクリーニング処理を行わせるように構成される。
【選択図】 図1

Description

本発明は半導体基板やLCD等のガラス基板(以下、基板という)等の基板に成膜処理を施す縦型、横型、枚葉式等の基板処理装置に関するものである。
一般に、基板処理装置には、基板の搬送を行う搬送手段を有する搬送室と、この搬送室に連接され未処理又は処理済みの基板が載置される予備室と、搬送室に連接され基板に成膜処理を施す処理室とが備えられていて、搬送室から予備室に搬送された基板を、順次、処理室に投入することによって成膜を施し、その後、処理済みの基板を予備室に払い出すが、処理室の数が一つではスループットが低く生産性が乏しいという問題がある。また、基板に成膜を施し残余のガスや反応副生成物が処理室の内面に付着しまうと、その後の経時的な付着物の剥離、落下によって成膜に混入してしまう不具合もある。
そこで従来は、処理室を複数とし、生産性を改善する一方、処理室にセルフクリーニングガス(エッチングガス)を供給することによって、処理室の内面の付着物を揮発させ、処理室に連通する排気管下流で排気トラップにより捕集することがなされている。なお、セルフガスクリーニングは、付着物を揮発させるので、残さず除去できる利点がある。
図5は従来の枚葉式基板処理装置において、成膜処理とセルフガスクリーニング処理とを実施するためのタイミングチャートである。なお、図5中、Lはロードロック室における基板の取り出し又は払い出しの搬送タクトを、Rは処理室における基板の挿入(投入)又は取り出しの搬送タクトを、Hは予備加熱室における基板の挿入又は取り出しの搬送タクトを、Sはセルフガスクリーニングプロセスを示す。
図5に示すように、従来のタイミングチャートでは、成膜プロセスの開始タイミングを処理室R1,R2,R3の順にずらし、処理室R1、処理室R2、処理室R3の順にセルフガスクリーニング処理を実施する。セルフガスクリーニングの周期は、ガス種によっても変動するが、例えば、基板の成膜処理数6枚を1周期としている。この場合、基板の搬送、成膜処理、セルフガスクリーニング処理は次のようにしている。
(1)まず、大気搬送ロボットをコントローラにより制御してカセットスタンドからカセットを選択し、基板を取り出してこれをロードロック室に搬送する。
(2)ロードロック室への搬送を終了すると、真空搬送ロボットをコントローラにより制御し、ロードロック室から取り出した基板を予備加熱室に挿入する。
(3)予備加熱室での基板の予熱が完了すると、コントローラの制御により真空搬送ロボットが予熱済みの基板を予備加熱室から取り出し、これを処理室に挿入する。
そして、真空搬送ロボットがロードロック室から基板を取り出して予熱室に挿入する。
(4)処理室での基板の成膜処理が完了すると、処理室から基板が取り出され、ロードロック室に払い出される。この後、予熱室から基板が取り出され、処理室に挿入される。そして、ロードロック室から基板が取り出され予熱室に補充される。
(5)上記(3),上記(4)操作の繰り返し。
(6)上記(3),上記(4)操作の繰り返しにより、各処理室での基板の成膜処理数がセルフガスクリーニング周期の成膜数に到達すると、処理室R1,R2,R3毎に原料ガスの供給が遮断され、セルフクリーニングガスが処理室に所定流量、所定時間供給される。
従来の基板処理装置、特に、枚葉式基板処理装置では、複数の処理室、ロードロック室(予備室)、予備加熱室(予備室)を、基板搬送装置を配置する搬送室を取り囲むように配置して基板ハンドリング及び搬送を搬送室に集中させ、処理すべき基板と処理後の基板とをロードロック室に集中させることによって、基板の搬送タクト時間を大幅に短縮するようになっており、予備室を設けて基板を予熱することによって処理時間の大幅な短縮を可能としている。また、ダブルアーム式の基板搬送ロボットも採用されていて、搬送タクト時間の短縮に寄与している。
しかし、処理室のセルフガスクリーニングを実施せざるを得ない状況の下では、成膜条件の最適化等によって成膜プロセスの所要時間を図6に示すように短縮しても成膜数の増加には関与しない無駄な時間となってしまうので、一枚でも多くの基板に成膜を施して成膜処理数を増大するという要求を満足することはできない。
例えば、プロセス処理時間を80(秒)として基板の搬送タクト時間と無駄時間を下式により求めると、
Ta=(Px+Tc)/n1 …(1)
Td=Tc×n2 …(2)
Tb=Td×n1−Ta×n1 …(3)
ただし、Ta:各処理室における基板の成膜タクト時間
Tb:無駄時間
n1:基板の処理室数(成膜室数)(n1=2,3,…,n)
Tc:搬送室の基板搬送ロボットによる基板の搬送タクト時間(L,H,R)
Td:全体の搬送タクト時間
n2:基板の入替回数(n2=1,2,3,…,n)
Px:プロセス処理時間
プロセス処理時間Pxを80(秒)とした場合、成膜タクト時間Taは(80+10)÷3=30(秒)、基板の搬送タクト時間Tdは10(秒)×3=30(秒)、成膜タクト時間Taに対する無駄時間Tbは30−30=0(秒)となり、図5に示したように、成膜プロセスに無駄な時間が発生しない。
しかし、プロセス処理時間Pxを10(秒)短縮して70(秒)とした場合、成膜タクト時間Taは(70+10)÷3=26.7(秒)、搬送タクト時間Tdは、10(秒)×3=30(秒)となり、成膜タクト時間Taに対する無駄時間Tbは30×3−26.7×3≒10(秒)となり無駄時間Tbが発生してしまう。
このように、枚葉式基板処理装置を含めて複数の処理室、予備室、搬送室を備え、成膜処理とセルフガスクリーニングとを交互に行う基板処理装置においては、プロセス時間を短縮しても生産性の向上には直結していなかった。
そこで、本発明は、複数の処理室を有する基板処理装置において、セルフガスクリーニングのタイミングを調整し、無駄時間をなくすことを目的とする。
第1の発明は、基板の搬送を行う搬送手段を有する搬送室と、該搬送室に連接される少なくとも一つの予備室と、前記搬送室に連接され、前記基板に成膜処理又はクリーニング処理を施す複数の処理室と、前記各処理室において、前記成膜処理と前記クリーニング処理とが繰り返されるように制御する制御手段と、を有し、前記制御手段が、全ての処理室で同時に成膜処理を行わせずに、前記複数の処理室のうち、所定数の処理室でのみ成膜処理を行わせ、他の処理室はクリーニング処理を行わせるように構成された基板処理装置を提供するものである。
このように、全ての処理室で同時に成膜処理を行わずに、複数の処理室のうち、所定の処理室でのみ成膜処理を行わせ、他の処理室にクリーニング処理を行わせると、無駄時間が発生しなくなるので生産性の向上が見込まれる。なお、所定の処理室とは、複数の処理室の数をnとし、所定の処理室の数をn1としたときに、n≠n1且つn>n1の関係を満たすように定められる。
第2の発明は、基板の搬送を行う搬送手段を有する搬送室と、該搬送室に連接される少なくとも一つの予備室と、前記搬送室に連接され、前記基板に成膜処理又はクリーニング処理を施す複数の処理室とを備え、前記成膜処理と前記クリーニング処理とを繰り返すようにした基板処理装置の成膜及びクリーニング方法において、前記複数の処理室のうち、全ての処理室で同時に成膜処理を行わせずに、所定の処理室でのみ成膜処理を行わせ、他の処理室ではクリーニング処理を行わせるようにしたものである。
かかる方法によれば、請求項1記載の発明と同様に、セルフガスクリーニング処理と基板処理とが実施され、無駄時間が発生しなくなるので、生産性の向上が見込まれる。
本発明によれば、複数の処理室を設けて基板の成膜処理とセルフガスクリーニング処理を実施する場合に、一つの処理室でセルフガスクリーニングを実施するとともに、他の処理室で成膜処理が実施され、無駄時間が発生しなくなるので基板装置全体としての生産性の向上が見込まれる。
以下、添付図面を参照して本発明の一実施の形態を説明する。
図1は基板処理装置の一例としての枚葉式基板処理装置の内部を示す解説図である。
基板処理装置1には、複数の処理室R1,R2,R3が互いに連接され、一方側の処理室R1に予備加熱室HTが連接されている。また、ロードロック室L1が予備加熱室HTに連接され、基板の搬入、搬出を行う基板搬送ロボットT1を備えた操作室3がロードロック室L1を介して予備加熱室HT側と反対側に連接されている。
ロードロック室L1、予備加熱室HT及び複数の処理室R1,R2,R3は、環状又は多角形状(図示例では五角形)に配置されていて、基板(ワーク)を搬送するための搬送室2を取り囲んでおり、基板の搬送及びハンドリングのための基板搬送ロボットT2が搬送室2に設置されている。
ロードロック室L1の搬送室2側及び前記操作室3側はそれぞれゲートロックバルブ(図示せず)で開閉するようになっており、各処理室R1,R2,R3、予備加熱室HTの搬送室2に面した基板の挿入口(図示せず)もゲートロックバルブ(図示せず)で開閉する構造となっている。そして、ロードロック室L1、搬送室2、各処理室R1,R2,R3には、真空ポンプ等減圧のための減圧排気系がそれぞれ取り付けられている。これら減圧排気系は相互に独立しており、ピラニ計等の監視の下、減圧するようになっている。
前記処理室R1,R2,R3には、抵抗式加熱ヒータ、高周波誘導加熱ヒータ等のヒータが取り付けられていて処理室内雰囲気を成膜温度以上に加熱するようになっており、同様に、予備加熱室HTにヒータが備えられていて、予備加熱室HT内を加熱するようになっている。各処理室R1,R2,R3には、成膜のための原料ガスを供給する原料ガス供給管(図示せず)と、処理室内雰囲気を排気する排気管(図示せず)と、セルフクリーニングガスを処理室R1,R2,R3にそれぞれ供給するためのセルフクリーニングガス供給管(図示せず)とが接続されていて、それぞれ開閉弁により開閉する構造となっており、前記セルフクリーニングガス供給管とその開閉弁がセルフガスクリーニング装置を構成している。また、基板処理装置には、後述するコントローラ5が備えられていて、搬送室2の基板搬送ロボットT2、操作室3側の基板搬送ロボットT1、前記原料ガス供給通路の開閉弁、セルフクリーニングガスの開閉弁等を制御するようになっている。なお、コントローラ5は、CPU、I/O、メモリ、ハードディクス等からなる周知のコンピュータで構成されている。
一方、操作室3には複数のカセットスタンド(図示せず)が設置され、基板の搬送およびハンドリングのための基板搬送ロボットT1が操作室3のカセットスタンドとロードロック室L1との間に設置されている。これらカセットスタンドにはそれぞれカセットS1,S2,S3,S4が収容されており、各カセットS1,S2,S3,S4には、成膜処理前の基板又は機外払い出し前の基板が収容されている。
図2は前記コントローラ5のブロック図である。
コントローラ5は、主制御部5a、搬送制御部5b、予備加熱制御部5c、処理室第1制御部5d、処理室第2制御部5e、処理室第3制御部5f、レシピ等の入力編成部5g、表示部5hを備えて構成されていて、搬送制御部5bが前記基板搬送ロボットT1,T2とロードロック室L1のゲートロックバルブの開閉を制御し、予備加熱制御部5cが予備加熱室HT内を昇温するためのヒータ(図示せず)の温度、予備加熱室HTのゲートロックバルブの開閉を制御する。
また、処理室第1制御部5d、処理室第2制御部5e、処理室第3制御部5fがそれぞれ処理室R1、R2、R3のヒータ(図示せず)の温度、原料ガス供給管の開閉弁、排気管の開閉弁、セルフクリーニングガス供給管の開閉弁の開閉等を制御する。
コントローラ5を起動すると、主制御部5aが、データベース(図示せず)に格納のレシピファイルを参照し、処理室第1制御部5d、処理室第2制御部5e、処理室第3制御部5fに対して成膜処理、及びセルフガスクリーニング処理の開始信号を送信する。この開始信号には、少なくとも、各処理室R1,R2,R3に対する成膜処理の開始タイミング、セルフクリーニングガスの周期及び開始タイミングが含まれており、処理室第1制御部5d、処理室第2制御部5e、処理室第3制御部5fは、各処理室に対する成膜処理の開始タイミング、セルフクリーニングガスの周期及び開始タイミングに基づいて基板の成膜処理とセルフタイミング処理を実施する。
下式は、レシピに格納されている処理室R1(第一処理室)のクリーニング開始タイミングTR1、処理室R2(第二処理室)のクリーニング開始タイミングTR2、処理室R3(第三処理室)のクリーニング開始タイミングTRnを示す。
処理室R1のクリーニング開始タイミングTR1
TR1=W÷N×1…(4)
処理室R2のクリーニング開始タイミングTR2
TR2=W÷N×2…(5)
処理室R3(第三処理室)のクリーニング開始タイミングTR3
TR3=W÷N×3 …(6)
処理室TRn(第n処理室)のクリーニング開始タイミングTRn
TRn=W÷N×n …(7)
ただし、W:オペレータに指定された基板枚数
N:基板処理装置の処理室数
TR1〜TRn:オペレータに指定されたセルフガスクリーニング周期以下(小数点切り上げ)
図3は、成膜プロセスの所要時間を70(秒)、前記ロードロック室L1における基板の取り出し又は払い出しに対する搬送タクト時間、処理室R1,R2,R3に対する基板の挿入又は取り出しに対する搬送タクト時間、予備加熱室HTに対する基板の挿入又は取り出し対する搬送タクト時間をそれぞれ10(秒)とした場合の処理室R1,R2,R3の成膜プロセス及びセルフガスクリーニング処理のタイミングを示すタイミングチャートである。
なお、図3において、Lはロードロック室L1における基板の取り出し又は払い出しを、Rは処理室R1,R2,R3における基板の挿入又は取り出しを、Hは予備加熱室HTにおける基板の挿入又は取り出しを示し、1枚目〜6枚目の文字は、処理室R1、処理室R2、処理室R3の各室での成膜プロセスのプロセス番号を、Sはセルフガスクリーニングプロセスを示している。
すなわち、従来例で説明したタイミングチャート(図5)において、処理室R1、処理室R2、処理室R3の全てでセルフガスクリーニングを実施すると、成膜処理数の合計は18枚となる。この成膜処理数の合計18枚から成膜処理数の生産時間を算出すると、
生産時間=成膜タクト時間×セルフガスクリーニング周期×処理室数+セルフガスクリーニング時間+搬送時間
=30(秒)×6(枚)×3(室)+350(秒)+10(秒)=900(秒)
となるが、
本実施形態では、実際に、成膜する処理室の数は(処理室数−1)となるので、
成膜タクト時間=(プロセス時間+搬送時間)÷(処理室数−1)
搬送タクト時間=搬送時間×基板の入替数(L,H,R)
生産時間=成膜タクト時間×セルフガスクリーニング周期×処理室数
+セルフガスクリーニング時間
=40(秒)×6(枚)×(3−1)+350(秒)+10(秒)
=840(秒)
となる。
この結果を1時間当たりの基板の生産数に換算すると、生産能力(枚)について、
従来の生産能力(枚)は、
生産能力(枚)=60(分)×60(秒)÷18(枚)の生産時間(秒)×18(枚)=60(分)×60(秒)÷900×18=72(枚)となり、
本実施の形態の生産能力(枚)は
生産能力(枚)=60(分)×60(秒)÷18(枚)の生産時間(秒)×18(枚)=60(分)×60(秒)÷840×18=77(枚)となり、基板処理装置全体の生産性が向上する。
次に、図1乃至図4を参照して前記コントローラ5が実行する基板の搬送処理及びセルフガスクリーニング処理の詳細について説明すると、
(1)まず、搬送制御部5bで操作室3の基板搬送ロボットT1を制御し、操作室3のカセットスタンドのカセットS1〜S4から基板を取り出してロードロック室L1に搬送する。
この場合、処理室第1制御部5d〜処理室第3制御部5fが各処理室R1,R2,R3のヒータの温度制御を、主制御部5aが予備加熱室HTのヒータの温度制御を実行し、さらに、処理室内温度雰囲気が成膜温度、予熱室内雰囲気温度が成膜温度近傍の温度雰囲気に制御する。
(2)搬送制御部5bの制御による基板の搬送を終了し、予備加熱室内雰囲気温度が成膜温度近傍の温度雰囲気となると、搬送制御部5bが搬送室2の基板搬送ロボットT2を制御してロードロック室L1から基板を取り出して(図3L)、予備加熱室HTに挿入する(図3H)。
(3)予備加熱室HTでの基板の予熱時間が予熱温度に到達するか、又は、到達温度に昇温する予熱時間に到達した場合は、基板の予熱が完了したものとみなして、搬送室2の基板搬送ロボットT2が予熱済みの基板を予備加熱室HTから取り出してこれを処理室(例えば、処理室R1)に挿入する(図3R)。そして、ロードロック室L1から基板を取り出して(図3L)予備加熱室HTに挿入する基板を補充する(図3H)。
(4)処理室(例えば、処理室R1)での基板の成膜処理が完了すると、搬送室2の基板搬送ロボットT2が処理室(例えば、処理室R1)から基板を取り出して(図3R)、ロードロック室L1に払い出し(図3L)、続いて、予備加熱室HTから基板を取り出して処理室(例えば、処理室R2)に挿入する(図3H)。そして、ロードロック室L1から基板を取り出して(図3L)、予備加熱室HTに補充する(図3H)。
(5)上記(3),上記(4)の操作を繰り返す。
(6)上記(3),上記(4)の繰り返しの際、主制御部5aは、処理室第1制御部〜処理室第3制御部5d〜5fに対するセルフガスクリーニングの時期を各処理室R1,R2,R3毎に監視していて、基板の成膜プロセス数、すなわち、成膜処理数がセルフガスクリーニング周期の成膜処理数(図示例では一周期あたり6枚)に到達すると、原料ガス供給通路の開閉弁の開閉時期を閉、セルフクリーニングガス供給通路の開閉弁を開として、セルフクリーニングガスを該当する処理室R1,R2,R3に供給し、セルフガスクリーニング周期毎に、処理室R1,R2,R3の付着物をセルフクリーニングガスにより揮発させ、排気トラップ、除害装置により浄化する。
主制御部5aはセルフガスクリーニングを終了する時間に到達すると、原料ガス供給通路の開閉弁の開閉時期を閉として該当する処理室(例えば、処理室R1)に対するセルフクリーニングガスの供給を停止し、上記(3),上記(4)の操作を再開する。そして、処理室R1,R2,R3に対する原料ガスの供給を再開する。
また、セルフガスクリーニングの実施中は、主制御部5aが搬送制御部5bに制御信号を出力し、搬送制御部5bが操作室3の基板搬送ロボットT1を制御して成膜済みの基板を収容したカセットを操作室3のカセットスタンド又は、外部(機外)搬送台車に払い出し、代わりのカセットをロードロック室L1に搬送させる。
なお、本発明は半導体装置だけでなくLCD装置のようなガラス基板を処理する装置でも適用できる。また、成膜処理には、CVD、PVDの他、酸化膜や窒化膜を形成する処理が含まれるものとする。
基板処理装置の一例としての枚葉式基板処理装置の内部を示す解説図である。 コントローラのブロック図である。 基板処理装置における全体の成膜処理の目標増加数を満足した成膜プロセス及びセルフガスクリーニング処理のタイミングを示すタイミングチャートである。 基板処理装置の一例としての枚葉式基板処理装置の内部を示す解説図である。 従来の枚葉式基板処理装置において、成膜処理とセルフガスクリーニング処理とを実施するためのタイミングチャートである。 基板処理装置における全体の成膜処理の目標増加数を満足した成膜プロセス及びセルフガスクリーニング処理のタイミングを示すタイミングチャートである。
符号の説明
1 基板処理装置
2 搬送室
3 操作室
5 コントローラ(制御手段)
5a 主制御部
5b 搬送制御部
5c 予備加熱制御部
5d 処理室第1制御部
5e 処理室第2制御部
5f 処理室第3制御部
5g 入力編成部
5h 表示部
6 成膜処理数
L1 ロードロック室
R1 処理室
R2 処理室
R3 処理室
S1 カセット
T1 基板搬送ロボット
T2 基板搬送ロボット
TR1 成膜開始タイミング
TR2 成膜開始タイミング
TR3 成膜開始タイミング
HT 予備加熱室
P 成膜プロセス時間
TR 成膜開始タイミング
TRn 処理室
Ta 成膜タクト時間
Tb 無駄時間
Td 搬送タクト時間

Claims (1)

  1. 基板の搬送を行う搬送手段を有する搬送室と、
    該搬送室に連接される少なくとも一つの予備室と、
    前記搬送室に連接され、前記基板に成膜処理又はクリーニング処理を施す複数の処理室と、
    前記各処理室において、前記成膜処理と前記クリーニング処理とが繰り返されるように制御する制御手段と、を有し、
    前記制御手段が、全ての処理室で同時に成膜処理を行わせずに、前記複数の処理室のうち、所定数の処理室でのみ成膜処理を行わせ、他の処理室はクリーニング処理を行わせるように構成されたことを特徴とする基板処理装置。
JP2006088643A 2006-03-28 2006-03-28 基板処理装置 Pending JP2007266263A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006088643A JP2007266263A (ja) 2006-03-28 2006-03-28 基板処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006088643A JP2007266263A (ja) 2006-03-28 2006-03-28 基板処理装置

Publications (1)

Publication Number Publication Date
JP2007266263A true JP2007266263A (ja) 2007-10-11

Family

ID=38638966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006088643A Pending JP2007266263A (ja) 2006-03-28 2006-03-28 基板処理装置

Country Status (1)

Country Link
JP (1) JP2007266263A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011920A1 (ja) * 2011-07-15 2013-01-24 東京エレクトロン株式会社 処理指示装置、処理指示方法、コンピュータプログラム及び処理装置
WO2018003331A1 (ja) * 2016-06-30 2018-01-04 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
WO2018003330A1 (ja) * 2016-06-30 2018-01-04 東京エレクトロン株式会社 真空処理装置、真空処理方法及び記憶媒体
US20220004172A1 (en) * 2019-03-20 2022-01-06 Kokusai Electric Corporation Recipe creation method, semiconductor device manufacturing method, substrate processing apparatus, and computer-readable recording medium storing recipe creation program

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013011920A1 (ja) * 2011-07-15 2013-01-24 東京エレクトロン株式会社 処理指示装置、処理指示方法、コンピュータプログラム及び処理装置
JPWO2013011920A1 (ja) * 2011-07-15 2015-02-23 東京エレクトロン株式会社 処理指示装置、処理指示方法、コンピュータプログラム及び処理装置
TWI489236B (zh) * 2011-07-15 2015-06-21 Tokyo Electron Ltd Processing instructions, processing instructions, computer programs and processing devices
US9696711B2 (en) 2011-07-15 2017-07-04 Tokyo Electron Limited Processing instructing device, processing instructing method, computer program and processing device
WO2018003331A1 (ja) * 2016-06-30 2018-01-04 東京エレクトロン株式会社 成膜装置、成膜方法及び記憶媒体
WO2018003330A1 (ja) * 2016-06-30 2018-01-04 東京エレクトロン株式会社 真空処理装置、真空処理方法及び記憶媒体
US20220004172A1 (en) * 2019-03-20 2022-01-06 Kokusai Electric Corporation Recipe creation method, semiconductor device manufacturing method, substrate processing apparatus, and computer-readable recording medium storing recipe creation program

Similar Documents

Publication Publication Date Title
TWI608560B (zh) Substrate processing apparatus, manufacturing method of semiconductor apparatus, program, and recording medium
KR101089841B1 (ko) 기판 처리 장치, 프로그램, 기억 매체 및 컨디셔닝 필요여부 결정 방법
TWI634230B (zh) Substrate processing apparatus, manufacturing method of semiconductor device, and recording medium
CN106997859B (zh) 衬底处理装置及半导体器件的制造方法
JP5113705B2 (ja) 薄膜形成装置の洗浄方法、薄膜形成方法、薄膜形成装置及びプログラム
JP5028957B2 (ja) 成膜方法及び成膜装置並びに記憶媒体
KR20090026186A (ko) 성막 방법, 클리닝 방법 및 성막 장치
JP2006190977A (ja) 成膜方法及び成膜装置並びに記憶媒体
JP4918453B2 (ja) ガス供給装置及び薄膜形成装置
JP2005333110A (ja) 薄膜形成装置、薄膜形成装置の洗浄方法及びプログラム
JP6839672B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
TW201610222A (zh) 半導體製造裝置及半導體的製造方法
JP2007266263A (ja) 基板処理装置
KR20100031460A (ko) Ti계 막의 성막 방법 및 기억 매체
JP2021019142A (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP3854157B2 (ja) 半導体製造装置及びそのクリーニング方法
CN111837215B (zh) 处理装置、半导体器件的制造方法以及记录介质
JP2009065068A (ja) 基板処理装置、基板処理装置の汚染抑制方法及び記憶媒体
JP2006313934A (ja) 半導体製造装置および半導体製造装置の成膜処理方法
JP2004304116A (ja) 基板処理装置
JP4305754B2 (ja) 半導体装置の製造方法および基板処理装置
US7972961B2 (en) Purge step-controlled sequence of processing semiconductor wafers
JP2012251212A (ja) 半導体装置の製造方法および基板処理装置
WO2020105444A1 (ja) 処理方法及び処理装置
JP2021103756A (ja) エピタキシャルウェーハ製造システム及び製造方法