JP2007263677A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2007263677A JP2007263677A JP2006087942A JP2006087942A JP2007263677A JP 2007263677 A JP2007263677 A JP 2007263677A JP 2006087942 A JP2006087942 A JP 2006087942A JP 2006087942 A JP2006087942 A JP 2006087942A JP 2007263677 A JP2007263677 A JP 2007263677A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- semiconductor device
- semiconductor
- circuit
- diaphragm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
Description
この発明は、音圧センサチップや圧力センサチップ等の半導体チップを備える半導体装置に関する。 The present invention relates to a semiconductor device including a semiconductor chip such as a sound pressure sensor chip or a pressure sensor chip.
従来、シリコンマイクや圧力センサ等の半導体装置では、音圧センサチップや圧力センサチップ等のように、音響等の圧力変動を振動により検出するダイヤフラムを有する半導体チップを回路基板の表面に実装している(例えば、特許文献1参照)。この種の半導体チップを回路基板の表面に配した状態においては、ダイヤフラムと回路基板の表面との間に空洞部が形成されることになる。 Conventionally, in a semiconductor device such as a silicon microphone or a pressure sensor, a semiconductor chip having a diaphragm for detecting pressure fluctuations such as sound by vibration is mounted on the surface of a circuit board, such as a sound pressure sensor chip or a pressure sensor chip. (For example, refer to Patent Document 1). In a state where this kind of semiconductor chip is arranged on the surface of the circuit board, a cavity is formed between the diaphragm and the surface of the circuit board.
また、空洞部の容積が小さい場合には、空洞部の空気バネ定数が大きくなってダイヤフラムが振動しにくくなるため、ダイヤフラムの変位量が小さくなって圧力変動を精度良く検出することができなくなる。すなわち、ダイヤフラムを振動させて、空洞部として十分な大きさを確保する必要がある。また、空洞部の容積は、半導体チップの特性に応じて適宜変更する必要がある。従来の半導体装置では、回路基板の表面から窪んだ凹部を形成することで、空洞部の容積拡大を図っている。
また、上述した構成の半導体装置では、回路基板の表面に、半導体チップを制御する回路チップを上記半導体チップに並べて実装している。
In the semiconductor device having the above-described configuration, the circuit chip for controlling the semiconductor chip is mounted on the surface of the circuit board side by side with the semiconductor chip.
しかしながら、上記従来の半導体装置においては、半導体チップ及び回路チップを回路基板の表面に並べて配置しているため、回路基板のサイズが大きくなって半導体装置の小型化が困難になるという問題がある。
この発明は、上述した事情に鑑みてなされたものであって、小型化を容易に図ることができる半導体装置を提供することを目的としている。
However, in the conventional semiconductor device, since the semiconductor chip and the circuit chip are arranged on the surface of the circuit board, there is a problem that the size of the circuit board becomes large and it is difficult to reduce the size of the semiconductor device.
The present invention has been made in view of the above-described circumstances, and an object thereof is to provide a semiconductor device that can be easily reduced in size.
上記課題を解決するために、この発明は以下の手段を提案している。
請求項1に係る発明は、回路基板の搭載面に配置される半導体装置であって、圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、前記回路基板の搭載面に配されて前記半導体チップを制御する回路チップとを備え、前記回路チップが前記回路基板の搭載面に対向する裏面から前記半導体チップに対向する表面まで貫通する貫通電極を備え、前記半導体チップが前記ダイヤフラムを前記回路チップに対向させた状態で前記回路チップの表面に積層して配され、前記回路チップに対向する前記半導体チップの対向面に設けられた接続端子が前記貫通電極と接触して電気接続され、前記半導体チップ及び前記回路チップが前記ダイヤフラムの周囲に配置される環状の樹脂シートにより互いに隙間無く接着されることを特徴とする半導体装置を提案している。
In order to solve the above problems, the present invention proposes the following means.
According to a first aspect of the present invention, there is provided a semiconductor device disposed on a circuit board mounting surface, wherein the semiconductor chip includes a thin film diaphragm that vibrates in response to pressure fluctuations, and is disposed on the circuit board mounting surface. A circuit chip that controls the semiconductor chip, and the circuit chip includes a through electrode that penetrates from the back surface facing the mounting surface of the circuit board to the surface facing the semiconductor chip, and the semiconductor chip passes through the diaphragm A connection terminal provided on the surface of the semiconductor chip facing the circuit chip is in contact with the through electrode and is electrically connected to the circuit chip in a state of being opposed to the circuit chip. The semiconductor chip and the circuit chip are bonded to each other without a gap by an annular resin sheet disposed around the diaphragm. It has proposed a semiconductor device that.
この発明に係る半導体装置によれば、ダイヤフラムが回路チップの表面に対向するように半導体チップを配置することで、ダイヤフラムと半導体チップの表面との間に中空の空洞部が形成されることになる。そして、半導体チップと回路チップとは環状の樹脂シートにより隙間無く接着されるため、上述の空洞部は半導体装置の外方に対して密封されることになる。ここで、空洞部の大きさは、予め形成された樹脂シートの寸法や形状に応じて容易に設定することができるため、半導体装置の製造に際して空洞部の容積が不意に変化することを防止して、ダイヤフラムの振動特性が変化することを防ぐことができる。 According to the semiconductor device of the present invention, a hollow cavity is formed between the diaphragm and the surface of the semiconductor chip by disposing the semiconductor chip so that the diaphragm faces the surface of the circuit chip. . And since a semiconductor chip and a circuit chip are adhere | attached without a clearance gap by a cyclic | annular resin sheet, the above-mentioned cavity part is sealed with respect to the outer side of a semiconductor device. Here, since the size of the cavity can be easily set according to the size and shape of the resin sheet formed in advance, the volume of the cavity is prevented from changing unexpectedly during the manufacture of the semiconductor device. Thus, the vibration characteristics of the diaphragm can be prevented from changing.
また、半導体チップ及び回路チップを積層した構成の半導体装置を回路基板の搭載面に配置することで、貫通電極を介して半導体チップと回路基板とを電気接続することができるため、従来のように半導体チップ及び回路チップを個別に回路基板に搭載する必要が無くなる。したがって、半導体装置の小型化を容易に図ることができると共に、回路基板の搭載面に対する半導体装置の搭載面積を小さくすることが可能となる。 In addition, since a semiconductor device having a configuration in which a semiconductor chip and a circuit chip are stacked is arranged on the mounting surface of the circuit board, the semiconductor chip and the circuit board can be electrically connected through the through electrode, so that There is no need to separately mount the semiconductor chip and the circuit chip on the circuit board. Therefore, the semiconductor device can be easily reduced in size, and the mounting area of the semiconductor device with respect to the mounting surface of the circuit board can be reduced.
請求項2に係る発明は、請求項1に記載の半導体装置において、前記樹脂シートが前記半導体チップ及び前記回路チップよりも軟質な樹脂材料により形成されていることを特徴とする半導体装置を提案している。 The invention according to claim 2 proposes a semiconductor device according to claim 1, wherein the resin sheet is formed of a softer resin material than the semiconductor chip and the circuit chip. ing.
請求項3に係る発明は、請求項1又は請求項2に記載の半導体装置において、前記接続端子と前記貫通電極とが対向して配され、前記樹脂シートが、厚さ方向に導電性を有すると共に表面に沿う方向に絶縁性を有する異方性導電フィルムからなり、前記接続端子と前記貫通電極との間に配置されることを特徴とする半導体装置を提案している。
The invention according to
この発明に係る半導体装置によれば、半導体チップと回路チップとを接着する樹脂シートとして異方性導電フィルムを使用することで、樹脂シートを介して貫通電極と接続端子とを接触させて電気接続することができる、すなわち、異方性導電フィルムにより貫通電極と接続端子とを接合することができる。したがって、貫通電極と接続端子とを接合するための別途接合部材を用意する必要が無くなり、貫通電極と接続端子との電気接続を容易に行うことができる。
また、異方性導電フィルムを使用することで、相互に隣り合う貫通電極同士や接続端子同士が電気接続されることも容易に防止できるため、相互に隣り合う貫通電極間、あるいは、接続端子間のピッチを小さくすることができる。
According to the semiconductor device of the present invention, the anisotropic conductive film is used as the resin sheet for bonding the semiconductor chip and the circuit chip, so that the through electrode and the connection terminal are brought into contact with each other through the resin sheet for electrical connection. That is, the through electrode and the connection terminal can be joined by the anisotropic conductive film. Therefore, it is not necessary to prepare a separate joining member for joining the through electrode and the connection terminal, and electrical connection between the through electrode and the connection terminal can be easily performed.
In addition, by using an anisotropic conductive film, it is possible to easily prevent the through electrodes adjacent to each other and the connection terminals from being electrically connected to each other. Therefore, between the adjacent through electrodes or between the connection terminals The pitch can be reduced.
請求項4に係る発明は、請求項1から請求項3のいずれか1項に記載の半導体装置において、前記ダイヤフラムに対向する前記回路チップの表面に、該表面から窪む凹部が形成されていることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、回路チップに、その表面から窪む凹部を形成しておくことで、ダイヤフラムと回路チップとにより画定される空洞部の容積を拡大することができる。
According to a fourth aspect of the present invention, in the semiconductor device according to any one of the first to third aspects, a concave portion that is recessed from the surface is formed on the surface of the circuit chip that faces the diaphragm. The semiconductor device characterized by this is proposed.
According to the semiconductor device of the present invention, the volume of the cavity defined by the diaphragm and the circuit chip can be increased by forming the recess recessed from the surface of the circuit chip.
請求項5に係る発明は、請求項1から請求項4のいずれか1項に記載の半導体装置において、前記半導体チップの上面に固定されて、該上面と前記回路チップ及び前記半導体チップの周囲とを覆う蓋部材を備え、該蓋部材に、前記ダイヤフラムを外方に露出させる開口部が形成されていることを特徴とする半導体装置を提案している。 According to a fifth aspect of the present invention, in the semiconductor device according to any one of the first to fourth aspects, the upper surface, the circuit chip, and the periphery of the semiconductor chip are fixed to the upper surface of the semiconductor chip. A semiconductor device is proposed in which an opening for exposing the diaphragm to the outside is formed in the lid member.
この発明に係る半導体装置においては、音響等の圧力変動が蓋部材の開口部を介してダイヤフラムに到達した際に、この圧力変動に基づいて半導体チップのダイヤフラムが振動することで、上記圧力変動を検出することができる。ここで、半導体チップ、回路チップ、及びこれらの接着部分が蓋部材により覆い隠されるため、半導体装置の保護を容易に図ることができる。そして、蓋部材は半導体チップに固定されるため、積層された半導体チップ及び回路チップが蓋部材により覆われた状態で、半導体装置の保護を図りながら容易に半導体装置を回路基板の搭載面に搭載することができる。
さらに、この蓋部材の内側の寸法は、半導体チップや回路チップの大きさと略等しくできるため、半導体装置の大型化を防ぎながら半導体装置の保護を図ることができる。
In the semiconductor device according to the present invention, when pressure fluctuation such as sound reaches the diaphragm through the opening of the lid member, the diaphragm of the semiconductor chip vibrates based on the pressure fluctuation, so that the pressure fluctuation is reduced. Can be detected. Here, since the semiconductor chip, the circuit chip, and the bonded portion thereof are covered with the lid member, the semiconductor device can be easily protected. Since the lid member is fixed to the semiconductor chip, the semiconductor device can be easily mounted on the mounting surface of the circuit board while protecting the semiconductor device in a state where the laminated semiconductor chip and circuit chip are covered with the lid member. can do.
Furthermore, since the inside dimension of the lid member can be substantially equal to the size of the semiconductor chip or circuit chip, the semiconductor device can be protected while preventing the semiconductor device from becoming large.
請求項6に係る発明は、請求項5に記載の半導体装置において、前記蓋部材が、導電性部材の表面に絶縁被膜を形成して構成されることを特徴とする半導体装置を提案している。
この発明に係る半導体装置によれば、蓋部材の導電性部材を回路基板のグランドパターンと電気的に接続することにより、外方から蓋部材の内側に侵入しようとする電磁気的なノイズを遮断する電磁シールドを形成することができるため、ノイズが半導体チップや回路チップに到達することを確実に防止できる。
また、絶縁被膜を形成しておくことで、半導体チップや回路チップの電気回路が蓋部材によって短絡することを容易に防止できる。
The invention according to claim 6 proposes a semiconductor device according to
According to the semiconductor device of the present invention, by electrically connecting the conductive member of the lid member to the ground pattern of the circuit board, electromagnetic noise that attempts to enter the inside of the lid member from the outside is blocked. Since the electromagnetic shield can be formed, it is possible to reliably prevent noise from reaching the semiconductor chip or the circuit chip.
Further, by forming the insulating coating, it is possible to easily prevent the electrical circuit of the semiconductor chip or the circuit chip from being short-circuited by the lid member.
請求項1に係る発明によれば、半導体チップ及び回路チップを積層して半導体装置が構成されるため、半導体装置の小型化を容易に図ることができると共に、回路基板の搭載面における半導体装置の搭載面積を小さくすることができる。
また、半導体装置の製造に際して空洞部の容積が不意に変化することを防止して、ダイヤフラムの振動特性が変化することを防ぐことができるため、半導体装置の歩留まりを向上させて、半導体装置の製造効率の向上を図ることができる。
According to the invention of claim 1, since the semiconductor device is configured by stacking the semiconductor chip and the circuit chip, the semiconductor device can be easily reduced in size and the semiconductor device on the mounting surface of the circuit board can be reduced. The mounting area can be reduced.
In addition, since the volume of the cavity can be prevented from changing unexpectedly during the manufacture of the semiconductor device and the vibration characteristics of the diaphragm can be prevented from changing, the yield of the semiconductor device can be improved, and the semiconductor device can be manufactured. Efficiency can be improved.
請求項2に係る発明によれば、互いに接着された半導体チップと回路チップとの間に発生する応力を樹脂シートの変形により緩和することができる。 According to the invention which concerns on Claim 2, the stress which generate | occur | produces between the semiconductor chip and circuit chip which were mutually adhere | attached can be relieve | moderated by deformation | transformation of a resin sheet.
請求項3に係る発明によれば、異方性導電フィルムにより貫通電極と接続端子とを接合することができるため、貫通電極と接続端子との電気接続を容易に行うことができる。
また、相互に隣り合う貫通電極間、あるいは、接続端子間のピッチを小さくすることができるため、半導体チップ及び回路チップの更なる小型化を図ることができる。
According to the invention which concerns on
Further, since the pitch between adjacent through electrodes or between connection terminals can be reduced, the semiconductor chip and the circuit chip can be further reduced in size.
請求項4に係る発明によれば、回路チップに凹部を形成することにより、空洞部の容積拡大を簡便に図ることができるため、ダイヤフラムが振動しにくくなることを抑制できる。したがって、音響等の圧力変動をダイヤフラムの振動により精度良く検出することが可能となる。
また、従来のように、回路基板に空洞部を拡大するための凹部を形成する必要が無いため、強度等を考慮して回路基板の厚さ寸法を大きくする必要も無くなり、半導体装置を搭載する回路基板の薄型化を容易に図ることが可能となる。
According to the invention which concerns on Claim 4, since the volume expansion of a cavity part can be aimed at simply by forming a recessed part in a circuit chip, it can suppress that a diaphragm becomes difficult to vibrate. Therefore, pressure fluctuations such as sound can be detected with high accuracy by vibration of the diaphragm.
Further, since it is not necessary to form a recess for enlarging the cavity in the circuit board as in the prior art, there is no need to increase the thickness dimension of the circuit board in consideration of strength and the like, and the semiconductor device is mounted. It is possible to easily reduce the thickness of the circuit board.
請求項5に係る発明によれば、蓋部材を設けることで半導体装置の大型化を防ぎながら半導体装置の保護を図ることができる。
また、蓋部材は半導体チップに固定されるため、半導体装置の保護を図りながら容易に半導体装置を回路基板の搭載面に搭載することができる。
According to the invention which concerns on
Further, since the lid member is fixed to the semiconductor chip, the semiconductor device can be easily mounted on the mounting surface of the circuit board while protecting the semiconductor device.
請求項6に係る発明によれば、半導体装置の外方側において発生した電気的なノイズが半導体チップに到達することを確実に防ぐため、ノイズに基づく半導体チップや回路チップの誤作動を確実に防止することができる。 According to the sixth aspect of the present invention, in order to reliably prevent electrical noise generated on the outer side of the semiconductor device from reaching the semiconductor chip, malfunction of the semiconductor chip or circuit chip based on the noise is reliably ensured. Can be prevented.
図1,2は、本発明の一実施形態を示している。図1,2に示すように、この実施形態に係る半導体装置1は、回路基板3に搭載されるように構成されており、回路基板3の搭載面3aに配されるLSIチップ(回路チップ)5と、その表面5a側に積層されたシリコンマイクチップ(半導体チップ)7と、これらLSIチップ5及びシリコンマイクチップ7を覆う蓋部材9とを備えている。ここで、LSIチップ5及びシリコンマイクチップ7は同じサイズに形成されている。すなわち、LSIチップ5及びシリコンマイクチップ7を積層した状態においては、シリコンマイクチップ7がLSIチップ5の側部からはみ出さないようになっている。
LSIチップ5は、回路基板3の搭載面3aに対向する裏面5bからシリコンマイクチップ7に対向する表面5aまで貫通してシリコンマイクチップ7を回路基板3に電気接続させる貫通電極11を有しており、その表面5a側をなすLSIチップ本体13と、裏面5b側をなす配線パッケージ部15とから構成されている。
1 and 2 show an embodiment of the present invention. As shown in FIGS. 1 and 2, the semiconductor device 1 according to this embodiment is configured to be mounted on a
The
LSIチップ本体13は、例えばシリコンにより形成されており、シリコンマイクチップ7を制御する役割を果たしている。すなわち、LSIチップ本体13は、例えばシリコンマイクチップ7からの電気信号を増幅するための増幅回路や、前記電気信号をデジタル信号として処理するためのDSP(デジタルシグナルプロセッサ)、A/D変換器等を含んでいる。
このLSIチップ本体13には、その厚さ方向に貫通してLSIチップ本体13の表面5a及び裏面13bに露出する貫通ビア17が設けられている。この貫通ビア17は、LSIチップ本体13の厚さ方向に貫通する貫通孔17a内に導電性材料からなるメタル配線部17bを形成して構成されており、このメタル配線部17bがLSIチップ本体13の表面5a及び裏面13bに露出している。なお、メタル配線部17bは、貫通孔17aとLSIチップ本体13の厚さ方向に重なる位置にも形成されている。
The
The
配線パッケージ部15は、LSIチップ本体13の裏面13bを覆う絶縁層19と、絶縁層19に封止されて貫通ビア17のメタル配線部17bをLSIチップ5の裏面5bまで配線する配線部21とを備えている。すなわち、これら貫通ビア17及び配線部21により上述した貫通電極11が構成されることになる。
配線部21は、LSIチップ本体13の裏面13bに形成された再配線層23や、再配線層23からLSIチップ5の裏面5bまで延びる銅ポスト25により構成されている。銅ポスト25の先端は、絶縁層19からなるLSIチップ5の裏面5bから外方に露出しており、上記先端には半田ボール27が取り付けられている。これら半田ボール27は、LSIチップ5の貫通電極11を回路基板3の搭載面3aに形成された電極パッド3bに接合させるものである。
なお、図示はしていないが、配線パッケージ部15にはLSIチップ本体13の電気回路をLSIチップ5の裏面5bまで配線するチップ配線部も封止されている。このチップ配線部は、上記配線部21と同様の再配線層や銅ポストにより構成されている。
The
The
Although not shown, the
シリコンマイクチップ7は、音響を電気信号に変換するシリコン製の音圧センサチップである。すなわち、このシリコンマイクチップ7は、半導体装置1の外側に位置する外方空間からの音響等の圧力変動に応じて振動するダイヤフラム29を備えている。ダイヤフラム29は、シリコンマイクチップ7の厚さ方向に振動するように構成されている。なお、このシリコンマイクチップ7には、その表面(上面)7aから窪む凹部31が形成されており、この凹部31の底面が上記ダイヤフラム29により構成されている。この凹部31は、例えばシリコンエッチングにより形成されている。
このシリコンマイクチップ7は、上記ダイヤフラム29をLSIチップ5に対向させた状態でLSIチップ5の表面5aに配置されている。なお、シリコンマイクチップ7のダイヤフラム29に対向するLSIチップ5の表面5aには、この表面5aから窪む凹部33が形成されている。
The
The
また、LSIチップ5の表面5aに対向するシリコンマイクチップ7の裏面(対向面)7bには、接続端子35が突出して設けられている。この接続端子35は、裏面7bに形成された電極パッド35aに突出するスタッドバンプ35bを設けて構成されている。ここで、スタッドバンプ35bは、ボンディングワイヤーの製法によって形成される高さ30〜40μmの突起構造物であり、金(Au)により形成されている。
このように構成された接続端子35は、LSIチップ5の表面5aに露出する貫通ビア17のメタル配線部17bに対向して配置されており、LSIチップ5の貫通電極11と電気接続されるようになっている。より具体的には、貫通孔17aと重なる位置に配されたメタル配線部17bに接続端子35が対向するようになっている。
すなわち、このシリコンマイクチップ7は、貫通電極11を介して回路基板3と電気接続できるようになっている。また、接続端子35を貫通ビア17のメタル配線部17b上に配置した状態においては、LSIチップ5の表面5aとシリコンマイクチップ7の裏面7bとの間にスタッドバンプ35bによる隙間が形成されることになる。
A
The
That is, the
これらLSIチップ5の貫通電極11とシリコンマイクチップ7の接続端子35との間には、ダイヤフラム29の周囲に配置される環状の樹脂シート37が設けられている。この樹脂シート37は、LSIチップ5とシリコンマイクチップ7とを接着する役割を果たしており、その厚さ方向に導電性を有すると共に表面に沿う方向に絶縁性を有する異方性導電フィルム(ACF:Anisotropic Conductive Film)により構成されている。
この異方性導電フィルムは、LSIチップ5及びシリコンマイクチップ7よりも軟質な樹脂材料に導電性を有する導電粒子を含んで構成されている。ここで、樹脂材料は例えばエポキシ樹脂やポリイミド樹脂等からなり、導電粒子は例えば金めっきや銀めっきを施したプラスチック粒子やNi粒子等により構成されている。
An
This anisotropic conductive film is configured to include conductive particles having conductivity in a resin material softer than the
LSIチップ5及びシリコンマイクチップ7は、上記樹脂シート37を構成する樹脂材料によって互いに隙間無く接着されており、貫通電極11及び接続端子35は、上記樹脂シート37に含まれる導電粒子を介して相互に接触して電気接続されている。
したがって、LSIチップ5及びシリコンマイクチップ7を積層した状態においては、ダイヤフラム29とLSIチップ5との間に中空の空洞部S1が形成されることになる。この空洞部S1は、樹脂シート37によって囲まれたLSIチップ5の表面5aとシリコンマイクチップ7の裏面7bとの隙間、及び、LSIチップ5の表面5aから窪んだ凹部33により構成されている。ここで、LSIチップ5とシリコンマイクチップ7とは樹脂シート37により隙間無く接着されているため、上記空洞部S1は半導体装置1の外方に対して密封されることになる。
The
Therefore, in a state where the
蓋部材9は、シリコンマイクチップ7の表面7aとLSIチップ5及びシリコンマイクチップ7の周囲とを覆うように構成されている。すなわち、蓋部材9は、シリコンマイクチップ7の表面7aに接着剤39により固定される底壁部41と、底壁部41の周縁からLSIチップ5及びシリコンマイクチップ7の積層方向に延びてLSIチップ5及びシリコンマイクチップ7の周囲を囲む筒状部43とから構成されている。そして、底壁部41には、シリコンマイクチップ7を外方に露出させる開口部41aが形成されている。
The lid member 9 is configured to cover the
なお、蓋部材9の内側の寸法は、積層したLSIチップ5及びシリコンマイクチップ7の大きさと略等しくなっている。すなわち、蓋部材9の底壁部41がシリコンマイクチップ7の表面7aとの間に接着剤39を介して対向配置されると共に、蓋部材9の筒状部43がLSIチップ5及びシリコンマイクチップ7の側面との間に微小な隙間を介して対向配置されている。
また、この蓋部材9は、上述の形状に形成された導電性部材9aの表面に絶縁被膜9bを形成して構成されている。具体的には、アルミニウムからなる導電性部材9aにアルマイト処理を施すことで絶縁被膜9bが形成されている。
The inner dimension of the lid member 9 is substantially equal to the size of the stacked
The lid member 9 is formed by forming an insulating
以上のように構成された半導体装置1を製造する際には、はじめに、凹部33の周囲に位置してLSIチップ5の表面5aに樹脂シート37を仮止めしておく。この際には、樹脂シート37が各貫通ビア17のメタル配線部17b上にも配置される。また、上記樹脂シート37の仮止めと同時若しくは前後に、シリコンマイクチップ7の電極パッド35aにスタッドバンプ35bを形成して接続端子35を構成しておく。
次いで、各接続端子35を各貫通ビア17のメタル配線部17bに対向させた状態で、LSIチップ5の表面5aにシリコンマイクチップ7を積層する。
When manufacturing the semiconductor device 1 configured as described above, first, the
Next, the
この際には、シリコンマイクチップ7側から圧力をかけながら樹脂シート37を加熱する。これにより、樹脂シート37を構成する樹脂材料が溶融して、スタッドバンプ35bが樹脂シート37内に沈み込むと共に、樹脂シート37の導電粒子が相互に対向するメタル配線部17bとスタッドバンプ35bとの間に挟み込まれることになる。以上により、LSIチップ5及びシリコンマイクチップ7が相互に接着固定されると共に、各貫通電極11と各接続端子35とが電気接続されることになる。
最後に、蓋部材9をLSIチップ5及びシリコンマイクチップ7に被せると共に、接着剤39を介して蓋部材9の底壁部41をシリコンマイクチップ7の表面7aに固定することで、半導体装置1の製造が完了する。
At this time, the
Finally, the lid member 9 is placed on the
以上のように製造された半導体装置1を回路基板3に搭載する際には、LSIチップ5の裏面5bを搭載面3aに対向させると共に半田ボール27を電極パッド3bに接触させた状態で、半田ボール27を加熱しながら半導体装置1を回路基板3に押しつける。これにより、半導体装置1が回路基板3の搭載面3aに固定されると共にLSIチップ5及びシリコンマイクチップ7が回路基板3と電気接続されることになる。
この半導体装置1においては、音響等の圧力変動が蓋部材9の開口部41aを介してシリコンマイクチップ7のダイヤフラム29に到達した際に、この圧力変動に基づいてダイヤフラム29が振動することで、上記圧力変動を検出することができる。
When the semiconductor device 1 manufactured as described above is mounted on the
In this semiconductor device 1, when a pressure fluctuation such as sound reaches the
上記の半導体装置1によれば、シリコンマイクチップ7及びLSIチップ5を積層した構成の半導体装置1を回路基板3の搭載面3aに配置するだけで、貫通電極11を介してシリコンマイクチップ7と回路基板3とを電気接続することができるため、従来のようにシリコンマイクチップ7及びLSIチップ5を個別に回路基板3に搭載する必要が無くなる。したがって、半導体装置1の小型化を容易に図ることができると共に、回路基板3の搭載面3aにおける半導体装置1の搭載面積を小さくすることが可能となる。具体的には、半導体装置1や上記搭載面積をチップサイズパッケージの大きさとすることができる。
また、ダイヤフラム29とLSIチップ5との間に形成される空洞部S1の大きさは、予め形成された樹脂シート37の寸法や形状に応じて容易に設定することができるため、半導体装置1の製造に際して空洞部S1の容積が不意に変化することを防止して、ダイヤフラム29の振動特性が変化することを防ぐことができる。したがって、半導体装置1の歩留まりを向上させて、半導体装置1の製造効率の向上を図ることができる。
According to the semiconductor device 1 described above, the semiconductor device 1 having a configuration in which the
Further, since the size of the cavity S1 formed between the
さらに、LSIチップ5に凹部33を形成することにより、空洞部S1の容積拡大を簡便に図ることができるため、ダイヤフラム29が振動しにくくなることを抑制できる。したがって、音響等の圧力変動をダイヤフラム29の振動により精度良く検出することが可能となる。
また、従来のように、回路基板3に空洞部S1を拡大するための凹部を形成する必要が無いため、強度等を考慮して回路基板3の厚さ寸法を大きくする必要も無くなり、半導体装置1を搭載する回路基板3の薄型化を容易に図ることが可能となる。
Furthermore, by forming the
Further, unlike the prior art, it is not necessary to form a recess for enlarging the cavity S1 in the
さらに、シリコンマイクチップ7とLSIチップ5とを接着する樹脂シート37として異方性導電フィルムを使用することで、樹脂シート37を介して貫通ビア17のメタル配線部17bと接続端子35とを接触させて電気接続することができる、すなわち、異方性導電フィルムにより貫通ビア17と接続端子35とを接合することができる。したがって、貫通ビア17と接続端子35とを接合するための別途接合部材を用意する必要が無くなり、貫通ビア17と接続端子35との電気接続を容易に行うことができる。
また、異方性導電フィルムを使用することで、LSIチップ5の表面5a上で相互に隣り合う貫通ビア17同士や、シリコンマイクチップ7の裏面7b上で相互に隣り合う接続端子35同士が電気接続されることも容易に防止できるため、相互に隣り合う貫通ビア17間、あるいは、接続端子35間のピッチを小さくすることができる。したがって、LSIチップ5及びシリコンマイクチップ7の更なる小型化を図ることができる
Further, by using an anisotropic conductive film as the
Also, by using an anisotropic conductive film, the through
また、異方性導電フィルムを構成してLSIチップ5及びシリコンマイクチップ7を相互に接着させる樹脂材料は、LSIチップ5及びシリコンマイクチップ7よりも軟質であるため、互いに接着されたLSIチップ5とシリコンマイクチップ7との間に発生する応力を樹脂シート37の変形により緩和することができる。
さらに、蓋部材9によりLSIチップ5、シリコンマイクチップ7、及びこれらの接着部分が覆い隠されるため、半導体装置1の保護を容易に図ることができる。そして、蓋部材9はシリコンマイクチップ7に固定されるため、積層されたLSIチップ5及びシリコンマイクチップ7が蓋部材9により覆われた状態で、半導体装置1の保護を図りながら容易に半導体装置1を回路基板3の搭載面3aに搭載することができる。
また、この蓋部材9の内側の寸法は、LSIチップ5やシリコンマイクチップ7の大きさと略等しくできるため、半導体装置1の大型化を防ぎながら半導体装置1の保護を図ることができる。
In addition, since the resin material for forming the anisotropic conductive film and bonding the
Further, since the
Further, since the inner dimension of the lid member 9 can be made substantially equal to the size of the
さらに、蓋部材9は導電性部材9aにより構成されているため、導電性部材9aを回路基板3のグランドパターンと電気的に接続することにより、外方から蓋部材9の内側に侵入しようとする電磁気的なノイズを遮断する電磁シールドを形成することができ、ノイズがLSIチップ5やシリコンマイクチップ7に到達することを確実に防止できる。したがって、ノイズに基づくLSIチップ5やシリコンマイクチップ7の誤作動を確実に防止することができる。
また、導電性部材9aの表面に絶縁被膜9bを形成しておくことで、LSIチップ5やシリコンマイクチップ7の電気回路が蓋部材9によって短絡することを容易に防止できる。
Furthermore, since the lid member 9 is composed of the
Further, by forming the insulating
なお、上記実施形態においては、同じサイズのLSIチップ5及びシリコンマイクチップ7を備える半導体装置1について述べたが、これに限ることはなく、異なるサイズのLSIチップ及びシリコンマイクチップを備える半導体装置に適用することができる。すなわち、シリコンマイクチップ7は、例えば図3に示すように、LSIチップ5よりも小さいサイズに形成される、すなわち、LSIチップ5がシリコンマイクチップ7の側部からはみ出すような大きさに形成されるとしても構わない。
この構成の場合には、積層したLSIチップ5及びシリコンマイクチップ7を覆う蓋部材49の筒状部51に段差部51cを形成しておくことで、筒状部51をLSIチップ5及びシリコンマイクチップ7の側面との間に微小な隙間を介して対向配置させることができる。
In the above embodiment, the semiconductor device 1 including the
In the case of this configuration, the stepped
すなわち、この筒状部51は、シリコンマイクチップ7の周囲に配置されてシリコンマイクチップ7の側面との間に微小な隙間を介して対向する筒状の小径部51aと、この周囲に配置されてLSIチップ5の側面との間に微小な隙間を介して対向する筒状の大径部51bと、これら小径部51a及び大径部51bを連結する環状の段差部51cとを備えている。
なお、上述のようにシリコンマイクチップ7のサイズがLSIチップ5よりも小さい場合には、図示のように接続端子35が貫通孔17aからずれた位置に形成されることがあるが、この場合には、メタル配線部17bを貫通孔17aの形成位置から接続端子35に対向する位置までLSIチップ5の表面5aに延ばして形成すればよい。なお、この場合には、貫通孔17aとLSIチップ5の厚さ方向に重なる位置にメタル配線部17bを形成する必要はない。
That is, the
If the size of the
また、シリコンマイクチップ7は、例えば図4に示すように、LSIチップ5よりも大きいサイズに形成される、すなわち、シリコンマイクチップ7がLSIチップ5の側部からはみ出すような大きさに形成されるとしても構わない。この構成の場合には、シリコンマイクチップ7の側面との間に微小な隙間を介して対向配置させるように蓋部材53の筒状部55を形成すればよい。この場合には、相互に対向するLSIチップ5の側面と筒状部55との隙間が大きくなる。
なお、この構成の場合には、シリコンマイクチップ7の接続端子35がLSIチップ5の表面5aに設けられるメタル配線部17bに対向するように、シリコンマイクチップ7の裏面7bにおける接続端子35の形成位置を考慮する必要がある。
For example, as shown in FIG. 4, the
In the case of this configuration, the
また、蓋部材9,49,53は、導電性部材9aの表面に絶縁被膜9bを形成して構成されるとしたが、これに限ることはなく、少なくとも外方から蓋部材9,49,53の内側に侵入しようとする電磁気的なノイズを遮断する電磁シールドを形成する構成であればよい。すなわち、蓋部材9は、例えばカーボンマイクロコイルからなる導電膜により構成されるとしても構わない。
さらに、LSIチップ5には、その裏面5bから突出する半田ボール27が設けられるとしたが、これに限ることはなく、少なくともLSIチップ5を回路基板3と電気的に接続するための接続端子が上記裏面5bに設けられていればよい。すなわち、LSIチップ5の裏面5bには、例えば銅ポスト25が突出して形成されるとしても構わない。
The
Further, the
また、LSIチップ5は、LSIチップ本体13及び配線パッケージ部15から構成されるとしたが、これに限ることはなく、例えばLSIチップ本体13のみにより構成されるとしても構わない。この構成の場合には、例えば貫通電極11が貫通ビア17のみにより構成されることになる。
さらに、樹脂シート37は、異方性導電フィルムにより構成されるとしたが、これに限ることはなく、少なくともLSIチップ5及びシリコンマイクチップ7よりも軟質な樹脂材料により構成されていればよい。ただし、この構成の場合には、半田や導電性接着剤等の別途接合部材により貫通電極11と接続端子35とを接合させることが好ましい。なお、導電性接着剤はエポキシ樹脂等の樹脂材料を主成分としたものである。
Further, although the
Furthermore, although the
例えば、上述した半田を用いて上記接合を行う場合には、予めLSIチップ5の表面5aに露出する貫通ビア17に半田を印刷した上で、上記実施形態と同様に樹脂シートをLSIチップ5の表面5aに仮止めしておく。次いで、上記実施形態と同様に、LSIチップ5の表面5aにシリコンマイクチップ7を積層して、シリコンマイクチップ7側から圧力をかけながら樹脂シート及び半田を加熱する。
この際には、スタッドバンプ35bが樹脂シート内に沈み込んで半田に接触する。また、この加熱の際には半田も溶融するため、スタッドバンプ35bと貫通ビア17とが半田により接合されることになる。
For example, when the above-described bonding is performed using the solder described above, the solder is printed in advance on the through
At this time, the
また、例えば、上述した導電性接着剤を用いて上記接合を行う場合には、予めシリコンマイクチップ7のスタッドバンプ35bに導電性接着剤を付着させておき、上記実施形態と同様に樹脂シートをLSIチップ5の表面5aに仮止めする。次いで、上記実施形態と同様に、LSIチップ5の表面5aにシリコンマイクチップ7を積層して、シリコンマイクチップ7側から圧力をかけながら樹脂シート及び導電性接着剤を加熱する。
この際には、スタッドバンプ35bが樹脂シート内に沈み込んで導電性接着剤に接触する。また、この加熱の際には導電性接着剤の樹脂材料も溶融するため、スタッドバンプ35bと貫通ビア17とが導電性接着剤により接合されることになる。
Further, for example, when performing the above-described bonding using the above-described conductive adhesive, the conductive adhesive is previously attached to the
At this time, the
さらに、LSIチップ5には、表面5aから窪んでダイヤフラム29に対向する凹部33が形成されるとしたが、これに限ることはなく、空洞部S1を構成するLSIチップ5の表面5aとシリコンマイクチップ7の裏面7bとの隙間が、音響等の圧力変動をダイヤフラム29の振動により精度良く検出できる程度の大きさであれば、特に形成しなくてもよい。
また、シリコンマイクチップ7は、ダイヤフラム29を備えた音圧センサチップからなるとしたが、これに限ることはなく、少なくともシリコンマイクチップ7を構成するダイヤフラム29のような可動部分を有していればよい。したがって、半導体チップは、例えば、半導体装置1の外方空間の圧力や圧力変化を計測する圧力センサチップであってもよい。
Further, the
In addition, the
以上、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。 As mentioned above, although embodiment of this invention was explained in full detail with reference to drawings, the concrete structure is not restricted to this embodiment, The design change etc. of the range which does not deviate from the summary of this invention are included.
1・・・半導体装置、3・・・回路基板、3a・・・搭載面、5・・・LSIチップ(回路チップ)、5a・・・表面、5b・・・裏面、7・・・シリコンマイクチップ(半導体チップ)、7a・・・表面(上面)、7b・・・裏面(対向面)、9,49,53・・・蓋部材、9a・・・導電性部材、9b・・・絶縁被膜、11・・・貫通電極、29・・・ダイヤフラム、33・・・凹部、35・・・接続端子、37・・・樹脂シート、41a・・・開口部
DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 3 ... Circuit board, 3a ... Mounting surface, 5 ... LSI chip (circuit chip), 5a ... Front surface, 5b ... Back surface, 7 ... Silicon microphone Chip (semiconductor chip), 7a ... front surface (upper surface), 7b ... back surface (opposite surface), 9, 49, 53 ... lid member, 9a ... conductive member, 9b ... insulating coating , 11 ... Through electrode, 29 ... Diaphragm, 33 ... Recess, 35 ... Connection terminal, 37 ... Resin sheet, 41a ... Opening
Claims (6)
圧力変動に応じて振動する薄膜状のダイヤフラムを備えた半導体チップと、前記回路基板の搭載面に配されて前記半導体チップを制御する回路チップとを備え、
前記回路チップが、前記回路基板の搭載面に対向する裏面から前記半導体チップに対向する表面まで貫通する貫通電極を備え、
前記半導体チップが、前記ダイヤフラムを前記回路チップに対向させた状態で前記回路チップの表面に積層して配され、
前記回路チップに対向する前記半導体チップの対向面に設けられた接続端子が、前記貫通電極と接触して電気接続され、
前記半導体チップ及び前記回路チップが、前記ダイヤフラムの周囲に配置される環状の樹脂シートにより互いに隙間無く接着されることを特徴とする半導体装置。 A semiconductor device disposed on a mounting surface of a circuit board,
A semiconductor chip having a thin film diaphragm that vibrates in response to pressure fluctuations, and a circuit chip that is disposed on a mounting surface of the circuit board and controls the semiconductor chip,
The circuit chip includes a through electrode penetrating from a back surface facing the mounting surface of the circuit board to a surface facing the semiconductor chip;
The semiconductor chip is disposed on the surface of the circuit chip in a state where the diaphragm faces the circuit chip,
A connection terminal provided on the facing surface of the semiconductor chip facing the circuit chip is in electrical contact with the through electrode,
The semiconductor device, wherein the semiconductor chip and the circuit chip are bonded to each other without a gap by an annular resin sheet disposed around the diaphragm.
前記樹脂シートが、厚さ方向に導電性を有すると共に表面に沿う方向に絶縁性を有する異方性導電フィルムからなり、前記接続端子と前記貫通電極との間に配置されることを特徴とする請求項1又は請求項2に記載の半導体装置。 The connection terminal and the through electrode are arranged to face each other,
The resin sheet is made of an anisotropic conductive film having conductivity in the thickness direction and insulating in the direction along the surface, and is disposed between the connection terminal and the through electrode. The semiconductor device according to claim 1 or 2.
該蓋部材に、前記ダイヤフラムを外方に露出させる開口部が形成されていることを特徴とする請求項1から請求項4のいずれか1項に記載の半導体装置。 A lid member fixed to the upper surface of the semiconductor chip and covering the upper surface and the periphery of the circuit chip and the semiconductor chip;
The semiconductor device according to claim 1, wherein an opening that exposes the diaphragm to the outside is formed in the lid member.
The semiconductor device according to claim 5, wherein the lid member is configured by forming an insulating film on a surface of a conductive member.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006087942A JP2007263677A (en) | 2006-03-28 | 2006-03-28 | Semiconductor device |
US11/616,125 US20070158826A1 (en) | 2005-12-27 | 2006-12-26 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006087942A JP2007263677A (en) | 2006-03-28 | 2006-03-28 | Semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007263677A true JP2007263677A (en) | 2007-10-11 |
Family
ID=38636820
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006087942A Pending JP2007263677A (en) | 2005-12-27 | 2006-03-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007263677A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2010113384A1 (en) * | 2009-04-01 | 2010-10-07 | パナソニック株式会社 | Semiconductor device and manufacturing method therefor |
JP2011525618A (en) * | 2008-06-17 | 2011-09-22 | エプコス アクチエンゲゼルシャフト | Semiconductor chip device having sensor chip and manufacturing method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04102036A (en) * | 1990-08-22 | 1992-04-03 | Oki Electric Ind Co Ltd | Manufacture of pressure sensor |
JPH10227709A (en) * | 1997-02-18 | 1998-08-25 | Fujikura Ltd | Pressure sensor device |
JPH10274584A (en) * | 1997-03-31 | 1998-10-13 | Matsushita Electric Works Ltd | Semiconductor pressure sensor |
JP2000131172A (en) * | 1998-10-29 | 2000-05-12 | Nippon Seiki Co Ltd | Pressure detector |
JP2005091166A (en) * | 2003-09-17 | 2005-04-07 | Matsushita Electric Works Ltd | Semiconductor pressure sensor |
-
2006
- 2006-03-28 JP JP2006087942A patent/JP2007263677A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04102036A (en) * | 1990-08-22 | 1992-04-03 | Oki Electric Ind Co Ltd | Manufacture of pressure sensor |
JPH10227709A (en) * | 1997-02-18 | 1998-08-25 | Fujikura Ltd | Pressure sensor device |
JPH10274584A (en) * | 1997-03-31 | 1998-10-13 | Matsushita Electric Works Ltd | Semiconductor pressure sensor |
JP2000131172A (en) * | 1998-10-29 | 2000-05-12 | Nippon Seiki Co Ltd | Pressure detector |
JP2005091166A (en) * | 2003-09-17 | 2005-04-07 | Matsushita Electric Works Ltd | Semiconductor pressure sensor |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011525618A (en) * | 2008-06-17 | 2011-09-22 | エプコス アクチエンゲゼルシャフト | Semiconductor chip device having sensor chip and manufacturing method thereof |
US8580613B2 (en) | 2008-06-17 | 2013-11-12 | Epcos Ag | Semiconductor chip arrangement with sensor chip and manufacturing method |
WO2010113384A1 (en) * | 2009-04-01 | 2010-10-07 | パナソニック株式会社 | Semiconductor device and manufacturing method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20070158826A1 (en) | Semiconductor device | |
JP5763682B2 (en) | Miniaturized electrical device including MEMS and ASIC and method for manufacturing the same | |
JP4058642B2 (en) | Semiconductor device | |
KR101229142B1 (en) | Semiconductor device and microphone | |
JP5193898B2 (en) | Semiconductor device and electronic device | |
US8890265B2 (en) | Semiconductor device and microphone | |
JP2007180201A (en) | Semiconductor device | |
JP4655017B2 (en) | Acoustic sensor | |
US20170057808A1 (en) | Mems chip package and method for manufacturing the same | |
JP2007184414A (en) | Semiconductor device, substrate for mounting the same, and electronic equipment | |
JP2006156436A (en) | Semiconductor device and its manufacturing method | |
JP2008002953A (en) | Semiconductor device and method for manufacturing the same | |
JP2008091719A (en) | Semiconductor device | |
JP2010016096A (en) | Electronic component | |
US7315086B2 (en) | Chip-on-board package having flip chip assembly structure and manufacturing method thereof | |
JP2010141870A (en) | Silicon microphone module and method for manufacturing the same | |
JP2001308258A (en) | Semiconductor package and method of manufacturing it | |
JP2007071821A (en) | Semiconductor device | |
TW200822779A (en) | Microphone package | |
JP2007263677A (en) | Semiconductor device | |
JP4642634B2 (en) | Manufacturing method of acoustic sensor | |
JP4759041B2 (en) | Electronic component built-in multilayer board | |
US9883594B2 (en) | Substrate structure for packaging chip | |
JP5354045B2 (en) | microphone | |
JP5446623B2 (en) | Sensor element module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090120 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110818 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110823 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20111220 |