JP2007256980A - Liquid crystal display device - Google Patents

Liquid crystal display device Download PDF

Info

Publication number
JP2007256980A
JP2007256980A JP2007151070A JP2007151070A JP2007256980A JP 2007256980 A JP2007256980 A JP 2007256980A JP 2007151070 A JP2007151070 A JP 2007151070A JP 2007151070 A JP2007151070 A JP 2007151070A JP 2007256980 A JP2007256980 A JP 2007256980A
Authority
JP
Japan
Prior art keywords
pixel
liquid crystal
display device
pixels
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007151070A
Other languages
Japanese (ja)
Other versions
JP2007256980A5 (en
JP5046229B2 (en
Inventor
Yasuo Segawa
泰生 瀬川
Tomohide Onoki
智英 小野木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2007151070A priority Critical patent/JP5046229B2/en
Publication of JP2007256980A publication Critical patent/JP2007256980A/en
Publication of JP2007256980A5 publication Critical patent/JP2007256980A5/ja
Application granted granted Critical
Publication of JP5046229B2 publication Critical patent/JP5046229B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve transmittance and contrast of a liquid crystal display device according to FFS method. <P>SOLUTION: A plurality of picture elements, each made of an R pixel, a G pixel and a B pixel, is disposed in a matrix form. In each of the pixels, a gate signal line GL extends in a left to right direction and a display signal line DL extends in a top to bottom direction so as to cross the gate line. A thin film transistor TR for pixel selection is disposed around an intersection of the gate line GL and the display signal line DL. There is provided a pixel electrode 60 connected with the thin film transistor TR. A common electrode 62-1 is provided on the pixel electrode 60 through an insulation film. A plurality of slits S1 having edges at borders between the picture elements is disposed in the common electrode 62-1 to cross each of the picture elements in the left to right direction. <P>COPYRIGHT: (C)2008,JPO&INPIT

Description

本発明は、液晶表示装置に関し、特に、同一基板上の電極間の横方向の電界によって液晶分子の配向方向が制御される液晶表示装置に関する。   The present invention relates to a liquid crystal display device, and more particularly to a liquid crystal display device in which the alignment direction of liquid crystal molecules is controlled by a horizontal electric field between electrodes on the same substrate.

液晶表示装置の広視野角化を図る手段の一つとして、同一基板上の電極間に横方向の電界を発生させ、この電界により液晶分子を基板に平行な面内で回転させることで光スイッチング機能を持たせる方式が開発されている。この技術の例としては、インプレイン・スイッチング(In-plane Switching,以降、「IPS」と略称する)方式や、IPS方式を改良したフリンジフィールド・スイッチング(Fringe-Field Switching,以降、「FFS」と略称する)方式が知られている。   As one of the means to increase the viewing angle of liquid crystal display devices, optical switching is performed by generating a horizontal electric field between electrodes on the same substrate and rotating the liquid crystal molecules in a plane parallel to the substrate by this electric field. A method for providing functions has been developed. Examples of this technology include in-plane switching (hereinafter abbreviated as “IPS”), and fringe-field switching (hereinafter referred to as “FFS”), which is an improvement of the IPS system. (Abbreviated) method is known.

次に、FFS方式の液晶表示装置について図面を参照して説明する。図12は、FFS方式の液晶表示装置を示す平面図であり、図13は図12のY−Y線に沿った断面図である。実際の液晶表示装置では、複数の画素がマトリクス状に配置されているが、これらの図では1つの画素1Pのみを示している。   Next, an FFS liquid crystal display device will be described with reference to the drawings. FIG. 12 is a plan view showing an FFS type liquid crystal display device, and FIG. 13 is a cross-sectional view taken along line YY of FIG. In an actual liquid crystal display device, a plurality of pixels are arranged in a matrix, but in these drawings, only one pixel 1P is shown.

光源BLと対向して、ガラス基板等からなるTFT基板10が配置されている。TFT基板10の光源BLと対向する側の表面には、光源BLの光を直線偏光する第1の偏光板11が形成されている。TFT基板10の反対側の表面には、シリコン酸化膜もしくはシリコン窒化膜等からなるバッファ膜12が形成されている。   A TFT substrate 10 made of a glass substrate or the like is disposed facing the light source BL. A first polarizing plate 11 that linearly polarizes light from the light source BL is formed on the surface of the TFT substrate 10 facing the light source BL. A buffer film 12 made of a silicon oxide film or a silicon nitride film is formed on the opposite surface of the TFT substrate 10.

そして、画素選択用の薄膜トランジスタTRの形成領域のバッファ膜12上に、ポリシリコン等からなる能動層PSが形成されている。バッファ膜12上には、シリコン酸化膜もしくはシリコン窒化膜等からなり能動層PSを覆うゲート絶縁膜13が形成されている。ゲート絶縁膜13上には、能動層PSと対向するように、ゲート線GLが形成されている。ゲート線GLは、クロムもしくはモリブデンを含む金属等からなる。ゲート絶縁膜13上には、クロムもしくはモリブデンを含む金属等からなり共通電位を供給する共通電位線COMが形成されている。ゲート線GL、共通電位線COM、及びゲート絶縁膜13は、層間絶縁膜14に覆われている。   An active layer PS made of polysilicon or the like is formed on the buffer film 12 in the formation region of the pixel selection thin film transistor TR. On the buffer film 12, a gate insulating film 13 made of a silicon oxide film, a silicon nitride film or the like and covering the active layer PS is formed. A gate line GL is formed on the gate insulating film 13 so as to face the active layer PS. The gate line GL is made of a metal containing chromium or molybdenum. On the gate insulating film 13, a common potential line COM made of a metal containing chromium or molybdenum or the like for supplying a common potential is formed. The gate line GL, the common potential line COM, and the gate insulating film 13 are covered with an interlayer insulating film 14.

層間絶縁膜14には、能動層PSのソース領域を露出するコンタクトホールCH1、及びドレイン領域を露出するコンタクトホールCH2が設けられている。また、層間絶縁膜14には、共通電位線COMを露出するコンタクトホールCH3が設けられている。   The interlayer insulating film 14 is provided with a contact hole CH1 exposing the source region of the active layer PS and a contact hole CH2 exposing the drain region. The interlayer insulating film 14 is provided with a contact hole CH3 exposing the common potential line COM.

そして、層間絶縁膜14の表面には、コンタクトホールCH1を通して能動層PSのソース領域と接続された表示信号線DLが形成されている。また、層間絶縁膜14の表面には、コンタクトホールCH2を通して能動層PSのドレイン領域と接続されたドレイン電極15が形成されている。また、層間絶縁膜14の表面には、コンタクトホールCH3を通して共通電位線COMと接続されたパッド電極16が形成されている。これらの表示信号線DL、ドレイン電極15、及びパッド電極16は、アルミニウムもしくはアルミニウム合金を含む金属等からなる。さらに、表示信号線DL、ドレイン電極15、パッド電極16及び層間絶縁膜14は、パッシベーション膜58に覆われている。   A display signal line DL connected to the source region of the active layer PS through the contact hole CH1 is formed on the surface of the interlayer insulating film. A drain electrode 15 connected to the drain region of the active layer PS through the contact hole CH2 is formed on the surface of the interlayer insulating film. A pad electrode 16 connected to the common potential line COM through the contact hole CH3 is formed on the surface of the interlayer insulating film. The display signal line DL, the drain electrode 15 and the pad electrode 16 are made of a metal containing aluminum or an aluminum alloy. Further, the display signal line DL, the drain electrode 15, the pad electrode 16, and the interlayer insulating film 14 are covered with a passivation film 58.

パッシベーション膜58上には平坦化膜59が形成されている。パッシベーション膜58及び平坦化膜59には、ドレイン電極15を露出するコンタクトホールCH5、及びパッド電極16を露出するコンタクトホールCH6が設けられている。   A planarizing film 59 is formed on the passivation film 58. The passivation film 58 and the planarizing film 59 are provided with a contact hole CH5 exposing the drain electrode 15 and a contact hole CH6 exposing the pad electrode 16.

平坦化膜59上には、コンタクトホールCH5を通してドレイン電極15と接続され、ITO等の第1層透明電極からなる画素電極60が形成されている。画素電極60には、表示信号に応じた電圧が印加される。また、画素電極60上には、これを覆う絶縁膜61が形成されている。絶縁膜61上には、平行に延びる複数のスリットSを有し、ITO等の第2層透明電極からなる共通電極62が形成されている。また、共通電極62は、コンタクトホールCH6を通してパッド電極16と接続される。また、絶縁膜61上には、共通電極62を覆う不図示の配向膜が形成されている。   On the planarizing film 59, a pixel electrode 60 is formed which is connected to the drain electrode 15 through the contact hole CH5 and made of a first layer transparent electrode such as ITO. A voltage corresponding to the display signal is applied to the pixel electrode 60. In addition, an insulating film 61 is formed on the pixel electrode 60 to cover it. On the insulating film 61, a common electrode 62 having a plurality of slits S extending in parallel and made of a second layer transparent electrode such as ITO is formed. The common electrode 62 is connected to the pad electrode 16 through the contact hole CH6. An alignment film (not shown) that covers the common electrode 62 is formed on the insulating film 61.

また、TFT基板10と対向して、ガラス基板等からなるカラーフィルタ基板(以降、「CF基板」と略称する)20が配置されている。TFT基板10と対向する側のCF基板20の表面には、不図示のカラーフィルタ及び配向膜が形成されている。TFT基板10と対向しない側のCF基板20の表面には、第2の偏光板21が形成されている。第1及び第2の偏光板11,21は、各偏光板の偏光軸が互いに直交する関係を以って配置されている。また、TFT基板10とCF基板20との間には、液晶30が封止されている。   Further, a color filter substrate (hereinafter abbreviated as “CF substrate”) 20 made of a glass substrate or the like is disposed facing the TFT substrate 10. A color filter and an alignment film (not shown) are formed on the surface of the CF substrate 20 facing the TFT substrate 10. A second polarizing plate 21 is formed on the surface of the CF substrate 20 on the side not facing the TFT substrate 10. The first and second polarizing plates 11 and 21 are arranged so that the polarizing axes of the polarizing plates are orthogonal to each other. A liquid crystal 30 is sealed between the TFT substrate 10 and the CF substrate 20.

上記液晶表示装置では、画素電極60に表示電圧が印加されない状態(無電圧状態)では、液晶30の液晶分子の長軸の平均的な配向方向(以降、単に「配向方向」と略称する)が第1の偏光板11の偏光軸と平行な傾きとなる。このとき、液晶30を透過する直線偏光は、その偏光軸が第2の偏光板21の偏光軸と直交するため、第2の偏光板21から出射されない。即ち表示状態は黒表示となる。(ノーマリーブラック)   In the liquid crystal display device, in a state where no display voltage is applied to the pixel electrode 60 (no-voltage state), the average alignment direction of the major axis of the liquid crystal molecules of the liquid crystal 30 (hereinafter simply referred to as “alignment direction”). The inclination is parallel to the polarization axis of the first polarizing plate 11. At this time, the linearly polarized light transmitted through the liquid crystal 30 is not emitted from the second polarizing plate 21 because its polarization axis is orthogonal to the polarizing axis of the second polarizing plate 21. That is, the display state is black display. (Normally black)

一方、画素電極60に表示電圧が印加されると、共通電極62からスリットSを通して下方の画素電極60へ向かう電界が生じる。(図13の矢印を参照)この電界は平面的に見ると、スリットSの長手方向に垂直な電界であり、液晶分子はその電界の電気力線に沿うように回転する。(図12の矢印を参照)このとき、液晶30に入射した直線偏光は複屈折により楕円偏光となるが、第2の偏光板21を透過する直線偏光成分を有することになり、この場合の表示状態は白表示となる。なお、FFS方式の液晶表示装置については、以下の特許文献1に記載されている。
特開2002−296611号公報
On the other hand, when a display voltage is applied to the pixel electrode 60, an electric field is generated from the common electrode 62 to the lower pixel electrode 60 through the slit S. (See the arrow in FIG. 13) When viewed in a plan view, this electric field is an electric field perpendicular to the longitudinal direction of the slit S, and the liquid crystal molecules rotate along the electric lines of force of the electric field. (Refer to the arrow in FIG. 12) At this time, the linearly polarized light incident on the liquid crystal 30 becomes elliptically polarized light due to birefringence, but has a linearly polarized light component transmitted through the second polarizing plate 21, and the display in this case The state is displayed in white. Note that the FFS liquid crystal display device is described in Patent Document 1 below.
JP 2002-296611 A

上述のように画素電極60に表示電圧が印加されると、図12のスリット中央部SCではスリットSの長手方向に垂直な電気力線が発生するが、スリットSのエッジSEではこれとは異なる方向の電気力線が発生する。液晶分子の配向方向がスリット中央部SCとは異なり、この配向方向が異なる液晶部分がドメイン(図12で円で囲んだ部分)となる。このような液晶分子の配向の欠陥はディスクリネーションとよばれる。このディスクリネーションに起因して、光学的特性の劣化、すなわち、ノーマリーブラックでは局所的な透過率、コントラストの低下を引き起こすという問題があった。   When a display voltage is applied to the pixel electrode 60 as described above, electric lines of force perpendicular to the longitudinal direction of the slit S are generated in the slit central portion SC of FIG. 12, but this is different from the edge SE of the slit S. Electric field lines in the direction are generated. The alignment direction of the liquid crystal molecules is different from the slit central portion SC, and a liquid crystal portion having a different alignment direction becomes a domain (a portion surrounded by a circle in FIG. 12). Such a defect in alignment of liquid crystal molecules is called disclination. Due to this disclination, there is a problem that optical characteristics are deteriorated, that is, normally black causes a decrease in local transmittance and contrast.

そこで、本発明の液晶表示装置は、複数の画素を備え、各画素は薄膜トランジスタと、薄膜トランジスタに接続された画素電極と、この画素電極上に絶縁膜を介して配置され、共通電位が供給された共通電極と、を備え、前記共通電極には複数の画素を横断して延びる少なくとも1つ以上のスリットが開口されていることを特徴とするものである。   Therefore, the liquid crystal display device of the present invention includes a plurality of pixels, and each pixel is provided with a thin film transistor, a pixel electrode connected to the thin film transistor, an insulating film on the pixel electrode, and a common potential supplied thereto. A common electrode, wherein at least one slit extending across the plurality of pixels is opened in the common electrode.

本発明の液晶表示装置によれば、共通電極のスリットが複数の画素を横断して延びているので、画素の中に存在するスリットのエッジの個数が少なくなり、ディスクリネーションに起因する透過率、コントラストの低下を抑えることができる。   According to the liquid crystal display device of the present invention, since the slit of the common electrode extends across the plurality of pixels, the number of slit edges existing in the pixel is reduced, and the transmittance due to disclination is reduced. , The reduction in contrast can be suppressed.

第1の実施の形態
本発明の第1の実施の形態による液晶表示装置について図1を参照して説明する。図1において、図12と同一の構成部分については同一の符号を付している。赤色、緑色、青色に対応する3画素(以下、それぞれR画素、G画素、B画素という)を1絵素として、複数の絵素がマトリクスにTFT基板上に配置されている。R画素、G画素、B画素の各画素において、ゲート線GLが左右方向(横方向)に延びており、このゲート線GLに交差するように表示信号線DLが上下方向(縦方向)に延びている。ゲート線GLと表示信号線DLの交差点付近に薄膜トランジスタTRが配置され、この画素選択用の薄膜トランジスタTRに接続された画素電極60が設けられている。この画素電極60上に絶縁膜を介して、共通電極62−1が設けられている。共通電極62−1は左右方向に延びる共通電位線COMに接続されている。
First Embodiment A liquid crystal display device according to a first embodiment of the present invention will be described with reference to FIG. 1, the same components as those in FIG. 12 are denoted by the same reference numerals. A plurality of pixels are arranged in a matrix on the TFT substrate, with three pixels corresponding to red, green and blue (hereinafter referred to as R pixel, G pixel and B pixel, respectively) as one pixel. In each of the R pixel, G pixel, and B pixel, the gate line GL extends in the left-right direction (horizontal direction), and the display signal line DL extends in the vertical direction (vertical direction) so as to intersect the gate line GL. ing. A thin film transistor TR is disposed near the intersection of the gate line GL and the display signal line DL, and a pixel electrode 60 connected to the thin film transistor TR for pixel selection is provided. A common electrode 62-1 is provided on the pixel electrode 60 via an insulating film. The common electrode 62-1 is connected to a common potential line COM extending in the left-right direction.

共通電極62−1には各1絵素内を左右方向、即ち表示信号線DLに直交する方向に直線的に延びて横断し、各絵素の境界にエッジSE1を有する複数のスリットS1が開口されている。尚、スリットS1が開口される方向は表示信号線DLに正確に直交する方向である必要はなく、略直交する方向であってもよく、例えば、左右方向(横方向)から斜めに5度程度傾けてもよい。   The common electrode 62-1 has a plurality of slits S1 that linearly extend in the left-right direction, that is, in a direction orthogonal to the display signal line DL, and have an edge SE1 at each pixel boundary. Has been. The direction in which the slit S1 is opened need not be a direction that is exactly orthogonal to the display signal line DL, and may be a direction that is substantially orthogonal, for example, about 5 degrees obliquely from the left-right direction (lateral direction). You may tilt.

このようなスリットS1を設けたことにより、各画素の中に存在するスリットS1のエッジSE1が少なくなり、ディスクリネーションに起因する透過率、コントラストの低下を抑えることができる。特に、透過率、コントラストに影響が大きいG画素を絵素の中央に配置することにより、G画素についてはスリットS1のエッジSE1は存在しないため、透過率、コントラストを最大にすることができる。なお、TFT基板とCF基板との間に液晶が封入されている点については従来例と同様である。   By providing such a slit S1, the edge SE1 of the slit S1 existing in each pixel is reduced, and the decrease in transmittance and contrast due to disclination can be suppressed. In particular, by arranging the G pixel having a large influence on the transmittance and contrast in the center of the picture element, the edge SE1 of the slit S1 does not exist for the G pixel, so that the transmittance and contrast can be maximized. Note that the liquid crystal is sealed between the TFT substrate and the CF substrate as in the conventional example.

第2の実施の形態
次に、本発明の第2の実施の形態について図2を参照して説明する。図2において、図12と同一の構成部分については同一の符号を付している。この実施の形態でも、R画素、G画素、B画素の3画素を1絵素として、複数の絵素がマトリクスに配置されているが、図2では4画素のみを示している。
Second Embodiment Next, a second embodiment of the present invention will be described with reference to FIG. 2, the same components as those in FIG. 12 are denoted by the same reference numerals. Also in this embodiment, a plurality of picture elements are arranged in a matrix with three pixels of R pixel, G pixel, and B pixel as one picture element, but FIG. 2 shows only four pixels.

第1の実施の形態と異なるのは、共通電極62−2に複数のスリットS2が開口されており、各スリットS2は2画素の幅(画素の横方向の幅、言い換えれば左右方向の幅)だけ左右方向に延びており、そのようなスリットS2が、1画素の幅だけ左右方向にずらして、上下方向に配置されている点である。つまり、1行目のスリットS2の下の第2行目のスリットS2は、第1行目のスリットS2に対して1画素の幅だけ左右方向にずらされている。そして、さらに下の3行目のスリットS2は第2行目のスリットS2に対して1画素の幅だけ左右方向にずらされ、結果として、第1行目のスリットS2と同じになる。   The difference from the first embodiment is that a plurality of slits S2 are opened in the common electrode 62-2, and each slit S2 has a width of two pixels (a horizontal width of the pixel, in other words, a horizontal width). The slit S2 extends in the left-right direction only, and such a slit S2 is shifted in the left-right direction by a width of one pixel and is arranged in the up-down direction. That is, the slit S2 in the second row below the slit S2 in the first row is shifted in the left-right direction by one pixel width with respect to the slit S2 in the first row. Further, the slit S2 in the lower third row is shifted in the horizontal direction by one pixel width with respect to the slit S2 in the second row, and as a result, is the same as the slit S2 in the first row.

こうすることで、1つの画素でみた場合、スリットS2のエッジSE2の個数は、従来例(図12)の1/2になる。スリットS2のエッジSE2の個数が減少することにより、透過率の増加、コントラストを向上させることができる。   In this way, when viewed with one pixel, the number of edges SE2 of the slit S2 is ½ that of the conventional example (FIG. 12). By reducing the number of edges SE2 of the slit S2, the transmittance can be increased and the contrast can be improved.

第3の実施の形態
次に、本発明の第3の実施の形態について図3を参照して説明する。図3において、図12と同一の構成部分については同一の符号を付している。この実施の形態でも、R画素、G画素、B画素の3画素を1絵素として、複数の絵素がマトリクスに配置されているが、図3では5画素のみを示している。
Third Embodiment Next, a third embodiment of the present invention will be described with reference to FIG. 3, the same components as those in FIG. 12 are denoted by the same reference numerals. In this embodiment as well, a plurality of picture elements are arranged in a matrix with three pixels of R pixel, G pixel, and B pixel as one picture element, but FIG. 3 shows only five pixels.

第1の実施の形態と異なるのは、共通電極62−3に複数のスリットS3が開口されており、各スリットS3は3画素の幅だけ左右方向に延びており、そのようなスリットS3が、1画素の幅だけ左右方向にずらして、上下方向に配置されている点である。つまり、1行目のスリットS3に対して、その下の第2行目のスリットS3は第1行目のスリットS3に対して1画素の幅だけ右方向にずらされている。そして、さらに下の3行目のスリットS3は第2行目のスリットS3に対して1画素の幅だけ右方向にずらされる。そして、さらに下の4行目のスリットS3は第3行目のスリットS3に対して1画素の幅だけ右方向にずらされ、結果として、第1行目のスリットS3と同じになる。   The difference from the first embodiment is that a plurality of slits S3 are opened in the common electrode 62-3, and each slit S3 extends in the left-right direction by a width of 3 pixels. The point is that they are arranged in the vertical direction, shifted in the horizontal direction by the width of one pixel. That is, the slit S3 in the second row below the slit S3 in the first row is shifted to the right by one pixel width with respect to the slit S3 in the first row. Further, the slit S3 in the lower third row is shifted to the right by the width of one pixel with respect to the slit S3 in the second row. Further, the slit S3 in the lower fourth row is shifted to the right by the width of one pixel with respect to the slit S3 in the third row, and as a result, becomes the same as the slit S3 in the first row.

こうすることで、1つの画素でみた場合、スリットS3のエッジSE3の個数は、従来例(図12)の1/3になる。スリットS3のエッジSE3の個数が減少することにより、透過率の増加、コントラストを向上させることができる。   In this way, when viewed with one pixel, the number of edges SE3 of the slit S3 is 1/3 of the conventional example (FIG. 12). By reducing the number of edges SE3 of the slit S3, the transmittance can be increased and the contrast can be improved.

第2、第3の実施の形態にならって、共通電極のスリットの長さを4画素以上の幅と等しくなるようにさらに延長していくことにより、1画素内でのスリットのエッジの個数はさらに減少させることができる。しかしながら、スリットの長さを延長するほど、画素内に配線されているストライプ状の共通電極も左右方向に延長され、その抵抗も高くなる。すると、動作中に共通電極の電位に歪みが生じ、クロストーク等により表示品位を低下させることになる。そこで、スリットの長さはクロストーク等の不具合が起こらない長さに抑えることが好ましい。   According to the second and third embodiments, by further extending the slit length of the common electrode so as to be equal to the width of four pixels or more, the number of slit edges in one pixel is It can be further reduced. However, as the length of the slit is extended, the stripe-shaped common electrode wired in the pixel is also extended in the left-right direction, and the resistance is increased. Then, the potential of the common electrode is distorted during the operation, and the display quality is lowered due to crosstalk or the like. Therefore, it is preferable to suppress the length of the slit to such a length that does not cause problems such as crosstalk.

そのために、1つの画素ごとのエッジの個数を同じにする。そのようなスリットの長さの限界をN個の画素の幅で定義すると、Nは以下の式を満たすXのうち、最大の自然数である。
L−TBM≧(l+s)×X
Lは縦方向の画素のピッチ(μm)、TBMは縦方向にあるブラックマトリクスの幅(μm)、lはスリットの線幅(μm)、sはスリットのスペース幅(μm)である。
Therefore, the number of edges for each pixel is made the same. If the limit of the length of such a slit is defined by the width of N pixels, N is the largest natural number among X satisfying the following expression.
L-TBM ≧ (l + s) × X
L is the vertical pixel pitch (μm), TBM is the vertical black matrix width (μm), l is the slit line width (μm), and s is the slit space width (μm).

例えば、L=150μm、TBM=20μm、l+s=6.5μmの場合、X≦20となり、スリット長さの限界Nは20となる。前述の場合には、各スリットは20画素の幅だけ左右方向に延びており、1画素の幅だけ左右方向にずらして、上下方向に配置されるので、1つの画素ごとのエッジの個数は1つずつとなり、各画素のエッジは均等になる。   For example, when L = 150 μm, TBM = 20 μm, and l + s = 6.5 μm, X ≦ 20, and the limit N of the slit length is 20. In the above case, each slit extends in the left-right direction by a width of 20 pixels, and is shifted in the left-right direction by a width of one pixel, so that the number of edges per pixel is 1. The edges of each pixel are even.

第4の実施の形態
本発明の第4の実施の形態について図4を参照して説明する。図4において、図12と同一の構成部分については同一の符号を付している。
Fourth Embodiment A fourth embodiment of the present invention will be described with reference to FIG. In FIG. 4, the same components as those in FIG.

第1、第2及び第3の実施の形態によれば、複数の共通電極のスリットS1,S2,S3は表示信号線DLに直交する方向に直線的に延びて複数の画素を横断しているが、本実施の形態では、複数の共通電極62AのスリットS4は表示信号線DLに平行に延びて、上下方向(縦方向)に配列された複数の画素を横断している。複数の共通電極62AのスリットS4は表示信号線DLに完全に平行ではなくて良く、略平行であってもよく、例えば、上下方向(縦方向)から5度程度傾けてもよい。   According to the first, second, and third embodiments, the slits S1, S2, and S3 of the plurality of common electrodes extend linearly in a direction orthogonal to the display signal line DL and cross the plurality of pixels. However, in the present embodiment, the slits S4 of the plurality of common electrodes 62A extend in parallel to the display signal lines DL and cross a plurality of pixels arranged in the vertical direction (vertical direction). The slits S4 of the plurality of common electrodes 62A may not be completely parallel to the display signal line DL, but may be substantially parallel, for example, may be inclined about 5 degrees from the vertical direction (vertical direction).

画素は上下方向に長いため、縦のスリットを用いると、横のスリットを用いた場合に比べて、スリットのエッジ数を減らすことができることから、ディスクリネーションの影響が少なくなり、左右方向(横方向)に延びたスリットS1,S2,S3のものに比べると、透過率等を向上させることができる。   Since the pixels are long in the vertical direction, using a vertical slit can reduce the number of slit edges compared to using a horizontal slit. Compared with the slits S1, S2, S3 extending in the direction), the transmittance and the like can be improved.

一方、スリットS4を用いた場合、画素電極をITO等の第2層透明電極とすると、左右方向に隣接する画素の間で一方が白表示、他方が黒表示の場合に、白表示の画素の電界の影響を受けて、黒表示の画素の端部が光り抜けを起こし、隣接する画素の色が混ざり合うという混色の問題が発生する。   On the other hand, when the slit S4 is used, if the pixel electrode is a second-layer transparent electrode such as ITO, one of the pixels adjacent in the left-right direction displays white and the other displays black. Under the influence of the electric field, the end of the black display pixel is caused to pass through, and a color mixing problem occurs in which the colors of adjacent pixels are mixed.

これを避けるために、本実施の形態では、画素電極60をITO等の第1層透明電極で形成し、共通電極62AをITO等の第2層透明電極で形成している。このようなスリットS4を用いても、スリットS4のエッジは画素の境界に存在し、そのエッジで発生するディスクリネーションによって透過率が低下するという問題は依然としてある。   In order to avoid this, in the present embodiment, the pixel electrode 60 is formed of a first transparent electrode such as ITO, and the common electrode 62A is formed of a second transparent electrode such as ITO. Even when such a slit S4 is used, the edge of the slit S4 exists at the boundary of the pixel, and there is still a problem that the transmittance is lowered due to disclination generated at the edge.

そこで、本実施の形態では、スリットS4を表示領域の上下方向(縦方向)の全画素を横断させるようにした。これにより、スリットS4のエッジは画素内には無くなり、ディスクリネーションに起因する透過率の低下がなくなる。   Therefore, in the present embodiment, the slit S4 is made to cross all the pixels in the vertical direction (vertical direction) of the display area. As a result, the edge of the slit S4 disappears in the pixel, and the transmittance is not reduced due to disclination.

第5の実施の形態
本発明の第5の実施の形態について図5、図6を参照して説明する。図5は画素のレイアウト図であるが、図6は図5のX−X線に沿った断面図である。図5、図6において、図12、図13と同一の構成部分については同一の符号を付している。
Fifth Embodiment A fifth embodiment of the present invention will be described with reference to FIGS. FIG. 5 is a layout diagram of a pixel, and FIG. 6 is a cross-sectional view taken along line XX of FIG. 5 and 6, the same components as those in FIGS. 12 and 13 are denoted by the same reference numerals.

本実施の形態が第4の実施の形態と異なる点は、画素コンタクト部上にスリットS4を設けて、画素電極60と共通電極62Aのショートを防止したことである。   This embodiment is different from the fourth embodiment in that a slit S4 is provided on the pixel contact portion to prevent a short circuit between the pixel electrode 60 and the common electrode 62A.

図6に示すように、薄膜トランジスタTRのドレイン電極15は、パッシベーション膜58及び平坦化膜59に形成されたコンタクトホールCH5を通して、画素電極60に接続される。そして、画素電極60上に絶縁膜61を介して共通電極62Aが形成される。しかし、コンタクトホールCH5部において、絶縁膜61のステップカバレージが悪化しているため、コンタクトホールCH5上に共通電極62Aがあると、絶縁膜61が局所的に薄くなり、あるいは欠落し、共通電極62Aと画素電極60とがショートするおそれがある。そこで、コンタクトホールCH5上には共通電極62AのスリットS4を設けるようにして、共通電極62Aと画素電極60とのショートを防止した。   As shown in FIG. 6, the drain electrode 15 of the thin film transistor TR is connected to the pixel electrode 60 through a contact hole CH <b> 5 formed in the passivation film 58 and the planarization film 59. A common electrode 62 </ b> A is formed on the pixel electrode 60 via an insulating film 61. However, since the step coverage of the insulating film 61 is deteriorated in the contact hole CH5 portion, if the common electrode 62A exists on the contact hole CH5, the insulating film 61 is locally thinned or missing, and the common electrode 62A And the pixel electrode 60 may be short-circuited. Therefore, the slit S4 of the common electrode 62A is provided on the contact hole CH5 to prevent a short circuit between the common electrode 62A and the pixel electrode 60.

第6の実施の形態
本発明の第6の実施の形態について図7を参照して説明する。図7において、図12と同一の構成部分については同一の符号を付している。共通電極62Aは、コンタクトホールCH6を介してパッド電極16に接続される。パッド電極16はコンタクトホールCH3を介して共通電位線COMに接続される。
Sixth Embodiment A sixth embodiment of the present invention will be described with reference to FIG. 7, the same components as those in FIG. 12 are denoted by the same reference numerals. The common electrode 62A is connected to the pad electrode 16 through the contact hole CH6. The pad electrode 16 is connected to the common potential line COM through the contact hole CH3.

したがって、コンタクトホールCH6上に共通電極62Aがなければパッド電極16と共通電極62Aとのコンタクトが得られないことになる。そこで、本実施の形態においては、共通電極62Aとパッド電極16とのコンタクト部上ではスリットS4を切断する、つまりスリットS4を設けずに共通電極62Aを残すようにした。これにより、共通電極62Aを、パッド電極16を介して確実に共通電位線COMに接続することができる。   Therefore, if there is no common electrode 62A over the contact hole CH6, contact between the pad electrode 16 and the common electrode 62A cannot be obtained. Therefore, in the present embodiment, the slit S4 is cut on the contact portion between the common electrode 62A and the pad electrode 16, that is, the common electrode 62A is left without providing the slit S4. Thus, the common electrode 62A can be reliably connected to the common potential line COM via the pad electrode 16.

第7の実施の形態
本発明の第7の実施の形態について図8を参照して説明する。図8において、図12と同一の構成部分については同一の符号を付している。第6の実施の形態においては、共通電極62Aと共通電位線COMとのコンタクト部は、R画素、G画素、B画素の全画素に設けられているが、そのようなコンタクト部を設けると画素の開口率が低下し、透過率が低下するという問題が生じる。そこで、本実施の形態では、R画素、G画素、B画素の中で、いずれか1色の画素についてのみ共通電極62Aと共通電位線COMとのコンタクト部を設けることにより、透過率の低下を抑えたものである。B画素は、他色の画素に比して、視感性が低いため透過率の低下の影響を受けにくいことから、B画素についてのみ、若しくは、主にB画素に対して前記コンタクト部を設けることが好ましい。このように、主としてB画素にコンタクト部を設けることで、R画素、G画素については透過率を向上することができ、B画素の透過率は下がるもののその影響は最小限にできる。
Seventh Embodiment A seventh embodiment of the present invention will be described with reference to FIG. 8, the same components as those in FIG. 12 are denoted by the same reference numerals. In the sixth embodiment, the contact portion between the common electrode 62A and the common potential line COM is provided in all the pixels of the R pixel, the G pixel, and the B pixel. However, when such a contact portion is provided, the pixel This causes a problem that the aperture ratio decreases and the transmittance decreases. Therefore, in this embodiment, the transmittance is reduced by providing the contact portion between the common electrode 62A and the common potential line COM for only one of the R pixel, G pixel, and B pixel. It is the one that has been suppressed. Since the B pixel is less sensitive than other color pixels and is not easily affected by a decrease in transmittance, the contact portion is provided only for the B pixel or mainly for the B pixel. Is preferred. Thus, by providing the contact portion mainly for the B pixel, the transmittance of the R pixel and the G pixel can be improved, and the influence of the B pixel can be minimized although the transmittance of the B pixel is lowered.

第8の実施の形態
本発明の第8の実施の形態について図9を参照して説明する。図9において、図12と同一の構成部分については同一の符号を付している。本実施の形態においては、画素の開口率向上のために画素内から共通電位線COMを削除する。共通電極62Aの端部は表示領域の外周に配置され、共通電位Vcomが供給された外周共通電位線に接続される。すると、第4〜第7の実施の形態のように共通電極62AのスリットS4を表示領域の上下方向(縦方向)の全画素を横断させると、共通電極62Aは非常に細長い配線になって、その抵抗が高くなり、共通電極62Aに供給される共通電位信号の歪みが元に戻る緩和時間が長くなることから、クロストーク等の表示異常が発生するおそれがある。
Eighth Embodiment An eighth embodiment of the present invention will be described with reference to FIG. 9, the same components as those in FIG. 12 are denoted by the same reference numerals. In the present embodiment, the common potential line COM is deleted from the pixel in order to improve the aperture ratio of the pixel. The end portion of the common electrode 62A is disposed on the outer periphery of the display area, and is connected to the outer peripheral common potential line to which the common potential Vcom is supplied. Then, when the slit S4 of the common electrode 62A is made to cross all the pixels in the vertical direction (vertical direction) of the display area as in the fourth to seventh embodiments, the common electrode 62A becomes a very elongated wiring, Since the resistance increases and the relaxation time for returning the distortion of the common potential signal supplied to the common electrode 62A becomes longer, display anomalies such as crosstalk may occur.

そこで、本実施の形態においては、共通電極62AのスリットS4を表示領域の上下方向(縦方向)の全画素を横断させることはせず、スリットS4が横断する画素数の最大は、1画素内のスリットS4の数とした。図9のレイアウト例では、1画素内のスリットS4の数は5であるので、スリットS4が横断する画素数の最大は5である。これにより、クロストーク等の表示異常の発生を防止することができる。   Therefore, in the present embodiment, the slit S4 of the common electrode 62A is not traversed by all the pixels in the vertical direction (vertical direction) of the display area, and the maximum number of pixels traversed by the slit S4 is within one pixel. The number of slits S4. In the layout example of FIG. 9, since the number of slits S4 in one pixel is five, the maximum number of pixels traversed by the slit S4 is five. Thereby, occurrence of display abnormality such as crosstalk can be prevented.

第9の実施の形態
本発明の第9の実施の形態について図10を参照して説明する。図10において、図12と同一の構成部分については同一の符号を付している。第8の実施の形態においては、複数の画素を横断する共通電極62AのスリットS4は、同じ画素境界で切断されていた。これに対して、本実施の形態においては、各スリットS4をそれぞれ別々の画素境界で切断し、即ち、スリットS4のエッジSE4を別々の画素境界に配置して、表示ムラの発生を防止したものである。もちろん、第8の実施の形態の構成に、本実施の形態の構成を加えてもよい。
Ninth Embodiment A ninth embodiment of the present invention will be described with reference to FIG. 10, the same components as those in FIG. 12 are denoted by the same reference numerals. In the eighth embodiment, the slit S4 of the common electrode 62A that crosses a plurality of pixels is cut at the same pixel boundary. In contrast, in the present embodiment, each slit S4 is cut at a separate pixel boundary, that is, the edge SE4 of the slit S4 is arranged at a separate pixel boundary to prevent display unevenness from occurring. It is. Of course, the configuration of the present embodiment may be added to the configuration of the eighth embodiment.

第10の実施の形態
本発明の第10の実施の形態について図11を参照して説明する。図11において、図12と同一の構成部分については同一の符号を付している。本実施の形態は、第9の実施の形態において、さらに画素コンタクト部上に共通電極62AのスリットS4を設けて、画素電極60と共通電極62Aのショートを防止したことである。(図6と同様のコンタクト構造)
Tenth Embodiment A tenth embodiment of the present invention will be described with reference to FIG. 11, the same components as those in FIG. 12 are denoted by the same reference numerals. In the ninth embodiment, the slit S4 of the common electrode 62A is further provided on the pixel contact portion in the ninth embodiment to prevent a short circuit between the pixel electrode 60 and the common electrode 62A. (Contact structure similar to FIG. 6)

なお、共通電位線COMを削除した第8乃至第10の実施の形態においては、画素の境界に配置される左右方向(横方向)のブラックマトリクスを全部又は部分的に削除することが好ましい。これは、本発明によれば、スリットのエッジ数が減少してディスクリネーションによる表示異常が抑制されることから、ディスクリネーション部をブラックマトリクスで遮光する必要がなくなるからである。   In the eighth to tenth embodiments in which the common potential line COM is deleted, it is preferable to delete all or part of the left-right (horizontal) black matrix arranged at the pixel boundary. This is because according to the present invention, since the number of slit edges is reduced and display abnormality due to disclination is suppressed, it is not necessary to shield the disclination portion with a black matrix.

この場合、ブラックマトリクスは画素コンタクト部(薄膜トランジスタTRのドレイン電極15と画素電極60とのコンタクト部)のような段差部に設置することが好ましい。これは画素コンタクト部では段差が生じて、液晶分子の配向の乱れが生じて、光漏れが生じるからであり、そのような段差部ではブラックマトリクスによって光漏れを防止することが有効であるからである。   In this case, the black matrix is preferably installed in a stepped portion such as a pixel contact portion (a contact portion between the drain electrode 15 of the thin film transistor TR and the pixel electrode 60). This is because a step occurs in the pixel contact portion, and the alignment of liquid crystal molecules is disturbed to cause light leakage. In such a step portion, it is effective to prevent light leakage by a black matrix. is there.

また、第1乃至第3の実施の形態においては、画素配列の方法としてストライプ配列であるが、本発明は複数の画素を互いにずらして配列するデルタ配列の画素配列についても適用することができる。例えば、共通電極のスリットはデルタ配列された複数の画素を横断するように設けられる。   In the first to third embodiments, the pixel arrangement method is a stripe arrangement. However, the present invention can also be applied to a delta arrangement pixel arrangement in which a plurality of pixels are arranged to be shifted from each other. For example, the slit of the common electrode is provided so as to cross a plurality of pixels arranged in a delta arrangement.

また、第1乃至第3の実施の形態と、第4乃至第10の実施の形態とは共通電極のスリットの延びる方向が異なっているが、その他の特徴構成については互いに他の実施の形態の構成に加えることができる。   The first to third embodiments are different from the fourth to tenth embodiments in the direction in which the slit of the common electrode extends, but other features are different from those of the other embodiments. Can be added to the configuration.

また、第1乃至第10の実施の形態においては、共通電極には複数の画素を横断して延びるスリットが、複数、開口されているが、複数の画素を横断して延びるスリットは、1つだけであってもよい。   In the first to tenth embodiments, a plurality of slits extending across the plurality of pixels are opened in the common electrode, but one slit extends across the plurality of pixels. It may be only.

また、第4乃至第10の実施の形態においては、上下方向(縦方向)にスリットS4を連結しているため、ゲート線GLの電界がスリットS4を通して液晶層に影響を及ぼすことになる。この場合、いわゆる焼き付きの問題が発生し、表示品位を低下させることになる。そこで、ゲート線GLに対して上下方向にあるどちらかの画素電極60をゲート線GL上まで延在させて、ゲート線GLの電界を遮蔽することができる構成とすることが好ましい。   In the fourth to tenth embodiments, since the slit S4 is connected in the vertical direction (vertical direction), the electric field of the gate line GL affects the liquid crystal layer through the slit S4. In this case, a so-called burn-in problem occurs and the display quality is lowered. Therefore, it is preferable that one of the pixel electrodes 60 in the vertical direction with respect to the gate line GL extends to the gate line GL so that the electric field of the gate line GL can be shielded.

尚、第1乃至第3の実施の形態のように表示信号線DL上にスリットS1,S2,S3を左右方向(横方向)に連結した場合にも、上記と同じ理由で表示信号線DLに対して左右方向にあるどちらかの画素電極60を表示信号線DL上まで延在させることが好ましいが、表示信号線DLの場合は、共通電位Vcomに対して極性が反転し、ほぼ対称な信号となっているため影響が小さいので、必ずしも画素電極60を表示信号線DL上まで延在させる必要はない。   Even when the slits S1, S2, and S3 are connected to the display signal line DL in the left-right direction (lateral direction) as in the first to third embodiments, the display signal line DL is connected to the display signal line DL for the same reason as described above. On the other hand, it is preferable to extend one of the pixel electrodes 60 in the left-right direction to the display signal line DL. However, in the case of the display signal line DL, the polarity is inverted with respect to the common potential Vcom, and the signal is almost symmetrical Therefore, it is not always necessary to extend the pixel electrode 60 over the display signal line DL.

本発明の第1の実施形態による液晶表示装置の画素のレイアウト図である。1 is a pixel layout diagram of a liquid crystal display device according to a first embodiment of the present invention; 本発明の第2の実施形態による液晶表示装置の画素のレイアウト図である。FIG. 6 is a pixel layout diagram of a liquid crystal display device according to a second embodiment of the present invention. 本発明の第3の実施形態による液晶表示装置の画素のレイアウト図である。FIG. 6 is a pixel layout diagram of a liquid crystal display device according to a third embodiment of the present invention. 本発明の第4の実施形態による液晶表示装置の画素のレイアウト図である。It is a layout diagram of the pixel of the liquid crystal display device by the 4th Embodiment of this invention. 本発明の第5の実施形態による液晶表示装置の画素のレイアウト図である。FIG. 10 is a pixel layout diagram of a liquid crystal display device according to a fifth embodiment of the present invention. 図5のX−X線に沿った断面図である。FIG. 6 is a cross-sectional view taken along line XX in FIG. 5. 本発明の第6の実施形態による液晶表示装置の画素のレイアウト図である。It is a layout diagram of the pixel of the liquid crystal display device by the 6th Embodiment of this invention. 本発明の第7の実施形態による液晶表示装置の画素のレイアウト図である。It is a layout diagram of the pixel of the liquid crystal display device by the 7th Embodiment of this invention. 本発明の第8の実施形態による液晶表示装置の画素のレイアウト図である。It is a layout diagram of the pixel of the liquid crystal display device by the 8th Embodiment of this invention. 本発明の第9の実施形態による液晶表示装置の画素のレイアウト図である。It is a layout diagram of the pixel of the liquid crystal display device by the 9th Embodiment of this invention. 本発明の第10の実施形態による液晶表示装置の画素のレイアウト図である。It is a layout diagram of the pixel of the liquid crystal display device by the 10th Embodiment of this invention. 従来例の液晶表示装置の一画素の平面図である。It is a top view of one pixel of the liquid crystal display device of a prior art example. 図12のY−Y線に沿った断面図である。It is sectional drawing along the YY line of FIG.

符号の説明Explanation of symbols

1P 画素 10 TFT基板 11 第1の偏光板
12 バッファ膜 13 ゲート絶縁膜 14 層間絶縁膜
15 ドレイン電極 16 電極 20 CF基板
21 第2の偏光板 30 液晶層 58 パッシベーション膜
59 平坦化膜 60 画素電極 61 絶縁膜
62,62−1,62−2,62−3,62A 共通電極 BL 光源
CH1,CH2,CH3,CH4,CH5,CH6 コンタクトホール
COM 共通電位線 DL 表示信号線 GL ゲート線
PS 能動層 S,S1,S2,S3,S4 スリット
SC スリット中央部
SE,SE1,SE2,SE3 SE4 エッジ TR 薄膜トランジスタ
1P pixel 10 TFT substrate 11 first polarizing plate 12 buffer film 13 gate insulating film 14 interlayer insulating film 15 drain electrode 16 electrode 20 CF substrate 21 second polarizing plate 30 liquid crystal layer 58 passivation film 59 flattening film 60 pixel electrode 61 Insulating films 62, 62-1, 62-2, 62-3, 62A Common electrode BL Light source CH1, CH2, CH3, CH4, CH5, CH6 Contact hole COM Common potential line DL Display signal line GL Gate line PS Active layer S, S1, S2, S3, S4 Slit SC Slit center part SE, SE1, SE2, SE3 SE4 Edge TR Thin film transistor

Claims (13)

複数の画素を備え、
各画素は薄膜トランジスタと、薄膜トランジスタに接続された画素電極と、この画素電極上に絶縁膜を介して配置され、共通電位が供給された共通電極と、を備え、
前記共通電極には複数の画素を横断して延びる少なくとも1つ以上のスリットが開口されていることを特徴とする液晶表示装置。
With multiple pixels,
Each pixel includes a thin film transistor, a pixel electrode connected to the thin film transistor, and a common electrode disposed on the pixel electrode via an insulating film and supplied with a common potential.
The liquid crystal display device, wherein the common electrode has at least one slit extending across a plurality of pixels.
前記複数のスリットは前記薄膜トランジスタを通して画素に表示信号を供給する表示信号線に略平行に延びていることを特徴とする請求項1に記載の液晶表示装置。   2. The liquid crystal display device according to claim 1, wherein the plurality of slits extend substantially parallel to display signal lines that supply display signals to the pixels through the thin film transistors. 前記複数のスリットは前記薄膜トランジスタを通して画素に表示信号を供給する表示信号線に略直交する方向に延びていることを特徴とする請求項1に記載の液晶表示装置。   The liquid crystal display device according to claim 1, wherein the plurality of slits extend in a direction substantially orthogonal to a display signal line that supplies a display signal to the pixel through the thin film transistor. 前記複数の画素は赤色、緑色、青色に対応する3画素を含み、それらの3画素を1絵素として、複数の絵素が配置され、
前記複数のスリットは各1絵素内を横断し、各絵素の境界にエッジを有することを特徴とする請求項1、2、3のいずれかに記載の液晶表示装置。
The plurality of pixels includes three pixels corresponding to red, green, and blue, and the three pixels are used as one pixel, and a plurality of pixels are arranged.
4. The liquid crystal display device according to claim 1, wherein the plurality of slits traverse each pixel and have an edge at a boundary between the pixels.
緑色に対応する画素が前記絵素の中央に配置されていることを特徴とする請求項4に記載の液晶表示装置。   The liquid crystal display device according to claim 4, wherein a pixel corresponding to green is arranged at a center of the picture element. 前記共通電極にはN個(Nは2以上の自然数)の画素の幅だけ第1の方向に延びる複数のスリットが、1画素の幅だけ第1の方向にずらして、第2の方向に配置されていることを特徴とする請求項1、2、3、4、5のいずれかに記載の液晶表示装置。   A plurality of slits extending in the first direction by the width of N pixels (N is a natural number of 2 or more) are arranged in the second direction by shifting the width of one pixel in the first direction by the common electrode. 6. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is a liquid crystal display device. 前記Nは以下の不等式を満たすXのうち、最大の自然数であることを特徴とする請求項6に記載の液晶表示装置。
L−TBM≧(l+s)×X
Lは前記第2の方向の前記画素のピッチ(μm)、TBMは前記第2の方向にあるブラックマトリクスの幅(μm)、lは前記スリットの線幅(μm)、sは前記スリットのスペース幅(μm)である。
The liquid crystal display device according to claim 6, wherein the N is a maximum natural number among X satisfying the following inequality.
L-TBM ≧ (l + s) × X
L is the pitch (μm) of the pixels in the second direction, TBM is the width of the black matrix (μm) in the second direction, l is the line width (μm) of the slit, and s is the space of the slit. The width (μm).
前記薄膜トランジスタと前記画素電極とを接続する第1コンタクト部を備え、この第1コンタクト部上に前記共通電極のスリットが設けられていることを特徴とする請求項1、2、3、4、5、6、7のいずれかに記載の液晶表示装置。   The first contact portion for connecting the thin film transistor and the pixel electrode is provided, and the slit of the common electrode is provided on the first contact portion. , 6 or 7 liquid crystal display device. 複数の画素内に配設され共通電位を供給する共通電位線と、この共通電位線と前記共通電極とを接続する第2コンタクト部とを備え、この第2コンタクト部上に前記共通電極のスリットが設けられていないことを特徴とする請求項1に記載の液晶表示装置。   A common potential line that is provided in the plurality of pixels and supplies a common potential; and a second contact portion that connects the common potential line and the common electrode. A slit of the common electrode is provided on the second contact portion. The liquid crystal display device according to claim 1, wherein the liquid crystal display device is not provided. 前記第2コンタクト部は複数色に対応する画素の中、主として1色の画素内に設けられていることを特徴とする請求項9に記載の液晶表示装置。   10. The liquid crystal display device according to claim 9, wherein the second contact portion is provided mainly in a pixel of one color among pixels corresponding to a plurality of colors. 前記1色は青色であることを特徴とする請求項10に記載の液晶表示装置。   The liquid crystal display device according to claim 10, wherein the one color is blue. 1画素内の前記複数のスリットの数をM個とすると、複数のスリットは最大でM個の画素を横断していることを特徴とする請求項1、2、3のいずれかに記載の液晶表示装置。   4. The liquid crystal according to claim 1, wherein when the number of the plurality of slits in one pixel is M, the plurality of slits traverse at most M pixels. Display device. 前記複数のスリットのエッジはそれぞれ別々の画素の境界に位置していることを特徴とする請求項1、2、3、8、9、10、11、12のいずれかに記載の液晶表示装置。   13. The liquid crystal display device according to claim 1, wherein edges of the plurality of slits are located at boundaries between different pixels, respectively.
JP2007151070A 2006-02-22 2007-06-07 Liquid crystal display Active JP5046229B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007151070A JP5046229B2 (en) 2006-02-22 2007-06-07 Liquid crystal display

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006044623 2006-02-22
JP2006044623 2006-02-22
JP2007151070A JP5046229B2 (en) 2006-02-22 2007-06-07 Liquid crystal display

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2006215268A Division JP4061416B2 (en) 2006-02-22 2006-08-08 Liquid crystal display

Publications (3)

Publication Number Publication Date
JP2007256980A true JP2007256980A (en) 2007-10-04
JP2007256980A5 JP2007256980A5 (en) 2009-09-10
JP5046229B2 JP5046229B2 (en) 2012-10-10

Family

ID=38631219

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007151070A Active JP5046229B2 (en) 2006-02-22 2007-06-07 Liquid crystal display

Country Status (1)

Country Link
JP (1) JP5046229B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011100071A (en) * 2009-11-09 2011-05-19 Toshiba Mobile Display Co Ltd Liquid crystal display device
KR101101036B1 (en) * 2009-09-14 2011-12-29 삼성모바일디스플레이주식회사 liquid crystal display device
WO2016021453A1 (en) * 2014-08-05 2016-02-11 シャープ株式会社 Conductive element and liquid crystal display element
JP2018189707A (en) * 2017-04-28 2018-11-29 株式会社ジャパンディスプレイ Liquid crystal display device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083540A (en) * 1999-09-03 2001-03-30 Ind Technol Res Inst Production of electrode structure of wide view angle liquid crystal display
JP2002221736A (en) * 2001-01-29 2002-08-09 Hitachi Ltd Liquid crystal display

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001083540A (en) * 1999-09-03 2001-03-30 Ind Technol Res Inst Production of electrode structure of wide view angle liquid crystal display
JP2002221736A (en) * 2001-01-29 2002-08-09 Hitachi Ltd Liquid crystal display

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101101036B1 (en) * 2009-09-14 2011-12-29 삼성모바일디스플레이주식회사 liquid crystal display device
US8797488B2 (en) 2009-09-14 2014-08-05 Samsung Display Co., Ltd. Liquid crystal display device
JP2011100071A (en) * 2009-11-09 2011-05-19 Toshiba Mobile Display Co Ltd Liquid crystal display device
US8471992B2 (en) 2009-11-09 2013-06-25 Japan Display Central Inc. Liquid crystal display device and method for manufacturing the same
WO2016021453A1 (en) * 2014-08-05 2016-02-11 シャープ株式会社 Conductive element and liquid crystal display element
US10082715B2 (en) 2014-08-05 2018-09-25 Sharp Kabushiki Kaisha Conductive element and liquid crystal display element
JP2018189707A (en) * 2017-04-28 2018-11-29 株式会社ジャパンディスプレイ Liquid crystal display device

Also Published As

Publication number Publication date
JP5046229B2 (en) 2012-10-10

Similar Documents

Publication Publication Date Title
JP4061416B2 (en) Liquid crystal display
US11774809B2 (en) Liquid crystal display panel
JP4381782B2 (en) Liquid crystal display
US8711311B2 (en) Fringe field switching mode liquid crystal display panel
JP4287628B2 (en) Liquid crystal display device and method of manufacturing liquid crystal display device
US20070200990A1 (en) Liquid crystal display device
JP5460123B2 (en) Liquid crystal display
JP2008096960A (en) Liquid crystal display panel
JP2007293155A (en) Liquid crystal display device
JP4449958B2 (en) FFS liquid crystal display panel
JP4609525B2 (en) Liquid crystal display device
JPH09230387A (en) Matrix type liquid crystal display device
JP4407677B2 (en) Horizontal electric field LCD panel
JP2011158690A (en) Liquid crystal display panel and electronic apparatus
JP2008032897A (en) Liquid crystal display
JP2011017891A (en) Liquid crystal device and electronic device
JP5046229B2 (en) Liquid crystal display
JP2007293154A (en) Liquid crystal display device
US10025137B2 (en) Liquid crystal display device having transmitting region and reflecting region
JP2009069332A (en) Liquid crystal display panel
KR20140037688A (en) Fringe field switching liquid crystal display device and method of fabricating the same
JP2007011037A (en) Liquid crystal display device
JP2008197343A (en) Liquid crystal display device
JP2008051846A (en) Liquid crystal display panel of fringe field switching (ffs) mode
JP2008032898A (en) Liquid crystal display

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080714

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080725

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090727

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090727

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100527

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111213

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120206

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20120330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120619

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120710

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150727

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5046229

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250