JP2007250777A - Ferroelectric memory, and manufacturing method thereof - Google Patents
Ferroelectric memory, and manufacturing method thereof Download PDFInfo
- Publication number
- JP2007250777A JP2007250777A JP2006071294A JP2006071294A JP2007250777A JP 2007250777 A JP2007250777 A JP 2007250777A JP 2006071294 A JP2006071294 A JP 2006071294A JP 2006071294 A JP2006071294 A JP 2006071294A JP 2007250777 A JP2007250777 A JP 2007250777A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- orientation
- ferroelectric
- ferroelectric memory
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
Description
本発明は、強誘電体メモリおよびその製造方法に関する。 The present invention relates to a ferroelectric memory and a method for manufacturing the same.
強誘電体メモリ装置（ＦｅＲＡＭ）は、低電圧および高速動作が可能な不揮発性メモリであり、メモリセルが１トランジスタ／１キャパシタ（１Ｔ／１Ｃ）で構成できるため、ＤＲＡＭなみの集積化が可能であることから、大容量不揮発性メモリとして期待されている。 A ferroelectric memory device (FeRAM) is a non-volatile memory capable of low voltage and high speed operation, and a memory cell can be composed of one transistor / one capacitor (1T / 1C), so that it can be integrated like a DRAM. Therefore, it is expected as a large-capacity nonvolatile memory.
強誘電体メモリ装置を構成する強誘電体キャパシタの強誘電体特性を最大限に発揮させるには、強誘電体キャパシタを構成する各層の結晶配向性が極めて重要である。
本発明の目的は、強誘電体層の結晶配向性が良好に制御された強誘電体メモリおよびその製造方法を提供することである。 An object of the present invention is to provide a ferroelectric memory in which the crystal orientation of the ferroelectric layer is well controlled and a method for manufacturing the same.
本発明にかかる強誘電体メモリの製造方法は、
（ａ）基体の上方にチタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第１バリア層を形成する工程と、
（ｂ）アンモニアガスのプラズマを励起して、前記第１バリア層の表面に、当該プラズマを照射する工程と、
（ｃ）チタンを構成元素として含む第１の金属層を形成する工程と、
（ｄ）前記第１の金属層を窒化して窒素化合物からなる第１の配向制御層を形成する工程と、
（ｅ）前記第１の配向制御層の上方に第１電極を形成する工程と、
（ｆ）前記第１電極の上方に強誘電体層を形成する工程と、
（ｇ）前記強誘電体層の上方に第２電極を形成する工程と、
を含む。
A method for manufacturing a ferroelectric memory according to the present invention includes:
(A) forming a first barrier layer made of titanium nitride or titanium and aluminum nitride above the substrate;
(B) exciting ammonia plasma to irradiate the surface of the first barrier layer with the plasma;
(C) forming a first metal layer containing titanium as a constituent element;
(D) nitriding the first metal layer to form a first orientation control layer made of a nitrogen compound;
(E) forming a first electrode above the first alignment control layer;
(F) forming a ferroelectric layer above the first electrode;
(G) forming a second electrode above the ferroelectric layer;
including.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｄ）と（ｅ）の間に、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第２バリア層を前記第１の配向制御層の上方に形成する工程をさらに含むことができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
Between the steps (d) and (e), the method may further include a step of forming a second barrier layer made of titanium nitride or titanium and aluminum nitride above the first orientation control layer. .
本発明にかかる強誘電体メモリの製造方法において、
前記第１バリア層の膜厚は、５０ｎｍ未満であることができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
The film thickness of the first barrier layer may be less than 50 nm.
本発明にかかる強誘電体メモリの製造方法において、
前記第１バリア層の膜厚は、３０ｎｍ以下であることができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
The thickness of the first barrier layer may be 30 nm or less.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ａ）では、前記第１バリア層として、微結晶を含む膜を形成することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
In the step (a), a film containing microcrystals can be formed as the first barrier layer.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ａ）の前に、
アンモニアガスのプラズマを励起して、前記基体の表面に、当該プラズマを照射する工程と、
前記基体の上方にチタンを構成元素として含む第２の金属層を形成する工程と、
前記第２の金属層を窒化して窒素化合物からなる第２の配向制御層を形成する工程と、
をさらに含むことができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
Before the step (a),
Exciting a plasma of ammonia gas and irradiating the surface of the substrate with the plasma;
Forming a second metal layer containing titanium as a constituent element above the substrate;
Nitriding the second metal layer to form a second orientation control layer made of a nitrogen compound;
Can further be included.
本発明にかかる強誘電体メモリの製造方法において、
窒素を含有する雰囲気において加熱することにより、前記第２の金属層を窒化することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
The second metal layer can be nitrided by heating in an atmosphere containing nitrogen.
本発明にかかる強誘電体メモリの製造方法において、
前記工程（ｄ）では、窒素を含有する雰囲気において加熱することにより、前記第１の金属層を窒化することができる。
In the method for manufacturing a ferroelectric memory according to the present invention,
In the step (d), the first metal layer can be nitrided by heating in an atmosphere containing nitrogen.
本発明にかかる強誘電体メモリは、
基体の上方に形成されたチタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第１バリア層と、
前記第１バリア層の上面に形成され、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第１の配向制御層と、
第１の前記配向制御層の上方に形成された第１電極と、
前記第１電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第２電極と、
を含む。
A ferroelectric memory according to the present invention includes:
A first barrier layer formed of titanium nitride or titanium and aluminum nitride formed above the substrate;
A first orientation control layer formed on an upper surface of the first barrier layer and made of titanium nitride or titanium and aluminum nitride;
A first electrode formed above the first orientation control layer;
A ferroelectric layer formed above the first electrode;
A second electrode formed above the ferroelectric layer;
including.
本発明にかかる強誘電体メモリにおいて、
前記第１の配向制御層と前記第１電極の間に形成され、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第２バリア層をさらに含むことができる。
In the ferroelectric memory according to the present invention,
It may further include a second barrier layer formed between the first orientation control layer and the first electrode and made of titanium nitride or titanium and aluminum nitride.
本発明にかかる強誘電体メモリにおいて、
前記第１バリア層の膜厚は、５０ｎｍ未満であることができる。
In the ferroelectric memory according to the present invention,
The film thickness of the first barrier layer may be less than 50 nm.
本発明にかかる強誘電体メモリにおいて、
前記第１バリア層の膜厚は、３０ｎｍ以下であることができる。
In the ferroelectric memory according to the present invention,
The thickness of the first barrier layer may be 30 nm or less.
本発明にかかる強誘電体メモリにおいて、
前記第１の配向制御層、前記第１電極、および前記強誘電体層は、結晶質であり、
前記第１の配向制御層に含まれる結晶は、前記第１電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有し、
前記第１バリア層は、微結晶膜であることができる。
In the ferroelectric memory according to the present invention,
The first orientation control layer, the first electrode, and the ferroelectric layer are crystalline;
The crystal contained in the first orientation control layer has an orientation equal to the orientation of the crystal contained in the first electrode and the ferroelectric layer,
The first barrier layer may be a microcrystalline film.
本発明にかかる強誘電体メモリにおいて、
前記第１の配向制御層、前記第１電極、および前記強誘電体層の結晶は、（１１１）配向を有することができる。
In the ferroelectric memory according to the present invention,
The crystals of the first orientation control layer, the first electrode, and the ferroelectric layer may have a (111) orientation.
本発明にかかる強誘電体メモリにおいて、
前記第１の配向制御層、前記第２バリア層、前記第１電極、および前記強誘電体層は、結晶質であり、
前記第１の配向制御層の結晶および前記第２バリア層の結晶は、前記第１電極および前記強誘電体層の結晶の配向と等しい配向を有し、
前記第１バリア層は、微結晶を含む膜であることができる。
In the ferroelectric memory according to the present invention,
The first orientation control layer, the second barrier layer, the first electrode, and the ferroelectric layer are crystalline;
The crystals of the first orientation control layer and the crystals of the second barrier layer have an orientation equal to the orientation of the crystals of the first electrode and the ferroelectric layer;
The first barrier layer may be a film containing microcrystals.
本発明にかかる強誘電体メモリにおいて、
前記第１の配向制御層、前記第２バリア層、前記第１電極、および前記強誘電体層に含まれる結晶は、（１１１）配向を有することができる。
In the ferroelectric memory according to the present invention,
The crystals included in the first orientation control layer, the second barrier layer, the first electrode, and the ferroelectric layer may have a (111) orientation.
本発明にかかる強誘電体メモリにおいて、
前記第１の配向制御層は、チタンの窒化物であり、
前記第２バリア層は、チタンおよびアルミニウムの窒化物であることができる。
In the ferroelectric memory according to the present invention,
The first orientation control layer is a nitride of titanium,
The second barrier layer may be a nitride of titanium and aluminum.
本発明にかかる強誘電体メモリにおいて、
前記基体は、絶縁層と、前記絶縁層を貫通するコンタクトホールと、前記コンタクトホールに形成された導電層と、前記導電層を介して前記第１電極と電気的に接続されたスイッチングトランジスタとを有することができる。
In the ferroelectric memory according to the present invention,
The base includes an insulating layer, a contact hole penetrating the insulating layer, a conductive layer formed in the contact hole, and a switching transistor electrically connected to the first electrode through the conductive layer. Can have.
以下、本発明に好適な実施の形態について、図面を参照しながら説明する。 DESCRIPTION OF EXEMPLARY EMBODIMENTS Hereinafter, preferred embodiments of the invention will be described with reference to the drawings.
１．強誘電体メモリ
図１は、本実施の形態の強誘電体メモリ１００を模式的に示す断面図である。図１に示すように、強誘電体メモリ１００は、強誘電体キャパシタ３０と、第１バリア層２９と、第１の配向制御層１２と、第２バリア層２５と、絶縁層２６と、プラグ２０と、強誘電体キャパシタ３０のスイッチングトランジスタ１８とを含む。なお、本実施形態においては、１Ｔ／１Ｃ型のメモリセルについて説明するが、本発明が適用されるのは１Ｔ／１Ｃ型のメモリセルに限定されない。
1. Ferroelectric Memory FIG. 1 is a cross-sectional view schematically showing a ferroelectric memory 100 of the present embodiment. As shown in FIG. 1, the ferroelectric memory 100 includes a ferroelectric capacitor 30, a first barrier layer 29, a first orientation control layer 12, a second barrier layer 25, an insulating layer 26, a plug. 20 and the switching transistor 18 of the ferroelectric capacitor 30. In this embodiment, a 1T / 1C type memory cell will be described. However, the present invention is not limited to a 1T / 1C type memory cell.
トランジスタ１８は、ゲート絶縁層１１と、ゲート絶縁層１１上に設けられたゲート導電層１３と、ソース／ドレイン領域である第１不純物領域１７および第２不純物領域１９とを含む。また、プラグ（導電層）２０はスイッチングトランジスタ１８と電気的に接続されている。強誘電体キャパシタ３０とトランジスタ１８との間には絶縁層２６が形成されている。絶縁層２６の材質は、特に限定されないが、たとえば酸化シリコンからなることができる。 The transistor 18 includes a gate insulating layer 11, a gate conductive layer 13 provided on the gate insulating layer 11, and a first impurity region 17 and a second impurity region 19 which are source / drain regions. The plug (conductive layer) 20 is electrically connected to the switching transistor 18. An insulating layer 26 is formed between the ferroelectric capacitor 30 and the transistor 18. The material of the insulating layer 26 is not particularly limited, but can be made of, for example, silicon oxide.
強誘電体キャパシタ３０は、絶縁層２６に設けられたプラグ２０の上方に設けられている。このプラグ２０は、第２不純物領域１９の上方に形成されている。プラグ２０は、絶縁層２６を貫通するコンタクトホール２２内を埋めるように形成されている。プラグ２０は例えば、タングステン、モリブデン、タンタル、チタン、ニッケルなどの高融点金属からなり、素子の信頼性の観点からタングステンからなることが好ましい。 The ferroelectric capacitor 30 is provided above the plug 20 provided in the insulating layer 26. The plug 20 is formed above the second impurity region 19. The plug 20 is formed so as to fill the contact hole 22 that penetrates the insulating layer 26. The plug 20 is made of, for example, a refractory metal such as tungsten, molybdenum, tantalum, titanium, or nickel, and is preferably made of tungsten from the viewpoint of device reliability.
また強誘電体メモリ１００は、コンタクトホール２２の側面および底面に形成された第３バリア層２７を、コンタクトホール２２内にさらに含む。プラグ２０は、第３バリア層２７によって覆われている。 The ferroelectric memory 100 further includes a third barrier layer 27 formed on the side and bottom surfaces of the contact hole 22 in the contact hole 22. The plug 20 is covered with a third barrier layer 27.
第３バリア層２７は、導電性材料からなることができ、たとえば、チタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）のうち少なくとも一層からなることができる。この第３バリア層２７によって、プラグ２０の密着性を向上させ、また、プラグ２０の拡散および酸化を防止することができ、ひいてはプラグ２０の低抵抗化を図ることができる。 The third barrier layer 27 can be made of a conductive material, and can be made of, for example, at least one of titanium nitride (TiN) or titanium and aluminum nitride (TiAlN). The third barrier layer 27 can improve the adhesion of the plug 20, can prevent the plug 20 from diffusing and oxidizing, and thus can reduce the resistance of the plug 20.
第１バリア層２９は、絶縁層２６上およびプラグ２０上に形成されている。また、第１バリア層２９は、微結晶を含む微結晶ライクな膜である。微結晶は、数ｎｍ以下の微細な結晶の集合体である。また第１バリア層２９の膜厚は、５０ｎｍ未満であることが好ましく、３０ｎｍ以下であることがより好ましい。第１バリア層２９は、５０ｎｍ未満の膜厚の微結晶を含む微結晶膜であることにより、プラグ２０上においてプラグ２０の結晶配向の影響を受けずに形成されることができ、プラグ２０の結晶情報を遮蔽することができる。このような第１バリア層２９を形成することによって、上層の第１の配向制御層１２の結晶を優れた配向にすることができる。即ち、第１バリア層２９が形成されることにより、プラグ２０の結晶構造が遮蔽され、第１の配向制御層１２を所望の配向にしやすくする。その結果、結晶配向性に優れた第１の配向制御層１２を形成することができ、後述する第１の配向制御層１２の配向制御機能を高めることができる。 The first barrier layer 29 is formed on the insulating layer 26 and the plug 20. The first barrier layer 29 is a microcrystalline-like film containing microcrystals. A microcrystal is an aggregate of fine crystals of several nm or less. The film thickness of the first barrier layer 29 is preferably less than 50 nm, and more preferably 30 nm or less. The first barrier layer 29 is a microcrystalline film including a microcrystal having a thickness of less than 50 nm, and thus can be formed on the plug 20 without being affected by the crystal orientation of the plug 20. Crystal information can be shielded. By forming the first barrier layer 29 as described above, the crystals of the upper first orientation control layer 12 can be oriented excellently. That is, by forming the first barrier layer 29, the crystal structure of the plug 20 is shielded, and the first orientation control layer 12 is easily made to have a desired orientation. As a result, the first orientation control layer 12 excellent in crystal orientation can be formed, and the orientation control function of the first orientation control layer 12 described later can be enhanced.
第１の配向制御層１２は、第１バリア層２９上に形成されている。この第１の配向制御層１２は、チタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）からなり、なかでも配向制御性の高いＴｉＮからなることが好ましい。なお第１の配向制御層１２は、少なくとも一部が結晶質であることができる。 The first orientation control layer 12 is formed on the first barrier layer 29. The first orientation control layer 12 is made of titanium nitride (TiN) or titanium and aluminum nitride (TiAlN), and is preferably made of TiN having high orientation controllability. Note that at least a part of the first orientation control layer 12 may be crystalline.
第２バリア層２５は、第１の配向制御層１２上に形成されている。第２バリア層２５は、酸素バリア機能を有する。第２バリア層２５は、チタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）からなり、なかでも酸素バリア性の高いＴｉＡｌＮからなることが好ましい。このように酸素バリア性の高い第２バリア層２５を形成することによって、製造工程におけるプラグ２０の酸化を防止することもできる。また第２バリア層２５は、第１電極３２の密着性を向上させることもできる。また第２バリア層２５は、少なくとも一部が結晶質であることができる。 The second barrier layer 25 is formed on the first orientation control layer 12. The second barrier layer 25 has an oxygen barrier function. The second barrier layer 25 is made of titanium nitride (TiN) or titanium and aluminum nitride (TiAlN), and is preferably made of TiAlN having a high oxygen barrier property. By forming the second barrier layer 25 having a high oxygen barrier property in this manner, the oxidation of the plug 20 in the manufacturing process can be prevented. The second barrier layer 25 can also improve the adhesion of the first electrode 32. The second barrier layer 25 may be at least partially crystalline.
強誘電体キャパシタ３０は、第２バリア層２５の上に設けられた第１電極３２と、第１電極３２の上に設けられた強誘電体層３４と、強誘電体層３４の上に設けられた第２電極３６とを含む。第１電極３２、および強誘電体層３４は、少なくとも一部が結晶質であることができる。第１電極３２はイリジウム、白金、ルテニウム、ロジウム、パラジウム、オスミウム、およびイリジウムから選ばれる少なくとも１種の金属からなることができ、好ましくは白金またはイリジウムからなり、より好ましくは素子の信頼性の高いイリジウムからなる。また、第１電極３２は、単層膜でもよいし、または積層した多層膜でもよい。 The ferroelectric capacitor 30 is provided on the first electrode 32 provided on the second barrier layer 25, the ferroelectric layer 34 provided on the first electrode 32, and the ferroelectric layer 34. Second electrode 36 formed. The first electrode 32 and the ferroelectric layer 34 may be at least partially crystalline. The first electrode 32 can be made of at least one metal selected from iridium, platinum, ruthenium, rhodium, palladium, osmium, and iridium, and is preferably made of platinum or iridium, and more preferably has high device reliability. Made of iridium. The first electrode 32 may be a single layer film or a laminated multilayer film.
強誘電体層３４は、強誘電体物質を含む。この強誘電体物質は、ペロブスカイト型の結晶構造を有し、Ａ１−ｂＢ１−ａＸａＯ３の一般式で示されることができる。Ａは、Ｐｂを含む。Ｂは、ＺｒおよびＴｉのうちの少なくとも１つからなる。Ｘは、Ｖ、Ｎｂ、Ｔａ、Ｃｒ、Ｍｏ、およびＷのうちの少なくとも１つからなる。強誘電体層３４に含まれる強誘電体物質としては、強誘電体層として使用可能な公知の材料を使用することができ、例えば、（Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３）（ＰＺＴ）、ＳｒＢｉ２Ｔａ２Ｏ９（ＳＢＴ）、（Ｂｉ，Ｌａ）４Ｔｉ３Ｏ１２（ＢＬＴ）等のペロブスカイト型酸化物やビスマス層状化合物が挙げられる。中でも、強誘電体層３４の材料としてはＰＺＴが好ましい。 The ferroelectric layer 34 includes a ferroelectric material. This ferroelectric material has a perovskite crystal structure and can be represented by the general formula A 1-b B 1-a X a O 3 . A includes Pb. B consists of at least one of Zr and Ti. X consists of at least one of V, Nb, Ta, Cr, Mo, and W. As the ferroelectric substance contained in the ferroelectric layer 34, a known material that can be used as the ferroelectric layer can be used. For example, (Pb (Zr, Ti) O 3 ) (PZT), SrBi can be used. Examples thereof include perovskite oxides such as 2 Ta 2 O 9 (SBT) and (Bi, La) 4 Ti 3 O 12 (BLT) and bismuth layered compounds. Among these, PZT is preferable as the material of the ferroelectric layer 34.
また、強誘電体層３４としてＰＺＴを用いる場合、より大きな自発分極量を獲得するため、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多いことがより好ましい。このような組成のＰＺＴは正方晶に属し、その自発分極軸はｃ軸となるが、ｃ軸と直交するａ軸配向成分が同時に存在してしまうことがある。このａ軸配向成分は分極反転に寄与しないため、ａ軸配向成分の存在によって素子の強誘電特性が損なわれるおそれがある。この場合、強誘電体層３４に用いられるＰＺＴの結晶配向を（１１１）配向にすることにより、ａ軸配向成分を分極反転に寄与させることができる。よって、強誘電体層３４がＰＺＴからなり、ＰＺＴにおけるチタンの含有量がジルコニウムの含有量より多い場合、ヒステリシス特性が良好である点で、ＰＺＴの結晶配向が（１１１）配向であるのが好ましい。 Further, when PZT is used as the ferroelectric layer 34, it is more preferable that the content of titanium in the PZT is larger than the content of zirconium in order to obtain a larger amount of spontaneous polarization. PZT having such a composition belongs to a tetragonal crystal, and its spontaneous polarization axis is the c-axis, but an a-axis orientation component orthogonal to the c-axis may exist at the same time. Since the a-axis alignment component does not contribute to polarization reversal, the presence of the a-axis alignment component may impair the ferroelectric characteristics of the device. In this case, by making the crystal orientation of PZT used for the ferroelectric layer 34 the (111) orientation, the a-axis orientation component can contribute to the polarization inversion. Therefore, when the ferroelectric layer 34 is made of PZT and the titanium content in the PZT is larger than the zirconium content, the crystal orientation of the PZT is preferably the (111) orientation in terms of good hysteresis characteristics. .
第２電極３６は、第１電極３２に使用可能な材料として例示した上記材料からなることができ、あるいは、アルミニウム，銀，ニッケルなどからなることができる。また、第２電極３６は、単層膜でもよいし、または積層した多層膜でもよい。好ましくは、第２電極３６は、白金、あるいはイリジウムオキサイドとイリジウムとの積層膜からなる。 The second electrode 36 can be made of the above materials exemplified as materials that can be used for the first electrode 32, or can be made of aluminum, silver, nickel, or the like. The second electrode 36 may be a single layer film or a laminated multilayer film. Preferably, the second electrode 36 is made of platinum or a laminated film of iridium oxide and iridium.
次に、配向制御層１２の配向制御機能について説明する。第１の配向制御層１２は、結晶質であり、所望の結晶配向を有する。したがって、第２バリア層２５は、第１の配向制御層１２上に形成されているため、その材質が結晶質である場合に第１の配向制御層１２の結晶配向の影響を受けて、第１の配向制御層１２と等しい配向を有することができる。本実施の形態によれば、第１の配向制御層１２および第２バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、（１１１）配向を有することができる。即ち、第１の配向制御層１２が良好な結晶質の（１１１）配向を有することにより、第２バリア層２５についても良好な結晶質の（１１１）配向にすることができる。 Next, the orientation control function of the orientation control layer 12 will be described. The first orientation control layer 12 is crystalline and has a desired crystal orientation. Therefore, since the second barrier layer 25 is formed on the first orientation control layer 12, the second barrier layer 25 is affected by the crystal orientation of the first orientation control layer 12 when the material is crystalline, One orientation control layer 12 can have the same orientation. According to the present embodiment, since both the first orientation control layer 12 and the second barrier layer 25 are made of titanium nitride or titanium and aluminum nitride, they can have (111) orientation. That is, when the first orientation control layer 12 has a good crystalline (111) orientation, the second barrier layer 25 can also have a good crystalline (111) orientation.
第１電極３２は、第２バリア層２５上に形成されているため、その材質が結晶質である場合に第２バリア層２５の結晶配向の影響を受けて、第２バリア層２５と等しい配向を有することができる。即ち、第１電極３２は、第１の配向制御層１２の上方に形成されているため、第１の配向制御層１２の結晶配向の影響を受けて、第１の配向制御層１２と等しい配向を有することができる。本実施の形態よれば、第１の配向制御層１２および第２バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、（１１１）配向を有する。よって、第１電極３２の結晶配向を容易に（１１１）配向にすることができる。即ち、第１の配向制御層１２および第２バリア層２５が良好な結晶質の（１１１）配向を有することにより、第１電極３２についても良好な結晶質の（１１１）配向にすることができる。 Since the first electrode 32 is formed on the second barrier layer 25, when the material thereof is crystalline, the first electrode 32 is affected by the crystal orientation of the second barrier layer 25, and is equal in orientation to the second barrier layer 25. Can have. That is, since the first electrode 32 is formed above the first orientation control layer 12, the first electrode 32 is affected by the crystal orientation of the first orientation control layer 12 and is equal in orientation to the first orientation control layer 12. Can have. According to the present embodiment, the first orientation control layer 12 and the second barrier layer 25 are both titanium nitride or titanium and aluminum nitride and have a (111) orientation. Therefore, the crystal orientation of the first electrode 32 can be easily set to the (111) orientation. That is, since the first orientation control layer 12 and the second barrier layer 25 have a favorable crystalline (111) orientation, the first electrode 32 can also have a favorable crystalline (111) orientation. .
強誘電体層３４は、第１電極３２上に形成されているため、その材質が結晶質である場合に第１電極３２の結晶配向の影響を受けて、第１電極３２と等しい配向を有することができる。即ち、強誘電体層３４は、第１の配向制御層１２および第２バリア層２５の上方に形成されているため、第１の配向制御層１２および第２バリア層２５の結晶配向の影響を受けて、第１の配向制御層１２および第２バリア層２５と等しい配向を有することができる。本実施の形態よれば、第１の配向制御層１２および第２バリア層２５は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であり、（１１１）配向を有する。また、同様に第１電極３２は、たとえば白金やイリジウム等の上述した材質からなる場合に（１１１）配向を有することができる。よって、強誘電体層３４の結晶配向を容易に（１１１）配向にすることができる。即ち、第１の配向制御層１２、第２バリア層２５、および第１電極３２が良好な結晶質の（１１１）配向を有することにより、強誘電体層３４についても良好な結晶質の（１１１）配向にすることができる。 Since the ferroelectric layer 34 is formed on the first electrode 32, the ferroelectric layer 34 has the same orientation as the first electrode 32 under the influence of the crystal orientation of the first electrode 32 when the material is crystalline. be able to. That is, since the ferroelectric layer 34 is formed above the first orientation control layer 12 and the second barrier layer 25, the influence of the crystal orientation of the first orientation control layer 12 and the second barrier layer 25 is affected. Accordingly, the first alignment control layer 12 and the second barrier layer 25 can have the same alignment. According to the present embodiment, the first orientation control layer 12 and the second barrier layer 25 are both titanium nitride or titanium and aluminum nitride and have a (111) orientation. Similarly, the first electrode 32 can have a (111) orientation when made of the above-described materials such as platinum and iridium. Therefore, the crystal orientation of the ferroelectric layer 34 can be easily set to the (111) orientation. That is, since the first orientation control layer 12, the second barrier layer 25, and the first electrode 32 have a good crystalline (111) orientation, the ferroelectric layer 34 also has a good crystalline (111). ) Orientation.
強誘電体層３４は、上述したように、ペロブスカイト型酸化物やビスマス層状化合物からなることができ、その結晶配向が（１１１）配向であることが望ましい。本実施の形態において強誘電体層３４は、第１バリア層２９、第１の配向制御層１２、第２バリア層２５、および第１電極３２の上方に形成されることによって、容易に（１１１）配向を有することができる。よって、強誘電体メモリ１００は、優れたヒステリシス特性を得ることができる。 As described above, the ferroelectric layer 34 can be made of a perovskite oxide or a bismuth layered compound, and its crystal orientation is preferably (111) orientation. In the present embodiment, the ferroelectric layer 34 is easily formed on the first barrier layer 29, the first orientation control layer 12, the second barrier layer 25, and the first electrode 32 (111). ) Orientation. Therefore, the ferroelectric memory 100 can obtain excellent hysteresis characteristics.
２．強誘電体メモリの製造方法
次に、図１に示す強誘電体メモリ１００の製造方法について、図面を参照して説明する。図２〜図１１はそれぞれ、図１に示される強誘電体メモリ１００の一製造工程を模式的に示す断面図である。
2. Manufacturing Method of Ferroelectric Memory Next, a manufacturing method of the ferroelectric memory 100 shown in FIG. 1 will be described with reference to the drawings. 2 to 11 are cross-sectional views schematically showing one manufacturing process of the ferroelectric memory 100 shown in FIG.
まず、図２に示すように、トランジスタ１８および素子分離領域１６を形成する。より具体的には、半導体基板１０にトランジスタ１８、素子分離領域１６を形成し、その上に絶縁層２６を積層する。トランジスタ１８、素子分離領域１６、および絶縁層２６は、公知の方法を用いて形成することができる。 First, as shown in FIG. 2, the transistor 18 and the element isolation region 16 are formed. More specifically, the transistor 18 and the element isolation region 16 are formed on the semiconductor substrate 10, and the insulating layer 26 is stacked thereon. The transistor 18, the element isolation region 16, and the insulating layer 26 can be formed using a known method.
次に、図３に示すように、絶縁層２６を貫通するようにコンタクトホール２２を設ける。コンタクトホール２２は、たとえば第２不純物領域１９上に設けることができる。フォトリソグラフィ技術を適用してコンタクトホール２２を形成してもよい。具体的には、絶縁層２６の一部を開口するようにレジスト層（図示せず）を形成し、レジスト層の開口領域をエッチングすることによってコンタクトホール２２を形成することができる。 Next, as shown in FIG. 3, a contact hole 22 is provided so as to penetrate the insulating layer 26. The contact hole 22 can be provided, for example, on the second impurity region 19. The contact hole 22 may be formed by applying a photolithography technique. Specifically, a contact layer 22 can be formed by forming a resist layer (not shown) so as to open a part of the insulating layer 26 and etching the opening region of the resist layer.
次に、図４に示すように、コンタクトホール２２の側面および底面と、絶縁層２６上とに連続的に第３バリア層２７ａを形成する。第３バリア層２７ａは、チタンの窒化物（たとえばＴｉＮ）またはチタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。 Next, as shown in FIG. 4, a third barrier layer 27 a is formed continuously on the side and bottom surfaces of the contact hole 22 and on the insulating layer 26. The third barrier layer 27a can be made of titanium nitride (for example, TiN) or titanium and aluminum nitride (for example, TiAlN), and can be formed by a known method such as reactive sputtering.
次いで、図５に示すように、コンタクトホール２２に導電性材料を埋め込むことにより、導電層２０ａを形成する。導電層２０ａの埋め込みは例えば、ＣＶＤ法またはスパッタリング法を用いて行なうことができる。 Next, as shown in FIG. 5, the conductive layer 20 a is formed by embedding a conductive material in the contact hole 22. The embedding of the conductive layer 20a can be performed using, for example, a CVD method or a sputtering method.
次に、図６に示すように、導電層２０ａおよび第３バリア層２７ａの一部を研磨し、除去することによってプラグ２０および第３バリア層２７を形成する。研磨工程では、化学的機械的研磨（ＣＭＰ：Ｃｈｅｍｉｃａl Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｍｅｎｔ）法による工程を適用することができる。この研磨工程により、絶縁層２６を露出させることができる。このようにして、基体の一例としての、トランジスタ１８、プラグ２０、絶縁層２６等を形成することができる。 Next, as shown in FIG. 6, the plug 20 and the third barrier layer 27 are formed by polishing and removing a part of the conductive layer 20a and the third barrier layer 27a. In the polishing process, a process by a chemical mechanical polishing (CMP) method can be applied. By this polishing process, the insulating layer 26 can be exposed. In this manner, the transistor 18, the plug 20, the insulating layer 26, and the like, which are examples of the substrate, can be formed.
なお、絶縁層２６が第３バリア層２７ａより研磨されにくい材質からなる場合には、コンタクトホール２２の内部にリセス（凹部）が発生することがある。リセスが発生した場合には、第３バリア層２７ａと同様の材料等を用いて、スパッタリング等によりリセスを埋め込んでもよい。これにより絶縁層２６からプラグ２０の形成領域まで連続的に平坦化することができる。以上の工程により基体の一例としての、半導体基板１０、トランジスタ１８、絶縁層２６、プラグ２０、第３バリア層２７、および素子分離領域１６が形成される。 When the insulating layer 26 is made of a material that is harder to polish than the third barrier layer 27a, a recess (concave portion) may be generated inside the contact hole 22. When a recess occurs, the recess may be embedded by sputtering or the like using the same material as the third barrier layer 27a. As a result, planarization can be continuously performed from the insulating layer 26 to the plug 20 formation region. Through the above steps, the semiconductor substrate 10, the transistor 18, the insulating layer 26, the plug 20, the third barrier layer 27, and the element isolation region 16 are formed as an example of the substrate.
次に、図７に示すように、プラグ２０および絶縁層２６の上面に第１バリア層２９ａを形成する。第１バリア層２９ａは、チタンの窒化物（たとえばＴｉＮ）またはチタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第１バリア層２９ａの膜厚は、５０ｎｍ未満であることが好ましく、３０ｎｍ以下であることがより好ましい。第１バリア層２９ａは、その膜厚が５０ｎｍ以上になると結晶構造が発達し、結晶質を有してしまい、この結晶構造は、下層のプラグ２０の結晶配向の影響を受けてしまう。これに対し、５０ｎｍ未満の膜厚を有することによって、第１バリア層２９ａは、数ｎｍ以下の微細な結晶の集合体である微結晶膜からなることができ、上述したように下層のプラグ２０の結晶配向を遮蔽することができる。 Next, as shown in FIG. 7, a first barrier layer 29 a is formed on the upper surfaces of the plug 20 and the insulating layer 26. The first barrier layer 29a may be made of titanium nitride (eg, TiN) or titanium and aluminum nitride (eg, TiAlN), and may be formed by a known method such as reactive sputtering. Here, the film thickness of the first barrier layer 29a is preferably less than 50 nm, and more preferably 30 nm or less. When the thickness of the first barrier layer 29a is 50 nm or more, the crystal structure develops and has a crystalline structure, and this crystal structure is affected by the crystal orientation of the lower plug 20. On the other hand, by having a film thickness of less than 50 nm, the first barrier layer 29a can be composed of a microcrystalline film that is an aggregate of fine crystals of several nm or less, and as described above, the lower plug 20 The crystal orientation can be shielded.
次に、第１バリア層２９ａの上面に、第１の配向制御層１２ａ（図１０参照）を形成する。まず、図８に示すように、アンモニアガスのプラズマを励起して、第１の配向制御層１２ａが形成される領域の表面１４ｓに、当該プラズマを照射する（以下、「アンモニアプラズマ処理」とする）。このアンモニアプラズマ処理により、表面１４ｓが−ＮＨで終端され、後述する工程で第１の金属層１４ａを成膜する際に、第１の金属層１４ａを構成する原子が表面１４ｓ上でマイグレーションし易くなる。その結果、第１の金属層１４ａの構成原子がその自己配向性に起因して、規則的な配列（ここでは最密充填）になるように促進され、結晶配向性に優れた第１の金属層１４ａを成膜することができると推測される。 Next, the first orientation control layer 12a (see FIG. 10) is formed on the upper surface of the first barrier layer 29a. First, as shown in FIG. 8, the plasma of ammonia gas is excited to irradiate the surface 14s of the region where the first alignment control layer 12a is formed (hereinafter referred to as “ammonia plasma treatment”). ). By this ammonia plasma treatment, the surface 14 s is terminated with —NH, and when the first metal layer 14 a is formed in a process described later, atoms constituting the first metal layer 14 a easily migrate on the surface 14 s. Become. As a result, the first metal layer 14a is promoted to have a regular arrangement (here, closest packing) due to its self-orientation, and the first metal having excellent crystal orientation. It is assumed that the layer 14a can be formed.
次いで、図９に示すように、チタン層またはチタンアルミニウム層からなる第１の金属層１４ａを成膜する。この第１の金属層１４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。また、第１の金属層１４ａを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気（例えば、アルゴン）中で、スパッタリング法により第１の金属層１４ａを形成することができる。この場合、第１の金属層１４ａを成膜する際の基板温度は、第１の配向制御層１２が（１１１）配向を有する点で、室温から４００℃の間であることが好ましく、１００〜４００℃の間がより好ましく、１００〜３００℃の間がさらに好ましい。 Next, as shown in FIG. 9, a first metal layer 14a made of a titanium layer or a titanium aluminum layer is formed. The film formation method for the first metal layer 14a can be appropriately selected depending on the material, and examples thereof include a sputtering method and a CVD method. Further, the substrate temperature at the time of forming the first metal layer 14a can be appropriately selected according to the material thereof. For example, the first metal is formed by sputtering in an inert atmosphere (for example, argon). Layer 14a can be formed. In this case, the substrate temperature when forming the first metal layer 14a is preferably between room temperature and 400 ° C. in that the first orientation control layer 12 has (111) orientation, It is more preferably between 400 ° C. and even more preferably between 100 and 300 ° C.
ここで、（１１１）配向性を有する第１の配向制御層１２ａが得られる理由としては、以下のとおりである。まず第１の金属層１４ａを構成するＴｉまたはＴｉＡｌにおいてはその自己配向性が強く発現する。第１の金属層１４ａは、この自己配向性により（００１）配向の結晶を有する。このため、後述する窒化工程により、第１の金属層１４ａのＴｉまたはＴｉＡｌが（００１）配向を有する状態のまま、その隙間に窒素原子が入り込み、（１１１）配向を有する第１の配向制御層１２ａを得ることができると推測される。なお、チタン層およびチタンアルミニウム層においては、チタンの割合が大きい程、自己配向性が高いため、チタン層を適用することによって最も配向性の優れた第１の配向制御層１２を得ることができ、ひいては強誘電体層３４の配向性を良好にすることができる。また、上述したように、アンモニアプラズマ処理を施した後にチタン層またはチタンアルミニウム層からなる第１の金属層１４ａを成膜することにより、配向性に優れた第１の金属層１４ａを得ることができる。 Here, the reason why the first orientation control layer 12a having (111) orientation is obtained is as follows. First, in Ti or TiAl constituting the first metal layer 14a, the self-orientation is strongly developed. The first metal layer 14a has (001) -oriented crystals due to this self-orientation. For this reason, the first orientation control layer having a (111) orientation in which nitrogen atoms enter the gap while Ti or TiAl of the first metal layer 14a has a (001) orientation by a nitriding step described later. It is estimated that 12a can be obtained. In addition, in the titanium layer and the titanium aluminum layer, the higher the proportion of titanium, the higher the self-orientation property. Therefore, by applying the titanium layer, the first orientation control layer 12 having the most excellent orientation property can be obtained. As a result, the orientation of the ferroelectric layer 34 can be improved. Further, as described above, the first metal layer 14a having excellent orientation can be obtained by forming the first metal layer 14a made of a titanium layer or a titanium aluminum layer after the ammonia plasma treatment. it can.
次いで、図１０に示すように、第１の金属層１４ａを窒化して、窒化物からなる結晶質の第１の配向制御層１２ａを形成する。第１の金属層１４ａの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で第１の金属層１４ａをアニールすることにより、第１の金属層１４ａを窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは第１の金属層１４ａの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、第１の金属層１４ａの結晶配向を保持した状態で、第１の金属層１４ａを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。アニールは、３５０〜６５０℃で行なうのがより好ましく、５００〜６５０℃で行なうのがさらに好ましい。これにより、第１の配向制御層１２ａを得ることができる。 Next, as shown in FIG. 10, the first metal layer 14a is nitrided to form a crystalline first orientation control layer 12a made of nitride. The nitridation method of the first metal layer 14a can be appropriately selected according to the material of the first metal layer 14a. For example, the first metal layer 14a is annealed in an atmosphere containing nitrogen, whereby the first metal layer 14a is annealed. The method of nitriding 14a is mentioned. The atmosphere containing nitrogen may be an atmosphere containing ammonia or plasma thereof. Here, the annealing is preferably performed below the melting point of the first metal layer 14a. By annealing in this temperature range, nitrogen atoms can be introduced into the gaps between the crystalline crystal lattices constituting the first metal layer 14a while maintaining the crystal orientation of the first metal layer 14a. . The annealing is more preferably performed at 350 to 650 ° C, and further preferably performed at 500 to 650 ° C. Thereby, the first orientation control layer 12a can be obtained.
ここで第１の金属層１４ａがチタンおよびアルミニウムを含む場合、第１の配向制御層１２ａは、チタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）であることができ、第１の金属層１４ａがチタンを含む場合（例えばＴｉ）、第１の配向制御層１２ａは、チタンの窒化物（例えばＴｉＮ）であることができる。ＴｉおよびＴｉＡｌは六方晶に属し、（００１）配向である。また、この第１の金属層１４ａを窒化して得られた第１の配向制御層１２ａは面心立方晶のＴｉＮまたはＴｉＡｌＮからなり、ＴｉＮおよびＴｉＡｌＮは、原料であるＴｉまたはＴｉＡｌ（第１の金属層１４ａ）の配向性に影響されて、（１１１）配向となる。 Here, when the first metal layer 14a includes titanium and aluminum, the first orientation control layer 12a can be a nitride of titanium and aluminum (for example, TiAlN), and the first metal layer 14a includes titanium. When included (for example, Ti), the first alignment control layer 12a can be a nitride of titanium (for example, TiN). Ti and TiAl belong to hexagonal crystals and have (001) orientation. Further, the first orientation control layer 12a obtained by nitriding the first metal layer 14a is made of face-centered cubic TiN or TiAlN, and TiN and TiAlN are Ti or TiAl (the first material) The (111) orientation is affected by the orientation of the metal layer 14a).
次に、図１０に示すように、第１の配向制御層１２ａの上面に第２バリア層２５ａを形成する。第２バリア層２５ａは、チタンの窒化物（たとえばＴｉＮ）またはチタンおよびアルミニウムの窒化物（例えばＴｉＡｌＮ）からなることができ、反応性スパッタリング等の公知の方法によって形成されることができる。ここで第２バリア層２５ａを配向制御層１２ａ上に形成することにより、配向制御層１２ａの結晶配向性を第２バリア層２５ａに反映させることができ、第２バリア層２５の結晶性を著しく向上させることができる。 Next, as shown in FIG. 10, a second barrier layer 25a is formed on the upper surface of the first orientation control layer 12a. The second barrier layer 25a can be made of titanium nitride (eg, TiN) or titanium and aluminum nitride (eg, TiAlN), and can be formed by a known method such as reactive sputtering. Here, by forming the second barrier layer 25a on the orientation control layer 12a, the crystal orientation of the orientation control layer 12a can be reflected in the second barrier layer 25a, and the crystallinity of the second barrier layer 25 is remarkably increased. Can be improved.
次に、図１１に示すように、第２バリア層２５ａ上に第１電極３２ａを形成する。ここで、第１電極３２ａを第１の配向制御層１２ａおよび第２バリア層２５ａ上に形成することにより、第１の配向制御層１２ａおよび第２バリア層２５ａの結晶配向性を第１電極３２ａに反映させることができる。本実施の形態では、第１の配向制御層１２ａおよび第２バリア層２５ａの少なくとも一部が（１１１）配向を有する結晶質であるため、第１電極３２ａを（１１１）配向に形成することができる。第１電極３２ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法、真空蒸着法、ＣＶＤ法を適用することができる。 Next, as shown in FIG. 11, the first electrode 32a is formed on the second barrier layer 25a. Here, by forming the first electrode 32a on the first orientation control layer 12a and the second barrier layer 25a, the crystal orientation of the first orientation control layer 12a and the second barrier layer 25a is changed to the first electrode 32a. Can be reflected. In the present embodiment, since at least part of the first orientation control layer 12a and the second barrier layer 25a is crystalline having (111) orientation, the first electrode 32a may be formed in (111) orientation. it can. A method for forming the first electrode 32a can be selected as appropriate according to the material of the first electrode 32a. For example, a sputtering method, a vacuum evaporation method, or a CVD method can be applied.
次いで、図１１に示すように、第１電極３２ａ上に強誘電体層３４ａを形成する。ここで、強誘電体層３４ａを第１電極３２ａ上に形成することにより、第１電極３２ａの結晶配向性を強誘電体層３４ａに反映させることができる。本実施の形態では、第１電極３２ａの少なくとも一部が（１１１）配向を有する結晶質であるため、強誘電体層３４ａを（１１１）配向に形成することができる。 Next, as shown in FIG. 11, a ferroelectric layer 34a is formed on the first electrode 32a. Here, by forming the ferroelectric layer 34a on the first electrode 32a, the crystal orientation of the first electrode 32a can be reflected in the ferroelectric layer 34a. In the present embodiment, since at least a part of the first electrode 32a is crystalline having (111) orientation, the ferroelectric layer 34a can be formed in (111) orientation.
強誘電体層３４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、溶液塗布法（ゾル・ゲル法、ＭＯＤ（Metal Organic Decomposition）法などを含む）、スパッタ法、ＣＶＤ法、ＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition）法などを適用することができる。 A method for forming the ferroelectric layer 34a can be appropriately selected depending on the material, and examples thereof include a solution coating method (including a sol-gel method, a MOD (Metal Organic Decomposition) method), and a sputtering method. The CVD method, MOCVD (Metal Organic Chemical Vapor Deposition) method, etc. can be applied.
次いで、図１１に示すように、強誘電体層３４ａ上に第２電極３６ａを形成する。第２電極３６ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。その後、所定のパターンのレジスト層Ｒ１を第２電極３６ａ上に形成し、このレジスト層Ｒ１をマスクとして、フォトリソグラフィ法によりパターニングを行なう。これにより、第１電極３２と、第１電極３２上に設けられた強誘電体層３４と、強誘電体層３４上に設けられた第２電極３６とを有する、スタック型の強誘電体キャパシタ３０が得られる（図１参照）。以上の工程により強誘電体メモリ１００を製造することができる。 Next, as shown in FIG. 11, the second electrode 36a is formed on the ferroelectric layer 34a. A method for forming the second electrode 36a can be appropriately selected according to the material of the second electrode 36a, and examples thereof include a sputtering method and a CVD method. Thereafter, a resist layer R1 having a predetermined pattern is formed on the second electrode 36a, and patterning is performed by photolithography using the resist layer R1 as a mask. Thus, a stack type ferroelectric capacitor having the first electrode 32, the ferroelectric layer 34 provided on the first electrode 32, and the second electrode 36 provided on the ferroelectric layer 34. 30 is obtained (see FIG. 1). The ferroelectric memory 100 can be manufactured through the above steps.
本実施の形態の強誘電体メモリ１００の製造方法によれば、第１の配向制御層１２の形成前に微結晶を含む第１バリア膜２９を形成することにより、結晶配向性に優れた第１の配向制御層１２を形成することができる。このような第１の配向制御層１２を形成することにより、その上面に形成された第１電極３２ａおよび強誘電体層３４ａの結晶配向を良好にして、強誘電体メモリ１００のヒステリシス特性を向上させることができる。 According to the method of manufacturing the ferroelectric memory 100 of the present embodiment, the first barrier film 29 containing microcrystals is formed before the first alignment control layer 12 is formed, so that the first excellent in crystal orientation is obtained. One orientation control layer 12 can be formed. By forming the first orientation control layer 12 as described above, the crystal orientation of the first electrode 32a and the ferroelectric layer 34a formed on the upper surface is improved, and the hysteresis characteristics of the ferroelectric memory 100 are improved. Can be made.
３．変形例
以下に、変形例にかかる強誘電体メモリ２００について図面を参照しながら説明する。変形例にかかる強誘電体メモリ２００は、第２の配向制御層２１２をさらに含む点で、本実施の形態にかかる強誘電体メモリ１００と異なる。
3. Modification Examples A ferroelectric memory 200 according to a modification example will be described below with reference to the drawings. The ferroelectric memory 200 according to the modification is different from the ferroelectric memory 100 according to the present embodiment in that it further includes a second orientation control layer 212.
３．１．強誘電体メモリ
図１２は、変形例にかかる強誘電体メモリ２００を模式的に示す断面図である。
3.1. Ferroelectric Memory FIG. 12 is a cross-sectional view schematically showing a ferroelectric memory 200 according to a modification.
第２の配向制御層２１２は、プラグ２０および絶縁層２６と第１バリア層２９との間に形成されている。第２の配向制御層２１２は、上述した第１の配向制御層１２と同様にチタンの窒化物（ＴｉＮ）またはチタンおよびアルミニウムの窒化物（ＴｉＡｌＮ）からなり、なかでも配向制御性の高いＴｉＮからなることが好ましい。なお第２の配向制御層２１２は、少なくとも一部が結晶質であることができる。 The second orientation control layer 212 is formed between the plug 20 and the insulating layer 26 and the first barrier layer 29. The second orientation control layer 212 is made of titanium nitride (TiN) or titanium and aluminum nitride (TiAlN), similar to the first orientation control layer 12 described above, and in particular, TiN having high orientation controllability. It is preferable to become. Note that at least a part of the second orientation control layer 212 may be crystalline.
強誘電体メモリ２００の他の構成については、上述した強誘電体メモリ１００と同様であるので説明を省略する。 Since the other configuration of the ferroelectric memory 200 is the same as that of the ferroelectric memory 100 described above, the description thereof is omitted.
変形例にかかる強誘電体メモリ２００によれば、第２の配向制御層２１２が絶縁層２６と第１バリア層２９との間に形成されているため、絶縁層２６上において第１バリア層２９の結晶配向性を向上させることができる。具体的には、第２の配向制御層２１２は、結晶質であり、所望の結晶配向を有することができる。したがって、第１バリア層２９は、第２の配向制御層２１２上に形成されているため、その材質が結晶質である場合に第２の配向制御層２１２の結晶配向の影響を受けて、第２の配向制御層２１２と等しい配向になりやすい。ここでは、第２の配向制御層２１２および第１バリア層２９は、ともにチタンの窒化物またはチタンおよびアルミニウムの窒化物であるため、（１１１）配向を有することができる。即ち、第２の配向制御層２１２が良好な結晶質の（１１１）配向を有することにより、第１バリア層２９についても良好な結晶質の（１１１）配向にすることができ、その結果、絶縁層２６上において、第１バリア層２９の上方に形成されている第２バリア層２５、第１電極３２、強誘電体層３４の結晶配向性を向上させることができる。これにより強誘電体メモリ２００のヒステリシス特性をさらに向上させることができる。 According to the ferroelectric memory 200 according to the modification, the second orientation control layer 212 is formed between the insulating layer 26 and the first barrier layer 29, and thus the first barrier layer 29 is formed on the insulating layer 26. The crystal orientation can be improved. Specifically, the second orientation control layer 212 is crystalline and can have a desired crystal orientation. Therefore, since the first barrier layer 29 is formed on the second orientation control layer 212, the first barrier layer 29 is affected by the crystal orientation of the second orientation control layer 212 when the material is crystalline, The orientation is likely to be equal to that of the second orientation control layer 212. Here, since both the second orientation control layer 212 and the first barrier layer 29 are made of titanium nitride or titanium and aluminum nitride, they can have (111) orientation. That is, since the second orientation control layer 212 has a good crystalline (111) orientation, the first barrier layer 29 can also have a good crystalline (111) orientation. On the layer 26, the crystal orientation of the second barrier layer 25, the first electrode 32, and the ferroelectric layer 34 formed above the first barrier layer 29 can be improved. Thereby, the hysteresis characteristic of the ferroelectric memory 200 can be further improved.
３．２．強誘電体メモリの製造方法
次に、図１２に示す強誘電体メモリ２００の製造方法について、図面を参照して説明する。図１３〜図１８はそれぞれ、図１２に示される強誘電体メモリ２００の一製造工程を模式的に示す断面図である。
3.2. Method for Manufacturing Ferroelectric Memory Next, a method for manufacturing the ferroelectric memory 200 shown in FIG. 12 will be described with reference to the drawings. 13 to 18 are cross-sectional views schematically showing one manufacturing process of the ferroelectric memory 200 shown in FIG.
まず、上述した製造方法によりトランジスタ１８、絶縁層２６および導電層２０ａを成膜し、導電層２０ａおよび第３バリア層２７の一部を研磨する。 First, the transistor 18, the insulating layer 26, and the conductive layer 20a are formed by the manufacturing method described above, and a part of the conductive layer 20a and the third barrier layer 27 is polished.
次に絶縁層２６およびプラグ２０の上面に第２の配向制御層２１２ａ（図１５参照）を形成する。まず、図１３に示すように、アンモニアガスのプラズマを励起して、第２の配向制御層２１２ａが形成される領域の表面２１４ｓに、当該プラズマを照射する。このアンモニアプラズマ処理により、表面２１４ｓが−ＮＨで終端され、後述する工程で第２の金属層２１４ａを成膜する際に、第２の金属層２１４ａを構成する原子が表面２１４ｓ上でマイグレーションし易くなる。その結果、第２の金属層１４ａの構成原子がその自己配向性に起因して、規則的な配列になるように促進され、結晶配向性に優れた第２の金属層２１４ａを成膜することができると推測される。 Next, a second orientation control layer 212a (see FIG. 15) is formed on the top surfaces of the insulating layer 26 and the plug 20. First, as shown in FIG. 13, the plasma of ammonia gas is excited to irradiate the surface 214s of the region where the second alignment control layer 212a is formed with the plasma. By this ammonia plasma treatment, the surface 214 s is terminated with —NH, and when the second metal layer 214 a is formed in a process to be described later, atoms constituting the second metal layer 214 a easily migrate on the surface 214 s. Become. As a result, the constituent atoms of the second metal layer 14a are promoted to have a regular arrangement due to the self-orientation, and the second metal layer 214a having excellent crystal orientation is formed. It is estimated that
次いで、図１４に示すように、チタン層またはチタンアルミニウム層からなる第２の金属層２１４ａを成膜する。この第２の金属層２１４ａの成膜方法としては、その材質に応じて適宜選択が可能であるが、例えば、スパッタリング法やＣＶＤ法が挙げられる。また、第２の金属層２１４ａを成膜する際の基板温度は、その材質に応じて適宜選択が可能であり、例えば、不活性雰囲気（例えば、アルゴン）中で、スパッタリング法により第２の金属層２１４ａを形成することができる。この場合、第２の金属層２１４ａを成膜する際の基板温度は、第２の配向制御層２１２が（１１１）配向を有する点で、室温から４００℃の間であることが好ましく、１００〜４００℃の間がより好ましく、１００〜３００℃の間がさらに好ましい。 Next, as shown in FIG. 14, a second metal layer 214a made of a titanium layer or a titanium aluminum layer is formed. A method for forming the second metal layer 214a can be appropriately selected depending on the material, and examples thereof include a sputtering method and a CVD method. Further, the substrate temperature at the time of forming the second metal layer 214a can be appropriately selected depending on the material, and for example, the second metal layer can be formed by sputtering in an inert atmosphere (for example, argon). Layer 214a can be formed. In this case, the substrate temperature at the time of forming the second metal layer 214a is preferably between room temperature and 400 ° C. in that the second orientation control layer 212 has (111) orientation, It is more preferably between 400 ° C. and even more preferably between 100 and 300 ° C.
第２の金属層２１４ａは、自己配向性を発現できる材質からなるが、特に、プラグ２０上より絶縁層２６上において自己配向性を強く発現することができる。第２の金属層２１４ａは、この自己配向性により（００１）配向の結晶を有することができ、後述する窒化工程により、（１１１）配向を有する第２の配向制御層２１２ａを得ることができると推測される。 The second metal layer 214a is made of a material capable of exhibiting self-orientation, and in particular, it can exhibit self-orientation more strongly on the insulating layer 26 than on the plug 20. The second metal layer 214a can have a (001) -oriented crystal due to this self-orientation, and a second orientation control layer 212a having a (111) orientation can be obtained by a nitriding step described later. Guessed.
次いで、図１５に示すように、第２の金属層２１４ａを窒化して、窒化物からなる結晶質の第２の配向制御層２１２ａを形成する。第２の金属層２１４ａの窒化方法としては、その材質に応じて適宜選択が可能であるが、例えば、窒素を含む雰囲気中で第２の金属層２１４ａをアニールすることにより、第２の金属層２１４ａを窒化する方法が挙げられる。窒素を含む雰囲気としては、アンモニアあるいはそのプラズマを含む雰囲気であってもよい。ここで、アニールは第２の金属層２１４ａの融点未満で行なうことが好ましい。この温度範囲でアニールを行なうことにより、第２の金属層２１４ａの結晶配向を保持した状態で、第２の金属層２１４ａを構成する結晶質の結晶格子の隙間に窒素原子を導入することができる。アニールは、３５０〜６５０℃で行なうのがより好ましく、５００〜６５０℃で行なうのがさらに好ましい。これにより、第２の配向制御層２１２ａを得ることができる。 Next, as shown in FIG. 15, the second metal layer 214a is nitrided to form a crystalline second orientation control layer 212a made of nitride. The nitriding method of the second metal layer 214a can be selected as appropriate according to the material of the second metal layer 214a. For example, the second metal layer 214a is annealed in an atmosphere containing nitrogen, whereby the second metal layer 214a is annealed. A method of nitriding 214a may be mentioned. The atmosphere containing nitrogen may be an atmosphere containing ammonia or plasma thereof. Here, the annealing is preferably performed below the melting point of the second metal layer 214a. By performing annealing in this temperature range, nitrogen atoms can be introduced into the gaps between the crystalline crystal lattices constituting the second metal layer 214a while maintaining the crystal orientation of the second metal layer 214a. . The annealing is more preferably performed at 350 to 650 ° C, and further preferably performed at 500 to 650 ° C. Thereby, the second orientation control layer 212a can be obtained.
次に、図１５に示すように、第２の配向制御層２１２ａの上面に第１バリア層２９aを形成し、その上面に第１の配向制御層１２ａを形成する。第１バリア層２９ａおよび第１の配向制御層１２ａは、上述した方法により形成される。 Next, as shown in FIG. 15, the first barrier layer 29a is formed on the upper surface of the second alignment control layer 212a, and the first alignment control layer 12a is formed on the upper surface thereof. The first barrier layer 29a and the first alignment control layer 12a are formed by the method described above.
次に、図１６に示すように、第１の配向制御層１２ａ上に第２バリア層２５ａ、第１電極３２ａ、強誘電体層３４ａ、第２電極３６ａを成膜し、パターニングすることにより、図１２に示す強誘電体メモリ２００を得ることができる。 Next, as shown in FIG. 16, the second barrier layer 25a, the first electrode 32a, the ferroelectric layer 34a, and the second electrode 36a are formed on the first orientation control layer 12a, and are patterned. A ferroelectric memory 200 shown in FIG. 12 can be obtained.
なお、強誘電体メモリ２００の製造方法における他の工程については、上述した強誘電体メモリ１００の製造方法と同様であるので説明を省略する。 Note that the other steps in the method for manufacturing the ferroelectric memory 200 are the same as those in the method for manufacturing the ferroelectric memory 100 described above, and thus description thereof is omitted.
変形例にかかる強誘電体メモリ２００の製造方法によれば、絶縁層２６上において、結晶配向性に優れた第１バリア層２９を得ることができる。この第１バリア層２９の結晶配向の影響を受け、その上方に形成されている第１の配向制御層１２、第２バリア層２５、第１電極３２、および強誘電体層３４の結晶配向を良好にして、強誘電体メモリ１００のヒステリシス特性を向上させることができる。 According to the method of manufacturing the ferroelectric memory 200 according to the modification, the first barrier layer 29 having excellent crystal orientation can be obtained on the insulating layer 26. Under the influence of the crystal orientation of the first barrier layer 29, the crystal orientation of the first orientation control layer 12, the second barrier layer 25, the first electrode 32, and the ferroelectric layer 34 formed thereabove is changed. It is possible to improve the hysteresis characteristic of the ferroelectric memory 100.
上記のように、本発明の実施形態について詳細に説明したが、本発明の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。したがって、このような変形例はすべて本発明の範囲に含まれるものとする。 As described above, the embodiments of the present invention have been described in detail. However, those skilled in the art can easily understand that many modifications can be made without departing from the novel matters and effects of the present invention. . Accordingly, all such modifications are intended to be included in the scope of the present invention.
また、本実施の形態にかかる強誘電体メモリに含まれる強誘電体キャパシタ、配向制御層等の各構成およびその製造方法は、例えば、圧電素子等に含まれるキャパシタに応用することができる。 In addition, each configuration of the ferroelectric capacitor, the orientation control layer, and the like included in the ferroelectric memory according to the present embodiment and the manufacturing method thereof can be applied to, for example, a capacitor included in a piezoelectric element or the like.
４．比較例および実験例
次に、比較例および実験例を用いて、上述した強誘電体メモリ１００について具体的に説明する。
4). Comparative Example and Experimental Example Next, the ferroelectric memory 100 described above will be specifically described with reference to a comparative example and an experimental example.
４．１．比較例
シリコン基板上にプラグ２０、第１の配向制御層１２、第２バリア層２５、および第１電極３２を形成した。
4.1. Comparative Example The plug 20, the first orientation control layer 12, the second barrier layer 25, and the first electrode 32 were formed on a silicon substrate.
具体的には、まず、基板上にタングステンからなるプラグ２０をＣＶＤ法により成膜した。次に、プラグ２０の上面をアンモニアプラズマに曝露した。その後チタン層からなる金属層１４ａを形成した。チタン層は、スパッタリングにより形成した。スパッタリングは、チタンをターゲットとして用いて成膜した。チタン層の成膜条件は、雰囲気（アルゴン）の流量が５０［ｓｃｃｍ］であり，成膜パワーが１．５［ｋＷ］であり，基板温度が１５０［℃］であった。 Specifically, first, a plug 20 made of tungsten was formed on the substrate by a CVD method. Next, the upper surface of the plug 20 was exposed to ammonia plasma. Thereafter, a metal layer 14a made of a titanium layer was formed. The titanium layer was formed by sputtering. Sputtering was performed using titanium as a target. The film formation conditions for the titanium layer were an atmosphere (argon) flow rate of 50 [sccm], a film formation power of 1.5 [kW], and a substrate temperature of 150 [° C.].
次に、チタン層からなる金属層１４ａを窒素雰囲気下で熱処理（ランプアニール）することにより窒化してチタンの窒化物（ＴｉＮ）からなる配向制御層１２ａを形成した。ここで、熱処理における温度は６５０［℃］であり、熱処理時間は２分間であった。 Next, the metal layer 14a made of a titanium layer was nitrided by heat treatment (lamp annealing) in a nitrogen atmosphere to form an orientation control layer 12a made of titanium nitride (TiN). Here, the temperature in the heat treatment was 650 [° C.], and the heat treatment time was 2 minutes.
次に、反応性スパッタリングによりＴｉＡｌＮからなる第２バリア層２５ａを形成した。反応性スパッタリングは、アルゴンガスの流量を５０［ｓｃｃｍ］とし，成膜パワーを１．０［ｋＷ］とし、かつ、基板温度を４００［℃］として行なった。 Next, a second barrier layer 25a made of TiAlN was formed by reactive sputtering. The reactive sputtering was performed at an argon gas flow rate of 50 [sccm], a deposition power of 1.0 [kW], and a substrate temperature of 400 [° C.].
次いで、スパッタリングによりイリジウムからなる第１電極３２ａを成膜した。スパッタリングは、イリジウムをターゲットとして、雰囲気（アルゴン）の流量を１９９［ｓｃｃｍ］、成膜パワーを１．０［ｋＷ］とし、かつ基板温度を５００［℃］として行った。得られたイリジウム層のＸＲＤパターンを図１９に示す。図１９によれば、２θ＝３６．５°付近、２θ＝３７．５°付近、２θ＝４１°付近、および２θ＝４７．５°付近にピークが観測された。２θ＝３６．５°のピークは、（１１１）配向を有する結晶質のＴｉＮ由来である。２θ＝３７．５°のピークは、（１１１）配向を有する結晶質のＴｉＡｌＮ由来である。２θ＝４１°のピークは、Ｉｒの（１１１）配向成分に由来している。２θ＝４７°のピークは、Ｉｒの（１００）配向成分に由来している。以上の結果より、（１１１）配向を有する結晶質のＩｒの他に、（２００）配向を有する結晶質のＩｒも成膜されていることが確認された。 Next, a first electrode 32a made of iridium was formed by sputtering. Sputtering was performed with iridium as a target, an atmosphere (argon) flow rate of 199 [sccm], a deposition power of 1.0 [kW], and a substrate temperature of 500 [° C.]. The XRD pattern of the obtained iridium layer is shown in FIG. According to FIG. 19, peaks were observed near 2θ = 36.5 °, 2θ = 37.5 °, 2θ = 41 °, and 2θ = 47.5 °. The peak at 2θ = 36.5 ° is derived from crystalline TiN having a (111) orientation. The peak at 2θ = 37.5 ° is derived from crystalline TiAlN having a (111) orientation. The peak at 2θ = 41 ° is derived from the (111) orientation component of Ir. The peak at 2θ = 47 ° is derived from the (100) orientation component of Ir. From the above results, it was confirmed that crystalline Ir having (200) orientation was formed in addition to crystalline Ir having (111) orientation.
また、このイリジウム層の結晶配向性を定量的に評価するため、図１９に示すＩｒ（１１１）回折のロッキングカーブを測定した。その結果を図２０に示す。図２０に示すロッキングカーブは、ブロードなプロファイルを示しているため、明瞭なピークを決定できなかった。 In addition, in order to quantitatively evaluate the crystal orientation of the iridium layer, an Ir (111) diffraction rocking curve shown in FIG. 19 was measured. The result is shown in FIG. Since the rocking curve shown in FIG. 20 shows a broad profile, a clear peak could not be determined.
４．２．実験例１
上述した本実施の形態にかかる強誘電体メモリ１００の製造方法（図６〜図１１）に従って、シリコン基板上にプラグ２０、第１バリア層２９、第１の配向制御層１２、第２バリア層２５、および第１電極３２を形成した。
4.2. Experimental example 1
In accordance with the method for manufacturing the ferroelectric memory 100 according to the above-described embodiment (FIGS. 6 to 11), the plug 20, the first barrier layer 29, the first orientation control layer 12, and the second barrier layer are formed on the silicon substrate. 25 and the first electrode 32 were formed.
具体的には、まず、基板上にタングステンからなるプラグ２０をＣＶＤ法により成膜した。その後反応性スパッタリングによりＴｉＡｌＮからなる第１バリア層２９を形成した。反応性スパッタリングは、アルゴンガスの流量を５０［ｓｃｃｍ］とし，成膜パワーを１．０［ｋＷ］とし、かつ、基板温度を４００［℃］として行なった。ここでプラグ２０の膜厚は約２０ｎｍとした。 Specifically, first, a plug 20 made of tungsten was formed on the substrate by a CVD method. Thereafter, a first barrier layer 29 made of TiAlN was formed by reactive sputtering. The reactive sputtering was performed at an argon gas flow rate of 50 [sccm], a deposition power of 1.0 [kW], and a substrate temperature of 400 [° C.]. Here, the film thickness of the plug 20 was about 20 nm.
次に、第１バリア層２９の上面をアンモニアプラズマに曝露した。その後チタン層からなる金属層１４ａを形成した。チタン層は、スパッタリングにより形成した。スパッタリングは、チタンをターゲットとして用いて成膜した。チタン層の成膜条件は、雰囲気（アルゴン）の流量が５０［ｓｃｃｍ］であり，成膜パワーが１．５［ｋＷ］であり，基板温度が１５０［℃］であった。 Next, the upper surface of the first barrier layer 29 was exposed to ammonia plasma. Thereafter, a metal layer 14a made of a titanium layer was formed. The titanium layer was formed by sputtering. Sputtering was performed using titanium as a target. The film formation conditions for the titanium layer were an atmosphere (argon) flow rate of 50 [sccm], a film formation power of 1.5 [kW], and a substrate temperature of 150 [° C.].
次に、チタン層からなる金属層１４ａを窒素雰囲気下で熱処理（ランプアニール）することにより窒化してチタンの窒化物（ＴｉＮ）からなる配向制御層１２ａを形成した。ここで、熱処理における温度は６５０［℃］であり、熱処理時間は２分間であった。 Next, the metal layer 14a made of a titanium layer was nitrided by heat treatment (lamp annealing) in a nitrogen atmosphere to form an orientation control layer 12a made of titanium nitride (TiN). Here, the temperature in the heat treatment was 650 [° C.], and the heat treatment time was 2 minutes.
次に、反応性スパッタリングによりＴｉＡｌＮからなる第２バリア層２５ａを形成した。反応性スパッタリングは、アルゴンガスの流量を５０［ｓｃｃｍ］とし，成膜パワーを１．０［ｋＷ］とし、かつ、基板温度を４００［℃］として行なった。 Next, a second barrier layer 25a made of TiAlN was formed by reactive sputtering. The reactive sputtering was performed at an argon gas flow rate of 50 [sccm], a deposition power of 1.0 [kW], and a substrate temperature of 400 [° C.].
次いで、スパッタリングによりイリジウムからなる第１電極３２ａを成膜した。スパッタリングは、イリジウムをターゲットとして、雰囲気（アルゴン）の流量を１９９［ｓｃｃｍ］、成膜パワーを１．０［ｋＷ］とし、かつ基板温度を５００［℃］として行った。得られたイリジウム層のＸＲＤパターンを図２１に示す。図２１によれば、２θ＝３６．５°付近、２θ＝３７．５°付近、および２θ＝４１°付近にピークが観測された。２θ＝３６．５°のピークは、（１１１）配向を有する結晶質のＴｉＮであると推測される。２θ＝３７．５°のピークは、（１１１）配向を有する結晶質のＴｉＡｌＮであると推測される。２θ＝４１°のピークは、（１１１）配向を有する結晶質のＩｒであると推測される。 Next, a first electrode 32a made of iridium was formed by sputtering. Sputtering was performed with iridium as a target, an atmosphere (argon) flow rate of 199 [sccm], a deposition power of 1.0 [kW], and a substrate temperature of 500 [° C.]. The XRD pattern of the obtained iridium layer is shown in FIG. According to FIG. 21, peaks were observed near 2θ = 36.5 °, 2θ = 37.5 °, and 2θ = 41 °. The peak at 2θ = 36.5 ° is presumed to be crystalline TiN having a (111) orientation. The peak at 2θ = 37.5 ° is presumed to be crystalline TiAlN having a (111) orientation. The peak at 2θ = 41 ° is presumed to be crystalline Ir having a (111) orientation.
以上の結果によれば、実験例１にかかるイリジウム層の（１１１）配向のピーク強度が比較例にかかるイリジウム層のピーク強度の約１０倍であった。また、図１９において観測されたイリジウム層の（２００）配向のピークが実験例１においては観測されなかった。 According to the above results, the peak intensity of the (111) orientation of the iridium layer according to Experimental Example 1 was about 10 times the peak intensity of the iridium layer according to the comparative example. Further, the peak of (200) orientation of the iridium layer observed in FIG. 19 was not observed in Experimental Example 1.
また、このイリジウム層の結晶配向性を定量的に評価するため、図２１に示す（１１１）配向の回折ピークのロッキングカーブを測定した。その結果を図２２に示す。図２０に示すロッキングカーブは、図２０に示すロッキングカーブより明瞭なピークを有していることが確認された。 Further, in order to quantitatively evaluate the crystal orientation of the iridium layer, a rocking curve of a diffraction peak of (111) orientation shown in FIG. 21 was measured. The result is shown in FIG. It was confirmed that the rocking curve shown in FIG. 20 has a clearer peak than the rocking curve shown in FIG.
以上の結果から、実験例１にかかる強誘電体メモリ１００は、比較例にかかる強誘電体メモリと比べて、第１電極３２の結晶配向性に優れているため、強誘電体層３４の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。 From the above results, the ferroelectric memory 100 according to the experimental example 1 is superior in the crystal orientation of the first electrode 32 as compared with the ferroelectric memory according to the comparative example. It is presumed that the orientation is excellent, and it is presumed that the hysteresis characteristic is also excellent.
４．３．実験例２
次に、様々な膜厚のＴｉＡｌＮ層を複数形成し、各ＴｉＡｌＮ層の結晶状態を観察した。ＴｉＡｌＮ層は、プラグ２０の材料として用いられるタングステン層の上面に、反応性スパッタリングにより形成した。反応性スパッタリングは、アルゴンガスの流量を５０［ｓｃｃｍ］とし，成膜パワーを１．０［ｋＷ］とし、かつ、基板温度を４００［℃］として行なった。ここでＴｉＡｌＮ層の膜厚は、それぞれ２０ｎｍ、３０ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍとした。
4.3. Experimental example 2
Next, a plurality of TiAlN layers having various thicknesses were formed, and the crystal state of each TiAlN layer was observed. The TiAlN layer was formed by reactive sputtering on the upper surface of the tungsten layer used as the material of the plug 20. The reactive sputtering was performed at an argon gas flow rate of 50 [sccm], a deposition power of 1.0 [kW], and a substrate temperature of 400 [° C.]. Here, the thickness of the TiAlN layer was 20 nm, 30 nm, 50 nm, 100 nm, and 200 nm, respectively.
図２３（Ａ）〜（Ｅ）は、各膜厚のＴｉＡｌＮ層のＳＥＭ（走査型電子顕微鏡）像を示す。また、図２４（Ａ）〜（Ｅ）は、各膜厚のＴｉＡｌＮ層のＸＲＤパターンを示す。図２３（Ａ）〜（Ｅ）によれば、ＴｉＡｌＮ層の膜厚が５０ｎｍ以上において表面に凹凸が確認され、ＴｉＡｌＮ層が厚くなるにつれてその凹凸が深くなっていることが観測された。これは、ＴｉＡｌＮ層の膜厚が５０ｎｍ以上においては、下層のタングステン層の結晶構造がＴｉＡｌＮ層に伝達された状態で、ＴｉＡｌＮ層が結晶成長し、柱状構造が発達してしまったものと推測される。一方、ＴｉＡｌＮ層の膜厚が５０ｎｍ未満の場合には、表面が平坦に形成されていることが確認された。 FIGS. 23A to 23E show SEM (scanning electron microscope) images of TiAlN layers having different thicknesses. FIGS. 24A to 24E show XRD patterns of TiAlN layers having different thicknesses. According to FIGS. 23A to 23E, irregularities were confirmed on the surface when the thickness of the TiAlN layer was 50 nm or more, and it was observed that the irregularities became deeper as the TiAlN layer became thicker. This is presumed that when the film thickness of the TiAlN layer is 50 nm or more, the TiAlN layer grows and the columnar structure develops while the crystal structure of the lower tungsten layer is transferred to the TiAlN layer. The On the other hand, when the thickness of the TiAlN layer was less than 50 nm, it was confirmed that the surface was formed flat.
図２４（Ａ）〜（Ｅ）によれば、ＴｉＡｌＮ層の膜厚が５０ｎｍ以上において、２θ＝３７．５°付近にピークが観測された。このピークは、（１１１）配向を有する結晶質のＴｉＡｌＮ由来である。これによれば、膜厚が５０ｎｍ以上では、ＴｉＡｌＮ層は結晶質であり、膜厚が５０ｎｍ未満では、ＴｉＡｌＮ層は微結晶および／または非晶質と推測される。 According to FIGS. 24A to 24E, a peak was observed in the vicinity of 2θ = 37.5 ° when the thickness of the TiAlN layer was 50 nm or more. This peak is derived from crystalline TiAlN having a (111) orientation. According to this, when the film thickness is 50 nm or more, the TiAlN layer is crystalline, and when the film thickness is less than 50 nm, the TiAlN layer is presumed to be microcrystalline and / or amorphous.
以上の結果から、ＴｉＡｌＮ層は、膜厚が５０ｎｍ以上では表面に凹凸があるため、その上に配向制御層等の結晶質の膜を形成したとしても、良好な結晶配向性の膜を得られない場合があるが、ＴｉＡｌＮ層は、膜厚が５０ｎｍ未満では表面が平坦であるため、その上に配向制御層等の結晶質の膜を形成した場合には、良好な結晶配向性の膜を形成できると推測される。 From the above results, since the TiAlN layer has irregularities on the surface when the film thickness is 50 nm or more, even if a crystalline film such as an orientation control layer is formed thereon, a film with good crystal orientation can be obtained. Although the TiAlN layer may have a flat surface when the film thickness is less than 50 nm, when a crystalline film such as an orientation control layer is formed on the TiAlN layer, a film having a good crystal orientation is formed. It is speculated that it can be formed.
また、ＴｉＡｌＮ層は、膜厚が５０ｎｍ未満である場合、好ましくは３０ｎｍ以下である場合には、ＸＲＤパターンにおいて結晶ピークが観測されないため、微結晶および／または非晶質なＴｉＡｌＮを含む微結晶ライクな膜であると推測される。ＴｉＡｌＮ層（第１バリア層２９）が微結晶ライクな構造であることにより、下層のプラグ２０の結晶情報を遮蔽して、上層の第１の配向制御層１２の結晶配向を向上させることができ、このようなＴｉＡｌＮ層を有する強誘電体メモリ１００は、強誘電体層３４の結晶配向性においても優れていると推測され、ひいてはヒステリシス特性についても優れていると推測される。 In addition, when the TiAlN layer has a film thickness of less than 50 nm, preferably 30 nm or less, no crystal peak is observed in the XRD pattern, so that a microcrystal-like and / or amorphous TiAlN-containing microcrystal-like layer is present. It is presumed that the film is a thick film. Since the TiAlN layer (first barrier layer 29) has a microcrystal-like structure, the crystal information of the lower plug 20 can be shielded and the crystal orientation of the upper first orientation control layer 12 can be improved. The ferroelectric memory 100 having such a TiAlN layer is presumed to be excellent also in the crystal orientation of the ferroelectric layer 34, and it is presumed that the hysteresis characteristic is also excellent.
１０ 半導体基板、 １１ ゲート絶縁層、 １２，１２ａ 第１の配向制御層、 １３ ゲート導電層、 １４ａ 第１の金属層、 １５ サイドウォール絶縁層、 １６ 素子分離領域、 １７ 第１不純物領域、 １８ トランジスタ、 １９ 第２不純物領域、 ２０ プラグ、２０ａ 導電層、 ２２ コンタクトホール、 ２５、２５ａ 第２バリア層、 ２７、２７ａ 第３バリア層、 ２９、２９ａ 第１バリア層、 ２６ 絶縁層、 ３０ 強誘電体キャパシタ、 ３２、３２ａ 第１電極、 ３４、３４ａ 強誘電体膜、 ３６、３６ａ 第２電極、 １００、２００ 強誘電体メモリ、 Ｒ１ レジスト層 DESCRIPTION OF SYMBOLS 10 Semiconductor substrate, 11 Gate insulating layer, 12, 12a 1st orientation control layer, 13 Gate conductive layer, 14a 1st metal layer, 15 Side wall insulating layer, 16 Element isolation region, 17 1st impurity region, 18 transistor , 19 Second impurity region, 20 Plug, 20a Conductive layer, 22 Contact hole, 25, 25a Second barrier layer, 27, 27a Third barrier layer, 29, 29a First barrier layer, 26 Insulating layer, 30 Ferroelectric material Capacitor, 32, 32a first electrode, 34, 34a ferroelectric film, 36, 36a second electrode, 100, 200 ferroelectric memory, R1 resist layer
Claims (18)
（ｂ）アンモニアガスのプラズマを励起して、前記第１バリア層の表面に、当該プラズマを照射する工程と、
（ｃ）チタンを構成元素として含む第１の金属層を形成する工程と、
（ｄ）前記第１の金属層を窒化して窒素化合物からなる第１の配向制御層を形成する工程と、
（ｅ）前記第１の配向制御層の上方に第１電極を形成する工程と、
（ｆ）前記第１電極の上方に強誘電体層を形成する工程と、
（ｇ）前記強誘電体層の上方に第２電極を形成する工程と、
を含む、強誘電体メモリの製造方法。 (A) forming a first barrier layer made of titanium nitride or titanium and aluminum nitride above the substrate;
(B) exciting ammonia plasma to irradiate the surface of the first barrier layer with the plasma;
(C) forming a first metal layer containing titanium as a constituent element;
(D) nitriding the first metal layer to form a first orientation control layer made of a nitrogen compound;
(E) forming a first electrode above the first alignment control layer;
(F) forming a ferroelectric layer above the first electrode;
(G) forming a second electrode above the ferroelectric layer;
A method for manufacturing a ferroelectric memory, comprising:
前記工程（ｄ）と（ｅ）の間に、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第２バリア層を前記第１の配向制御層の上方に形成する工程をさらに含む、強誘電体メモリの製造方法。 In claim 1,
Forming a second barrier layer made of a nitride of titanium or a nitride of titanium and aluminum between the steps (d) and (e); Manufacturing method of body memory.
前記第１バリア層の膜厚は、５０ｎｍ未満である、強誘電体メモリの製造方法。 In claim 1 or 2,
The method for manufacturing a ferroelectric memory, wherein the film thickness of the first barrier layer is less than 50 nm.
前記第１バリア層の膜厚は、３０ｎｍ以下である、強誘電体メモリの製造方法。 In claim 1 or 2,
A method of manufacturing a ferroelectric memory, wherein the film thickness of the first barrier layer is 30 nm or less.
前記工程（ａ）では、前記第１バリア層として、微結晶を含む膜を形成する、強誘電体メモリの製造方法。 In any of claims 1 to 4,
In the step (a), a method for manufacturing a ferroelectric memory, wherein a film containing microcrystals is formed as the first barrier layer.
前記工程（ａ）の前に、
アンモニアガスのプラズマを励起して、前記基体の表面に、当該プラズマを照射する工程と、
前記基体の上方にチタンを構成元素として含む第２の金属層を形成する工程と、
前記第２の金属層を窒化して窒素化合物からなる第２の配向制御層を形成する工程と、
をさらに含む、強誘電体メモリの製造方法。 In any of claims 1 to 5,
Before the step (a),
Exciting a plasma of ammonia gas and irradiating the surface of the substrate with the plasma;
Forming a second metal layer containing titanium as a constituent element above the substrate;
Nitriding the second metal layer to form a second orientation control layer made of a nitrogen compound;
A method for manufacturing a ferroelectric memory, further comprising:
窒素を含有する雰囲気において加熱することにより、前記第２の金属層を窒化する、強誘電体メモリの製造方法。 In claim 6,
A method of manufacturing a ferroelectric memory, wherein the second metal layer is nitrided by heating in an atmosphere containing nitrogen.
前記工程（ｄ）では、窒素を含有する雰囲気において加熱することにより、前記第１の金属層を窒化する、強誘電体メモリの製造方法。 In any one of Claims 1 thru | or 7,
In the step (d), the ferroelectric memory is manufactured by nitriding the first metal layer by heating in an atmosphere containing nitrogen.
前記第１バリア層の上面に形成され、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第１の配向制御層と、
第１の前記配向制御層の上方に形成された第１電極と、
前記第１電極の上方に形成された強誘電体層と、
前記強誘電体層の上方に形成された第２電極と、
を含む、強誘電体メモリ。 A first barrier layer formed of titanium nitride or titanium and aluminum nitride formed above the substrate;
A first orientation control layer formed on an upper surface of the first barrier layer and made of titanium nitride or titanium and aluminum nitride;
A first electrode formed above the first orientation control layer;
A ferroelectric layer formed above the first electrode;
A second electrode formed above the ferroelectric layer;
Including a ferroelectric memory.
前記第１の配向制御層と前記第１電極の間に形成され、チタンの窒化物またはチタンおよびアルミニウムの窒化物からなる第２バリア層をさらに含む、強誘電体メモリ。 In claim 9,
A ferroelectric memory further comprising a second barrier layer formed between the first orientation control layer and the first electrode and made of titanium nitride or titanium and aluminum nitride.
前記第１バリア層の膜厚は、５０ｎｍ未満である、強誘電体メモリの製造方法。 In claim 9 or 10,
The method for manufacturing a ferroelectric memory, wherein the film thickness of the first barrier layer is less than 50 nm.
前記第１バリア層の膜厚は、３０ｎｍ以下である、強誘電体メモリの製造方法。 In claim 9 or 10,
A method of manufacturing a ferroelectric memory, wherein the film thickness of the first barrier layer is 30 nm or less.
前記第１の配向制御層、前記第１電極、および前記強誘電体層は、結晶質であり、
前記第１の配向制御層に含まれる結晶は、前記第１電極および前記強誘電体層に含まれる結晶の配向と等しい配向を有し、
前記第１バリア層は、微結晶膜である、強誘電体メモリ。 In any one of claims 9 to 12,
The first orientation control layer, the first electrode, and the ferroelectric layer are crystalline;
The crystal contained in the first orientation control layer has an orientation equal to the orientation of the crystal contained in the first electrode and the ferroelectric layer,
The ferroelectric memory, wherein the first barrier layer is a microcrystalline film.
前記第１の配向制御層、前記第１電極、および前記強誘電体層の結晶は、（１１１）配向を有する、強誘電体メモリ。 In claim 13,
A ferroelectric memory in which crystals of the first orientation control layer, the first electrode, and the ferroelectric layer have a (111) orientation.
前記第１の配向制御層、前記第２バリア層、前記第１電極、および前記強誘電体層は、結晶質であり、
前記第１の配向制御層の結晶および前記第２バリア層の結晶は、前記第１電極および前記強誘電体層の結晶の配向と等しい配向を有し、
前記第１バリア層は、微結晶を含む膜である、強誘電体メモリ。 In claim 10,
The first orientation control layer, the second barrier layer, the first electrode, and the ferroelectric layer are crystalline;
The crystals of the first orientation control layer and the crystals of the second barrier layer have an orientation equal to the orientation of the crystals of the first electrode and the ferroelectric layer;
The ferroelectric memory, wherein the first barrier layer is a film containing microcrystals.
前記第１の配向制御層、前記第２バリア層、前記第１電極、および前記強誘電体層に含まれる結晶は、（１１１）配向を有する、強誘電体メモリ。 In claim 15,
A ferroelectric memory in which crystals contained in the first orientation control layer, the second barrier layer, the first electrode, and the ferroelectric layer have a (111) orientation.
前記第１の配向制御層は、チタンの窒化物であり、
前記第２バリア層は、チタンおよびアルミニウムの窒化物である、強誘電体メモリ。 In claim 16,
The first orientation control layer is a nitride of titanium,
The ferroelectric memory, wherein the second barrier layer is a nitride of titanium and aluminum.
前記基体は、絶縁層と、前記絶縁層を貫通するコンタクトホールと、前記コンタクトホールに形成された導電層と、前記導電層を介して前記第１電極と電気的に接続されたスイッチングトランジスタとを有する、強誘電体メモリ。 In any of claims 9 to 17,
The base includes an insulating layer, a contact hole penetrating the insulating layer, a conductive layer formed in the contact hole, and a switching transistor electrically connected to the first electrode through the conductive layer. A ferroelectric memory;
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006071294A JP4816916B2 (en) | 2006-03-15 | 2006-03-15 | Ferroelectric memory and manufacturing method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006071294A JP4816916B2 (en) | 2006-03-15 | 2006-03-15 | Ferroelectric memory and manufacturing method thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007250777A true JP2007250777A (en) | 2007-09-27 |
| JP4816916B2 JP4816916B2 (en) | 2011-11-16 |
Family
ID=38594754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006071294A Expired - Fee Related JP4816916B2 (en) | 2006-03-15 | 2006-03-15 | Ferroelectric memory and manufacturing method thereof |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4816916B2 (en) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085624A (en) * | 1999-09-13 | 2001-03-30 | Murata Mfg Co Ltd | Multilayer thin film, thin film capacitor, and production method thereof |
| JP2002057156A (en) * | 2000-08-09 | 2002-02-22 | Nec Corp | Vapor growth method of metallic oxide dielectric film |
| JP2004153031A (en) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | Method for manufacturing semiconductor device |
| JP2004165235A (en) * | 2002-11-11 | 2004-06-10 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
| JP2004186517A (en) * | 2002-12-05 | 2004-07-02 | Sony Corp | Ferroelectric nonvolatile semiconductor memory and its manufacturing method |
| JP2004303995A (en) * | 2003-03-31 | 2004-10-28 | Seiko Epson Corp | Structure of semiconductor device and manufacturing method thereof |
| JP2005150688A (en) * | 2003-10-22 | 2005-06-09 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP2007150198A (en) * | 2005-11-30 | 2007-06-14 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
-
2006
- 2006-03-15 JP JP2006071294A patent/JP4816916B2/en not_active Expired - Fee Related
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001085624A (en) * | 1999-09-13 | 2001-03-30 | Murata Mfg Co Ltd | Multilayer thin film, thin film capacitor, and production method thereof |
| JP2002057156A (en) * | 2000-08-09 | 2002-02-22 | Nec Corp | Vapor growth method of metallic oxide dielectric film |
| JP2004153031A (en) * | 2002-10-30 | 2004-05-27 | Fujitsu Ltd | Method for manufacturing semiconductor device |
| JP2004165235A (en) * | 2002-11-11 | 2004-06-10 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
| JP2004186517A (en) * | 2002-12-05 | 2004-07-02 | Sony Corp | Ferroelectric nonvolatile semiconductor memory and its manufacturing method |
| JP2004303995A (en) * | 2003-03-31 | 2004-10-28 | Seiko Epson Corp | Structure of semiconductor device and manufacturing method thereof |
| JP2005150688A (en) * | 2003-10-22 | 2005-06-09 | Matsushita Electric Ind Co Ltd | Semiconductor device and its manufacturing method |
| JP2007150198A (en) * | 2005-11-30 | 2007-06-14 | Fujitsu Ltd | Semiconductor device and its manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4816916B2 (en) | 2011-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4535076B2 (en) | Ferroelectric capacitor and manufacturing method thereof | |
| JP4320679B2 (en) | Method for manufacturing ferroelectric memory device | |
| JP4164700B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| US7514272B2 (en) | Method of manufacturing ferroelectric memory device | |
| JP4124237B2 (en) | Method for manufacturing ferroelectric memory device | |
| JP5010121B2 (en) | Manufacturing method of semiconductor device | |
| JP4797717B2 (en) | Ferroelectric memory device and method for manufacturing ferroelectric memory device | |
| JP4928098B2 (en) | Method for manufacturing ferroelectric capacitor | |
| JP4605056B2 (en) | Method for manufacturing ferroelectric memory device | |
| JP4671039B2 (en) | Manufacturing method of semiconductor device | |
| JP4761031B2 (en) | Ferroelectric capacitor, method of manufacturing the same, and ferroelectric memory device | |
| JP4730541B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP4816916B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP4683224B2 (en) | Manufacturing method of ferroelectric memory | |
| JP4858685B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP4697437B2 (en) | Ferroelectric memory and manufacturing method thereof | |
| JP4802781B2 (en) | Method for manufacturing ferroelectric memory device | |
| JP4613857B2 (en) | Ferroelectric memory device and method for manufacturing ferroelectric memory device | |
| JP4702550B2 (en) | Manufacturing method of semiconductor device | |
| JP4802780B2 (en) | Ferroelectric memory device and method for manufacturing ferroelectric memory device | |
| JP2008227215A (en) | Method for manufacturing ferroelectric memory device, and ferroelectric memory device | |
| KR20090026458A (en) | Ferroelectric capacitor and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080617 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080627 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101021 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101110 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110803 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110816 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |