JP2007243457A

JP2007243457A - Oscillator circuit

Info

Publication number: JP2007243457A
Application number: JP2006061539A
Authority: JP
Inventors: Takeo Uekusa; 武雄植草; Shunsuke Noine; 俊介野稲
Original assignee: Seiko NPC Corp
Current assignee: Seiko NPC Corp
Priority date: 2006-03-07
Filing date: 2006-03-07
Publication date: 2007-09-20

Abstract

<P>PROBLEM TO BE SOLVED: To prevent the destruction of an oscillator circuit equipped with a quartz oscillator outside thereof by protecting an inverter against a sharp rise of surge voltage entering from a quartz input terminal. <P>SOLUTION: In the oscillator circuit 1, a protection circuit 10 for preventing the destruction of the inverter 5 due to surge voltage entering from the quartz input terminal 2 is inserted on a signal path between the quartz input terminal 2 and the input terminal of the inverter 5, and an input resistor 14 whose resistance value is not less than 50 Ω, preferably between 50 Ω and 500 Ω, is inserted on a signal path between the protection circuit 10 and the inverter 5. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、外部に水晶振動子を備えた発振回路に関する。 The present invention relates to an oscillation circuit having a crystal resonator outside.

この種の発振回路は、水晶振動子を接続する入力端子と出力端子を備え、前記入力端子（以下、水晶入力端子といい、また、前記出力端子を水晶出力端子という。）とインバータの入力端との間の信号路に、前記水晶入力端子から進入するサージ電圧よって前記インバータが破壊されることを防ぐための保護回路を設けているのが一般的である。そして、この保護回路は、例えば、信号路とアース側（電源電圧Ｖ_ＤＤ）との間にダイオードをアース側に順方向接続し、信号路と定電圧側（電源電圧より低い一定電圧）との間にダイオードを低電圧側に逆方向接続し、信号路に進入するサージ電圧をその極性に応じて、アース側あるいは定電圧側に放電させている。（特許文献１参照） This type of oscillation circuit includes an input terminal for connecting a crystal resonator and an output terminal, and is connected to the input terminal (hereinafter referred to as a crystal input terminal, and the output terminal is referred to as a crystal output terminal) and an input terminal of an inverter. In general, a protection circuit is provided in the signal path between the inverter and the inverter to prevent the inverter from being destroyed by a surge voltage entering from the crystal input terminal. This protection circuit, for example, connects a diode forward to the ground side between the signal path and the ground side (power supply voltage V _DD ), and connects the signal path and the constant voltage side (a constant voltage lower than the power supply voltage). A diode is connected in the reverse direction to the low voltage side, and the surge voltage entering the signal path is discharged to the ground side or the constant voltage side according to the polarity. (See Patent Document 1)

また、従来の保護回路における静電破壊耐性の不十分さを補い、保護回路自体をサージ電圧による破壊から守るために、保護抵抗を保護回路に対応する信号路に直列に接続することが提案されている。（特許文献１）
特開平１０−１６０８６７号公報 In addition, in order to compensate for the insufficient resistance to electrostatic breakdown in conventional protection circuits and to protect the protection circuit itself from damage due to surge voltage, it is proposed to connect a protection resistor in series with the signal path corresponding to the protection circuit. ing. (Patent Document 1)
JP-A-10-160867

ところが、上述した改良提案では、保護回路の保護は可能となっても、サージ電圧の急峻な立ち上がりからインバータを保護し、発振回路が破壊されることを防ぐことはできなかった。本発明は、このような不都合を解消した発振回路を提供することを目的とする。 However, in the improvement proposal described above, even if the protection circuit can be protected, the inverter cannot be protected from a sudden rise of the surge voltage, and the oscillation circuit cannot be prevented from being destroyed. An object of the present invention is to provide an oscillation circuit that eliminates such disadvantages.

本発明者らは、サージ電圧によるインバータの破壊には、保護回路とインバータとの間の信号路における抵抗値が関係していることに着目し、鋭意実験を重ねた結果、抵抗値が５０Ω以上の入力抵抗を設けると、サージ電圧が発振回路に伝わる前に、保護回路によって放電することができることに想到し、本発明をなしたものである。図２はマイナス極性のサージ電圧における入力抵抗と静電耐圧の関係を示す実験結果のグラフであり、ＣＤＭ（ＣｈａｒｇｅｄＤｅｖｉｃｅＭｏｄｅｌ）の規格に基づいた値である。このグラフから分かるように、入力抵抗が５０Ω以上になると、破壊電圧が−２０００Ｖを超えて、十分な耐圧特性を示すようになり、入力抵抗値を５００Ωまで高くしてもこの耐圧特性は変わらず、破壊電圧値は−２０００〜−２３００Ｖ程度を維持することが確認された。 The present inventors pay attention to the fact that the breakdown of the inverter due to the surge voltage is related to the resistance value in the signal path between the protection circuit and the inverter, and as a result of repeated experiments, the resistance value is 50Ω or more. The present invention has been made by conceiving that when the input resistance is provided, the surge voltage can be discharged by the protection circuit before being transmitted to the oscillation circuit. FIG. 2 is a graph of experimental results showing the relationship between input resistance and electrostatic withstand voltage in a negative polarity surge voltage, and is a value based on the CDM (Charged Device Model) standard. As can be seen from this graph, when the input resistance is 50Ω or more, the breakdown voltage exceeds −2000V, and a sufficient breakdown voltage characteristic is exhibited. Even when the input resistance value is increased to 500Ω, the breakdown voltage characteristic does not change. It was confirmed that the breakdown voltage value was maintained at about -2000 to -2300V.

すなわち、本発明は、水晶入力端子からインバータの入力端に至る信号路に、前記水晶入力端子から進入するサージ電圧よって前記インバータが破壊されることを防ぐ保護回路を設けてなる発振回路において、前記保護回路と前記インバータの入力端との間の信号路に、抵抗値が５０Ω以上、好ましくは５０Ω〜５００Ωの入力抵抗を設けたことを特徴とする。 That is, the present invention provides an oscillation circuit comprising a protection circuit for preventing the inverter from being destroyed by a surge voltage entering from the crystal input terminal in a signal path extending from the crystal input terminal to the input terminal of the inverter. The signal path between the protective circuit and the input terminal of the inverter is provided with an input resistance having a resistance value of 50Ω or more, preferably 50Ω to 500Ω.

本発明に係る発振回路によれば、抵抗値が５０Ω以上の入力抵抗を設けることによって、絶対値が２０００Ｖ程度の高いサージ電圧が水晶入力端子から進入しても、保護回路が確実に機能して発振回路が破壊されることがないという効果を奏する。 According to the oscillation circuit of the present invention, by providing an input resistance having a resistance value of 50Ω or more, the protection circuit functions reliably even when a surge voltage having an absolute value of about 2000 V enters from the crystal input terminal. There is an effect that the oscillation circuit is not destroyed.

以下、本発明の好適な実施形態を、図１に示す概略的な回路図に基づいて説明する。発振回路１の入出力端である水晶入力端子２と水晶出力端子３との間には、外部素子として水晶振動子４を接続している。前記水晶入力端子２はインバータ５の入力端に接続し、インバータ５の出力端はドレイン抵抗６を介して前記水晶出力端子３に接続している。また、インバータ５の出力端を、１００ｋΩの帰還（フィードバック）抵抗７を介して、インバータ５の入力端に接続している。 Hereinafter, a preferred embodiment of the present invention will be described based on a schematic circuit diagram shown in FIG. A crystal resonator 4 is connected as an external element between the crystal input terminal 2 and the crystal output terminal 3 which are input / output terminals of the oscillation circuit 1. The crystal input terminal 2 is connected to the input terminal of the inverter 5, and the output terminal of the inverter 5 is connected to the crystal output terminal 3 via the drain resistor 6. Further, the output terminal of the inverter 5 is connected to the input terminal of the inverter 5 through a feedback resistor 7 of 100 kΩ.

水晶入力端子２からインバータ５の入力端に至る信号路には、信号路とＶ_ＳＳ（マイナス電源端子）との間にはダイオード８をＶ_ＳＳ側に逆方向接続し、信号路とＶ_ＤＤ（プラス電源端子）との間にはダイオード９をＶ_ＤＤ側に順方向接続して、保護回路１０を形成している。この保護回路１０は、信号路の電圧がＶ_ＤＤ以上になった場合にはダイオード９を介してＶ_ＤＤ側に放電し、前記電圧がＶ_ＳＳ以下になった場合にはダイオード８を介してＶ_ＳＳ側に放電する。また、インバータ５の入力側及び出力側とＶ_ＤＤの間には、それぞれ位相補償用コンデンサ１１，１２を設けている。さらに、Ｖ_ＤＤとＶ_ＳＳとの間には、ダイオード１３をＶ_ＳＳ側に逆方向接続している。 In the signal path from the crystal input terminal 2 to the input terminal of the inverter 5, a diode 8 is reversely connected to the _VSS side between the signal path and V _SS (minus power supply terminal), and the signal path and V _DD ( A protective circuit 10 is formed by connecting a diode 9 forward to the V _DD side between the positive power supply terminal) and the positive power supply terminal. The protection circuit 10 discharges to the V _DD side through the diode 9 when the voltage of the signal path becomes V _DD or more, and when the voltage becomes V _SS or less, the protection circuit 10 Discharge to _SS side. Phase compensation capacitors 11 and 12 are provided between the input and output sides of the inverter 5 and V _DD , respectively. _Further, between the _{V DD} and _{V SS,} it is reverse connected diode 13 to _{V SS} side.

また、保護回路１０とインバータ５の帰還路接続部との間の信号路に、５０Ωの入力抵抗１４を設けている。このように、保護回路１０とインバータ５の帰還路接続部との間の信号路に、５０Ωの入力抵抗１４を設けることによって、急峻なサージ電圧が水晶入力端子２から進入した場合でも、このサージ電圧がインバータ５の入力端に加わる前に、保護回路１０を介して放電することができる。すなわち、サージ電圧がプラス極性の場合にはダイオード９を介してＶ_ＤＤ側に放電し、サージ電圧がマイナス極性の場合にはダイオード８を介してＶ_ＳＳ側に放電する。そして、このサージ電圧の絶対値が２０００Ｖ程度であっても、十分な耐圧効果を奏することは、図２に示すところで明らかである。 Further, a 50Ω input resistor 14 is provided in the signal path between the protection circuit 10 and the feedback path connecting portion of the inverter 5. In this way, even if a steep surge voltage enters from the crystal input terminal 2 by providing the input resistor 14 of 50Ω in the signal path between the protection circuit 10 and the feedback path connection portion of the inverter 5, this surge Before the voltage is applied to the input terminal of the inverter 5, it can be discharged through the protection circuit 10. That is, when the surge voltage is positive polarity is discharged to V _DD side via a diode 9, a surge voltage is discharged to V _SS side via the diode 8 in the case of negative polarity. It is apparent from FIG. 2 that a sufficient withstand voltage effect can be obtained even if the absolute value of the surge voltage is about 2000V.

なお、本発明は上述の実施形態に限定されるものではなく、例えば、入力抵抗１４を設ける位置は、信号路におけるインバータ５の入力端と帰還路接続部との間でもよい。また、入力抵抗１４の抵抗値は、帰還抵抗７の抵抗値も考慮して設定することが好ましく、発振特性への影響を考慮すると、５０〜５００Ωが好適である。すなわち、本発明者らの実験によると、５００Ωを超えると発振特性への影響が大きくなる一方、５０Ω未満では、十分な静電耐圧効果を得られないことが確認された。 In addition, this invention is not limited to the above-mentioned embodiment, For example, the position which provides the input resistance 14 may be between the input terminal of the inverter 5 in a signal path, and a feedback path connection part. Further, the resistance value of the input resistor 14 is preferably set in consideration of the resistance value of the feedback resistor 7 and is preferably 50 to 500Ω in consideration of the influence on the oscillation characteristics. That is, according to the experiments by the present inventors, it has been confirmed that if it exceeds 500Ω, the influence on the oscillation characteristics becomes large, but if it is less than 50Ω, sufficient electrostatic withstand voltage effect cannot be obtained.

発振回路の概略的な回路図。1 is a schematic circuit diagram of an oscillation circuit. 入力抵抗の抵抗値と静電耐圧との関係を示すグラフ。The graph which shows the relationship between the resistance value of input resistance, and electrostatic withstand voltage.

Explanation of symbols

１発振回路
２水晶入力端子
３水晶出力端子
４水晶振動子
５インバータ
８，９ダイオード
１０保護回路
１４入力抵抗
DESCRIPTION OF SYMBOLS 1 Oscillation circuit 2 Crystal input terminal 3 Crystal output terminal 4 Crystal oscillator 5 Inverter 8, 9 Diode 10 Protection circuit 14 Input resistance

Claims

A protection circuit comprising an input terminal and an output terminal for connecting an external crystal resonator, and preventing the inverter from being destroyed by a surge voltage entering from the input terminal to a signal path extending from the input terminal to the input terminal of the inverter In an oscillation circuit provided with
An oscillation circuit, wherein an input resistance having a resistance value of 50Ω or more is provided in a signal path between the protection circuit and the input terminal of the inverter.