JP2007243141A - Built-in capacitor for multilayer wiring board and multilayer wiring board fabricated therewith - Google Patents
Built-in capacitor for multilayer wiring board and multilayer wiring board fabricated therewith Download PDFInfo
- Publication number
- JP2007243141A JP2007243141A JP2006281379A JP2006281379A JP2007243141A JP 2007243141 A JP2007243141 A JP 2007243141A JP 2006281379 A JP2006281379 A JP 2006281379A JP 2006281379 A JP2006281379 A JP 2006281379A JP 2007243141 A JP2007243141 A JP 2007243141A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- wiring board
- multilayer wiring
- layer
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、多層配線基板に内蔵するコンデンサ及びそのコンデンサを内蔵した多層配線基板に関する。 The present invention relates to a capacitor built in a multilayer wiring board and a multilayer wiring board incorporating the capacitor.
近年、電子機器における高機能化並びに軽薄短小化の要求により、IC(Integrated Circuit)やLSI(Large Scale Integration)等の電子部品では高密度集積化が急速に進んでおり、それら電子部品の動作がますます高速化されている。これに伴い、電子部品を搭載する配線基板には、従来にも増して高密度配線化及び多端子化が求められており、配線基板として、基板コア上に絶縁樹脂層と導体層とを交互に積層した多層配線基板がよく使用されている。 In recent years, due to the demand for higher functionality and lighter, thinner and smaller electronic devices, electronic components such as ICs (Integrated Circuits) and LSIs (Large Scale Integrations) are rapidly becoming densely integrated. Increasingly faster. Along with this, wiring boards for mounting electronic components are required to have higher density wiring and multi-terminals than ever before, and as a wiring board, insulating resin layers and conductor layers are alternately placed on the board core. A multilayer wiring board laminated on is often used.
ところで、高速動作するICにおいては、多数の素子が同時に高速でスイッチングすると、必要な高周波電流はすべて電源から供給されることになるので、この電源とICとの間にあるインダクタンス分の影響でICの高速動作の妨げとなってしまう。そこで、動作に必要な電荷を安定してICに供給するために、多層配線基板にコンデンサを設けることが行われており、IC近傍に局所的な電源を持たせることで電源からこのコンデンサに一旦直流的に電荷が蓄積され、ICはこのコンデンサから動作に必要な電荷が安定して供給されるようにしている。 By the way, in an IC that operates at a high speed, if a large number of elements are simultaneously switched at a high speed, all the necessary high-frequency current is supplied from the power supply. Will hinder high-speed operation. Therefore, in order to stably supply the electric charge necessary for the operation to the IC, a capacitor is provided on the multilayer wiring board, and a local power supply is provided in the vicinity of the IC to temporarily supply the capacitor to the capacitor. Charges are accumulated in a DC manner, and the IC stably supplies charges necessary for operation from this capacitor.
そこで、IC近傍として、多層配線基板にコンデンサを内蔵させる技術が提案されている。ここで、この技術におけるコンデンサの配置場所としては、本出願人による特許文献1記載の技術のように、多層配線基板の中核を成す基板コア内にコンデンサを内蔵させることができる。また、コンデンサをICに極力近づけた方が配線抵抗やインダクタンス分をより低減させることができるため、基板コア上に形成するビルドアップ層の絶縁樹脂層の内部に配置させたものも開示されている。例えば、特許文献2記載の技術には、金属箔の上に誘電体層と内層電極(内部電極層)とを交互に積層した積層体が形成されたものが開示されている。これによれば、薄型コンデンサとなり、ビルドアップ層の絶縁樹脂層に内蔵するのに適した形状となるものである。
しかしながら、最近になって、ビルドアップ層の絶縁樹脂層に内蔵した薄型コンデンサにひび割れなどが発生するケースが出てきた。このような、薄型コンデンサは、一般的にパウダープロセス(シート積層プロセス)等を用いて作製されるため、コンデンサ自体が非常に脆く、内蔵したパッケージは熱サイクル試験や熱衝撃試験等の信頼性に欠けるという問題がある。また、コンデンサ自体が脆いために取り扱いが難しく、ビルドアップ層の絶縁樹脂層への内蔵工程(基板へのマウント工程や絶縁樹脂層ラミネート工程等)を行う際に割れてしまう惧れがある。したがって、ビルドアップ層の絶縁樹脂層に内蔵させるコンデンサには、ある程度の応力が加わっても破壊しない柔軟性が必要である。 However, recently, there have been cases where cracks and the like occur in thin capacitors built in the insulating resin layer of the buildup layer. Such thin capacitors are generally manufactured using a powder process (sheet lamination process), etc., so the capacitor itself is very fragile, and the built-in package is reliable for thermal cycle tests and thermal shock tests. There is a problem of lacking. Further, since the capacitor itself is fragile, it is difficult to handle, and there is a risk that the capacitor may be broken when performing a process of incorporating the build-up layer into the insulating resin layer (such as a mounting process on a substrate or an insulating resin layer laminating process). Therefore, the capacitor built in the insulating resin layer of the build-up layer needs to have flexibility that does not break even when a certain amount of stress is applied.
本発明は上記事情に鑑みなされたものであり、ビルドアップ層の絶縁樹脂層に内蔵される特に薄型コンデンサにおけるコンデンサ自体の柔軟性を確保するとともに、ある程度の応力が加わっても破壊せず、ビルドアップ層の絶縁樹脂層への内蔵工程を容易に行える多層配線基板内蔵用コンデンサ及びそのコンデンサを内蔵する多層配線基板を提供することを課題とする。 The present invention has been made in view of the above circumstances, and ensures flexibility of the capacitor itself, particularly in a thin capacitor built in an insulating resin layer of a build-up layer, and does not break even when a certain amount of stress is applied. It is an object of the present invention to provide a multilayer wiring board built-in capacitor that can easily incorporate the up layer into the insulating resin layer and a multilayer wiring board in which the capacitor is built.
上記課題を解決するために、本発明の多層配線基板内蔵用コンデンサは、
多層配線基板内蔵用コンデンサであって、
前記コンデンサ自体の総体積に対し、該コンデンサ内に含まれる金属含有層の体積が45vol%以上95vol%以下の範囲であることを特徴とする。
In order to solve the above problems, the multilayer wiring board built-in capacitor of the present invention is:
A capacitor for built-in multilayer wiring board,
The volume of the metal-containing layer contained in the capacitor is in the range of 45 vol% or more and 95 vol% or less with respect to the total volume of the capacitor itself.
通常、多層配線基板のビルドアップ層の絶縁樹脂層に内蔵されるコンデンサは静電容量を大きくするため誘電体層と内部電極層とが複数積層されてなり、誘電体層の脆性によりコンデンサ自体が脆く形成されてしまっていた。そのため、多層配線基板のビルドアップ層の絶縁樹脂層に内蔵させた場合に、多層配線基板の反りや変形等により起こる機械的、熱的応力が加わるとひび割れ等が発生するケースが出ていた。そこで、本発明の如く、コンデンサ自体の総体積に対し、金属含有層の体積割合を増加させることによって(換言すれば、誘電体層の体積割合を減少させることによって)、具体的には金属含有層の体積を45vol%以上95vol%以下の範囲とすることで、コンデンサに柔軟性を付与することができる。ひいては、多層配線基板のビルドアップ層の絶縁樹脂層に内蔵させた場合に多層配線基板の反りや変形等により起こる機械的、熱的応力に耐えてひび割れなどの発生を防止することができ、信頼性を確保することができる。なお、金属含有層の体積が45vol%よりも低いと、誘電体層の脆性が大きくなり、柔軟性向上の効果が小さくなる。一方、95vol%よりも高いと、誘電体層を積層することが困難となり、十分な静電容量を確保することができなくなる。 Usually, a capacitor built in an insulating resin layer of a build-up layer of a multilayer wiring board is formed by laminating a plurality of dielectric layers and internal electrode layers in order to increase the capacitance. It was brittle. For this reason, when it is incorporated in the insulating resin layer of the build-up layer of the multilayer wiring board, there have been cases in which cracking or the like occurs when mechanical or thermal stress caused by warping or deformation of the multilayer wiring board is applied. Therefore, like the present invention, by increasing the volume ratio of the metal-containing layer with respect to the total volume of the capacitor itself (in other words, by decreasing the volume ratio of the dielectric layer), specifically, the metal-containing layer By setting the volume of the layer in the range of 45 vol% or more and 95 vol% or less, flexibility can be imparted to the capacitor. As a result, when it is built in the insulating resin layer of the build-up layer of a multilayer wiring board, it can withstand mechanical and thermal stresses caused by warping or deformation of the multilayer wiring board and prevent the occurrence of cracks, etc. Sex can be secured. When the volume of the metal-containing layer is lower than 45 vol%, the dielectric layer becomes more brittle and the effect of improving flexibility is reduced. On the other hand, if it is higher than 95 vol%, it is difficult to laminate the dielectric layer, and sufficient electrostatic capacity cannot be secured.
また、本発明の多層配線基板内蔵用コンデンサは、金属含有層中の金属成分の比率を50vol%以上とすることができる。例えば、コンデンサには各内部電極層を電気的に絶縁するために高誘電率セラミック等からなる誘電体層が設けられており、この誘電体層と内部電極層等の金属含有層との密着性を向上させるために、その内部電極層等の金属含有層の中に誘電体層に使用される同組成等からなるセラミック材料(共材)を含有することができる。本発明の如く、金属含有層中の金属成分の比率を50vol%以上とすることで、金属含有層中の金属含有量が多いほど弾性的な挙動が大きくなり、コンデンサの柔軟性を向上することができる。一方、金属含有量が50vol%より低くなると、セラミック材料による金属含有層の脆性が大きくなり、また、焼成後に抵抗増大といった導電性低下やコンデンサ自体の柔軟性低下となり、信頼性を確保することができない。 In the capacitor for built-in multilayer wiring board according to the present invention, the ratio of the metal component in the metal-containing layer can be 50 vol% or more. For example, a capacitor is provided with a dielectric layer made of a high dielectric constant ceramic or the like in order to electrically insulate each internal electrode layer, and adhesion between the dielectric layer and a metal-containing layer such as an internal electrode layer In order to improve the above, a ceramic material (co-material) having the same composition used for the dielectric layer can be contained in the metal-containing layer such as the internal electrode layer. As in the present invention, by setting the ratio of the metal component in the metal-containing layer to 50 vol% or more, as the metal content in the metal-containing layer increases, the elastic behavior increases and the flexibility of the capacitor is improved. Can do. On the other hand, if the metal content is lower than 50 vol%, the brittleness of the metal-containing layer by the ceramic material increases, and also the conductivity decreases such as an increase in resistance after firing and the flexibility of the capacitor itself decreases, thereby ensuring reliability. Can not.
また、本発明の多層配線基板内蔵用コンデンサは、200μm以下の厚みで形成することができる。本発明の如く、コンデンサの厚みを200μm以下とすることで、多層配線基板のビルドアップ層の絶縁樹脂層に良好に内蔵することができる。200μmよりも厚くなると、例えばコンデンサを内蔵する多層配線基板のビルドアップ層の絶縁樹脂層を平坦に形成することが困難となる。また、平坦に形成するためには絶縁樹脂層を厚く形成することが必要となり、多層配線基板自体も厚く形成することになってしまい軽薄短小化の要求に逆行してしまう。 The multilayer wiring board built-in capacitor of the present invention can be formed with a thickness of 200 μm or less. By setting the thickness of the capacitor to 200 μm or less as in the present invention, it can be satisfactorily incorporated in the insulating resin layer of the build-up layer of the multilayer wiring board. When it becomes thicker than 200 μm, it becomes difficult to form the insulating resin layer of the build-up layer of a multilayer wiring board containing a capacitor flat, for example. In addition, in order to form it flat, it is necessary to form a thick insulating resin layer, and the multilayer wiring board itself is also formed to be thick, which goes against the demand for lightness, thinness, and miniaturization.
また、本発明の多層配線基板内蔵用コンデンサは、所定の治具を厚さ方向から押し当てたときに、面方向における直線長さをW、厚さ方向における曲げ距離をdとしたとき、d/Wが0.01以上の範囲で厚さ方向に曲げることが可能である。また、曲率半径700mm以下となる曲率の範囲内で変形が可能である。本発明範囲外の多層配線基板内蔵用コンデンサは、曲率半径が700mm以上の治具で曲げると、多層配線基板内蔵用コンデンサに、割れが生じてしまう。本発明の如く、コンデンサ自体がこのような柔軟性を有することで、多層配線基板のビルドアップ層の絶縁樹脂層への内蔵工程や、多層配線基板の変形などによる機械的な応力や熱履歴が加わったとしても、その応力に耐えることができ信頼性のあるコンデンサを得ることができる。ひいては、信頼性のある多層配線基板を得ることができる。 In the multilayer wiring board built-in capacitor of the present invention, when a predetermined jig is pressed from the thickness direction, the straight line length in the surface direction is W, and the bending distance in the thickness direction is d. It is possible to bend in the thickness direction when / W is 0.01 or more. Further, the deformation is possible within a curvature range in which the curvature radius is 700 mm or less. If the capacitor for built-in multilayer wiring board outside the scope of the present invention is bent with a jig having a curvature radius of 700 mm or more, the capacitor for built-in multilayer wiring board will be cracked. Since the capacitor itself has such flexibility as in the present invention, mechanical stress and thermal history due to the process of incorporating the build-up layer of the multilayer wiring board into the insulating resin layer, deformation of the multilayer wiring board, etc. Even if added, a reliable capacitor that can withstand the stress can be obtained. As a result, a reliable multilayer wiring board can be obtained.
また、本発明の多層配線基板は、上記効果を有する多層配線基板内蔵用コンデンサを内蔵することができる。本発明の如く、柔軟性のある十分な信頼性を確保したコンデンサを多層配線基板に内蔵しているので、多層配線基板にも十分な信頼性を確保することができる。 The multilayer wiring board of the present invention can incorporate a capacitor for incorporating a multilayer wiring board having the above-described effects. As in the present invention, since the flexible and sufficient secured capacitor is built in the multilayer wiring board, sufficient reliability can be secured also in the multilayer wiring board.
以下、添付の図面を参照しつつ本発明の実施形態について説明する。図1は、本発明に係る多層配線基板内蔵用コンデンサ1の縦断面図、図2は、本発明に係る多層配線基板内蔵用コンデンサ1の平面図(底面図)、図3は、本発明に係る多層配線基板内蔵用コンデンサ1の横断面図を模式的に示したものである。なお、本実施形態において、板状部材の第1主表面は、図中にて上側に表れている面とし、第2主表面は、図中で見て下側に表れている面とする。
Hereinafter, embodiments of the present invention will be described with reference to the accompanying drawings. FIG. 1 is a longitudinal sectional view of a multilayer wiring board built-in
図1及び図2に示すように、多層配線基板内蔵用コンデンサ1(以下、単にコンデンサともいう)は、平面視が正方形状または長方形状である板状形態で形成され、4隅に面取部1aが形成されている。コンデンサ1は面取部1aを形成することにより取り扱い時の衝撃を緩和することができ、また、後述する多層配線基板100(図4参照)へ内蔵した際に絶縁樹脂層との隙間の発生を防止することができる。ひいては隙間がなくなるため密着性が向上する。
As shown in FIGS. 1 and 2, a
コンデンサ1は、チタン酸バリウム(BaTiO3:以下、単にBTと略記する)のような高誘電率セラミック等でなる誘電体層3と、ニッケル等の導電性材料でなる第1及び第2内部電極層4,5とが積層して形成されたコンデンサ本体2を中核に備える。また、コンデンサ本体2の第1主表面2aから第2主表面2bにかけて厚さ方向に貫通して形成された第1及び第2ビア導体6,7と、第1及び第2ビア導体6,7と電気的に接続され第1主表面2a及び第2主表面2bに形成された第1及び第2外部電極層8,9と、第1及び第2外部電極層8,9と電気的に絶縁され第1主表面2a及び第2主表面2bに所定パターンで形成された第1及び第2ダミー電極層10,11とを備える。これらの金属含有層は、ニッケル等の導電性材料で形成することができ、誘電体層3を形成するセラミック材料と同組成等のセラミック材料(共材)を含有することができる。このようなセラミック材料を金属含有層(導電性材料)に含有することで誘電体層3との密着性を向上させることができる。なお、本発明において金属含有層とは、第1及び第2内部電極層4,5、第1及び第2ビア導体6,7、第1及び第2外部電極層8,9並びに第1及び第2ダミー電極層10,11にそれぞれ相当し、金属含有層の体積とは、これら全ての体積の合計に相当する。
The
コンデンサ本体2は、表裏両面の最表層に誘電体層3を形成し、第1内部電極層4と第2内部電極層5とが誘電体層3を介在して対向するように積層されている。
The
第1内部電極層4と第2内部電極層5とは、誘電体層3により電気的に絶縁されており、各第1内部電極層4が第1ビア導体6によってそれぞれ電気的に接続されており、同様に各第2内部電極層5が第2ビア導体7によってそれぞれ電気的に接続されている。また、これら第1及び第2ビア導体6,7は、コンデンサ本体2の平面方向に沿って格子点状(アレイ状)に交互に配列されている。
The first
第1及び第2外部電極層8,9は、例えば電源供給用電極或いは接地接続用電極或いは信号伝送用電極として使用されるものであり、第1及び第2ビア導体6,7を介して互いに電気的に接続されており、図2の如く、格子点状(アレイ状)に配列して形成されている。なお、本実施形態において、第1及び第2外部電極層8,9は円形形状としているが、楕円形状、多角形状等とすることもでき、この限りではない。
The first and second
第1及び第2ダミー電極層10,11は、コンデンサ本体2の第1主表面2a及び第2主表面2b上に面状で形成されており、第1及び第2外部電極層8,9から離間した状態で、その第1及び第2外部電極層8,9を取り囲むように形成されている。なお、第1主表面2aに形成された第1外部電極層8及び第1ダミー電極層10と第2主表面2bに形成された第2外部電極層9及び第2ダミー電極層11とはコンデンサ本体2を挟んで対称に形成されている。これにより、例えば同時焼成時に誘電体層3及び各電極層との熱膨張係数の差によって起こり易い反り等を防止及び抑制することができる。
The first and second dummy electrode layers 10 and 11 are formed in a planar shape on the first
なお、第1及び第2外部電極層8,9並びに第1及び第2ダミー電極層10,11の表面に電解Cuメッキ若しくは無電解CuメッキによりCuメッキ層を所定の厚みで形成してもよい。その場合には、Cuメッキ層の表面を公知のマイクロエッチング法や黒化処理等の方法を用いて粗化処理を施し、粗化面とすることで、後述する多層配線基板100(図4参照)の配線積層部に内蔵した際にアンカー効果により絶縁樹脂層との密着性が向上する。
A Cu plating layer may be formed with a predetermined thickness on the surfaces of the first and second
次に、第1及び第2内部電極層4,5と第1及び第2ビア導体6,7との関係について詳しく説明する。図3(a)に示すように、第1内部電極層4には、電気的に接続される第1ビア導体6と電気的に絶縁される第2ビア導体7とが厚さ方向に貫通しており、第2ビア導体7が貫通する領域にクリアランスホール4aが形成されている。これにより、第1内部電極層4と第2ビア導体7との電気的な絶縁が図られている。また、同様に図3(b)に示すように、第2内部電極層5には、電気的に絶縁される第1ビア導体6と電気的に接続される第2ビア導体7とが厚さ方向に貫通しており、第1ビア導体6が貫通する領域にクリアランスホール5aが形成されている。これにより、第2内部電極層5と第1ビア導体6との電気的な絶縁が図られている。これら、第1及び第2内部電極層4,5が誘電体層3を挟んで交互に積層されてコンデンサ1が構成されている。
Next, the relationship between the first and second
上記構造を有するコンデンサ1は、各要素の条件を適宜調整することにより、コンデンサ1の総体積に対し、金属含有層の体積の合計が45vol%以上95vol%以下の範囲を満たすように形成されている。各要素とは、コンデンサ1自体の体積(大きさ,厚み)、誘電体層3並びに第1及び第2内部電極層4,5の厚み、第1及び第2ビア導体6,7の直径及び個数、第1及び第2外部電極層8,9の面積及び厚み、第1及び第2ダミー電極層10,11の面積及び厚みである。また、金属含有層の体積とは、内層電極層の体積+表層電極層の体積+ビア導体の体積+ダミー電極層の体積である。なお、表層電極層及びダミー電極層の表面にCuメッキ層を形成した場合には、このCuメッキ層の体積も金属含有層に含む。さらに、金属含有層は、金属成分の比率が50vol%以上となるように形成されている。これにより、コンデンサ1は、弾性的な挙動が大きくなり、十分な柔軟性を備えたものとなる。
The
ここで、コンデンサの総体積に対して金属含有層が占める体積の合計の算出方法としては、コンデンサの密度(体積及び質量)から換算して算出することができる。すなわち、使用する材料によりそれぞれの密度が特定されるため、誘電体層及び金属含有層の体積比率を算出することができる。そして、金属含有層の体積の合計が45vol%以上95vol%以下の範囲となるコンデンサの密度範囲は、使用する材料により変動するが、例えば、誘電体層としてチタン酸バリウム、金属含有層としてニッケルを使用した場合には、その適切な密度範囲は6.6〜8.8g/cm3である。なお、金属含有層の体積算出方法としてコンデンサの断面を観察して金属含有層の体積を算出する方法などを採用してもよい。 Here, as a calculation method of the total volume occupied by the metal-containing layer with respect to the total volume of the capacitor, it can be calculated by converting from the density (volume and mass) of the capacitor. That is, since each density is specified by the material used, the volume ratio of the dielectric layer and the metal-containing layer can be calculated. The density range of the capacitor in which the total volume of the metal-containing layer is in the range of 45 vol% or more and 95 vol% or less varies depending on the material used. For example, barium titanate is used as the dielectric layer, and nickel is used as the metal-containing layer. When used, the appropriate density range is 6.6 to 8.8 g / cm 3 . A method for calculating the volume of the metal-containing layer by observing the cross section of the capacitor may be employed as a method for calculating the volume of the metal-containing layer.
また、本実施形態において、誘電体層としてチタン酸バリウム等のセラミック誘電体を挙げて説明しているが、この他にチタン酸ストロンチウム、チタン酸鉛などの誘電体セラミックスを好適に使用することができる。さらに樹脂誘電体層、セラミック−樹脂複合材料からなる誘電体層を挙げることができる。 In this embodiment, a ceramic dielectric such as barium titanate is described as the dielectric layer, but in addition to this, dielectric ceramics such as strontium titanate and lead titanate can be preferably used. it can. Further examples include a resin dielectric layer and a dielectric layer made of a ceramic-resin composite material.
金属含有層に用いられる金属材料は、ニッケルの他にモリブデン、タングステン、チタン、銅、銀等を挙げることができる。 Examples of the metal material used for the metal-containing layer include molybdenum, tungsten, titanium, copper, and silver in addition to nickel.
次に、上記構造を有するコンデンサ1を内蔵した多層配線基板100について説明する。図4は、多層配線基板100の断面構造を模式的に示すものである。多層配線基板100は、耐熱性樹脂板(たとえばビスマレイミド−トリアジン樹脂板)や、繊維強化樹脂板(たとえばガラス繊維強化エポキシ樹脂)等で構成された基板コア12の第1及び第2主表面MP1,MP2に、所定のパターンに配線金属層をなす第1及び第2コア導体層M1,M11がそれぞれ形成される。これら第1及び第2コア導体層M1,M11は基板コア12の第1及び第2主表面MP1,MP2を被覆する面導体パターンとして形成され、電源層または接地層として用いられるものである。他方、基板コア12には、ドリル等によりスルーホールが穿孔され、そのスルーホールには第1及び第2コア導体層M1,M11を互いに導通させるスルーホール導体30が形成されている。
Next, the
また、第1及び第2コア導体層M1,M11の表層には、熱硬化性樹脂組成物等にて構成された複数の絶縁樹脂層16(V1〜V4),26(V11〜V13)がそれぞれ形成されている。さらに、その絶縁樹脂層16(V1〜V4),26(V11〜V13)間にはそれぞれ金属配線を有する導体層M2〜M5,M12〜M14がCuメッキ等により形成されている。なお、第1及び第2コア導体層M1,M11と導体層M2,M12とは、それぞれビア導体34,35により層間接続がなされている。同様に、各導体層M2〜M5及び導体層M12〜M14とは、それぞれビア導体34,35により層間接続がなされている。なお、最表層に位置する絶縁樹脂層16(V4),26(V13)の表面に形成される導体層M4,M14は金属端子パッド25,27を有している。ビア導体34,35は、絶縁樹脂層16(V4),26(V13)に穿孔されたビアホールにCuメッキ等が充填されて形成された、所謂フィルドビアである。ビア導体34,35は、底面側にビア導体34,35と導通するように設けられたビアパッドと、ビアパッドと反対側にてビア導体34,35の開口周縁から外向きに張り出すビアランドとを有する、所謂コンフォーマルビア等であってもよい。
Further, on the surface layers of the first and second core conductor layers M1 and M11, a plurality of insulating resin layers 16 (V1 to V4) and 26 (V11 to V13) made of a thermosetting resin composition or the like are respectively provided. Is formed. Furthermore, between the insulating resin layers 16 (V1 to V4) and 26 (V11 to V13), conductor layers M2 to M5 and M12 to M14 having metal wirings are formed by Cu plating or the like. The first and second core conductor layers M1 and M11 and the conductor layers M2 and M12 are connected to each other by via
多層配線基板100は、基板コア12上に形成された絶縁樹脂層16(V2)の中央部分にコンデンサ1を内蔵している。コンデンサ1が絶縁樹脂層16(V2)の厚み内に配置されており、第1及び第2外部電極層8,9並びに第1及び第2ダミー電極層10,11が重なり合う絶縁樹脂層16と密着して形成されている。コンデンサ本体2の第1及び第2主表面2a,2b上には、ダミー電極層10,11が形成されているので、コンデンサ1の表裏両面は平坦となり、ひいては、絶縁樹脂層16(V2)を平坦とすることができ、安定したビルドアップ層を形成することができる。
The
基板コア12の第1主表面MP1においては、コア導体層M1、導体層M2〜M5、および絶縁樹脂層16(V1〜V4)が第1配線積層部L1を形成している。また、基板コア12の第2主表面MP2においては、コア導体層M11、導体層M12〜M14、および絶縁樹脂層26(V11〜V13)が第2配線積層部L2を形成している。いずれも、第1及び第2主表面CP1,CP2が絶縁樹脂層16にて形成されるように、絶縁樹脂層と導体層とが交互に積層されたものであり、該第1及び第2主表面CP1,CP2上には、複数の金属端子パッド25,27がそれぞれ形成されている。第1配線積層部L1側の金属端子パッド25は、集積回路チップなどをフリップチップ接続するための半田ランドを構成する。また、第2配線積層部L2側の金属端子パッド27は、多層配線基板100自体をマザーボード等にピングリッドアレイ(PGA)あるいはボールグリッドアレイ(BGA)により接続するための裏面ランド(PGAパッド、BGAパッド)として利用されるものである。
On the first main surface MP1 of the
半田ランドを構成する金属端子パッド25は多層配線基板100の第1主表面CP1の中央部分に格子点状(アレイ状)に配列され、各々その上に形成された半田バンプ21とともにチップ搭載部を形成している。また、裏面ランドを構成する金属端子パッド27も、第2主表面CP2に格子点状(アレイ状)に配列形成されている。そして、各最表層の導体層M4,M14上には、それぞれ、感光性または熱硬化性樹脂組成物よりなるソルダーレジスト層18,28(SR1,SR11)が形成されている。いずれも半田ランドを構成する金属端子パッド25あるいは裏面ランドを構成する金属端子パッド27を露出させるために、各金属端子パッド25,27に一対一に対応する形で露出孔18a,28aが形成されている。第1配線積層部L1側に形成されたソルダーレジスト層18の半田バンプ21は、たとえばSn−Ag、Sn−Cu、Sn−Ag−Cu、Sn−Sbなどの実質的にPbを含有しない半田にて作成することができる。他方、第2配線積層部L2側の金属端子パッド27は、ソルダーレジスト層28の露出孔28a内に露出するように作成されている。なお、多層配線基板100において信号伝送経路は、基板コア12の第1主表面MP1側(第1配線積層部L1側)に形成された金属端子パッド25から、第2主表面MP2側(第2配線積層部L2側)に形成された金属端子パッド27に至る形で形成される。
The
以上のように説明した多層配線基板100は、公知のビルドアップ法等により、基板コア12の第1及び第2主表面MP1,MP2に、第1及び第2配線積層部L1,L2をそれぞれ形成することにより製造することができる。なお、第1及び第2配線積層部L1,L2を形成するビルドアップ工程を行う前に、基板コア12に予めスルーホールを設け、そのスルーホール内にスルーホール導体30をCuメッキ等により形成する。以下、コンデンサ1の製造工程とともに具体的に説明する。
In the
まず、図5及び図6を参照しながら本発明の多層配線基板内蔵用コンデンサ1の製造方法について説明する。図5(5−1)に示すように、焼成後に誘電体層3となる焼成前のチタン酸バリウム等でなる誘電体シート41を用意し、その表面にスクリーン印刷等により焼成後に第1内部電極層4となるニッケル等でなる導電体層42を形成して第1セラミックグリーンシート40aを複数枚作製する。このとき、導電体層42は、焼成後にクリアランスホール4aとなる焼成前のクリアランスホール42aが所定パターンで形成されている。
First, a method for manufacturing the multilayer wiring board built-in
同様に、図5(5−2)に示すように、焼成後に誘電体層3となる焼成前のチタン酸バリウム等でなる誘電体シート43を用意し、その表面にスクリーン印刷等により焼成後に第2内部電極層5となる導電体層44を形成して第2セラミックグリーンシート40bを複数枚作製する。このとき、導電体層44は、焼成後にクリアランスホール5aとなる焼成前のクリアランスホール44aが所定パターンで形成されている。そして、第1セラミックグリーンシート40aに第2セラミックグリーンシート40bを積層する。
Similarly, as shown in FIG. 5 (5-2), a
続いて、図5(5−3)に示すように、複数枚作製した第1セラミックグリーンシート40aと第2セラミックグリーンシート40bとを交互になるように所定枚数積層していき、最後に導電体層を備えない誘電体シート40cを積層する。その後、この積層体を所定の条件で加圧して焼成後にコンデンサ本体2となるグリーン積層体45を作製する。
Subsequently, as shown in FIG. 5 (5-3), a predetermined number of the first ceramic
次に、図6(6−1)に示すように、グリーン積層体45に第1及び第2セラミックグリーンシート40a,40bに形成されたクリアランスホール42a,44aに対応する位置にレーザー等の方法で厚さ方向に貫通するビアホール46h,47hを穿孔する。
Next, as shown in FIG. 6 (6-1), the green
次に、図6(6−2)に示すように、穿孔したビアホール46h,47h内にニッケル等でなる導電性ペーストをスクリーン印刷等により圧入印刷して、焼成後に第1及び第2ビア導体6,7となる第1及び第2ビア導体46,47を形成する。さらに、グリーン積層体45の第1及び第2主表面45a,45bに焼成後に第1及び第2外部電極層8,9並びに第1及び第2ダミー電極層10,11となる第1及び第2外部導電体層48,49並びに第1及び第2ダミー導電体層50,51を形成する。具体的には、ニッケル等でなる導電性ペーストをスクリーン印刷等により第1及び第2外部電極層48,49並びに第1及び第2ダミー電極層50,51となる導電体層を形成する。その後、所定の条件で脱脂及び焼成を施して各要素が所定条件で形成されたコンデンサ1を作製する(図1参照)。また、第1及び第2外部電極層8,9並びに第1及び第2ダミー電極層10,11となる第1及び第2外部導電体層48,49並びに第1及び第2ダミー導電体層50,51は、所定の条件で脱脂及び焼成を施した後に、メタライズにより形成してもよい。また、第1及び第2ダミー電極層10、11となる第1及び第2ダミー導体50、51のみ、所定の条件で脱脂及び焼成を施した後にメタライズにより形成してもよい。
Next, as shown in FIG. 6 (6-2), a conductive paste made of nickel or the like is press-fitted into the drilled via
コンデンサ1は、例えば、次の手順により、第1配線積層部L1の内部に配置することが可能である。まず、基板コア12上にコア導体層M1及び絶縁樹脂層16(V1)を形成し、その基板コア12上に形成された絶縁樹脂層16(V1)上に、第1及び第2外部電極層8,9並びに第1及び第2ダミー電極層10,11が形成されたコンデンサ本体2を配置する。その後、コンデンサ本体2上に絶縁樹脂層16(V2)を配置し、これらを加熱しながら加圧する。これにより、コンデンサ本体2上の絶縁樹脂層16(V2)がコンデンサ本体2の側方に流動して、絶縁樹脂層16(V2)の厚み内にコンデンサ本体2が配置される。その後、導体層M2の直上に、コンデンサ本体2、第1及び第2外部電極層6,7並びに絶縁樹脂層16(V2)を貫通するようにビアホール46h,47hを形成し、これらのビアホール46h,47h内の導体層に接続されたビア導体34を形成して、コンデンサ1を完成させる。この場合にビア導体34は、例えば、熱硬化後にビア導体34となるビアペースト、もしくはメッキを用いることにより形成することができる。さらに、その後、コンデンサ1上に絶縁樹脂層16(V3)を形成する。
The
その後、公知のビルドアップ法により、絶縁樹脂層16及び導体層からなる第1配線積層部L1及びソルダーレジスト層18等を積層していくことができ、多層配線基板100を製造することができる(図4参照)。
Thereafter, the first wiring laminated portion L1, the solder resist
次に、本発明の別の実施形態について添付の図面を参照しつつ説明する。図7は本発明に係る別の例のコンデンサ61の斜視図、図8は、本発明に係る別の例のコンデンサ61の縦断面図を模式的に示すものである。
Next, another embodiment of the present invention will be described with reference to the accompanying drawings. FIG. 7 is a perspective view of another example of the
図7及び図8に示すように、コンデンサ61は、ニッケル等の導電性材料でなる金属箔(内部電極層)62と、チタン酸バリウムのような高誘電率セラミック等でなる第1及び第2誘電体層63,63と、ニッケル等の導電性材料でなる第1及び第2導体層(内部電極層)64,64とを備え、金属箔62の表裏両面に第1及び第2誘電体層63,63及び第1及び第2導体層64,64がこの順で積層され、金属箔62と第1及び第2導体層64,64とが電気的に絶縁された状態で形成されている。コンデンサ61は平面視が正方形状または長方形状である板状形態で形成されている。また、コンデンサ61には、平面視円形形状で厚さ方向に連通された連通孔65が所定パターンで複数設けられ、いくつかの異なる径を有し形成されている。各連通孔65は、金属箔62から第1及び第2誘電体層63,63、第1及び第2導体層64,64へ向かうほど段階的に径が大きく形成されており、連通孔65を含み第1及び第2誘電体層63,63と第1及び第2導体層64,64とが金属箔62を挟んで対称に形成されている。なお、第1及び第2誘電体層63,63並びに第1及び第2導体層64,64は、金属箔62の一面にのみ形成してもよいが、金属箔62の表裏両面に対称的に形成することで、例えば同時焼成時に金属箔62と第1及び第2誘電体層63,63との熱膨張係数の差によって起こり易い反りを抑制することができる。
As shown in FIGS. 7 and 8, the
本実施形態における上記構造を有するコンデンサ61は、各要素の条件を適宜調整することにより、コンデンサ61の総体積に対し、金属含有層の体積の合計が45vol%以上95vol%以下の範囲を満たすように形成することができる。ここで、各要素とは、コンデンサ61の体積(大きさ,厚み)、金属箔62の厚み、第1及び第2誘電体層63,63の厚み、並びに第1及び第2導体層64,64の厚みである。また、金属含有層の体積とは、金属箔62の体積+第1及び第2導体層64,64の体積である。さらに、金属含有層は、金属成分の比率が50vol%以上となるように形成することができる。これにより、コンデンサ本体61は、弾性的な挙動が大きくなり、十分な柔軟性を備えたものになる。なお、本実施形態において、後述するが、コンデンサ61は、例えば多層配線基板100(図4参照)の絶縁樹脂層16(V2)にコンデンサ61を配置して、一体的に内蔵(形成)することができる。
The
次に、図9を参照しながら本発明にかかる別の例のコンデンサ61の製造方法について説明する。まず、図9(9−1)に示すように、例えば150mm角の厚さ10μm以上40μm以下で形成されたニッケル等の金属箔62を用意し、エッチング等により貫通孔62aを所定パターンで形成する。
Next, another method for manufacturing the
続いて、貫通孔62aを備えた金属箔62の表裏両面に、150mm角の厚さ0.3μm以上10μm以下で形成された、焼成後に第1及び第2誘電体層63,63となる焼成前のチタン酸バリウムグリーンシートを積層し、所定の条件で圧着する。チタン酸バリウムグリーンシートは、公知のドクターブレード法によりポリエステル等のキャリアシート63s,63s上にチタン酸バリウムのスラリーの薄膜を形成し、その薄膜を乾燥することで得られる。チタン酸バリウムグリーンシートを金属箔62の表裏両面に積層後、所定の条件で圧着してキャリアシート63s,63sを剥離する。
Subsequently, before firing, the first and second dielectric layers 63 and 63 are formed on the front and back surfaces of the
さらに、図9(9−2)に示すように、第1及び第2誘電体層63,63の上に150mm角の厚さ0.3μm以上20μm以下で形成された、焼成後に第1及び第2導体層64,64となる焼成前のニッケルグリーンシートを積層する。ニッケルグリーンシートは、公知のドクターブレード法によりポリエステル等のキャリアシート64s,64s上にニッケルのスラリーの薄膜を形成し、その薄膜を乾燥することで得られる。チタン酸バリウムグリーンシートの表面にニッケルグリーンシートを積層後、所定の条件で圧着してキャリアシート64s,64sを剥離する(図9(9−3)参照)。なお、ニッケルグリーンシートを形成するスラリーの中に第1及び第2誘電体層63,63に含まれるチタン酸バリウム等のセラミック粉末を50vol%以下混入してもよい。第1及び第2導体層64,64に第1及び第2誘電体層63,63と同じ成分を混入することで、第1及び第2誘電体層63,63と第1及び第2導体層64,64とを同時焼成したときに、より密着性を向上させることができる。50vol%より多くセラミック粉末を混入した場合、焼成後に抵抗増大といった導電性低下や、柔軟性の低下などが生じる惧れがある。ここで、第1及び第2誘電体層63,63並びに第1及び第2導体層64,64は、これらを積層後に所定の条件で圧着して積層することもできる。
Further, as shown in FIG. 9 (9-2), the first and second dielectric layers 63, 63 are formed with a 150 mm square thickness of 0.3 μm to 20 μm. A nickel green sheet before firing to be the two
次に、図9(9−4)に示すように、第1及び第2誘電体層63,63並びに第1及び第2導体層64,64に金属箔62の貫通孔62aと対応する位置にレーザー等の方法で厚さ方向に貫通する貫通孔63a,63a及び貫通孔64a,64aを両面から穿孔する。
Next, as shown in FIG. 9 (9-4), the first and second dielectric layers 63 and 63 and the first and second conductor layers 64 and 64 are positioned at positions corresponding to the through
その後、得られた積層体を、所定の条件で脱脂及び焼成を施して図示しない切断機により例えば15mm角に切断し、所定パターンで形成された連通孔65を備えるコンデンサ61を作製する。
Thereafter, the obtained laminate is degreased and fired under predetermined conditions, and is cut into, for example, a 15 mm square by a cutting machine (not shown) to produce a
次に、得られたコンデンサ61を、公知のビルドアップ法等により形成した多層配線基板100の第1配線積層部L1内の所定位置に設置(マウント)する。
Next, the obtained
その後、さらに公知のビルドアップ法により、絶縁樹脂層及び導体層からなる第1配線積層部L1及びソルダーレジスト層18等を積層していくことができ、多層配線基板100(図4参照)を製造することができる。なお、図4における多層配線基板100に内蔵されたコンデンサ1は、先に述べた実施形態における誘電体層と内部電極層とを交互に積層したコンデンサ1であり、本実施形態におけるコンデンサ61とは構造がことなるが、例えば、次の手順により多層配線基板100にコンデンサ61を内蔵することができる。
Thereafter, the first wiring laminated portion L1 made of the insulating resin layer and the conductor layer, the solder resist
コンデンサ61は、第1配線積層部L1の内部に配置することが可能である。まず、基板コア12上に形成された絶縁樹脂層16(V2)上に、コンデンサ61を配置する。その後、コンデンサ61上にさらに絶縁樹脂層16(V2)を配置し、これらを加熱しながら加圧する。これにより、コンデンサ61上の絶縁樹脂層16(V2)がコンデンサ61の側方に流動して、絶縁樹脂層16の厚み内にコンデンサ61が配置される。その後、導体層M1の直上に、絶縁樹脂層16(V1,V2)、コンデンサ61を貫通するようなビアホールを形成し、そのビアホール内の導体層に接続されたビア導体34を形成して、コンデンサ61を電気的に接続して完成させる。この場合のビア導体34は、例えば、熱硬化後にビア導体34となるビアペースト、もしくはメッキを用いることにより形成することができる。さらにその後、コンデンサ61上に絶縁樹脂層16(V3)を形成する。
The
本発明の効果を確認するために、実施例1ないし3及び比較例1のサンプルを作製し、以下の実験を行った。 In order to confirm the effect of the present invention, samples of Examples 1 to 3 and Comparative Example 1 were prepared, and the following experiment was performed.
(実施例1)
上述したコンデンサ1(図1参照)に示すビアアレイ型端子の構造をなすコンデンサを外観寸法が15mm×15mm、厚さが83.5μmで4隅に面取り部を設けて作製した。まず、通常用いられるシート積層法により、厚さ4.5μmのチタン酸バリウムでなる誘電体層と、ニッケルをチタン酸バリウムとの体積割合が6:4となるように混合した厚さ2μmの内部電極層とを、表裏両面の最表層に誘電体層が位置するように誘電体層を7層、内部電極層を6層となるように交互に積層した。次に、前述した工程により、厚さ方向に貫通する直径100μmのビア導体を所定パターンで500本形成し、その積層体の表裏表面に厚さ20μmの直径200μmの外部電極層及びダミー電極層を形成した。このときの金属含有層の体積割合は、コンデンサ全体の体積(誘電体層の体積+金属含有層の体積)の54vol%(45vol%以上95vol%以下)であった。
Example 1
A capacitor having the structure of the via array type terminal shown in the capacitor 1 (see FIG. 1) described above was manufactured by providing the external dimensions of 15 mm × 15 mm, the thickness of 83.5 μm, and chamfered portions at the four corners. First, a 2 μm thick internal layer in which a dielectric layer made of barium titanate having a thickness of 4.5 μm and nickel is mixed so that the volume ratio of barium titanate is 6: 4 by a commonly used sheet lamination method. The electrode layers were alternately laminated so that seven dielectric layers and six internal electrode layers were formed such that the dielectric layers were located on the outermost layers of the front and back surfaces. Next, 500 via conductors having a diameter of 100 μm penetrating in the thickness direction are formed in a predetermined pattern by the above-described process, and an external electrode layer and a dummy electrode layer having a thickness of 20 μm and a diameter of 200 μm are formed on the front and back surfaces of the laminate. Formed. The volume ratio of the metal-containing layer at this time was 54 vol% (45 vol% or more and 95 vol% or less) of the entire capacitor volume (dielectric layer volume + metal containing layer volume).
(実施例2)
実施例1と同様に、ビアアレイ型端子の構造をなすコンデンサを外観寸法が15mm×15mm、厚さが83.5μmで4隅に面取り部を設けて作製した。まず、通常用いられるシート積層法により、厚さ4.5μmのチタン酸バリウムでなる誘電体層と、ニッケルをチタン酸バリウムとの体積割合が9:1となるように混合した厚さ2μmの内部電極層とを、表裏両面の最表層に誘電体層が位置するように誘電体層を7層、内部電極層を6層となるように交互に積層した。次に、前述した工程により、厚さ方向に貫通する直径100μmのビア導体を所定パターンで500本形成し、その積層体の表裏表面に厚さ20μmの直径200μmの外部電極層及びダミー電極層を形成した。このときの金属含有層の体積割合は、コンデンサ全体の体積(誘電体層の体積+金属含有層の体積)の54vol%(45vol%以上95vol%以下)であった。
(Example 2)
In the same manner as in Example 1, a capacitor having a via array type terminal structure was manufactured with external dimensions of 15 mm × 15 mm, thickness of 83.5 μm, and chamfered portions at four corners. First, a 2 μm thick internal layer in which a dielectric layer made of barium titanate having a thickness of 4.5 μm and nickel is mixed so that the volume ratio of barium titanate is 9: 1 by a commonly used sheet lamination method. The electrode layers were alternately laminated so that seven dielectric layers and six internal electrode layers were formed such that the dielectric layers were located on the outermost layers of the front and back surfaces. Next, 500 via conductors having a diameter of 100 μm penetrating in the thickness direction are formed in a predetermined pattern by the above-described process, and an external electrode layer and a dummy electrode layer having a thickness of 20 μm and a diameter of 200 μm are formed on the front and back surfaces of the laminate. Formed. The volume ratio of the metal-containing layer at this time was 54 vol% (45 vol% or more and 95 vol% or less) of the entire capacitor volume (dielectric layer volume + metal containing layer volume).
(実施例3)
上述したコンデンサ61(図7参照)に示すビアアレイ型端子の構造をなすコンデンサを外観寸法が15mm×15mm、厚さが60μmで作製した。まず、エッチングにより直径70μm以上200μm以下の貫通孔を形成した厚さ30μmのニッケル箔を用意し、そのニッケル箔の表裏表面に厚さ5μmのチタン酸バリウムでなる誘電体層を積層後、さらにその上層にニッケルをチタン酸バリウムとの体積割合が6:4となるように混合した厚さ10μmの導体層を積層した。誘電体層と導体層との2層に跨って厚さ方向に貫通する直径150μmのビアを所定パターンで500本形成した。その後、得られた積層体を所定の条件で焼成し、コンデンサ本体を作製した。このときの金属含有層の体積割合は、コンデンサ全体の体積(誘電体層の体積+金属含有層の体積)の84vol%(45vol%以上95vol%以下)であった。
(Example 3)
A capacitor having a via array type terminal structure shown in the capacitor 61 (see FIG. 7) described above was manufactured with an external dimension of 15 mm × 15 mm and a thickness of 60 μm. First, a nickel foil having a thickness of 30 μm in which through holes having a diameter of 70 μm or more and 200 μm or less are formed by etching is prepared, and a dielectric layer made of barium titanate having a thickness of 5 μm is laminated on the front and back surfaces of the nickel foil, and further, A conductor layer having a thickness of 10 μm in which nickel was mixed so that the volume ratio of barium titanate to 6: 4 was laminated on the upper layer. 500 vias with a diameter of 150 μm penetrating in the thickness direction across two layers of the dielectric layer and the conductor layer were formed in a predetermined pattern. Thereafter, the obtained laminate was fired under predetermined conditions to produce a capacitor body. The volume ratio of the metal-containing layer at this time was 84 vol% (45 vol% or more and 95 vol% or less) of the entire capacitor volume (dielectric layer volume + metal containing layer volume).
(比較例1)
比較例として図10に示すように、実施例1と同様に、ビアアレイ型端子の構造をなすコンデンサを外観寸法が15mm×15mm、厚さが79.5μmで作製した。まず、通常用いられるシート積層法により、厚さ4.5μmのチタン酸バリウムでなる誘電体層と、ニッケルをチタン酸バリウムとの体積割合が6:4となるように混合した厚さ2μmの内部電極層とを、誘電体層を7層、内部電極層を4層で中央で交互になるように、かつ、表裏両面の最表層に誘電体層が位置するように積層した。次に、前述した工程により、厚さ方向に貫通する直径100μmのビア導体を所定パターンで500本形成し、その積層体の表裏表面に厚さ20μmの直径200μmの外部電極層を形成した。このときの金属含有層の体積割合は、コンデンサ全体の体積(誘電体層の体積+金属含有層の体積)の26vol%(45vol%より下)であった。なお、図10において、前述した実施形態と同一の機能を有する部分には同一の符号を付して詳細な説明を省略する。
(Comparative Example 1)
As a comparative example, as shown in FIG. 10, as in Example 1, a capacitor having a via array type terminal structure was manufactured with an external dimension of 15 mm × 15 mm and a thickness of 79.5 μm. First, a 2 μm thick internal layer in which a dielectric layer made of barium titanate having a thickness of 4.5 μm and nickel is mixed so that the volume ratio of barium titanate is 6: 4 by a commonly used sheet lamination method. The electrode layers were laminated so that seven dielectric layers and four internal electrode layers were alternately arranged at the center, and the dielectric layers were positioned on the outermost layers on both the front and back surfaces. Next, 500 via conductors having a diameter of 100 μm penetrating in the thickness direction were formed in a predetermined pattern by the above-described process, and an external electrode layer having a thickness of 20 μm and a diameter of 200 μm was formed on the front and back surfaces of the laminate. The volume ratio of the metal-containing layer at this time was 26 vol% (below 45 vol%) of the entire capacitor volume (dielectric layer volume + metal-containing layer volume). In FIG. 10, parts having the same functions as those of the above-described embodiment are denoted by the same reference numerals, and detailed description thereof is omitted.
以上の条件で作製した実施例1〜3及び比較例を次の実験を行い、評価した。 The following experiments were performed and evaluated for Examples 1 to 3 and Comparative Examples prepared under the above conditions.
(1)曲げテスト
得られた各サンプルの曲げ強度を測定するために、図11の測定方法を示す概念図に示すように、さまざまな曲率半径Rの曲面(曲率)で形成された押圧面60aを有する治具60を、数種作製し、各サンプルの面が押圧面60aに沿った状態となるまで押し当て、その押し当てた治具60の曲率半径R及びサンプルの面方向における直線長さWに対し厚さ方向における曲げ距離dを記録及び測定した。なお、可能曲げ曲率半径R及び可能曲げ距離dは、その後に破壊しているか否かで判断した。
(1) Bending test In order to measure the bending strength of each sample obtained, as shown in the conceptual diagram showing the measuring method in FIG. 11, the
(2)耐荷重試験
樹脂絶縁層をラミネートする際にプレスにより加圧を行い、コンデンサにクラックの発生があるか否かを判断し、その後、電気的特性(コンデンサ容量、耐電圧)を評価した。
(2) Load-bearing test When laminating the resin insulation layer, pressurization was performed with a press to determine whether or not the capacitor had cracks, and then the electrical characteristics (capacitor capacity, withstand voltage) were evaluated. .
(3)信頼性試験
作製したコンデンサ内蔵基板を−55°Cの液槽と+125°Cとの液槽に1000サイクル交互に漬けて熱衝撃試験を行い、試験前後の容量値及び抵抗値を測定した。試験前後での容量値及び抵抗値の変化はなかった。
(3) Reliability test The produced capacitor built-in substrate is immersed in a -55 ° C liquid tank and + 125 ° C liquid tank alternately for 1000 cycles to conduct a thermal shock test, and the capacitance value and resistance value before and after the test are measured. did. There was no change in capacitance and resistance before and after the test.
次に、実施例1ないし3及び比較例1におけるそれぞれの試験結果を表1に示す。 Next, Table 1 shows the test results in Examples 1 to 3 and Comparative Example 1.
実験結果として、表1に示すように、実施例1においては、押圧面60aの曲率半径Rが550mmの治具60を押し当てたときに、サンプルの面方向の直線距離Wが15mmに対し厚さ方向の曲げ距離dが0.2mmまで曲げることが可能であった。また、曲げた後もコンデンサ自体にクラックの発生、電気特性の低下は認められなかった。このコンデンサを用いて、絶縁樹脂層をラミネートする際のプレス圧で耐荷重試験を行ったところ、コンデンサにクラックの発生は無く、また電気特性(コンデンサ容量、耐電圧)も耐荷重試験前後で変化が無かった。本コンデンサを多層配線基板のビルドアップ工程において絶縁樹脂層間に配置、埋め込みを行ったがコンデンサにクラックの発生が無く内蔵が可能であった。また、熱衝撃試験等の信頼性評価も問題がなかった。
As a result of the experiment, as shown in Table 1, in Example 1, when the
実施例2においては、押圧面60aの曲率半径Rが400mmの治具60を押し当てたときに、サンプルの面方向の直線距離Wが15mmに対し厚さ方向の曲げ距離dが0.3mmまで曲げることが可能であった。また、曲げた後もコンデンサ自体にクラックの発生、電気特性の低下は認められなかった。このコンデンサを用いて、絶縁樹脂層をラミネートする際のプレス圧で耐荷重試験を行ったところ、コンデンサにクラックの発生は無く、また電気特性(コンデンサ容量、耐電圧)も耐荷重試験前後で変化が無かった。本コンデンサを多層配線基板のビルドアップ工程において絶縁樹脂層間に配置、埋め込みを行ったがコンデンサにクラックの発生が無く内蔵が可能であった。また、熱衝撃試験等の信頼性評価も問題がなかった。
In Example 2, when the
実施例3においては、押圧面60aの曲率半径Rが21.5mmの治具60を押し当てたときに、サンプルの面方向の直線距離Wが15mmに対し厚さ方向の曲げ距離dが5mmまで曲げることが可能であった。また、曲げた後もコンデンサ自体にクラックの発生、電気特性の低下は認められなかった。このコンデンサを用いて、絶縁樹脂層をラミネートする際のプレス圧で耐荷重試験を行ったところ、コンデンサにクラックの発生は無く、また電気特性(コンデンサ容量、耐電圧)も耐荷重試験前後で変化が無かった。本コンデンサを多層配線基板のビルドアップ工程において絶縁樹脂層間に配置、埋め込みを行ったがコンデンサにクラックの発生が無く内蔵が可能であった。また、熱衝撃試験等の信頼性評価も問題がなかった。
In Example 3, when the
比較例1においては、押圧面60aの曲率半径Rが2250mmの治具60を押し当てたときに、サンプルの面方向の直線距離Wが15mmに対し厚さ方向の曲げ距離dが0.05mmまでしか曲げることができなかった。また、曲げた後はコンデンサ自体にクラックの発生、電気特性の低下が認められた。このコンデンサを用いて、絶縁樹脂層をラミネートする際のプレス圧で耐荷重試験を行ったところ、コンデンサにクラックの発生し、電気特性(コンデンサ容量、耐電圧)も低下が認められた。
In Comparative Example 1, when the
以上のように、実施例1ないし3において信頼性のあるコンデンサを得ることができた。すなわち、コンデンサ自体の総体積に対し、コンデンサ内に含まれる金属含有層の体積が45vol%以上95vol%以下の範囲とすることで柔軟性を付与することができた。具体的には、コンデンサの曲率半径700mm以下(20mm以上550mm以下)となる範囲内で弾性変形可能となる曲げ強度を有している。これにより、多層配線基板に内蔵させた場合に多層配線基板の反りや変形等により起こる機械的、熱的応力に耐えてひび割れなどの発生を防止することができ、電気特性の低下もなく信頼性を確保することができた。一方、比較例1では、金属含有層の体積割合が不足して柔軟性を有しておらず、殆ど曲がることなくクラックが発生した。 As described above, it was possible to obtain a reliable capacitor in Examples 1 to 3. That is, flexibility could be imparted by setting the volume of the metal-containing layer contained in the capacitor in the range of 45 vol% or more and 95 vol% or less with respect to the total volume of the capacitor itself. Specifically, it has a bending strength that enables elastic deformation within a range where the radius of curvature of the capacitor is 700 mm or less (20 mm or more and 550 mm or less). This makes it possible to withstand mechanical and thermal stresses caused by warping or deformation of the multilayer wiring board when it is built in the multilayer wiring board, and to prevent the occurrence of cracks, etc. Was able to secure. On the other hand, in Comparative Example 1, the volume ratio of the metal-containing layer was insufficient and did not have flexibility, and cracks occurred with almost no bending.
なお、本発明において、上記実施例に限定されるものではなく、ビルドアップ層の絶縁樹脂層に内蔵するものに限らず、多層配線基板の中核をなす基板コアに埋設等して配置することもでき、目的、用途に応じて本発明の範囲内で種々変更した実施例とすることもできる。 In the present invention, the present invention is not limited to the above embodiment, and is not limited to being built in the insulating resin layer of the build-up layer, but may be embedded in a substrate core forming the core of the multilayer wiring board. It is possible to provide various modified examples within the scope of the present invention according to the purpose and application.
1,61 多層配線基板内蔵用コンデンサ
2, コンデンサ本体
3,63 誘電体層
4,5,62,64 内部電極層
6,7, ビア導体
8,9 外部電極層
10,11 ダミー電極層
12 基板コア
16,26 絶縁樹脂層
18,28 ソルダーレジスト層
25,27 金属端子パッド
30 スルーホール
34,35 ビア導体
100 多層配線基板
DESCRIPTION OF
Claims (6)
前記コンデンサ自体の総体積に対し、該コンデンサ内に含まれる金属含有層の体積が45vol%以上95vol%以下の範囲であることを特徴とする多層配線基板内蔵用コンデンサ。 A capacitor for built-in multilayer wiring board,
The multilayer wiring board built-in capacitor, wherein the volume of the metal-containing layer contained in the capacitor is in the range of 45 vol% to 95 vol% with respect to the total volume of the capacitor itself.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006281379A JP5006613B2 (en) | 2006-02-09 | 2006-10-16 | Multilayer wiring board built-in capacitor and multilayer wiring board with the built-in capacitor |
US11/603,161 US7580240B2 (en) | 2005-11-24 | 2006-11-22 | Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006032984 | 2006-02-09 | ||
JP2006032984 | 2006-02-09 | ||
JP2006281379A JP5006613B2 (en) | 2006-02-09 | 2006-10-16 | Multilayer wiring board built-in capacitor and multilayer wiring board with the built-in capacitor |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007243141A true JP2007243141A (en) | 2007-09-20 |
JP5006613B2 JP5006613B2 (en) | 2012-08-22 |
Family
ID=38588333
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006281379A Expired - Fee Related JP5006613B2 (en) | 2005-11-24 | 2006-10-16 | Multilayer wiring board built-in capacitor and multilayer wiring board with the built-in capacitor |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5006613B2 (en) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH057063A (en) * | 1990-11-22 | 1993-01-14 | Juichiro Ozawa | Wiring board with built-in capacitor and manufacture thereof |
JPH10189385A (en) * | 1996-12-26 | 1998-07-21 | Kyocera Corp | Multilayer ceramic capacitor |
JP2002164253A (en) * | 2000-08-24 | 2002-06-07 | Oak Mitsui Inc | Capacitor material provided with thin dielectric layer used for formation of capacitor layer embedded in electronic component, and its manufacturing method |
JP3358764B2 (en) * | 1994-11-01 | 2002-12-24 | ティーディーケイ株式会社 | Flexible support for applying ceramic paint and method for producing ceramic electronic component |
JP2004134806A (en) * | 2002-10-11 | 2004-04-30 | E I Du Pont De Nemours & Co | Ceramic capacitor baked at same time, and method for forming ceramic capacitor to use in printed circuit board |
JP2004172305A (en) * | 2002-11-19 | 2004-06-17 | Kyocera Corp | Multilayer wiring board |
-
2006
- 2006-10-16 JP JP2006281379A patent/JP5006613B2/en not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH057063A (en) * | 1990-11-22 | 1993-01-14 | Juichiro Ozawa | Wiring board with built-in capacitor and manufacture thereof |
JP3358764B2 (en) * | 1994-11-01 | 2002-12-24 | ティーディーケイ株式会社 | Flexible support for applying ceramic paint and method for producing ceramic electronic component |
JPH10189385A (en) * | 1996-12-26 | 1998-07-21 | Kyocera Corp | Multilayer ceramic capacitor |
JP2002164253A (en) * | 2000-08-24 | 2002-06-07 | Oak Mitsui Inc | Capacitor material provided with thin dielectric layer used for formation of capacitor layer embedded in electronic component, and its manufacturing method |
JP2004134806A (en) * | 2002-10-11 | 2004-04-30 | E I Du Pont De Nemours & Co | Ceramic capacitor baked at same time, and method for forming ceramic capacitor to use in printed circuit board |
JP2004172305A (en) * | 2002-11-19 | 2004-06-17 | Kyocera Corp | Multilayer wiring board |
Also Published As
Publication number | Publication date |
---|---|
JP5006613B2 (en) | 2012-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7580240B2 (en) | Via array capacitor, wiring board incorporating a via array capacitor, and method of manufacturing the same | |
US7932471B2 (en) | Capacitor for incorporation in wiring board, wiring board, method of manufacturing wiring board, and ceramic chip for embedment | |
US7327554B2 (en) | Assembly of semiconductor device, interposer and substrate | |
US7317165B2 (en) | Intermediate substrate, intermediate substrate with semiconductor element, substrate with intermediate substrate, and structure having semiconductor element, intermediate substrate and substrate | |
JP4310467B2 (en) | Composite multilayer substrate and manufacturing method thereof | |
US7750248B2 (en) | Dielectric lamination structure, manufacturing method of a dielectric lamination structure, and wiring board including a dielectric lamination structure | |
JP5042049B2 (en) | Capacitor, wiring board | |
US20160323996A1 (en) | Multilayer circuit board and inspection apparatus including the same | |
WO2005071744A1 (en) | Multilayer electronic part and structure for mounting multilayer electronic part | |
US20100236822A1 (en) | Wiring board and method for manufacturing the same | |
JP2004266074A (en) | Wiring board | |
JP2023071984A (en) | Wiring board, electronic device, and electronic module | |
JP4825103B2 (en) | Dielectric laminated structure and wiring board | |
JP5006613B2 (en) | Multilayer wiring board built-in capacitor and multilayer wiring board with the built-in capacitor | |
JP2011124257A (en) | Component built in wiring board, method of manufacturing the same, and the wiring board | |
JP7540610B2 (en) | Modules and semiconductor composite equipment | |
JP4841234B2 (en) | Manufacturing method of wiring substrate with built-in via array capacitor | |
JP3909285B2 (en) | Wiring board | |
WO2023100630A1 (en) | Module and semiconductor composite device | |
JP2010263056A (en) | Circuit board, circuit board with bump, and electronic device | |
JP4405253B2 (en) | Relay board, relay board with semiconductor element, board with relay board, structure comprising semiconductor element, relay board and board | |
JP5388677B2 (en) | Capacitor, method for manufacturing the same, and wiring board | |
JP5897241B2 (en) | Component built-in wiring board | |
JP5283492B2 (en) | Wiring board | |
JP3872402B2 (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090828 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110902 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111024 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111123 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120227 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120305 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120501 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120525 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |