JP2007241950A - Highly accurate clock trigger continuous delay device - Google Patents
Highly accurate clock trigger continuous delay device Download PDFInfo
- Publication number
- JP2007241950A JP2007241950A JP2006067346A JP2006067346A JP2007241950A JP 2007241950 A JP2007241950 A JP 2007241950A JP 2006067346 A JP2006067346 A JP 2006067346A JP 2006067346 A JP2006067346 A JP 2006067346A JP 2007241950 A JP2007241950 A JP 2007241950A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- delay
- clock
- quadrature modulator
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims abstract description 30
- 230000001360 synchronised effect Effects 0.000 claims abstract description 13
- 230000003111 delayed effect Effects 0.000 description 9
- 230000005469 synchrotron radiation Effects 0.000 description 8
- 238000002474 experimental method Methods 0.000 description 6
- 230000003287 optical effect Effects 0.000 description 6
- 239000000523 sample Substances 0.000 description 4
- 230000005855 radiation Effects 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 230000010363 phase shift Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000004611 spectroscopical analysis Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000010408 sweeping Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Images
Landscapes
- Pulse Circuits (AREA)
Abstract
Description
本発明は、基準クロックに対して高い精度で同期したクロック信号やトリガ信号を発生させる必要のある分野で使用できる、クロック信号およびトリガ信号遅延装置で、特にこれは複数の超短パルスレーザー間のタイミング制御、加速器の様々なトリガタイミング制御に用いることができる。 The present invention relates to a clock signal and trigger signal delay device that can be used in a field where a clock signal or trigger signal synchronized with a reference clock with high accuracy needs to be generated. It can be used for timing control and various trigger timing control of accelerators.
近年、基準クロックに対して高い精度で同期したクロック信号およびトリガ信号を生成するという要求がレーザーを用いた実験の分野や加速器の分野で出されている(特許文献1)。 In recent years, there has been a demand for generating a clock signal and a trigger signal synchronized with a reference clock with high accuracy in the field of experiments using lasers and the field of accelerators (Patent Document 1).
(1)基準クロックとパルスレーザーとの同期実験における遅延について
物質の特性を調べるために、パルスレーザーで物質を励起し、放射光で励起状態を観測する実験が行われている。このとき、励起させるパルスレーザーと観測を行う放射光の時間間隔を変える必要がある。放射光は基準クロックに同期したタイミングで供給されており、実験者が変更することができない。そのためパルスレーザーの照射タイミングを変更する必要がある。モードロック方式により発振する超短パルスレーザーの出力タイミングを制御するには、光速度を共振器長の2倍で割った周波数のトリガ信号を超短パルスレーザーに与える必要がある。一般的には、共振器長は1メートル程度であり、その結果トリガ信号の周波数はメガヘルツの帯域になる。メガヘルツ帯域の信号に時間遅延を与える従来方法は以下の通りである。
(1) About the delay in the synchronous experiment of the reference clock and the pulse laser In order to investigate the characteristics of the substance, an experiment is conducted in which the substance is excited with a pulse laser and the excited state is observed with synchrotron radiation. At this time, it is necessary to change the time interval between the pulse laser to be excited and the radiation light to be observed. The emitted light is supplied at a timing synchronized with the reference clock and cannot be changed by the experimenter. Therefore, it is necessary to change the irradiation timing of the pulse laser. In order to control the output timing of the ultrashort pulse laser oscillated by the mode lock method, it is necessary to give the ultrashort pulse laser a trigger signal having a frequency obtained by dividing the light velocity by twice the resonator length. In general, the resonator length is about 1 meter, and as a result, the frequency of the trigger signal is in the megahertz band. A conventional method for giving a time delay to a signal in the megahertz band is as follows.
a.ケーブル型遅延器による方法。この方法では、長さの異なったレーザークロック用ケーブルを機械スイッチで切り替える。しかし、この方法では、微少な遅延量(たとえば5psなど)の設定変更が困難であり、又切替の際に、パルスレーザー発振が一時的に不安定になる。さらに切替のステップによっては遅延量が要求される設定と異なってしまうという問題点がある。 a. Cable type delay method. In this method, laser clock cables having different lengths are switched by a mechanical switch. However, with this method, it is difficult to change the setting of a minute delay amount (for example, 5 ps), and pulse laser oscillation becomes unstable temporarily during switching. Furthermore, there is a problem that the delay amount differs from the required setting depending on the switching step.
b.トロンボーン型遅延器による方法。この方法では、同軸構造の導波管の長さを機械的に変更して遅延量を可変させる。しかし、この方法では、可変範囲が狭いという問題点がある。 b. A method using a trombone delay device. In this method, the amount of delay is varied by mechanically changing the length of the coaxial waveguide. However, this method has a problem that the variable range is narrow.
c.光遅延による方法。この方法では、レーザー共振器の光路中に余分に折り返す部分をつくり、その往復距離を調整することにより、光到達時間を高精度に可変させることができる。しかし、この方法では、大きな遅延をかける際に、光路の光軸調整の精度が悪いと、光のスポットがずれるという問題点がある。 c. Method by optical delay. In this method, the light arrival time can be varied with high accuracy by creating an extra folding portion in the optical path of the laser resonator and adjusting the reciprocation distance. However, this method has a problem that, when applying a large delay, the light spot shifts if the accuracy of the optical axis adjustment of the optical path is poor.
(2)加速器で使用するトリガにおける遅延について
加速器のパルス磁石、パルス高周波発生装置、モニター機器などへのトリガ信号は、基準高周波クロックに対して高い精度で同期がとられている必要がある。これらへのトリガ信号の発生には従来上記a. b.の方法および以下の方式が用いられている。
(2) About the delay in the trigger used in the accelerator The trigger signal to the pulse magnet of the accelerator, the pulse high-frequency generator, the monitor device, etc. needs to be synchronized with high accuracy with respect to the reference high-frequency clock. Conventionally, the above-described ab method and the following method are used to generate a trigger signal.
d.カウンタ型遅延器による方法。この方法では、クロックをロジックカウンタで計数し、設定値となった時点で遅延トリガ信号を出力する。しかし、この方法では、クロック周期以下の遅延量の設定ができないという問題点がある。
複数の超短パルスレーザー光源を外部トリガにより制御して使用する場合、又は加速器電源等で用いられるトリガを制御する場合、従来、上記a,b,c,dに記載の方法が存在しているが、それにはそれぞれ問題点があった。本発明は、以下の方法によりかかる問題点を解決することを目的としている。 When a plurality of ultrashort pulse laser light sources are used by being controlled by an external trigger, or when a trigger used in an accelerator power source or the like is controlled, the methods described in the above a, b, c, and d exist conventionally. But each had its own problems. An object of the present invention is to solve such problems by the following method.
本発明は、図1に示されるように、直交変調器(任意の位相遅延を与える回路)200と組み合わせたコントローラ300およびカウンタ400を用いて基準クロックに同期したパルス信号501に対し任意の遅延時間のパルス信号410および遅延クロック信号411を高精度で発生させる方法において、前記コントローラから前記直交変調器に入力する制御信号を連続的に変化させて基準クロックの周期内のまたは周期を超えた連続的な任意の遅延量の設定を行う、前記方法である。
As shown in FIG. 1, the present invention uses an arbitrary delay time for a
本発明の他の発明は、図3に示されるように、スタート信号601を直交変調器200と組み合わせたカウンタ400を用いて任意に高精度で連続的に遅延させる方法において、カウンタへの入力クロック信号として直交変調器を用いて位相変調を与えた信号216を用いることにより、基準クロック周期以下の遅延時間設定分解能を有するパルス遅延回路を高い精度で実現する方法である。
As shown in FIG. 3, another invention of the present invention uses an input clock to a counter in a method of delaying a start signal 601 continuously with an arbitrarily high accuracy using a counter 400 combined with a quadrature modulator 200. This is a method for realizing a pulse delay circuit having a delay time setting resolution equal to or less than a reference clock period with high accuracy by using a
本発明は、次の数式を使用することによる制御操作により上記問題点を解決するものである。
基本概念を簡単な式で表現する。
基準高周波クロック信号を
The present invention solves the above problems by a control operation using the following mathematical formula.
Express basic concepts with simple formulas.
Reference high frequency clock signal
とする。ここで、fは周波数、
で与えられる。上式は、 Given in. The above formula is
と書くことができ、結局、この遅れた信号は位相を
高周波に対して任意の位相遅延を与える回路として直交変調器(例えば製品名:Hittite HMC525LC4)がある。図1に含まれている直交変調器(同相信号及び直交信号成分を入力し、直交変調された送信信号を出力する機器)200では、基準クロック100からのクロック信号に対し分配器201を用いて同相の信号210と90度の位相差を持つ信号211を作る。同相信号210は乗算器202により、D/A変換器I(デジタル信号をアナログ信号に変換する装置)205の出力212と掛け合わされる。同様に90度ずれた信号211は乗算器203によりD/A変換器Q206の出力213と掛け合わされる。こうして得られた2つの乗算信号は合成器204によって足しあわされる。信号212の電圧がcos(θ)に比例した電圧、信号213の電圧がsin(θ)に比例した電圧である条件においては、この足しあわされた信号216は、元の基準クロック100の出力とはθだけずれた位相で基準クロックと同じ周波数で振動する信号となる。この信号216を、M回(Mは整数)カウントするごとにパルスを出力するカウンタ400に入力すると、カウンタからは基準クロックをMで分周したパルス信号410(レーザークロック用)が出力される。Mで分周とは、Mを整数としてカウンタでM回クロックを計数するたびにパルス出力を出すことである。
After all, this delayed signal is the phase
There is a quadrature modulator (for example, product name: Hittite HMC525LC4) as a circuit that gives an arbitrary phase delay to a high frequency. In the quadrature modulator 200 (apparatus that inputs in-phase signals and quadrature signal components and outputs a quadrature-modulated transmission signal) 200 included in FIG. 1, a distributor 201 is used for the clock signal from the reference clock 100. Thus, a
一方、放射光は、基準クロックからのクロック信号を直接カウンタ500でM分周した信号501で模擬的に表される。信号410と信号501の間の時間差はθを2πで割ったものにクロック周期を乗じた値となる。通常、設定位相の範囲は0から360度の間の値を用いるが、カウンタの分周比Mが1よりも大きい場合には0から360M度までの値が意味を持ち、上記パルス信号410と信号501の2つの信号の時間差はθを0から360M度の範囲で変化させることにより、遅延時間を0から基準クロックの周期のM倍までの範囲で連続的に変化させることが可能となる。
On the other hand, the emitted light is simulated by a
本発明においては、直交変調器を通過したクロック信号をカウンタで計数し遅延信号を得る。遅延時間変更量をクロック信号の周期で割って2pを乗じた値だけ直交変調器の位相を変化させる。直交変調器ではクロックの整数回転を含み任意の位相を発生することができるため、クロック信号の周期よりも微細な単位で遅延量の設定ができる。また、位相の安定度はその位相回転数によらず一定なので、大きな時間遅延に対しても精度が悪化しない。この回路は、コンパクトな集積回路のみで構成することができ、場所をとらない。また光遅延のようにレーザーの光軸が変わる心配もなく、複数の超短パルスレーザーや、高周波で駆動されている光源からの光を、試料や製品に時間制御して照射することができる。 In the present invention, the clock signal that has passed through the quadrature modulator is counted by a counter to obtain a delayed signal. The phase of the quadrature modulator is changed by a value obtained by dividing the delay time change amount by the period of the clock signal and multiplying by 2p. Since the quadrature modulator can generate an arbitrary phase including an integer rotation of the clock, the delay amount can be set in units finer than the cycle of the clock signal. Further, since the phase stability is constant regardless of the phase rotation speed, the accuracy does not deteriorate even for a large time delay. This circuit can be constructed only of a compact integrated circuit and takes up little space. In addition, there is no concern that the optical axis of the laser changes as in the case of optical delay, and light from a plurality of ultrashort pulse lasers or a light source driven at a high frequency can be irradiated onto a sample or product in a time-controlled manner.
本発明は、直交変調器が、基準クロック信号の位相を無限に変化させることができる点に着目し、遅延時間を位相変化に結びつけた点にある。この方式により遅延量増大に対して精度の劣化はなく、簡単に遅延時間入力、表示器による確認ができるのも特徴である。 The present invention pays attention to the fact that the quadrature modulator can change the phase of the reference clock signal infinitely, and is that the delay time is linked to the phase change. This method is characterized in that there is no deterioration in accuracy with respect to an increase in delay amount, and that the delay time can be easily input and confirmed by a display.
本発明の基本構成は、直交変調器による高周波の位相遅延、およびその高周波を計数するカウンタから成る。図1に構成の一例を示す。基準クロック100の出力が直交変調器200に入力され、位相変調されたクロック信号216が出力される。この位相変調されたクロック信号をカウンタ400で計数し、設定した分周比M回クロックを計数するごとにパルス信号410を出力する。この出力パルス信号410の放射光信号501に対する遅延量は直交変調器200で与える位相変化量を変えることにより調整することができる。位相の変化速度は必ずしも分周信号の周波数に同期をとる必要はなく、ゆっくりと変化させても良い。このことはD/A変換器として高い分解能を持つものを使用できることを意味し、位相設定の精度の向上が期待される。
The basic configuration of the present invention includes a phase delay of a high frequency by a quadrature modulator and a counter for counting the high frequency. FIG. 1 shows an example of the configuration. An output of the reference clock 100 is input to the quadrature modulator 200, and a phase-modulated
本発明においては、分配器、乗算器、D/A変換器及び合成器を備える直交変調器を使用し、基準クロックからの信号を分配器により同位相の信号と位相差を持つ信号とに変換し、同位相の信号を一方の乗算器においてD/A変換器の出力と掛け合わせて一方の乗算信号を得、位相差を持つ信号を他方の乗算器において他方のD/A変換器の出力と掛け合わせて他方の乗算信号を得、得られた2つの乗算信号を合成器において足し合わせ、基準クロックの信号からは遅延した位相を有する基準クロックと同じ周波数の振動信号を得、この得られた遅延信号を使用することにより、コントローラを経て直交変調器のD/A変換器に入力する制御信号を連続的に変化させ、基準クロックの周期を超えた又はその範囲内の連続的な任意の遅延量のトリガ信号を発生させる、ことが行われている。 In the present invention, a quadrature modulator including a distributor, a multiplier, a D / A converter and a combiner is used, and a signal from a reference clock is converted into a signal having the same phase and a phase difference by the distributor. Then, the signal of the same phase is multiplied by the output of the D / A converter in one multiplier to obtain one multiplication signal, and the signal having the phase difference is output from the other D / A converter in the other multiplier. To obtain the other multiplication signal, and add the two obtained multiplication signals in the synthesizer to obtain a vibration signal having the same frequency as the reference clock having a phase delayed from the reference clock signal. By using the delayed signal, the control signal input to the D / A converter of the quadrature modulator through the controller is continuously changed, and any continuous signal exceeding the period of the reference clock or within the range thereof can be obtained. Delay amount trigger signal The issue is being done.
(1)基準クロックとパルスレーザーとの同期における遅延について
例として放射光光源の基準クロック信号の周波数が500MHz、レーザーのトリガの分周比Mが3の時、遅延時間として3.5ナノ秒を与える例について考察する。
(1) Delay in synchronization between reference clock and pulse laser Example of giving a delay time of 3.5 nanoseconds when the frequency of the reference clock signal of the synchrotron radiation source is 500 MHz and the laser trigger frequency division ratio M is 3 Consider.
図1に高周波クロック・トリガ連続遅延装置の概念図を示す。基準高周波クロック100の信号の出力は分配器201によって基準クロックと同相の信号210と90度ずれた信号211の2つの信号に分岐される。同相の信号には乗算器I202が、90度ずれた信号には乗算器Q-203が接続される。乗算器Iに接続されるD/A変換器I-205は通常1Vの出力で、乗算器Q-203に接続されるD/A変換器Q-206の出力は通常0Vの出力とする。2つの乗算器の出力は合成器I-204を使って同じ位相で足しあわされる。足しあわされた信号216は分配器207で分岐された後、1つはカウンタI-400にクロック信号として入力され、もう1つは帯域通過フィルター401を通した後レーザーのクロック信号411として出力される。カウンタ1は、クロックをM回計数するごとにレーザートリガ410を出力する。一方、放射光の信号501は、基準クロックをMで分周するカウンタ2-500の出力で模擬的に表すことができる。
Fig. 1 shows a conceptual diagram of a high-frequency clock trigger continuous delay device. The output of the signal of the reference high frequency clock 100 is branched by the distributor 201 into two signals, a
放射光とレーザーパルスの間の遅延時間は、数十ナノ秒の範囲で数ピコ秒の精度で連続的に遅延量を設定することが要求されている。遅延量を変化させる場合には、まず、コントローラ300に遅延量の設定値を外部から与える。コントローラは設定された遅延量から直交変調器に与えるべき位相変化量を計算し、D/A変換器IおよびD/A変換器Qに対する出力を逐次設定する。 The delay time between the radiation light and the laser pulse is required to be set continuously with an accuracy of several picoseconds within a range of several tens of nanoseconds. When changing the delay amount, first, a set value of the delay amount is given to the controller 300 from the outside. The controller calculates the amount of phase change to be applied to the quadrature modulator from the set delay amount, and sequentially sets the outputs for the D / A converter I and the D / A converter Q.
例えば、遅延量が3.5ナノ秒の場合について説明する。これは基準クロックに同期した放射光に対してレーザーのクロックを3.5ナノ秒相対的に遅延させるという操作になる。遅延量を位相で考えると、基準高周波クロックの周期は2ナノ秒なので直交変調器で作る遅延は位相に換算して3.5ナノ秒/2.0ナノ秒×360度=630度である。従ってレーザーへのクロックを位相にして630度だけ基準高周波クロックに対して変化させればよいことになる。移相器としてPINダイオードを用いたものもあるが、それらの移相器は可変範囲が限られており、また、可変範囲を広くとると高い安定度、設定精度を得ることが困難となる。ここではその実現のために直交変調器を用いた移相器を採用する。630度の移相変化を得るためには図2に示すようにD/A変換器Iへの制御電圧212は1.0Vから0.0V, -1.0V, 0.0V, +1.0V, 0.0V, -1.0Vの順に 0.0Vにまで変更し、また、D/A変換器Qの制御電圧213はD/A変換器Iの制御電圧と同期して0.0Vから1.0V, 0.0V, -1.0V, 0.0V, 1.0V, 0.0V,の順に-1.0Vにまで変化させればよい。D/A変換器出力を変更した後のレーザーのトリガ信号はこの位相変調されたクロックにしたがって出力されるので、レーザーのクロック信号とトリガ信号は常に設定した遅延量の関係となる。
図2には、基準クロックからの信号と同相の信号210,それから90度の位相差を持つ信号211,変換器Iからの制御出力212,変換器Gからの制御出力213、信号212と信号213を足しあわせた信号216,カウンタ400からのM分周されたパルス信号410、及びカウンタ500からのM分周された放射光タイミング信号501が示されている。点aでは放射光信号501と出力信号410はタイミングが一致しているが、点cでは410のタイミングは501に比べて3.5ナノ秒遅延して出力されている。
For example, a case where the delay amount is 3.5 nanoseconds will be described. This is an operation of delaying the laser clock relative to the synchrotron radiation synchronized with the reference clock by 3.5 nanoseconds. Considering the amount of delay in terms of phase, since the period of the reference high-frequency clock is 2 nanoseconds, the delay created by the quadrature modulator is 3.5 nanoseconds / 2.0 nanoseconds × 360 degrees = 630 degrees in terms of phase. Therefore, it is only necessary to change the phase of the clock to the laser by 630 degrees with respect to the reference high frequency clock. Some phase shifters use PIN diodes, but these phase shifters have a limited variable range. If the variable range is wide, it is difficult to obtain high stability and setting accuracy. Here, in order to realize this, a phase shifter using a quadrature modulator is employed. To obtain a phase shift of 630 degrees, the
FIG. 2 shows a
(2)加速器で使用するトリガにおける遅延について
上記(1)で述べた装置のカウンタを外部トリガでリセットさせて1パルスのみ出力させることにより、基準クロックに対して高い精度で同期したパルス遅延装置を実現できる。図3に遅延を与える装置の概念図を示す。図3の遅延装置においては、基準高周波クロック100の信号の出力は分配器201によって基準クロックと同相の信号210と90度ずれた信号211の2つの信号に分岐される。同相の信号には乗算器I-202、90度ずれた信号には乗算器Q-203が接続される。乗算器Iに接続されるD/A変換器Iの出力205は通常1の出力で、乗算器Q に接続されるD/A変換器Qの出力-206は通常0の出力とする。2つの乗算器の出力は合成器204を使って同じ位相で足しあわされる。足しあわされた信号はカウンタ1-400に入力される。スタートトリガ601に対して基準クロックの周期以上の遅延については、カウンタ400に整数値として設定し、基準クロックの周期内の遅延については、直交変調器を用いてカウンタ400のクロックの移相を変化させる。例として500MHzの基準クロックを用いて18ナノ秒と21.5ナノ秒のトリガ遅延を行う場合を示す。18ナノ秒の遅延を行う場合、18ナノ秒はクロックの周期2ナノ秒に対し18/2=9.0つまり、ちょうど9倍となる。コントローラからカウンタに設定値(図3の603)として9を設定する。スタート信号を受けたとき、コントローラは、直交変調器に対しては位相回転角0度を設定する。この場合は212が1.0Vのままで、213が0.0Vのままの状態となる。図2のaのタイミングでスタート信号が入力されたとき、カウンタは計数を開始してbのタイミングで遅延トリガを出力する。カウンタはbの信号を出力した後には次のスタート信号が来るまで動作を停止する。次に21.5ナノ秒の遅延を行う場合を示す。21.5ナノ秒は18ナノ秒に対し3.5ナノ秒だけ遅らせることになる。したがってカウンタの設定値を9のままとした場合、直交変調器を用いて位相を630度回転させることになる。スタート信号が入力されるとカウンタは計数を開始する。それと同時にコントローラは直交変調器への制御電圧を図2に示すように変化させる。カウンタは波形を9回計数した時点で遅延トリガcを出力し、次のスタート信号が入力されるまで動作を停止する。遅延トリガcはスタート信号aに対し21.5ナノ秒となっている。コントローラは遅延トリガの出力後、直交変調器への制御電圧を通常の値(212が1.0V、213が0.0V)に回復させ、次のスタート信号に備える。
上記方法では遅延時間が短い場合には、スタート信号を受け取った後短い時間で制御信号を変化させる必要がある。それを避けるためには、周期の端数分の位相変化を定常的に与えるように直交変調器にDC的な制御電圧を印可する方法もある。ただし、この場合にはカウンタによるクロックの計数がクロックのゼロ電圧をクロスして立ち上がるタイミングで行われる場合、設定する遅延量がクロックの周期の半分に近くなるとリセット信号602とゼロクロスのタイミングがショット毎に前後する可能性がある。これはクロック周期のジッタが発生する可能性を示している。これを避けるためには、設定遅延量が上記の条件に当てはまる近傍において、リセット信号602に対しプログラマブル遅延器600を追加してクロック周期の半分の遅延を与え、カウンタの設定値を1だけ減らすことにより避けることができる。
(2) About the delay in the trigger used in the accelerator The pulse delay device synchronized with the reference clock with high accuracy by resetting the counter of the device described in (1) above with an external trigger and outputting only one pulse. realizable. FIG. 3 shows a conceptual diagram of an apparatus for giving a delay. In the delay device of FIG. 3, the output of the signal of the reference high-frequency clock 100 is branched by the distributor 201 into two
In the above method, when the delay time is short, it is necessary to change the control signal in a short time after receiving the start signal. In order to avoid this, there is a method of applying a DC control voltage to the quadrature modulator so as to steadily give a phase change corresponding to a fraction of the period. However, in this case, when the clock counting by the counter is performed at the timing of rising across the clock zero voltage, the reset signal 602 and the timing of the zero crossing are shot-by-shot when the set delay amount is close to half of the clock cycle. There is a possibility of going around. This indicates the possibility of jitter in the clock period. In order to avoid this, a programmable delay device 600 is added to the reset signal 602 in the vicinity where the set delay amount meets the above condition to give a delay of half the clock period, and the set value of the counter is reduced by 1. Can be avoided.
近年基準クロックに対して高い精度で同期したクロック信号およびトリガ信号を生成するという要求がレーザーを用いた実験の分野で出されている。超短パルスレーザーを用いた高速分光は、従来一つのレーザー光源を用いて、それを分岐させて行われてきた。数年前に、モードロック方式による超短パルスレーザー光を外部トリガにより制御する方法が開発されてから、複数の超短パルスレーザー光源を用いることが可能となり、それに伴い、超短パルスレーザーの高周波の時間遅延を広い範囲で正確に掃引する機器が必要になった。実際に掃引範囲は狭いものの、既に放射光施設で超短パルスレーザーを用いたポンプ・プローブ実験が国内および各国で行われており、かかる超短パルスレーザーの高周波の時間遅延を掃引する機器は、ニーズがあると考えられる。また、複数の超短パルスレーザーを用いた非線形分光や、ポンプ・プローブ測定は、大学・研究機関をはじめとした研究施設で数多く行われており、かかる掃引する機器の市場は放射光施設に限らず、研究開発施設全般に及ぶ。 In recent years, there has been a demand in the field of experiments using lasers to generate a clock signal and a trigger signal that are synchronized with a reference clock with high accuracy. High-speed spectroscopy using an ultrashort pulse laser has been conventionally performed by using a single laser light source and branching it. Several years ago, since a method of controlling ultra-short pulse laser light using an external trigger was developed, it became possible to use multiple ultra-short pulse laser light sources. A device that accurately sweeps the time delay over a wide range is required. Although the sweep range is actually narrow, pump and probe experiments using ultra-short pulse lasers have already been conducted in Japan and other countries at synchrotron radiation facilities, and equipment that sweeps the high-frequency time delay of such ultra-short pulse lasers is There seems to be a need. In addition, many nonlinear spectroscopy using multiple ultrashort pulse lasers and pump / probe measurements are performed in research facilities such as universities and research institutes. The market for such sweeping equipment is limited to synchrotron radiation facilities. It extends to R & D facilities in general.
又、加速器には様々なパルス電磁石、パルスRF発生装置などが用いられており、それらのトリガタイミングはRF基準信号と高い同期性を持っていることが要求されている。本発明の掃引機器はこれらの要求を満たし応用できる可能性がある。 In addition, various pulse electromagnets, pulse RF generators, and the like are used for the accelerator, and their trigger timing is required to have high synchronization with the RF reference signal. The sweeping instrument of the present invention may meet and satisfy these requirements.
即ち、本発明は、放射光と超短パルスレーザーを用いたポンプ・プローブ実験、複数の超短パルスレーザーの照射タイミング制御、及び加速器のパルス磁石電源トリガ、パルスRF電源トリガ、モニター用トリガなどの発生の分野に利用できる。 That is, the present invention includes pump / probe experiments using synchrotron radiation and ultrashort pulse laser, irradiation timing control of multiple ultrashort pulse lasers, accelerator pulse magnet power trigger, pulse RF power trigger, monitor trigger, etc. Available in the field of development.
Claims (2)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067346A JP4746451B2 (en) | 2006-03-13 | 2006-03-13 | High precision clock trigger continuous delay device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006067346A JP4746451B2 (en) | 2006-03-13 | 2006-03-13 | High precision clock trigger continuous delay device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007241950A true JP2007241950A (en) | 2007-09-20 |
JP4746451B2 JP4746451B2 (en) | 2011-08-10 |
Family
ID=38587382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006067346A Active JP4746451B2 (en) | 2006-03-13 | 2006-03-13 | High precision clock trigger continuous delay device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4746451B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010028194A (en) * | 2008-07-15 | 2010-02-04 | Institute Of Physical & Chemical Research | High precision trigger delay device, and method of operating the same |
CN114690844A (en) * | 2020-12-29 | 2022-07-01 | 长沙北斗产业安全技术研究院有限公司 | Method and device for generating high-precision clock trigger signal |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001033529A (en) * | 1999-05-17 | 2001-02-09 | Advantest Corp | Delay clock generator and semiconductor tester |
JP2002051094A (en) * | 2000-08-04 | 2002-02-15 | Matsushita Electric Ind Co Ltd | Orthogonal modulator, transmitter and radio communication equipment |
JP2004032446A (en) * | 2002-06-26 | 2004-01-29 | Nec Saitama Ltd | Local oscillation signal generating circuit and radio device using it |
JP2004145435A (en) * | 2002-10-22 | 2004-05-20 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit |
-
2006
- 2006-03-13 JP JP2006067346A patent/JP4746451B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001033529A (en) * | 1999-05-17 | 2001-02-09 | Advantest Corp | Delay clock generator and semiconductor tester |
JP2002051094A (en) * | 2000-08-04 | 2002-02-15 | Matsushita Electric Ind Co Ltd | Orthogonal modulator, transmitter and radio communication equipment |
JP2004032446A (en) * | 2002-06-26 | 2004-01-29 | Nec Saitama Ltd | Local oscillation signal generating circuit and radio device using it |
JP2004145435A (en) * | 2002-10-22 | 2004-05-20 | Matsushita Electric Ind Co Ltd | Semiconductor integrated circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010028194A (en) * | 2008-07-15 | 2010-02-04 | Institute Of Physical & Chemical Research | High precision trigger delay device, and method of operating the same |
CN114690844A (en) * | 2020-12-29 | 2022-07-01 | 长沙北斗产业安全技术研究院有限公司 | Method and device for generating high-precision clock trigger signal |
Also Published As
Publication number | Publication date |
---|---|
JP4746451B2 (en) | 2011-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101697613B1 (en) | Multiple radio frequency power supply control of frequency and phase | |
Damphousse et al. | All digital spread spectrum clock generator for EMI reduction | |
US7680173B2 (en) | Spread spectrum clock generator having an adjustable delay line | |
JPH0399519A (en) | Digital time base generating circuit and method of adjusting delay time between two output signals | |
Wong et al. | Temporal pulse compression beyond the Fourier transform limit | |
US20240125895A1 (en) | Pulse generator | |
JP2023109931A (en) | Scalable and programmable coherent waveform generator | |
JP4746451B2 (en) | High precision clock trigger continuous delay device | |
JP2009258051A (en) | Pseudo target signal generator | |
JPWO2009041516A1 (en) | Jitter generating apparatus, device test system using the same, and jitter generating method | |
JP6694836B2 (en) | Trigger circuit, trigger generation method, sampling oscilloscope, and sampling method | |
JP2004032586A (en) | Multiplied pll circuit | |
US20240192365A1 (en) | Optical Comb Generation Device | |
WO2022162987A1 (en) | Optical comb production device | |
Haylock et al. | Nine-channel mid-power bipolar pulse generator based on a field programmable gate array | |
JP2005337980A (en) | Alternating current signal measuring instrument | |
KR101241100B1 (en) | Apparatus and method for measuring a time delay and a pulse width of linear frequency modulation waveform having continuous phase generated from ultrahigh frequency synthesis | |
JP5131663B2 (en) | High precision trigger delay device and method of use | |
Dinh et al. | A novel fpga implementation of a time-to-digital converter supporting run-time estimation and compensation | |
Pomponio et al. | Ultra-low phase noise frequency division with array of direct digital synthesizers | |
CN107819533B (en) | Method and system for creating infinite-time long-wave-shape signal capable of being changed at will | |
JPH02244903A (en) | Signal generator | |
CN104954024B (en) | Sigma-delta ADC control signal synchronous method based on FPGA | |
US20240126137A1 (en) | Low Relative Phase Noise Optical Comb Generation Device | |
JP2007003313A (en) | Simulation signal generator for inspection |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090219 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101217 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110415 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110513 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4746451 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140520 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |