JP2007240822A - プラズマディスプレイパネル駆動回路およびプラズマディスプレイ装置 - Google Patents

Abstract

【課題】プラズマディスプレイパネル駆動回路において、走査電極駆動回路の維持電圧供給源から、走査電極までのインピーダンスが高いため、放電電流が充分に供給できずプラズマディスプレイパネルの発光効率を高める妨げになっていると同時に、回路損失が増大している。
【解決手段】プラズマディスプレイパネル駆動回路は、少なくとも維持回路と書込み回路を１つの回路基板上に配置し、維持回路の維持電圧供給源から走査電極までの距離を短くする。また、１つの回路基板上に配置したことで、コネクタやねじといったインダクタンスを増大する成分を放電電流経路から除去することができる。このように維持回路と書込み回路を配置することで、急峻な放電電流でもプラズマディスプレイパネルに供給することができるようになり、発光効率の高いプラズマディスプレイ装置を提供することができる。
【選択図】図１

Description

本発明は、壁掛けテレビや大型モニターに用いられるプラズマディスプレイパネルの駆動回路およびプラズマディスプレイ装置に関する。

ＡＣ型として代表的な交流面放電型プラズマディスプレイパネル（以下、「ＰＤＰ」と略記する）は、面放電を行う走査電極および維持電極を配列して形成したガラス基板からなる前面板と、データ電極を配列して形成したガラス基板からなる背面板とを、両電極がマトリックスを組むように、しかも間隙に放電空間を形成するように平行に対向配置し、その外周部をガラスフリット等の封着材によって封着することにより構成されている。そして、前面板と背面板との両基板間には、隔壁によって区画された放電セルが設けられ、この隔壁間のセル空間に蛍光体層が形成された構成である。このような構成のＰＤＰにおいては、ガス放電により紫外線を発生させ、この紫外線で赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色の蛍光体を励起して発光させることによりカラー表示を行っている。

図１４は、ＰＤＰ１０の構造を示す斜視図である。第１の基板であるガラス製の前面板２０上には、ストライプ状の走査電極２２とストライプ状の維持電極２３とで対をなす表示電極が複数形成されている。そして走査電極２２と維持電極２３とを覆うように誘電体層２４が形成され、その誘電体層２４上に保護層２５が形成されている。

第２の基板である背面板３０上には、走査電極２２および維持電極２３と立体交差するように、誘電体層３３で覆われた複数のストライプ状のデータ電極３２が形成されている。誘電体層３３上にはデータ電極３２と平行に複数の隔壁３４が配置され、この隔壁３４間の誘電体層３３上に蛍光体層３５が設けられている。また、データ電極３２は隣り合う隔壁３４の間の位置に配置されている。

これら前面板２０と背面板３０とは、走査電極２２および維持電極２３とデータ電極３２とが直交するように、微小な放電空間を挟んで対向配置されるとともに、その外周部をガラスフリット等の封着材によって封着している。そして放電空間には、例えばネオン（Ｎｅ）とキセノン（Ｘｅ）の混合ガスが放電ガスとして封入されている。放電空間は、隔壁３４によって複数の区画に仕切られており、各区画には赤色（Ｒ）、緑色（Ｇ）および青色（Ｂ）の各色に発光する蛍光体層３５が順次配置されている。そして、走査電極２２および維持電極２３とデータ電極３２とが交差する部分に放電セルが形成され、各色に発光する蛍光体層３５が形成された隣接する３つの放電セルにより１つの画素が構成される。この画素を構成する放電セルが形成された領域が画像表示領域となり、画像表示領域の周囲は、ガラスフリットが形成された領域等のように画像表示が行われない非表示領域となる。

図１５は、ＰＤＰ１０の電極配列図である。行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１４の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１４の維持電極２３）とが交互に配列され、列方向にはｍ列のデータ電極Ｄ１〜Ｄｍ（図１４のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣｉ、維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とを含む放電セルＣｉ，ｊが放電空間内に形成され、放電セルＣの総数は（ｍ×ｎ）個になる。

このような構成のＰＤＰ１０においては、ガス放電により紫外線を発生させ、その紫外線でＲ、Ｇ、Ｂの各色の蛍光体を励起して発光させることによりカラー表示を行っている。また、ＰＤＰ１０は、１フィールド期間を複数のサブフィールドに分割し、発光させるサブフィールドの組み合わせによって駆動されることにより階調表示を行う。各サブフィールドは初期化期間、書込み期間および維持期間からなり、画像データを表示するために、初期化期間、書込み期間および維持期間でそれぞれ異なる信号波形を各電極に印加している。

図１６は、ＰＤＰ１０の各電極に印加する各駆動電圧波形を示す図である。図１６に示すように、各サブフィールドは初期化期間、書込み期間、維持期間を有している。また、それぞれのサブフィールドは発光期間の重みを変えるため維持期間における維持パルスの数を異ならせている以外はほぼ同様の動作を行い、各サブフィールドにおける動作原理もほぼ同様であるので、ここでは１つのサブフィールドについてのみ動作を説明する。

まず、初期化期間では、例えば、正のパルス電圧を全ての走査電極ＳＣ１〜ＳＣｎに印加し、走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎを覆う誘電体層２４上の保護層２５および蛍光体層３５上に必要な壁電荷を蓄積する。加えて、放電遅れを小さくして書込み放電を安定して発生させるためのプライミング（放電のための起爆剤＝励起粒子）を発生させるという働きを持つ。

具体的には、初期化期間前半部では、データ電極Ｄ１〜Ｄｍ、維持電極ＳＵ１〜ＳＵｎをそれぞれ０（Ｖ）に保持し、走査電極ＳＣ１〜ＳＣｎには、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２に向かって緩やかに上昇する傾斜波形電圧を印加する。この傾斜波形電圧が上昇する間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ１回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部に負の壁電圧が蓄積されるとともに、データ電極Ｄ１〜Ｄｍ上部および維持電極ＳＵ１〜ＳＵｎ上部には正の壁電圧が蓄積される。ここで、電極上部の壁電圧とは電極を覆う誘電体層上に蓄積された壁電荷により生じる電圧を表す。

初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎを正電圧Ｖｅに保ち、走査電極ＳＣ１〜ＳＣｎには、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４に向かって緩やかに下降する傾斜波形電圧を印加する。この間に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎ、データ電極Ｄ１〜Ｄｍとの間でそれぞれ２回目の微弱な初期化放電が起こる。そして、走査電極ＳＣ１〜ＳＣｎ上部の負の壁電圧および維持電極ＳＵ１〜ＳＵｎ上部の正の壁電圧が弱められ、データ電極Ｄ１〜Ｄｍ上部の正の壁電圧は書込み動作に適した値に調整される。以上により初期化動作が終了する（以下、初期化期間に各電極に印加される駆動電圧波形を「初期化波形」と略記する）。

次に、書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次負の走査パルスを印加することによって走査を行う。そして、走査電極ＳＣ１〜ＳＣｎを走査している間に、表示データにもとづきデータ電極Ｄ１〜Ｄｍに正の書込みパルス電圧を印加する。こうして走査電極ＳＣ１〜ＳＣｎとデータ電極Ｄ１〜Ｄｍとの間に書込み放電が発生し、走査電極ＳＣ１〜ＳＣｎ上の保護層２５の表面に壁電荷が形成される。

具体的には、書込み期間では、走査電極ＳＣ１〜ＳＣｎを一旦電圧Ｖｓｃｎに保持する。次に、放電セルＣｐ，１〜Ｃｐ，ｍ（ｐは１〜ｎの整数）の書込み動作では、走査電極ＳＣｐに走査パルス電圧−Ｖａｄを印加するとともに、データ電極Ｄ１〜Ｄｍのうちｐ行目に表示すべき映像信号に対応するデータ電極Ｄｑ（ＤｑはＤ１〜Ｄｍのうち映像信号にもとづき選択されるデータ電極）に正の書込みパルス電圧Ｖｄを印加する。こうして、書込みパルス電圧が印加されたデータ電極Ｄｑと走査パルス電圧が印加された走査電極ＳＣＰとの交差部に対応する放電セルＣｐ，ｑで書込み放電が発生する。この書込み放電により放電セルＣｐ，ｑの走査電極ＳＣｐ上部に正電圧が蓄積され、維持電極ＳＵｐ上部に負電圧が蓄積されて、書込み動作が終了する。以下、同様の書込み動作をｎ行目の放電セルＣｎ，ｑに至るまで行い、書込み動作が終了する。

続く維持期間では、一定の期間、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電を維持するのに充分な電圧を印加する。これにより、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとの間に放電プラズマが生成され、一定の期間、蛍光体層を励起発光させる。このとき、書込み期間において書込みパルス電圧が印加されなかった放電空間では、放電は発生せず蛍光体層３５の励起発光は起こらない。

具体的には、維持期間では、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に一旦戻した後、維持電極ＳＵ１〜ＳＵｎを０（Ｖ）に戻す。その後、走査電極ＳＣ１〜ＳＣｎに正の維持パルス電圧Ｖｓｕｓを印加する。このとき、書込み放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、書込み期間において走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて、放電開始電圧より大きくなり、１回目の維持放電が発生する。そして、維持放電を起こした放電セルＣｐ，ｑでは、維持放電発生時における走査電極ＳＣＰと維持電極ＳＵｐとの電位差を打ち消すように走査電極ＳＣｐ上部に負電圧が蓄積され、維持電極ＳＵｐ上部に正電圧が蓄積される。こうして、１回目の維持放電が終了する。１回目の維持放電の後、走査電極ＳＣ１〜ＳＣｎを０（Ｖ）に戻し、その後、維持電極ＳＵ１〜ＳＵｎにＶｓｕｓを印加する。このとき、１回目の維持放電を起こした放電セルＣｐ，ｑにおける走査電極ＳＣｐ上部と維持電極ＳＵｐ上部との間の電圧は、正の維持パルス電圧Ｖｓｕｓに加えて、１回目の維持放電において走査電極ＳＣｐ上部および維持電極ＳＵｐ上部に蓄積された壁電圧が加算されて放電開始電圧より大きくなり、２回目の維持放電が発生する。以降同様に、走査電極ＳＣ１〜ＳＣｎと維持電極ＳＵ１〜ＳＵｎとに維持パルスを交互に印加することにより、書込み放電を起こした放電セルＣｐ，ｑに対して維持パルスの回数だけ維持放電が継続して行われる。

図１７は、ＰＤＰ１０を組み込んだプラズマディスプレイ装置の電気的構成を示すブロック図である。図１７に示すプラズマディスプレイ装置は、ＡＤコンバータ１、映像信号処理回路２、サブフィールド処理回路３、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６、ＰＤＰ１０を備えている。

ＡＤコンバータ１は、入力されたアナログの映像信号をデジタルの映像信号に変換する。映像信号処理回路２は、入力されたデジタルの映像信号を発光期間の重みの異なる複数のサブフィールドの組み合わせによってＰＤＰ１０に発光表示するため、１フィールドの映像信号から各サブフィールドの制御を行うサブフィールドデータに変換する。

サブフィールド処理回路３は、映像信号処理回路２で作成されたサブフィールドデータからデータ電極駆動回路用制御信号、走査電極駆動回路用制御信号および維持電極駆動回路用制御信号を生成し、データ電極駆動回路４、走査電極駆動回路５、維持電極駆動回路６へそれぞれ出力する。

ＰＤＰ１０は、上述したとおり、行方向にｎ行の走査電極ＳＣ１〜ＳＣｎ（図１４の走査電極２２）とｎ行の維持電極ＳＵ１〜ＳＵｎ（図１４の維持電極２３）とが交互に配列され、列方向にｍ列のデータ電極Ｄ１〜Ｄｍ（図１４のデータ電極３２）が配列されている。そして、一対の走査電極ＳＣｉ、維持電極ＳＵｉ（ｉ＝１〜ｎ）と１つのデータ電極Ｄｊ（ｊ＝１〜ｍ）とを含む放電セルＣｉ，ｊが放電空間内に（ｍ×ｎ）個形成され、赤色、緑色および青色の各色に発光する３つの放電セルにより１つの画素が構成される。

データ電極駆動回路４は、データ電極駆動回路用制御信号にもとづいて各データ電極Ｄｊを独立して駆動する。

走査電極駆動回路５は、各走査電極ＳＣ１〜ＳＣｎをそれぞれ独立して駆動することができる。そして、走査電極駆動回路用制御信号にもとづいて各走査電極ＳＣ１〜ＳＣｎを独立して駆動する。

維持電極駆動回路６は、ＰＤＰ１０の全ての維持電極ＳＵ１〜ＳＵｎをまとめて駆動することができる。そして、維持電極駆動回路用制御信号にもとづいて維持電極ＳＵ１〜ＳＵｎを駆動する。

このような駆動電圧を印加するためのプラズマディスプレイパネル駆動回路の具体的な回路構成を図１８に示す。走査電極駆動回路５は、維持回路５１、初期化回路５２、書込み回路５３、回収回路５４および書込み電圧供給回路５５を備えている。

維持回路５１は、第一のハイサイド維持スイッチ素子Ｓ５、第一のローサイド維持スイッチ素子Ｓ６と電圧値Ｖｓｕｓの電圧源Ｖ１とを有する。回収回路５４は、第一のインダクタＬ１と第一の回収コンデンサＣ１と第一のハイサイド回収スイッチ素子Ｓ１、第一のローサイド回収スイッチ素子Ｓ２と第一のハイサイド回収ダイオードＤ１、第一のローサイド回収ダイオードＤ２とを有する。回収回路５４はＰＤＰ１０の容量性負荷（走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷）と第一のインダクタＬ１とをＬＣ共振させて、電力の回収および供給を行う。電力の回収時には、走査電極ＳＣ１〜ＳＣｎに生じた容量性負荷に蓄えられた電力を、第一のローサイド回収ダイオードＤ２および第一のローサイド回収スイッチ素子Ｓ２を介して第一の回収コンデンサＣ１に移動させる。電力の供給時には、第一の回収コンデンサＣ１に蓄えられた電力を、第一のハイサイド回収スイッチ素子Ｓ１および第一のハイサイド回収ダイオードＤ１を介してＰＤＰ１０（走査電極ＳＣ１〜ＳＣｎ）に移動する。こうして維持期間における走査電極ＳＣ１〜ＳＣｎの駆動を行う。したがって回収回路５４では、維持期間において、電源から電力を供給されることなく、ＬＣ共振によって走査電極ＳＣ１〜ＳＣｎの駆動を行うため、理論的には消費電力は０となる。

一方、維持回路５１は、電圧値Ｖｓｕｓの電圧源Ｖ１から第一のハイサイド維持スイッチ素子Ｓ５を介して走査電極ＳＣ１〜ＳＣｎに電力を供給して走査電極ＳＣ１〜ＳＣｎを電圧値Ｖｓｕｓにクランプし、また、走査電極ＳＣ１〜ＳＣｎを第一のローサイド維持スイッチ素子Ｓ６を介して接地電位にクランプすることによって、走査電極ＳＣ１〜ＳＣｎの駆動を行う。したがって、維持回路５１による走査電極ＳＣ１〜ＳＣｎの駆動時においては、電力供給のインピーダンスが非常に小さく維持パルスの立ち上がり立ち下がりは急峻になるが、電源から電力が供給されることによる消費電力が発生する。

こうして維持回路５１および回収回路５４は、各スイッチ素子Ｓ１、Ｓ２、Ｓ５、Ｓ６の切替えによって、電力回収と電圧クランプとの動作を切替え、走査電極ＳＣ１〜ＳＣｎに印加するための維持パルスを発生する。このとき、ＬＣ共振を利用した回収回路５４では、維持パルスの電圧が極大値になるまで電力供給を行い、その後維持回路５１の電圧クランプ動作に切替えることで、電力回収を最大限に利用した駆動を行うことができ、走査電極駆動回路５の消費電力を低減することができる。

なお、各スイッチ素子Ｓ１、Ｓ２、Ｓ５、Ｓ６は、ＭＯＳＦＥＴ等のスイッチ動作を行う一般に知られた素子からなる。ＭＯＳＦＥＴは、一般にボディダイオードと呼ばれる寄生ダイオード（ＭＯＳＦＥＴの構造に寄生して発生するダイオード）が、スイッチ動作を行う部分に対して並列に、かつスイッチ動作を行う部分に対してアノード、カソードが逆向きに生成される（以下、このような構成を「逆並列」と記す）。そのため、スイッチ素子は、スイッチ動作が遮断状態であってもボディダイオードに対して順方向となる電流を流すことができる。これらのスイッチ素子は、ＭＯＳＦＥＴではなくＩＧＢＴ等のスイッチ動作を行う素子を用いて、逆並列ダイオードを別途備えたものであってもよい。

初期化回路５２は、ＭＯＳＦＥＴあるいはＩＧＢＴ等のスイッチ動作を行う一般に知られた素子からなる。ハイサイド初期化スイッチ素子Ｓ１１、ローサイド初期化スイッチ素子Ｓ１２、第一の分離スイッチ素子Ｓ９、第二の分離スイッチ素子Ｓ１０と電圧値Ｖｓｅｔの電圧源Ｖ３と負の電圧値−Ｖａｄの電圧源Ｖ２とを有している。そして、電圧源Ｖ３からハイサイド初期化スイッチ素子Ｓ１１を介して走査電極ＳＣ１〜ＳＣｎに電力を供給し、また、電圧源Ｖ２からローサイド初期化スイッチ素子Ｓ１２を介して走査電極ＳＣ１〜ＳＣｎに負の電位となる電力を供給して、初期化波形を発生する。また、第二の分離スイッチ素子Ｓ１０は、ハイサイド初期化スイッチ素子Ｓ１１が導通（以下、スイッチ素子を導通させることを「オン」と略記する）しているときに、電圧源Ｖ３から主放電経路（維持回路５１、初期化回路５２、書込み回路５３、回収回路５４、書込み電圧発生回路５５が共通して接続され、走査電極ＳＣ１〜ＳＣｎへ供給する電力および走査電極ＳＣ１〜ＳＣｎからの回収電力が流れる経路）を通じて第一の維持スイッチ素子Ｓ５のボディダイオード（ＩＧＢＴの場合は逆並列ダイオード）を通って電圧源Ｖ１に電流が流れ込むのを防ぐ。すなわち、第二の分離スイッチ素子Ｓ１０は上記のような電流を遮断（以下、スイッチ素子を遮断させることを「オフ」と略記する）するべく配置され、ハイサイド初期化スイッチ素子Ｓ１１が導通している期間は第二の分離スイッチ素子Ｓ１０はオフする。同様に、第一の分離スイッチ素子Ｓ９は、ローサイド初期化スイッチ素子Ｓ１２がオンしている時に、第一のローサイド維持スイッチ素子Ｓ６のボディダイオードを通って、接地電位から放電経路を通じて電圧源Ｖ２に電流が流れ込むのを防ぐ。すなわち、第一の分離スイッチ素子Ｓ９は上記のような電流をオフするべく配置され、ローサイド初期化スイッチ素子Ｓ１２が導通している期間は第一の分離スイッチ素子Ｓ９はオフする。

こうして初期化回路５２は図１６に示すような初期化波形を発生させる。初期化期間前半部では、データ電極Ｄ１〜Ｄｍに対して放電開始電圧以下の電圧Ｖｉ１から、放電開始電圧を超える電圧Ｖｉ２、すなわちＶｓｅｔに向かって緩やかに上昇する傾斜波形を発生させ、初期化期間後半部では、維持電極ＳＵ１〜ＳＵｎに対して放電開始電圧以下となる電圧Ｖｉ３から放電開始電圧を超える電圧Ｖｉ４、すなわち−Ｖａｄに向かって緩やかに下降する傾斜波形を発生させる。

書込み電圧発生回路５５は、電圧値Ｖｓｃｎの電圧源Ｖ４と、電圧源Ｖ４へ流れ込む電流を防止するダイオードＤ５と、電圧値Ｖｓｃｎの電圧を後述するスキャンドライバＩＣ１の一方の入力端に供給するための書込み電圧供給ハイサイドスイッチ素子Ｓ１３と、スキャンドライバＩＣ１の２つの入力端を短絡するための書込み電圧供給ローサイドスイッチ素子Ｓ１４とを有する。

書込み回路５３は、２つの入力口を有しスイッチ動作により２つの入力口に入力される電力のいずれか一方を出力して走査パルス波形を生成するスキャンドライバであるＩＣ１を有する。

書込み期間では、全ての走査電極ＳＣ１〜ＳＣｎに順次負の走査パルスを印加することによって走査を行う。そのために、書込み期間では、電圧源Ｖ４から供給される電圧値Ｖｓｃｎの電力を書込み電圧供給ハイサイドスイッチ素子Ｓ１３をオンにして、スキャンドライバＩＣ１の一方の入力口に入力する。また、初期化回路５２のローサイド初期化スイッチ素子Ｓ１２をオンにして、電圧源Ｖ２から負の電圧値−Ｖａｄの電力をスキャンドライバＩＣ１の他方の入力口に入力する。そして、電圧源Ｖ４から供給される電力と電圧源Ｖ２から供給される電力とのいずれか一方の電力がスキャンドライバＩＣ１で選択され、走査電極ＳＣ１〜ＳＣｎに供給される構成としている。すなわち、スキャンドライバＩＣ１は、負の走査パルスを印加するタイミングでは電圧源Ｖ２からの電力を、それ以外の時には電圧源Ｖ４からの電力を走査電極ＳＣ１〜ＳＣｎに供給するようにスイッチ動作する。

なお、上述したように維持回路５１を初期化回路５２から電気的に分離するために、維持回路５１と初期化回路５２との間には、第一の分離スイッチ素子Ｓ９および第二の分離スイッチ素子Ｓ１０が直列に、かつそれぞれのボディダイオードが互いに逆方向となるようにして挿入されている（以下、このようなダイオード同士を互いに逆方向にしての接続を「バックトゥバック接続」と記す）。このような構成とすることにより、第一の分離スイッチＳ９および第二の分離スイッチＳ１０を同時にオフにすれば、維持回路５１から初期化回路５２のハイサイド初期化スイッチ素子Ｓ１１やローサイド初期化スイッチ素子Ｓ１２へ流れる電流と、初期化回路５２のハイサイド初期化スイッチ素子Ｓ１１やローサイド初期化スイッチ素子Ｓ１２から維持回路５１へ流れる電流とのいずれの電流も遮断することができる。

これは、初期化回路５２の電圧源Ｖ３からの電力供給時に、それよりも電位の低い維持回路５１の電圧源Ｖ１の影響を受けないようにするためであり、また、初期化回路５２における負の電位の電圧源Ｖ２からの電力供給時に、それよりも高い電位、すなわち維持回路５１のクランプ部の接地電位（以下、「ＧＮＤ」と略記する）の影響を受けないようにするためである。

電圧源Ｖ３による電力供給時には、電圧値Ｖｓｅｔの電圧源Ｖ３からそれよりも電位の低い電圧源Ｖ１へ主放電経路を介して電流が流れ込む恐れがあり、そのような場合には主放電経路の電位が電圧源Ｖ３の電位Ｖｓｅｔよりも低下してしまい本来の駆動電圧波形を生成することが困難となる。また、負の電圧値−Ｖａｄの電圧源Ｖ２による電力供給時には、電圧源Ｖ２よりも電位の高いクランプ部のＧＮＤから電圧源Ｖ２へ主放電経路を介して電流が流れ込む恐れがあり、そのような場合には、主放電経路の電位が電圧源Ｖ２の負の電圧値−Ｖａｄよりも上昇してしまい本来の駆動電圧波形を生成することが困難となる。

しかし、初期化回路５２によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる初期化期間において、第一の分離スイッチＳ９、第二の分離スイッチＳ１０をオフにすることで、維持回路５１を初期化回路５２の電圧源Ｖ２および電圧源Ｖ３から電気的に分離することができ、そのような電流の流れ込みを遮断することができる。したがって、第一の分離スイッチ素子Ｓ９および第二の分離スイッチＳ１０は、維持回路５１によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる期間のみオンにし、それ以外の初期化期間等ではオフにする。

なお、維持回路５１によって走査電極ＳＣ１〜ＳＣｎの駆動が行われる期間は、ハイサイド初期化スイッチ素子Ｓ１１、ローサイド初期化スイッチ素子Ｓ１２をオフにすることにより電圧源Ｖ２および電圧源Ｖ３を主放電経路から電気的に分離することができる。これは、電圧源Ｖ３が電圧源Ｖ１よりも電位が高く、かつボディダイオードが電圧源Ｖ３から主放電経路へ流れる電流を遮断するようにハイサイド初期化スイッチ素子Ｓ１１が配置されているからであり、また、電圧源Ｖ２がＧＮＤよりも電位が低く、かつボディダイオードが主放電経路から電圧源Ｖ２へ流れる電流を遮断するようにローサイド初期化スイッチ素子Ｓ１２が配置されているからである。

なお、維持電極駆動回路６にも走査電極駆動回路５と同様の維持回路ならびに回収回路を有する。すなわち、第二の回収インダクタＬ２と第二の回収コンデンサＣ２と第二のハイサイド回収スイッチ素子Ｓ３、第二のローサイド回収スイッチ素子Ｓ４と第二のハイサイド回収ダイオードＤ３、第二のローサイド回収ダイオードＤ４とを有する回収回路と、第二のハイサイド維持スイッチ素子、第二のローサイド維持スイッチ素子Ｓ８と電圧値Ｖｓｕｓの電圧源Ｖ１とを有する維持回路とからなり、ＰＤＰ１０の容量性負荷（維持電極ＳＵ１〜ＳＵｎに生じた容量性負荷）と第二のインダクタＬ２とのインダクタンスを共振させて、第二の回収コンデンサＣ２に電力の回収を行う構成であるが、その動作は維持回路５１ならびに回収回路５４と同様であるので説明を省略する。

このような各回路の配置を図１９を用いて説明する。図１９は、従来のプラズマディスプレイ装置を背面側から見た配置の一例を示す平面図である。

ＰＤＰ１０の両側縁部には、走査電極２２および維持電極２３の電極引出部に接続された表示電極用配線部材としてのフレキシブル配線板２１が設けられ、シャーシ部材２６の外周部を通して背面側に引き回される。走査電極２２に接続されたフレキシブル配線板２１は走査電極駆動回路５の書込み回路５３に接続され、維持電極２３に接続されたフレキシブル配線板２１は維持電極駆動回路６に接続されている。

一方、ＰＤＰ１０の下部および上部縁部には、データ電極３２の電極引出部に接続されたデータ電極用配線部材としてのフレキシブル配線板３１が設けられ、そしてそのフレキシブル配線板３１は、データ電極駆動回路４の複数のデータドライバ（図示せず）に電気的に接続されるとともに、シャーシ部材２６の外周部を通して背面側に引き回され、前記シャーシ部材２６の背面側の下部および上部位置に配置されたデータ電極駆動回路４に接続されている。

サブフィールド処理回路３は、図１７に示すように、データ電極駆動回路４、走査電極駆動回路５および維持電極駆動回路６に信号を供給するため、それぞれの駆動回路と電気的に接続されている。なお、それぞれの駆動回路を駆動するための電源回路やＡＤコンバータ１、映像信号処理回路２については、図１９の平面図には図示しない。ＡＤコンバータ１および映像信号処理回路２は、サブフィールド処理回路３の回路基板に含まれる場合もある。

それぞれの駆動回路は以上のような配置をしており、特に走査電極駆動回路５における、維持回路５１および初期化回路５２については、同一の回路基板上に配置され、書込み回路５３は電気的に接続された異なる回路基板上に配置されている。これは、回路基板サイズの制約や製造および組み立て方法の都合上、別回路基板にすることが望ましいため、別回路基板を接続する構成となっている。

また、ＰＤＰ１０の駆動波形として維持電極を常に接地電位にする第２の従来技術が開示されている（例えば特許文献１参照）。この技術は、上記の第１の従来技術における維持電極駆動回路６を削除することで、安価なプラズマディスプレイ装置を実現することを目的とする。第２の従来技術の場合、維持期間において走査電極２２に印加する電圧は＋Ｖｓｕｓおよび−Ｖｓｕｓとなる。一方、維持電極２３に印加する電圧は接地電位（０Ｖ）となる。したがって、走査電極駆動回路の具体的な回路構成は第１の従来技術と第２の従来技術では異なるものの、電圧を印加することによってＰＤＰ１０のそれぞれの電極に流れ込む放電電流の経路は同様である。すなわち、第１の従来技術においては、放電電流はＳ５、Ｓ９、Ｓ１０の各スイッチ素子を経由して走査電極２２に流れる。第２の従来技術の場合も同様に、放電電流は少なくとも３つのスイッチ素子を経由する（図示しない）。
特開２００５−３３８８３９号公報

それぞれの従来技術に示す各スイッチ素子は大電流を流すためのＭＯＳＦＥＴあるいはＩＧＢＴといったトランジスタが使われている。これらは、リード部品タイプを使用している。一方、書込み期間で使用するスキャンドライバは表面実装タイプを使用している。それらが実装される電気回路基板は独立に構成されており、電気的な接続は、基板端面で、ねじによる接続か、あるいは、それぞれの回路基板に実装されたコネクタ等にて接続されている。しかしながら、いずれの電気的接続方法についても、維持電圧を印加する最初のスイッチ素子からＰＤＰの走査電極に印加されるまでの経路には回路基板の配線パターン、ねじ、あるいはコネクタなどの経路を通じて電流を流すため、寄生の抵抗成分および寄生のインダクタンス成分が重畳する。特に、この寄生インダクタンスの存在により、ＰＤＰが高効率に放電する時に必要としている周波数の高いパルス状の放電電流を流すことができない。その結果、放電電流の周波数が電気回路および構造によって抑制されてしまうため、ＰＤＰの発光効率が低くなってしまう。すなわち、維持電圧を印加するトランジスタから走査電極までの物理的な配線距離が長いことと、コネクタあるいはねじといった放電電流経路に介在する部品が、ＰＤＰの高効率駆動を妨げている。

また、従来技術では放電電流が流れる経路に複数のスイッチ素子が配置されているので、各スイッチ素子で電流が流れることに伴う損失が発生する。また、電流が流れることによる電圧低下も発生する。とくに、電極に印加される電圧が放電電流の大きさによって変動してしまうと、電極間に印加される電界強度が変化してしまうため、その結果、発光輝度が変化してしまう。すなわち、維持電圧を印加するトランジスタから走査電極までの放電経路に本来不要であるスイッチ素子が介在すると、ＰＤＰの高効率駆動を妨げると同時に、ディスプレイとしての表示品質が低下するという問題が生じる。

本発明は上記の課題に鑑み、ＰＤＰを高効率に駆動するために、物理的な配線距離を短くするプラズマディスプレイパネル駆動回路ならびにプラズマディスプレイ装置を提供することを目的とする。また、放電経路におけるスイッチ素子の個数を削減することにより、表示品質を向上させ、かつ、高効率駆動を実現するプラズマディスプレイパネル駆動回路ならびにプラズマディスプレイ装置を提供することを目的とする。また、放電経路上に介在する部品を少なくするプラズマディスプレイパネル駆動回路を提供することを目的とする。

本発明によるプラズマディスプレイパネル駆動回路は、初期化回路、書込み回路、維持回路を備え、書込み回路と維持回路とを同一基板上に配置してある。あるいは、初期化回路、書込み回路、維持回路を同一基板上に配置してある。

維持回路と書込み回路を少なくとも同一基板上に配置することで、放電経路におけるコネクタあるいはねじといった、インピーダンス、特にインダクタンスを増大させる原因を除去することができる。また、維持電圧を印加するスイッチ素子から走査電極までの物理的な配線距離を短くすることができるので、ＰＤＰを高効率に駆動可能なプラズマディスプレイパネル駆動回路を提供することができる。

また、本発明による維持回路は、少なくとも１つの電圧源と少なくとも１つのスイッチ素子を含み、電圧源からスイッチ素子を経由してプラズマディスプレイパネルの電極に電圧を供給する。また、初期化回路は、少なくとも１つの電圧源と、少なくとも１つのスイッチ素子を含み、電圧源からスイッチ素子を経由してプラズマディスプレイパネルの電極に電圧を供給する。また、走査電極駆動回路に使用するスイッチ素子の少なくとも１つは逆阻止ＩＧＢＴであってもよい。

維持回路において、電圧源は例えばコンデンサなどの部品でもよい。維持期間においてパネルに印加する電圧の理想的な電圧源としては、高い周波数の電流も低インピーダンスで供給できるフィルムコンデンサやセラミックコンデンサであってもよい。本発明によればコンデンサなどの電圧源からスイッチ素子を１つ経由して放電電流が書込み回路まで到達することができるので、途中に不要なスイッチ素子を介在しない。したがって、回路損失が少ないプラズマディスプレイパネル駆動回路を提供することができる。また、スイッチ素子が１つであるため、放電電流によってパネル印加電圧が低下する電圧変動量が最小になるため、表示品質の高いプラズマディスプレイ装置を提供することができる。初期化回路に関しても同様である。また、逆阻止ＩＧＢＴを使用することで、電圧の逆バイアスが印加されるのを防止するためにＩＧＢＴとダイオードとを直列接続するような回路中の場所に対して、ＩＧＢＴとダイオードの両方の損失の和よりも逆阻止ＩＧＢＴの損失の方が少なくなるため、高効率駆動を実現することができる。

また、本発明の維持回路に含むスイッチ素子の少なくとも１つの素子は、プラズマディスプレイパネルの走査線数全体の１／ｎの走査線（ｎは自然数）を駆動する。

本発明によれば、複数の維持回路でプラズマディスプレイパネルの走査電極を駆動することができるので、走査電極に極めて物理的に近い場所から、維持電圧を走査電極に印加することが可能となり、より高効率駆動を実現することができる。これは、特に大画面のディスプレイ装置の場合においては、走査電極が物理的に広く分布しているため、１つの維持回路のスイッチ素子から走査電極までの配線距離が、電極の位置によって短いところと長いところが生じてしまう。その結果、配線距離が遠い走査電極の画素では、高効率に駆動できないことがあると同時に、表示品質を低下させる。本発明によれば、ある単位の走査電極毎に、複数の維持回路のスイッチ素子を設けることができるので、走査電極までの配線距離の不均一性を解消しつつ、短配線化することができるため、ＰＤＰの高効率駆動を実現することができる。

また、本発明のプラズマディスプレイパネル駆動回路は、少なくとも２つの基板の維持回路出力端が電気的に接続している。

本発明によれば、複数の維持回路を備えたプラズマディスプレイパネル駆動回路において、維持回路出力端が電気的に接続しているので、複数の維持回路毎に微小な印加電圧のアンバランスを解消することができる。したがって、異なる維持回路の出力を走査電極に印加する場合に、維持回路出力端が接続されるので、すべての走査電極に印加される維持電圧を等しくすることができる。その結果、表示品質の高いプラズマディスプレイ装置を提供することができる。この発明は、特に、負荷に偏りがある場合に有効である。すなわち、表示する画像によっては、複数の維持回路のうち、特定の維持回路にかかる負荷が大きく、他の維持回路にかかる負荷が小さいという現象が発生する。このような場合、負荷の大きな画像を駆動する維持回路は放電電流が大きいので、その維持回路が受け持つ走査線の電極に印加される電圧が低下するため、発光輝度が低下する。一方、負荷の小さな画像を駆動する維持回路は放電電流が大きいので、その維持回路が受け持つ走査線の電極に印加される電圧は低下せず、発光輝度は設計通りとなる。その結果、表示画像は、負荷が大きいところだけ暗く表示されてしまうなどの表示品質が低下してしまう。本発明はこのような表示品質を低下することを防ぎ、表示品質の高いプラズマディスプレイ装置を提供することができる。

また、本発明はプラズマディスプレイパネルの維持電極は接地電位に固定している。

本発明によれば、維持電極側のスイッチ素子を削除して、直接接地電位に接続することができるので、放電経路から少なくとも１つのスイッチ素子を削減できるため、回路損失が少なく、かつ、表示品質の高いプラズマディスプレイ装置を提供することができる。

本発明によるプラズマディスプレイパネル駆動回路は上記の通り、放電経路を短配線化できるので、放電電流が回路の性能によって抑制されることなくＰＤＰに供給される。したがって、ＰＤＰを高い発光効率で駆動することができる。また、放電経路におけるスイッチ素子を最小限に構成することができるので、回路損失が少ないプラズマディスプレイパネル駆動回路を提供することができる。同時に、スイッチ素子による電圧低下も最小になるので、放電電流の変動による発光輝度のばらつきも低下し、表示品質の高いプラズマディスプレイ装置を提供することができる。

以下、本発明の最良の実施の形態について、図面を参照しつつ説明する。

（実施の形態１）
図１は本発明の実施の形態１である走査電極駆動回路５Ａの具体的な回路図である。走査電極駆動回路５Ａは、大別して維持回路５１Ａ、初期化回路５２Ａ、書込み回路５３Ａ、回収回路５４Ａおよび書込み電圧供給回路５５Ａから構成されている。それぞれの回路は書込み回路５３Ａに含まれるスキャンドライバＩＣ１のハイサイド側端子ＩＣ１Ａかローサイド側端子ＩＣ１Ｂのいずれかあるいは両方に接続される。

維持回路５１Ａは少なくとも２つのスイッチ素子を含む。これらのスイッチ素子は、維持期間においてＰＤＰ１０に維持電圧Ｖｓｕｓを供給するための第一のハイサイド維持スイッチ素子Ｓ５と、接地電位を供給するための第一のローサイド維持スイッチ素子Ｓ６である。第一のハイサイド維持スイッチ素子Ｓ５のソース端子は接続点ＩＣ１Ｂに接続されドレイン端子は維持電圧Ｖｓｕｓを供給する電圧源Ｖ１に接続される。第一のローサイド維持スイッチ素子Ｓ６のドレイン端子は接続点ＩＣ１Ａに接続され、ソース端子は接地電位に接続される。初期化回路５２Ａは少なくとも２つのスイッチ素子を含む。これらのスイッチ素子は、初期化期間において、ＰＤＰ１０に正の初期化電圧Ｖｓｅｔを供給するためのハイサイド初期化スイッチ素子Ｓ１１と、負の初期化電圧−Ｖａｄを供給するためのローサイド初期化スイッチ素子Ｓ１２である。ハイサイド初期化スイッチ素子Ｓ１１のソース端子は接続点ＩＣ１Ａに接続され、ドレイン端子は正の初期化電圧Ｖｓｅｔを供給する電圧源Ｖ３に接続される。ローサイド初期化スイッチ素子Ｓ１２のドレイン端子は接続点ＩＣ１Ｂに接続され、ソース端子は負の初期化電圧−Ｖａｄを供給する電圧源Ｖ２に接続される。回収回路５４Ａは第一のハイサイドインダクタＬ１Ａ、第一のハイサイド回収ダイオードＤ１、第一のハイサイド回収スイッチ素子Ｓ１、第一のローサイドインダクタＬ１Ｂ、第一のローサイド回収ダイオードＤ２、第一のローサイド回収スイッチ素子Ｓ２および第一の回収コンデンサＣ１を含む。第一のハイサイドインダクタＬ１Ａの一端は接続点ＩＣ１Ｂに接続され、他端は第一のハイサイド回収ダイオードＤ１のカソード端子に接続される。第一のハイサイド回収ダイオードＤ１のアノード端子は第一のハイサイド回収スイッチ素子Ｓ１のソース端子に接続され、第一のハイサイド回収スイッチ素子Ｓ１のドレイン端子は第一の回収コンデンサＣ１の一端に接続される。第一の回収コンデンサＣ１のこの一端には第一のローサイド回収スイッチ素子Ｓ２のソース端子も接続される。第一のローサイド回収スイッチ素子Ｓ２のドレイン端子は第一のローサイド回収ダイオードＤ２のカソード端子が接続され、第一のローサイド回収ダイオードＤ２のアノード端子は第一のローサイド回収インダクタＬ１Ｂの一端が接続される。第一のローサイド回収インダクタＬ１Ｂの他端は接続点ＩＣ１Ａに接続される。第一の回収コンデンサＣ１の他端は接地電位に接続される。書込み電圧供給回路５５Ａは少なくともダイオードＤ５と書込み電圧供給ハイサイドスイッチ素子Ｓ１３を含む。ダイオードＤ５のアノード端子は書込み電圧Ｖｓｃｎを供給する電圧源Ｖ４に接続され、カソード端子は書込み電圧供給ハイサイドスイッチ素子Ｓ１３のドレイン端子に接続され、書込み電圧供給ハイサイドスイッチ素子Ｓ１３のソース端子は接続点ＩＣ１Ａに接続される。上記のように接続されることで、走査電極駆動回路５Ａが構成される。

次に、走査電極駆動回路５Ａの具体的な回路配置を図２に示す。走査電極駆動回路５Ａは、第一の回路基板５６と、第二の回路基板５７から構成される。第一の回路基板５６と第二の回路基板５７とはコネクタあるいはねじ等の電気伝導性を有する物質にて接続している。フレキシブル配線板２１はＰＤＰ１０の走査電極と走査電極駆動回路５Ａを接続するもので、従来技術と同様である。本発明においては、第一の回路基板５６および第二の回路基板５７に配置される回路は（表１）の構成Ａから構成Ｈのいずれでもよい。いずれの構成においても第一の回路基板５６には少なくとも書込み回路５３Ａと維持回路５１Ａが含まれる。

従来技術では（表１）に示すように書込み回路５３Ａのみ、あるいは、書込み回路５３Ａと書込み電圧供給回路５５Ａとが第一の回路基板５６に含まれており、その他の回路は第二の回路基板に含まれる。従来技術では、書込み回路と維持回路とを別の回路基板に配置していたため、維持電圧をＰＤＰ１０に供給する放電経路には、コネクタあるいはねじ等の基板を接続する部品が含まれている。この接続部品が放電経路の低インピーダンス化および低インダクタンス化を妨げている。その結果、ＰＤＰ１０に必要な放電電流を供給することができず、ＰＤＰ１０の発光効率が低い状況であると同時に、プラズマディスプレイパネル駆動回路の損失低減を妨げていた。本発明によれば、書込み回路５３Ａと維持回路５１Ａとを同一の回路基板上に配置することによって、維持電圧ＶｓｕｓからＰＤＰ１０の走査電極に至るまでの放電経路のインピーダンスを最小にすることができる。その結果、放電電流を充分に供給することができるので、発光効率の高いプラズマディスプレイ装置を提供することができる。また、放電電流が大きくても電圧源から走査電極までのインピーダンスが低いので、回路損失の少ないプラズマディスプレイパネル駆動回路を提供することができる。ＰＤＰの場合、パネルが必要とする放電電流は数メガヘルツの周波数帯であり、ピーク値が１００アンペアを超える電流である。したがって、配線パターンのインダクタンスが１０ナノヘンリー増えるだけで、放電電流の形状も異なってくる。よって、回路基板における回路の配置や配線が、ＰＤＰの発光効率にきわめて大きく関係してくる。本発明はそのようなＰＤＰ特有の課題を解決するものである。

次に、各回路における各スイッチ素子の具体的な動作方法を図３を用いて説明する。図３は初期化期間、書込み期間、維持期間において、走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎに印加する電圧の代表的な波形と、各スイッチ素子のオンオフ状態を示す波形図である。なお、走査電極に印加する電圧波形および維持電極に印加する電圧波形は、従来技術の波形を参考に掲載したものであり、本発明はこの波形に制限されるものではない。走査電極に印加する電圧波形は正の初期化電圧Ｖｓｅｔが維持電圧Ｖｓｕｓよりも大きく、負の初期化電圧−Ｖａｄが接地電位よりも小さい場合における初期化動作の一例を示したものであり、本発明はこの波形に制限されない。以下、各スイッチ素子のオンオフ状態を、モードＩからモードVIIに分類して説明する。なお、図３においては、各スイッチ素子のオンオフ状態について、斜線部がオンを示し、×はオンオフのいずれでもよいことを示し、それ以外はオフを示すものとする。

＜モードＩ＞
ハイサイド書込みスイッチ素子Ｓ１５と第一のローサイド維持スイッチ素子Ｓ６をオンする。この動作により、走査電極ＳＣ１〜ＳＣｎのすべてに接地電位が印加される。モードＩにおいては、第一のローサイド回収スイッチ素子Ｓ２はオンオフいずれでの状態でもよいが、それ以外の各スイッチ素子はオフにする。

＜モードII＞
第一のローサイド維持スイッチ素子Ｓ６をオフにし、ハイサイド初期化スイッチ素子Ｓ１１をオンにする。この動作により、走査電極ＳＣ１〜ＳＣｎには正の初期化電圧が印加されその印加電圧はＶｓｅｔまで上昇する。この上昇する電圧波形は、図３の波形に制限されず、いずれの駆動波形でもよく、モードIIIに移行するまでに電圧がＶｓｅｔまで到達すればよい。モードIIにおいては、それ以外の各スイッチ素子はオフにする。

なお、スキャンドライバＩＣ１の絶対最大定格電圧をＶｍａｘとした時、Ｖｓｅｔ−Ｖｍａｘ＞Ｖｓｕｓとなる場合は、維持回路５１Ａのハイサイド側維持スイッチ素子に関して、電圧源Ｖ１と接続点ＩＣ１Ｂとの間にダイオードを直列に挿入してもよい。すなわち、維持回路５１Ａのハイサイド側回路を図４（ａ）あるいは図４（ｂ）のような構成にしてもよい。

＜モードIII＞
ハイサイド初期化スイッチ素子Ｓ１１とハイサイド書込みスイッチ素子Ｓ１５とをオフにし、ローサイド初期化スイッチ素子Ｓ１２とローサイド書込みスイッチ素子Ｓ１６をオンにする。この動作により、走査電極ＳＣ１〜ＳＣｎには負の初期化電圧が印加され、電圧は−Ｖａｄまで下降する。この下降する電圧波形は、図３の波形に制限されず、いずれの駆動波形でもよく、書込み期間に移行するまでに電圧が−Ｖａｄまで到達すればよい。モードIIIにおいては、それ以外の各スイッチ素子はオフにする。

なお、Ｖｍａｘ−Ｖａｄ＜０となる場合は、維持回路５１Ａのローサイド側回路に関して、接地電位と接続点ＩＣ１Ａとの間にダイオードを直列に挿入してもよい。すなわち、維持回路５１Ａのローサイド側回路を図４（ｃ）あるいは図４（ｄ）のような構成にしてもよい。

＜書込み期間＞
書込み期間については、各スイッチ素子のオンオフ動作は従来技術と同様のため、簡単に説明する。ローサイド初期化スイッチ素子Ｓ１２と書込み電圧供給ハイサイドスイッチ素子Ｓ１３をオンする。線順次走査する時は、該当するスキャンドライバの走査線に接続されたハイサイド書込みスイッチ素子Ｓ１５をオフし、ローサイド書込みスイッチ素子Ｓ１６をオンする。走査を終了する時は、ローサイド書込みスイッチ素子Ｓ１６をオフし、再度、ハイサイド書込みスイッチ素子Ｓ１５をオンすればよい。このような動作によって、走査電極ＳＣ１〜ＳＣｎの各走査電極毎に異なる走査パルスを印加することができる。

＜維持期間＞
維持期間のモードIVに到達する前の期間における各スイッチ素子の動作は、初期化期間におけるモードＩと同様のため、説明は省略する。また、維持期間全体にわたって、ハイサイド書込みスイッチ素子Ｓ１５とローサイド書込みスイッチ素子Ｓ１６については、オンオフいずれの状態でもよい。ただし、望ましい動作状態については、各モード毎に異なるので、以下の各モードでの詳細な説明の中に記述する。

＜モードIV＞
モードIVでは、第一のハイサイド回収スイッチ素子Ｓ１をオンし、それ以外のスイッチ素子はオフにする。第一のハイサイド回収スイッチ素子Ｓ１をオンすることで、ＰＤＰ１０の静電容量と第一のハイサイドインダクタＬ１ＡとでＬＣ共振回路を形成し、第一の回収コンデンサＣ１からＰＤＰ１０に電力が供給され、ＰＤＰ１０の走査電極ＳＣ１〜ＳＣｎの電圧は上昇する。なお、ローサイド書込みスイッチ素子Ｓ１６はオンしている方が望ましい。

＜モードＶ＞
モードＶでは、第一のハイサイド維持スイッチ素子Ｓ５をオンする。第一のハイサイド回収スイッチ素子Ｓ１はオンオフいずれでもよい。第一のハイサイド維持スイッチ素子Ｓ５をオンすることで維持電圧Ｖｓｕｓが電圧源Ｖ１から走査電極ＳＣ１〜ＳＣｎに供給される。従来技術では、第一のハイサイド維持スイッチ素子Ｓ５とＰＤＰ１０の間には第一の分離スイッチ素子や第二の分離スイッチ素子などの、複数のスイッチ素子が介在していた。これらのスイッチ素子は、電圧源Ｖ１から走査電極までの放電経路上のインピーダンスを上昇させ、回路損失を増大させていた。本発明は、第一のハイサイド維持スイッチ素子Ｓ５と走査電極との間に介在するスイッチ素子の数を最小にすることができるので、インピーダンスの低い放電経路を形成することが可能となる。したがって、回路損失の小さいプラズマディスプレイパネル駆動回路を提供することができる。また、従来は維持スイッチ素子と書込み回路の間の接続がコネクタあるいはねじであり、この接続形態もインピーダンスを高める原因となっていた。本発明は、維持スイッチ素子と書込み回路を同一の回路基板上に配置するので、コネクタあるいはねじが不要となり、インピーダンスを低減することが可能となる。したがって、回路損失が小さく、しかもインダクタンス成分も低下するので、急峻な放電電流を走査電極に供給することが可能となるため、発光効率の高いプラズマディスプレイ装置を提供することができる。なお、ローサイド書込みスイッチ素子Ｓ１６はオンしている方が望ましい。

＜モードVI＞
モードVIでは、第一のハイサイド維持スイッチ素子Ｓ５をオフし、第一のローサイド回収スイッチ素子Ｓ２をオンする。第一のローサイド回収スイッチ素子Ｓ２をオンすることで、ＰＤＰ１０の静電容量と第一のローサイドインダクタＬ１ＢとでＬＣ共振回路を形成し、ＰＤＰ１０から第一の回収コンデンサＣ１へ電力が供給され、ＰＤＰ１０の走査電極の電圧は下降する。なお、ハイサイド書込みスイッチ素子Ｓ１５はオンしている方が望ましい。

＜モードVII＞
モードVIIでは、第一のローサイド維持スイッチ素子Ｓ６をオンする。第一のローサイド回収スイッチ素子Ｓ２はオンオフいずれでもよい。モードＶの期間と同様に、モードVIIの期間においては、維持電極側の電圧が上昇して、維持電極側から走査電極側に放電電流が流れる。したがって、モードVIIの期間において放電経路のインピーダンスを低減させることは、発光効率を向上させ、あるいは、回路損失を低減するためには有効である。従来技術では、第一のローサイド維持スイッチ素子Ｓ６とＰＤＰ１０の間に複数のスイッチ素子が介在していた。本発明は、第一のローサイド維持スイッチ素子Ｓ６と走査電極との間に介在するスイッチ素子の数を最小にすることができるので、インピーダンスの低い放電経路を形成することが可能となる。したがって、モードＶで説明したのと同様の効果を有する。なお、ハイサイド書込みスイッチ素子Ｓ１５はオンしている方が望ましい。

以上のように各スイッチ素子をオンオフ動作させることで、走査電極に所望の電圧を印加することができ、しかも、維持電圧Ｖｓｕｓの電圧源Ｖ１から走査電極までのインピーダンスを最小にする回路にて電圧を供給することができる。その結果、急峻な放電電流を供給できるので、ＰＤＰ１０が本来必要とする放電電流を供給することができ、その結果、発光効率の高いプラズマディスプレイ装置を提供することができる。また、放電経路中のインピーダンスが小さいので、回路損失を低減することができる。

なお、本実施の形態は電圧の大小関係が、−Ｖａｄ＜０＜Ｖｓｕｓ＜Ｖｓｅｔの場合に基づいて説明している。初期化期間における最小電圧−Ｖａｄ＞０の場合は、ローサイド初期化スイッチ素子Ｓ１２のドレイン端子をＩＣ１ＢではなくＩＣ１Ａに接続してもよい。また、初期化期間における最大電圧Ｖｓｅｔ＜Ｖｓｕｓの場合は、正の初期化電圧を供給する初期化回路を図５（ａ）あるいは図５（ｂ）のように構成してもよい。

なお、維持電極駆動回路は、従来技術と同様でよいため、説明は省略する。

（実施の形態２）
図６は本発明の実施の形態２である走査電極駆動回路５Ｂの具体的な回路図である。実施の形態１と異なる点は、維持回路５１Ａが５１Ｂに変更されている点および、回収回路５４Ａが５４Ｂに変更されている点である。その他の初期化回路５２Ａ、書込み回路５３Ａおよび書込み電圧供給回路５５Ａは実施の形態１と同様のため、説明は省略する。維持回路５１Ｂが実施の形態１の維持回路５１Ａと異なる点は、第一のローサイド維持スイッチ素子Ｓ６のソース端子が接地電位ではなく負の維持電圧−Ｖｓｕｓを供給する電圧源Ｖ５に接続されている点である。また、回収回路５４Ｂが実施の形態１の回収回路５４Ａと異なる点は、第一の回収コンデンサＣ１が削除され、接地電位に直接接続されている点である。すなわち、第一のハイサイド回収スイッチ素子Ｓ１のドレイン端子ならびに第一のローサイド回収スイッチ素子Ｓ２のソース端子が接地電位に接続されている。上記の点が、実施の形態１の走査電極駆動回路５Ａとの違いであり、第一の回路基板５６および第二の回路基板５７における各回路の配置は、実施の形態１と同様に、（表１）の構成Ａから構成Ｈのいずれであってもよい。このように回路基板に配置することで、実施の形態１と同様の効果を有する。

図７は本発明の実施の形態２である走査電極駆動回路５Ｂにおいて、初期化期間、書込み期間、維持期間において、走査電極ＳＣ１〜ＳＣｎおよび維持電極ＳＵ１〜ＳＵｎに印加する電圧の代表的な波形と、各スイッチ素子のオンオフ状態を示す波形図である。なお、走査電極に印加する電圧波形および維持電極に印加する電圧波形は、従来技術の波形を参考に掲載したものであり、本発明はこの波形に制限されるものではない。走査電極に印加する電圧波形は正の初期化電圧Ｖｓｅｔが維持電圧Ｖｓｕｓよりも大きく、負の初期化電圧−Ｖａｄが接地電位よりも小さい場合における初期化動作の一例を示したものであり、本発明はこの波形に制限されない。本実施の形態が実施の形態１と異なる点は、維持期間中の動作である。本実施の形態では、維持期間中、走査電極に印加する電圧は、維持電圧Ｖｓｕｓと負の維持電圧−Ｖｓｕｓであり、維持電極に印加する電圧は常に接地電位である。一方、実施の形態１では、走査電極、維持電極に印加する電圧は、電圧の印加タイミングは異なるものの維持電圧Ｖｓｕｓと接地電位である。このように実施の形態１と本実施の形態とでは維持期間における印加電圧波形が異なる。以下、維持期間中における各スイッチの動作方法を詳細に説明する。なお、初期化期間、書込み期間における動作は、実施の形態１と同様のため、説明は省略する。なお、実施の形態１では、維持期間開始からモードIVに移行するまでの期間、接地電位を出力する期間が存在するが、本実施の形態にも書込み期間とモードVIIIとの間に接地電位を出力する期間を設けてもよい。また、維持期間全体にわたって、ハイサイド書込みスイッチ素子Ｓ１５とローサイド書込みスイッチ素子Ｓ１６については、オンオフいずれの状態でもよい。ただし、望ましい動作状態については、各モード毎に異なるので、以下の各モードでの詳細な説明の中で説明する。

＜モードVIII＞
モードVIIIでは、第一のハイサイド回収スイッチ素子Ｓ１をオンし、それ以外の各スイッチ素子はオフにする。第一のハイサイド回収スイッチ素子Ｓ１をオンすることで、ＰＤＰ１０の静電容量と第一のハイサイドインダクタＬ１ＡとでＬＣ共振回路を形成し、接地電位からＰＤＰ１０に電力が供給され、ＰＤＰ１０の走査電極ＳＣ１〜ＳＣｎの電圧は上昇する。なお、ローサイド書込みスイッチ素子Ｓ１６はオンしている方が望ましい。

＜モードIX＞
モードIXでは、第一のハイサイド維持スイッチ素子Ｓ５をオンする。第一のハイサイド回収スイッチ素子Ｓ１はオンオフいずれでもよい。第一のハイサイド維持スイッチ素子Ｓ５をオンすることで維持電圧Ｖｓｕｓが電圧源Ｖ１から走査電極ＳＣ１〜ＳＣｎに供給される。従来技術では、第一のハイサイド維持スイッチ素子Ｓ５とＰＤＰ１０の間に複数のスイッチ素子が介在していた。これらのスイッチ素子は、電圧源Ｖ１から走査電極までの放電経路上のインピーダンスを上昇させ、回路損失を増大させていた。本発明は、第一のハイサイド維持スイッチ素子Ｓ５と走査電極との間に介在するスイッチ素子の数を最小にすることができるので、インピーダンスの低い放電経路を形成することが可能となる。したがって、回路損失の小さいプラズマディスプレイパネル駆動回路を提供することができる。また、従来は維持スイッチ素子Ｓ５と書込み回路の間の接続がコネクタあるいはねじであり、この接続方法もインピーダンスを高める原因となっていた。本発明は、維持スイッチ素子Ｓ５と書込み回路を同一の回路基板上に配置するので、コネクタあるいはねじが不要となり、インピーダンスを低減することが可能となる。したがって、回路損失が小さく、しかもインダクタンス成分も低下するので、急峻な放電電流を走査電極に供給することが可能となるため、発光効率の高いプラズマディスプレイ装置を提供することができる。なお、ローサイド書込みスイッチ素子Ｓ１６はオンしている方が望ましい。

＜モードＸ＞
モードＸでは、第一のハイサイド維持スイッチ素子Ｓ５をオフし、第一のローサイド回収スイッチ素子Ｓ２をオンする。第一のローサイド回収スイッチ素子Ｓ２をオンすることで、ＰＤＰ１０の静電容量と第一のローサイドインダクタＬ１ＢとでＬＣ共振回路を形成し、ＰＤＰ１０から接地電位へ電力が供給され、ＰＤＰ１０の走査電極の電圧は下降する。なお、ハイサイド書込みスイッチ素子Ｓ１５はオンしている方が望ましい。

＜モードXI＞
モードXIでは、第一のローサイド維持スイッチ素子Ｓ６をオンする。第一のローサイド回収スイッチ素子Ｓ２はオンオフいずれでもよい。モードXIの期間においては、走査電極側の電圧が−Ｖｓｕｓとなり、接地電位よりも低くなる。したがって、維持電極側から走査電極側に放電電流が流れる。モードXIの期間において放電経路のインピーダンスを低減させることは、発光効率を向上させ、あるいは、回路損失を低減するためには有効である。従来技術では、第一のローサイド維持スイッチ素子Ｓ６とＰＤＰ１０の間に複数のスイッチ素子が介在していた。本発明は、第一のローサイド維持スイッチ素子Ｓ６と走査電極との間に介在するスイッチ素子の数を最小にすることができるので、インピーダンスの低い放電経路を形成することが可能となる。したがって、モードIXで説明したのと同様の効果を有する。なお、ハイサイド書込みスイッチ素子Ｓ１５はオンしている方が望ましい。

以上のように各スイッチ素子をオンオフ動作させることで、走査電極に所望の電圧を印加することができ、しかも、維持電圧Ｖｓｕｓの電圧源Ｖ１から走査電極までのインピーダンスを最小にする回路にて電圧を供給することができる。その結果、急峻な放電電流を供給できるので、発光効率の高いプラズマディスプレイ装置を提供することができる。また、放電経路中のインピーダンスが小さいので、回路損失を低減することができる。

また、実施の形態１の場合は、維持電極駆動回路は図１７に示す従来技術でよいものの、モードＶの場合、放電経路内に第二のローサイド維持スイッチ素子Ｓ８が介在する。また、モードVIIの場合、放電経路内に第二のハイサイド維持スイッチ素子Ｓ７が介在する。一方、本実施の形態は、維持電極駆動回路を接地電位に固定するものであるため、維持電極駆動回路そのものが削除可能であり、維持電極から接地電位の間にスイッチ素子を含まない。したがって、本実施の形態は、実施の形態１よりもさらに放電経路のインピーダンスを低減することができるので、実施の形態１よりもさらに発光効率を高めることが可能である。また、さらに回路損失を低減することも可能である点で、より有効なプラズマディスプレイパネル駆動回路を提供することができる。

なお、本実施の形態は電圧の大小関係が、−Ｖａｄ＜−Ｖｓｕｓ＜０＜Ｖｓｕｓ＜Ｖｓｅｔの場合に基づいて説明している。初期化期間における最小電圧−Ｖａｄ＞０の場合は、ローサイド初期化スイッチ素子Ｓ１２のドレイン端子をＩＣ１ＢではなくＩＣ１Ａに接続してもよい。また、初期化期間における最大電圧Ｖｓｅｔ＜Ｖｓｕｓの場合は、正の初期化電圧を供給する初期化回路を図５（ａ）あるいは図５（ｂ）のように構成してもよい。

（実施の形態３）
図８は本発明の実施の形態３である走査電極駆動回路５Ｃの具体的な回路図である。実施の形態１と異なる点は、書込み電圧供給回路５５Ａが５５Ｂに変更している点であり、その他の初期化回路５２Ａ、維持回路５１Ａ、回収回路５４Ａおよび書込み回路５３Ａは実施の形態１と同様のため、説明は省略する。書込み電圧供給回路５５Ｂが５５Ａと異なる点は、ダイオードＤ５が削除され、書込み電圧供給ハイサイドスイッチ素子Ｓ１３が逆阻止ＩＧＢＴであるスイッチ素子Ｓ１３Ａに変更されている点である。実施の形態１では、接続点ＩＣ１Ａの電圧が書込み電圧Ｖｓｃｎを超えることがあるため、ダイオードＤ５を接続して、書込み電圧Ｖｓｃｎの電圧源Ｖ４に向かって電流が流れるのを防いでいる。本発明は、逆阻止ＩＧＢＴを使用するように構成したことで、逆阻止ＩＧＢＴのエミッタ端子の電圧がコレクタ端子より上昇しても、エミッタ端子からコレクタ端子に電流が流れることはない。したがって、ダイオードＤ５を削除することができるので、実施の形態１と比べてダイオードＤ５で発生する回路損失を低減することが可能となる。

同様に、逆阻止ＩＧＢＴをその他の回路に使用することで、回路損失を低減するという同様の効果を奏する。例えば、図９は実施の形態１の回路において、逆阻止ＩＧＢＴを第一のローサイド回収スイッチ素子に使用した場合の好適な回路図である。回収回路５４Ｃにおける第一のローサイド回収スイッチ素子Ｓ２Ａを逆阻止ＩＧＢＴとすることで、第一のローサイドダイオードＤ２が削除できる。したがって、回路損失を低減することができる。むろん、第一のハイサイド回収スイッチ素子Ｓ１と第一のハイサイド回収ダイオードＤ１とを逆阻止ＩＧＢＴに置き換えても同様の効果を有する。また、実施の形態１のその他の好適な維持回路である、図４（ａ）、図４（ｂ）、図４（ｃ）、図４（ｄ）の回路を逆阻止ＩＧＢＴに置き換えてもよい。実施の形態１のその他の好適な初期化回路である図５（ａ）、図５（ｂ）を逆阻止ＩＧＢＴに置き換えてもよい。

このように、スイッチ素子とダイオードの直列接続で構成されている回路は、すべて逆阻止ＩＧＢＴで置き換えることが可能である。したがって、ダイオードが削除できるため、ダイオードにおける損失が低減し、結果としていずれの回路においても逆阻止ＩＧＢＴを用いることで回路損失を低減することができる。

なお、本実施の形態は、実施の形態１の回路図を基本として逆阻止ＩＧＢＴを各素子に使用する場合を説明したが、本発明はこれに制限されるものではない。次に、従来技術である回路図を基本として逆阻止ＩＧＢＴを各素子に使用する場合の実施の形態について説明する。

（実施の形態４）
図１０は本発明の実施の形態４である走査電極駆動回路５Ｅの具体的な回路図である。従来技術である図１８に示す走査電極駆動回路５の一部の回路に逆阻止ＩＧＢＴを使用した場合の好適な実施例である。図１０は維持回路５１Ｃにおける第一のハイサイド維持スイッチ素子Ｓ５に逆阻止ＩＧＢＴを使用した場合の好適な実施の形態である。第一のハイサイド維持スイッチ素子Ｓ５を逆阻止ＩＧＢＴであるスイッチ素子Ｓ５Ａに変更することで、第二の分離スイッチ素子Ｓ１０を削除することができる。したがって、従来技術における走査電極駆動回路５に比べ、維持スイッチ素子から走査電極までの放電経路におけるスイッチ素子が１個削除できるので、放電経路のインピーダンスを低減することができる。その結果、発光効率の高いプラズマディスプレイ装置を提供することができる。また、回路損失の少ないプラズマディスプレイパネル駆動回路を提供することができる。

同様に、その他の回路に逆阻止ＩＧＢＴを使用する場合にも有効である。例えば図１１は回収回路５４Ｄにおける第一のハイサイド回収スイッチ素子と第一のハイサイド回収ダイオードを削除し、代わりに逆阻止ＩＧＢＴを使用する場合の好適な回路図である。このように構成することで、回収ダイオードを削除することができるので、回路損失の少ないプラズマディスプレイパネル駆動回路を提供することができる。むろん、第一のローサイド回収スイッチ素子と第一のローサイド維持スイッチ素子を逆阻止ＩＧＢＴに置き換えても同様の効果を有する。

また、図１２の維持回路５１Ｄに示すように、第一のローサイド維持スイッチ素子を逆阻止ＩＧＢＴに置き換えてもよい。この場合は、第一の分離スイッチ素子Ｓ９を削除することができるので、上記の効果を有する。この場合、第一のローサイド維持スイッチ素子Ｓ６Ａのエミッタ端子は維持電圧−Ｖｓｕｓを供給する電圧源Ｖ５に接続され、ＰＤＰ１０の維持電極側は接地電位としてもよい。

以上のように、従来技術である走査電極駆動回路に逆阻止ＩＧＢＴを使用する場合においても、放電経路のインピーダンスを低減することが可能であるため、逆阻止ＩＧＢＴを使用することはすべての走査電極駆動回路において有効である。むろん、維持電極駆動回路に逆阻止ＩＧＢＴを使用してもよい。

（実施の形態５）
図１３は本発明の実施の形態５である維持回路基板５９、５９Ａ、５９Ｂ、…を複数設置してプラズマディスプレイ装置を構成した場合の具体的な構成図である。これらの回路基板に搭載する走査電極駆動回路の具体的な回路は、それぞれの維持回路基板に少なくとも１つの維持回路が搭載されていればよい。本実施の形態は、第一の維持回路基板５９上の維持回路の出力端子ＩＣ１Ａがその他の維持回路基板５９Ａの維持回路の出力端子ＩＣ１Ａと結線５８にて電気的に接続している。また、１つの維持回路基板５９上の維持回路の出力端子ＩＣ１Ｂがその他の維持回路基板５９Ａの維持回路の出力端子ＩＣ１Ｂと結線５８にて電気的に接続している。従来技術である図１８が第一の維持回路基板５９に搭載されている場合は、異なる回路基板におけるスキャンドライバＩＣ１の下端である、それぞれの接続点ＩＣ１Ｂが結線５８にて電気的に結線される（図示しない）。

本実施の形態によれば、各維持回路の出力端子が他の維持回路基板に配置されている維持回路の出力端子と電気的に接続されるので、走査電極の負荷の違いによって、電極に印加される維持電圧に電位差が生じることを防ぐことができる。その結果、負荷の大きさが大きい電極で発光輝度が低減するという負荷依存性による輝度の変化を防ぐことができるので、表示品質の高いプラズマディスプレイ装置を提供することができる。これは、特に６０インチを超える画面サイズの大きなプラズマディスプレイ装置を提供する場合に表示品質を大幅に改善できるので、特に大きな画面サイズの場合に顕著な効果を有する。

なお、本実施の形態における図１３では実施の形態１の維持回路と書込み回路が配置された回路基板を基本として説明したが、維持回路基板５９、５９Ａ、５９Ｂ、…に搭載する回路は、少なくとも維持回路が搭載してあればよい。したがって、本発明は実施の形態１から４のいずれかの回路に制限されない。また、維持回路の出力端子は、１つの場合もあれば、２つの場合もあるが、本発明は出力端子の個数に制限はない。さらに、維持回路基板上に走査電極駆動回路のその他の回路を搭載しない場合は、その他の回路を別の回路基板に搭載し、各維持回路基板と接続する構成としてもよい（図示しない）。

なお、実施の形態１から５にて説明した電圧源Ｖ１からＶ５はコンデンサなどの容量素子であってもよい。または、高い周波数の電流を低インピーダンスで供給することが可能なその他の素子であってもよい。また、各スイッチ素子はＭＯＳＦＥＴを主眼として説明しているが、特に断らないスイッチ素子については、ＩＧＢＴと逆並列ダイオードを接続したスイッチ素子でもよい。

以上の実施の形態１から実施の形態５で説明したように、本発明によれば、放電経路におけるインピーダンスを低減する具体的な回路構成を提供することができるため、発光効率が高く、回路損失が低減でき、表示品質の高いプラズマディスプレイ装置を提供することができる。

本発明はプラズマディスプレイパネル駆動回路ならびにプラズマディスプレイ装置に関し、上記の通り、消費電力の削減や、画質の向上などの効果を奏するので、産業上有用である。

本発明の実施の形態１におけるプラズマディスプレイパネル駆動回路の走査電極駆動回路の具体的な回路図 本発明の実施の形態１におけるプラズマディスプレイパネル駆動回路の走査電極駆動回路の回路基板の接続構成を示す図 本発明の実施の形態１におけるプラズマディスプレイパネルの各電極に、１サブフィールド期間中に印加する電圧波形と、走査電極駆動回路の各スイッチ素子のオンオフ状態を示す波形図 本発明の実施の形態１におけるプラズマディスプレイパネル駆動回路の維持回路のその他の好適な回路図 本発明の実施の形態１におけるプラズマディスプレイパネル駆動回路の初期化回路のその他の好適な回路図 本発明の実施の形態２におけるプラズマディスプレイパネル駆動回路の走査電極駆動回路の具体的な回路図 本発明の実施の形態２におけるプラズマディスプレイパネルの各電極に、１サブフィールド期間中に印加する電圧波形と、走査電極駆動回路の各スイッチ素子のオンオフ状態を示す波形図 本発明の実施の形態３におけるプラズマディスプレイパネル駆動回路の走査電極回路の具体的な回路図 本発明の実施の形態３におけるその他の好適なプラズマディスプレイパネル駆動回路の走査電極駆動回路の具体的な回路図 本発明の実施の形態４におけるプラズマディスプレイパネル駆動回路の走査電極駆動回路の具体的な回路図 本発明の実施の形態４におけるその他の好適なプラズマディスプレイパネル駆動回路の走査電極駆動回路の具体的な回路図 本発明の実施の形態４におけるその他の好適なプラズマディスプレイパネル駆動回路の走査電極駆動回路の具体的な回路図 本発明の実施の形態５におけるプラズマディスプレイ装置の複数の走査電極駆動回路を接続する具体的な構成図 従来のプラズマディスプレイパネルの構成を示す斜視図 従来のプラズマディスプレイパネルの電極配列を示す図 従来のプラズマディスプレイパネルの各電極に、１サブフィールド期間中に印加する電圧波形図 従来のプラズマディスプレイ装置を機能ブロック毎に示したブロック構成図 従来のプラズマディスプレイパネル駆動回路における走査電極駆動回路と維持電極駆動回路の具体的な回路図 従来のプラズマディスプレイ装置を背面側から見た配置の一例を示す平面図

符号の説明

１ Ａ／Ｄコンバータ
２ 映像信号処理回路
３ サブフィールド処理回路
４ データ電極駆動回路
５，５Ａ，５Ｂ，５Ｃ，５Ｄ，５Ｅ，５Ｆ，５Ｇ 走査電極駆動回路
６ 維持電極駆動回路
１０ ＰＤＰ
２０ 前面板
２１ フレキシブル配線板
２２ 走査電極
２３ 維持電極
２４ 誘電体層
２５ 保護層
２６ シャーシ部材
３０ 背面板
３１ フレキシブル配線板
３２ データ電極
３３ 誘電体層
３４ 隔壁
３５ 蛍光体層
５１，５１Ａ，５１Ｂ，５１Ｃ，５１Ｄ 維持回路
５２，５２Ａ，５２Ｂ，５２Ｃ 初期化回路
５３，５３Ａ 書込み回路
５４，５４Ａ，５４Ｂ，５４Ｃ，５４Ｄ，５４Ｅ 回収回路
５５，５５Ａ，５５Ｂ 書込み電圧供給回路
５６ 第一の回路基板
５７ 第二の回路基板
５８ 結線
５９，５９Ａ，５９Ｂ 維持回路基板
Ｃ１ 第一の回収コンデンサ
Ｃ２ 第二の回収コンデンサ
Ｄ１ 第一のハイサイド回収ダイオード
Ｄ２ 第一のローサイド回収ダイオード
Ｄ３ 第二のハイサイド回収ダイオード
Ｄ４ 第二のローサイド回収ダイオード
Ｄ５，Ｄ６，Ｄ７，Ｄ８，Ｄ９ ダイオード
ＩＣ１ スキャンドライバ
Ｌ１ 第一のインダクタ
Ｌ１Ａ 第一のハイサイド回収インダクタ
Ｌ１Ｂ 第一のローサイド回収インダクタ
Ｌ２ 第二のインダクタ
Ｓ１ 第一のハイサイド回収スイッチ素子
Ｓ２ 第一のローサイド回収スイッチ素子
Ｓ３ 第二のハイサイド回収スイッチ素子
Ｓ４ 第二のローサイド回収スイッチ素子
Ｓ５ 第一のハイサイド維持スイッチ素子
Ｓ６ 第一のローサイド維持スイッチ素子
Ｓ７ 第二のハイサイド維持スイッチ素子
Ｓ８ 第二のローサイド維持スイッチ素子
Ｓ９ 第一の分離スイッチ素子
Ｓ１０ 第二の分離スイッチ素子
Ｓ１１ ハイサイド初期化スイッチ素子
Ｓ１２ ローサイド初期化スイッチ素子
Ｓ１３ 書込み電圧供給ハイサイドスイッチ素子
Ｓ１４ 書込み電圧供給ローサイドスイッチ素子
Ｓ１５ ハイサイド書込みスイッチ素子
Ｓ１６ ローサイド書込みスイッチ素子

Claims (9)

1. 初期化回路、書込み回路、維持回路を備えたプラズマディスプレイパネル駆動回路において、前記書込み回路と前記維持回路とを同一基板上に配置してなるプラズマディスプレイパネル駆動回路。
2. 初期化回路、書込み回路、維持回路を備えたプラズマディスプレイパネル駆動回路において、前記初期化回路、前記書込み回路、前記維持回路を同一基板上に配置してなるプラズマディスプレイパネル駆動回路。
3. 初期化回路、書込み回路、維持回路を備えたプラズマディスプレイパネル駆動回路において、前記初期化回路あるいは前記書込み回路あるいは前記維持回路のいずれかに含まれるスイッチ素子の少なくとも１つは逆阻止ＩＧＢＴであるプラズマディスプレイパネル駆動回路。
4. 初期化回路、書込み回路およびｎ個（ｎは自然数）の維持回路を備えたプラズマディスプレイパネル駆動回路において、前記維持回路は、プラズマディスプレイパネルの走査線数の１／ｎの走査線を駆動するプラズマディスプレイパネル駆動回路。
5. 前記維持回路は、維持電圧を供給する電圧源と少なくとも１つのスイッチ素子を含み、前記電圧源から前記スイッチ素子を経由してプラズマディスプレイパネルの電極に電圧を供給する請求項１から４のいずれかに記載のプラズマディスプレイパネル駆動回路。
6. 前記初期化回路は、少なくとも１つの電圧源と、少なくとも１つのスイッチ素子を含み、前記電圧源から前記スイッチ素子を経由してプラズマディスプレイパネルの電極に電圧を供給する請求項１から５のいずれかに記載のプラズマディスプレイパネル駆動回路。
7. 少なくとも２つの回路基板の維持回路出力端が電気的に接続してなる請求項４から６のいずれかに記載のプラズマディスプレイパネル駆動回路。
8. 請求項１から７のいずれかに記載のプラズマディスプレイパネル駆動回路を備えたプラズマディスプレイ装置。
9. プラズマディスプレイパネルの維持電極は接地電位に固定している請求項８記載のプラズマディスプレイ装置。

Images