JP2007240157A - Semiconductor temperature sensor circuit, method for adjusting same, and semiconductor integrated circuit - Google Patents
Semiconductor temperature sensor circuit, method for adjusting same, and semiconductor integrated circuit Download PDFInfo
- Publication number
- JP2007240157A JP2007240157A JP2006058740A JP2006058740A JP2007240157A JP 2007240157 A JP2007240157 A JP 2007240157A JP 2006058740 A JP2006058740 A JP 2006058740A JP 2006058740 A JP2006058740 A JP 2006058740A JP 2007240157 A JP2007240157 A JP 2007240157A
- Authority
- JP
- Japan
- Prior art keywords
- field effect
- effect transistor
- mosfet
- temperature sensor
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measuring Temperature Or Quantity Of Heat (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体温度センサ回路,半導体集積回路および半導体温度センサ回路の調整方法に関し、特に、低電源電圧(1V以下)で動作可能な高精度温度センサ回路に関するものである。 The present invention relates to a semiconductor temperature sensor circuit, a semiconductor integrated circuit, and a method for adjusting a semiconductor temperature sensor circuit, and more particularly to a high-accuracy temperature sensor circuit that can operate at a low power supply voltage (1 V or less).
半導体プロセスの微細化により集積されるトランジスタ数が飛躍的に上昇したことに伴い、単位面積あたりの消費電力は増加しておりCPU(Central Processing Unit:中央演算処理装置)などのVLSI(超大規模集積回路)における熱設計が重要な問題となっている。熱によるダメージを減らし、信頼性を向上させるために常にチップ温度を監視するセンサやコントロール回路が内蔵され始めている。これにより、ジャンクション温度やダイチップの平均温度が仕様を超えないよう監視・制御を行うことで、VLSIにダメージを与えることなく動作させることが出来る。 The power consumption per unit area has increased with the dramatic increase in the number of transistors integrated due to miniaturization of semiconductor processes, and VLSI (Very Large Scale Integration) such as CPU (Central Processing Unit). Circuit) is an important issue. Sensors and control circuits that constantly monitor the chip temperature are beginning to be built in to reduce heat damage and improve reliability. As a result, the VLSI can be operated without damage by monitoring and controlling the junction temperature and the average die chip temperature so as not to exceed the specifications.
このような背景から、CPU等のプロセッサーは、温度センサとしてThermal Diodeを内蔵している(非特許文献1〜3)。このThermal Diodeは単独で動作しないので、通常ダイチップの平均温度を検出し、FAN回転数、周波数、コア電圧などを制御するオフチップのThermal Monitoring(温度監視)回路が別途必要となる。最近のプロセッサー(CELL, Itanium, POWER5など)では、チップ全体や複数のCPUコアに対して厳密な温度管理を行うため、複数の温度センサ・コントローラを内蔵している(非特許文献4〜6)。
From such a background, a processor such as a CPU incorporates a thermal diode as a temperature sensor (
温度センサを実現するには様々な方法があり、もっとも一般的な方法は、CMOSプロセスに存在する寄生PNPトランジスタをダイオード接続して用い(Thermal Diode)、異なる2種類の電流を印加した場合のベース−エミッタ電圧の差を利用する方式である(非特許文献1〜3、7〜9)。
There are various ways to realize a temperature sensor, and the most common method is to use a parasitic PNP transistor in the CMOS process in a diode connection (Thermal Diode), and the base when two different types of current are applied. -A method using a difference in emitter voltage (Non-Patent
図10にCMOSにおけるThermal Diodeの一例を示す。通常、このダイオードはベースとコレクタをグランドに接続したSubstrate PNPトランジスタのベース−エミッタ接合を用いる。温度は、オフチップのモニタリング回路によりダイオードが順方向バイアスとなるような異なる2種類の電流を印加し、それぞれの電流が印加されたときのベース−エミッタ電圧を計測し、その電位差を温度に変換することにより得られる(図11)(非特許文献1〜3)。
FIG. 10 shows an example of a thermal diode in CMOS. Usually, this diode uses a base-emitter junction of a Substrate PNP transistor in which a base and a collector are connected to the ground. The temperature is measured by measuring the base-emitter voltage when two different currents that cause the diode to be forward biased are applied by an off-chip monitoring circuit, and converting the potential difference into temperature. (FIG. 11) (Non-Patent
Thermal Diodeを用いた温度計測は、ある程度の誤差が発生するので(±2℃ Intel(非特許文献1),±10℃ AMD(非特許文献2))、最大ジャンクション温度の仕様は、このエラーを考慮に入れマージンを大きくする必要があり、性能の低下や熱設計のコスト上昇を伴う。そのためThermal Diodeのエラーを低減する手法も提案されているが(非特許文献7)、モニタリング回路で複雑な補正演算が必要となり、チップ面積、演算時間、消費電流が増加するため、オンチップ温度計測・管理システムには適切ではない。 The temperature measurement using the Thermal Diode causes a certain amount of error (± 2 ° C Intel (Non-patent Document 1), ± 10 ° C AMD (Non-patent Document 2)). It is necessary to take into account a large margin, accompanied by a decrease in performance and an increase in the cost of thermal design. For this reason, a method for reducing the error of Thermal Diode has also been proposed (Non-Patent Document 7), but a complicated correction calculation is required in the monitoring circuit, and the chip area, calculation time, and current consumption increase. • Not appropriate for management systems.
別の方法として、0.35μm以下のプロセスでtime-to-digital変換方式やring-oscillator方式を用いた温度センサを実現する方法もあるが1V以下での動作は確認されていない。 As another method, there is a method of realizing a temperature sensor using a time-to-digital conversion method or a ring-oscillator method with a process of 0.35 μm or less, but operation at 1 V or less has not been confirmed.
非特許文献10では、1.0μmプロセスや0.8μmプロセスで極めて線形な特性を示すCMOSトランジスタのVTH温度特性を利用した3-トランジスタ方式の半導体温度センサが紹介されている。
しかしながら、非特許文献10で紹介されているCMOSトランジスタのVTH温度特性を利用した3−トランジスタ方式の温度センサは、Deep-SubMicronプロセスでは、理想的ではない動作点での動作となり、特に1V以下の動作電圧では、高い線形性を実現するようなトランジスタサイズ調整は困難であり、結果として線形性が悪化する。
However, the
今後さらに微細化が進むと電源電圧の低下と素子バラツキの増加により、従来技術では、温度センサを高精度に実現することがますます困難になることが予想される。 As further miniaturization progresses in the future, it is expected that it will become increasingly difficult to realize a temperature sensor with high accuracy in the prior art due to a decrease in power supply voltage and an increase in device variation.
本発明は以上の点を考慮してなされたもので、微細プロセス(たとえば、90nmプロセス以降のプロセス)での低電源電圧(1V以下)においても動作可能な高精度半導体温度センサ回路を提供することを目的とする。 The present invention has been made in consideration of the above points, and provides a high-precision semiconductor temperature sensor circuit operable even at a low power supply voltage (1 V or less) in a fine process (for example, a process after a 90 nm process). With the goal.
本発明は、4−トランジスタ方式の高精度半導体温度センサ回路およびそれを用いた温度のセンシング方法である。すなわち、本発明は以下の通りである。 The present invention is a 4-transistor type high-precision semiconductor temperature sensor circuit and a temperature sensing method using the same. That is, the present invention is as follows.
本発明における請求項1記載の半導体温度センサ回路は、ダイオード接続された第1の電界効果トランジスタと、前記第1の電界効果トランジスタと直列接続されるダイオード接続された第2の電界効果トランジスタと、前記第1の電界効果トランジスタとゲートどうしを接続してなる第3の電界効果トランジスタとを備え、前記第1および第2の電界効果トランジスタとからなる直列回路と、前記第3の電界効果トランジスタとを並列に接続してトランジスタ回路を構成し、前記第1の電界効果トランジスタのドレイン電流と、前記第3の電界効果トランジスタのドレイン電流が等しくなるときに、前記トランジスタ回路の出力電圧から温度を検知する半導体温度センサ回路において、前記第3の電界効果トランジスタと並列接続される第4の電界効果トランジスタと、前記第4の電界効果トランジスタを飽和領域で動作させるゲート電圧を前記第4の電界効果トランジスタに供給する電圧供給源とからなり、前記第3の電界効果トランジスタのドレイン電流で生じる動作点を第4の電界効果トランジスタのドレイン電流によりシフトさせる動作点シフト回路を設けたものである。
The semiconductor temperature sensor circuit according to
本発明における請求項2記載の半導体温度センサ回路は、前記電圧供給源が、前記半導体温度センサ回路に電源電圧を供給するものであることを特徴とする。
The semiconductor temperature sensor circuit according to
本発明における請求項3記載の半導体温度センサ回路は、前記第1〜第4の電界効果トランジスタとは別に、前記第1〜第4の電界効果トランジスタの外部に前記電圧供給源を備えたことを特徴とするものである。 According to a third aspect of the present invention, in the semiconductor temperature sensor circuit, the voltage supply source is provided outside the first to fourth field effect transistors separately from the first to fourth field effect transistors. It is a feature.
本発明における請求項4記載の半導体集積回路は、請求項1〜3のいずれか1項記載の半導体温度センサ回路を備えたことを特徴とするものである。 According to a fourth aspect of the present invention, there is provided a semiconductor integrated circuit comprising the semiconductor temperature sensor circuit according to any one of the first to third aspects.
本発明における請求項5記載の半導体温度センサ回路の調整方法は、ダイオード接続された第1の電界効果トランジスタと、前記第1の電界効果トランジスタと直列接続されるダイオード接続された第2の電界効果トランジスタと、前記第1の電界効果トランジスタとゲートどうしを接続してなる第3の電界効果トランジスタとを備え、前記第1および第2の電界効果トランジスタとからなる直列回路と、前記第3の電界効果トランジスタとを並列に接続してトランジスタ回路を構成し、前記第1の電界効果トランジスタのドレイン電流と、前記第3の電界効果トランジスタのドレイン電流が等しくなるときに、前記トランジスタ回路の出力電圧から温度を検知する半導体温度センサ回路において、前記第3の電界効果トランジスタと並列に第4の電界効果トランジスタを接続し、電圧供給源から前記第4の電界効果トランジスタに対して、前記第4の電界効果トランジスタを飽和領域で動作させるゲート電圧を供給することで、前記第3の電界効果トランジスタのドレイン電流で生じる動作点を第4の電界効果トランジスタのドレイン電流によりシフトさせることを特徴とする。
The semiconductor temperature sensor circuit adjustment method according to claim 5 of the present invention includes a diode-connected first field effect transistor and a diode-connected second field effect connected in series with the first field-effect transistor. A series circuit comprising the first and second field effect transistors, and a third field effect transistor comprising: a transistor; a third field effect transistor formed by connecting the first field effect transistor and a gate; An effect transistor is connected in parallel to form a transistor circuit. When the drain current of the first field effect transistor is equal to the drain current of the third field effect transistor, the output voltage of the transistor circuit is In a semiconductor temperature sensor circuit for detecting temperature, in parallel with the third
本発明における請求項6記載の半導体温度センサ回路の調整方法は、前記半導体温度センサ回路への電源電圧と共通に、前記ゲート電圧を供給することを特徴とする。 According to a sixth aspect of the present invention, there is provided a method for adjusting a semiconductor temperature sensor circuit, wherein the gate voltage is supplied in common with a power supply voltage to the semiconductor temperature sensor circuit.
本発明における請求項7記載の半導体温度センサ回路の調整方法は、前記第1〜第4の電界効果トランジスタとは別に、前記第1〜第4の電界効果トランジスタの外部から前記ゲート電圧を供給することを特徴とする。 According to a seventh aspect of the present invention, in the semiconductor temperature sensor circuit adjusting method, the gate voltage is supplied from the outside of the first to fourth field effect transistors separately from the first to fourth field effect transistors. It is characterized by that.
本発明の請求項1記載の半導体温度センサ回路および請求項5記載の半導体温度センサ回路の調整方法によれば、既存の第1〜第3の電界効果トランジスタで構成される3−トランジスタ回路に対して、第4の電界効果トランジスタを付加し、電圧供給源からのゲート電圧によりこの第4の電界効果トランジスタを飽和領域で動作させるだけで、第3の電界効果トランジスタのドレイン電流のみで生じる動作点を適切な値にシフトさせることが可能になり、半導体温度センサ回路の電源電圧が例えば1V以下の低電圧であっても、トランジスタ回路の出力電圧と温度との線形性を精度よく維持することが可能になる。 According to the semiconductor temperature sensor circuit of the first aspect of the present invention and the semiconductor temperature sensor circuit adjustment method of the fifth aspect of the present invention, for the existing 3-transistor circuit composed of the first to third field effect transistors. Thus, the fourth field effect transistor is added, and the fourth field effect transistor is operated only in the saturation region by the gate voltage from the voltage supply source, and the operating point generated only by the drain current of the third field effect transistor. Can be shifted to an appropriate value, and the linearity between the output voltage and the temperature of the transistor circuit can be accurately maintained even when the power supply voltage of the semiconductor temperature sensor circuit is a low voltage of, for example, 1 V or less. It becomes possible.
本発明の請求項2記載の半導体温度センサ回路および請求項6記載の半導体温度センサ回路の調整方法によれば、半導体温度センサ回路の各部に供給する電源電圧を利用して、第4の電界効果トランジスタに所望のゲート電圧を供給できるので、専用のバイアス回路が不要になる。
According to the semiconductor temperature sensor circuit of
本発明の請求項3記載の半導体温度センサ回路および請求項7記載の半導体温度センサ回路の調整方法によれば、この外部の電源電圧よりこの各半導体温度センサ回路の第4の電界効果トランジスタに個別に最適の電圧を供給でき、プロセスバラツキに起因した測定誤差を低減することができる。
According to the semiconductor temperature sensor circuit of
本発明の請求項4記載の半導体集積回路によれば、上記効果を発揮する半導体集積回路を実現できる。 According to the semiconductor integrated circuit of the fourth aspect of the present invention, it is possible to realize a semiconductor integrated circuit that exhibits the above effects.
以下図面に基づいて本発明の実施の形態を詳述する。 Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
(1)第1の実施例
図1に本発明の第1の実施例による半導体温度センサ回路の構成を示す。図1において、10は全体として第1の実施例による半導体温度センサ回路を示し、当該半導体温度センサ回路10は、基準電圧Vssラインに第1の電界効果トランジスタであるMOSFET1のソースを接続すると共に、第1のMOSFET1のドレインに第2のMOSFET2のゲートを接続して、双方を直列接続した第1の回路21と、基準電圧Vssラインに第3のMOSFET3のソースを接続してなる第2の回路22とにより、従来知られている3−トランジスタ回路を構成し、さらに第2の回路22では、そのドレインを第3のMOSFET3のドレインに接続すると共に、そのソースを基準電圧Vssラインに接続した第4のMOSFET4が並列に接続される。
(1) First Embodiment FIG. 1 shows a configuration of a semiconductor temperature sensor circuit according to a first embodiment of the present invention. In FIG. 1,
ここで、第1のMOSFET1ではゲートとドレインが接続されたダイオード接続の形態をなし、また第2のMOSFET2も同様にゲートとドレインが接続されたダイオード接続の形態をなし、さらに第2のMOSFET2と第3のMOSFET3のゲートどうしが接続され、第4のMOSFET4のゲートには、電圧供給源14から、別のバイアス電圧が印加されるような構成になされている。この電圧供給源14は、第1〜第4MOSFET1〜4が形成される半導体回路(図示せず)とは別な箇所に設けられ、基準電圧Vssに対して温度に依存しない固定の電圧Vsを生成するもので、新たに追加された第4のMOSFET4と電圧供給源14とにより、第3のMOSFET3のドレイン電流のみで生じる動作点をシフトさせる動作点シフト回路25を構成している。
Here, the
前記第1の回路21および第2の回路22の一端は、基準電圧Vssラインを介して電圧検出手段15の一端に接続される。また第1の回路21および第2の回路22の他端は、この電圧検出手段15の他端に接続される。つまり、第1の回路21および第2の回路22は、電圧検出手段15に対し並列に接続されている。そして、第2のMOSFET2のドレイン電流IOUT1と、第3のMOSFET3のドレイン電流IOUT2が等しくなるときに、第1の回路21および第2の回路22からなるトランジスタ回路の出力電圧VOUTを電圧検出手段15で読取って、これを温度として検知する。
One ends of the
以上の構成において、半導体温度センサ回路10を用いて、以下の手順で温度をセンシングすることができる。
In the above configuration, the temperature can be sensed using the semiconductor
第2のMOSFET2のドレインを流れる電流をIOUT1とし、第3のMOSFET3のドレインを流れる電流と第4のMOSFET4のドレインを流れる電流の合計値をIOUT2とし、第2のMOSFET2のドレインと第3のMOSFET3のドレインとの接続点と基準電圧Vssライン間の電位差を、電圧検出手段15が検出し得る出力電圧VOUTと定義し、電流IOUT1と電流IOUT2とが同じ値となるときの出力電圧VOUTを測定する。後述するように、出力電圧VOUTは特定範囲で温度と線形の関係にあるので、測定者は電圧検出手段15により出力電圧VOUTを測定することで間接的に温度を知ることができる。
The current flowing through the drain of the
半導体温度センサ回路10の出力電圧は、ダイオード接続された第1のMOSFET1と第2のMOSFET2のしきい値電圧の合計値以上となるようになされていることにより、第1のMOSFET1と第2のMOSFET2は飽和領域で動作し、特定範囲(この場合はVOUT=0.5〜0.8V)では、流れる電流IOUT1は出力電圧や温度に対して線形に変化していると仮定出来る。
The output voltage of the semiconductor
第4のMOSFET4は電源供給源14から供給された別のバイアス電圧により飽和領域で動作するようになされている。このバイアス電圧は温度依存性がないものでなければならず、また、このバイアス電圧用回路は半導体温度センサ回路10そのものより小さな回路であることが望まれるが、温度依存性の無いバイアス電圧用回路は、しばしば、大きな面積が必要となる。この状況を解決するために、本実施例では第4のMOSFET4のゲート電圧Vgを1V(すなわち、半導体温度センサ回路10の電源電圧Vdd)に設定し、バイアス電圧用回路を不要としている。しかしこの場合、通常のMOSFETサイズでは、電流IOUT2が大きくなってしまうため、第3のMOSFET3と第4のMOSFET4のW(幅)/L(長さ)サイズは出来る限り小さくなければならない。また、小さなW/Lサイズは、長いチャネル長を必要とし大きな面積を占めることとなるため、第3のMOSFET3と第4のMOSFET4のW/Lサイズ決定には、消費電力と面積のトレードオフを考慮する必要がある。本実施例では、第3のMOSFET3のW/Lサイズは、0.2μm/2.8μm、第4のMOSFET4のW/Lサイズは、0.6μm/2.8μmとした。
The
図2に、第2のMOSFET2のドレインを流れる電流IOUT1と、第2のMOSFET2のドレインと第3のMOSFET3のドレインとの接続点と基準電圧Vssライン間の電圧との電流−電圧特性(I−V特性)、および、第3のMOSFET3のドレインを流れる電流と第4のMOSFET4のドレインを流れる電流の合計値IOUT2と、第2のMOSFET2のドレインと第3のMOSFET3のドレインとの接続点と基準電圧Vssライン間の電圧との電流−電圧特性(I−V特性)を示す。ここで電流−電圧特性(I−V特性)は動作温度の異なる複数の場合を同時に示した。電流IOUT1と電流IOUT2との交点(動作点:電流値が等しいとき)が出力電圧VOUTとなるが、この際、第3のMOSFET3と第4のMOSFET4は、飽和領域で動作し、正確な測定結果が得られる。
FIG. 2 shows current-voltage characteristics (I) of the current I OUT1 flowing through the drain of the
比較のために、図12に、図1と同一の符号を付して従来知られている3−トランジスタ回路(非特許文献10)の、電流−電圧特性(I−V特性)を図13に示す。この場合は、ここで電流−電圧特性(I−V特性)も動作温度の異なる複数の場合を同時に示した。図13でも、電流IOUT1と電流IOUT2との交点が出力電圧VOUTとなるが、この際、第3のMOSFET3は非飽和領域で動作し、測定結果は不正確となる。
For comparison, FIG. 13 shows the current-voltage characteristics (IV characteristics) of FIG. 12 with a 3-transistor circuit (Non-Patent Document 10) conventionally known with the same reference numerals as in FIG. Show. In this case, a plurality of cases in which the current-voltage characteristics (IV characteristics) have different operating temperatures are shown simultaneously. Also in FIG. 13, the intersection of the current I OUT1 and the current I OUT2 is the output voltage V OUT , but at this time, the
これに対し、本実施例では、動作点が飽和領域となる構成としたことにより、出力電圧の測定値はより正確になり、1V以下の電源電圧に対しても、出力電圧は負の傾きを持って温度に精度よく比例するようになる。 On the other hand, in this embodiment, since the operating point is in the saturation region, the measured value of the output voltage is more accurate, and the output voltage has a negative slope even when the power supply voltage is 1 V or less. It will be proportional to the temperature accurately.
本実施例の半導体温度センサ回路10を、CMOS 90nmプロセスで作成した結果、面積は11.6×4.1m2と極めて小さく、電源電圧1Vでの動作も実現した。
As a result of producing the semiconductor
本実施例の半導体温度センサ回路10の性能を評価するため、30〜160℃の間を13℃刻みで、256個の半導体温度センサ回路10を測定した。出力電圧はAgilent 4155C半導体パラメータアナライザを用いて測定を行った。また、温度測定は、Agilent 34420A ナノボルト/マイクロオーム・メータとKタイプ熱電対を用いセラミックパッケージの底面温度を測定し、このセラミックパッケージの底面温度が、各半導体温度センサ回路10の位置での温度と仮定して出力電圧との相関を評価した。
In order to evaluate the performance of the semiconductor
図3に、30〜160℃における各半導体温度センサ回路10の出力電圧の温度依存性を示す。ここで、2点の温度(50℃, 125℃)から線形関数を求め、得られた電圧から測定温度を演算した結果、実温度と測定された予測温度の間に極めて良好な相関関係があることが確認された(図4)。
FIG. 3 shows the temperature dependence of the output voltage of each semiconductor
図5に、上記2点間キャリブレーションから得られた線形関数の温度係数ヒストグラム示す。また、得られた線形関数と実測値との差を表す測定エラーカーブを図6に示す。 FIG. 5 shows a temperature coefficient histogram of a linear function obtained from the two-point calibration. In addition, FIG. 6 shows a measurement error curve representing the difference between the obtained linear function and the actual measurement value.
以上より、曲線キャリブレーションやダイナミックオフセットキャンセル手法を用いずに、2点間キャリブレーションから得られた極めて線形な特性により、50〜125℃の範囲において、測定エラーは-1.0〜+0.8℃程度に抑えることが出来た。また、消費電力は約25μWであった。 From the above, the measurement error is about -1.0 to + 0.8 ° C in the range of 50 to 125 ° C due to the extremely linear characteristics obtained from the two-point calibration without using the curve calibration or dynamic offset cancellation method. I was able to suppress it. The power consumption was about 25 μW.
上記のように、本実施例の半導体温度センサ回路10では、90nmプロセス以降の微細プロセス、かつ、1V以下の低電源電圧での動作が可能となり、チップ内に任意の位置に、任意の数だけ、半導体温度センサ回路10を搭載出来るため、各半導体温度センサ回路10の位置での温度を精度良く測定することにより、最大ジャンクション温度仕様に対するマージンを減少させることができ、熱設計コストの低減及びCPU等のパフォーマンスを最大限利用することが可能となる。
As described above, in the semiconductor
以上のように、本実施例の半導体温度センサ回路10は、ダイオード接続された第1のMOSFET1と、当該第1のMOSFET1と直列接続されるダイオード接続された第2のMOSFET2と、第2のMOSFET2とベースどうしを接続してなる第3のMOSFET3とを備え、第1のMOSFET1および第2のMOSFET2からなる直列回路と、前記第3のMOSFET3とを並列に接続して第1の回路21および第2の回路22からなるトランジスタ回路を構成し、第2のMOSFET2のドレイン電流IOUT1と、前記第3のMOSFET3のドレイン電流IOUT2が等しくなるときに、前記トランジスタ回路の出力電圧VOUTから温度を検知するものにおいて、第3のMOSFET3と並列接続される第4のMOSFET4と、第4のMOSFET4を飽和領域で動作させるゲート電圧を第4のMOSFET4に供給する電圧供給源14とからなり、第3のMOSFET3のドレイン電流IOUT2で生じる動作点を第4の電界効果トランジスタのドレイン電流によりシフトさせる動作点シフト回路25を設けている。
As described above, the semiconductor
これにより、既存の第1〜第3のMOSFET1〜3で構成される3−トランジスタ回路(第1の回路21および第2の回路22)に対して、第4のMOSFET4を付加し、電圧供給源14からのゲート電圧によりこの第4のMOSFET4を飽和領域で動作させるだけで、第3のMOSFET3のドレイン電流IOUT2のみで生じる動作点を適切な値にシフトさせることが可能になり、半導体温度センサ回路10の電源電圧Vddが例えば1V以下の低電圧であっても、トランジスタ回路の出力電圧VOUTと温度との線形性を精度よく維持することが可能になる。
As a result, the
そしてこれは、既存の第1〜第3のMOSFET1〜3で構成される3−トランジスタ回路に対し、第3のMOSFET3と並列に第4のMOSFET4を接続し、電圧供給源14から第4のMOSFET4に対して、第4のMOSFET4を飽和領域で動作させるゲート電圧を供給することで、第3のMOSFET3のドレイン電流IOUT2のみで生じる動作点をシフトさせる調整方法を採用しても実現可能である。
This is because the
また、前記電圧供給源14は、半導体温度センサ回路10に電源電圧Vddを供給するもので構成してもよく、この場合は、半導体温度センサ回路10への電源電圧Vddと共通に、前記ゲート電圧を供給することになり、半導体温度センサ回路10の各部に供給する電源電圧Vddを利用して、第4のMOSFET4に所望のゲート電圧を供給できるので、専用のバイアス回路が不要になる。
Further, the
また、上述した新規な半導体温度センサ回路10を各種半導体集積回路に備えることで、上記効果を発揮する出力電圧VOUTと温度との線形性を精度よく維持することが可能な半導体集積回路を提供できる。
Also, by providing the above-described novel semiconductor
(2)第2の実施例
次に、第2の実施例ついて説明する。
(2) Second Example Next, a second example will be described.
実施例2は、実施例1と比較した場合、電圧検出段15を図7に示すエラーアンプ回路に置き換えている点で相違する。図7のエラーアンプは、図7中の2つの接点32が同電位になるよう、接点34の電位をフィードバック制御することを特徴とするエラーアンプ回路であり、図7中の接点31を図1中の配線部11と配線部12に接続することで、第2のMOSFET2のドレイン電流IOUT1と、第3のMOSFET3のドレイン電流IOUT2あるいは第3のMOSFET3のドレイン電流と第4のMOSFET4のドレインを流れる電流の合計値IOUT2が等しくなるとき容易に検出できる。実施例2のその他の構成と効果は実施例1と全て同様である。
The second embodiment is different from the first embodiment in that the
(3)第3の実施例
次に、図1と同一の符号を付した図8に示した第3の実施例ついて説明する。
(3) Third Example Next, a third example shown in FIG. 8 with the same reference numerals as those in FIG. 1 will be described.
実施例3は、実施例1と比較した場合、第4の電界効果トランジスタに供給される電源電圧が、外部のメモリ24のデータがDAコンバータ23を介して直接第4の電界効果トランジスタのゲートに供給される点が相違する。
In the third embodiment, when compared with the first embodiment, the power supply voltage supplied to the fourth field effect transistor is such that the data in the
たとえば、90nm以降のプロセスでは、ゲート寸法やゲート酸化膜厚等のプロセスバラツキがMOS特性に与える影響が大きくなり、半導体温度センサ回路10を90nm以降のプロセスに実装した場合も、当然にそれらのプロセスバラツキの影響を受けることになる。実際に、第4のMOSFET4にもプロセスバラツキが生じ、そのバラツキは、第3のMOSFET3のドレイン電流と第4のMOSFET4のドレインを流れる電流の合計値IOUT2を介して、温度測定結果にも影響が生じる。
For example, in processes after 90 nm, process variations such as gate dimensions and gate oxide film thickness have a large effect on MOS characteristics, and even when the semiconductor
実施例3では、メモリ24に貯蔵されたデータで、各半導体温度センサ回路10の第4のMOSFET4のゲートに直接最適な電圧を印加できるようになされている。たとえば、各半導体温度センサ回路10で出力電源と温度の相関を評価し、その結果から最適化した電圧をメモリ24に貯蔵し、その後その最適値を各半導体温度センサ回路10の第4のMOSFET4のゲートに直接印加すれば、プロセス起因のバラツキの影響を排除することができる。実施例3のその他の構成と効果は実施例1と全て同様である。
In the third embodiment, the optimum voltage can be directly applied to the gate of the
以上のように、本実施例の半導体温度センサ回路10は、ダイオード接続された第1のMOSFET1と、当該第1のMOSFET1と直列接続されるダイオード接続された第2のMOSFET2と、第2のMOSFET2とベースどうしを接続してなる第3のMOSFET3とを備え、第1のMOSFET1および第2のMOSFET2からなる直列回路と、前記第3のMOSFET3とを並列に接続して第1の回路21および第2の回路22からなるトランジスタ回路を構成し、第2のMOSFET2のドレイン電流IOUT1と、前記第3のMOSFET3のドレイン電流IOUT2が等しくなるときに、前記トランジスタ回路の出力電圧VOUTから温度を検知するものにおいて、第3のMOSFET3と並列接続される第4のMOSFET4と、第4のMOSFET4を飽和領域で動作させるゲート電圧を第4のMOSFET4に供給する電圧供給源14とからなり、第3のMOSFET3のドレイン電流IOUT2のみで生じる動作点を第4の電界効果トランジスタのドレイン電流によりシフトさせる動作点シフト回路25を設けている。
As described above, the semiconductor
これにより、既存の第1〜第3のMOSFET1〜3で構成される3−トランジスタ回路(第1の回路21および第2の回路22)に対して、第4のMOSFET4を付加し、電圧供給源14からのゲート電圧によりこの第4のMOSFET4を飽和領域で動作させるだけで、第3のMOSFET3のドレイン電流IOUT2のみで生じる動作点を適切な値にシフトさせることが可能になり、半導体温度センサ回路10の電源電圧Vddが例えば1V以下の低電圧であっても、トランジスタ回路の出力電圧VOUTと温度との線形性を精度よく維持することが可能になる。
As a result, the
そしてこれは、既存の第1〜第3のMOSFET1〜3で構成される3−トランジスタ回路に対し、第3のMOSFET3と並列に第4のMOSFET4を接続し、電圧供給源14から第4のMOSFET4に対して、第4のMOSFET4を飽和領域で動作させるゲート電圧を供給することで、第3のMOSFET3のドレイン電流IOUT2のみで生じる動作点をシフトさせる調整方法を採用しても実現可能である。
This is because the
また、前記電圧供給源14は、半導体温度センサ回路10に電源電圧Vddを供給するもので構成してもよく、この場合は、半導体温度センサ回路10への電源電圧Vddと共通に、前記ゲート電圧を供給することになり、半導体温度センサ回路10の各部に供給する電源電圧Vddを利用して、第4のMOSFET4に所望のゲート電圧を供給できるので、専用のバイアス回路が不要になる。
Further, the
さらに、第1〜第4のMOSFET1〜4とは別に、この第1〜第4のMOSFET1〜4の外部に電圧供給源14を備えることで、この外部の電源電圧よりこの各半導体温度センサ回路10の第4の電界効果トランジスタに個別に最適の電圧を供給でき、プロセスバラツキに起因した測定誤差を低減することができる。
Further, by providing a
そしてこれは、第1〜第4のMOSFET1〜4とは別に、この第1〜第4のMOSFET1〜4の外部から前記ゲート電圧を供給する調整方法でも実現可能である。
This can also be realized by an adjusting method for supplying the gate voltage from the outside of the first to
また、上述した新規な半導体温度センサ回路10を各種半導体集積回路に備えることで、上記効果を発揮する出力電圧VOUTと温度との線形性を精度よく維持することが可能な半導体集積回路を提供できる。
Also, by providing the above-described novel semiconductor
(4)第4の実施例
次に、第4の実施例ついて説明する。
(4) Fourth Example Next, a fourth example will be described.
図9に第4の実施例である、半導体温度センサ回路を用いた、オンチップ・マトリックスアレイ温度計測・管理システム100を示す。オンチップ・マトリックスアレイ温度計測・管理システム100は、マトリックスアレイ上に配置した半導体温度センサ回路、温度−ディジタル変換回路101、システムコントロール回路、外部インタフェース103とから構成される。半導体温度センサ回路部分の構成は、第1の実施例の場合と同様である。
FIG. 9 shows an on-chip matrix array temperature measurement /
オンチップ・マトリックスアレイ温度計測・管理システム100は、8ビット(任意)のアドレスで指定し、面積を削減するため、温度−ディジタル変換回路は各センサに共通として設計されている。変換精度は、10ビット程度が好適である。
In the on-chip matrix array temperature measurement /
また、オンチップ・マトリックスアレイ温度計測・管理システム100には、温度分布測定用に意図的に局所発熱をさせる発熱用素子(抵抗、トランジスタなど)を実装し、リアルタイム温度分布計測のテストを行うことも可能である。
The on-chip matrix array temperature measurement and
オンチップ・マトリックスアレイ温度計測・管理システム100でVLSIチップ温度をモニタリングし、結果をフィードバックすることによって、FAN回転数、動作周波数、コア電圧等を制御し、ジャンクション温度等が仕様を超えないようにコントロールすることが可能である。
The VLSI chip temperature is monitored by the on-chip matrix array temperature measurement and
また、複数の温度センサを切り替えて、使用することで高速にチップ全体の温度分布を計測することが可能となる。 Further, by switching and using a plurality of temperature sensors, it becomes possible to measure the temperature distribution of the entire chip at high speed.
以上、本発明の実施例を説明したが、本発明は、前記実施例に限定されるものではなく、種々の変形実施が可能である。 As mentioned above, although the Example of this invention was described, this invention is not limited to the said Example, A various deformation | transformation implementation is possible.
1 第1のMOSFET(第1の電界効果トランジスタ)
2 第2のMOSFET(第2の電界効果トランジスタ)
3 第3のMOSFET(第3の電界効果トランジスタ)
4 第4のMOSFET(第4の電界効果トランジスタ)
10 半導体温度センサ回路
14 電圧供給源
21 第1の回路(トランジスタ回路)
22 第2の回路(トランジスタ回路)
25 動作点シフト回路
1 1st MOSFET (1st field effect transistor)
2 Second MOSFET (second field effect transistor)
3 Third MOSFET (third field effect transistor)
4 4th MOSFET (4th field effect transistor)
10 Semiconductor temperature sensor circuit
14 Voltage source
21 First circuit (transistor circuit)
22 Second circuit (transistor circuit)
25 Operating point shift circuit
Claims (7)
前記第1の電界効果トランジスタと直列接続されるダイオード接続された第2の電界効果トランジスタと、
前記第2の電界効果トランジスタとゲートどうしを接続してなる第3の電界効果トランジスタとを備え、
前記第1および第2の電界効果トランジスタからなる直列回路と、前記第3の電界効果トランジスタとを並列に接続してトランジスタ回路を構成し、
前記第2の電界効果トランジスタのドレイン電流と、前記第3の電界効果トランジスタのドレイン電流が等しくなるときに、前記トランジスタ回路の出力電圧から温度を検知する半導体温度センサ回路において、
前記第3の電界効果トランジスタと並列接続される第4の電界効果トランジスタと、前記第4の電界効果トランジスタを飽和領域で動作させるゲート電圧を前記第4の電界効果トランジスタに供給する電圧供給源とからなり、前記第3の電界効果トランジスタのドレイン電流で生じる動作点を第4の電界効果トランジスタのドレイン電流によりシフトさせる動作点シフト回路を設けたことを特徴とする半導体温度センサ回路。 A diode-connected first field effect transistor;
A diode-connected second field effect transistor connected in series with the first field effect transistor;
A third field effect transistor formed by connecting the second field effect transistor and gates;
A series circuit composed of the first and second field effect transistors and the third field effect transistor are connected in parallel to form a transistor circuit,
In the semiconductor temperature sensor circuit for detecting the temperature from the output voltage of the transistor circuit when the drain current of the second field effect transistor is equal to the drain current of the third field effect transistor,
A fourth field effect transistor connected in parallel with the third field effect transistor; and a voltage supply source for supplying a gate voltage for operating the fourth field effect transistor in a saturation region to the fourth field effect transistor. A semiconductor temperature sensor circuit comprising: an operating point shift circuit configured to shift an operating point generated by a drain current of the third field effect transistor by a drain current of the fourth field effect transistor.
前記第1の電界効果トランジスタと直列接続されるダイオード接続された第2の電界効果トランジスタと、
前記第2の電界効果トランジスタとゲートどうしを接続してなる第3の電界効果トランジスタとを備え、
前記第1および第2の電界効果トランジスタからなる直列回路と、前記第3の電界効果トランジスタとを並列に接続してトランジスタ回路を構成し、
前記第2の電界効果トランジスタのドレイン電流と、前記第3の電界効果トランジスタのドレイン電流が等しくなるときに、前記トランジスタ回路の出力電圧から温度を検知する半導体温度センサ回路において、
前記第3の電界効果トランジスタと並列に第4の電界効果トランジスタを接続し、電圧供給源から前記第4の電界効果トランジスタに対して、前記第4の電界効果トランジスタを飽和領域で動作させるゲート電圧を供給することで、前記第3の電界効果トランジスタのドレイン電流で生じる動作点を第4の電界効果トランジスタのドレイン電流によりシフトさせることを特徴とする半導体温度センサ回路の調整方法。 A diode-connected first field effect transistor;
A diode-connected second field effect transistor connected in series with the first field effect transistor;
A third field effect transistor formed by connecting the second field effect transistor and gates;
A series circuit composed of the first and second field effect transistors and the third field effect transistor are connected in parallel to form a transistor circuit,
In the semiconductor temperature sensor circuit for detecting the temperature from the output voltage of the transistor circuit when the drain current of the second field effect transistor is equal to the drain current of the third field effect transistor,
A gate voltage for connecting a fourth field effect transistor in parallel with the third field effect transistor and operating the fourth field effect transistor in a saturation region with respect to the fourth field effect transistor from a voltage supply source. , And the operating point generated by the drain current of the third field effect transistor is shifted by the drain current of the fourth field effect transistor.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006058740A JP4910127B2 (en) | 2006-03-03 | 2006-03-03 | Semiconductor temperature sensor circuit, semiconductor integrated circuit, and method for adjusting semiconductor temperature sensor circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006058740A JP4910127B2 (en) | 2006-03-03 | 2006-03-03 | Semiconductor temperature sensor circuit, semiconductor integrated circuit, and method for adjusting semiconductor temperature sensor circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007240157A true JP2007240157A (en) | 2007-09-20 |
JP4910127B2 JP4910127B2 (en) | 2012-04-04 |
Family
ID=38585850
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006058740A Active JP4910127B2 (en) | 2006-03-03 | 2006-03-03 | Semiconductor temperature sensor circuit, semiconductor integrated circuit, and method for adjusting semiconductor temperature sensor circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4910127B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113899802A (en) * | 2021-09-29 | 2022-01-07 | 上海天马微电子有限公司 | Reading circuit of field effect sensor, reading method of reading circuit and control circuit of field effect sensor |
WO2023187918A1 (en) * | 2022-03-28 | 2023-10-05 | 三菱電機株式会社 | Semiconductor characteristic measurement device, semiconductor characteristic measurement method, and program |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107110818A (en) | 2014-12-26 | 2017-08-29 | 株式会社东芝 | Biology sensor |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09119870A (en) * | 1995-10-26 | 1997-05-06 | Nec Corp | Temperature detection method, semiconductor device and temperature detection circuit |
JPH10122976A (en) * | 1995-09-12 | 1998-05-15 | Seiko Instr Inc | Semiconductor temperature sensor and its manufacture |
-
2006
- 2006-03-03 JP JP2006058740A patent/JP4910127B2/en active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10122976A (en) * | 1995-09-12 | 1998-05-15 | Seiko Instr Inc | Semiconductor temperature sensor and its manufacture |
JPH09119870A (en) * | 1995-10-26 | 1997-05-06 | Nec Corp | Temperature detection method, semiconductor device and temperature detection circuit |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113899802A (en) * | 2021-09-29 | 2022-01-07 | 上海天马微电子有限公司 | Reading circuit of field effect sensor, reading method of reading circuit and control circuit of field effect sensor |
WO2023187918A1 (en) * | 2022-03-28 | 2023-10-05 | 三菱電機株式会社 | Semiconductor characteristic measurement device, semiconductor characteristic measurement method, and program |
Also Published As
Publication number | Publication date |
---|---|
JP4910127B2 (en) | 2012-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Chen et al. | A time-to-digital-converter-based CMOS smart temperature sensor | |
US7808068B2 (en) | Method for sensing integrated circuit temperature including adjustable gain and offset | |
Wang et al. | The temperature characteristics of bipolar transistors fabricated in CMOS technology | |
US7758240B2 (en) | PN-junction temperature sensing apparatus | |
US7821320B2 (en) | Temperature detection circuit | |
US6948847B2 (en) | Temperature sensor for a MOS circuit configuration | |
US7549795B2 (en) | Analog thermal sensor array | |
TWI420123B (en) | A circuit used for indicating process corner and extreme temperature | |
US7857510B2 (en) | Temperature sensing circuit | |
TW201020531A (en) | Two-terminal semiconductor sensor device | |
US8368454B2 (en) | Temperature detection circuit | |
US20130070807A1 (en) | Temperature Sensor, Electronic Device and Temperature Measurement Method | |
US20080036525A1 (en) | Temperature detecting circuit | |
US7922389B2 (en) | Substrate based on temperature sensing | |
US7915947B2 (en) | PTAT sensor and temperature sensing method thereof | |
JP4910127B2 (en) | Semiconductor temperature sensor circuit, semiconductor integrated circuit, and method for adjusting semiconductor temperature sensor circuit | |
US6867059B2 (en) | A-C:H ISFET device manufacturing method, and testing methods and apparatus thereof | |
US9004756B2 (en) | Temperature sensor | |
JP2001217692A (en) | Voltage comparing circuit and substrate bias adjusting circuit using the same | |
JP4385811B2 (en) | Constant current circuit | |
Schinkel et al. | A 1-V 15 µ W high-precision temperature switch | |
JP2003177828A (en) | Constant current circuit | |
Sasaki et al. | -1/+ 0.8/spl deg/C error, accurate temperature sensor using 90nm 1V CMOS for on-line thermal monitoring of VLSI circuits | |
US8217713B1 (en) | High precision current reference using offset PTAT correction | |
JP2008216234A (en) | Temperature detection circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20090216 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A131 | Notification of reasons for refusal |
Effective date: 20110817 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20111014 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20111215 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
RD04 | Notification of resignation of power of attorney |
Effective date: 20121205 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20121205 |
|
A072 | Dismissal of procedure |
Free format text: JAPANESE INTERMEDIATE CODE: A072 Effective date: 20130521 |
|
A072 | Dismissal of procedure |
Effective date: 20130521 Free format text: JAPANESE INTERMEDIATE CODE: A072 |