JP2007228267A - データ処理装置およびその方法 - Google Patents

Abstract

【課題】複数の入力信号を基にシリアル信号を生成する場合に、光インタフェースに要求されるビットレートのシリアル信号を生成することを可能とするデータ処理装置を提供できる。
【解決手段】Ｐ／Ｓ変換部４０は、メモリ３１＿１およびメモリ３１＿２からワード列データＳ２９＿１，Ｓ２９＿２を読み出し、光インタフェースに対応した３．７１２５Ｇｂ／ｓあるいは４．２５Ｇｂ／ｓのシリアル信号Ｓ３を生成し、これを図１に示す光送信モジュール５に出力する。このとき、Ｐ／Ｓ変換部４０は、必要であれば、各ラインの後に付加データを付加して３．７１２５Ｇｂ／ｓあるいは４．２５Ｇｂ／ｓのシリアル信号Ｓ３を生成する。
【選択図】図２

Description

本願の特許請求の範囲に記載された発明は、規格に準拠したビットレートを有するビッ
ト列データを成すシリアルディジタル映像信号についての伝送を行うに際して用いられる
、ビット列データを生成するデータ処理装置およびその方法に関する。

映像信号の分野においては、伝達情報の多様化および再生画像の高品質化等を実現する観点から、ディジタル化への取組が積極的になされており、既に、映像信号情報をあらわすディジタルデータにより形成されるディジタル映像信号を扱う高精細度テレビジョン（High Definition Television : HDTV)システム等が提案されている。HDTVシステムのもとにおけるディジタル映像信号（以下、HD信号という）は、所定のデータフォーマットに従ったワード列データとして形成され、Ｙ，ＣB ／ＣR 形式のものと、Ｒ，Ｇ，Ｂ形式のものとがある。Ｙ，ＣB ／ＣR 形式の場合、Ｙは輝度信号成分を意味し、ＣB ／ＣR は色差
信号成分を意味する。また、Ｒ，Ｇ，Ｂ形式の場合、Ｒ，ＧおよびＢは、夫々、赤色原色信号成分、緑色原色信号成分および青色原色信号成分を意味する。

このようなHD信号が、例えば、同軸ケーブル，オプティカル・ファイバーによって形
成される光信号伝送ケーブル等で構成される信号伝送路を通じて伝送されるに際しては、
信号伝送路の構造が簡略されることからして、HD信号がワード列データからビット列デ
ータ（シリアルディジタル映像信号）に変換されて伝送されるシリアル伝送が望まれるこ
とになる。そして、HD信号のシリアル伝送に関しては、米国のSMPTE(Society of Motion Picture and Television Engineers：動画およびテレビジョン技術者協会）による規格化がなされており、SMPTEによって制定された規格である SMPTE 292M によるHD SDI (High Definition Serial Digital Interface)に準拠した伝送が行われる（非特許文献１参照）。

HD SDI に準拠した伝送にあっては、同軸ケーブル，光信号伝送ケーブル等で形成され
る信号伝送路を通じて伝送されるビット列データであるシリアルディジタル映像信号が、
そのデータレート（ビットレート）を１．４８５Ｇb/s もしくは１．４８５／１．００１
Ｇb/s（本願においては、これらのビットレートのいずれをも１．４８５Ｇb/s という）とするものとされることが、規格として定められている。即ち、 HD SDI に準拠した伝送に供されるシリアルディジタル映像信号（以下、HD-SDI信号という）の伝送にあたっては、HD-SDI信号は、ビットレートを１．４８５Ｇb/s とするものとされるのである。
SMPTE STANDARD for Television and Digital Cinema SMPTE 425M-200x

現在SMPTE 425Mに提案されているのは、1920×1080/50P,60P/4:2:2/10bit, 1920×1080/24P, 25P, 30P, 50I, 60I/4:4:4/10bit, 12bitなどSMPTE 372Mで規定されている、HD-SDI 2本に多重して伝送できる範囲の信号を2.97Gb/s(３Gb/s)に多重して一本の同軸ケーブルで伝送信号フォーマットならびに同軸インタフェース物理層規格である。しかしながら、光インタフェースに関する規格は提案されていない。
提案されている同軸の物理層規格のチャンネルコーディングは、現行HD-SDIと同じスクランブル方式であり、直流成分の多いパターンや、0あるいは1連続の多いパターンであるいわゆるパソロジカルパターンが発生する。
3Gb/s帯には、半導体レーザやピンホトダイオードなど安い光デバイスが無い。

本発明は上述した従来技術の問題点に鑑みてなされ、複数の入力信号を基にシリアル信号を生成する場合に、光インフェースに要求されるビットレートのシリアル信号を生成することを可能とするデータ処理装置およびその方法を提供することを目的とする。

上述した従来技術の問題点を解決し、上述した目的を達成するために、第１の観点の発明のデータ処理装置は、複数の入力信号をその構成ビット数を増やして０，１が分散するようにした後にシリアル信号に変換するデータ処理装置であって、前記入力信号の第１のビットレートと、前記入力信号の数と、前記入力信号のビット数増加前のビット長に対する増加後のビット長の比とを乗じた第２のビットレートの前記シリアル信号を生成する。

第２の観点の発明のデータ処理方法は、複数の入力信号をその構成ビット数を増やして０，１が分散するようにした後にシリアル信号に変換するデータ処理方法であって、前記入力信号の第１のビットレートと、前記入力信号の数と、前記入力信号のビット数増加前のビット長に対する増加後のビット長の比とを乗じた第２のビットレートの前記シリアル信号を生成する工程を有する。

本発明によれば、複数の入力信号を基にシリアル信号を生成する場合に、光インフェース等に要求されるビットレートのシリアル信号を生成することを可能とするデータ処理装置およびその方法を提供することができる。

以下、本発明の実施形態について説明する。
先ず、本実施形態で用いられる信号および規格について説明する。
＜信号フォーマット＞
D1,D2,HDTVのデジタルビデオデータは、輝度信号（Y）／色差信号（CB/CR）をそれぞれ10ビット（8ビット）で量子化し、ライン番号順にタイミング基準信号SAV（Start of Active Video）・デジタル有効ライン・タイミング基準信号EAV（End of Active Video）・ライン番号データ・誤り検出符号データ・補助データ／未定義ワードデータの順に時系列に並べたものである。
タイミング基準信号SAV,EAVの４ワードのうち、最初の３ワード（3FFh,000h,000h）はワード同期や水平同期を確立するためのものであり、最後の１ワード（XYZh）は同一フレームの第１フィールド／第２フィールドを識別したり、SAVやEAVを識別するためのものである。
この輝度信号／色差信号を「CB/CR,Y, CB/CR,Y, CB/CR,Y, CB/CR,Y．．．」の順に多重し、パラレル／シリアル変換し、スクランブルして電気あるいは光信号に変換して送信する。受信側では、逆変換して信号を再生する。ここでスクランブルとは、入力シリアル信号を多項式とみなし、９次の原始多項式「Ｘ９＋Ｘ４＋１」で順次割り算して、その結果である商を伝送することにより統計的に伝送データのマーク率（１と０の割合）を平均１／２にするものである。同時に原始多項式による暗号化という意味も持つ。この商をさらに X+1で割ることにより極性フリー（データとその反転データで同じ情報を持つこと）のデータにして送信する。受信側では伝送データに X+1を掛け、上記原始多項式 X9+X4+1を掛けて元のデータを再生する。

＜1080／60P信号＞
現行のHDTVシステムは1080／60I、Interlace（飛び越し走査）方式であるのに対し、次世代の1080／60PはProgressive（順次走査）方式のHDTV信号である。パラレルの信号フォーマットはSMPTE 274Mで決定されており、
（１）アクティブサンプル数；1920サンプル／ライン
（２）アクティブライン数；1080ライン／フレーム
（３）フレームレート；60Hz、60Hz／1.001（Progressive）
（４）サンプリング周波数148.5MHzあるいは148.5MHz×1000／1001
（５）量子化；8bitあるいは10bit（あるいは12bit）
である。パラレルインターフェースは、
（Ａ１）RGBシステム；8bit×3＝24itあるいは10bit×3＝30bit
（Ａ２）Y, CB/CRシステム；8bit×2＝16bitあるいは10bit×2＝20bit
である。
現在では10bit量子化が一般的であるが、将来の高画質化への要望から12bit量子化への要求も強くなってきている。

＜1080／24P-30P／4：4：4／10bit,12bitのD-Cinema信号＞
D-Cinema（E-Cinema）とはDigital-Cinema（Electric―Cinema）の略である。
24Pシステムパラレルの信号フォーマットはSMPTE 274Mで決定されており、
（Ｂ１）アクティブサンプル数；1920サンプル／ライン
（Ｂ２）アクティブライン数；1080ライン／フレーム
（Ｂ３）フレームレート；24Hz,24Hz／1.001、30Hz,30Hz／1.001（Progressive）
（Ｂ４）サンプリング周波数74.25MHzあるいは74.25MHz×1000／1001
（Ｂ５）量子化；8bitあるいは10bit
である。パラレルインターフェースは、
（Ｃ１）RGBシステム；8bit×3＝24itあるいは10bit×3＝30bit
（Ｃ２）Y, CB/CRシステム；8bit×2＝16bitあるいは10bit×2＝20bit
が規定されている。4：2：2（Y, CB/CR）／8bit,10bitシステムは現行HD SDIを用いてシリアル伝送することが規格化されているが、以下に説明する12bit量子化システムや4：4：4（R,G,B）／8bit,10bit,12bit...システムのシリアル伝送方法については規格化されていない。
HD-SDIでは上位下位4パターン、すなわち000h〜003hと3FFh〜3FChは禁止コードでありこれらはSAVやEAV、あるいは補助データのFlagとして使用されるために、データとしては使えない。ところがD-Cinema信号では上記禁止コードを設けず、全てのワードを使用したいと言う要求が強い。

＜カメラ伝送システム＞
放送局用のカメラシステムにおいては、一般に複数のカメラで被写体を撮影する。この時、カメラからの映像信号は上記信号フォーマットのY, CB/CR信号あるいはG,B,R信号であり、CCU(Camera Control Unit)（あるいはVTR）に伝送される。Y,Pb/Prシステムの場合には、D1信号で270Mb/s、HD信号で1.485Gb/sになる。一方、撮影時に他のカメラがどのようなシーンを撮影しているかを知るために、カメラのモニター画面に他のカメラの映像が映し出されている。これをリターンビデオと言い、CCU（あるいはVTR）からカメラに伝送される。リターンビデオは必ずしも高画質である必要はないので、MPEGなどで圧縮された信号であり数Mb/s〜数百Mb/s程度の伝送容量である。また、アナウンサー用に原稿をモニターに映し出すためのプロンプター信号も伝送される。これも数Mb/s程度の比較的小さい伝送容量である。
カメラはCCUから制御して、全てのカメラ,CCU,VTRがシステムクロックに同期を取って運用される。

＜SMPTE 3Gb/s規格＞
信号多重フォーマットとしてSMPTE 425Mと、同軸インタフェース物理層規格であるSMPTE 424Mがある。信号多重フォーマットに関しては、1920×1080/50P,60P/4:2:2/10bit, 1920×1080/24P, 25P, 30P, 50I, 60I/4:4:4/10bit, 12bitなどSMPTE 372Mで規定されている、HD-SDI 2本に多重して伝送できる範囲の信号を2.97Gb/s(３Gb/s)に多重して一本の同軸ケーブルで伝送するための信号多重フォーマットであり、提案したＧ社独自のDirectマッピングフォーマットと、SMPTE 372Mと互換性のある多重フォーマットの二つが規定されており、Format IDで識別する。チャンネルコーディングは現行のHD-SDIと同じスクランブル方式である。同軸物理層規格はHD-SDIの同軸規格であるSMPTE 292Mの相似形である。
ところで、上述したSMPTE 425M,424Mでは、光インタフェースに関する規格は提案されていない。本実施形態では、このような光インタフェースに対応した３．７１２５Ｇｂ／ｓあるいは４．２５Ｇｂ／ｓのシリアル信号を生成するシステムを開示する。

図１は、本発明の実施形態に係わる通信システム１の全体構成図である。
図１に示すように、通信システム１は、信号処理装置３および光送信モジュール５を有する。
信号処理装置３は、各々がビットレートを規格化された１．４８５Gb/s とするｎチャンネルのHD-SDI信号ＤＨＳ１，ＤＨＳ２を入力し、これらを基に３．７１２５Gb/s（あるいは４．２５Gb/s）のシリアル信号Ｓ３を光送信モジュール５に出力する。
光送信モジュール５は、シリアル信号Ｓ３を光信号Ｓ５として光ファイバを介して送信する。

図１に示される例、即ち、実施例１にあっては、各々がビットレートを規格化された１．４８５Ｇb/s とするｎチャンネルのHD-SDI信号ＤＨＳ１，ＤＨＳ２，・・・・・，ＤＨＳｎが、各々が規格に定められたビットレートを有するビット列データを成すものとされたｎチャンネルのシリアルディジタル映像信号として、パラレルデータ形成部１１に供給される。ｎチャンネル（ｎは２以上の整数）のHD-SDI信号ＤＨＳ１，ＤＨＳ２の各々は、例えば、フレームレートを３０Ｈｚ，２５Ｈｚもしくは２４Ｈｚとし、各フレームにおける有効ライン数および各ラインにおける有効ワード数を１０８０ラインおよび１９２０ワードとし、ワードビット数（量子化ビット数）を１０ビットとし、データ形式をＹ，ＣB ／ＣR 形式とするものとされるHD信号がシリアル化されて得られるものとされる。

図２は、図１に示す信号処理装置３の構成図である。
信号処理装置３は、図２に示されるように、HD-SDI信号ＤＨＳ１に対するデータ処理部
１１＿１と、HD-SDI信号ＤＨＳ２に対するデータ処理部１１＿２と、Ｐ／Ｓ変換部４０とを有する。

データ処理部１１＿１は、図２に示すように、Ｓ／Ｐ変換部２１＿１、同期検出部２３＿１、ＦＩＦＯメモリ２５＿１、Ｋ２８．５・Ｐ．ＩＤ挿入部２７＿１、８Ｂ／１０Ｂ変換部２９＿１およびメモリ３１＿１を有する。

Ｓ／Ｐ変換部２１＿１は、入力したシリアル信号であるHD-SDI信号ＤＨＳ１をデスクランブルし、パラレル信号Ｓ２１＿１に変換して同期検出部２３＿１に出力する。
パラレル信号Ｓ２１＿１は、例えば、図３に示すように、ライン分データ構造を有するワード列データである。
図３に示すライン分データ構造は、映像信号における輝度信号情報をあらわす映像データ部とラインブランキング部とを含んだＹデータ系列と、映像信号における色差信号情報をあらわす映像データ部とラインブランキング部とを含んだＣB ／ＣR データ系列とから成る。
Ｙデータ系列およびＣB ／ＣR データ系列の各々は、それを構成する各ワードデータのビット数であるワードビット数を１０ビットとしており、Ｙデータ系列とＣB ／ＣR データ系列とは、互いに同期がとられたもとで並列配置されているので、全体として２０ビットワード列データを形成している。また、ワードレートは、７４．２５ＭB/s もしくは７４．２５／１．００１ＭB/s （本願においては、これらのいずれをも７４．２５ＭB/s という）とされる。

Ｙデータ系列およびＣB ／ＣR データ系列の夫々の各ラインブランキング部には、各映像データ部の直前に位置することになる、４ワードから成るタイミング基準コードデータＳＡＶ（Start of Active Video)が配されるとともに、各映像データ部の直後に位置することになる、４ワードから成るタイミング基準コードデータＥＡＶ（End of Active Video)が配される。タイミング基準コードデータＳＡＶおよびＥＡＶの夫々を成す４ワードは、１６進表現で３ＦＦ，０００，０００，ＸＹＺとして表されるものとされる。３ＦＦおよび０００の夫々は、映像データ部におけるワードとしては用いられない“禁止コード”であって、３ＦＦ，０００，０００，ＸＹＺの組合せは、映像データ部には現れない。

また、Ｙデータ系列およびＣB ／ＣR データ系列の夫々の各ラインブランキング部におけるタイミング基準コードデータＳＡＶとタイミング基準コードデータＥＡＶとの間には、補助データがその他のデータに加えて配される。そして、Ｙデータ系列の各ラインブランキング部に配される補助データは、当該HD信号の映像データについての情報をあらわす、４ワード構成の識別データ:Payload ID を適宜含むものとされる。

なお、図３に示されるライン分データ構造は、フレームレートを３０Ｈｚとする場合のものである。それゆえ、Ｙデータ系列およびＣB ／ＣR データ系列の夫々において、１ライン期間分が２２００ワードで構成され、それにおけるラインブランキング部が２８０ワードで構成されるとともに、映像データ部が１９２０ワードで構成されている。

同期検出部２３＿１は、Ｓ／Ｐ変換部２１＿１から入力したパラレル信号Ｓ２１＿１に含まれるタイミング基準コードデータＳＡＶおよびＥＡＶを検出し、それらの検出結果に基づいてビット同期およびワード同期を確立し（前方・後方保護を行い）、さらに、パラレル信号Ｓ２１＿１についてのフレームレートの検出も行う。
同期検出部２３＿１は、パラレル信号Ｓ２１＿１を、ＦＩＦＯメモリ２５＿１に対して、ワード列データＳ２３＿１として周波数を７４．２５ＭＨｚとする書込クロック信号ＱＷ１をもって２０ビットずつ書き込む。

ＦＩＦＯメモリ２５＿１に書き込まれたワード列データＳ２３＿１は、周波数を７４．２５／２ＭＨｚ＝３７．１２５ＭＨｚとする読出クロック信号ＱＲ１をもって４０ビットずつ読み出され、Ｋ２８．５・Ｐ．ＩＤ挿入部２７＿１に出力される。

Ｋ２８．５・Ｐ．ＩＤ挿入部２７＿１は、図４に示されるように、ワード列データＳ２３＿１の各ラインブランキング部におけるタイミング基準コードデータＳＡＶあるいはＥＡＶを形成する８ワード（３ＦＦ（Ｃ），３ＦＦ（Ｙ），０００（Ｃ），０００（Ｙ），０００（Ｃ），０００（Ｙ），ＸＹＺ（Ｃ），ＸＹＺ（Ｙ）：（Ｙ）はＹデータ系列中のワードであることをあらわし、（Ｃ）はＣB ／ＣR データ系列中のワードであることをあらわす。）のうちの４ワード（３ＦＦ（Ｃ），３ＦＦ（Ｙ），０００（Ｃ），０００（Ｙ））である合計４０ビットを、２個の８ビットワードデータＤＫと３個の８ビットワードデータＤＰとによって置き換えることにより、ワード列データＳ２３＿１に８ビットワードデータＤＫおよびＤＰを挿入する。

２個の８ビットのＫ２８．５・Ｐ．ＩＤ（ワードデータ）は、各々が、それに８Ｂ／１０Ｂ変換処理が施されるとき、“Ｋ２８．５”というコードネームで呼ばれる、映像信号情報をあらわすワードデータとしては用いられない１０ビットワードデータに変換されるもの（８ビットワードデータ：ＨＧＦＥＤＣＢＡ＝１０１１１１００）である。
また、３個の８ビットワードデータＤＰは、それらに８Ｂ／１０Ｂ変換処理が施されるとき、ワード列データＤｈ１に補助データとして含まれる識別データ:Payload ID を構成する４ワードのうちの一番目から三番目までの３ワードに相当する３個の１０ビットワードデータであって、識別データ:Payload ID として機能するデータに変換されるものである。
Ｋ２８．５・Ｐ．ＩＤ挿入部２７＿１は、２個のＫ２８．５・Ｐ．ＩＤと３個の８ビットワードデータＤＰとについての挿入処理が施されたワード列データＳ２７＿１を、４０ビットずつ送出し、８Ｂ／１０Ｂ変換部２９＿１に出力する。

８Ｂ／１０Ｂ変換部２９＿１は、ワード列データＳ２７＿１について、その４０ビットが順次５０ビットに変換されていく８Ｂ／１０Ｂ変換を行い、ワード列データＳ２９＿１を生成する。そして、８Ｂ／１０Ｂ変換部２９＿１は、ワード列データＳ２９＿１をメモリ３１＿１に書き込む。

データ処理部１１＿２は、HD-SDI信号ＤＨＳ２に対して、前述したデータ処理部１１＿１と同じ処理を行い、ワード列データＳ２９＿２をメモリ３１＿２に書き込む。

Ｐ／Ｓ変換部４０は、メモリ３１＿１およびメモリ３１＿２からワード列データＳ２９＿１，Ｓ２９＿２を読み出し、光インタフェースに対応した３．７１２５Ｇｂｐｓあるいは４．２５Ｇｂｐｓのシリアル信号Ｓ３を生成し、これを図１に示す光送信モジュール５に出力する。このとき、Ｐ／Ｓ変換部４０は、必要であれば、各ラインの後に付加データを付加して３．７１２５Ｇｂ／ｓあるいは４．２５Ｇｂ／ｓのシリアル信号Ｓ３を生成する。
シリアル信号Ｓ３は、「１９２０×１０８０／６０Ｐ／４：２：２／１０ビット伝送時：３．７１２５Ｇｂ／ｓ」の場合には、図５（Ａ）に示すフォーマットになる。
また、シリアル信号Ｓ３は、「１９２０×１０８０／６０Ｐ／４：２：２／１０ビット伝送時：４．２５Ｇｂ／ｓ」の場合には、図５（Ｂ）に示すフォーマットになる。

図１に示す光送信モジュール５は、Ｐ／Ｓ変換部４０から入力したシリアル信号Ｓ３を光信号Ｓ５に変換し、その光信号Ｓ５を、オプティカル・ファイバー等によって形成される光信号伝送ケーブルあるいは同軸ケーブルを介して伝送する。
4.25Gb/s Fibre Channelの光送信モジュール５は、E/O,O/Eのみからなり、クロック再生機能を持たないので、1.0625Gb/sから4.25Gb/sの範囲の8B/10B変換された信号の送受信が可能である。
また、4.25Gb/s Fibre Channelの光送信モジュール５は、波長850nmであるが、波長1300nmのものも実現可能である。
また、市販の同軸Driver,Equalizerで3.7125Gb/sで動作するものを使い、同軸伝送することも可能である。

以下、図２に示す信号処理装置３の動作例を説明する。
データ処理部１１＿１，１１＿２にそれぞれが、HD-SDI信号ＤＨＳ１，ＤＨＳ２を入力する。
データ処理部１１＿１のＳ／Ｐ変換部２１＿１は、入力したHD-SDI信号ＤＨＳ１をデスクランブルし、パラレル信号Ｓ２１＿１に変換して同期検出部２３＿１に出力する。

次に、同期検出部２３＿１は、Ｓ／Ｐ変換部２１＿１から入力したパラレル信号Ｓ２１＿１に含まれるタイミング基準コードデータＳＡＶおよびＥＡＶを検出し、それらの検出結果に基づいてビット同期およびワード同期を確立し（前方・後方保護を行い）、さらに、パラレル信号Ｓ２１＿１についてのフレームレートの検出も行う。
同期検出部２３＿１は、パラレル信号Ｓ２１＿１を、ＦＩＦＯメモリ２５＿１に対して、ワード列データＳ２３＿１として周波数を７４．２５ＭＨｚとする書込クロック信号ＱＷ１をもって２０ビットずつ書き込む。

ＦＩＦＯメモリ２５＿１に書き込まれたワード列データＳ２３＿１は、周波数を７４．２５／２ＭＨｚ＝３７．１２５ＭＨｚとする読出クロック信号ＱＲ１をもって４０ビットずつ読み出され、Ｋ２８．５・Ｐ．ＩＤ挿入部２７＿１に出力される。

次に、Ｋ２８．５・Ｐ．ＩＤ挿入部２７＿１は、図４に示されるように、ワード列データＳ２３＿１の各ラインブランキング部におけるタイミング基準コードデータＳＡＶあるいはＥＡＶを形成する８ワード（３ＦＦ（Ｃ），３ＦＦ（Ｙ），０００（Ｃ），０００（Ｙ），０００（Ｃ），０００（Ｙ），ＸＹＺ（Ｃ），ＸＹＺ（Ｙ）：（Ｙ）はＹデータ系列中のワードであることをあらわし、（Ｃ）はＣB ／ＣR データ系列中のワードであることをあらわす。）のうちの４ワード（３ＦＦ（Ｃ），３ＦＦ（Ｙ），０００（Ｃ），０００（Ｙ））である合計４０ビットを、２個の８ビットワードデータＤＫと３個の８ビットワードデータＤＰとによって置き換えることにより、ワード列データＳ２３＿１に８ビットワードデータＤＫおよびＤＰを挿入する。
すなわち、Ｋ２８．５・Ｐ．ＩＤ挿入部２７＿１は、２個のＫ２８．５・Ｐ．ＩＤと３個の８ットワードデータＤＰとについての挿入処理が施されたワード列データＳ２７＿１を、４０ビットずつ送出し、８Ｂ／１０Ｂ変換部２９＿１に出力する。

次に、８Ｂ／１０Ｂ変換部２９＿１は、ワード列データＳ２７＿１について、その４０ビットが順次５０ビットに変換されていく８Ｂ／１０Ｂ変換を行い、ワード列データＳ２９＿１を生成する。そして、８Ｂ／１０Ｂ変換部２９＿１は、ワード列データＳ２９＿１をメモリ３１＿１に書き込む。

上述したデータ処理部１１＿１の処理と並行して、データ処理部１１＿２は、HD-SDI信号ＤＨＳ２に対して、前述したデータ処理部１１＿１と同じ処理を行い、ワード列データＳ２９＿２をメモリ３１＿２に書き込む。

次に、Ｐ／Ｓ変換部４０は、メモリ３１＿１およびメモリ３１＿２からワード列データＳ２９＿１，Ｓ２９＿２を読み出し、光インタフェースに対応した３．７１２５Ｇｂ／ｓあるいは４．２５Ｇｂ／ｓのシリアル信号Ｓ３を生成し、これを図１に示す光送信モジュール５に出力する。このとき、Ｐ／Ｓ変換部４０は、必要であれば、各ラインの後に付加データを付加して３．７１２５Ｇｂ／ｓあるいは４．２５Ｇｂ／ｓのシリアル信号Ｓ３を生成する。

次に、図１に示す光送信モジュール５は、Ｐ／Ｓ変換部４０から入力したシリアル信号Ｓ３を光信号Ｓ５に変換し、その光信号Ｓ５を、オプティカル・ファイバー等によって形成される光信号伝送ケーブルを介して伝送する。

以上説明したように、通信システム１の信号処理装置３によれば、２つのHD-SDI信号ＤＨＳ１，ＤＨＳ２を多重化して光インタフェースを介して送信する場合に、光インタフェースの規格に適合した３．７１２５Ｇｂ／ｓあるいは４．２５Ｇｂ／ｓのシリアル信号Ｓ３を生成できる。また、このビットレート帯では、半導体レーザやピンホトダイオードなどの安価な装置を使うことができる。
また、信号処理装置３によれば、８Ｂ／１０Ｂ変換部２９＿１，２９＿２において８Ｂ／１０Ｂ変換処理を行うことで、直流成分の多いパターンや、0あるいは1連続の多いパターンであるいわゆるパソロジカルパターンが発生する信号のエラー耐性を向上できる。

さらに具体的に効果を説明すると、4.25Gb/s Fibre Channel用光トランシーバモジュールを活用した同期伝送方式の3Gb/sシリアルインターフェース回路構成法や信号処理方法、データ構造を考案した。この3Gb/sシリアルインターフェースを使用することで、将来のカメラ-VTRシステムにおいても現状と同じく同期システムとして運用可能である。
また、4.25Gb/s Fibre Channel用光モジュール、デバイスを活用した3Gb/sシリアルインターフェースの回路形式、データ構造を開発した。この3Gb/sシリアルインターフェースにより、SMPTE 372Mの範囲のHD-SDI 2ch伝送することができると共に、D-Cinema（2k×1k/4:4:4/12bit）などの、HDの２倍にも及ぶ超広帯域の映像信号リアルタイムインターフェースを実現する事が可能である。
また、4.25Gb/s Fibre Channel用モジュール、デバイスは普及し低価格化することが期待されるので、開発期間、開発費用および製品の製造原価を節約することが出来る。
また、3Gb/sシリアルインターフェースの入出力をHD-SDIとしたので、現状のHDシステムと互換性をとることが可能である。またSDを伝送したい場合には、SMPTE-349Mに従ってSD信号をHD-SDIに多重することで、この3Gb/sシリアルインターフェースを用いて伝送することが可能である。
さらに、スクランブル方式ではパソロジカルパターンのような、伝送に不利なパターンを発生する場合があるが、8B/10B符号はパソロジカルパターンのような伝送データを発生しないので安定である。

上述した通信システム１が送信した光信号Ｓ５を受信する受信装置は、4.25Gb/s Fibre Channel光トランシーバモジュールで再生した3.7125Gb/s（or 4.25Gb/s）シリアル電気信号を信号処理ICに入力する。
そして、当該信号処理ICでは、K28.5を検出することによりバイトアライメントを取るとともに、K28.5検出することで前方/後方保護を行う。
そして、8B/10Bデコード処理を行い、入れ替えたK28.5等は元のデータに入れ替え、パラレルのHD信号を組み立てて出力する。

なお、上述した実施形態では、２個のデータ処理部１１＿１，１１＿２を設ける場合を例示したが、３個以上のデータ処理部を設けてもよい。

以下、本発明のその他の実施形態を説明する。
図６は、本発明のその他の実施形態に係わる信号処理装置１０３の構成図である。
信号処理装置１０３は、図６に示されるように、Ｓ／Ｐ変換部２１＿１、Ｓ／Ｐ変換部２１＿２、同期検出部２３＿１、同期検出部２３＿２、ＦＩＦＯメモリ２５＿１、ＦＩＦＯメモリ２５＿２、バイト多重部１２６、Ｋ２８．５・Ｐ．ＩＤ挿入部１２７、８Ｂ／１０Ｂ変換部１２９およびＰ／Ｓ変換部１４０を有する。

Ｓ／Ｐ変換部２１＿１、同期検出部２３＿１およびＦＩＦＯメモリ２５＿１は、第１実施形態と同様に、HD-SDI信号ＤＨＳ１に対する処理を行う。
それと並行して、Ｓ／Ｐ変換部２１＿２、同期検出部２３＿２およびＦＩＦＯメモリ２５＿２は、第１実施形態と同様に、HD-SDI信号ＤＨＳ２に対する処理を行う。

信号処理装置１０３は、送信時に、Ｓ／Ｐ変換部２１＿１、Ｓ／Ｐ変換部２１＿２、同期検出部２３＿１、同期検出部２３＿２、ＦＩＦＯメモリ２５＿１、ＦＩＦＯメモリ２５＿２を用いて、HD-SDI信号ＤＨＳ１，ＤＨＳ２の２chをＳ／Ｐ変換、デスクランブルした後、ＦＩＦＯでＳＡＶの位相をそろえて、それぞれのチャンネルの１０ビットパラレル信号Ｓ２３＿１，Ｓ２３＿２を生成する。
そして、バイト多重部１２６において、１０ビットパラレル信号Ｓ２３＿１，Ｓ２３＿２を多重化して、図７に示すSMPTE 424Mで規定される１０ビットの多重信号Ｓ１２６を生成する。
そして、Ｋ２８．５・Ｐ．ＩＤ挿入部１２７が、多重信号Ｓ１２６に対して、そのSAVあるいはEAVの先頭から５バイトを、8B/10B符号のワード同期用にK28.5 2バイトとP_ID 3バイトに入れ変えることで、多重信号Ｓ１２７を生成する。
そして、８Ｂ／１０Ｂ変換部１２９が、多重信号Ｓ１２７を8B/10B変換して3.7125Gb/sシリアル信号Ｓ１２９を生成する。そして、Ｐ／Ｓ変換部１４０において、シリアル信号Ｓ１２９を変換して送信する。

上述した信号処理装置１０３に対応した受信側の信号処理装置は，4.25Gb/s Fibre Channel光トランシーバモジュールで再生した3.7125Gb/s（or 4.25Gb/s）のシリアル電気信号を入力する。
そして、当該信号処理装置は、K28.5を検出することによりバイトアライメントを取るとともに、K28.5検出することで前方/後方保護を行う。その後、当該信号処理装置は、S/P変換、8B/10Bデコードを行い、入れ替えたK28.5等は元のデータに入れ替え、パラレルのHD信号２チャンネルを組み立てて出力する。

図１は、本発明の実施形態に係わる通信システムの全体構成図である。 図２は、図１に示す信号処理装置の構成図である。 図３は、図１に示される例の動作説明に供されるデータフォーマットを示す概念図である。 図４は、図１に示される例の動作説明に供されるデータフォーマットを示す概念図である。 図５は、図１に示す信号処理装置から出力されるシリアル信号のフォーマットを説明するための図である。 図６は、本発明の実施形態の変形例を説明するための図である。 図７は、図６に示す例で用いる信号のフォーマットである。

符号の説明

１…通信システム、３…信号処理装置、５…光送信モジュール、21＿１，２１＿２…Ｓ／Ｐ変換部、２３＿１，２３＿２…同期検出部、２５＿１，２５＿２…ＦＩＦＯメモリ、２７＿１，２７＿２，１２７…Ｋ２８．５・Ｐ．ＩＤ挿入部、２９＿１，２９＿２，１２９…８Ｂ／１０Ｂ変換部、３１＿１，３１＿２…メモリ、４０，１４０…Ｐ／Ｓ変換部、１２６…バイト多重部

Claims (6)

1. 複数の入力信号をその構成ビット数を増やして０，１が分散するようにした後にシリアル信号に変換するデータ処理装置であって、
   前記入力信号の第１のビットレートと、前記入力信号の数と、前記入力信号のビット数増加前のビット長に対する増加後のビット長の比とを乗じた第２のビットレートの前記シリアル信号を生成する
   を有するデータ処理装置。
2. 前記複数の入力信号の各々に対応して設けられた複数のデータ処理手段と、シリアル信号生成手段とを有し、
   前記データ処理手段の各々は、
   入力した前記入力信号を構成する第１のデータ列をビット拡張処理する前に、当該ビット拡張処理によって生じない予め決められたパターンの同期データを前記第１のデータ列に挿入する挿入手段と、
   前記挿入手段で前記同期データが挿入された前記第１のデータ列を０，１が分散するように前記拡張処理して第２のデータ列を生成する拡張手段と
   を有し、
   前記シリアル信号生成手段は、
   前記複数のデータ処理手段が生成した複数の前記第２のデータ列から前記第２のビットレートの前記シリアル信号を生成する
   請求項１に記載のデータ処理装置。
3. 前記同期データは、１６ビットのワード同期用のデータであり、
   前記拡張手段は、８Ｂ／１０Ｂ変換処理である
   請求項２に記載のデータ処理装置。
4. ３．７１２５Ｇｂ／ｓあるいは４．２５Ｇｂ／ｓの前記シリアル信号を送信する
   請求項１に記載のデータ処理装置。
5. 複数の入力信号をその構成ビット数を増やして０，１が分散するようにした後にシリアル信号に変換するデータ処理方法であって、
   前記入力信号の第１のビットレートと、前記入力信号の数と、前記入力信号のビット数増加前のビット長に対する増加後のビット長の比とを乗じた第２のビットレートの前記シリアル信号を生成する工程
   を有するデータ処理方法。
6. 複数のデータ処理手段の各々において、入力した前記入力信号を構成する第１のデータ列をビット拡張処理する前に、当該ビット拡張処理によって生じない予め決められたパターンの同期データを前記第１のデータ列に挿入し、前記同期データが挿入された前記第１のデータ列を０，１が分散するように前記拡張処理して第２のデータ列を生成し、
   前記複数のデータ処理手段が生成した複数の前記第２のデータ列から前記第２のビットレートの前記シリアル信号を生成する
   請求項５に記載のデータ処理方法。