JP2007220886A - Semiconductor film manufacturing method, and electronic component manufacturing method using it - Google Patents
Semiconductor film manufacturing method, and electronic component manufacturing method using it Download PDFInfo
- Publication number
- JP2007220886A JP2007220886A JP2006039316A JP2006039316A JP2007220886A JP 2007220886 A JP2007220886 A JP 2007220886A JP 2006039316 A JP2006039316 A JP 2006039316A JP 2006039316 A JP2006039316 A JP 2006039316A JP 2007220886 A JP2007220886 A JP 2007220886A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor film
- substrate
- conductor layer
- film
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
Description
本発明は、エピタキシャル成長を利用した半導体膜の製造方法及びそれを用いた電子部品の製造方法に関する。 The present invention relates to a method for manufacturing a semiconductor film using epitaxial growth and a method for manufacturing an electronic component using the same.
基板の表面に半導体を膜状にエピタキシャル成長させることで半導体膜を形成することができ、このような半導体膜の形成を利用して該半導体膜を含んでなる電子部品を製造することができる。以上のようなエピタキシャル成長による半導体膜の形成に利用される基板を、以下、膜成長用基板という。 A semiconductor film can be formed by epitaxially growing a semiconductor on the surface of the substrate, and an electronic component including the semiconductor film can be manufactured by using such a semiconductor film formation. A substrate used for forming a semiconductor film by epitaxial growth as described above is hereinafter referred to as a film growth substrate.
以上のようにして膜形成用基板の表面に形成された半導体膜は、電子部品を構成するために膜形成用基板から分離して使用されることがある。膜形成用基板から半導体膜を分離する方法としては、化学エッチングや研磨などの物理エッチング(以下、これらの化学エッチング及び物理エッチングを総称して、単に「エッチング」という)による除去が用いられている。これらの方法では、膜形成用基板の除去は緩慢に進行し、また腐食性の化学薬品の使用が必要であり、更に膜成長用基板の繰り返し使用(リユース)はできない。 The semiconductor film formed on the surface of the film formation substrate as described above may be used separately from the film formation substrate to constitute an electronic component. As a method for separating a semiconductor film from a film formation substrate, removal by physical etching such as chemical etching or polishing (hereinafter, these chemical etching and physical etching are collectively referred to simply as “etching”) is used. . In these methods, the removal of the film-forming substrate proceeds slowly, the use of corrosive chemicals is required, and the film-growing substrate cannot be repeatedly used (reused).
膜形成用基板として、半導体である窒化インジウム(InN)、窒化ガリウム(GaN)及び窒化アルミニウム(AlN)並びにこれらの混晶又は合金(以下、これらを総称して「III族元素窒化物」という)が使用されることがある。このIII族元素窒化物は、化学的にエッチングするのが極めて困難であり、信頼性のある湿式化学エッチング法が提供されておらず、反応性イオンエッチング(ドライエッチング)法により処理しなければならない。しかしながら、この方法は、工業的に極めて高価な上に、エッチング速度が比較的遅く、毒性のガス(例えば三塩化ホウ素)を必要とする等の難点がある。また、これらのエッチング法は、所望のエッチング深さを達成するために、エッチング速度及びエッチング時間を正確に制御する必要がある。 As a film forming substrate, semiconductors such as indium nitride (InN), gallium nitride (GaN), and aluminum nitride (AlN), and mixed crystals or alloys thereof (hereinafter collectively referred to as “group III element nitrides”) May be used. This group III element nitride is extremely difficult to chemically etch and does not provide a reliable wet chemical etching method and must be processed by a reactive ion etching (dry etching) method . However, this method is very expensive industrially and has a drawback that the etching rate is relatively slow and a toxic gas (for example, boron trichloride) is required. In addition, these etching methods require precise control of the etching rate and etching time in order to achieve a desired etching depth.
ところで、特開平5−299362号公報(特許文献1)には、成長基板上にエピタキシャル動作層を有する半導体素子用ウエハにおいて、成長基板と動作層の間に劈開性の優れた層状化合物からなる緩衝層を備えたものが記載されている。特許文献1には、この半導体素子用ウエハを使用してエピタキシャル動作層を有する半導体素子を製造する方法が開示されている。ここでは、成長基板上に劈開性の優れた層状化合物からなる緩衝層を形成し、該緩衝層上に動作層をエピタキシャル成長した後、上記動作層と成長基板を剥離し、半導体素子用支持基板に接合している。また、別法では、成長基板上に劈開性の優れた層状化合物からなる緩衝層を形成し、素子形成領域以外の該緩衝層の一部を少なくとも除去して成長基板を露出させ、該成長基板の露出部分及び該緩衝層上に動作層をエピタキシャル成長させている。その後、素子形成領域のみを切断して取り出し、素子領域の動作層を成長基板から剥離し、半導体素子用支持基板に接合している。特許文献1に記載の方法によれば、エッチングに伴う上記技術的課題のいくつかは解決される。
ところで、特許文献1に記載の方法では、緩衝層として用いられる上記の劈開性の優れた層状化合物としては、層間をファン−デア−ワールス力(分子性結合力)で結合するものが好ましいとされている。そして、このような劈開性の優れた層状化合物として、具体的にはMoS2、NbS2、MoSe2、NbSe2、GaSe、SnS2、SnSe2、InSeが開示されている。このように、特許文献1に記載の方法では緩衝層として極めて限定されたものの使用が必要である。また、特許文献1に記載の方法では動作層から緩衝層を十分に除去するのにかなりの手間がかかる。
By the way, in the method described in
本発明の目的とするところは、幅広い材料選択が可能で生産性に優れた半導体膜の製造方法を提供することにある。また、本発明の目的は、そのような半導体膜の製造方法を用いて電子部品を製造する方法を提供することにある。 An object of the present invention is to provide a method for manufacturing a semiconductor film, which allows a wide selection of materials and has excellent productivity. Moreover, the objective of this invention is providing the method of manufacturing an electronic component using the manufacturing method of such a semiconductor film.
本発明の第1番目のものによれば、上記の目的を達成するために、次の工程を含むことを特徴とする半導体膜の製造方法が提供される。すなわち、第1の工程では、膜成長用基板の表面の一部の領域に導電体層を形成する。第2の工程では、前記膜成長用基板の表面の前記一部の領域以外の領域から半導体をエピタキシャル成長させ、前記導電体層を覆う半導体膜を形成する。第3の工程では、電磁誘導により前記導電体層を発熱させることで、前記半導体膜を前記膜成長用基板から分離する。 According to a first aspect of the present invention, there is provided a semiconductor film manufacturing method including the following steps to achieve the above object. That is, in the first step, a conductor layer is formed in a partial region of the surface of the film growth substrate. In the second step, a semiconductor is epitaxially grown from a region other than the partial region on the surface of the film growth substrate to form a semiconductor film covering the conductor layer. In the third step, the semiconductor layer is separated from the film growth substrate by heating the conductor layer by electromagnetic induction.
また、本発明の第2番目のものによれば、上記の目的を達成するために、次の工程を含むことを特徴とする半導体膜の製造方法が提供される。すなわち、第1の工程では、第1の基板の表面に導電体層を形成する。第2の工程では、前記導電体層の表面に膜成長用基板としての第2の基板の第1の表面を接合する。第3の工程では、前記第2の基板の前記第1の表面と反対側の第2の表面に半導体をエピタキシャル成長させて半導体膜を形成する。第4の工程では、電磁誘導により前記導電体層を発熱させることで、前記第2の基板を前記第1の基板から分離する。 Moreover, according to the 2nd thing of this invention, in order to achieve said objective, the manufacturing method of the semiconductor film characterized by including the following process is provided. That is, in the first step, a conductor layer is formed on the surface of the first substrate. In the second step, the first surface of the second substrate as the film growth substrate is bonded to the surface of the conductor layer. In the third step, a semiconductor film is formed by epitaxially growing a semiconductor on the second surface opposite to the first surface of the second substrate. In the fourth step, the second substrate is separated from the first substrate by causing the conductor layer to generate heat by electromagnetic induction.
以上のような本発明の方法は、電磁誘導により導電体層を発熱させることで、半導体膜を膜成長用基板から分離し、もしくは、半導体膜の形成された第2の基板を第1の基板から分離する。従って、膜成長用基板または第2の基板、導電体層、半導体膜、もしくは第1の基板につき幅広い材料選択が可能であり、生産性に優れている。 In the method of the present invention as described above, the semiconductor layer is separated from the film growth substrate by heating the conductor layer by electromagnetic induction, or the second substrate on which the semiconductor film is formed is the first substrate. Separate from. Therefore, a wide variety of materials can be selected for the film growth substrate or the second substrate, the conductor layer, the semiconductor film, or the first substrate, and the productivity is excellent.
本発明の第1番目のものには、次のような実施の態様がある。 The first aspect of the present invention includes the following embodiments.
すなわち、前記導電体層を形成する工程において前記導電体層上に誘電体層または半導体層を形成する。 That is, a dielectric layer or a semiconductor layer is formed on the conductor layer in the step of forming the conductor layer.
前記導電体層はパターン化されたものが複数繰り返し配列されており、前記導電体層の配列ピッチは、前記電磁誘導により前記導電体層を発熱させることで、隣接導電体層間の中央の部分がその1次相転移温度以上の温度となるように設定されている。 A plurality of patterned conductor layers are repeatedly arranged, and the arrangement pitch of the conductor layers is such that the central portion between adjacent conductor layers is heated by heating the conductor layers by the electromagnetic induction. The temperature is set to be higher than the first order phase transition temperature.
前記導電体層はパターン化されたものが複数繰り返し配列されており、前記導電体層の配列は、前記電磁誘導により前記導電体層を発熱させることで、隣接導電体層間の中央の部分がその1次相転移温度以上の温度となるように設定されている。 A plurality of patterned conductor layers are repeatedly arranged, and the conductor layers are arranged by causing the conductor layers to generate heat by the electromagnetic induction so that the central portion between adjacent conductor layers is The temperature is set to be higher than the first order phase transition temperature.
前記膜成長用基板は前記電磁誘導により発生する磁力線の向きに対し垂直になるように配置されている。 The film growth substrate is disposed so as to be perpendicular to the direction of the lines of magnetic force generated by the electromagnetic induction.
前記導電体層が窒素を吸着する材料で構成されている。 The conductor layer is made of a material that adsorbs nitrogen.
前記導電体層を発熱させることで前記膜成長用基板および/もしくは前記半導体膜をこれらの材料の1次相転移温度以上に加熱する。これら相互の界面および/もしくは前記半導体膜と前記導電体層との界面での前記膜成長用基板の材料および/もしくは前記半導体膜の材料の融解、昇華または分解を生じさせ、前記膜成長用基板と前記半導体膜とを相互に分離させる。 By heating the conductor layer, the film growth substrate and / or the semiconductor film are heated to the first phase transition temperature or higher of these materials. Melting, sublimation or decomposition of the material for the film growth substrate and / or the material for the semiconductor film at the interface between them and / or the interface between the semiconductor film and the conductor layer, and the substrate for film growth And the semiconductor film are separated from each other.
前記導電体層を発熱させることで前記膜成長用基板および/もしくは前記半導体膜をこれらの材料の1次相転移温度未満に加熱する。これら相互の界面および/もしくは前記半導体膜と前記導電体層との界面で前記膜成長用基板および/もしくは前記半導体膜に応力を発生させ、前記膜成長用基板と前記半導体膜とを相互に分離させる。 By heating the conductor layer, the film growth substrate and / or the semiconductor film are heated to less than the primary phase transition temperature of these materials. Stress is generated in the film growth substrate and / or the semiconductor film at the interface between them and / or the interface between the semiconductor film and the conductor layer, so that the film growth substrate and the semiconductor film are separated from each other. Let
前記半導体は、1次相転移温度以上の加熱によりIII族元素を含む化合物と窒素とに分解するIII族元素窒化物半導体である。 The semiconductor is a group III element nitride semiconductor that decomposes into a compound containing a group III element and nitrogen by heating at or above the primary phase transition temperature.
本発明の第2番目のものには、次のような実施の態様がある。 The second aspect of the present invention includes the following embodiments.
すなわち、前記導電体層を発熱させることで前記第2の基板をその材料の1次相転移温度以上に加熱し、前記第2の基板の第1面での前記第2の基板の材料の融解、昇華または分解を生じさせ、前記前記第2の基板と前記導電体層とを相互に分離させる。 That is, by heating the conductor layer, the second substrate is heated to a temperature higher than the first phase transition temperature of the material, and the material of the second substrate is melted on the first surface of the second substrate. Then, sublimation or decomposition is caused to separate the second substrate and the conductor layer from each other.
前記導電体層を発熱させることで前記第2の基板をその材料の1次相転移温度未満に加熱し、前記第1面で前記第2の基板に応力を発生させ、前記第2の基板と前記導電体層とを相互に分離させる。 Heating the conductive layer to heat the second substrate to less than the first phase transition temperature of the material, generating stress on the second substrate at the first surface, The conductor layers are separated from each other.
更に、本発明の第1番目のもの及び第2番目のものには、次のような実施の態様がある。 Further, the first and second embodiments of the present invention have the following embodiments.
すなわち、前記膜成長用基板または前記第2の基板は、1次相転移温度以上の加熱によりIII族元素を含む化合物と窒素とに分解するIII族元素窒化物半導体である。 That is, the film growth substrate or the second substrate is a group III element nitride semiconductor that decomposes into a compound containing a group III element and nitrogen by heating at or above the primary phase transition temperature.
前記半導体膜と前記膜成長用基板または前記第2の基板とは、同一元素からなる化合物半導体である。 The semiconductor film and the film growth substrate or the second substrate are compound semiconductors made of the same element.
前記導電体層は磁性体からなる。 The conductor layer is made of a magnetic material.
前記半導体膜を前記膜成長用基板から分離する工程または前記第2の基板を前記第1の基板から分離する工程において、以下のようにする。すなわち、電磁誘導により前記導電体層を発熱させる前に、前記膜成長用基板または前記第2の基板、前記導電体層、及び前記半導体膜または前記第1の基板をそれらの1次相転移温度以下に予備加熱する。 In the step of separating the semiconductor film from the film growth substrate or the step of separating the second substrate from the first substrate, the following is performed. That is, before the conductive layer is heated by electromagnetic induction, the film growth substrate or the second substrate, the conductive layer, and the semiconductor film or the first substrate have their primary phase transition temperatures. Preheat to the following.
また、本発明によれば、以上のような半導体膜の製造方法により前記半導体膜を製造し、これにより得られた半導体膜に他の部材を付加することを特徴とする電子部品の製造方法、が提供される。 In addition, according to the present invention, the semiconductor film is manufactured by the method for manufacturing a semiconductor film as described above, and another member is added to the semiconductor film obtained thereby, Is provided.
以下、図面を参照しながら、本発明の半導体膜の製造方法及びそれを用いた電子部品の製造方法の実施の形態を説明する。但し、本発明は、以下の実施形態に限定されるものではない。 Embodiments of a method for manufacturing a semiconductor film and a method for manufacturing an electronic component using the same according to the present invention will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments.
<実施形態1>
図1に、本実施形態の工程の概略図を示す。
<
In FIG. 1, the schematic of the process of this embodiment is shown.
先ず、図1(a)に示されているように、膜成長用基板1の表面の一部の領域に導電体層2を形成する。基板1としては、絶縁基板例えばサファイア基板またはSiC基板を使用することができる。基板1の大きさとしては縦横1cm程度が例示される。導電体層2は、基板1の表面において適宜のパターンに形成されている。このパターンとしては、例えば図1において紙面と垂直の方向に延びているライン状またはストライプ状のパターンが例示される。ライン状パターンの導電体層2の寸法は、例えば幅10μm程度で厚さ1μmが例示される。導電体層2はパターン化されたものが複数繰り返し配列されており、これら複数の導電体層2は互いに平行に配列されている。配列のピッチは、例えば20μm程度である。導電体層2の厚さは、例えば1μmである。導電体層2の材料としてはグラファイトカーボンが例示され、これは蒸着またはエピタキシャル成長により形成することができる。
First, as shown in FIG. 1A, the
次に、膜成長用基板1の表面の導電体層2の形成されている領域以外の領域から半導体をエピタキシャル成長させ、導電体層2を覆う半導体膜3を形成する。半導体としては、窒化ガリウム、窒化インジウム及び窒化アルミニウムなどのIII族元素窒化物、その他のIII−V族化合物半導体、その他の化合物半導体が例示される。このような選択的エピタキシャル成長では、エピタキシャル膜の膜厚増加に伴う横成長によりパターン状導電体層2をエピタキシャル膜で被覆できることが知られている。すなわち、選択成長においては、成長速度が他の面より遅いために現れるファセット構造が出現し、転位がファセットに向かって進み、基板1と垂直に伸びていた転位が垂直な方向へ伸びることができなくなるためと考えられる。これにより、導電体層2上にも結晶欠陥の少ないIII−V族化合物半導体例えば窒化ガリウムの結晶成長を行うことができる。
Next, a semiconductor is epitaxially grown from a region other than the region where the
次に、図1(b)に示されているように、誘導加熱用コイル4を用いた電磁誘導により導電体層2を発熱させることで、半導体膜3を膜成長用基板1及び導電体層2から分離する。すなわち、誘導加熱用コイル4に高周波電流を流すことで、電磁誘導における渦電流損もしくはヒステリシス損による発熱で導電体層2を1000℃以上の高温に発熱させることが可能である。この発熱により、膜成長用基板1および/もしくは半導体膜3をこれらの材料の1次相転移温度未満に加熱する。これにより、導電体層2の近傍の膜成長用基板1及び半導体膜3の部分とくに半導体膜3と膜成長用基板1との界面近傍及び導電体層2と半導体膜3との界面近傍が加熱される。これに基づく熱応力で半導体膜3を膜成長用基板1及び導電体層2から分離する。図1(c)に、膜成長用基板1及び導電体層2から半導体膜3が分離された状態が示されている。
Next, as shown in FIG. 1B, the
本実施形態においては、化合物半導体膜成長用の基板1として1cm角のサファイア基板を用い、その表面に基板分離用の導電体層2としてのグラファイトカーボン層を蒸着により形成した。グラファイトカーボン層は、幅10μm×長さ1cm×厚さ1μmのライン状パターンにて20μmピッチで多数配列した(ライン10μm+スペース10μm、電極体積V=1cm×1/2×1cm×1μm)。更に、その上に窒化ガリウムをエピタキシャル成長させて、窒化ガリウム膜3を形成した。
In this embodiment, a 1 cm square sapphire substrate is used as the
次に、以下の条件により電磁誘導を行い、窒化ガリウム膜3をサファイア基板1及びグラファイトカーボン層2から分離した。
Next, electromagnetic induction was performed under the following conditions to separate the
体積V=1cm×1/2×1cm×1μm=1/2×10−4 cm3のグラファイトを室温+1200℃まで加熱する場合の必要な熱量は、Q=MCΔT(ここで、Q[J]、被加熱物重量M[g])である。ここで、密度d=1.85 、比熱C =0.65[J/g・K]、上昇温度ΔT=1200[℃]とすれば、Q=1.85×1/2×10−4×0.65×1200=0.07215 [J]である。加熱時間を1μsとすれば、所要電力はP=0.07215 /10−6=7.215 [kW]となる。 The amount of heat required for heating graphite having a volume V = 1 cm × 1/2 × 1 cm × 1 μm = 1/2 × 10 −4 cm 3 to room temperature + 1200 ° C. is Q = MCΔT (where Q [J], The weight of the object to be heated is M [g]). Here, if the density d = 1.85, the specific heat C = 0.65 [J / g · K], and the rising temperature ΔT = 1200 [° C.], Q = 1.85 × 1/2 × 10 −4 × 0.65 × 1200 = 0.07215 [ J]. If the heating time is 1μs, the required power is P = 0.07215 / 10 −6 = 7.215 [kW].
ここで、グラファイト抵抗率をρ0=800[μΩ・cm]、グラファイト比透磁率をμr=1とする。この場合、電磁波の浸透深さp[mm]と周波数fとの関係は、p=1μm= 1×10−3 mmとして、f = (50.3 / 1×10−3)2×1/800= 3.16 [M Hz] となる。従って、3MHz以下であれば1μm厚のグラファイトカーボン層2を均一に加熱できる。
Here, it is assumed that the graphite resistivity is ρ 0 = 800 [μΩ · cm] and the graphite relative permeability is μ r = 1. In this case, the relationship between the penetration depth p [mm] of the electromagnetic wave and the frequency f is f = 1 (50.3 / 1 × 10 −3 ) 2 × 1/800 = 3.16, where p = 1 μm = 1 × 10 −3 mm. [M Hz]. Therefore, if it is 3 MHz or less, the
よって、本実施形態では交流周波数3kHzで8kWの出力により10μ秒の誘導加熱を実施した。 Therefore, in this embodiment, induction heating was performed for 10 μsec with an output of 8 kW at an AC frequency of 3 kHz.
以上のようにして得られた窒化ガリウム膜などの半導体膜3を用いて、電子部品を製造することができる。例えば、図2に示されているように、半導体膜3を適宜のデバイス基板20に接合し、更に必要に応じて電極21や絶縁層22を形成する。デバイス基板20には、予め半導体膜3と接続される電子回路を作り込んでおくことができる。また、半導体膜3に加えて他の半導体膜を付加することも可能である。このようにして得られる電子部品としては、発光素子や受光素子が例示される。
An electronic component can be manufactured using the
<実施形態2>
本実施形態では、実施形態1において導電体層2を形成する工程において、更に、図3に示されているように、導電体層2上に誘電体層(または半導体層)5を形成する。この誘電体層5は、化合物半導体がエピタキシャル成長する際に導電体層2が支障となるのを抑制するために、形成される。すなわち、導電体層2の材料によって選択的エピタキシャル成長の最適条件が異なるため、この最適条件に近付けるべくパターン状導電体層2の表面のみを誘電体層(または半導体層)5で被覆する。誘電体層5の材質としてはSiO2などを用いることができる。誘電体層5の被覆により、導電体層2の材質に依存せず膜成長用基板1と同じまたは類似の構造の誘電体または半導体との選択的エピタキシャル成長を行わせることができる。
<
In the present embodiment, in the step of forming the
本実施形態においては、実施形態1で用いたと同様なライン状パターンのグラファイトカーボンからなる導電体層2上に同じ形状パターンのSiO2層5を1000Å厚さに形成した。誘電体層5の被覆形成による膜成長用基板1と化合物半導体膜3との分離への影響は実質上ない。誘電体も電磁誘導により発熱することが知られているが、導電体と比較すると誘電体による発熱量およびシールド・ロスは無視できる程度のものである。また、誘電体層の厚さが薄いために、熱の伝搬も支障なく行われる。
In the present embodiment, the SiO 2 layer 5 having the same shape pattern is formed to a thickness of 1000 mm on the
本実施形態で得られた半導体膜3を用いて、実施形態1と同様にして、電子部品を製造することができる。
Using the
<実施形態3>
本実施形態では、導電体層2を発熱させる際に膜成長用基板1および/もしくは半導体膜3をこれらの材料の1次相転移温度以上に加熱する。これにより、導電体層2の近傍の膜成長用基板1及び半導体膜3の部分とくに半導体膜3と膜成長用基板1との界面近傍及び導電体層2と半導体膜3との界面近傍での膜成長用基板1の材料および/もしくは半導体膜3の材料の融解、昇華または分解を生じさせる。かくして、半導体膜3を膜成長用基板1及び導電体層2から分離する。
<
In the present embodiment, when the
本実施形態では、サファイア基板1上に、実施形態1と同様にしてグラファイトカーボンからなるパターン状の導電体層2を形成し、GaAsからなる半導体膜3をエピタキシャル成長させた。GaAsの融点は1238℃であることが知られている。交流周波数3kHzで15kWの出力により10ミリ秒の条件で電磁誘導加熱したところ、GaAs膜3の導電体層2及び膜成長用基板1との界面の近傍が一旦融解した。このため、室温に戻したサファイア基板1及び導電体層2とGaAs膜3との界面に応力が集中し、かくしてGaAs膜3がサファイア基板1及び導電体層2から容易に分離した。
In the present embodiment, a
本実施形態では、化合物半導体の相転移による分離であるため、熱応力歪による分離に比べて、分離面の加工精度を高くすることができる。特に、基板1もしくは化合物半導体膜3が窒化物からなる場合には、誘導加熱により非可逆的な反応が起きるので、一層確実に分離できる。
In this embodiment, since the separation is based on the phase transition of the compound semiconductor, the processing accuracy of the separation surface can be increased as compared with the separation based on the thermal stress strain. In particular, when the
本実施形態で得られた半導体膜3を用いて、実施形態1と同様にして、電子部品を製造することができる。
Using the
<実施形態4>
本実施形態では、半導体膜3は、1次相転移温度以上の加熱によりIII族元素を含む化合物と窒素とに分解するIII族元素窒化物半導体である。
<
In the present embodiment, the
本実施形態では、大きさが1cm角のサファイア基板の表面に窒化アルミニウムを低温成長した基板を膜成長用基板1として用いた。導電体層2は、タングステンからなり、幅10μm×厚さ1μm×長さ1cmのライン状パターンに形成されており、該パターンが20μmピッチで並列配置された。III族元素窒化物半導体の窒化アルミニウムガリウム(組成式Al0.2Ga0.8N)のエピタキシャル成長を行い、半導体膜3を形成した。
In the present embodiment, a substrate obtained by growing aluminum nitride at a low temperature on the surface of a 1 cm square sapphire substrate is used as the
この膜成長用基板1およびパターン状導電体層2およびエピタキシャル成長により形成された化合物半導体膜3に対して、電磁誘導にて交流周波数3kHzで15kWの出力により10μ秒の加熱を施した。Al0.2Ga0.8Nの融点以上の温度に達したため、エピタキシャル成長により形成された化合物半導体膜3の導電体層2及び膜成長用基板1との界面の近傍がIII族元素を含む化合物(III族元素自体である場合を含む)と窒素とに分解した。これにより、Al0.2Ga0.8N化合物半導体膜3と窒化アルミニウム表面を持つ膜成長用基板1及び導電体層2との界面で分離が生じた。なお、窒化アルミニウム単結晶の融点は、記載されている文献によって差があるが、2400℃〜3273℃程度である。また、Al0.2Ga0.8Nの融点は1200℃〜1500℃の範囲内にある。いずれにしても、膜成長用基板1の窒化アルミニウムの融点と、エピタキシャル成長したAl0.2Ga0.8 N膜3の融点との間には、1000℃程度の差がある。
The
よって、本実施形態においては、膜成長用基板1が分解せず且つエピタキシャル成長化合物半導体膜3が分解する条件で半導体膜3の基板1からの分離を行うことができるため、膜成長用基板をリユース(再使用)することが容易である。
Therefore, in this embodiment, the
本実施形態で得られた半導体膜3を用いて、実施形態1と同様にして、電子部品を製造することができる。
Using the
<実施形態5>
本実施形態では、膜成長用基板1は、1次相転移温度以上の加熱によりIII族元素を含む化合物と窒素とに分解するIII族元素窒化物半導体である。
<
In this embodiment, the
本実施形態では、住友電気工業株式会社製の窒化ガリウムを大きさ1cm角にカットしたものを膜成長用基板1として用いた。導電体層2は、タングステンからなり、幅10μm×厚さ1μm×長さ1cmのライン状パターンに形成されており、該パターンが20μmピッチで並列配置された。III族元素窒化物半導体の窒化アルミニウムガリウム(組成式Al0.2Ga0.8N)のエピタキシャル成長を行い、半導体膜3を形成した。
In this embodiment, gallium nitride manufactured by Sumitomo Electric Industries, Ltd. cut into a 1 cm square is used as the
この膜成長用基板1およびパターン状導電体層2およびエピタキシャル成長により形成された化合物半導体膜3に対して、電磁誘導にて交流周波数3kHzで15kWの出力により10ミリ秒の加熱を施した。窒化ガリウム基板1の融点1200℃およびAl0.2Ga0.8Nの融点以上の温度に達した。このため、膜成長用基板1の化合物半導体膜3との界面及び化合物半導体膜3の膜成長用基板1及び導電体層2との界面の近傍がIII族元素を含む化合物と窒素とに分解した。これにより、Al0.2Ga0.8N化合物半導体膜3と窒化ガリウム基板1及び導電体層2との界面で分離が生じた。
The
本実施形態で得られた半導体膜3を用いて、実施形態1と同様にして、電子部品を製造することができる。
Using the
<実施形態6>
本実施形態では、半導体膜3および膜成長用基板1が同一元素からなる化合物半導体である。
<Embodiment 6>
In the present embodiment, the
本実施形態では、大きさ1cm角の窒化ガリウム基板を膜成長用基板として用いた。導電体層2は、タングステンからなり、幅10μm×厚さ1μm×長さ1cmのライン状パターンに形成されており、該パターンが20μmピッチで並列配置された。窒化ガリウムのエピタキシャル成長を行い、半導体膜3を形成した。
In the present embodiment, a 1 cm square gallium nitride substrate is used as the film growth substrate. The
この膜成長用基板1およびパターン状導電体層2およびエピタキシャル成長により形成された化合物半導体膜3に対して、電磁誘導にて交流周波数3kHzで15kWの出力により10ミリ秒の加熱を施した。窒化ガリウム基板1及び窒化ガリウム膜3の融点1200℃以上の温度に達したため、膜成長用基板1及び窒化ガリウム膜3がIII族元素を含む化合物と窒素とに分解した。これにより、窒化ガリウム膜3と窒化ガリウム基板1及び導電体層2との界面で分離が生じた。
The
本実施形態で得られた半導体膜3を用いて、実施形態1と同様にして、電子部品を製造することができる。
Using the
<実施形態7>
本実施形態では、導電体層2が磁性体からなる。
<
In the present embodiment, the
本実施形態では、大きさ1cm角の窒化ガリウム基板を膜成長用基板として用いた。導電体層2は、磁性体であるfccコバルトからなり、幅10μm×厚さ1μm×長さ1cmのライン状パターンに形成されており、該パターンが20μmピッチで並列配置された。インジウムリンのエピタキシャル成長を行い、半導体膜3を形成した。
In the present embodiment, a 1 cm square gallium nitride substrate is used as the film growth substrate. The
この膜成長用基板1およびパターン状導電体層2およびエピタキシャル成長により形成された化合物半導体膜3に対して、電磁誘導にて交流周波数30kHzで15kWの出力により10ミリ秒の加熱を施した。インジウムリンの融点1070℃に達し、その後室温に戻ったときの応力集中によりインジウムリン膜3と窒化ガリウム基板1及び導電体層2との界面で分離が生じた。
The
fccコバルトのキューリーポイント温度は、1115℃でありインジウムリンの融点以上である。しかし、膜成長用基板1の窒化ガリウムの融点1200℃以下であるため、膜成長用基板1の分解・ダメージが抑制され、そのリユースが容易になる。
The Curie point temperature of fcc cobalt is 1115 ° C., which is higher than the melting point of indium phosphide. However, since the melting point of gallium nitride of the
このように導電体層2の材料が磁性体である場合には、その組成によってキューリーポイント温度の制御が可能である。
Thus, when the material of the
本実施形態で得られた半導体膜3を用いて、実施形態1と同様にして、電子部品を製造することができる。
Using the
<実施形態8>
本実施形態では、導電体層2の配列ピッチは、電磁誘導により導電体層2を発熱させることで、隣接導電体層間の中央の部分がその1次相転移温度以上の温度となるように設定されている。
<Eighth embodiment>
In the present embodiment, the arrangement pitch of the conductor layers 2 is set so that the central portion between adjacent conductor layers has a temperature equal to or higher than the primary phase transition temperature by causing the conductor layers 2 to generate heat by electromagnetic induction. Has been.
一例を挙げる。導電性材料からなる互いに平行な複数のライン状パターン部(導電体層2に対応)と隣接ライン状パターン部の間の非導電性部とから成る1次元ライン&スペースの面内方向のラインと直交する方向の座標をxとする。また、非導電性部の熱拡散率をa=1(非導電性部の比熱をc、密度をρとしたとき、熱伝導率K=cρ)とする。ここで、熱伝導の方程式(∂θ/∂t)=[K/(cρ)](∂2θ/∂x2)=a(∂2θ/∂x2)を解く。これにより、1次元ライン状に初期温度T0の発熱体があるときの無限時間におけるスペース中央の部分(隣接導電体層間の中央の部分に対応)の温度が、次のように求まる。すなわち、ライン/スペース比(導電性材料パターン部/非導電性部)が11/9及び11/29のとき、それぞれ0.543T0及び0.244T0と求まる。なお、ここで言う導電性材料パターン部は本発明の導電体層に相当し、非導電性部は本発明の膜成長用基板や半導体膜であって前記導電性材料パターン部間のスペースを埋めるものに相当する。 Take an example. In-plane direction lines of a one-dimensional line & space comprising a plurality of parallel line-shaped pattern portions (corresponding to the conductor layer 2) made of a conductive material and non-conductive portions between adjacent line-shaped pattern portions; Let x be the coordinates in the orthogonal direction. Further, the thermal diffusivity of the non-conductive portion is a = 1 (the thermal conductivity K = cρ where c is the specific heat of the non-conductive portion and ρ is the density). Here, equation of heat conduction (∂θ / ∂t) = [K / (cρ)] (∂ 2 θ / ∂x 2) = solving a (∂ 2 θ / ∂x 2 ). As a result, the temperature of the central portion of the space (corresponding to the central portion between adjacent conductor layers) in an infinite time when the heating element having the initial temperature T 0 is present in a one-dimensional line shape is obtained as follows. That is, when the line / space ratio (conductive material pattern portion / non-conductive portion) is 11/9 and 11/29, 0.543T 0 and 0.244T 0 are obtained, respectively. The conductive material pattern portion referred to here corresponds to the conductor layer of the present invention, and the non-conductive portion is the film growth substrate or semiconductor film of the present invention and fills the space between the conductive material pattern portions. It corresponds to a thing.
本実施形態では、化合物半導体膜3として1次相転移温度の融点が1200℃である窒化ガリウムからなるものを使用する場合には、導電体層2としてタングステンからなるものを使用すればよい。この場合、導電性材料パターン部/非導電性部=11/9のスペース中央部の温度が1200℃となるための条件は、導電性パターン部の初期温度2210℃以上となる。この条件は、タングステンの融点が3410℃であるので、本実施形態では十分に満たすことができる。
In the present embodiment, when the
本実施形態で得られた半導体膜3を用いて、実施形態1と同様にして、電子部品を製造することができる。
Using the
<実施形態9>
本実施形態では、導電体層2の配列は、電磁誘導により導電体層2を発熱させることで、隣接導電体層間の中央の部分がその1次相転移温度以上の温度となるように設定されている。
<Ninth Embodiment>
In this embodiment, the arrangement of the conductor layers 2 is set so that the central portion between adjacent conductor layers has a temperature equal to or higher than the primary phase transition temperature by causing the conductor layers 2 to generate heat by electromagnetic induction. ing.
実施形態8で示したライン&スペースのパターンを2次元に拡張したパターンについても、同様の熱伝導方程式を解いてパターン間の非導電性部の中央部の温度が1次相転移温度以上となるように設計できる。 Also for the pattern in which the line and space pattern shown in the eighth embodiment is expanded two-dimensionally, the temperature of the central portion of the non-conductive portion between the patterns becomes equal to or higher than the first-order phase transition temperature by solving the same heat conduction equation. Can be designed as
一例を挙げる。点状パターンの導電体層2を2次元的に配列する方法として、図4(a)で示されるような縦横それぞれの配列ピッチをaとした正方形格子配列と、図4(b)で示されるような3方向それぞれの配列ピッチをaとした正三角形格子配列とを比較する。正方形格子配列での縦横にそれぞれ隣接する4つの導電体層2により形成される正方形の単位領域での非導電性部の重心G1は、それに最近接する4つの導電体層2から距離a/√(2)だけ離隔している。これに対して、正三角形格子配列での3方向にそれぞれ隣接する3つの導電体層2により形成される正三角形の単位領域での非導電性部の重心G2は、それに最近接する3つの導電体層から距離a/√(3)だけ離隔している。
Take an example. As a method for two-dimensionally arranging the conductor layers 2 in a dotted pattern, a square lattice arrangement in which the arrangement pitches in the vertical and horizontal directions as shown in FIG. 4 (a) are set as shown in FIG. 4 (b). Such an equilateral triangular lattice arrangement in which the arrangement pitch in each of the three directions is a is compared. The center of gravity G1 of the non-conductive portion in the square unit region formed by the four
この例のように、導電性材料パターン部の配列によって熱伝導距離が異なる。しかし、非導電性部の重心位置の温度が1次相転移温度以上になれば非導電性部全体が1次相転移温度以上になっていると考えられ、膜成長用基板1と化合物半導体膜3との均一・完全な分離が行われる。 As in this example, the heat conduction distance varies depending on the arrangement of the conductive material pattern portions. However, if the temperature at the center of gravity of the non-conductive portion is equal to or higher than the primary phase transition temperature, it is considered that the entire non-conductive portion is equal to or higher than the primary phase transition temperature. 3 and uniform and complete separation.
実施形態8と同様の熱伝導方程式において上記の境界条件を入れると、導電性材料パターン部の発熱温度が同じならば、上記の正方形格子配列より正三角形格子配列の方が非導電性部の温度が高くなることがわかる。 If the above boundary condition is included in the heat conduction equation similar to that of the eighth embodiment, if the heat generation temperature of the conductive material pattern portion is the same, the temperature of the non-conductive portion is higher in the equilateral triangle lattice arrangement than in the square lattice arrangement described above. It turns out that becomes high.
本実施形態で得られた半導体膜3を用いて、実施形態1と同様にして、電子部品を製造することができる。
Using the
<実施形態10>
本実施形態では、膜成長用基板1および導電体層2が、電磁誘導により発生する磁力線の向きに対し垂直になるように配置されている。
<Embodiment 10>
In the present embodiment, the
導電体層2のパターンに異方性があるので、誘導加熱コイル4により発生せしめられる磁場の向き(磁力線の向き)により発生渦電流の量および発熱効率が異なる。このため、導電性材料パターン部の配置に関して最適なレイアウトがあり、本実施形態は導電体層2の最適レイアウトを規定する。
Since the pattern of the
一般的なコイルによる誘導加熱を例に図5を参照して説明する。1周するコイル電流に対して渦電流は反対向きに流れる。実施形態8のようなライン&スペースの導電性材料パターン部の場合に、ライン方向をx方向、パターン面内でラインに垂直な方向をy方向、ラインの厚さ方向をz方向として、導電性材料パターン部内の熱伝導を考慮せずに誘導による発熱だけを考える。膜成長用基板1とエピタキシャル成長した化合物半導体膜3とが接している界面に熱集中させるためには、パターン断面(xy面及びyz面)の温度が高いことが理想的な発熱状態と考えられる。本実施形態では、図5(a)に示されているように、膜成長用基板1および導電体層2が、電磁誘導により発生する磁力線Bの向きに対し垂直または略垂直になるように配置する。これにより、xy面に渦電流が流れ、xy面周囲すなわちパターン断面が最高温となるうえ、最も均一な温度分布となる。これに対して、xz面に渦電流が流れるようにすれば、x方向のパターン断面(xz面)には電流が流れないため、膜成長用基板1とエピタキシャル成長した化合物半導体膜3とが接している界面の温度を上げる効率が低い。また、図5(b)に示されているように、電磁誘導により発生する磁力線Bの向きがライン方向になるようにし、yz面に渦電流が流れるレイアウトとすれば、x方向のパターン断面(xz面)に電流が流れるため効率はよい。しかし、ライン幅および膜厚の不均一性に由来する温度分布の不均一が生じやすい。
An example of induction heating by a general coil will be described with reference to FIG. The eddy current flows in the opposite direction with respect to the coil current that makes one round. In the case of the line & space conductive material pattern portion as in the eighth embodiment, the line direction is the x direction, the direction perpendicular to the line in the pattern plane is the y direction, and the thickness direction of the line is the z direction. Only heat generation by induction is considered without considering heat conduction in the material pattern part. In order to concentrate heat on the interface where the
よって、実施形態8のようなライン&スペースの導電性材料パターン部の場合にはxy面に渦電流が流れるレイアウトが理想的である。また、正方形などの導電性材料パターンの場合も同様で、膜成長用基板1とエピタキシャル成長した化合物半導体膜3とが接している界面とコイルのループとが同一面内となるようなレイアウトが好適である。
Therefore, in the case of the conductive material pattern portion of the line and space as in the eighth embodiment, the layout in which eddy current flows in the xy plane is ideal. The same applies to a conductive material pattern such as a square, and a layout in which the interface where the
本実施形態で得られた半導体膜3を用いて、実施形態1と同様にして、電子部品を製造することができる。
Using the
<実施形態11>
本実施形態では、導電体層2が窒素を吸着する材料(物質)で構成されている。
<Embodiment 11>
In the present embodiment, the
膜成長用基板1および/もしくはエピタキシャル成長により形成された化合物半導体膜3がIII族元素窒化物の場合において、これらは誘導加熱によりIII族元素化合物(III族元素金属を含む)と窒素ガスとに分解することがある。この場合、窒素ガスによる応力を緩和し、化合物半導体膜3と膜成長用基板1及び導電体層2との均一な分離を行うことが望ましい。そのために、導電体層2として、誘導加熱により発生した窒素ガスを吸着する導電性材料からなるものを用いることができる。窒素ガスを吸着する導電性材料として、グラファイト、特にカーボンナノチューブやC60などの多孔質体が知られている。本実施形態では、これらを導電体層2の材料として用いることで、誘導加熱においては発熱体として作用させ、更に加熱により発生した窒素ガスを吸着させる役割をも担わせることができる。
When the
本実施形態では、化合物半導体膜成長用基板1として大きさが1cm角のサファイア基板を用い、その表面に、炭素電極のアーク放電によりグラファイトカーボンを1μm厚に成膜し、導電体層2を形成した。さらにその上に化合物半導体としての窒化ガリウムのエピタキシャル成長を行った。その後、実施形態1と同様の条件で誘導加熱を行った。窒化ガリウム膜3の剥離面は実施形態1より数%平坦であった。よって、その後のデバイス化段階での研磨加工が容易であった。
In the present embodiment, a 1 cm square sapphire substrate is used as the compound semiconductor
本実施形態で得られた半導体膜3を用いて、実施形態1と同様にして、電子部品を製造することができる。
Using the
<実施形態12>
本実施形態では、半導体膜3を膜成長用基板1及び導電体層2から分離する工程において、電磁誘導により導電体層2を発熱させる前に、膜成長用基板1、導電体層2及び半導体膜3をそれらの1次相転移温度以下に予備加熱する。
<Twelfth embodiment>
In this embodiment, in the step of separating the
誘導加熱による発熱は加成性があるため、予備加熱を施しておくと誘導加熱に要する時間・パワーを調整とくに短縮・低減できる。更に、剥離後の基板表面粗さなどを改善できる。 Since the heat generated by induction heating is additive, if the preheating is performed, the time and power required for induction heating can be adjusted and shortened. Furthermore, the substrate surface roughness after peeling can be improved.
本実施形態では、実施形態1と同様にして、化合物半導体膜成長用基板1として大きさが1cm角のサファイア基板を用い、その表面に、グラファイトカーボンをエピタキシャル成長させた。これにより、1μm厚でライン10μm+スペース10μm、体積V=1cm×1/2×1cm×1μmの導電体層2を形成した。さらにその上に化合物半導体としての窒化ガリウムのエピタキシャル成長を行って、半導体膜3を形成した。全体を600℃のオーブンに入れた状態で、以下の条件により電磁誘導を行い、窒化ガリウム膜をサファイア基板及び導電体層2から分離した。
In this embodiment, a sapphire substrate having a size of 1 cm square was used as the compound semiconductor
体積V=1cm×1/2×1cm×1μm=1/2×10−4 cm3のグラファイトCを600℃から1200℃まで加熱する(温度差ΔT=600℃)。この場合の必要な熱量はQ=MCΔT(ここで、Q[J]、被加熱物重量M[g])である。密度d=1.85 、比熱C =0.65[J/g・K]、上昇温度ΔT=600[℃]とする。この場合、Q=1/2×1.85×10−4×0.65×600=0.0361[J]である。加熱時間を1μsとすれば、P=0.0361 /10−6 =3.61[kW]となる。また、室温と600℃予備加熱とを比較すると、1200℃に昇温された部分との温度差は予備加熱した方が小さいため、熱膨張差によるダメージが少なく、結果として剥離後の基板表面粗さを改善できた。 Graphite C having a volume V = 1 cm × 1/2 × 1 cm × 1 μm = 1/2 × 10 −4 cm 3 is heated from 600 ° C. to 1200 ° C. (temperature difference ΔT = 600 ° C.). The amount of heat required in this case is Q = MCΔT (where Q [J], the weight of an object to be heated M [g]). The density d = 1.85, the specific heat C = 0.65 [J / g · K], and the temperature rise ΔT = 600 [° C.]. In this case, Q = 1/2 × 1.85 × 10 −4 × 0.65 × 600 = 0.0361 [J]. If heating time is 1μs, P = 0.0361 / 10 −6 = 3.61 [kW]. In addition, when comparing room temperature with 600 ° C preheating, the temperature difference from the portion heated to 1200 ° C is smaller when preheating is performed, so there is less damage due to the difference in thermal expansion, and as a result the substrate surface roughness after peeling I was able to improve.
本実施形態で得られた半導体膜3を用いて、実施形態1と同様にして、電子部品を製造することができる。
Using the
<実施形態13>
図6に、本実施形態の工程の概略図を示す。
<Embodiment 13>
FIG. 6 shows a schematic diagram of the steps of the present embodiment.
先ず、図6(a)に示されているように、第1の基板7の表面に、一様に導電体層6を形成する。第1の基板7としてはシリコン基板、サファイア基板またはSiC基板を使用することができる。導電体層6の材質としては、銅を使用することができる。導電体層6の厚さは、例えば1μmである。
First, as shown in FIG. 6A, the conductor layer 6 is uniformly formed on the surface of the
次に、導電体層6の表面(図では上面)に、第2の基板8の第1面(図では下面)を接合する。第2の基板8としては、窒化ガリウム、窒化インジウム及び窒化アルミニウムなどのIII族元素窒化物、その他のIII−V族化合物半導体、その他の化合物半導体からなるものを使用することができる。第2の基板8の厚さは例えば2μmであり、この第2の基板8は、導電体層6と接合する際に、取り扱いの便宜上、支持層9で支持しておくことができる。支持層9の材質としては、例えばクロムを挙げることができる。尚、導電体層6と第2の基板8との接合は、例えば圧着により行うことができる。
Next, the first surface (lower surface in the drawing) of the
次に、図6(b)に示されているように、支持層9を例えばエッチングにより除去して、第2の基板8の第2面(図では上面)を露出させ、必要に応じて該第2面を研磨により平滑化する。
Next, as shown in FIG. 6B, the
次に、図6(c)に示されているように、第2の基板8の第2面(図では上面)に化合物半導体例えばAlxGa1-xNをエピタキシャル成長させて半導体膜10を形成する。該半導体膜10は半導体レーザのクラッド層を構成するものである。この半導体膜10に、DBR構造を作り込む。次いで、半導体膜10上に化合物半導体例えばInGaN系半導体を堆積して半導体膜11を形成する。該半導体膜11は半導体レーザの活性層を構成するものである。次いで、半導体膜11上に化合物半導体例えばAlxGa1-xNをエピタキシャル成長させて半導体膜12を形成する。該半導体膜12は半導体レーザのクラッド層を構成するものである。この半導体膜12に、DBR構造を作り込む。
Next, as shown in FIG. 6C, a semiconductor film 10 is formed by epitaxially growing a compound semiconductor, for example, AlxGa1-xN on the second surface (upper surface in the drawing) of the
次に、図6(d)に示されているように、実施形態1と同様にして、誘導加熱用コイルを用いた電磁誘導により導電体層6を発熱させる。これにより、第2の基板8、半導体膜10、半導体膜11及び半導体膜12の積層体を、第1の基板7及び導電体層6から分離する。
Next, as shown in FIG. 6D, as in the first embodiment, the conductor layer 6 is heated by electromagnetic induction using an induction heating coil. Thereby, the stacked body of the
本実施形態は、特に半導体膜成長用基板である第2の基板8が薄い場合にも有効である。これは、第2の基板8を導電体層6に接合する際には第2の基板8の第2面に支持層9を付して補強しておき、第2の基板8の第2面に半導体膜10をエピタキシャル成長させる前に支持層9を除去することができるからである。
This embodiment is particularly effective when the
本実施形態では、第1の基板としてのシリコン基板7上に1μm厚さで一様に導電体層6としての銅層を形成した。支持層9としてのクロム金属層で支持した2μm厚のGaN膜8を半導体膜成長用の第2の基板として用い、200〜300℃の温度において42kg/cm2の圧力で銅層6とGaN膜8とを接合した。この接合後、クロム金属層9を除去し、露出したGaN膜8の表面を研磨し、その上にAlxGa1-xN膜10を成長させてDBR構造を形成した。さらに、InGaN系半導体膜11からなる活性層を形成した後、再度AlxGa1-xN膜12を成長させDBR構造を形成した。
In this embodiment, the copper layer as the conductor layer 6 is uniformly formed with a thickness of 1 μm on the
次に、実施形態1と同様の誘導加熱を行い、銅層を発熱させ、GaN膜8の融点1200℃以下の温度に加熱し、応力によりシリコン基板7および銅層6を分離除去した。これにより、III−V族化合物半導体組成の光励起レーザデバイス(半導体レーザ)を得た。
Next, induction heating similar to that of
本実施形態は、半導体膜10上に半導体膜11及び半導体膜12を形成して電子部品を製造しているが、これら3つの膜を本発明でいう半導体膜とみなせば、半導体膜の製造にも該当する。また、本実施形態で得られた半導体膜10〜12を用いて、或いは本実施形態で半導体膜11,12を形成することなく得られた半導体膜10を用いて、実施形態1と同様にして、電子部品を製造することができる。 In this embodiment, a semiconductor film 11 and a semiconductor film 12 are formed on a semiconductor film 10 to manufacture an electronic component. If these three films are regarded as semiconductor films in the present invention, the semiconductor film is manufactured. Also applies. Further, using the semiconductor films 10 to 12 obtained in the present embodiment, or using the semiconductor film 10 obtained without forming the semiconductor films 11 and 12 in the present embodiment, in the same manner as in the first embodiment. Electronic parts can be manufactured.
本実施形態では、導電体層6を発熱させることで第2の基板8をその材料の1次相転移温度未満に加熱し、第2の基板8の導電体層6側の第1面で応力を発生させ、第2の基板8と導電体層6とを相互に分離させている。しかし、導電体層6を発熱させることで第2の基板8をその材料の1次相転移温度以上に加熱して、第2の基板8の導電体層6側の第1面で第2の基板8の材料の融解、昇華または分解を生じさせてもよい。これによっても、第2の基板8と導電体層6とを相互に分離させることができる。
In this embodiment, the
また、本実施形態において、第2の基板8は、上記実施形態で説明したような1次相転移温度以上の加熱によりIII族元素を含む化合物と窒素とに分解するIII族元素窒化物半導体であってもよい。
In the present embodiment, the
また、本実施形態において、半導体膜10と第2の基板8とは、上記実施形態で説明したように、同一元素からなる化合物半導体であってもよい。
In the present embodiment, the semiconductor film 10 and the
また、本実施形態において、導電体層6は、上記実施形態で説明したように、磁性体からなるものでもよい。 In the present embodiment, the conductor layer 6 may be made of a magnetic material as described in the above embodiment.
1 膜成長用基板
2 導電体層
3 半導体膜
4 誘導加熱用コイル
5 誘電体層
6 導電体層
7 第1の基板
8 第2の基板
9 支持層
10,11,12 半導体膜
20 デバイス基板
21 電極
22 絶縁層
DESCRIPTION OF
Claims (17)
前記膜成長用基板の表面の前記一部の領域以外の領域から半導体をエピタキシャル成長させ、前記導電体層を覆う半導体膜を形成する工程と、
電磁誘導により前記導電体層を発熱させることで、前記半導体膜を前記膜成長用基板から分離する工程とを含むことを特徴とする、半導体膜の製造方法。 Forming a conductor layer in a partial region of the surface of the film growth substrate;
A step of epitaxially growing a semiconductor from a region other than the partial region on the surface of the film growth substrate to form a semiconductor film covering the conductor layer;
And a step of separating the semiconductor film from the film growth substrate by causing the conductor layer to generate heat by electromagnetic induction.
前記導電体層の表面に膜成長用基板としての第2の基板の第1の表面を接合する工程と、
前記第2の基板の前記第1の表面と反対側の第2の表面に半導体をエピタキシャル成長させて半導体膜を形成する工程と、
電磁誘導により前記導電体層を発熱させることで、前記第2の基板を前記第1の基板から分離する工程とを含むことを特徴とする半導体膜の製造方法。 Forming a conductor layer on the surface of the first substrate;
Bonding a first surface of a second substrate as a film growth substrate to the surface of the conductor layer;
Forming a semiconductor film by epitaxially growing a semiconductor on a second surface opposite to the first surface of the second substrate;
And a step of separating the second substrate from the first substrate by generating heat in the conductor layer by electromagnetic induction.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006039316A JP2007220886A (en) | 2006-02-16 | 2006-02-16 | Semiconductor film manufacturing method, and electronic component manufacturing method using it |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006039316A JP2007220886A (en) | 2006-02-16 | 2006-02-16 | Semiconductor film manufacturing method, and electronic component manufacturing method using it |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007220886A true JP2007220886A (en) | 2007-08-30 |
Family
ID=38497837
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006039316A Withdrawn JP2007220886A (en) | 2006-02-16 | 2006-02-16 | Semiconductor film manufacturing method, and electronic component manufacturing method using it |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007220886A (en) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232464A (en) * | 2009-03-27 | 2010-10-14 | Showa Denko Kk | Group iii nitride semiconductor light emitting element, method of manufacturing the same, and laser diode |
KR20190075697A (en) * | 2017-12-21 | 2019-07-01 | 서울과학기술대학교 산학협력단 | Methods of fabricating semiconductor package |
KR20200066865A (en) * | 2018-12-03 | 2020-06-11 | 서울과학기술대학교 산학협력단 | Methods of fabricating semiconductor package |
US10714361B2 (en) | 2017-12-21 | 2020-07-14 | Foundation For Research And Business, Seoul National University Of Science And Technology | Method of fabricating a semiconductor package using an insulating polymer layer |
-
2006
- 2006-02-16 JP JP2006039316A patent/JP2007220886A/en not_active Withdrawn
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010232464A (en) * | 2009-03-27 | 2010-10-14 | Showa Denko Kk | Group iii nitride semiconductor light emitting element, method of manufacturing the same, and laser diode |
KR20190075697A (en) * | 2017-12-21 | 2019-07-01 | 서울과학기술대학교 산학협력단 | Methods of fabricating semiconductor package |
KR102024227B1 (en) * | 2017-12-21 | 2019-11-04 | 서울과학기술대학교 산학협력단 | Methods of fabricating semiconductor package |
US10714361B2 (en) | 2017-12-21 | 2020-07-14 | Foundation For Research And Business, Seoul National University Of Science And Technology | Method of fabricating a semiconductor package using an insulating polymer layer |
KR20200066865A (en) * | 2018-12-03 | 2020-06-11 | 서울과학기술대학교 산학협력단 | Methods of fabricating semiconductor package |
KR102154166B1 (en) * | 2018-12-03 | 2020-09-09 | 서울과학기술대학교 산학협력단 | Methods of fabricating semiconductor package |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5268354B2 (en) | Single crystal epitaxial silicon carbide layer structure having reduced carrot-like defects and method for manufacturing the same | |
KR102109292B1 (en) | Polycrystalline SiC substrate and its manufacturing method | |
JP5377212B2 (en) | Method for producing single crystal diamond substrate | |
JP2005534182A (en) | Process for making gallium nitride films with low defect density by vapor phase epitaxy | |
KR102106424B1 (en) | Diamond substrate and diamond substrate manufacturing method | |
JP6085371B2 (en) | Semiconductor device substrate | |
US20120325139A1 (en) | Eptaxial substrate, method for making the same and method for growing epitaxial layer using the same | |
JP2008266064A (en) | Substrate for semiconductor element and its manufacturing method | |
KR20160044489A (en) | Selective deposition of diamond in thermal vias | |
WO2015009669A1 (en) | Lift-off of epitaxial layers from silicon carbide or compound semiconductor substrates | |
JP2007331955A (en) | Method for producing diamond | |
Tian et al. | Growth Dynamics of Millimeter‐Sized Single‐Crystal Hexagonal Boron Nitride Monolayers on Secondary Recrystallized Ni (100) Substrates | |
US9570293B2 (en) | Method for making epitaxial base | |
WO2011161190A1 (en) | Substrates for semiconductor devices | |
Harrison et al. | Ultradeep electron cyclotron resonance plasma etching of GaN | |
KR102106425B1 (en) | Diamond substrate and method for manufacturing diamond substrate | |
JP2007220886A (en) | Semiconductor film manufacturing method, and electronic component manufacturing method using it | |
WO2017081862A1 (en) | Method for manufacturing semiconductor wafer | |
KR102161547B1 (en) | FABRICATING METHOD OF β-Ga2O3 THIN FILM LAYER WITH EXCELLENT ELECTRICAL AND THERMAL PROPERTIES | |
US20050186757A1 (en) | Method for lift off GaN pseudomask epitaxy layer using wafer bonding way | |
US9245747B2 (en) | Engineered base substrates for releasing III-V epitaxy through spalling | |
TWI449659B (en) | Method for making epitaxial structure | |
JP4769428B2 (en) | Method for forming diamond film growth substrate | |
JP5545567B2 (en) | Base material for single crystal diamond growth and method for producing single crystal diamond | |
CN101996943A (en) | Method for separating material layer |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090512 |