JP2007212714A - Display panel built in with power source circuit - Google Patents
Display panel built in with power source circuit Download PDFInfo
- Publication number
- JP2007212714A JP2007212714A JP2006031962A JP2006031962A JP2007212714A JP 2007212714 A JP2007212714 A JP 2007212714A JP 2006031962 A JP2006031962 A JP 2006031962A JP 2006031962 A JP2006031962 A JP 2006031962A JP 2007212714 A JP2007212714 A JP 2007212714A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- display panel
- signal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、液晶パネルなどの表示パネルに関し、特に、電源回路を内蔵した表示パネルに関する。 The present invention relates to a display panel such as a liquid crystal panel, and more particularly to a display panel incorporating a power supply circuit.
液晶パネルなどの表示パネルを駆動するときには、画素の駆動に必要な電圧を生成するために、電源回路が使用される。例えば、表示パネルの電源回路には、図14に示すチャージポンプ型の電源回路が使用される。この電源回路を用いて入力電圧Viを昇圧または降圧して出力電圧Voを得るためには、スイッチ制御回路90を用いて第1および第2のスイッチ91、92の導通状態を制御すると共に、電圧切替信号Xを用いてコンデンサ93の一方の電極の電圧を制御する必要がある。
When driving a display panel such as a liquid crystal panel, a power supply circuit is used to generate a voltage necessary for driving a pixel. For example, a charge pump type power supply circuit shown in FIG. 14 is used for the power supply circuit of the display panel. In order to increase or decrease the input voltage Vi by using this power supply circuit to obtain the output voltage Vo, the
例えば、初期状態では、第1および第2のスイッチ91、92はオフ状態で、電圧切替信号Xの電圧レベルはV1で、コンデンサ93には電荷が蓄積されていないとする。この初期状態において、まず、第1のスイッチ91を所定時間だけオン状態に制御し、その後に電圧切替信号Xの電圧レベルをV1からV2に変化させる。次に、第2のスイッチ92を所定時間だけオン状態に制御し、その後に電圧切替信号Xの電圧レベルをV2からV1に変化させる。以下、この制御を繰り返し行う。
For example, in the initial state, it is assumed that the first and
第1のスイッチ91がオン状態である間、電圧入力点から第1のスイッチ91経由で電荷が流れ、この電荷はコンデンサ93に蓄積される。一方、第2のスイッチ92がオン状態である間、コンデンサ93に蓄積された電荷は、第2のスイッチ92経由で電圧出力点から流れ出す。
While the
コンデンサ93に十分な量の電荷が蓄積された場合、コンデンサ93の電極間電圧は(Vi−V1)となる。また、電圧切替信号Xの電圧レベルが変化してもコンデンサ93の電極間電圧は変化しないので、電圧切替信号Xの電圧レベルがV2に変化した後の節点Pの電圧は(Vi−V1+V2)となる。したがって、出力電圧Voは(Vi−V1+V2)となる。このように、コンデンサ93を充電し、コンデンサ93の一方の電極の電圧をV1からV2に変化させることにより、入力電圧Viを昇圧または降圧して出力電圧Voを得ることができる。
When a sufficient amount of electric charge is accumulated in the
チャージポンプ型の電源回路については、従来から、スイッチをMOSトランジスタで構成する技術が知られている(例えば、特許文献1および2)。
従来の多くの表示装置では、電源回路は、表示パネルの外部に設けられる制御用ICに内蔵されている。ところが、近年の表示装置(特に、近年の液晶表示装置)では、低消費電力化のために、電源回路を表示パネルに内蔵させる場合が増加している。電源回路を表示パネルに内蔵させる場合には、電源回路の制御信号を表示パネルの外部から供給する必要があり、また、表示パネルに内蔵される電源回路にも、高い昇圧能力あるいは降圧能力が要求される。 In many conventional display devices, the power supply circuit is built in a control IC provided outside the display panel. However, in recent display devices (particularly, recent liquid crystal display devices), the number of cases in which a power supply circuit is built in a display panel is increasing in order to reduce power consumption. When the power supply circuit is built in the display panel, it is necessary to supply the control signal of the power supply circuit from the outside of the display panel, and the power supply circuit built in the display panel also requires high boosting capability or step-down capability. Is done.
しかしながら、電源回路を内蔵した従来の表示パネルには、電源回路に対して好適な制御信号を供給できないために、電源回路の昇圧能力(あるいは降圧能力)が低下するという問題がある。また、電源回路を内蔵した表示パネルには電源回路の制御信号を入力するための外部端子を設ける必要があるが、外部端子を設けると静電破壊の危険性が増大するという問題もある。 However, a conventional display panel with a built-in power supply circuit cannot supply a suitable control signal to the power supply circuit, so that there is a problem that the boosting capability (or step-down capability) of the power supply circuit is reduced. In addition, it is necessary to provide an external terminal for inputting a control signal of the power supply circuit in the display panel incorporating the power supply circuit. However, if the external terminal is provided, there is a problem that the risk of electrostatic breakdown increases.
それ故に、本発明は、表示パネルに内蔵された電源回路の性能を向上させること、特に、外部端子の増加を抑えながら、表示パネルに内蔵された電源回路の性能を向上させることを目的とする。 Therefore, an object of the present invention is to improve the performance of a power supply circuit built in a display panel, and in particular, to improve the performance of a power supply circuit built in a display panel while suppressing an increase in external terminals. .
第1の発明は、電源回路を内蔵した表示パネルであって、
複数の画素と、
前記画素を駆動する駆動回路と、
前記画素の駆動に必要な電圧を生成し、前記駆動回路に供給する電源回路とを備え、
前記電源回路は、
第1のスイッチ制御信号に基づき、電圧入力点とパネル外から電圧を制御可能に構成された中間節点との間の導通状態を切り替える第1のスイッチと、
第2のスイッチ制御信号に基づき、電圧出力点と前記中間節点との間の導通状態を切り替える第2のスイッチとを含み、
前記第1および第2のスイッチ制御信号は、異なる外部端子経由で別々に供給されることを特徴とする。
A first invention is a display panel incorporating a power supply circuit,
A plurality of pixels;
A drive circuit for driving the pixels;
A power supply circuit that generates a voltage necessary for driving the pixel and supplies the voltage to the drive circuit;
The power supply circuit is
A first switch for switching a conduction state between a voltage input point and an intermediate node configured to be able to control a voltage from outside the panel, based on a first switch control signal;
A second switch for switching a conduction state between a voltage output point and the intermediate node based on a second switch control signal;
The first and second switch control signals are separately supplied via different external terminals.
第2の発明は、第1の発明において、
前記電源回路は、外部端子経由で供給された前記第1および第2のスイッチ制御信号の電圧レベルを、入力電圧または出力電圧のレベルに変換するレベルシフト回路をさらに含む。
According to a second invention, in the first invention,
The power supply circuit further includes a level shift circuit that converts a voltage level of the first and second switch control signals supplied via an external terminal into an input voltage level or an output voltage level.
第3の発明は、第1の発明において、
前記第1および第2のスイッチ制御信号の少なくとも一方が、前記駆動回路に対する制御信号であることを特徴とする。
According to a third invention, in the first invention,
At least one of the first and second switch control signals is a control signal for the drive circuit.
第4の発明は、第1の発明において、
前記中間節点は、外部端子に接続されていることを特徴とする。
According to a fourth invention, in the first invention,
The intermediate node is connected to an external terminal.
第5の発明は、第1の発明において、
前記電源回路は、一方の電極が外部端子に接続されたコンデンサをさらに含み、前記中間節点は、前記コンデンサの他方の電極に接続されていることを特徴とする。
According to a fifth invention, in the first invention,
The power supply circuit further includes a capacitor having one electrode connected to an external terminal, and the intermediate node is connected to the other electrode of the capacitor.
第6の発明は、表示装置であって、
第1の発明の表示パネルと、
前記第1および第2のスイッチ制御信号、並びに、前記中間節点の電圧を制御するための電圧切替信号を出力する表示制御回路とを備え、
前記第1および第2のスイッチ制御信号は、前記第1および第2のスイッチを一方が導通している状態から、両方が非導通である状態を経て、他方が導通している状態に遷移させ、前記電圧切替信号は前記第1および第2のスイッチが両方とも非導通である間に変化することを特徴とする。
A sixth invention is a display device,
A display panel of the first invention;
A display control circuit for outputting the first and second switch control signals and a voltage switching signal for controlling the voltage of the intermediate node;
The first and second switch control signals cause the first and second switches to transition from a state where one is conductive to a state where both are non-conductive and the other is conductive. The voltage switching signal changes while both the first and second switches are non-conductive.
第7の発明は、電源回路を内蔵した表示パネルであって、
複数の画素と、
前記画素を駆動する駆動回路と、
前記画素の駆動に必要な電圧を生成し、前記駆動回路に供給する電源回路とを備え、
前記電源回路は、
外部端子経由で供給されたクロック信号に基づき、第1および第2のスイッチ制御信号、並びに、電圧切替信号を生成する制御信号生成回路と、
前記第1のスイッチ制御信号に基づき、電圧入力点と前記電圧切替信号に基づき電圧を制御可能に構成された中間節点との間の導通状態を切り替える第1のスイッチと、
前記第2のスイッチ制御信号に基づき、電圧出力点と前記中間節点との間の導通状態を切り替える第2のスイッチとを含むことを特徴とする。
A seventh invention is a display panel incorporating a power supply circuit,
A plurality of pixels;
A drive circuit for driving the pixels;
A power supply circuit that generates a voltage necessary for driving the pixel and supplies the voltage to the drive circuit;
The power supply circuit is
A control signal generation circuit for generating first and second switch control signals and a voltage switching signal based on a clock signal supplied via an external terminal;
A first switch that switches a conduction state between a voltage input point and an intermediate node configured to be able to control a voltage based on the voltage switching signal based on the first switch control signal;
And a second switch for switching a conduction state between the voltage output point and the intermediate node based on the second switch control signal.
第8の発明は、第7の発明において、
前記第1および第2のスイッチ制御信号は、前記第1および第2のスイッチを一方が導通している状態から、両方が非導通である状態を経て、他方が導通している状態に遷移させ、前記電圧切替信号は前記第1および第2のスイッチが両方とも非導通である間に変化することを特徴とする。
In an eighth aspect based on the seventh aspect,
The first and second switch control signals cause the first and second switches to transition from a state where one is conductive to a state where both are non-conductive and the other is conductive. The voltage switching signal changes while both the first and second switches are non-conductive.
第9の発明は、第8の発明において、
前記制御信号生成回路は、前記クロック信号を遅延させる遅延回路を含み、前記クロック信号と前記遅延回路の出力信号とに基づき、前記第1および第2のスイッチ制御信号、並びに、前記電圧切替信号を生成することを特徴とする。
In a ninth aspect based on the eighth aspect,
The control signal generation circuit includes a delay circuit that delays the clock signal, and based on the clock signal and an output signal of the delay circuit, the first and second switch control signals, and the voltage switching signal. It is characterized by generating.
第10の発明は、第8の発明において、
前記制御信号生成回路は、前記クロック信号を分周する分周回路を含み、前記クロック信号と前記分周回路の出力信号とに基づき、前記第1および第2のスイッチ制御信号、並びに、前記電圧切替信号を生成することを特徴とする。
In a tenth aspect based on the eighth aspect,
The control signal generation circuit includes a frequency dividing circuit that divides the clock signal, and based on the clock signal and the output signal of the frequency dividing circuit, the first and second switch control signals, and the voltage A switching signal is generated.
第11の発明は、第7の発明において、
前記電源回路は、前記制御信号生成回路で生成された前記第1および第2のスイッチ制御信号の電圧レベルを、入力電圧または出力電圧のレベルに変換するレベルシフト回路をさらに含む。
In an eleventh aspect based on the seventh aspect,
The power supply circuit further includes a level shift circuit that converts a voltage level of the first and second switch control signals generated by the control signal generation circuit into an input voltage level or an output voltage level.
第12の発明は、第7の発明において、
前記クロック信号が、前記駆動回路に対する制御信号であることを特徴とする。
In a twelfth aspect based on the seventh aspect,
The clock signal is a control signal for the driving circuit.
第13の発明は、第7の発明において、
前記第1および第2のスイッチ制御信号の少なくとも一方が、前記駆動回路に対する制御信号として使用されることを特徴とする。
In a thirteenth aspect based on the seventh aspect,
At least one of the first and second switch control signals is used as a control signal for the drive circuit.
第14の発明は、第7の発明において、
前記電圧切替信号は、外部端子経由でパネル外に出力され、前記中間節点は、別の外部端子に接続されていることを特徴とする。
In a seventeenth aspect based on the seventh aspect,
The voltage switching signal is output to the outside of the panel via an external terminal, and the intermediate node is connected to another external terminal.
第15の発明は、第7の発明において、
前記電源回路は、一方の電極に前記電圧切替信号が供給されるコンデンサをさらに含み、前記中間節点は、前記コンデンサの他方の電極に接続されていることを特徴とする。
In a fifteenth aspect based on the seventh aspect,
The power supply circuit further includes a capacitor to which the voltage switching signal is supplied to one electrode, and the intermediate node is connected to the other electrode of the capacitor.
上記第1の発明によれば、2本のスイッチ制御信号を用いて2個のスイッチを制御すると共に、電圧切替信号を用いてパネル外から中間節点の電圧を制御する際に、スイッチ制御信号と電圧切替信号とを自由なタイミングで変化させることができる。したがって、2個のスイッチを一方が導通している状態から、両方が非導通である状態を経て、他方が導通している状態に遷移させるスイッチ制御信号と、2個のスイッチが両方とも非導通である間に変化する電圧切替信号とを供給することにより、外付けコンデンサまたは内蔵コンデンサの充放電を確実に行い、表示パネルに内蔵された電源回路の能力を向上させることができる。 According to the first invention, when the two switches are controlled using the two switch control signals and the voltage at the intermediate node is controlled from the outside of the panel using the voltage switching signal, The voltage switching signal can be changed at any timing. Therefore, a switch control signal that causes two switches to transition from a state in which one switch is conductive to a state in which both switches are nonconductive and the other switch is in a conductive state, and the two switches are both nonconductive. By supplying a voltage switching signal that changes while the external capacitor or the built-in capacitor is charged and discharged, the capability of the power supply circuit built in the display panel can be improved.
上記第2の発明によれば、スイッチ制御信号の電圧振幅を抑えることにより、表示パネルの制御用ICの耐圧要求を下げることができる。 According to the second aspect, by suppressing the voltage amplitude of the switch control signal, the withstand voltage requirement of the control IC for the display panel can be lowered.
上記第3の発明によれば、駆動回路に対する制御信号をスイッチ制御信号として使用することにより、スイッチ制御信号を入力するための外部端子を削減することができる。 According to the third aspect, by using the control signal for the drive circuit as the switch control signal, the number of external terminals for inputting the switch control signal can be reduced.
上記第4の発明によれば、中間節点に接続された外部端子に外付けコンデンサの一方の電極を接続し、外付けコンデンサの他方の電極に電圧切替信号を供給するなどして、中間節点の電圧をパネル外から制御することができる。 According to the fourth aspect of the present invention, one electrode of the external capacitor is connected to the external terminal connected to the intermediate node, and a voltage switching signal is supplied to the other electrode of the external capacitor. The voltage can be controlled from outside the panel.
上記第5の発明によれば、コンデンサに接続された外部端子に電圧切替信号を供給することにより、中間節点の電圧をパネル外から制御することができる。また、コンデンサを内蔵することにより、表示パネルの外付け部品を減らし、外部端子を削減することができる。 According to the fifth aspect, the voltage at the intermediate node can be controlled from outside the panel by supplying the voltage switching signal to the external terminal connected to the capacitor. In addition, by incorporating a capacitor, external parts of the display panel can be reduced and external terminals can be reduced.
上記第6の発明によれば、表示制御回路によって、2個のスイッチを一方が導通している状態から、両方が非導通である状態を経て、他方が導通している状態に遷移させるスイッチ制御信号と、2個のスイッチが両方とも非導通である間に変化する電圧切替信号とが生成される。これらの信号を表示パネルに供給することにより、外付けコンデンサまたは内蔵コンデンサの充放電を確実に行い、表示パネルに内蔵された電源回路の能力を向上させることができる。 According to the sixth aspect of the invention, the switch control causes the display control circuit to transition the two switches from a state in which one of the two switches is conductive to a state in which the other is conductive through a state in which both are non-conductive. A signal and a voltage switching signal that changes while both switches are non-conductive are generated. By supplying these signals to the display panel, the external capacitor or the built-in capacitor can be reliably charged and discharged, and the capability of the power supply circuit built in the display panel can be improved.
上記第7の発明によれば、制御信号生成回路によって、第1および第2のスイッチ制御信号、並びに、電圧切替信号として、電源回路の制御に好適な信号を生成することができる。したがって、これらの信号を用いることにより、外付けコンデンサまたは内蔵コンデンサの充放電を確実に行い、表示パネルに内蔵された電源回路の能力を向上させることができる。また、スイッチ制御信号をパネル内で生成することにより、スイッチ制御信号が変化するタイミングを高い精度で制御することができる。 According to the seventh aspect, the control signal generation circuit can generate signals suitable for controlling the power supply circuit as the first and second switch control signals and the voltage switching signal. Therefore, by using these signals, the external capacitor or the built-in capacitor can be reliably charged and discharged, and the capability of the power supply circuit built in the display panel can be improved. In addition, by generating the switch control signal within the panel, the timing at which the switch control signal changes can be controlled with high accuracy.
上記第8の発明によれば、制御信号生成回路によって、2個のスイッチを一方が導通している状態から、両方が非導通である状態を経て、他方が導通している状態に遷移させるスイッチ制御信号と、2個のスイッチが両方とも非導通である間に変化する電圧切替信号とが生成される。これらの信号を用いることにより、外付けコンデンサまたは内蔵コンデンサの充放電を確実に行い、表示パネルに内蔵された電源回路の能力を向上させることができる。 According to the eighth aspect of the invention, the control signal generating circuit causes the two switches to transition from a state where one is conductive to a state where both are non-conductive and the other is conductive. A control signal and a voltage switching signal that changes while both switches are non-conductive are generated. By using these signals, the external capacitor or the built-in capacitor can be reliably charged and discharged, and the capability of the power supply circuit built in the display panel can be improved.
上記第9の発明によれば、遅延回路における遅延時間に基づき、第1および第2のスイッチ制御信号が変化するタイミングと電圧切替信号が変化するタイミングとを異ならせることができる。 According to the ninth aspect, the timing at which the first and second switch control signals change and the timing at which the voltage switching signal change can be made different based on the delay time in the delay circuit.
上記第10の発明によれば、クロック信号の半周期の整数倍だけ、第1および第2のスイッチ制御信号が変化するタイミングと電圧切替信号が変化するタイミングとを異ならせることができる。 According to the tenth aspect, the timing at which the first and second switch control signals change and the timing at which the voltage switching signal change can be made different by an integral multiple of a half period of the clock signal.
上記第11の発明によれば、スイッチ制御信号の電圧振幅を抑え、表示パネルに供給されるクロック信号の電圧振幅を抑えることにより、表示パネルの制御用ICの耐圧要求を下げることができる。 According to the eleventh aspect of the invention, the voltage amplitude requirement of the control IC for the display panel can be reduced by suppressing the voltage amplitude of the switch control signal and the voltage amplitude of the clock signal supplied to the display panel.
上記第12の発明によれば、駆動回路に対する制御信号をクロック信号として使用することにより、クロック信号を入力するための外部端子を削減することができる。 According to the twelfth aspect, by using the control signal for the drive circuit as the clock signal, the external terminals for inputting the clock signal can be reduced.
上記第13の発明によれば、パネル内で生成されたスイッチ制御信号を駆動回路に対する制御信号として使用することにより、駆動回路に対する制御信号を入力するための外部端子を削減することができる。 According to the thirteenth aspect, by using the switch control signal generated in the panel as a control signal for the drive circuit, external terminals for inputting the control signal for the drive circuit can be reduced.
上記第14の発明によれば、中間節点に接続された外部端子に外付けコンデンサの一方の電極を接続し、外付けコンデンサの他方の電極に制御信号生成回路で生成された電圧切替信号を供給することにより、電圧切替信号に基づき中間節点の電圧を制御することができる。 According to the fourteenth aspect, one electrode of the external capacitor is connected to the external terminal connected to the intermediate node, and the voltage switching signal generated by the control signal generation circuit is supplied to the other electrode of the external capacitor. Thus, the voltage at the intermediate node can be controlled based on the voltage switching signal.
上記第15の発明によれば、電圧切替信号に基づき中間節点の電圧を制御することができる。また、コンデンサを内蔵することにより、表示パネルの外付け部品を減らし、外部端子を削減することができる。 According to the fifteenth aspect, the voltage at the intermediate node can be controlled based on the voltage switching signal. In addition, by incorporating a capacitor, external parts of the display panel can be reduced and external terminals can be reduced.
以下、図面を参照して、本発明の第1〜第7の実施形態に係る液晶パネルについて説明する。各実施形態に係る液晶パネルは、いずれも電源回路を内蔵しており、電源回路の構成に特徴がある。そこで以下では、主として、各実施形態に係る液晶パネルの電源回路について説明する。なお、各実施形態の構成要素のうち、先の実施形態で説明したものについては、同一の参照符号を付して説明を省略する。 Hereinafter, liquid crystal panels according to first to seventh embodiments of the present invention will be described with reference to the drawings. Each of the liquid crystal panels according to each embodiment has a built-in power supply circuit and is characterized by the configuration of the power supply circuit. Therefore, in the following, the power supply circuit of the liquid crystal panel according to each embodiment will be mainly described. In addition, about the component demonstrated in previous embodiment among the components of each embodiment, the same referential mark is attached | subjected and description is abbreviate | omitted.
(第1の実施形態)
図1は、本発明の第1の実施形態に係る液晶パネルの構成を示す図である。図1に示す液晶パネル10は、画素アレイ1、駆動回路2、および、電源回路11を備えている。液晶パネル10の外部には、コンデンサ18および表示制御回路19が設けられる。表示制御回路19は、液晶パネル10に内蔵された電源回路11を制御するために、第1および第2のスイッチ制御信号RCK1、RCK2、並びに、電圧切替信号Xを出力する。これら3本の制御信号は、液晶パネル10に対して異なる外部端子経由で別々に供給される。
(First embodiment)
FIG. 1 is a diagram showing a configuration of a liquid crystal panel according to the first embodiment of the present invention. A
画素アレイ1は、2次元状に配置された複数の画素(図示せず)を含んでいる。駆動回路2は、表示制御回路19から出力された表示制御信号CNTLに基づき、画素アレイ1に含まれる画素を駆動する。画素の駆動に必要な電圧は、電源回路11から供給される。電源回路11は、入力電圧Viを昇圧または降圧し、得られた出力電圧Voを駆動回路2に供給する。
The
電源回路11は、第1のスイッチ12、および、第2のスイッチ13を含んでいる。第1および第2のスイッチ12、13は、MOSトランジスタで構成される。図1に示す例では、第1のスイッチ12はNチャンネルMOSトランジスタで構成され、第2のスイッチ13はPチャンネルMOSトランジスタで構成されている。なお、第1のスイッチ12をPチャンネルMOSトランジスタ、第2のスイッチ13をNチャンネルMOSトランジスタで構成してもよく、あるいは、第1および第2のスイッチ12、13を同じ導通型のMOSトランジスタで構成してもよい。
The
第1および第2のスイッチ12、13は、いずれも、2個の導通端子と1個の制御端子とを有している。第1および第2のスイッチ12、13は、直列に接続される。より詳細には、第1のスイッチ12の一方の導通端子と第2のスイッチ13の一方の導通端子とは、節点Pに接続される。第1のスイッチ12の他方の導通端子には、液晶パネル10の外部から供給された入力電圧Viが印加される。第2のスイッチ13の他方の導通端子からは、駆動回路2に供給される出力電圧Voが出力される。
Each of the first and
第1のスイッチ12の制御端子には、外部端子経由で第1のスイッチ制御信号RCK1が供給される。第1のスイッチ12は、第1のスイッチ制御信号RCK1に基づき、入力電圧Viが印加された電圧入力点と節点Pとの間の導通状態を制御する。第1のスイッチ12は、第1のスイッチ制御信号RCK1がハイレベルのときにはオン状態、ローレベルのときにはオフ状態となる。
The first switch control signal RCK1 is supplied to the control terminal of the
第2のスイッチ13の制御端子には、外部端子経由で供給された第2のスイッチ制御信号RCK2が供給される。第2のスイッチ13は、第2のスイッチ制御信号RCK2に基づき、出力電圧Voが出力される電圧出力点と節点Pとの間の導通状態を制御する。第2のスイッチ13は、第2のスイッチ制御信号RCK2がハイレベルのときにはオフ状態、ローレベルのときにはオン状態となる。
The control terminal of the
節点Pは、液晶パネル10の外部端子に接続される。この外部端子にはコンデンサ18の一方の電極が接続され、コンデンサ18の他方の電極には表示制御回路19から出力された電圧切替信号Xが供給される。
The node P is connected to an external terminal of the
図2は、電源回路11の制御信号の信号波形図である。以下、時刻t1から時刻t2までの信号変化について説明する。時刻t1では、第1のスイッチ制御信号RCK1はローレベル、第2のスイッチ制御信号RCK2はハイレベル、電圧切替信号Xの電圧レベルはV1である。このため、時刻t1では、第1および第2のスイッチ12、13はオフ状態となる。
FIG. 2 is a signal waveform diagram of the control signal of the
時刻t1以降では、まず、第1のスイッチ制御信号RCK1がハイレベルに変化する。これにより、第1のスイッチ12がオン状態となり、電圧入力点から第1のスイッチ12経由で電荷が流れ、この電荷は液晶パネル10に外付けされたコンデンサ18に蓄積される。所定時間経過後に、第1のスイッチ制御信号RCK1はローレベルに変化し、これに伴い、第1のスイッチ12はオフ状態となる。コンデンサ18に十分な量の電荷が蓄積された場合、コンデンサ18の電極間電圧は(Vi−V1)となり、節点Pの電圧はViとなる。
After time t1, first switch control signal RCK1 changes to high level. As a result, the
次に、電圧切替信号Xの電圧レベルが、V1からV2に変化する。これに伴い、節点Pの電圧は、Viから(Vi−V1+V2)に変化する。 Next, the voltage level of the voltage switching signal X changes from V1 to V2. As a result, the voltage at the node P changes from Vi to (Vi−V1 + V2).
次に、第2のスイッチ制御信号RCK2がローレベルに変化する。これにより、第2のスイッチ13がオン状態となり、コンデンサ18に蓄積された電荷は、第2のスイッチ13経由で電圧出力点から流れ出す。このときの出力電圧Voは、節点Pの電圧、すなわち(Vi−V1+V2)である。所定時間経過後に、第2のスイッチ制御信号RCK2はローレベルに変化し、これに伴い、第2のスイッチ13はオフ状態となる。コンデンサ18に蓄積された電荷がすべて放出された場合、コンデンサ18の電極間電圧は0となり、節点Pの電圧はV2となる。
Next, the second switch control signal RCK2 changes to a low level. As a result, the
次に、電圧切替信号Xの電圧レベルが、V2からV1に変化する。これに伴い、節点Pの電圧は、V2からV1に変化する。 Next, the voltage level of the voltage switching signal X changes from V2 to V1. Accordingly, the voltage at the node P changes from V2 to V1.
このように、電源回路11に対して、図2に示すタイミングで変化する3本の制御信号を供給することにより、入力電圧Viを昇圧または降圧して出力電圧Voを得ることができる。また、図2に示す第1および第2のスイッチ制御信号RCK1、RCK2は、第1および第2のスイッチ12、13を一方が導通している状態から、両方が非導通である状態を経て、他方が導通している状態に遷移させ、図2に示す電圧切替信号Xは、第1および第2のスイッチ12、13が両方とも非導通である間に変化する。このように電圧切替信号Xが変化する前と後に(図2では時間Tだけ)、第1および第2のスイッチ12、13が両方とも非導通となる状態を設けることにより、コンデンサ18の充放電を確実に行い、電源回路11の昇圧能力あるいは降圧能力を向上させることができる。
Thus, by supplying three control signals that change at the timing shown in FIG. 2 to the
以上に示すように、本実施形態に係る液晶パネルによれば、中間節点に接続された外部端子に外付けコンデンサの一方の電極を接続し、外付けコンデンサの他方の電極に電圧切替信号を供給することにより、中間節点の電圧をパネル外から制御することができる。また、2本のスイッチ制御信号を用いて2個のスイッチを制御すると共に、電圧切替信号を用いてパネル外から節点Pの電圧を制御する際に、スイッチ制御信号と電圧切替信号とを自由なタイミングで変化させることができる。したがって、2個のスイッチを一方が導通している状態から、両方が非導通である状態を経て、他方が導通している状態に遷移させるスイッチ制御信号と、2個のスイッチが両方とも非導通である間に変化する電圧切替信号とを供給することにより、外付けコンデンサの充放電を確実に行い、表示パネルに内蔵された電源回路の能力を向上させることができる。 As described above, according to the liquid crystal panel according to the present embodiment, one electrode of the external capacitor is connected to the external terminal connected to the intermediate node, and a voltage switching signal is supplied to the other electrode of the external capacitor. By doing so, the voltage of the intermediate node can be controlled from outside the panel. Moreover, when controlling two switches using two switch control signals and controlling the voltage of the node P from the outside of the panel using the voltage switching signal, the switch control signal and the voltage switching signal can be freely set. It can be changed at the timing. Therefore, a switch control signal that causes two switches to transition from a state in which one switch is conductive to a state in which both switches are nonconductive and the other switch is in a conductive state, and the two switches are both nonconductive. By supplying a voltage switching signal that changes while the external capacitor is being charged, it is possible to reliably charge and discharge the external capacitor and improve the capability of the power supply circuit built in the display panel.
(第2の実施形態)
図3は、本発明の第2の実施形態に係る液晶パネルの構成を示す図である。図3に示す液晶パネル20は、第1の実施形態に係る液晶パネル10において、電源回路11を電源回路21に置換したものである。電源回路21は、電源回路11にレベルシフタ22、23を追加したものである。液晶パネル20の外部には、第1の実施形態と同様に、コンデンサ18および表示制御回路19が設けられる。
(Second Embodiment)
FIG. 3 is a diagram showing a configuration of a liquid crystal panel according to the second embodiment of the present invention. A
レベルシフタ22は、外部端子と第1のスイッチ12の制御端子との間に設けられ、外部端子経由で供給された第1のスイッチ制御信号RCK1の電圧レベルを、入力電圧Viまたは出力電圧Voのレベルに変換する。レベルシフタ23は、外部端子と第2のスイッチ13の制御端子との間に設けられ、外部端子経由で供給された第2のスイッチ制御信号RCK2の電圧レベルを、入力電圧Viまたは出力電圧Voのレベルに変換する。
The
より詳細には、電源回路11が昇圧を行う場合(すなわち、Vi<Voである場合)には、レベルシフタ22の出力信号の電圧レベルは、第1のスイッチ制御信号RCK1がローレベルのときにはVi、ハイレベルのときにはVoとなる。これとは逆に電源回路11が降圧を行う場合(すなわち、Vi>Voである場合)には、レベルシフタ22の出力信号の電圧レベルは、第1のスイッチ制御信号RCK1がローレベルのときにはVo、ハイレベルのときにはViとなる。レベルシフタ23の出力信号の電圧レベルも、これと同様である。
More specifically, when the
したがって、本実施形態に係る液晶パネルによれば、第1の実施形態に係る液晶パネルの効果に加えて、表示制御回路から出力されるスイッチ制御信号の電圧振幅を抑制し、表示パネルの制御用ICの耐圧要求を下げることができる。 Therefore, according to the liquid crystal panel according to the present embodiment, in addition to the effect of the liquid crystal panel according to the first embodiment, the voltage amplitude of the switch control signal output from the display control circuit is suppressed, and the display panel control IC withstand voltage requirements can be lowered.
(第3の実施形態)
図4は、本発明の第3の実施形態に係る液晶パネルの構成を示す図である。図4に示す液晶パネル30は、第2の実施形態に係る液晶パネル20において、電源回路21を電源回路31に置換したものである。電源回路31は、電源回路21に制御信号生成回路32を追加したものである。液晶パネル30の外部には、コンデンサ18および表示制御回路39が設けられる。表示制御回路39は、液晶パネル30に内蔵された電源回路31を制御するために、クロック信号CKを出力する。クロック信号CKは、液晶パネル30に対して外部端子経由で供給される。
(Third embodiment)
FIG. 4 is a diagram showing a configuration of a liquid crystal panel according to the third embodiment of the present invention. A
制御信号生成回路32は、外部端子経由で供給されたクロック信号CKに基づき、第1および第2のスイッチ制御信号RCK1、RCK2、並びに、電圧切替信号Xを生成する。より詳細には、制御信号生成回路32は、遅延回路33、34、NORゲート35、および、NANDゲート36を含んでいる。遅延回路33は、外部端子経由で供給されたクロック信号CKを所定時間Tだけ遅延させる。遅延回路34は、遅延回路33の出力信号をさらに所定時間Tだけ遅延させる。NORゲート35は、クロック信号CKと遅延回路34の出力信号の論理和の否定を出力する。NANDゲート36は、クロック信号CKと遅延回路34の出力信号の論理積の否定を出力する。制御信号生成回路32は、遅延回路33、NORゲート35およびNANDゲート36の出力信号を、それぞれ、電圧切替信号X、第1のスイッチ制御信号RCK1および第2のスイッチ制御信号RCK2として出力する。
The control
電圧切替信号Xは、外部端子経由で液晶パネル30の外部に出力され、この外部端子にはコンデンサ18の一方の電極に接続される。また、第1および第2のスイッチ12、13が接続される節点Pは、液晶パネル30の別の外部端子に接続される。この外部端子にはコンデンサ18の他方の電極が接続される。これにより、節点Pの電圧は、制御信号生成回路32で生成された電圧切替信号Xに基づき制御される。
The voltage switching signal X is output to the outside of the
図5は、電源回路31の制御信号の信号波形図である。図5に示すように、電圧切替信号Xは、クロック信号CKよりも時間Tだけ遅れて変化し、遅延回路34の出力信号は、クロック信号CKよりも時間2Tだけ遅れて変化する。第1のスイッチ制御信号RCK1は、遅延回路34の出力信号が立ち下がってからクロック信号CKが立ち上がるまでの間はハイレベル、それ以外のときはローレベルとなる。第2のスイッチ制御信号RCK2は、遅延回路34の出力信号が立ち上がってからクロック信号CKが立ち下がるまでの間はローレベル、それ以外のときはハイレベルとなる。これにより、電圧切替信号Xが変化する前と後にそれぞれ時間Tだけ、第1および第2のスイッチ12、13が両方ともオフ状態となる。
FIG. 5 is a signal waveform diagram of the control signal of the
このように第1および第2のスイッチ制御信号RCK1、RCK2は、第1および第2のスイッチ12、13を一方が導通している状態から、両方が非導通である状態を経て、他方が導通している状態に遷移させ、電圧切替信号Xは、第1および第2のスイッチ12、13が両方とも非導通である間に変化する。
As described above, the first and second switch control signals RCK1 and RCK2 are turned on from the state where one of the first and
以上に示すように、本実施形態に係る液晶パネルによれば、中間節点に接続された外部端子に外付けコンデンサの一方の電極を接続し、外付けコンデンサの他方の電極に制御信号生成回路で生成された電圧切替信号を供給することにより、電圧切替信号に基づき中間節点の電圧を制御することができる。また、制御信号生成回路によって、2個のスイッチを一方が導通している状態から、両方が非導通である状態を経て、他方が導通している状態に遷移させるスイッチ制御信号と、2個のスイッチが両方とも非導通である間に変化する電圧切替信号とが生成される。これらの信号を用いることにより、外付けコンデンサの充放電を確実に行い、表示パネルに内蔵された電源回路の能力を向上させることができる。また、スイッチ制御信号をパネル内で生成することにより、スイッチ制御信号が変化するタイミングを高い精度で制御することができる。 As described above, according to the liquid crystal panel according to the present embodiment, one electrode of the external capacitor is connected to the external terminal connected to the intermediate node, and the control signal generation circuit is connected to the other electrode of the external capacitor. By supplying the generated voltage switching signal, the voltage of the intermediate node can be controlled based on the voltage switching signal. In addition, the control signal generation circuit makes a transition from a state in which one of the two switches is turned on to a state in which both are turned off and the other is turned on. A voltage switching signal is generated that changes while both switches are non-conductive. By using these signals, the external capacitor can be reliably charged and discharged, and the capability of the power supply circuit built in the display panel can be improved. In addition, by generating the switch control signal within the panel, the timing at which the switch control signal changes can be controlled with high accuracy.
また、制御信号生成回路は、クロック信号を遅延させる遅延回路を含み、クロック信号と遅延回路の出力信号とに基づき、第1および第2のスイッチ制御信号、並びに、電圧切替信号を生成する。したがって、遅延回路における遅延時間に基づき、第1および第2のスイッチ制御信号が変化するタイミングと電圧切替信号が変化するタイミングとを異ならせることができる。 The control signal generation circuit includes a delay circuit that delays the clock signal, and generates the first and second switch control signals and the voltage switching signal based on the clock signal and the output signal of the delay circuit. Therefore, the timing at which the first and second switch control signals change can be made different from the timing at which the voltage switching signal changes based on the delay time in the delay circuit.
(第4の実施形態)
図6は、本発明の第4の実施形態に係る液晶パネルの構成を示す図である。図6に示す液晶パネル40は、第3の実施形態に係る液晶パネル30において、電源回路31を電源回路41に置換したものである。電源回路41は、電源回路31において、制御信号生成回路32を制御信号生成回路42に置換したものである。液晶パネル40の外部には、第3の実施形態と同様に、コンデンサ18および表示制御回路39が設けられる。
(Fourth embodiment)
FIG. 6 is a diagram showing a configuration of a liquid crystal panel according to the fourth embodiment of the present invention. A
制御信号生成回路42は、制御信号生成回路32と同様に、外部端子経由で供給されたクロック信号CKに基づき、第1および第2のスイッチ制御信号RCK1、RCK2、並びに、電圧切替信号Xを生成する。より詳細には、制御信号生成回路42は、Dフリップフロップ43、44、および、複数の論理ゲート(NORゲート45やNANDゲート46など)を含んでいる。Dフリップフロップ43のクロック入力には、外部端子経由で供給されたクロック信号CKが供給され、Dフリップフロップ44のクロック入力には、Dフリップフロップ43の出力信号が供給される。これによりDフリップフロップ43、44は、クロック信号CKを分周する分周回路として機能する。制御信号生成回路42に含まれる論理ゲートは、図6に示すように接続される。制御信号生成回路42は、Dフリップフロップ44、NORゲート45およびNANDゲート46の出力信号を、それぞれ、電圧切替信号X、第1のスイッチ制御信号RCK1および第2のスイッチ制御信号RCK2として出力する。
Similar to the control
図7は、電源回路41の制御信号の信号波形図である。図7には、図6に示す点Q1〜Q3の信号波形も記載されている。図7に示すように、Dフリップフロップ43の出力信号は、クロック信号CKを2分周した信号となり、電圧切替信号Xは、クロック信号CKを4分周した信号となる。クロック信号CKの半周期をTとしたとき、点Q3の信号は、Dフリップフロップ43の出力信号よりも時間Tだけ先に変化する。第1のスイッチ制御信号RCK1は、電圧切替信号Xの立ち下がりより時間Tだけ後から、電圧切替信号Xの立ち上がりより時間Tだけ前までの間はハイレベル、それ以外のときはローレベルとなる。第2のスイッチ制御信号RCK2は、電圧切替信号Xの立ち上がりより時間Tだけ後から、電圧切替信号Xの立ち下がりより時間Tだけ前までの間はローレベル、それ以外のときはハイレベルとなる。
FIG. 7 is a signal waveform diagram of the control signal of the
このように第3の実施形態と同様に、第1および第2のスイッチ制御信号RCK1、RCK2は、第1および第2のスイッチ12、13を一方が導通している状態から、両方が非導通である状態を経て、他方が導通している状態に遷移させ、電圧切替信号Xは、第1および第2のスイッチ12、13が両方とも非導通である間に変化する。
Thus, as in the third embodiment, the first and second switch control signals RCK1, RCK2 are both non-conductive from the state where one of the first and
以上に示すように、本実施形態に係る液晶パネルによれば、第3の実施形態に係る液晶パネルと同様に、外付けコンデンサの充放電を確実に行い、液晶パネルに内蔵された電源回路の能力を向上させると共に、スイッチ制御信号が変化するタイミングを高い精度で制御することができる。 As described above, according to the liquid crystal panel according to the present embodiment, similarly to the liquid crystal panel according to the third embodiment, the external capacitor is reliably charged and discharged, and the power supply circuit built in the liquid crystal panel is In addition to improving the capability, the timing at which the switch control signal changes can be controlled with high accuracy.
また、制御信号生成回路は、クロック信号を分周する分周回路を含み、クロック信号と分周回路の出力信号とに基づき、第1および第2のスイッチ制御信号、並びに、電圧切替信号を生成する。したがって、クロック信号の半周期の整数倍だけ(図6に示す例では、クロック信号の半周期だけ)、第1および第2のスイッチ制御信号が変化するタイミングと電圧切替信号が変化するタイミングとを異ならせることができる。 The control signal generation circuit includes a frequency dividing circuit that divides the clock signal, and generates the first and second switch control signals and the voltage switching signal based on the clock signal and the output signal of the frequency dividing circuit. To do. Therefore, the timing at which the first and second switch control signals change and the timing at which the voltage switching signal changes by an integral multiple of the half cycle of the clock signal (in the example shown in FIG. 6, only by the half cycle of the clock signal). Can be different.
なお、図6に示す例ではクロック信号CKの分周数は2および4としたが、クロック信号CKの分周数は、これに以外の値であってもよい。クロック信号CKの分周数は、クロック信号CKの周期と、第1および第2のスイッチ制御信号RCK1、RCK2の周期とに基づき決定され、これに応じて、制御信号生成回路の詳細な構成も決定される。 In the example shown in FIG. 6, the frequency division number of the clock signal CK is 2 and 4. However, the frequency division number of the clock signal CK may be a value other than this. The frequency division number of the clock signal CK is determined based on the cycle of the clock signal CK and the cycles of the first and second switch control signals RCK1 and RCK2, and in accordance with this, the detailed configuration of the control signal generation circuit is also provided. It is determined.
(第5の実施形態)
図8は、本発明の第5の実施形態に係る液晶パネルの構成を示す図である。図8(a)に示す液晶パネル50は、画素アレイ1、走査信号線駆動回路3、データ信号線駆動回路(図示せず)、および、電源回路51を備えている。液晶パネル50の外部には、コンデンサ18および表示制御回路58が設けられる。図8(b)に示す液晶パネル52は、画素アレイ1、走査信号線駆動回路(図示せず)、データ信号線駆動回路4、および、電源回路53を備えている。液晶パネル52の外部には、コンデンサ18および表示制御回路59が設けられる。
(Fifth embodiment)
FIG. 8 is a diagram showing a configuration of a liquid crystal panel according to the fifth embodiment of the present invention. A
一般に、表示制御回路は、液晶パネルに内蔵された駆動回路(走査信号線駆動回路およびデータ信号線駆動回路)を制御するために、周期的に変化する駆動制御信号を出力する。駆動制御信号には、例えば、第1および第2のゲートクロック信号GCK1、GCK2や、ソースクロック信号SCKや、ゲート出力イネーブル信号GOEなどが含まれる。これらの駆動制御信号は、液晶パネルに対して外部端子経由で別々に供給される。本実施形態に係る液晶パネルは、駆動制御信号をスイッチ制御信号あるいはクロック信号として使用することを特徴とする。 Generally, the display control circuit outputs a drive control signal that periodically changes in order to control drive circuits (scanning signal line drive circuit and data signal line drive circuit) built in the liquid crystal panel. The drive control signal includes, for example, first and second gate clock signals GCK1 and GCK2, a source clock signal SCK, a gate output enable signal GOE, and the like. These drive control signals are separately supplied to the liquid crystal panel via external terminals. The liquid crystal panel according to the present embodiment uses the drive control signal as a switch control signal or a clock signal.
図8(a)において、電源回路51は、第1の実施形態に係る電源回路11や、第2の実施形態に係る電源回路21などである。液晶パネル50に外部端子経由で供給された第1のゲートクロック信号GCK1は、走査信号線駆動回路3に供給されると共に、第1のスイッチ制御信号RCK1として電源回路51に供給される。同様に、液晶パネル50に外部端子経由で供給された第2のゲートクロック信号GCK2は、走査信号線駆動回路3に供給されると共に、第2のスイッチ制御信号RCK2として電源回路51に供給される。また、電源回路51内の節点P(第1および第2のスイッチ12、13が接続された節点)は、液晶パネル50の外部端子に接続される。この外部端子にはコンデンサ18の一方の電極が接続され、コンデンサ18の他方の電極には表示制御回路19から出力された電圧切替信号Xが供給される。
In FIG. 8A, a
図8(b)において、電源回路53は、第3の実施形態に係る電源回路31や、第4の実施形態に係る電源回路41などである。液晶パネル52に外部端子経由で供給されたソースクロック信号SCKは、データ信号線駆動回路4に供給される共に、クロック信号CKとして電源回路53に供給される。また、電圧切替信号Xは、外部端子経由で液晶パネル52の外部に出力され、この外部端子はコンデンサ18の一方の電極に接続される。また、節点P(第1および第2のスイッチ12、13が接続された節点P)は、液晶パネル52の別の外部端子に接続される。この外部端子にはコンデンサ18の他方の電極が接続される。
In FIG. 8B, the
なお、電源回路が正しく昇圧または降圧を行う限り、電源回路11、21、31、41のいずれに対して、表示制御回路58、59から出力される駆動制御信号のいずれを、スイッチ制御信号あるいはクロック信号として供給してもよい。例えば、電源回路51に対して2本のスイッチ制御信号として、2本の駆動制御信号を供給してもよく(図8(a)を参照)、あるいは、駆動制御信号と電源回路を制御するための専用の信号とを1本ずつ供給してもよい。
As long as the power supply circuit correctly performs step-up or step-down, any of the drive control signals output from the
以上に示すように、本実施形態に係る液晶パネルによれば、各実施形態に係る液晶パネルの効果に加えて、駆動回路に対する制御信号をスイッチ制御信号あるいはクロック信号として使用することにより、スイッチ制御信号あるいはクロック信号を入力するための外部端子を削減することができる。 As described above, according to the liquid crystal panel according to the present embodiment, in addition to the effects of the liquid crystal panel according to each embodiment, the control signal for the drive circuit is used as the switch control signal or the clock signal, thereby enabling the switch control. External terminals for inputting a signal or a clock signal can be reduced.
(第6の実施形態)
図9は、本発明の第6の実施形態に係る液晶パネルの構成を示す図である。図9(a)に示す液晶パネル54は、画素アレイ1、走査信号線駆動回路3、データ信号線駆動回路(図示せず)、および、電源回路55を備えている。図9(b)に示す液晶パネル56は、画素アレイ1、走査信号線駆動回路(図示せず)、データ信号線駆動回路4、および、電源回路55を備えている。液晶パネル54、56の外部には、コンデンサ18および表示制御回路39が設けられる。本実施形態に係る液晶パネルは、パネル内で生成したクロック制御信号を駆動制御信号として使用することを特徴とする。
(Sixth embodiment)
FIG. 9 is a diagram showing a configuration of a liquid crystal panel according to the sixth embodiment of the present invention. The
図9(a)および(b)において、電源回路55は、第3の実施形態に係る電源回路31や、第4の実施形態に係る電源回路41などである。電源回路55は、外部端子経由で供給されたクロック信号CKに基づき、第1および第2のスイッチ制御信号RCK1、RCK2、並びに、電圧切替信号Xを生成する制御信号生成回路57を含んでいる。第1および第2のスイッチ制御信号RCK1、RCK2は、電源回路55に含まれる第1および第2のスイッチを制御するために使用される。
9A and 9B, the
また、第1および第2のスイッチ制御信号RCK1、RCK2は、液晶パネル54、56に内蔵された駆動回路(走査信号線駆動回路およびデータ信号線駆動回路)に供給され、駆動制御信号としても使用される。図9(a)に示す液晶パネル54では、第1および第2のスイッチ制御信号RCK1、RCK2は、走査信号線駆動回路3に供給され、第1および第2のゲートクロック信号GCK1、GCK2として使用される。図9(b)に示す液晶パネル56では、第2のスイッチ制御信号RCK2のみが、データ信号線駆動回路4に供給され、ソースクロック信号SCKとして使用される。
The first and second switch control signals RCK1 and RCK2 are supplied to drive circuits (scanning signal line drive circuit and data signal line drive circuit) built in the
なお、駆動回路が正しく駆動を行う限り、制御信号生成回路57で生成された第1および第2のスイッチ制御信号RCK1、RCK2のいずれを、いずれの駆動制御信号として使用してもよい。例えば、第1および第2のスイッチ制御信号RCK1、RCK2を両方とも駆動制御信号として使用してもよく(図9(a))、あるいは、一方だけを駆動制御信号として使用してもよい(図9(b))。
As long as the drive circuit performs driving correctly, any of the first and second switch control signals RCK1 and RCK2 generated by the control
以上に示すように、本実施形態に係る液晶パネルによれば、各実施形態に係る液晶パネルの効果に加えて、パネル内で生成されたスイッチ制御信号を駆動回路に対する制御信号として使用することにより、駆動回路に対する制御信号を入力するための外部端子を削減することができる。 As described above, according to the liquid crystal panel according to the present embodiment, in addition to the effects of the liquid crystal panel according to each embodiment, the switch control signal generated in the panel is used as a control signal for the drive circuit. The number of external terminals for inputting a control signal to the drive circuit can be reduced.
(第7の実施形態)
図10〜図13は、本発明の第7の実施形態に係る液晶パネルの構成を示す図である。上述したように、第1〜第6の実施形態に係る液晶パネルは、コンデンサ18を外付けした状態で使用される。本実施形態に係る液晶パネルは、第1〜第6の実施形態に係る液晶パネルを、電源回路がコンデンサを含むように変形したものである。
(Seventh embodiment)
10 to 13 are diagrams showing the configuration of the liquid crystal panel according to the seventh embodiment of the present invention. As described above, the liquid crystal panels according to the first to sixth embodiments are used with the
図10(a)に示す液晶パネル60は、第1の実施形態に係る液晶パネル10を変形したものである。液晶パネル60に含まれる電源回路61は、第1の実施形態に係る電源回路11にコンデンサ14を追加したものである。コンデンサ14の一方の電極は液晶パネル60の外部端子に接続され、他方の電極は節点Pに接続される。コンデンサ14が接続された外部端子には、表示制御回路19から出力された電圧切替信号Xが供給される。
A
図10(b)に示す液晶パネル62は、第2の実施形態に係る液晶パネル20を変形したものである。液晶パネル62に含まれる電源回路63は、第2の実施形態に係る電源回路21にコンデンサ14を追加したものである。コンデンサ14の一方の電極は液晶パネル62の外部端子に接続され、他方の電極は節点Pに接続される。コンデンサ14が接続された外部端子には、表示制御回路19から出力された電圧切替信号Xが供給される。
A
図11に示す液晶パネル64は、第3の実施形態に係る液晶パネル30を変形したものである。液晶パネル64に含まれる電源回路65は、第3の実施形態に係る電源回路31にコンデンサ14を追加したものである。コンデンサ14の一方の電極には制御信号生成回路32で生成された電圧切替信号Xが供給され、他方の電極は節点Pに接続される。なお、液晶パネル64において制御信号生成回路32を制御信号生成回路42(図6)に置換すれば、第4の実施形態に係る液晶パネル40を変形した液晶パネルが得られる。
A
図12(a)に示す液晶パネル70は、第5の実施形態に係る液晶パネル50(図8(a))を変形したものである。液晶パネル70に含まれるコンデンサ内蔵型電源回路71は、例えば、図10(a)に示す電源回路61や、図10(b)に示す電源回路63などである。図12(b)に示す液晶パネル72は、第5の実施形態に係る液晶パネル52(図8(b))を変形したものである。液晶パネル72に含まれるコンデンサ内蔵型電源回路73は、図11に示す電源回路65などである。
A
図13(a)に示す液晶パネル74は、第6の実施形態に係る液晶パネル54(図9(a))を変形したものである。図13(b)に示す液晶パネル76は、第6の実施形態に係る液晶パネル56(図9(b))を変形したものである。液晶パネル74、76に含まれるコンデンサ内蔵型電源回路75は、例えば、図4に示す電源回路31や、図6に示す電源回路41にコンデンサを追加したものである。
A
以上に示すように、本実施形態に係る液晶パネルによれば、各実施形態に係る液晶パネルの効果に加えて、コンデンサを電源回路に内蔵することにより、表示パネルの外付け部品を減らし、外部端子を削減することができる。 As described above, according to the liquid crystal panel according to the present embodiment, in addition to the effects of the liquid crystal panel according to each embodiment, by incorporating a capacitor in the power supply circuit, the external parts of the display panel are reduced, and the external Terminals can be reduced.
ここまで、電源回路を内蔵した表示パネルの例として、電源回路を内蔵した液晶パネルについて説明してきたが、同様の原理で、液晶パネル以外の表示パネル(例えば、有機エレクトロルミネッセンスパネルなど)を構成することもできる。 Up to this point, a liquid crystal panel with a built-in power supply circuit has been described as an example of a display panel with a built-in power supply circuit. However, a display panel other than the liquid crystal panel (for example, an organic electroluminescence panel) is configured based on the same principle. You can also.
1…画素アレイ
2…駆動回路
3…走査信号線駆動回路
4…データ信号線駆動回路
10、20、30、40、50、52、54、56、60、62、64、70、72、74、76…液晶パネル
11、21、31、41、51、53、55、61、63、65…電源回路
12…第1のスイッチ
13…第2のスイッチ
14、18…コンデンサ
19、39、58、59…表示制御回路
22、23…レベルシフタ
32、42、57…制御信号生成回路
71、73、75…コンデンサ内蔵型電源回路
DESCRIPTION OF
Claims (15)
複数の画素と、
前記画素を駆動する駆動回路と、
前記画素の駆動に必要な電圧を生成し、前記駆動回路に供給する電源回路とを備え、
前記電源回路は、
第1のスイッチ制御信号に基づき、電圧入力点とパネル外から電圧を制御可能に構成された中間節点との間の導通状態を切り替える第1のスイッチと、
第2のスイッチ制御信号に基づき、電圧出力点と前記中間節点との間の導通状態を切り替える第2のスイッチとを含み、
前記第1および第2のスイッチ制御信号は、異なる外部端子経由で別々に供給されることを特徴とする、表示パネル。 A display panel with a built-in power circuit,
A plurality of pixels;
A drive circuit for driving the pixels;
A power supply circuit that generates a voltage necessary for driving the pixel and supplies the voltage to the drive circuit;
The power supply circuit is
A first switch for switching a conduction state between a voltage input point and an intermediate node configured to be able to control a voltage from outside the panel, based on a first switch control signal;
A second switch for switching a conduction state between a voltage output point and the intermediate node based on a second switch control signal;
The display panel according to claim 1, wherein the first and second switch control signals are separately supplied via different external terminals.
前記第1および第2のスイッチ制御信号、並びに、前記中間節点の電圧を制御するための電圧切替信号を出力する表示制御回路とを備え、
前記第1および第2のスイッチ制御信号は、前記第1および第2のスイッチを一方が導通している状態から、両方が非導通である状態を経て、他方が導通している状態に遷移させ、前記電圧切替信号は前記第1および第2のスイッチが両方とも非導通である間に変化することを特徴とする、表示装置。 A display panel according to claim 1;
A display control circuit for outputting the first and second switch control signals and a voltage switching signal for controlling the voltage of the intermediate node;
The first and second switch control signals cause the first and second switches to transition from a state where one is conductive to a state where both are non-conductive and the other is conductive. The voltage switching signal changes while both the first and second switches are non-conductive.
複数の画素と、
前記画素を駆動する駆動回路と、
前記画素の駆動に必要な電圧を生成し、前記駆動回路に供給する電源回路とを備え、
前記電源回路は、
外部端子経由で供給されたクロック信号に基づき、第1および第2のスイッチ制御信号、並びに、電圧切替信号を生成する制御信号生成回路と、
前記第1のスイッチ制御信号に基づき、電圧入力点と前記電圧切替信号に基づき電圧を制御可能に構成された中間節点との間の導通状態を切り替える第1のスイッチと、
前記第2のスイッチ制御信号に基づき、電圧出力点と前記中間節点との間の導通状態を切り替える第2のスイッチとを含むことを特徴とする、表示パネル。 A display panel with a built-in power circuit,
A plurality of pixels;
A drive circuit for driving the pixels;
A power supply circuit that generates a voltage necessary for driving the pixel and supplies the voltage to the drive circuit;
The power supply circuit is
A control signal generation circuit for generating first and second switch control signals and a voltage switching signal based on a clock signal supplied via an external terminal;
A first switch that switches a conduction state between a voltage input point and an intermediate node configured to be able to control a voltage based on the voltage switching signal based on the first switch control signal;
A display panel comprising: a second switch that switches a conduction state between a voltage output point and the intermediate node based on the second switch control signal.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006031962A JP2007212714A (en) | 2006-02-09 | 2006-02-09 | Display panel built in with power source circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006031962A JP2007212714A (en) | 2006-02-09 | 2006-02-09 | Display panel built in with power source circuit |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007212714A true JP2007212714A (en) | 2007-08-23 |
Family
ID=38491215
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006031962A Pending JP2007212714A (en) | 2006-02-09 | 2006-02-09 | Display panel built in with power source circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007212714A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010039414A (en) * | 2008-08-08 | 2010-02-18 | Epson Imaging Devices Corp | Semiconductor device, electro-optical device, and electronic device mounted therewith |
CN107179461A (en) * | 2017-06-20 | 2017-09-19 | 浙江吉利汽车有限公司 | Efp detection means and power supply unit |
-
2006
- 2006-02-09 JP JP2006031962A patent/JP2007212714A/en active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010039414A (en) * | 2008-08-08 | 2010-02-18 | Epson Imaging Devices Corp | Semiconductor device, electro-optical device, and electronic device mounted therewith |
CN107179461A (en) * | 2017-06-20 | 2017-09-19 | 浙江吉利汽车有限公司 | Efp detection means and power supply unit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101137880B1 (en) | Shift Register And Method For Driving The Same | |
KR102080730B1 (en) | Bidirectional scanning gate driving circuit | |
US10043432B2 (en) | Emission driver and display device including the same | |
EP2963635B1 (en) | Shift register unit, gate electrode driving apparatus and display apparatus | |
EP3352160A1 (en) | Shift register and driving method therefor, gate driving circuit, and display device | |
JP5774011B2 (en) | Shift register | |
US8649477B2 (en) | Level shifter, inverter circuit, and shift register | |
US7005912B2 (en) | Simple step-up apparatus including level shift circuits capable of low breakdown voltage | |
US20080157857A1 (en) | Booster circuit | |
JP6601667B2 (en) | Shift register circuit, gate driver, and display device | |
US8742833B2 (en) | Charge pump circuit and method thereof | |
KR20230106558A (en) | Gate driving circuit and display device using the same | |
JP2008092667A (en) | Electronic equipment with step-up circuit | |
KR100670066B1 (en) | Charge pump and low-power DC-DC converter using it | |
US11263988B2 (en) | Gate driving circuit and display device using the same | |
KR101768541B1 (en) | Shift Register | |
US20180375428A1 (en) | Negative charge pump circuit | |
US8072257B2 (en) | Charge pump-type voltage booster circuit and semiconductor integrated circuit device | |
CN109671382B (en) | Gate driving circuit and display device using the same | |
JP2009017546A (en) | Level shifter, interface drive circuit and video display system | |
JP2007212714A (en) | Display panel built in with power source circuit | |
US9379605B2 (en) | Clocking circuit, charge pumps, and related methods of operation | |
JP2010108567A (en) | Shift register circuit | |
JP4877334B2 (en) | Charge pump circuit | |
JP4877333B2 (en) | Charge pump circuit |