JP2007201161A - Solid state imaging element and its manufacturing method - Google Patents

Solid state imaging element and its manufacturing method Download PDF

Info

Publication number
JP2007201161A
JP2007201161A JP2006017764A JP2006017764A JP2007201161A JP 2007201161 A JP2007201161 A JP 2007201161A JP 2006017764 A JP2006017764 A JP 2006017764A JP 2006017764 A JP2006017764 A JP 2006017764A JP 2007201161 A JP2007201161 A JP 2007201161A
Authority
JP
Japan
Prior art keywords
layer
solid
film
state imaging
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006017764A
Other languages
Japanese (ja)
Inventor
Toshiteru Kawamura
利輝 川村
Ryoichi Honma
亮一 本間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Corp
Original Assignee
Fujifilm Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujifilm Corp filed Critical Fujifilm Corp
Priority to JP2006017764A priority Critical patent/JP2007201161A/en
Publication of JP2007201161A publication Critical patent/JP2007201161A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a solid state imaging element including a charge transfer electrode with high precision in dimension even in performing refinement. <P>SOLUTION: The solid state imaging element includes a photoelectric converter and a charge transfer having the charge transfer electrode to transfer a charge which is generated in the photoelectric converter. A charge transfer electrode forming process in a solid state imaging element manufacturing method comprises a process for forming a first layer conductive film where at least the surface is composed of refractory metal or refractory metal silicide, on the surface of a semiconductor substrate via a gate oxide film, patterning the first layer conductive film by photolithography, and forming a first layer electrode; a process for forming an inter-electrode insulating film around the first layer electrode; a process for forming a second layer conductive film on the surface of the semiconductor substrate with the first layer electrode formed thereon; and a process for forming a second layer electrode by making the surface flat by defining the refractory metal or refractory metal silicide as a removal suppressing layer. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、固体撮像素子の製造方法および固体撮像素子にかかり、特に第1層電極のパターン形成に関する。   The present invention relates to a solid-state imaging device manufacturing method and a solid-state imaging device, and more particularly to pattern formation of a first layer electrode.

エリアセンサ等に用いられるCCDを用いた固体撮像素子は、フォトダイオードなどの光電変換部と、この光電変換部からの信号電荷を転送するための電荷転送電極を備えた電荷転送部とを有する。電荷転送電極は、半導体基板に形成された電荷転送路上に複数個隣接して配置され、順次駆動される。   A solid-state imaging device using a CCD used for an area sensor or the like includes a photoelectric conversion unit such as a photodiode and a charge transfer unit including a charge transfer electrode for transferring a signal charge from the photoelectric conversion unit. A plurality of charge transfer electrodes are arranged adjacent to each other on a charge transfer path formed on the semiconductor substrate, and are sequentially driven.

近年、固体撮像素子においては、高解像度化、高感度化への要求は高まる一方であり、ギガピクセル以上まで撮像画素数の増加が進んでおり、このような状況の中で電荷転送電極の微細化および高精度化はきわめて重要となってきており、電荷転送電極のパターニング精度は極めて重要になっている。   In recent years, the demand for higher resolution and higher sensitivity has been increasing in solid-state imaging devices, and the number of imaging pixels has been increasing to more than gigapixels. Improvements in accuracy and accuracy have become extremely important, and the patterning accuracy of charge transfer electrodes has become extremely important.

ところで、従来、平坦性の向上のために、化学機械研磨(CMP:Chemical Mechanical Polishing)により、電荷転送部を単層電極構造とした構造が提案されている。単層構造の電荷転送電極を用いた固体撮像素子では、電荷転送電極として例えば多結晶シリコン層を用い、第1層導電性膜を形成しパターニングすることにより得られる第1層電極の表面を酸化して電極間絶縁膜を形成し、この上層に第2層目の電荷転送電極となる多結晶シリコン層を堆積し、CMPにより表面を平坦化することにより第2層電極を形成し、電荷転送電極の単層化を実施している(例えば特許文献1)。   By the way, in order to improve the flatness, a structure in which the charge transfer portion has a single-layer electrode structure by chemical mechanical polishing (CMP) has been proposed. In a solid-state imaging device using a single-layer structure charge transfer electrode, for example, a polycrystalline silicon layer is used as the charge transfer electrode, and the surface of the first layer electrode obtained by forming and patterning the first layer conductive film is oxidized. Then, an interelectrode insulating film is formed, and a polycrystalline silicon layer serving as a second layer charge transfer electrode is deposited thereon, and the second layer electrode is formed by planarizing the surface by CMP to transfer the charge. A single-layered electrode is implemented (for example, Patent Document 1).

さらにまた、このような状況の中で、チップサイズを大型化することなく高解像度を得るためには、単位画素あたりの面積を縮小し、高集積化を図る必要がある。一方光電変換部を構成するフォトダイオードの面積を小さくすると感度が低下するため、フォトダイオード領域の面積は確保しなければならない。
そこで、電荷転送部および周辺回路の配線の微細化をはかり、配線の面積比率を低減することにより、フォトダイオード領域の占有面積を確保しつつチップの微細化をはかるべく種々の研究がなされている。
Furthermore, in such a situation, in order to obtain high resolution without increasing the chip size, it is necessary to reduce the area per unit pixel and achieve high integration. On the other hand, if the area of the photodiode constituting the photoelectric conversion unit is reduced, the sensitivity is lowered, so the area of the photodiode region must be ensured.
Therefore, various studies have been made to reduce the size of the chip while securing the area occupied by the photodiode region by reducing the wiring area ratio by reducing the wiring area of the charge transfer portion and the peripheral circuit. .

このような状況の中で配線の微細化により高集積化を実現するためには配線層間の層間絶縁膜の平坦性を保つことは重要な技術課題となる。そこで平坦性の向上のために、電荷転送部を単層電極構造とした構造が提案されている(例えば特許文献1)。   In such a situation, maintaining the flatness of the interlayer insulating film between the wiring layers is an important technical issue in order to realize high integration by miniaturization of the wiring. In order to improve the flatness, a structure in which the charge transfer portion has a single-layer electrode structure has been proposed (for example, Patent Document 1).

ところで、従来の単層構造の電荷転送電極を用いた固体撮像素子では、電荷転送電極として多結晶シリコンあるいはアモルファスシリコン層を用い、第1層導電性膜を形成した後に、この第1層導電性膜のパターン表面を酸化し、第2層目の転送電極となる多結晶シリコンあるいはアモルファスシリコン層を堆積し、レジストを塗布し、レジストエッチバック法により全面エッチングを行うことにより電極の単層化を実施している。   By the way, in a conventional solid-state imaging device using a charge transfer electrode having a single layer structure, a polycrystalline silicon or amorphous silicon layer is used as the charge transfer electrode, and the first layer conductive film is formed after the first layer conductive film is formed. Oxidize the pattern surface of the film, deposit a polycrystalline silicon or amorphous silicon layer to be the second transfer electrode, apply resist, and etch the entire surface by resist etch back method to make the electrode a single layer We are carrying out.

例えば、従来、上記固体撮像素子を製造するに際しては、この単層電極構造の電荷転送部を例えば図7および図8に示す工程を用いて形成している。まず、n型シリコン基板1表面に、膜厚15〜35nmの酸化シリコン膜2aと、膜厚50nmの窒化シリコン膜2bと、膜厚10nmの酸化シリコン膜2cを形成し、3層構造のゲート酸化膜2を形成する。   For example, conventionally, when manufacturing the above-described solid-state imaging device, the charge transfer portion of this single-layer electrode structure is formed by using, for example, the steps shown in FIGS. First, a silicon oxide film 2a having a film thickness of 15 to 35 nm, a silicon nitride film 2b having a film thickness of 50 nm, and a silicon oxide film 2c having a film thickness of 10 nm are formed on the surface of the n-type silicon substrate 1 to form a gate oxide having a three-layer structure. A film 2 is formed.

続いて、このゲート酸化膜2上に、第1層ドープトアモルファスシリコン膜3aを形成し、CVD法による酸化シリコン膜14と、窒化シリコン膜15とを形成する(図7(a))。
続いて、そしてこの上層にレジストを塗布する。
Subsequently, a first layer doped amorphous silicon film 3a is formed on the gate oxide film 2, and a silicon oxide film 14 and a silicon nitride film 15 are formed by CVD (FIG. 7A).
Subsequently, a resist is applied to the upper layer.

そして、図7(b)に示すように、フォトリソグラフィにより所望のマスクを用いて露光し、現像、水洗を行い、レジストパターンR1を形成する。   Then, as shown in FIG. 7B, exposure is performed using a desired mask by photolithography, development and washing with water are performed to form a resist pattern R1.

この後、図7(c)に示すように、このレジストパターンR1をマスクとし、酸化シリコン膜14と、窒化シリコン膜15とをエッチングし、第1層電極のパターニング用のマスクパターンを形成する。
そしてアッシングによりレジストパターンを剥離除去し(図7(d))、このマスクパターンをマスクとし、ゲート酸化膜2の窒化シリコン膜2bをエッチングストッパとして第1層ドープトアモルファスシリコン膜3aを選択的にエッチング除去し、第1層電極を形成する(図8(a))。
Thereafter, as shown in FIG. 7C, the resist pattern R1 is used as a mask to etch the silicon oxide film 14 and the silicon nitride film 15 to form a mask pattern for patterning the first layer electrode.
Then, the resist pattern is peeled and removed by ashing (FIG. 7D), and the first layer doped amorphous silicon film 3a is selectively used by using the mask pattern as a mask and the silicon nitride film 2b of the gate oxide film 2 as an etching stopper. Etching is removed to form a first layer electrode (FIG. 8A).

続いて、熱酸化法により第1層電極のパターンの側壁表面に電極間絶縁膜4を形成し(図8(b))、この上層に第2層ドープトアモルファスシリコン膜3bを形成する(図8(c))。
こののち、表面全体にレジストを塗布し、レジストエッチバックにより第2層ドープトアモルファスシリコン膜3bの平坦化を行う(図8(d))。
Subsequently, the interelectrode insulating film 4 is formed on the side wall surface of the pattern of the first layer electrode by thermal oxidation (FIG. 8B), and the second layer doped amorphous silicon film 3b is formed thereon (FIG. 8B). 8 (c)).
After that, a resist is applied to the entire surface, and the second layer doped amorphous silicon film 3b is flattened by resist etch back (FIG. 8D).

この後、このレジストパターンをマスクとして、フォトダイオード領域30上の第2層ドープトアモルファスシリコン膜3bを選択的にエッチング除去する。
このようにして、第2層ドープトアモルファスシリコン膜3bからなる第2層電極を形成し、表面の平坦な単層電極構造の電荷転送電極が形成される。
Thereafter, using the resist pattern as a mask, the second layer doped amorphous silicon film 3b on the photodiode region 30 is selectively removed by etching.
In this way, the second layer electrode made of the second layer doped amorphous silicon film 3b is formed, and the charge transfer electrode having a flat single layer electrode structure is formed.

この方法の場合、第1層導電性膜のパターニングは極めて高精度である必要がある。しかしながら、この酸化シリコン膜の上層に形成される窒化シリコン膜の膜厚のばらつき、およびこれらの膜による膜厚の増大、さらには膜厚のばらつきに起因する乱反射により、フォトリソグラフィ工程におけるパターン精度が十分に得られず、プロセス安定性が悪く、寸法ばらつきを生じる原因となっていた。   In the case of this method, patterning of the first layer conductive film needs to be extremely accurate. However, the variation in the thickness of the silicon nitride film formed on the upper layer of the silicon oxide film, the increase in the thickness due to these films, and the irregular reflection due to the variation in the thickness, the pattern accuracy in the photolithography process is reduced. It was not obtained sufficiently, resulting in poor process stability and causing dimensional variations.

また、この構造の場合、第1層電極の表面を熱酸化することによって得られる酸化シリコン膜は、第1層電極と第2層電極との間に介在して電極間絶縁膜としての役割をもつため、この膜質、膜厚および形状は重要である。またこの酸化シリコン膜は、第1層電極を構成する第1層導電性膜を酸化して浸食することになるため、酸化の均一性は、酸化シリコン膜の均一化と第1層電極の形状維持との2点から極めて重要である。   In the case of this structure, the silicon oxide film obtained by thermally oxidizing the surface of the first layer electrode is interposed between the first layer electrode and the second layer electrode and serves as an interelectrode insulating film. Therefore, the film quality, film thickness and shape are important. In addition, since this silicon oxide film oxidizes and erodes the first layer conductive film constituting the first layer electrode, the uniformity of oxidation depends on the uniformity of the silicon oxide film and the shape of the first layer electrode. It is extremely important from the two points of maintenance.

また、レジストエッチバックに限らず、化学機械研磨(CMP:Chemical Mechanical Polishing)によって平坦化を行なう場合にも同様に、第2層ドープトアモルファスシリコン膜(第2層導電性膜)の膜厚のばらつきを生じることがある。   Further, not only in resist etch-back, but also in the case where planarization is performed by chemical mechanical polishing (CMP), the thickness of the second layer doped amorphous silicon film (second layer conductive film) is also similar. Variation may occur.

このような膜厚のばらつきは、配線抵抗のばらつきや転送効率の劣化を生じることになる。また電荷転送電極より上層の平坦化膜、マイクロレンズ、カラーフィルタなどの各種の膜の膜厚の不均一化や形状ばらつきの増大を招くことにもなり、シェーディング、感度ばらつき、迷光によるスミアの悪化などが発生すると言う問題もある。   Such variations in film thickness cause variations in wiring resistance and deterioration in transfer efficiency. In addition, the film thickness of various films such as flattening films, microlenses, and color filters above the charge transfer electrode may become non-uniform and increase in shape variation, resulting in shading, sensitivity variation, and deterioration of smear due to stray light. There is also a problem that occurs.

このため、上述したような方法では、さらなる感度の向上に対応するのは困難であった。   For this reason, it has been difficult for the method as described above to cope with further improvement in sensitivity.

特開平11−26743号公報JP 11-26743 A

このように、従来の固体撮像素子では、さらなる微細化に伴い、第2層導電性膜を平坦化し単層電極を形成するに際しての平坦化のための除去抑制層(ストッパ層)として酸化シリコン膜と窒化シリコン膜との2層膜を用いているため、2層膜の膜自体の膜厚に起因する、パターン精度の低下を無視することができないという問題があった。
また、さらに、第1層導電性膜を構成する第1層電極を形成した後、酸化を行い、電極間絶縁膜4となる酸化シリコン膜を形成しているが、酸化が均一に進まず、第1層電極が尖ったり、丸くなったりし、パターンエッジが垂直になるように形成することが困難であった。
このため、電極間距離が大きくなり、転送効率の劣化や空乏化電圧の上昇を招いたり、電極間距離が狭くなる部分ができ、層間耐圧不良となったりするという現象が生じ、これが、信頼性低下の原因となっていた。
本発明は前記実情に鑑みてなされたもので、微細化に際しても寸法精度の高い電荷転送電極を備えた固体撮像素子を提供することを目的とする。
As described above, in the conventional solid-state imaging device, with further miniaturization, the second layer conductive film is flattened, and a silicon oxide film is used as a removal suppression layer (stopper layer) for flattening when a single-layer electrode is formed. Since a two-layer film of silicon nitride film and silicon nitride film is used, there is a problem in that a decrease in pattern accuracy due to the film thickness of the two-layer film itself cannot be ignored.
Furthermore, after forming the first layer electrode constituting the first layer conductive film, oxidation is performed to form a silicon oxide film that becomes the interelectrode insulating film 4, but the oxidation does not progress uniformly, It has been difficult to form the first layer electrode so that it is pointed or rounded and the pattern edge is vertical.
As a result, the distance between the electrodes increases, leading to deterioration in transfer efficiency and an increase in depletion voltage, and a part where the distance between the electrodes is narrowed, resulting in an interlayer breakdown voltage failure. It was the cause of the decline.
The present invention has been made in view of the above circumstances, and an object thereof is to provide a solid-state imaging device including a charge transfer electrode with high dimensional accuracy even when miniaturized.

そこで本発明は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、前記電荷転送電極の形成工程が、半導体基板表面に、ゲート酸化膜を介して、少なくとも表面が高融点金属または高融点金属のシリサイドで構成された第1層導電性膜を形成し、これをフォトリソグラフィによりパターニングし、第1層電極を形成する工程と、前記第1層電極の周りに電極間絶縁膜を形成する工程と、前記第1層電極の形成された前記半導体基板表面に第2層導電性膜を形成する工程と、前記高融点金属または高融点金属のシリサイドを除去抑制層として、表面の平坦化を行い、第2層電極を形成する工程とを備えたことを特徴とする。
この構成によれば、第1層電極をパターニングするためのフォトリソグラフィ工程において、パターニング対象となる膜自体を薄くすることができるため、極めて高精度化を測ることが可能となる。また第2層電極形成のために行われる平坦化工程で除去抑制層としてそのまま使用可能であるため、パターン精度の向上をはかることができる。即ち、第1層電極のパターニングに先立ち、マスクとしてあるいは除去抑制層として用いられていた酸化シリコン膜と窒化シリコン膜との2層膜は、膜厚のばらつきを生じ易く、微細化に伴い、これが寸法精度低下の原因となっていたが、この酸化シリコン膜と窒化シリコン膜は不要となり、金属膜あるいは金属シリサイド膜がそのまま除去抑制層として作用するため、パターン精度の向上をはかることができる。
Accordingly, the present invention provides a method for manufacturing a solid-state imaging device, comprising: a photoelectric conversion unit; and a charge transfer unit including a charge transfer electrode that transfers charges generated in the photoelectric conversion unit. A step of forming a first layer conductive film having at least a surface made of a refractory metal or a refractory metal silicide on a surface of a semiconductor substrate through a gate oxide film; Forming a first layer electrode; forming an interelectrode insulating film around the first layer electrode; and forming a second layer conductive film on the surface of the semiconductor substrate on which the first layer electrode is formed. And a step of planarizing the surface using the refractory metal or the refractory metal silicide as a removal suppressing layer to form a second layer electrode.
According to this configuration, in the photolithography process for patterning the first layer electrode, the film itself to be patterned can be thinned, so that it is possible to measure extremely high accuracy. Moreover, since it can be used as it is as a removal suppression layer in the planarization step performed for forming the second layer electrode, the pattern accuracy can be improved. That is, the two-layer film of the silicon oxide film and the silicon nitride film, which has been used as a mask or as a removal suppression layer prior to patterning the first layer electrode, is likely to have a variation in film thickness. Although this caused a reduction in dimensional accuracy, the silicon oxide film and the silicon nitride film are no longer necessary, and the metal film or the metal silicide film acts as a removal suppressing layer as it is, so that the pattern accuracy can be improved.

また、本発明は、上記固体撮像素子の製造方法において、前記電極間絶縁膜を形成する工程は、前記第1層電極を覆うように、低温プラズマによるラジカル酸化膜を形成する工程を含む。
この構成によれば、低温形成が可能で、かつ膜質の良好なラジカル酸化膜が第1層電極表面に形成され、第1層電極の形状変化もないため、寸法精度の高い電極形成が可能となる。
According to the present invention, in the method of manufacturing a solid-state imaging device, the step of forming the interelectrode insulating film includes a step of forming a radical oxide film by low-temperature plasma so as to cover the first layer electrode.
According to this configuration, a low-temperature formation and a good quality radical oxide film is formed on the surface of the first layer electrode, and there is no change in the shape of the first layer electrode, so that an electrode with high dimensional accuracy can be formed. Become.

また、本発明は、上記固体撮像素子の製造方法において、前記第2層電極を形成する工程は、前記第1層電極表面を除去抑制層としてCMPにより平坦化する工程を含む。
この構成によれば、CMPにより表面平坦性の良好な固体撮像素子が形成される。
In the method for manufacturing a solid-state imaging device according to the present invention, the step of forming the second layer electrode includes a step of planarizing by CMP using the surface of the first layer electrode as a removal suppressing layer.
According to this configuration, a solid-state imaging device with good surface flatness is formed by CMP.

また、本発明は、上記固体撮像素子の製造方法において、前記第2層電極を形成する工程は、前記第1層電極表面を除去抑制層としてレジストエッチバックを行うことにより平坦化する工程を含む。
この構成によれば、レジストエッチバックにより表面平坦性の良好な固体撮像素子が形成される。
In the method for manufacturing a solid-state imaging device according to the present invention, the step of forming the second layer electrode includes a step of planarizing by performing resist etch back using the surface of the first layer electrode as a removal suppressing layer. .
According to this configuration, a solid-state imaging device with good surface flatness is formed by resist etchback.

また、本発明は、上記固体撮像素子の製造方法において、第1層電極を形成する工程は、シリコン系導電性膜を形成する工程と、この上層に高融点金属膜を形成する工程とを含む。
この構成によれば、低抵抗でかつ信頼性の高い第1層電極の形成が可能となる。
According to the present invention, in the method of manufacturing a solid-state imaging device, the step of forming the first layer electrode includes a step of forming a silicon-based conductive film and a step of forming a refractory metal film on the upper layer. .
According to this configuration, it is possible to form the first layer electrode with low resistance and high reliability.

また、本発明は、上記固体撮像素子の製造方法において、第1層電極を形成する工程は、タングステン膜からなる高融点金属膜を形成する工程を含む。
この構成によれば、低抵抗でかつ遮光性も高いものとなる。
According to the present invention, in the method of manufacturing a solid-state imaging device, the step of forming the first layer electrode includes a step of forming a refractory metal film made of a tungsten film.
According to this configuration, the resistance is low and the light shielding property is high.

また、本発明は、上記固体撮像素子の製造方法において、第1層電極を形成する工程は、モリブデン膜からなる高融点金属膜を形成する工程を含む。   According to the present invention, in the method for manufacturing a solid-state imaging device, the step of forming the first layer electrode includes a step of forming a refractory metal film made of a molybdenum film.

また、本発明は、上記固体撮像素子の製造方法において、第1層電極を形成する工程は、シリコン系導電性膜を形成する工程と、この上層に前記高融点金属膜を形成する工程とを含む。
第1層電極を多結晶シリコン層などのシリコン導電性膜で形成する場合、抵抗値の低減が難しいが、この構成によれば、多結晶シリコン膜の上層に金属膜を容易に積層することができ、低抵抗で信頼性の高い電荷転送電極を形成することが可能となる。
According to the present invention, in the method of manufacturing a solid-state imaging device, the step of forming the first layer electrode includes a step of forming a silicon-based conductive film and a step of forming the refractory metal film on the upper layer. Including.
When the first layer electrode is formed of a silicon conductive film such as a polycrystalline silicon layer, it is difficult to reduce the resistance value. However, according to this configuration, a metal film can be easily laminated on the polycrystalline silicon film. It is possible to form a charge transfer electrode with low resistance and high reliability.

また、本発明は、上記固体撮像素子の製造方法において、前記第2層電極を形成する工程は、シリコン系導電性膜を形成する工程である
この構成によれば、多結晶シリコン膜やアモルファスシリコン膜などのシリコン系導電性膜を第2層電極として用いているため、加工性も良好で、表面平坦性の高い単層構造の電荷転送電極の形成が可能となる。なお、第2層電極についてもCMPやレジストエッチバックによって平坦化した後、若干オーバーエッチングを行い、第2層電極表面を除去して、タングステンやモリブデンなど、望ましくは第1層電極で用いられた金属膜を形成するようにしても良い。これにより第1層電極と同様、低抵抗化をはかることができる。
According to the present invention, in the method for manufacturing a solid-state imaging device, the step of forming the second layer electrode is a step of forming a silicon-based conductive film. Since a silicon-based conductive film such as a film is used as the second layer electrode, it is possible to form a charge transfer electrode having a single layer structure with good workability and high surface flatness. The second layer electrode was also flattened by CMP or resist etchback, and then slightly over-etched to remove the surface of the second layer electrode, such as tungsten or molybdenum, and preferably used for the first layer electrode. A metal film may be formed. As a result, as with the first layer electrode, the resistance can be reduced.

また本発明は、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子において、前記電荷転送電極が、少なくとも表面が高融点金属または高融点金属のシリサイドで構成された第1層電極と、前記第1層電極の周りを覆うように形成された低温プラズマによるラジカル酸化膜を介して形成された第2層電極とを備えたことを特徴とする。
この構成によれば、第1層電極が薄型でかつ第2層電極形成のために行われる平坦化工程で除去抑制層としてそのまま使用可能であるため、第1層電極のパターン精度の向上を図ることが可能となる。即ち、第1層電極のパターニングに先立ち、マスクとしてあるいは除去抑制層として用いられる酸化シリコン膜と窒化シリコン膜との2層膜は、膜厚のばらつきを生じ易く、微細化に伴い、これが寸法精度低下の原因となっていたが、この酸化シリコン膜と窒化シリコン膜は不要となり、金属膜あるいは金属シリサイド膜がそのまま除去抑制層として作用するため、パターン精度の向上をはかることができる。
Further, the present invention provides a solid-state imaging device including a photoelectric conversion unit and a charge transfer unit including a charge transfer electrode that transfers charges generated in the photoelectric conversion unit, wherein the charge transfer electrode has at least a surface. A first layer electrode composed of a refractory metal or a refractory metal silicide, a second layer electrode formed through a radical oxide film formed by low temperature plasma so as to cover the first layer electrode, and It is provided with.
According to this configuration, since the first layer electrode is thin and can be used as it is as the removal suppressing layer in the planarization step performed for forming the second layer electrode, the pattern accuracy of the first layer electrode is improved. It becomes possible. That is, prior to the patterning of the first layer electrode, the two-layer film of the silicon oxide film and the silicon nitride film used as a mask or as a removal suppressing layer is likely to cause a variation in film thickness. Although this has been the cause of the decrease, the silicon oxide film and the silicon nitride film are not required, and the metal film or the metal silicide film acts as a removal suppressing layer as it is, so that the pattern accuracy can be improved.

また、本発明は、上記固体撮像素子において、前記第2層電極はシリコン系導電性膜で構成されるものを含む。
この構成によれば、第2層電極の形成に際し、第1層電極を構成する金属または金属シリサイド膜を除去抑制層として平坦化を行うことにより、極めて効率よく、寸法精度の高い単層構造の電荷転送電極が形成可能となる。
According to the present invention, in the solid-state imaging device, the second layer electrode includes a silicon-based conductive film.
According to this configuration, when the second layer electrode is formed, the metal or metal silicide film constituting the first layer electrode is planarized as a removal suppressing layer, so that a single-layer structure with a high dimensional accuracy can be achieved extremely efficiently. Charge transfer electrodes can be formed.

また、本発明は、上記固体撮像素子において、前記高融点金属はタングステンである。 この構成によれば、除去抑制層として有効である上、遮光性が高くかつ比抵抗も低く、第1層電極として有効である。   In the solid-state imaging device according to the present invention, the refractory metal is tungsten. According to this configuration, it is effective as a removal suppressing layer, has high light shielding properties and low specific resistance, and is effective as a first layer electrode.

また、本発明は、上記固体撮像素子において、前記高融点金属はモリブデンである。
この構成によれば、除去抑制層として有効である上、遮光性が高くかつ比抵抗も低く、第1層電極として有効である。
In the solid-state imaging device according to the present invention, the refractory metal is molybdenum.
According to this configuration, it is effective as a removal suppressing layer, has high light shielding properties and low specific resistance, and is effective as a first layer electrode.

また、本発明は、上記固体撮像素子において、前記高融点金属はニッケルまたはコバルトである。   In the solid-state imaging device according to the present invention, the refractory metal is nickel or cobalt.

望ましくは、前記金属膜は、減圧CVD法によるタングステン膜であってもよい。かかる構成によれば、減圧CVD法により段差被覆性の良好なタングステン膜を形成することができ、また同時に遮光効果をもたせるようにすることも可能である。   The metal film may be a tungsten film formed by a low pressure CVD method. According to such a configuration, it is possible to form a tungsten film with good step coverage by a low pressure CVD method, and at the same time, it is possible to have a light shielding effect.

以下本発明の実施の形態について図面を参照しつ説明する。
(第1の実施の形態)
この固体撮像素子は、図1に、電荷転送部の要部断面図、図2に平面図を示すように、所望の素子領域の形成されたシリコン基板1表面に、光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子であって、前記電荷転送電極が、第1層多結晶シリコン膜3aとこの上層に形成されたタングステン膜3Mで構成された第1層電極と、第1層電極の周りを覆うように形成された低温プラズマによるラジカル酸化膜4を介して形成された第2層多結晶シリコン膜3bからなる第2層電極とで構成されたことを特徴とする。
Embodiments of the present invention will be described below with reference to the drawings.
(First embodiment)
As shown in FIG. 1 which is a cross-sectional view of the main part of the charge transfer unit and in FIG. 2, the solid-state imaging device includes a photoelectric conversion unit, A solid-state imaging device including a charge transfer unit including a charge transfer electrode for transferring a charge generated in the conversion unit, wherein the charge transfer electrode is formed in a first layer polycrystalline silicon film 3a and an upper layer thereof A first layer electrode composed of the tungsten film 3M formed, and a second layer polycrystalline silicon film 3b formed through a radical oxide film 4 formed of low temperature plasma so as to cover the periphery of the first layer electrode. And the second layer electrode.

製造に際しては、電荷転送電極の形成工程が、シリコン基板1表面に、ゲート酸化膜2を介して、第1層多結晶シリコン膜3aとこの上層にタングステン膜3Mを形成し、これをフォトリソグラフィによりパターニングし、第1層電極を形成したのち、前記第1層電極の周りに低温プラズマによるラジカル酸化を行いラジカル酸化膜からなる電極間絶縁膜を形成し、さらにこの上層に第2層多結晶シリコン膜を形成する工程と、第1層電極のタングステン膜3Mを除去抑制層として、表面の平坦化を行い、第2層電極を形成するようにしている。
またこのタングステン膜3Mと第2層電極としての多結晶シリコン膜3bの表面はほぼ同程度である。
At the time of manufacturing, the charge transfer electrode forming step forms a first layer polycrystalline silicon film 3a on the surface of the silicon substrate 1 via the gate oxide film 2 and a tungsten film 3M as an upper layer thereof, which is formed by photolithography. After patterning to form a first layer electrode, radical oxidation by low-temperature plasma is performed around the first layer electrode to form an interelectrode insulating film made of a radical oxide film, and a second layer polycrystalline silicon is further formed thereon. The step of forming a film and the tungsten film 3M of the first layer electrode are used as a removal suppressing layer to planarize the surface and form the second layer electrode.
The surface of the tungsten film 3M and the surface of the polycrystalline silicon film 3b as the second layer electrode are substantially the same.

すなわち、図1および図2に固体撮像素子の断面概要図および平面図(図1は図2のA−A断面図)を示すように、シリコン基板1内には、受光領域内にフォトダイオードを備えた光電変換部および電荷転送部が形成され、その上層は絶縁膜で被覆されている。   That is, as shown in FIG. 1 and FIG. 2 which are a schematic cross-sectional view and a plan view of a solid-state imaging device (FIG. 1 is a cross-sectional view taken along the line AA in FIG. The photoelectric conversion section and the charge transfer section provided are formed, and the upper layer thereof is covered with an insulating film.

電荷転送部40は、複数のフォトダイオード列の各々に対応してシリコン基板1表面部の列方向に形成された複数本の垂直電荷転送チャネル33と、垂直電荷転送チャネル33の上層に形成された電荷転送電極3と、フォトダイオード30で発生した電荷を垂直電荷転送チャネル33に読み出すための電荷読み出し領域34とを含む。電荷転送電極3は、行方向に配設された複数のフォトダイオード30からなる複数のフォトダイオード行の間を全体として行方向に延在する蛇行形状となっている。また、電荷転送電極によって転送される信号電荷が移動する垂直電荷転送チャネル33が、電荷転送部40が延在する方向と交差する方向に、形成されている。   The charge transfer unit 40 is formed in the upper layer of a plurality of vertical charge transfer channels 33 formed in the column direction of the surface portion of the silicon substrate 1 corresponding to each of the plurality of photodiode columns, and the vertical charge transfer channel 33. The charge transfer electrode 3 and a charge read region 34 for reading the charge generated in the photodiode 30 to the vertical charge transfer channel 33 are included. The charge transfer electrode 3 has a meandering shape extending in the row direction as a whole between a plurality of photodiode rows composed of a plurality of photodiodes 30 arranged in the row direction. Further, the vertical charge transfer channel 33 through which the signal charge transferred by the charge transfer electrode moves is formed in a direction crossing the direction in which the charge transfer unit 40 extends.

図1に示すように、シリコン基板1の表面にはpウェル層が形成され、pウェル層内に、pn接合を形成するn領域が形成されると共に表面にp領域が形成され、フォトダイオード30を構成しており、このフォトダイオード30で発生した信号電荷は、n領域に蓄積される。   As shown in FIG. 1, a p-well layer is formed on the surface of the silicon substrate 1, an n-region for forming a pn junction is formed in the p-well layer, and a p-region is formed on the surface. The signal charge generated by the photodiode 30 is accumulated in the n region.

そしてこのフォトダイオード30に隣接してn領域からなる垂直電荷転送チャネル33が形成される。n領域と垂直電荷転送チャネル33の間のpウェル層に電荷読み出し領域34が形成される。   A vertical charge transfer channel 33 composed of an n region is formed adjacent to the photodiode 30. A charge readout region 34 is formed in the p-well layer between the n region and the vertical charge transfer channel 33.

電荷読み出し領域34と垂直電荷転送チャネル33の上には、ゲート酸化膜2を介して、電荷転送電極が形成される。そして電極間には電極間絶縁膜4が形成されている。垂直転送チャネル33の右側にはp+領域からなるチャネルストップ32が設けられ、隣接するフォトダイオード30との分離がなされている。   A charge transfer electrode is formed on the charge readout region 34 and the vertical charge transfer channel 33 via the gate oxide film 2. An interelectrode insulating film 4 is formed between the electrodes. A channel stop 32 made of a p + region is provided on the right side of the vertical transfer channel 33 so as to be separated from the adjacent photodiode 30.

そして電荷転送電極3の上層には、ラジカル酸化膜4、酸化シリコン膜5、反射防止膜6、遮光膜8、BPSG(borophospho silicate glass)からなる絶縁膜9、中間膜70が形成される。さらにこれらの上方には、カラーフィルタ50(赤色フィルタ50R、緑色フィルタ50G、青色フィルタ:図示せず)、透明樹脂等からなる平坦化膜61とマイクロレンズ60が設けられる。   A radical oxide film 4, a silicon oxide film 5, an antireflection film 6, a light shielding film 8, an insulating film 9 made of BPSG (borophosphosilicate glass), and an intermediate film 70 are formed on the charge transfer electrode 3. Above these, a color filter 50 (red filter 50R, green filter 50G, blue filter: not shown), a planarizing film 61 and a microlens 60 made of a transparent resin or the like are provided.

次にこの固体撮像素子の製造工程について説明する。
まず、図3(a)に示すように、n型のシリコン基板1表面に、膜厚15nmの酸化シリコン膜と、膜厚50nmの窒化シリコン膜と、膜厚10nmの酸化シリコン膜を形成し、3層構造のゲート酸化膜2を形成する。続いてこのゲート酸化膜2上に、CVD法により、膜厚0.5μmの高濃度ドープの多結晶シリコン膜3aを形成する。さらにCVD法により膜厚0.2μm程度のタングステン膜を形成する。
続いて、この上層にレジストを厚さ0.8〜1.4μmとなるように塗布する。
Next, the manufacturing process of this solid-state image sensor will be described.
First, as shown in FIG. 3A, a 15 nm thick silicon oxide film, a 50 nm thick silicon nitride film, and a 10 nm thick silicon oxide film are formed on the surface of the n-type silicon substrate 1. A gate oxide film 2 having a three-layer structure is formed. Subsequently, a highly doped polycrystalline silicon film 3a having a thickness of 0.5 μm is formed on the gate oxide film 2 by the CVD method. Further, a tungsten film having a thickness of about 0.2 μm is formed by the CVD method.
Subsequently, a resist is applied to the upper layer so as to have a thickness of 0.8 to 1.4 μm.

そしてフォトリソグラフィにより、所望のマスクを用いて露光し、現像、水洗を行い、図3(b)に示すように、レジストパターンR1を形成する。   Then, exposure is performed by photolithography using a desired mask, development, and water washing are performed to form a resist pattern R1 as shown in FIG.

この後、図3(c)に示すように、反応性イオンエッチングによりレジストパターンをマスクとし、タングステン膜3Mを選択的に除去したのち、ゲート酸化膜2の窒化シリコン膜2bをエッチングストッパとして多結晶シリコン膜3aを選択的にエッチング除去したのち、レジストパターンを剥離除去する。ここではECR(電子サイクロトロン共鳴方式:Electron Cycrotoron Resonance)あるいはICP(誘導結合方式Inductively Coupled Plasma)などのエッチング装置を用いるのが望ましい。   Thereafter, as shown in FIG. 3C, after the tungsten film 3M is selectively removed by reactive ion etching using the resist pattern as a mask, the polycrystal is formed using the silicon nitride film 2b of the gate oxide film 2 as an etching stopper. After selectively removing the silicon film 3a by etching, the resist pattern is peeled off. Here, it is desirable to use an etching apparatus such as ECR (Electron Cyclotoron Resonance) or ICP (Inductively Coupled Plasma).

そして図4(a)に示すように、低温プラズマを用いたラジカル酸化により、膜厚30nmの酸化シリコン膜からなる電極間絶縁膜4を形成する。   Then, as shown in FIG. 4A, an interelectrode insulating film 4 made of a silicon oxide film having a thickness of 30 nm is formed by radical oxidation using low-temperature plasma.

そして図4(b)に示すように、CVD法により膜厚0.4〜1.4μmの高濃度ドープの多結晶シリコン膜3bを形成する。
そして、図4(c)に示すように、CMPにより前記基板表面を研磨および化学的エッチングを行い、電極間絶縁膜4の上面が露呈するまでエッチングする。このとき、電極間絶縁膜4が除去されても、タングステン膜3Mが除去抑制層として作用するため、CMP(エッチング)はストップする。
このようにして第2層多結晶シリコン膜からなる第2層電極を個々に分離し、この上層に減圧CVD法により酸化シリコン膜5を形成する。
Then, as shown in FIG. 4B, a highly doped polycrystalline silicon film 3b having a film thickness of 0.4 to 1.4 [mu] m is formed by the CVD method.
Then, as shown in FIG. 4C, the surface of the substrate is polished and chemically etched by CMP until the upper surface of the interelectrode insulating film 4 is exposed. At this time, even if the interelectrode insulating film 4 is removed, CMP (etching) stops because the tungsten film 3M acts as a removal suppressing layer.
In this way, the second layer electrodes made of the second layer polycrystalline silicon film are individually separated, and the silicon oxide film 5 is formed on the upper layer by the low pressure CVD method.

最後に、反射防止膜6、遮光膜7、層間絶縁膜10、平坦化膜11を形成した後、カラーフィルタ層50を形成し、さらに平坦化膜70を塗布形成後、レンズ60を形成し、図1に示したような固体撮像素子を形成することが出来る。   Finally, after forming the antireflection film 6, the light shielding film 7, the interlayer insulating film 10, and the flattening film 11, the color filter layer 50 is formed, the flattening film 70 is applied, and the lens 60 is formed. A solid-state imaging device as shown in FIG. 1 can be formed.

この構成によれば、第1層電極をパターニングするためのフォトリソグラフィ工程において、このパターニング対象は、多結晶シリコン膜とタングステン膜との2層膜であり、パターニング対象となる膜自体を薄くすることができるため、パターン精度の向上をはかることが可能となる。またこのタングステン膜が第2層電極形成のために行われる平坦化工程で除去抑制層としてそのまま使用可能であるため、パターン精度の向上をはかることができる。即ち、第1層電極のパターニングに先立ち、マスクとしてあるいは除去抑制層として用いられていた酸化シリコン膜と窒化シリコン膜との2層膜は、膜厚のばらつきを生じ易く、微細化に伴い、これが寸法精度低下の原因となっていたが、この酸化シリコン膜と窒化シリコン膜は不要となり、タングステン膜がそのまま除去抑制層として作用するため、パターン精度の向上をはかることができる。   According to this configuration, in the photolithography process for patterning the first layer electrode, the patterning target is a two-layer film of a polycrystalline silicon film and a tungsten film, and the film to be patterned itself is made thin. Therefore, the pattern accuracy can be improved. Further, since this tungsten film can be used as it is as a removal suppressing layer in the planarization step performed for forming the second layer electrode, the pattern accuracy can be improved. That is, the two-layer film of the silicon oxide film and the silicon nitride film, which has been used as a mask or as a removal suppression layer prior to patterning the first layer electrode, is likely to have a variation in film thickness. Although this caused a reduction in dimensional accuracy, the silicon oxide film and the silicon nitride film are no longer necessary, and the tungsten film acts as a removal suppressing layer as it is, so that the pattern accuracy can be improved.

さらにまた電極間絶縁膜4をラジカル酸化膜で構成しているため、低温形成が可能で、膜質の良好な膜形成が可能となるため、薄くてすむことから、電極間距離の低減を図ることが可能となる。さらにまた低温酸化で形成可能であるため多結晶シリコン膜のエッジが丸まるのを防ぐことができ、第2層電極形成のための多結晶シリコン膜が第1層電極のエッジに残り、短絡事故を招くおそれもない。   Furthermore, since the interelectrode insulating film 4 is composed of a radical oxide film, it can be formed at a low temperature, and a film with good film quality can be formed. Is possible. Furthermore, since it can be formed by low-temperature oxidation, the edge of the polycrystalline silicon film can be prevented from being rounded, and the polycrystalline silicon film for forming the second layer electrode remains at the edge of the first layer electrode. There is no risk of inviting.

なお、前記第1の実施の形態では、第2層電極は多結晶シリコン膜で構成したが、電荷転送電極の低抵抗化をはかるために、導電性膜の表面に金属膜を形成し、2層構造の電荷転送電極を形成するようにしてもよい。   In the first embodiment, the second layer electrode is formed of a polycrystalline silicon film. However, in order to reduce the resistance of the charge transfer electrode, a metal film is formed on the surface of the conductive film. A charge transfer electrode having a layer structure may be formed.

さらにまた第1層電極は多結晶シリコン膜とタングステン膜との2層膜で構成したが、熱処理によりタングステンシリサイドを形成しても良い。また第1層電極および第2層電極ともに多結晶シリコン膜に代えてアモルファスシリコン膜を用いても良い。
加えて高融点金属膜としてはタングステンに限定されることなく、モリブデン膜、コバルト膜、ニッケル膜などを用いてもよい。
Furthermore, although the first layer electrode is composed of a two-layer film of a polycrystalline silicon film and a tungsten film, tungsten silicide may be formed by heat treatment. Further, both the first layer electrode and the second layer electrode may use an amorphous silicon film instead of the polycrystalline silicon film.
In addition, the refractory metal film is not limited to tungsten, and a molybdenum film, a cobalt film, a nickel film, or the like may be used.

加えて、前記実施の形態では、CMPにより第2層電極の平坦化を行ったが、レジストエッチバックを用いてもよい。   In addition, in the above embodiment, the second layer electrode is planarized by CMP, but resist etchback may be used.

(第2の実施の形態)
次に本発明の第2の実施の形態について説明する。
前記第1の実施の形態では、図5に示すように、第2層電極は、多結晶シリコン膜単層で構成したが、本実施の形態では、第1層電極、第2層電極ともに多結晶シリコン膜3a、3bとタングステンシリサイド3Tとの2層膜で構成したことを特徴とする。他は前記第1の実施の形態と同様に形成される。
(Second Embodiment)
Next, a second embodiment of the present invention will be described.
In the first embodiment, as shown in FIG. 5, the second layer electrode is composed of a single layer of a polycrystalline silicon film. However, in this embodiment, both the first layer electrode and the second layer electrode are multi-layered. It is characterized by comprising a two-layer film of crystalline silicon films 3a and 3b and tungsten silicide 3T. Others are formed in the same manner as in the first embodiment.

製造に際しては、前記実施の形態1で図4(c)に示したのと同様に、エッチバックにより、第2層電極をおおむね平坦化した後、エッチング条件を変えて、電極間絶縁膜としてラジカル酸化膜4に対して選択性を持たせるようなエッチング条件を用いて、さらに、多結晶シリコン膜3b表面をオーバーエッチする(図6(a))。そして、第1層電極表面よりも低くなるようにして、この上層にタングステン膜を形成し(図6(b))、シリサイド化した後(図6(c))、シリサイド化されずに残っている第1層電極上のラジカル酸化膜4上のタングステン膜を除去する(図6(d))。   At the time of manufacture, as shown in FIG. 4C in the first embodiment, the second layer electrode is generally planarized by etch back, and then the etching conditions are changed to form radicals as interelectrode insulating films. The surface of the polycrystalline silicon film 3b is further over-etched using etching conditions that give selectivity to the oxide film 4 (FIG. 6A). Then, a tungsten film is formed on the upper layer so as to be lower than the surface of the first layer electrode (FIG. 6B), and after silicidation (FIG. 6C), it remains without being silicidized. The tungsten film on the radical oxide film 4 on the first layer electrode is removed (FIG. 6D).

このようにして図5に示したように第1層電極、第2層電極ともに多結晶シリコン膜3a、3bとタングステンシリサイド3Tとの2層膜で構成された単層電極構造の電荷転送電極が形成される。   Thus, as shown in FIG. 5, the charge transfer electrode having a single-layer electrode structure in which both the first layer electrode and the second layer electrode are constituted by the two-layer films of the polycrystalline silicon films 3a and 3b and the tungsten silicide 3T. It is formed.

また、金属膜としてはタングステンのほか、タンタル、チタン、モリブデン、コバルト、あるいはこれらのシリサイド、あるいはアルミニウムなどでもよい。   In addition to tungsten, the metal film may be tantalum, titanium, molybdenum, cobalt, a silicide thereof, or aluminum.

以上説明してきたように、本発明によれば、デザインルールを越えた狭ギャップ化が可能となり、微細化に際しても、高効率でかつ信頼性の高い電荷転送電極を持つ固体撮像素子を得ることができることから、携帯端末などの小型デバイスへの適用に有効である。   As described above, according to the present invention, it is possible to reduce the gap beyond the design rule, and it is possible to obtain a solid-state imaging device having a charge transfer electrode with high efficiency and high reliability even in miniaturization. Therefore, it is effective for application to small devices such as portable terminals.

本発明の第1の実施の形態の固体撮像素子を示す断面図である。It is sectional drawing which shows the solid-state image sensor of the 1st Embodiment of this invention. 本発明の第1の実施の形態の固体撮像素子を示す平面図である。It is a top view which shows the solid-state image sensor of the 1st Embodiment of this invention. 図3(a)乃至(c)は本発明の第1の実施の形態の固体撮像素子の製造工程を示す図である。3A to 3C are diagrams showing a manufacturing process of the solid-state imaging device according to the first embodiment of the present invention. 図4(a)乃至(c)は本発明の第1の実施の形態の固体撮像素子の製造工程を示す図である。4A to 4C are diagrams showing a manufacturing process of the solid-state imaging device according to the first embodiment of the present invention. 本発明の第2の実施の形態の固体撮像素子を示す平面図である。It is a top view which shows the solid-state image sensor of the 2nd Embodiment of this invention. 図6(a)乃至(d)は本発明の第2の実施の形態の固体撮像素子の製造工程を示す図である。FIGS. 6A to 6D are diagrams showing manufacturing steps of the solid-state imaging device according to the second embodiment of the present invention. 図7(a)乃至(d)は従来例の固体撮像素子の製造工程を示す図である。7A to 7D are diagrams showing a manufacturing process of a conventional solid-state imaging device. 図8(a)乃至(d)は従来例の固体撮像素子の製造工程を示す図である。8A to 8D are diagrams showing a manufacturing process of a conventional solid-state imaging device.

符号の説明Explanation of symbols

1 シリコン基板
2 ゲート酸化膜
4 電極間絶縁膜
3a 第1層多結晶シリコン膜
3b 第2層多結晶シリコン膜
3M タングステン膜
3T タングステンシリサイド膜
5 酸化シリコン膜
6 反射防止膜
8 遮光膜
30 フォトダイオード部
40 電荷転送部
50 カラーフィルタ
60 マイクロレンズ
70 中間層
DESCRIPTION OF SYMBOLS 1 Silicon substrate 2 Gate oxide film 4 Interelectrode insulating film 3a 1st layer polycrystalline silicon film 3b 2nd layer polycrystalline silicon film 3M Tungsten film 3T Tungsten silicide film 5 Silicon oxide film 6 Antireflection film 8 Light shielding film 30 Photodiode part 40 charge transfer unit 50 color filter 60 micro lens 70 intermediate layer

Claims (14)

光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子の製造方法において、
前記電荷転送電極の形成工程が、
半導体基板表面に、ゲート酸化膜を介して、少なくとも表面が高融点金属または高融点金属のシリサイドで構成された第1層導電性膜を形成し、これをフォトリソグラフィによりパターニングし、第1層電極を形成する工程と、
前記第1層電極の周りに電極間絶縁膜を形成する工程と、
前記第1層電極の形成された前記半導体基板表面に第2層導電性膜を形成する工程と、
前記高融点金属または高融点金属のシリサイドを除去抑制層として、表面の平坦化を行い、第2層電極を形成する工程とを備えた固体撮像素子の製造方法。
In a method for manufacturing a solid-state imaging device, comprising: a photoelectric conversion unit; and a charge transfer unit including a charge transfer electrode that transfers charges generated in the photoelectric conversion unit.
The step of forming the charge transfer electrode comprises:
A first layer conductive film having at least a surface composed of a refractory metal or a refractory metal silicide is formed on the surface of the semiconductor substrate via a gate oxide film, and this is patterned by photolithography to form a first layer electrode Forming a step;
Forming an interelectrode insulating film around the first layer electrode;
Forming a second layer conductive film on the surface of the semiconductor substrate on which the first layer electrode is formed;
And a step of flattening the surface using the refractory metal or the refractory metal silicide as a removal suppressing layer to form a second layer electrode.
請求項1に記載の固体撮像素子の製造方法であって、
前記電極間絶縁膜を形成する工程は、前記第1層電極を覆うように、低温プラズマによるラジカル酸化膜を形成する工程を含む固体撮像素子の製造方法。
It is a manufacturing method of the solid-state image sensing device according to claim 1,
The step of forming the interelectrode insulating film includes a step of forming a radical oxide film by low-temperature plasma so as to cover the first layer electrode.
請求項1に記載の固体撮像素子の製造方法であって、
前記第2層電極を形成する工程は、前記第1層電極表面を除去抑制層としてCMPにより平坦化する工程を含む固体撮像素子の製造方法。
It is a manufacturing method of the solid-state image sensing device according to claim 1,
The step of forming the second layer electrode includes a step of planarizing by CMP using the surface of the first layer electrode as a removal suppressing layer.
請求項1に記載の固体撮像素子の製造方法であって、
前記第2層電極を形成する工程は、前記第1層電極表面を除去抑制層としてレジストエッチバックを行うことにおより平坦化する工程を含む固体撮像素子の製造方法。
It is a manufacturing method of the solid-state image sensing device according to claim 1,
The step of forming the second layer electrode includes a step of flattening by performing resist etchback using the surface of the first layer electrode as a removal suppressing layer.
請求項1乃至4のいずれかに記載の固体撮像素子の製造方法であって、
第1層電極を形成する工程は、シリコン系導電性膜を形成する工程と、この上層に前記高融点金属膜を形成する工程とを含む固体撮像素子の製造方法。
It is a manufacturing method of the solid-state image sensing device according to any one of claims 1 to 4,
The step of forming the first layer electrode includes a step of forming a silicon-based conductive film and a step of forming the refractory metal film as an upper layer thereof.
請求項1乃至5のいずれかに記載の固体撮像素子の製造方法であって、
第1層電極を形成する工程は、タングステン膜からなる高融点金属膜を形成する工程を含む固体撮像素子の製造方法。
A method for manufacturing a solid-state imaging device according to any one of claims 1 to 5,
The step of forming the first layer electrode is a method for manufacturing a solid-state imaging device, including a step of forming a refractory metal film made of a tungsten film.
請求項1乃至5のいずれかに記載の固体撮像素子の製造方法であって、
第1層電極を形成する工程は、モリブデン膜からなる高融点金属膜を形成する工程を含む固体撮像素子の製造方法。
A method for manufacturing a solid-state imaging device according to any one of claims 1 to 5,
The step of forming the first layer electrode includes a step of forming a refractory metal film made of a molybdenum film.
請求項1乃至7のいずれかに記載の固体撮像素子の製造方法であって、
前記第2層電極を形成する工程は、シリコン系導電性膜を形成する工程である固体撮像素子の製造方法。
A method for manufacturing a solid-state imaging device according to any one of claims 1 to 7,
The step of forming the second layer electrode is a method of manufacturing a solid-state imaging device, which is a step of forming a silicon-based conductive film.
光電変換部と、前記光電変換部で生起せしめられた電荷を転送する電荷転送電極を備えた電荷転送部とを具備した固体撮像素子において、
前記電荷転送電極が、
少なくとも表面が高融点金属または高融点金属のシリサイドで構成された第1層電極と、
前記第1層電極の周りを覆うように形成された低温プラズマによるラジカル酸化膜を介して形成された第2層電極とを備えた固体撮像素子。
In a solid-state imaging device including a photoelectric conversion unit, and a charge transfer unit including a charge transfer electrode that transfers charges generated in the photoelectric conversion unit,
The charge transfer electrode is
A first layer electrode having at least a surface made of a refractory metal or a refractory metal silicide;
A solid-state imaging device comprising: a second layer electrode formed through a radical oxide film formed of low-temperature plasma formed so as to cover the periphery of the first layer electrode.
請求項9に記載の固体撮像素子であって、
前記第2層電極はシリコン系導電性膜で構成される固体撮像素子。
The solid-state imaging device according to claim 9,
The second layer electrode is a solid-state imaging device formed of a silicon-based conductive film.
請求項9または10に記載の固体撮像素子であって、
前記第1層電極は、シリコン系導電性膜と、この上層に形成される高融点金属または高融点金属のシリサイド膜とで構成される固体撮像素子。
The solid-state imaging device according to claim 9 or 10,
The first layer electrode is a solid-state imaging device including a silicon-based conductive film and a refractory metal or a refractory metal silicide film formed thereon.
請求項9乃至11のいずれかに記載の固体撮像素子であって、
前記高融点金属はタングステンである、固体撮像素子。
The solid-state imaging device according to any one of claims 9 to 11,
The solid-state imaging device, wherein the refractory metal is tungsten.
請求項9乃至11のいずれかに記載の固体撮像素子であって、
前記高融点金属はモリブデンである、固体撮像素子。
The solid-state imaging device according to any one of claims 9 to 11,
The solid-state imaging device, wherein the refractory metal is molybdenum.
請求項9乃至11のいずれかに記載の固体撮像素子であって、
前記高融点金属はニッケルまたはコバルトである、固体撮像素子。
The solid-state imaging device according to any one of claims 9 to 11,
The solid-state imaging device, wherein the refractory metal is nickel or cobalt.
JP2006017764A 2006-01-26 2006-01-26 Solid state imaging element and its manufacturing method Pending JP2007201161A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006017764A JP2007201161A (en) 2006-01-26 2006-01-26 Solid state imaging element and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006017764A JP2007201161A (en) 2006-01-26 2006-01-26 Solid state imaging element and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007201161A true JP2007201161A (en) 2007-08-09

Family

ID=38455442

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006017764A Pending JP2007201161A (en) 2006-01-26 2006-01-26 Solid state imaging element and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007201161A (en)

Similar Documents

Publication Publication Date Title
JP2006210685A (en) Manufacturing method for solid-state image sensing device
JP2007048893A (en) Solid-state image pickup element and manufacturing method thereof
JP4711645B2 (en) Solid-state imaging device and manufacturing method thereof
JP2007088057A (en) Solid-state imaging element and manufacturing method thereof
JP2006049834A (en) Solid-state image pickup device and manufacturing method of the same
KR100804100B1 (en) Method of manufacturing a solid image pick-up device and a solid image pick-up device
JP4194295B2 (en) Manufacturing method of solid-state imaging device
JP2007048894A (en) Solid-state image pickup element and manufacturing method thereof
JP2006351759A (en) Solid-state imaging device and manufacturing method thereof
JP4159306B2 (en) Solid-state imaging device and manufacturing method thereof
JP2007201161A (en) Solid state imaging element and its manufacturing method
JP2006222366A (en) Solid state imaging device and manufacturing method thereof
JP2006351787A (en) Solid-state imaging device and manufacturing method thereof
JP2008288504A (en) Semiconductor device and manufacturing method thereof
JP2007012677A (en) Solid state image sensor and its fabrication process
JP2006041484A (en) Solid-state image pickup device and manufacturing method of the same
JP2004342912A (en) Solid state imaging element and its manufacturing method
JP2004119795A (en) Solid-state imaging device and its manufacturing method
JP2006319133A (en) Color filter, manufacturing method thereof, solid-state imaging element, and manufacturing method thereof
JP2011171575A (en) Solid-state image pickup element and method of manufacturing the same
JP4500667B2 (en) Solid-state imaging device and manufacturing method thereof
JP2006216655A (en) Charge transfer element and its manufacturing method
JP2006351788A (en) Solid-state image pickup element and manufacturing method thereof
JP2006278690A (en) Solid-state image pickup element and manufacturing method thereof
JP4715110B2 (en) Manufacturing method of solid-state imaging device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071109

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20071126