JP2007201141A - Nitride semiconductor element and manufacturing method therefor - Google Patents

Nitride semiconductor element and manufacturing method therefor Download PDF

Info

Publication number
JP2007201141A
JP2007201141A JP2006017487A JP2006017487A JP2007201141A JP 2007201141 A JP2007201141 A JP 2007201141A JP 2006017487 A JP2006017487 A JP 2006017487A JP 2006017487 A JP2006017487 A JP 2006017487A JP 2007201141 A JP2007201141 A JP 2007201141A
Authority
JP
Japan
Prior art keywords
layer
type
nitride semiconductor
ingan
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006017487A
Other languages
Japanese (ja)
Inventor
Shinichi Tamai
慎一 玉井
Takeshi Nakahara
健 中原
Norikazu Ito
範和 伊藤
Atsushi Yamaguchi
敦司 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2006017487A priority Critical patent/JP2007201141A/en
Publication of JP2007201141A publication Critical patent/JP2007201141A/en
Withdrawn legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a nitride semiconductor element capable of inhibiting deterioration of InGaN layer, while improving hole concentration of a p-type semiconductor layer to improve light emission in the InGaN layer. <P>SOLUTION: The nitride semiconductor element 1 consists of an n-type semiconductor layer 3, an active layer 4, and a p-type semiconductor layer 5 and these layers are laminated on a substrate 2. The active layer 4 consists of n-type InGaN layers 13, serving as a well layer and n-type GaN layers 14 serving as a barrier layer. These two are laminated periodically. The p-type semiconductor layer 5 is formed only of a p-type InGaN layer 15 with high hole concentration, even if grown under a low growth temperature. The manufacturing method of the nitride semiconductor element 1 includes the steps of forming the active layer 4, and growing the p-type InGaN layer 15, constituting the p-type semiconductor layer 5 under a low growth temperature (approx. 850°C, for example). <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、InGaN層を有する活性層を備えた窒化物半導体素子及び窒化物半導体素子の製造方法に関する。   The present invention relates to a nitride semiconductor device including an active layer having an InGaN layer and a method for manufacturing the nitride semiconductor device.

従来、InGaN層を有する活性層を備えた発光ダイオード等の窒化物半導体素子及び窒化物半導体素子の製造方法が知られている。   Conventionally, a nitride semiconductor device such as a light emitting diode including an active layer having an InGaN layer and a method for manufacturing the nitride semiconductor device are known.

例えば、特許文献1には、基板上にバッファ層、n型GaN層、活性層、p型クラッド層、p型InGaN層が順番に積層された窒化物半導体素子が開示されている。活性層は、InGaN層からなる井戸層とGaN層からなるバリア層が周期的に積層された多重量子井戸構造に構成されている。また、p型クラッド層は、p型GaN層及びp型AlGaN層からなる。   For example, Patent Document 1 discloses a nitride semiconductor device in which a buffer layer, an n-type GaN layer, an active layer, a p-type cladding layer, and a p-type InGaN layer are sequentially stacked on a substrate. The active layer has a multiple quantum well structure in which a well layer made of an InGaN layer and a barrier layer made of a GaN layer are periodically stacked. The p-type cladding layer is composed of a p-type GaN layer and a p-type AlGaN layer.

上記窒化物半導体素子の製造方法は、基板上にバッファ層及びn型GaN層を成長させた後、成長温度700℃で井戸層とバリア層とを含む活性層を成長させる。次に、成長温度を1025℃まで上昇させてp型GaN層を成長させ、その後、更に、成長温度を1050℃まで上昇させて、p型AlGaN層を成長させる。次に、成長温度を700℃まで下降させて、p型InGaN層を成長させて、窒化物半導体素子を作製している。
特開2004−14587号公報
In the nitride semiconductor device manufacturing method, after growing a buffer layer and an n-type GaN layer on a substrate, an active layer including a well layer and a barrier layer is grown at a growth temperature of 700 ° C. Next, the growth temperature is raised to 1025 ° C. to grow a p-type GaN layer, and then the growth temperature is further raised to 1050 ° C. to grow a p-type AlGaN layer. Next, the growth temperature is lowered to 700 ° C., and a p-type InGaN layer is grown to manufacture a nitride semiconductor device.
JP 2004-14587 A

しかしながら、上記特許文献1の窒化物半導体素子では、InGaN層を含む活性層を成長させた後、成長温度を1000℃以上にした状態で、p型クラッド層を成長させている。このため、Inの固溶度が小さい活性層のInGaN層では、高い成長温度の熱によりInが相分離されて劣化する。特に、活性層のInGaN層をInGa1−xN層とした場合、x≧0.15となる青色や緑色の光を発光させるための窒化物半導体素子のように、Inの組成比が高い窒化物半導体素子において、Inの相分離が顕著に表れる。この結果、活性層のInGaN層内の多くの領域で発光ができず、輝度の低下といった課題があった。 However, in the nitride semiconductor device of Patent Document 1, after growing an active layer including an InGaN layer, a p-type cladding layer is grown in a state where the growth temperature is 1000 ° C. or higher. For this reason, in the InGaN layer of the active layer having a low In solubility, In is phase-separated and deteriorates due to heat at a high growth temperature. In particular, when the InGaN layer of the active layer is an In x Ga 1-x N layer, the composition ratio of In is such as a nitride semiconductor element for emitting blue or green light where x ≧ 0.15. In a high nitride semiconductor device, In phase separation appears remarkably. As a result, there is a problem in that light cannot be emitted in many regions in the InGaN layer of the active layer, resulting in a decrease in luminance.

また、活性層のInGaN層の劣化を防ぐために、p型クラッド層の成長温度を、例えば、1000℃以下に下げた場合、p型GaN層の残留電子濃度が高くなり、p型GaN層のホール濃度が低くなるといった課題があった。   In addition, when the growth temperature of the p-type cladding layer is lowered to, for example, 1000 ° C. or lower in order to prevent the deterioration of the InGaN layer of the active layer, the residual electron concentration of the p-type GaN layer is increased, and the holes of the p-type GaN layer are increased. There was a problem that the concentration was lowered.

本発明は、上述した課題を解決するために創案されたものであり、p型半導体層のホール濃度を高めつつ、InGaN層の劣化を抑制してInGaN層での発光を高めることが可能な窒化物半導体素子を提供することを目的としている。   The present invention has been devised to solve the above-described problems, and can improve the light emission in the InGaN layer by suppressing the deterioration of the InGaN layer while increasing the hole concentration of the p-type semiconductor layer. An object of the present invention is to provide a semiconductor device.

上記目的を達成するために、請求項1記載の発明は、InGaN層を有する活性層を備えた窒化物半導体素子において、前記活性層の成長方向側の面には、p型InGaN層のみからなるp型半導体層が形成されていることを特徴とする窒化物半導体素子である。   In order to achieve the above object, according to the first aspect of the present invention, in the nitride semiconductor device having an active layer having an InGaN layer, the active layer is formed only of a p-type InGaN layer on the surface in the growth direction side. The nitride semiconductor device is characterized in that a p-type semiconductor layer is formed.

また、請求項2記載の発明は、前記活性層のInGaN層は、InGa1−xN(x≧0.15)であることを特徴とする請求項1に記載の窒化物半導体素子である。 The invention according to claim 2 is the nitride semiconductor device according to claim 1, wherein the InGaN layer of the active layer is In x Ga 1-x N (x ≧ 0.15). is there.

また、請求項3記載の発明は、基板上にn型半導体層を成長させる第1工程と、前記n型半導体層上にInGaN層を含む活性層を成長させる第2工程と、前記活性層上にp型InGaN層のみからなるp型半導体層を成長させる第3工程とを備え、前記第3工程における成長温度は、900℃以下であることを特徴とする窒化物半導体素子の製造方法である。   According to a third aspect of the present invention, there is provided a first step of growing an n-type semiconductor layer on a substrate, a second step of growing an active layer including an InGaN layer on the n-type semiconductor layer, and the active layer. And a third step of growing a p-type semiconductor layer comprising only a p-type InGaN layer, and the growth temperature in the third step is 900 ° C. or lower. .

また、請求項4記載の発明は、基板上にn型半導体層を成長させる第1工程と、前記n型半導体層上にInGaN層を含む活性層を成長させる第2工程と、前記活性層上にp型InGaN層のみからなるp型半導体層を成長させる第3工程とを備え、前記第3工程における成長温度は、前記第2工程の活性層を成長させる成長温度よりも150℃以下であることを特徴とする窒化物半導体素子の製造方法である。   According to a fourth aspect of the present invention, a first step of growing an n-type semiconductor layer on a substrate, a second step of growing an active layer including an InGaN layer on the n-type semiconductor layer, and the active layer And a third step of growing a p-type semiconductor layer made of only a p-type InGaN layer, and the growth temperature in the third step is 150 ° C. or lower than the growth temperature of growing the active layer in the second step. This is a method for manufacturing a nitride semiconductor device.

本発明によれば、InGaN層を含む活性層の成長方向側の面、即ち、活性層の後に成長が行われる面には、低い成長温度で成長させても、高いホール濃度を実現可能なp型InGaN層のみからなるp型半導体層を形成しているので、p型半導体層のホール濃度を高めつつ、p型半導体層を成長させる際の高い成長温度に起因する活性層内のInGaN層の相分離を抑制することができる。これによって、活性層内のInGaN層の劣化を防ぐことができ、InGaN層の多くの領域で発光させることができるので、輝度を向上させることができる。   According to the present invention, the surface of the active layer including the InGaN layer on the growth direction side, that is, the surface on which growth is performed after the active layer, can achieve a high hole concentration even when grown at a low growth temperature. Since the p-type semiconductor layer composed only of the p-type InGaN layer is formed, the hole concentration of the p-type semiconductor layer is increased and the InGaN layer in the active layer is caused by the high growth temperature when growing the p-type semiconductor layer. Phase separation can be suppressed. As a result, deterioration of the InGaN layer in the active layer can be prevented and light can be emitted from many regions of the InGaN layer, so that the luminance can be improved.

以下、図面を参照して本発明の一実施形態を説明する。図1は、本発明による窒化物半導体素子の断面構造を示す。   Hereinafter, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows a cross-sectional structure of a nitride semiconductor device according to the present invention.

窒化物半導体素子1は、基板2上にn型半導体層3と、活性層4と、p型半導体層5とが積層されている。尚、詳しくは後述するが、基板2上にn型半導体層3、活性層4、p型半導体層5が順に成長されるものとする。また、n型半導体層3及びp型半導体層5には、外部と接続されるn側電極及びp側電極がそれぞれ形成されるが、図示を省略する。   In the nitride semiconductor device 1, an n-type semiconductor layer 3, an active layer 4, and a p-type semiconductor layer 5 are stacked on a substrate 2. As will be described in detail later, it is assumed that an n-type semiconductor layer 3, an active layer 4, and a p-type semiconductor layer 5 are grown on the substrate 2 in this order. In addition, an n-side electrode and a p-side electrode connected to the outside are formed on the n-type semiconductor layer 3 and the p-type semiconductor layer 5, respectively, but illustration thereof is omitted.

基板2は、サファイア基板、GaN基板、若しくは、SiC基板等からなる。   The substrate 2 is made of a sapphire substrate, a GaN substrate, a SiC substrate, or the like.

n型半導体層3は、n型AlGaN層11と、n型GaN層12が積層されている。n型AlGaN層11は、n型の不純物であるSiがドーピングされると共に、Alの組成比が約10%以下になるように構成されている。尚、n型AlGaN層11は、クラックを防止するために、厚みは約1.2μm以下が好ましい。n型GaN層12は、n型の不純物であるSiがドーピングされている。尚、n型GaN層12の代わりにInの組成比が約3%以下のn型InGaN層を適用してもよい。   In the n-type semiconductor layer 3, an n-type AlGaN layer 11 and an n-type GaN layer 12 are stacked. The n-type AlGaN layer 11 is doped with Si, which is an n-type impurity, and has an Al composition ratio of about 10% or less. The n-type AlGaN layer 11 preferably has a thickness of about 1.2 μm or less in order to prevent cracks. The n-type GaN layer 12 is doped with Si, which is an n-type impurity. Instead of the n-type GaN layer 12, an n-type InGaN layer having an In composition ratio of about 3% or less may be applied.

活性層4は、井戸層であるn型InGaN層13と、バリア層であるn型GaN層14が周期的に複数層(例えば、3層)積層された多重井戸構造である。   The active layer 4 has a multi-well structure in which an n-type InGaN layer 13 that is a well layer and an n-type GaN layer 14 that is a barrier layer are periodically stacked in a plurality of layers (for example, three layers).

井戸層であるn型InGaN層13は、n型半導体層3よりもバンドギャップが小さい。このn型InGaN層13は、厚みが約30Åであり、n型の不純物であるSiがドーピングされている。   The n-type InGaN layer 13, which is a well layer, has a smaller band gap than the n-type semiconductor layer 3. The n-type InGaN layer 13 has a thickness of about 30 mm and is doped with Si, which is an n-type impurity.

ここで、活性層4のn型InGaN層13におけるInの組成比は、特に限定されるものではないが、活性層4のn型InGaN層13をInGa1−xNとした場合、青色を発光させる場合には、x≒0.15程度が好ましく、緑色を発光させる場合には、x≒0.20程度が好ましい。 Here, the composition ratio of In in the n-type InGaN layer 13 of the active layer 4 is not particularly limited, but when the n-type InGaN layer 13 of the active layer 4 is In x Ga 1-x N, blue X is preferably about 0.15, and when green is emitted, x is preferably about 0.20.

n型GaN層14は、井戸層を構成するn型InGaN層13よりもバンドギャップが大きく、井戸層にキャリアを閉じ込めるためのものである。また、n型GaN層14には、n型の不純物であるSiがドーピングされている。   The n-type GaN layer 14 has a larger band gap than the n-type InGaN layer 13 constituting the well layer, and is for confining carriers in the well layer. The n-type GaN layer 14 is doped with Si, which is an n-type impurity.

p型半導体層5は、活性層4の成長方向側の面に形成されている。p型半導体層5は、p型の不純物であるMgがドーピングされたp型InGaN層15のみからなる。p型InGaN層15は、Inの組成比が約3%以下となるように構成されている。尚、p型InGaN層15は、孔(ピット)形成されることを防ぐために、厚みは約0.5μm以下が好ましい。   The p-type semiconductor layer 5 is formed on the surface of the active layer 4 on the growth direction side. The p-type semiconductor layer 5 is composed only of the p-type InGaN layer 15 doped with Mg, which is a p-type impurity. The p-type InGaN layer 15 is configured so that the In composition ratio is about 3% or less. The p-type InGaN layer 15 preferably has a thickness of about 0.5 μm or less in order to prevent the formation of holes (pits).

窒化物半導体素子1では、n側電極及びp側電極を介してn型半導体層3とp型半導体層5との間に電圧が印加されると、n型半導体層3から活性層4には電子が注入されると共に、p型半導体層5から活性層4にはホールが注入される。そして、活性層4に注入された電子とホールは、井戸層であるn型InGaN層13で結合して光を発光する。   In the nitride semiconductor device 1, when a voltage is applied between the n-type semiconductor layer 3 and the p-type semiconductor layer 5 via the n-side electrode and the p-side electrode, the n-type semiconductor layer 3 to the active layer 4 While electrons are injected, holes are injected from the p-type semiconductor layer 5 into the active layer 4. The electrons and holes injected into the active layer 4 are combined in the n-type InGaN layer 13 that is a well layer to emit light.

次に、図2を参照して、MOCVD法による、上記窒化物半導体素子の製造方法について説明する。図2は、本発明による窒化物半導体素子の各層を成長させる際の成長温度と時間との関係を示した図である。   Next, with reference to FIG. 2, a method for manufacturing the nitride semiconductor device by MOCVD will be described. FIG. 2 is a graph showing the relationship between the growth temperature and time when growing each layer of the nitride semiconductor device according to the present invention.

まず、基板2を成長室に導入した後、成長室の温度を約1050℃に設定して、微量のNを含むH雰囲気中で基板2をクリーニングする。 First, after introducing the substrate 2 into the growth chamber, the temperature of the growth chamber is set to about 1050 ° C., and the substrate 2 is cleaned in an H 2 atmosphere containing a small amount of N 2 .

次に、基板2上にn型半導体層3を成長させる(第1工程)。具体的には、まず、成長温度(基板2の温度、以下同様)を約1050℃に維持した状態で、成長室にNH、H、N、TMG、TMAl、SiHを供給して、n型AlGaN層11を成長させる。次に、成長温度を約1000℃まで下げた後、NH、H、N、TMG、SiHを供給して、n型GaN層12を成長させる。 Next, the n-type semiconductor layer 3 is grown on the substrate 2 (first step). Specifically, first, NH 3 , H 2 , N 2 , TMG, TMAl, and SiH 4 were supplied to the growth chamber while maintaining the growth temperature (the temperature of the substrate 2, the same applies hereinafter) at about 1050 ° C. The n-type AlGaN layer 11 is grown. Next, after the growth temperature is lowered to about 1000 ° C., NH 3 , H 2 , N 2 , TMG, and SiH 4 are supplied to grow the n-type GaN layer 12.

次に、n型半導体層3上に活性層4を成長させる(第2工程)。具体的には、成長温度を約750℃まで下げた後、NH、H、N、TEG、TMIn、SiHを供給して井戸層であるn型InGaN層13を成長させる。次に、成長温度を約750℃に維持した状態で、NH、H、N、TMG、SiHを供給して、バリア層であるn型GaN層14を成長させる。この後、成長温度を約750℃に保ったまま、n型InGaN層13とn型GaN層14とを交互に周期的に所望の回数ずつ成長させる。 Next, the active layer 4 is grown on the n-type semiconductor layer 3 (second step). Specifically, after the growth temperature is lowered to about 750 ° C., NH 3 , H 2 , N 2 , TEG, TMIn, and SiH 4 are supplied to grow the n-type InGaN layer 13 that is a well layer. Next, with the growth temperature maintained at about 750 ° C., NH 3 , H 2 , N 2 , TMG, and SiH 4 are supplied to grow the n-type GaN layer 14 that is a barrier layer. Thereafter, while maintaining the growth temperature at about 750 ° C., the n-type InGaN layer 13 and the n-type GaN layer 14 are alternately and periodically grown by a desired number of times.

次に、活性層4上にp型半導体層5を成長させる(第3工程)。具体的には、成長温度を約850℃まで上げた後、NH、H、N、TMG、TMIn、CpMgを供給して、p型InGaN層15を成長させる。 Next, the p-type semiconductor layer 5 is grown on the active layer 4 (third step). Specifically, after raising the growth temperature to about 850 ° C., NH 3 , H 2 , N 2 , TMG, TMIn, and Cp 2 Mg are supplied to grow the p-type InGaN layer 15.

最後に、p型InGaN層15を成長させた後、成長温度を徐々に下げることにより、窒化物半導体素子1が完成する。   Finally, after the p-type InGaN layer 15 is grown, the growth temperature is gradually lowered to complete the nitride semiconductor device 1.

上述したように、n型InGaN層13を含む活性層4の上面(成長方向側の面)には、低い成長温度で成長させることが可能なp型InGaN層15のみからなるp型半導体層5を形成している。このため、p型GaN層等でp型半導体層を構成した場合において、p型GaN層を成長させる際の高い成長温度(約950℃以上)に起因する活性層4内のn型InGaN層13の相分離を抑制することができる。これにより、活性層4内のn型InGaN層13の劣化を防ぐことができる。従って、活性層4のn型InGaN層13の多くの領域で発光させることができるので、窒化物半導体素子1の輝度を向上させることができる。   As described above, the p-type semiconductor layer 5 including only the p-type InGaN layer 15 that can be grown at a low growth temperature on the upper surface (surface on the growth direction side) of the active layer 4 including the n-type InGaN layer 13. Is forming. For this reason, when the p-type semiconductor layer is composed of a p-type GaN layer or the like, the n-type InGaN layer 13 in the active layer 4 caused by a high growth temperature (about 950 ° C. or higher) when the p-type GaN layer is grown. Phase separation can be suppressed. Thereby, degradation of the n-type InGaN layer 13 in the active layer 4 can be prevented. Therefore, since light can be emitted from many regions of the n-type InGaN layer 13 of the active layer 4, the brightness of the nitride semiconductor device 1 can be improved.

また、低温で成長させてもホール濃度を高くすることが可能なp型InGaN層15によりp型半導体層5を構成することにより、上述したような低い成長温度(約850℃)でp型InGaN層15を成長させても、p型半導体層5を高いホール濃度を維持することができる。   Further, by forming the p-type semiconductor layer 5 with the p-type InGaN layer 15 that can increase the hole concentration even when grown at a low temperature, the p-type InGaN is formed at a low growth temperature (about 850 ° C.) as described above. Even when the layer 15 is grown, the p-type semiconductor layer 5 can maintain a high hole concentration.

次に、上述の効果を証明するために行った実験について説明する。   Next, an experiment conducted to prove the above effect will be described.

まず、本発明による窒化物半導体素子1と比較するために作製した比較用の窒化物半導体素子51について、図3及び図4を参照して説明する。   First, a comparative nitride semiconductor element 51 manufactured for comparison with the nitride semiconductor element 1 according to the present invention will be described with reference to FIGS. 3 and 4.

図3は、比較用の窒化物半導体素子の断面構造を示した図である。図4は、比較用の窒化物半導体素子の各層を成長させる際の成長温度と時間との関係を示した図である。   FIG. 3 is a diagram showing a cross-sectional structure of a comparative nitride semiconductor device. FIG. 4 is a diagram showing the relationship between the growth temperature and time when growing each layer of the comparative nitride semiconductor device.

図3に示すように、比較用の窒化物半導体素子51は、基板52上に、n型AlGaN層61とn型GaN層62を含むn型半導体層53と、井戸層であるn型InGaN層63とバリア層であるn型GaN層64を含む活性層54と、p型半導体層55とが積層されている。p型半導体層55は、p型の不純物であるMgがドーピングされたp型GaN層65によって構成されている。尚、基板52、n型半導体層53、活性層54は、本発明による窒化物半導体素子1の基板2、n型半導体層3、活性層4と同じ構成である。   As shown in FIG. 3, a comparative nitride semiconductor device 51 includes a substrate 52, an n-type semiconductor layer 53 including an n-type AlGaN layer 61 and an n-type GaN layer 62, and an n-type InGaN layer that is a well layer. 63, an active layer 54 including an n-type GaN layer 64 serving as a barrier layer, and a p-type semiconductor layer 55 are stacked. The p-type semiconductor layer 55 is constituted by a p-type GaN layer 65 doped with Mg, which is a p-type impurity. The substrate 52, the n-type semiconductor layer 53, and the active layer 54 have the same configuration as the substrate 2, the n-type semiconductor layer 3, and the active layer 4 of the nitride semiconductor device 1 according to the present invention.

図4に示すように、比較用の窒化物半導体素子51の製造方法では、活性層54までは、上述した本発明による窒化物半導体素子1と同様に作製した。そして、活性層54を形成した後、成長温度を約950℃まで上げた状態で、NH、H、N、TEG、CpMgを供給して、p型GaN層65を成長させて、比較用の窒化物半導体素子51を作製した。 As shown in FIG. 4, in the manufacturing method of the comparative nitride semiconductor device 51, the layers up to the active layer 54 were manufactured in the same manner as the nitride semiconductor device 1 according to the present invention described above. Then, after forming the active layer 54, NH 3 , H 2 , N 2 , TEG, and Cp 2 Mg are supplied in a state where the growth temperature is raised to about 950 ° C. to grow the p-type GaN layer 65. A comparative nitride semiconductor device 51 was produced.

次に、図5を参照して、上述した本発明による窒化物半導体素子1のp型半導体層5のp型InGaN層15のホール濃度と、比較用の窒化物半導体素子51のp型半導体層55のp型GaN層65のホール濃度を比較した結果について説明する。   Next, referring to FIG. 5, the hole concentration of the p-type InGaN layer 15 of the p-type semiconductor layer 5 of the nitride semiconductor device 1 according to the present invention described above and the p-type semiconductor layer of the comparative nitride semiconductor device 51 are described. The result of comparing the hole concentrations of 55 p-type GaN layers 65 will be described.

図5は、本発明の窒化物半導体素子のp型InGaN層のホール濃度と、比較用の窒化物半導体素子のp型GaN層のホール濃度を示すグラフである。図5において、四角でプロットしたものが、本発明の窒化物半導体素子1のp型InGaN層15のホール濃度を示し、菱形でプロットしたものが、比較用の窒化物半導体素子51のp型GaN層65のホール濃度を示す。尚、本発明の窒化物半導体素子1のp型InGaN層15は、Inの組成比が3.5%であり、厚みが約0.17μmである。また、比較用の窒化物半導体素子51のp型InGaN層65の厚みは約0.39μmである。   FIG. 5 is a graph showing the hole concentration of the p-type InGaN layer of the nitride semiconductor device of the present invention and the hole concentration of the p-type GaN layer of the comparative nitride semiconductor device. In FIG. 5, what is plotted with squares indicates the hole concentration of the p-type InGaN layer 15 of the nitride semiconductor element 1 of the present invention, and what is plotted with rhombuses is the p-type GaN of the comparative nitride semiconductor element 51. The hole concentration of the layer 65 is shown. The p-type InGaN layer 15 of the nitride semiconductor device 1 of the present invention has an In composition ratio of 3.5% and a thickness of about 0.17 μm. The p-type InGaN layer 65 of the comparative nitride semiconductor element 51 has a thickness of about 0.39 μm.

図5に示すように、比較用の窒化物半導体素子51のp型GaN層65におけるホール濃度は、約7.05×1017/cm以下であったのに対し、本発明による窒化物半導体素子1のp型InGaN層15におけるホール濃度は、約11.1×1017/cm以上の高い値を示した。このように、本発明による窒化物半導体素子1のp型InGaN層15は、低い成長温度(約850℃)でp型InGaN層15を成長させたにも関わらず、高い成長温度(約950℃)で成長させた比較用の窒化物半導体素子51のp型InGaN層65よりも、ホール濃度を高くすることができた。 As shown in FIG. 5, the hole concentration in the p-type GaN layer 65 of the comparative nitride semiconductor element 51 was about 7.05 × 10 17 / cm 3 or less, whereas the nitride semiconductor according to the present invention was used. The hole concentration in the p-type InGaN layer 15 of the element 1 showed a high value of about 11.1 × 10 17 / cm 3 or more. As described above, the p-type InGaN layer 15 of the nitride semiconductor device 1 according to the present invention has a high growth temperature (about 950 ° C.) although the p-type InGaN layer 15 is grown at a low growth temperature (about 850 ° C.). The hole concentration can be made higher than that of the p-type InGaN layer 65 of the comparative nitride semiconductor element 51 grown in step 1).

次に、上述した本発明による窒化物半導体素子1と比較用の窒化物半導体素子51に電圧を印加した状態での発光の状態を比較した実験結果について説明する。   Next, a description will be given of the results of an experiment comparing the state of light emission when a voltage is applied to the above-described nitride semiconductor device 1 according to the present invention and the comparative nitride semiconductor device 51.

図6は、電圧が印加された本発明による窒化物半導体素子を蛍光顕微鏡で観察した像である。図7は、電圧が印加された比較用の窒化物半導体素子を蛍光顕微鏡で観察した像である。   FIG. 6 is an image obtained by observing the nitride semiconductor device according to the present invention, to which a voltage has been applied, with a fluorescence microscope. FIG. 7 is an image obtained by observing a comparative nitride semiconductor element to which a voltage is applied, with a fluorescence microscope.

図6に示すように、本発明による窒化物半導体素子1を観察した像は、全ての領域で発光していることがわかる。尚、実際に観察されたカラーの像では、黄色又は緑色の光の発光が観察された。   As shown in FIG. 6, it can be seen that an image obtained by observing the nitride semiconductor device 1 according to the present invention emits light in all regions. In the actually observed color image, yellow or green light emission was observed.

一方、図7に示すように、比較用の窒化物半導体素子51を観察した像は、ほとんどの領域で発光が観察されず、発光が観察された領域でも弱い光が観察されるのみである。尚、実際に観察されたカラーの像は、発光している領域でも暗い黄色や暗い緑色の発光のみが観察された。   On the other hand, as shown in FIG. 7, in the image obtained by observing the comparative nitride semiconductor element 51, light emission is not observed in most regions, and only weak light is observed in regions where light emission is observed. In the actually observed color image, only dark yellow or dark green light emission was observed even in the light emitting region.

これらの結果より、本発明による窒化物半導体素子1では、活性層4を形成した後、p型半導体層5を構成するp型InGaN層15を低い成長温度(約850℃)で成長させることにより、活性層4のn型InGaN層13の相分離を抑制することができたので、活性層4の多くの領域で発光させることができたと考えられる。   From these results, in the nitride semiconductor device 1 according to the present invention, after the active layer 4 is formed, the p-type InGaN layer 15 constituting the p-type semiconductor layer 5 is grown at a low growth temperature (about 850 ° C.). Since the phase separation of the n-type InGaN layer 13 of the active layer 4 could be suppressed, it is considered that light could be emitted in many regions of the active layer 4.

一方、比較用の窒化物半導体素子51では、活性層54を形成した後、p型半導体層55を構成するp型GaN層65を高い成長温度(約950℃)で成長させたので、活性層54のn型InGaN層65の相分離が多くの領域で生じた。このため、活性層54のほとんどの領域で発光させることができなかったと考えられる。   On the other hand, in the comparative nitride semiconductor device 51, after forming the active layer 54, the p-type GaN layer 65 constituting the p-type semiconductor layer 55 is grown at a high growth temperature (about 950 ° C.). The phase separation of the 54 n-type InGaN layers 65 occurred in many regions. For this reason, it is considered that light could not be emitted in most regions of the active layer 54.

以上、上記実施形態を用いて本発明を詳細に説明したが、当業者にとっては、本発明が本明細書中に説明した実施形態に限定されるものではないということは明らかである。本発明は、特許請求の範囲の記載により定まる本発明の趣旨及び範囲を逸脱することなく修正及び変更形態として実施することができる。従って、本明細書の記載は、例示説明を目的とするものであり、本発明に対して何ら制限的な意味を有するものではない。以下、上記実施形態を一部変更した変更形態について説明する。   Although the present invention has been described in detail using the above-described embodiments, it will be apparent to those skilled in the art that the present invention is not limited to the embodiments described in this specification. The present invention can be implemented as modifications and changes without departing from the spirit and scope of the present invention defined by the description of the scope of claims. Therefore, the description of the present specification is for illustrative purposes and does not have any limiting meaning to the present invention. Hereinafter, modified embodiments in which the above-described embodiment is partially modified will be described.

例えば、上述した実施形態では、p型半導体層5のp型InGaN層15を約850℃の成長温度で成長させたが、p型InGaN層15の成長温度は、約850℃に限定されるものではなく、約900℃以下ならば上述した効果を奏することができる。   For example, in the embodiment described above, the p-type InGaN layer 15 of the p-type semiconductor layer 5 is grown at a growth temperature of about 850 ° C., but the growth temperature of the p-type InGaN layer 15 is limited to about 850 ° C. If it is about 900 degrees C or less, the effect mentioned above can be show | played.

また、上述した実施形態では、活性層4の成長温度(約750℃)とp型半導体層5の成長温度(約850℃)との差が、約100℃であったが、この2つの成長温度の差は約100℃に限定されるものではなく、2つの成長温度の差は約150℃以下であれば、上述した効果を奏することができる。   In the above-described embodiment, the difference between the growth temperature of the active layer 4 (about 750 ° C.) and the growth temperature of the p-type semiconductor layer 5 (about 850 ° C.) was about 100 ° C. The difference in temperature is not limited to about 100 ° C., and if the difference between the two growth temperatures is about 150 ° C. or less, the above-described effects can be obtained.

また、上述した窒化物半導体素子1の各層の構成は適宜変更可能である。   Moreover, the configuration of each layer of the nitride semiconductor device 1 described above can be changed as appropriate.

また、上述した窒化物半導体素子1の製造工程は適宜変更可能である。   Moreover, the manufacturing process of the nitride semiconductor device 1 described above can be changed as appropriate.

本発明による窒化物半導体素子の断面構造を示す。1 shows a cross-sectional structure of a nitride semiconductor device according to the present invention. 本発明による窒化物半導体素子の各層を成長させる際の成長温度と時間との関係を示した図である。It is the figure which showed the relationship between the growth temperature at the time of growing each layer of the nitride semiconductor element by this invention, and time. 比較用の窒化物半導体素子の断面構造を示す。2 shows a cross-sectional structure of a comparative nitride semiconductor device. 比較用の窒化物半導体素子の各層を成長させる際の成長温度と時間との関係を示した図である。It is the figure which showed the relationship between the growth temperature at the time of growing each layer of the nitride semiconductor element for a comparison, and time. 本発明の窒化物半導体素子のp型InGaN層のホール濃度と、比較用の窒化物半導体素子のp型GaN層のホール濃度を示すグラフである。It is a graph which shows the hole concentration of the p-type InGaN layer of the nitride semiconductor element of this invention, and the hole concentration of the p-type GaN layer of the nitride semiconductor element for a comparison. 電圧が印加された本発明による窒化物半導体素子を蛍光顕微鏡で観察した像である。It is the image which observed the nitride semiconductor element by this invention to which the voltage was applied with the fluorescence microscope. 電圧が印加された比較用の窒化物半導体素子を蛍光顕微鏡で観察した像である。It is the image which observed the comparative nitride semiconductor element to which the voltage was applied with the fluorescence microscope.

符号の説明Explanation of symbols

1 窒化物半導体素子
2 基板
3 n型半導体層
4 活性層
5 p型半導体層
11 n型AlGaN層
12 n型GaN層
13 n型InGaN層
14 n型GaN層
15 p型InGaN層

DESCRIPTION OF SYMBOLS 1 Nitride semiconductor element 2 Substrate 3 n-type semiconductor layer 4 Active layer 5 p-type semiconductor layer 11 n-type AlGaN layer 12 n-type GaN layer 13 n-type InGaN layer 14 n-type GaN layer 15 p-type InGaN layer

Claims (4)

InGaN層を有する活性層を備えた窒化物半導体素子において、
前記活性層の成長方向側の面には、p型InGaN層のみからなるp型半導体層が形成されていることを特徴とする窒化物半導体素子。
In a nitride semiconductor device including an active layer having an InGaN layer,
A nitride semiconductor device, wherein a p-type semiconductor layer made of only a p-type InGaN layer is formed on a surface of the active layer on the growth direction side.
前記活性層のInGaN層は、InGa1−xN(x≧0.15)であることを特徴とする請求項1に記載の窒化物半導体素子。 2. The nitride semiconductor device according to claim 1, wherein the InGaN layer of the active layer is In x Ga 1-x N (x ≧ 0.15). 基板上にn型半導体層を成長させる第1工程と、
前記n型半導体層上にInGaN層を含む活性層を成長させる第2工程と、
前記活性層上にp型InGaN層のみからなるp型半導体層を成長させる第3工程とを備え、
前記第3工程における成長温度は、900℃以下であることを特徴とする窒化物半導体素子の製造方法。
A first step of growing an n-type semiconductor layer on the substrate;
A second step of growing an active layer including an InGaN layer on the n-type semiconductor layer;
A third step of growing a p-type semiconductor layer made of only a p-type InGaN layer on the active layer,
The method for manufacturing a nitride semiconductor device, wherein a growth temperature in the third step is 900 ° C. or lower.
基板上にn型半導体層を成長させる第1工程と、
前記n型半導体層上にInGaN層を含む活性層を成長させる第2工程と、
前記活性層上にp型InGaN層のみからなるp型半導体層を成長させる第3工程とを備え、
前記第3工程における成長温度は、前記第2工程の活性層を成長させる成長温度よりも150℃以下であることを特徴とする窒化物半導体素子の製造方法。



A first step of growing an n-type semiconductor layer on the substrate;
A second step of growing an active layer including an InGaN layer on the n-type semiconductor layer;
A third step of growing a p-type semiconductor layer made of only a p-type InGaN layer on the active layer,
The growth temperature in the third step is 150 ° C. or lower than the growth temperature for growing the active layer in the second step.



JP2006017487A 2006-01-26 2006-01-26 Nitride semiconductor element and manufacturing method therefor Withdrawn JP2007201141A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006017487A JP2007201141A (en) 2006-01-26 2006-01-26 Nitride semiconductor element and manufacturing method therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006017487A JP2007201141A (en) 2006-01-26 2006-01-26 Nitride semiconductor element and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2007201141A true JP2007201141A (en) 2007-08-09

Family

ID=38455424

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006017487A Withdrawn JP2007201141A (en) 2006-01-26 2006-01-26 Nitride semiconductor element and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2007201141A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147083A (en) * 2007-12-13 2009-07-02 Sumitomo Electric Ind Ltd Method of manufacturing semiconductor optical element
CN102280544A (en) * 2010-06-10 2011-12-14 乐金显示有限公司 Semiconductor light emitting diode and method for fabricating the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147083A (en) * 2007-12-13 2009-07-02 Sumitomo Electric Ind Ltd Method of manufacturing semiconductor optical element
CN102280544A (en) * 2010-06-10 2011-12-14 乐金显示有限公司 Semiconductor light emitting diode and method for fabricating the same

Similar Documents

Publication Publication Date Title
TWI688120B (en) Nitride semiconductor light emitting element
JP4875455B2 (en) Nitride semiconductor light emitting device
JP5533744B2 (en) Group III nitride semiconductor light emitting device
TWI466330B (en) Group iii nitride semiconductor light-emitting device
KR102191213B1 (en) Uv light emitting device
JP5322523B2 (en) Light emitting device and manufacturing method thereof
JP5279006B2 (en) Nitride semiconductor light emitting device
JP2007305851A (en) Nitride semiconductor light emitting device
JP2010028072A (en) Nitride semiconductor light emitting element
JP2010021287A (en) Group iii nitride-based semiconductor light-emitting device and epitaxial wafer
JP2011176240A (en) Semiconductor light emitting device, and method of manufacturing the same
JP2015046598A (en) Semiconductor light emitting device including hole injection layer, and method of manufacturing the same
JP2011166031A (en) Semiconductor light emitting element
JP6587673B2 (en) Light emitting element
JP2011187621A (en) Nitride-based semiconductor light emitting element
JP2021106245A (en) Method for manufacturing light emitting element
JP2007088269A (en) Semiconductor light emitting element, lighting device using the same and manufacturing method of semiconductor light emitting element
JP5346450B2 (en) Nitride semiconductor light emitting device
JP2008060528A (en) Nitride semiconductor light-emitting device
JP2006210692A (en) Group iii nitride compound semiconductor light emitting device
US20070278474A1 (en) Semiconductor light emitting element
JP5229048B2 (en) Group III nitride semiconductor light emitting device and method of manufacturing the same
JP2009076864A (en) Nitride-based light emitting device
JP2007201141A (en) Nitride semiconductor element and manufacturing method therefor
JP2004096077A (en) Epitaxial wafer for compound semiconductor light-emitting element, method of manufacturing the same, and light-emitting element

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20090407