JP2007195363A - Dc-dc converter - Google Patents
Dc-dc converter Download PDFInfo
- Publication number
- JP2007195363A JP2007195363A JP2006012582A JP2006012582A JP2007195363A JP 2007195363 A JP2007195363 A JP 2007195363A JP 2006012582 A JP2006012582 A JP 2006012582A JP 2006012582 A JP2006012582 A JP 2006012582A JP 2007195363 A JP2007195363 A JP 2007195363A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- time
- control circuit
- converter
- time ratio
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、特に、過渡応答動作時の応答時間を短縮し、応答性を改善するＤＣ−ＤＣコンバータに関する。 The present invention has a switching power supply, operates the switching power supply by turning on / off the switch, controls the accumulation and release of energy in the reactor at the on-time ratio of the switch, and outputs a desired DC output from the output capacitor. In particular, the present invention relates to a DC-DC converter that shortens response time during transient response operation and improves responsiveness.
図１０は、入力電圧ＶＩＮが入力され出力電圧ＶＯＵＴを目標値に制御する従来の一般的なＤＣ−ＤＣコンバータの構成を示すブロック図である。図１０に示した制御回路200を含んで成る従来のＤＣ−ＤＣコンバータ100は、スイッチング電源により構成され、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るものであって、図１０中のＤＣ−ＤＣコンバータの具体例としては、一般に図１２〜図１５に示されるような各種コンバータが知られている。すなわち、図１２は降圧型コンバータの具体例、図１３は昇圧型コンバータの具体例、図１４は昇降圧型コンバータの具体例、図１５はフライバック型コンバータの具体例、をおのおの示すものであり、また一般的なコンバータ制御回路の具体例を図１１に示す。 FIG. 10 is a block diagram showing a configuration of a conventional general DC-DC converter that receives the input voltage VIN and controls the output voltage VOUT to a target value. The conventional DC-DC converter 100 including the control circuit 200 shown in FIG. 10 is constituted by a switching power supply, and operates the switching power supply by turning on / off the switch, and in the reactor at the on-time ratio of the switch. A specific direct current output is obtained from an output capacitor by controlling energy storage and release. As a specific example of the DC-DC converter in FIG. 10, various converters generally shown in FIGS. It has been known. 12 shows a specific example of a step-down converter, FIG. 13 shows a specific example of a boost converter, FIG. 14 shows a specific example of a buck-boost converter, and FIG. 15 shows a specific example of a flyback converter. A specific example of a general converter control circuit is shown in FIG.
従来のコンバータ制御回路は、図１０及び図１１に示すように検出回路210、誤差増幅回路220、基準電圧源230、発振回路240および比較回路250で構成されており、検出回路210は、ＤＣ−ＤＣコンバータの出力電圧VOUTを検出し検出回路210の出力電圧Voを誤差増幅回路220に伝達する。誤差増幅回路220は、検出回路210の出力電圧Voと基準電圧VREF(230)との誤差を増幅してエラー信号ＶＥとして出力する。発振回路240は、三角波または鋸歯のキャリア信号を出力する。比較回路250は、誤差増幅回路220の出力電圧VEと三角波または鋸歯のキャリア信号VOSC(240の出力)とを比較し、制御信号VCONTを出力する。ＤＣ−ＤＣコンバータでは、制御信号VCONTに基づいて半導体等のスイッチのオン，オフ比率（オン時比率もしくは単に時比率）が制御され、制御されたオン時比率にしたがって半導体等のスイッチをオン/オフする。このようにコンバータ制御回路はＤＣ−ＤＣコンバータの出力電圧VOUTをフィードバックし、目標値との誤差に応じて半導体等のスイッチのオン，オフ比率（オン時比率）を制御する。 10 and 11, the conventional converter control circuit includes a detection circuit 210, an error amplification circuit 220, a reference voltage source 230, an oscillation circuit 240, and a comparison circuit 250. The detection circuit 210 is a DC− The output voltage VOUT of the DC converter is detected, and the output voltage Vo of the detection circuit 210 is transmitted to the error amplification circuit 220. The error amplification circuit 220 amplifies the error between the output voltage Vo of the detection circuit 210 and the reference voltage VREF (230) and outputs the amplified error signal VE. The oscillation circuit 240 outputs a triangular wave or sawtooth carrier signal. The comparison circuit 250 compares the output voltage VE of the error amplification circuit 220 with a triangular wave or sawtooth carrier signal VOSC (output of 240), and outputs a control signal VCONT. In the DC-DC converter, the on / off ratio (on-time ratio or simply the time ratio) of a semiconductor switch is controlled based on the control signal VCONT, and the semiconductor switch is turned on / off according to the controlled on-time ratio. To do. In this way, the converter control circuit feeds back the output voltage VOUT of the DC-DC converter, and controls the on / off ratio (on-time ratio) of a switch such as a semiconductor according to an error from the target value.
図１２〜図１５に示した従来のＤＣ−ＤＣコンバータは、このようなコンバータ制御回路200を含んでおり、基準電圧VREFを変化させて、出力電圧を変化させる場合には、オーバーシュート等が生じ、応答性を損なうという問題が指摘されている（特許文献１参照）。この問題に対して特許文献１に開示された従来のＤＣ−ＤＣコンバータでは、基準電圧VREFを変化させて出力電圧を変化させる場合の応答性の向上、特にオーバーシュートを低減し、高速で整定するための制御回路、特に誤差増幅回路の回路構成について開示している。 The conventional DC-DC converter shown in FIGS. 12 to 15 includes such a converter control circuit 200. When the reference voltage VREF is changed to change the output voltage, overshoot or the like occurs. The problem of impairing responsiveness has been pointed out (see Patent Document 1). With respect to this problem, the conventional DC-DC converter disclosed in Patent Document 1 improves responsiveness when changing the reference voltage VREF to change the output voltage, in particular, reduces overshoot and stabilizes at high speed. The circuit configuration of the control circuit for this purpose, particularly the error amplifier circuit, is disclosed.
ところで一般的なＤＣ−ＤＣコンバータおよび制御回路の周波数特性は図１６に示すような特性となっている。ＤＣ−ＤＣコンバータは、主な部品としてコイルおよび／またはコンデンサによって構成されるローパスフィルタの特性を示す。制御回路部の周波数帯域（図２１の利得Ａが０dB以上の領域）は、ＤＣ−ＤＣコンバータおよび制御回路を含む全体のループ利得が安定となるように、周波数特性を調節して、一般にＤＣ−ＤＣコンバータよりも低い帯域（具体的には図１６の利得Ｋが０dＢ以上の領域内）に設定し、その帯域は数kHz以下である。よって、一般のＤＣ−ＤＣコンバータおよび制御回路を含む全体のループの周波数帯域も数kHz以下である。この帯域をｆとすると、ＤＣ−ＤＣコンバータを過渡動作させる場合の時定数Ｔは、Ｔ=１/(２πｆ)>10数μsとなる。
上記特許文献１に開示された従来のＤＣ−ＤＣコンバータにあっては、オーバーシュートを抑制することにより整定時間を短縮化し、応答波形および応答時間の改善を図るようにしているが、上述したようにＤＣ−ＤＣコンバータおよび制御回路の周波数帯域により応答時間が制限されるため、それ以上の応答時間の短縮化を望むことはできない。 In the conventional DC-DC converter disclosed in Patent Document 1, the settling time is shortened by suppressing the overshoot and the response waveform and the response time are improved, but as described above. In addition, since the response time is limited by the frequency band of the DC-DC converter and the control circuit, further reduction of the response time cannot be desired.
制御回路の周波数帯域の影響による制限を回避するためには、出力電圧の目標値の変化と同時に図１２〜図１５中のスイッチのオン時比率を強制的にステップ状に変化させる方法がある。この場合、制御回路の応答に関わらず出力電圧を強制的に変化することができる。しかしこの場合の応答は、ＤＣ−ＤＣコンバータの周波数特性、すなわち、図１２〜図１５中のスイッチの損失抵抗、コイルのインダクタンスと損失抵抗、コンデンサの容量と損失抵抗、負荷により定まる減衰定数および位相定数により決定される。 In order to avoid the limitation due to the influence of the frequency band of the control circuit, there is a method of forcibly changing the on-time ratio of the switches in FIGS. 12 to 15 in a step shape simultaneously with the change of the target value of the output voltage. In this case, the output voltage can be forcibly changed regardless of the response of the control circuit. However, the response in this case is the frequency characteristic of the DC-DC converter, that is, the loss resistance of the switch, the inductance and loss resistance of the coil, the capacitance and loss resistance of the capacitor, the damping constant and the phase determined by the load. Determined by a constant.
ＤＣ−ＤＣコンバータの周波数特性を高周波化するには、コイル(リアクトル)のインダクタンス、コンデンサの容量を小さくすることが求められる。しかしコイルのインダクタンスやコンデンサの容量を小さくすると出力電圧にリプル増加、コイルを流れる交流電流の増加を伴う交流損失の増加およびコンバータの効率の悪化を招くという問題が生じる。さらにＤＣ−ＤＣコンバータをステップ動作させる場合、オーバーシュートを抑制するには、過渡振動の抑制のため、制動のために損失抵抗を大きくしてＤＣ−ＤＣコンバータの損失を大きくする必要があり、そのためコンバータの効率が悪化するという問題点もある。 In order to increase the frequency characteristics of the DC-DC converter, it is required to reduce the inductance of the coil (reactor) and the capacitance of the capacitor. However, if the inductance of the coil or the capacitance of the capacitor is reduced, there are problems that ripples increase in the output voltage, AC loss increases with an increase in AC current flowing through the coil, and converter efficiency deteriorates. Further, when stepping the DC-DC converter, in order to suppress overshoot, it is necessary to increase the loss resistance for braking to increase the loss of the DC-DC converter in order to suppress transient vibration. There is also a problem that the efficiency of the converter deteriorates.
そこで本発明は、上記した問題点を解決するため、ＤＣ−ＤＣコンバータの受動部品、特にコイルのインダクタンスやコンデンサの容量を小さくすることなく、さらに効率を悪化させることなく高速で過渡応答することが可能なＤＣ−ＤＣコンバータを提供することを目的とする。 Therefore, in order to solve the above-described problems, the present invention can perform a transient response at high speed without reducing the passive components of the DC-DC converter, in particular, the inductance of the coil and the capacitance of the capacitor, and without further degrading the efficiency. An object is to provide a possible DC-DC converter.
本発明は、スイッチング電源を有し、スイッチのオン／オフで前記スイッチング電源の動作を行い、前記スイッチのオン時比率でリアクトルにおけるエネルギーの蓄積と放出を制御して出力コンデンサから所用の直流出力を得るＤＣ−ＤＣコンバータにおいて、前記スイッチのオン／オフを制御する制御回路を備え、該制御回路は、定常動作時の前記スイッチのオン時比率を制御する定常時制御回路と、過渡動作時の前記スイッチのオン時比率を制御する過渡応答時制御回路を有し、前記過渡応答時制御回路は、前記スイッチのオン時比率をステップ変化させ、該ステップ変化に伴う出力電圧が目標出力電圧に到達した時点を検出して該時点から前記スイッチをオフし、前記リアクトルに流れる電流が前記スイッチをオフした後に目標出力電流に一致する時点を検出して該時点から前記スイッチを再度ステップ変化後のオン時比率にてオンして定常動作に切り替えることを特徴とする。 The present invention has a switching power supply, operates the switching power supply by turning on / off the switch, controls the accumulation and release of energy in the reactor at the on-time ratio of the switch, and outputs a desired DC output from the output capacitor. The obtained DC-DC converter includes a control circuit for controlling on / off of the switch, and the control circuit controls a ratio of on-time of the switch during steady operation, and the control circuit during transient operation. A transient response control circuit that controls a switch on-time ratio, wherein the transient response control circuit changes the switch on-time ratio in steps, and an output voltage associated with the step change reaches a target output voltage; The time point is detected and the switch is turned off from that point. After the current flowing through the reactor turns off the target output power From said time point to a time point of matching turned on by the on time ratio after step again varies the switch and switches to the steady operation.
本発明によれば、ＤＣ−ＤＣコンバータにおいて、ＤＣ−ＤＣコンバータの受動部品、特にコイル(リアクトル)のインダクタンスやコンデンサの容量を小さくすることなく、さらに効率を悪化させることなく高速で過渡応答することができる。 According to the present invention, in a DC-DC converter, a passive response of a DC-DC converter, in particular, a coil (reactor) inductance and a capacitance of a capacitor can be made to make a transient response at high speed without reducing efficiency. Can do.
以下、本発明の実施の形態を、図面を参照しながら説明する。
図１ないし図４は、本発明の実施形態に係るＤＣ−ＤＣコンバータの概略構成を示すブロック図である。因みに図１は降圧型コンバータ、図２は昇圧型コンバータ、図３は昇降圧型コンバータ、および、図４はフライバック型コンバータ、の例を示している。また図５は、図１ないし図４に示した本発明の実施形態に係るＤＣ−ＤＣコンバータにおいては単にブロックで示した本発明の実施形態に係る制御回路の詳細構成を示すブロック図である。さらに図６は、本発明の実施形態に係るＤＣ−ＤＣコンバータ（図１、図２、図３、図４）の過渡時の動作波形の概念図を示し、これと比較するため図７は、従来のＤＣ−ＤＣコンバータ（図１２、図１３、図１４、図１５）の過渡時の動作波形の概念図を示す。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
1 to 4 are block diagrams showing a schematic configuration of a DC-DC converter according to an embodiment of the present invention. FIG. 1 shows an example of a step-down converter, FIG. 2 shows an example of a step-up converter, FIG. 3 shows a step-up / step-down converter, and FIG. 4 shows an example of a flyback converter. FIG. 5 is a block diagram showing a detailed configuration of the control circuit according to the embodiment of the present invention shown as a block in the DC-DC converter according to the embodiment of the present invention shown in FIGS. Furthermore, FIG. 6 shows the conceptual diagram of the operation waveform at the time of the transient of the DC-DC converter (FIG. 1, FIG. 2, FIG. 3, FIG. 4) according to the embodiment of the present invention. The conceptual diagram of the operation waveform at the time of the transition of the conventional DC-DC converter (FIG. 12, FIG. 13, FIG. 14, FIG. 15) is shown.
本発明の実施形態に係るＤＣ−ＤＣコンバータの動作をＤＣ−ＤＣコンバータの典型である図１に示した降圧型コンバータを例に説明する。図２ないし図４に示した他のコンバータであっても同様である。本発明の実施形態に係る図１の降圧型コンバータが図１２に示した従来の降圧型コンバータと異なるところは、図１に示した制御回路30がコイル電流IL及び出力電流IOUT、並びに出力電圧VOUTをそれぞれ検出し、それらに基づいてオン時比率を制御する点にある。 The operation of the DC-DC converter according to the embodiment of the present invention will be described using the step-down converter shown in FIG. 1 as a typical DC-DC converter as an example. The same applies to the other converters shown in FIGS. The step-down converter of FIG. 1 according to the embodiment of the present invention is different from the conventional step-down converter shown in FIG. 12 in that the control circuit 30 shown in FIG. 1 has a coil current IL, an output current IOUT, and an output voltage VOUT. Are detected, and the on-time ratio is controlled based on them.
図５は本発明の実施形態に係る制御回路の詳細構成を示すブロック図である。図５において本発明の実施形態に係る制御回路30は、過渡動作時のスイッチのオン時比率を制御する過渡応答時制御回路20と、定常時のスイッチのオン時比率を制御する定常時制御回路200を含んで構成される。ここで定常時制御回路200は図１０及び図１１に示した従来の制御回路200と同じなのでその構成及び動作の説明を省く。ただ、定常時制御回路200の構成として記述されている検出回路210および発振回路240は定常時制御回路200と過渡応答時制御回路20で共用され、また電圧基準源VREFは基準信号（制御信号）として定常時制御回路200及び過渡応答時制御回路20に共通して加えられている。 FIG. 5 is a block diagram showing a detailed configuration of the control circuit according to the embodiment of the present invention. In FIG. 5, the control circuit 30 according to the embodiment of the present invention includes a transient response time control circuit 20 that controls the on-time ratio of the switch during the transient operation, and a steady-time control circuit that controls the on-time ratio of the switch during the steady state. Consists of 200. Here, since the steady-state control circuit 200 is the same as the conventional control circuit 200 shown in FIGS. 10 and 11, description of its configuration and operation is omitted. However, the detection circuit 210 and the oscillation circuit 240 described as the configuration of the steady-state control circuit 200 are shared by the steady-state control circuit 200 and the transient response control circuit 20, and the voltage reference source VREF is a reference signal (control signal). Are added in common to the steady-state control circuit 200 and the transient response control circuit 20.
図５の過渡応答時制御回路20は、制御信号(基準信号)とＤＣ−ＤＣコンバータへの入力電圧から目標時比率D2を生成して定常時制御回路200の発振回路240から出力された三角波または鋸歯のキャリア信号に同期して出力する目標時比率生成回路21と、制御信号(基準信号)と定常時制御回路200の検出回路210による出力電圧VOUTの検出結果とを比較し出力電圧VOUTが目標出力電圧VOUT2と一致する時点(t=t1)を検出する電圧比較回路22と、コイル電流ILと出力電流IOUTを比較しコイル電流ILが出力値IOUT2と一致する時点(t=t2)を検出する電流比較回路23を備えて構成されている。なお、過渡応答時制御回路20において、目標時比率D2は基準信号およびＤＣ−ＤＣコンバータへの入力電圧VINから四則演算のみで求められるので、オペアンプ等を利用した四則演算回路により目標時比率D2を求める回路を構成することができる。もしくは、基準電圧と入力電圧から目標時比率D2を求めるテーブル（表）を用意するようにしてもよい。求めた目標時比率D2を基にタイマーをキャリア信号に同期させて動作させることによりオン・オフ信号を生成することができる。もしくは、目標時比率D2を目標エラー信号に変換してからキャリア信号と比較するようにしてもよい。また、場合によっては過渡応答時におけるオン・オフ信号とキャリア信号との同期を不要としてもよい。 The transient response time control circuit 20 in FIG. 5 generates a target time ratio D2 from the control signal (reference signal) and the input voltage to the DC-DC converter, and outputs the triangular wave output from the oscillation circuit 240 of the steady state control circuit 200. The target time ratio generation circuit 21 that outputs in synchronization with the sawtooth carrier signal, the control signal (reference signal) and the detection result of the output voltage VOUT by the detection circuit 210 of the steady state control circuit 200 are compared, and the output voltage VOUT is the target The voltage comparison circuit 22 that detects the time point (t = t1) that matches the output voltage VOUT2 and the coil current IL and the output current IOUT are compared, and the time point (t = t2) that the coil current IL matches the output value IOUT2 is detected. A current comparison circuit 23 is provided. In the transient response control circuit 20, the target time ratio D2 is obtained by only four arithmetic operations from the reference signal and the input voltage VIN to the DC-DC converter. Therefore, the target time ratio D2 is determined by the four arithmetic operation circuits using an operational amplifier or the like. The required circuit can be configured. Alternatively, a table for obtaining the target time ratio D2 from the reference voltage and the input voltage may be prepared. An on / off signal can be generated by operating the timer in synchronization with the carrier signal based on the obtained target time ratio D2. Alternatively, the target time ratio D2 may be converted into a target error signal and then compared with the carrier signal. In some cases, the synchronization between the on / off signal and the carrier signal at the time of transient response may be unnecessary.
本発明の実施形態に係るＤＣ−ＤＣコンバータの動作を図６に示した過渡動作時の動作波形の概念図と図７に示した従来のＤＣ−ＤＣコンバータの動作に係る過渡動作時の動作波形の概念図により説明する。図６および図７では、降圧型コンバータを例にして（ａ）コイル電流波形、（ｂ）出力電流波形、（ｃ）出力電圧波形をそれぞれ示している。図２ないし図４に示した他のコンバータであっても同様である。図６および図７において、ともに時点t=0sで出力電圧をVOUT=VOUT1からVOUT=VOUT2に変更するためにオン時比率をステップ状に変化させる場合を考える。降圧型コンバータにおいてオン時比率がD1の時、定常時の出力電圧をVOUT=VOUT1、出力電流をIOUT=IOUT1、また降圧型コンバータにおいてオン時比率D2の時、定常時の出力電圧をVOUT=VOUT2、出力電流をIOUT=IOUT2とする。また図６および図７では出力電圧をVOUT1<VOUT2としているが、VOUT1とVOUT2の大小関係は逆でも良い。さらに出力電流をIOUT1<IOUT2としているが、IOUT1とIOUT2の大小関係を逆にしても良い。 6 is a conceptual diagram of operation waveforms at the time of transient operation shown in FIG. 6 and operation waveforms at the time of transient operation related to the operation of the conventional DC-DC converter shown in FIG. This will be described with reference to the conceptual diagram. 6 and 7 show (a) a coil current waveform, (b) an output current waveform, and (c) an output voltage waveform, taking a step-down converter as an example. The same applies to the other converters shown in FIGS. 6 and 7, consider a case where the on-time ratio is changed stepwise in order to change the output voltage from VOUT = VOUT1 to VOUT = VOUT2 at time t = 0s. In the buck converter, when the on-time ratio is D1, the steady-state output voltage is VOUT = VOUT1, the output current is IOUT = IOUT1, and in the buck converter, when the on-time ratio is D2, the steady-state output voltage is VOUT = VOUT2. The output current is IOUT = IOUT2. 6 and 7, the output voltage is VOUT1 <VOUT2, but the magnitude relationship between VOUT1 and VOUT2 may be reversed. Further, although the output current is IOUT1 <IOUT2, the magnitude relationship between IOUT1 and IOUT2 may be reversed.
まず、過渡応答時制御回路20の目標時比率生成回路21により時点t=0sでオン時比率をD1からD2にロジック260を通じてステップ変化させる。つまり定常のオン時比率D1から、生成された目標のオン時比率D2にステップ変化させる。すると図７に示す従来例と同様に出力電圧VOUTが目標出力電圧VOUT2に向けて変化する。本発明のＤＣ−ＤＣコンバータでは、図１ないし図４に示すように、出力電圧VOUT、並びに、出力電流IOUT及びコイル電流ILを過渡応答時制御回路20の電圧比較回路22及び電流比較回路23で監視しているため、出力電圧が目標出力電圧と一致した時点で、すなわちVOUT=VOUT2となる時点t=t1で主スイッチS1(４)を過渡応答時制御回路20によりロジック260を通じてオフする。すると出力電圧VOUT、出力電流IOUTの変化が抑えられ、コイル電流ILは急激に減少する。このコイル電流ILの変化は出力コンデンサＣ(10)により吸収される。さらに過渡応答時制御回路20の電流比較回路23は電流を監視しておりコイル電流ILが出力電流IOUTと等しくなる時点t=t2（図６からも分かるように、時刻t1以降の出力電圧VOUTがVOUT2で一定となるので、t2では出力電流IOUTもIOUT2で一定となっている）で過渡応答時制御回路20の目標時比率生成回路21、ロジック260を通じて再度主スイッチS1(４)をオン時比率D2でスイッチング動作すると、VOUT=VOUT2、IOUT=IOUT2で定常動作に切り替わる。以上により本発明のＤＣ−ＤＣコンバータは従来のＤＣ−ＤＣコンバータと同様のコイル、コンデンサ、スイッチを用いても、オーバーシュートを生じることなく高速にステップ応答することができる。なお、上記説明では、従スイッチS2(６)の動作について触れていないが、図１ないし図４に示したＤＣ−ＤＣコンバータでは主スイッチS1(４)と従スイッチS2(６)とではスイッチのオン／オフが反転関係（一方がオンなら他方がオフ）にある、すなわち主スイッチS1(４)がスイッチング素子であり、従スイッチS2(６)が同期整流素子となっているので説明を省略している。さらに従スイッチS2(６)に代えて転流ダイオードを用いることも実行されていることを考慮して説明を省略している。また本発明の実施形態に係る図４に示したフライバック型コンバータの場合には、トランス12の１次側で検出されるコイル電流IL1と２次側で検出されるコイル電流IL2との（重み付けした）和が本発明の実施形態に係る図１ないし図３に示した各コンバータのコイル電流ILと等価になると考えてよい。 First, the on-time ratio is step-changed from D1 to D2 through the logic 260 at the time t = 0 s by the target time ratio generation circuit 21 of the transient response time control circuit 20. That is, the step is changed from the steady on-time ratio D1 to the generated target on-time ratio D2. Then, like the conventional example shown in FIG. 7, the output voltage VOUT changes toward the target output voltage VOUT2. In the DC-DC converter of the present invention, as shown in FIGS. 1 to 4, the output voltage VOUT, the output current IOUT, and the coil current IL are converted by the voltage comparison circuit 22 and the current comparison circuit 23 of the transient response control circuit 20. Since monitoring is performed, the main switch S1 (4) is turned off through the logic 260 by the transient response time control circuit 20 at the time when the output voltage matches the target output voltage, that is, at the time t = t1 when VOUT = VOUT2. Then, changes in the output voltage VOUT and the output current IOUT are suppressed, and the coil current IL rapidly decreases. This change in the coil current IL is absorbed by the output capacitor C (10). Furthermore, the current comparison circuit 23 of the control circuit 20 during the transient response monitors the current, and the time t = t2 when the coil current IL becomes equal to the output current IOUT (as can be seen from FIG. 6, the output voltage VOUT after the time t1 is The output current IOUT is also constant at IOUT2 at t2, so the output current IOUT is also constant at IOUT2), so the main switch S1 (4) is turned on again through the target time ratio generation circuit 21 and logic 260 in the transient response control circuit 20. When switching operation is performed with D2, switching to steady operation is performed with VOUT = VOUT2 and IOUT = IOUT2. As described above, the DC-DC converter of the present invention can perform a step response at high speed without causing overshoot even when the same coil, capacitor, and switch as those of the conventional DC-DC converter are used. In the above description, the operation of the slave switch S2 (6) is not mentioned. However, in the DC-DC converter shown in FIGS. 1 to 4, the main switch S1 (4) and the slave switch S2 (6) Since the on / off is in an inverted relationship (one is on and the other is off), that is, the main switch S1 (4) is a switching element, and the sub switch S2 (6) is a synchronous rectification element, so the description is omitted. ing. Further, the description is omitted in view of the fact that a commutation diode is also used instead of the slave switch S2 (6). In the case of the flyback converter shown in FIG. 4 according to the embodiment of the present invention, the coil current IL1 detected on the primary side of the transformer 12 and the coil current IL2 detected on the secondary side (weighting) It can be considered that the sum is equivalent to the coil current IL of each converter shown in FIGS. 1 to 3 according to the embodiment of the present invention.
一方、図７に示す従来のＤＣ−ＤＣコンバータでは、時点t=0sで図６に示した本発明のＤＣ−ＤＣコンバータと同様に制御回路200によりオン時比率をD1からD2にロジック260を通じてステップ状に変化させた場合、出力電圧VOUTは出力電圧VOUT1から目標値の出力電圧VOUT2に向けて動作しオーバーシュートを生じながら過渡振動してやがて目標値の出力電圧VOUT2で整定する。 On the other hand, in the conventional DC-DC converter shown in FIG. 7, the on-time ratio is changed from D1 to D2 through the logic 260 by the control circuit 200 in the same manner as the DC-DC converter of the present invention shown in FIG. In this case, the output voltage VOUT operates from the output voltage VOUT1 toward the target output voltage VOUT2, causes overshoot while causing overshoot, and eventually settles at the target output voltage VOUT2.
図８、図９に出力電圧VOUTの過渡応答時の本発明と従来例の比較（シミュレーション結果）を示す。ここでは降圧型コンバータを例に本発明と従来例を比較した。図８は図１に示した本発明の降圧型コンバータの応答波形であり、図９は図１２に示した従来の降圧型コンバータの応答波形である。図８、図９のいずれも、入力電圧VIN=3.6Ｖで、目標出力電圧VOUTの１Ｖから２Ｖへの変化に合わせてオン時比率をステップ応答させた場合の波形である。また図８、図９ともコイルのインダクタンスＬ=２μＨ、出力コンデンサの容量Ｃ=4.7μＦ、スイッチング周波数５MHzとしている。図９に示した従来の降圧型コンバータの応答波形ではオーバーシュートを生じ、30μs経っても整定しないが、図８に示した本発明の降圧型コンバータの応答波形ではオーバーシュートを生じることなく約５μsで整定していることがわかる。したがって、図８及び図９から本発明により応答時間が短縮化されることがわかる。 8 and 9 show a comparison (simulation result) between the present invention and the conventional example at the time of transient response of the output voltage VOUT. Here, the step-down converter is taken as an example to compare the present invention with a conventional example. FIG. 8 is a response waveform of the step-down converter of the present invention shown in FIG. 1, and FIG. 9 is a response waveform of the conventional step-down converter shown in FIG. Both FIG. 8 and FIG. 9 show waveforms when the input voltage VIN = 3.6V and the on-time ratio is step-responseed according to the change of the target output voltage VOUT from 1V to 2V. 8 and 9, the coil inductance L is 2 μH, the output capacitor capacitance C is 4.7 μF, and the switching frequency is 5 MHz. The response waveform of the conventional step-down converter shown in FIG. 9 causes overshoot and does not settle even after 30 μs, but the response waveform of the step-down converter of the present invention shown in FIG. 8 does not cause overshoot and is about 5 μs. It turns out that it is settled in. Therefore, it can be seen from FIGS. 8 and 9 that the response time is shortened by the present invention.
２ 駆動回路
４ 主スイッチ
６ 従スイッチ
８ コイル(リアクトル)
10 出力コンデンサ
12 トランス(リアクトル)
20 過渡応答時制御回路
21 目標時比率生成回路
22 電圧比較回路
23 電流比較回路
30 制御回路
100 DC-DCコンバータ
200 （定常時）制御回路
210 検出回路
220 誤差増幅回路
230 基準電圧
240 発振回路
250 比較回路
260 ロジック
2 Drive circuit 4 Main switch 6 Sub switch 8 Coil (reactor)
10 Output capacitor
12 Transformer (reactor)
20 Transient response control circuit
21 Target time ratio generation circuit
22 Voltage comparison circuit
23 Current comparison circuit
30 Control circuit
100 DC-DC converter
200 (Normal) Control circuit
210 Detection circuit
220 Error amplification circuit
230 Reference voltage
240 oscillator circuit
250 comparison circuit
260 logic
Claims (7)
前記スイッチのオン／オフを制御する制御回路を備え、該制御回路は、定常動作時の前記スイッチのオン時比率を制御する定常時制御回路と、過渡動作時の前記スイッチのオン時比率を制御する過渡応答時制御回路を有し、
前記過渡応答時制御回路は、前記スイッチのオン時比率をステップ変化させ、該ステップ変化に伴う出力電圧が目標出力電圧に到達した時点を検出して該時点から前記スイッチをオフし、前記リアクトルに流れる電流が前記スイッチをオフした後に出力電流に一致する時点を検出して該時点から前記スイッチを再度ステップ変化後のオン時比率にてオンして定常動作に切り替えることを特徴とするＤＣ−ＤＣコンバータ。 DC-DC which has a switching power supply, performs the operation of the switching power supply by turning on / off the switch, and controls the accumulation and release of energy in the reactor at the on-time ratio of the switch to obtain a desired DC output from the output capacitor In the converter
A control circuit for controlling on / off of the switch is provided, and the control circuit controls the on-time ratio of the switch during steady operation and the on-time ratio of the switch during transient operation. A transient response control circuit that
The transient response control circuit changes the on-time ratio of the switch in steps, detects a time when the output voltage accompanying the step change reaches a target output voltage, turns off the switch from that time, and turns on the reactor. DC-DC characterized by detecting a time point when a flowing current coincides with an output current after turning off the switch, and turning on the switch again at an on-time ratio after a step change from that time point to switch to a steady operation. converter.
前記スイッチとして主スイッチ及び従スイッチを有し、前記主スイッチ及び従スイッチのオン／オフを制御する制御回路を備え、該制御回路は、定常動作時の前記主スイッチ及び前記従スイッチの時比率を制御する定常時制御回路と、過渡動作時の前記主スイッチ及び前記従スイッチの時比率を制御する過渡応答時制御回路を有し、
前記過渡応答時制御回路は、前記主スイッチのオン時比率をステップ変化させ、該ステップ変化に伴う出力電圧が目標出力電圧に到達した時点を検出して該時点から前記主スイッチをオフすると共に前記従スイッチをオンし、前記リアクトルに流れる電流が前記従スイッチをオンした後に出力電流に一致する時点を検出して該時点から前記主スイッチおよび従スイッチを再度ステップ変化後のオン時比率にてオンして定常動作に切り替えることを特徴とするＤＣ−ＤＣコンバータ。 DC-DC which has a switching power supply, performs the operation of the switching power supply by turning on / off the switch, and controls the accumulation and release of energy in the reactor at the on-time ratio of the switch to obtain a desired DC output from the output capacitor In the converter
The switch includes a main switch and a sub switch, and includes a control circuit that controls on / off of the main switch and the sub switch. The control circuit sets a time ratio between the main switch and the sub switch in a steady operation. A steady-state control circuit for controlling, and a transient response-time control circuit for controlling a time ratio of the main switch and the slave switch in a transient operation,
The transient response time control circuit changes the on-time ratio of the main switch in steps, detects the time when the output voltage accompanying the step change reaches the target output voltage, turns off the main switch from that time, and The slave switch is turned on, and when the current flowing through the reactor matches the output current after the slave switch is turned on, the master switch and the slave switch are turned on again at the on-time ratio after the step change. And switching to a steady operation.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006012582A JP2007195363A (en) | 2006-01-20 | 2006-01-20 | Dc-dc converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006012582A JP2007195363A (en) | 2006-01-20 | 2006-01-20 | Dc-dc converter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007195363A true JP2007195363A (en) | 2007-08-02 |
Family
ID=38450588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006012582A Pending JP2007195363A (en) | 2006-01-20 | 2006-01-20 | Dc-dc converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007195363A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011160565A (en) * | 2010-02-01 | 2011-08-18 | Sinfonia Technology Co Ltd | Switching power supply device |
| JP2013150424A (en) * | 2012-01-18 | 2013-08-01 | Sinfonia Technology Co Ltd | Switching power supply device |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10285914A (en) * | 1997-03-31 | 1998-10-23 | Fujitsu Ltd | Rectifying circuit |
| JPH11353038A (en) * | 1998-06-05 | 1999-12-24 | Nec Corp | Rush current preventing circuit for power unit |
| JP2001339940A (en) * | 2000-05-23 | 2001-12-07 | Kyocera Corp | Power supply having power-switch means |
| JP2002078326A (en) * | 2000-08-29 | 2002-03-15 | Fuji Electric Co Ltd | Pwm control circuit for dc-dc converter |
| JP2003199329A (en) * | 2001-12-28 | 2003-07-11 | Iwate Toshiba Electronics Co Ltd | Semiconductor integrated circuit |
| JP2005045942A (en) * | 2003-07-23 | 2005-02-17 | Matsushita Electric Ind Co Ltd | Dc-dc converter |
-
2006
- 2006-01-20 JP JP2006012582A patent/JP2007195363A/en active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10285914A (en) * | 1997-03-31 | 1998-10-23 | Fujitsu Ltd | Rectifying circuit |
| JPH11353038A (en) * | 1998-06-05 | 1999-12-24 | Nec Corp | Rush current preventing circuit for power unit |
| JP2001339940A (en) * | 2000-05-23 | 2001-12-07 | Kyocera Corp | Power supply having power-switch means |
| JP2002078326A (en) * | 2000-08-29 | 2002-03-15 | Fuji Electric Co Ltd | Pwm control circuit for dc-dc converter |
| JP2003199329A (en) * | 2001-12-28 | 2003-07-11 | Iwate Toshiba Electronics Co Ltd | Semiconductor integrated circuit |
| JP2005045942A (en) * | 2003-07-23 | 2005-02-17 | Matsushita Electric Ind Co Ltd | Dc-dc converter |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011160565A (en) * | 2010-02-01 | 2011-08-18 | Sinfonia Technology Co Ltd | Switching power supply device |
| JP2013150424A (en) * | 2012-01-18 | 2013-08-01 | Sinfonia Technology Co Ltd | Switching power supply device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9154031B2 (en) | Current mode DC-DC conversion device with fast transient response | |
| JP4592638B2 (en) | Switching power supply circuit | |
| KR101840412B1 (en) | Buck switch-mode power converter large signal transient response optimizer | |
| TWI587611B (en) | Dual-constant-time buck-boost switching regulator and control circuit and method thereof | |
| EP2779398B1 (en) | A control method of high efficient buck-boost switching regulator | |
| US11695319B2 (en) | Interleaved switching converter with quasi-resonant control and control method thereof | |
| US20110043175A1 (en) | Current-mode control switching regulator and operations control method thereof | |
| JP2009148111A (en) | Dc-dc converter | |
| US8174250B2 (en) | Fixed frequency ripple regulator | |
| JP2013537033A (en) | Switching method for switched mode power converter using bridge topology | |
| JP2008061452A (en) | Power supply unit and its operation control method | |
| JP2008047945A (en) | Amplifier apparatus | |
| US10734899B2 (en) | DC-DC converter with a pulse-skipping mode (PSM) transitions controller | |
| JP4998094B2 (en) | DC-DC converter | |
| JP2002233139A (en) | Dc-dc converter | |
| JP2008079378A (en) | Electronic equipment | |
| JP2007202281A (en) | Power supply circuit | |
| JP2011097732A (en) | Step-up/down circuit | |
| JP5304173B2 (en) | Power supply voltage control circuit and DC-DC converter | |
| JP2005218157A (en) | Dc/dc converter and control method of dc-dc converter | |
| JP2007195363A (en) | Dc-dc converter | |
| JP4464263B2 (en) | Switching power supply | |
| TWI482403B (en) | Dc-dc converter operating in pulse width modulation mode or pulse-skipping mode and switching method thereof | |
| Maity et al. | A fixed frequency dual-mode DC-DC buck converter with fast-transient response and high efficiency over a wide load range | |
| JP5719404B2 (en) | Power supply voltage control circuit and power supply voltage control method |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081114 |
|
| A711 | Notification of change in applicant |
Effective date: 20091112 Free format text: JAPANESE INTERMEDIATE CODE: A712 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Effective date: 20091112 Free format text: JAPANESE INTERMEDIATE CODE: A7424 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110303 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110308 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110726 |