JP2007195158A - Radio frequency power amplifier - Google Patents

Radio frequency power amplifier Download PDF

Info

Publication number
JP2007195158A
JP2007195158A JP2006338934A JP2006338934A JP2007195158A JP 2007195158 A JP2007195158 A JP 2007195158A JP 2006338934 A JP2006338934 A JP 2006338934A JP 2006338934 A JP2006338934 A JP 2006338934A JP 2007195158 A JP2007195158 A JP 2007195158A
Authority
JP
Japan
Prior art keywords
frequency power
power amplifier
transistor
efficiency
matching circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006338934A
Other languages
Japanese (ja)
Inventor
Shingo Matsuda
慎吾 松田
Kazuki Tatsuoka
一樹 立岡
Hirokazu Makihara
弘和 牧原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006338934A priority Critical patent/JP2007195158A/en
Publication of JP2007195158A publication Critical patent/JP2007195158A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To suppress deterioration in the power load efficiency of a transistor that causes non-linear amplification in a method for controlling output power by controlling a collector voltage of the transistor. <P>SOLUTION: A radio frequency power amplifier 1 includes a former-stage transistor 2, a latter-stage transistor 3, and an inter-stage matching circuit 4 for connecting the former-stage transistor 2 and the latter-stage transistor 3. The inter-stage matching circuit 4 includes a high-pass filter circuit including a transfer line m1, a capacitor C1 and a capacitor C2, and a transfer line m2 whose passage phase of a secondary harmonic signal is 15° or greater. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、複数段のトランジスタで構成される、高周波信号の電力増幅に適した高周波電力増幅器に関する。   The present invention relates to a high-frequency power amplifier that includes a plurality of stages of transistors and is suitable for power amplification of a high-frequency signal.

無線通信で使用される高周波電力増幅器は、低歪かつ高効率に設計されることが望まれる。多くの通信システムでは、通信速度を向上させるために直交変調方式が用いられ、変調信号の周波数拡散を抑制するため、通信信号には位相変調に加えて振幅変調がなされている。このため、高周波電力増幅器には、入力信号の振幅変調を忠実に再現できる線形増幅器が用いられる。   High frequency power amplifiers used in wireless communication are desired to be designed with low distortion and high efficiency. In many communication systems, an orthogonal modulation method is used to improve the communication speed, and in order to suppress frequency spreading of the modulation signal, the communication signal is subjected to amplitude modulation in addition to phase modulation. For this reason, a linear amplifier capable of faithfully reproducing the amplitude modulation of the input signal is used as the high frequency power amplifier.

一方で、GSM(Global System for Mobile Communications)で使用されているGMSK(Gaussian filtered Minimum Shift Keying)変調においては、位相変化の正負による2値の変化により変調信号を作り出すため、変調信号は振幅成分を持たない。このことから、GSMシステムに用いられる高周波電力増幅器は、電力振幅を再現する必要がなく、線形増幅器又は非線形増幅器のどちらでも使用可能である。一般的には、高効率が得られる非線形増幅器が用いられる。このように、無線通信で使用される高周波電力増幅器は、用いる変調方式によって異なる。   On the other hand, in GMSK (Gaussian filtered Minimum Shift Keying) modulation used in GSM (Global System for Mobile Communications), a modulation signal generates an amplitude component by changing a binary value due to the positive / negative phase change. do not have. Therefore, the high frequency power amplifier used in the GSM system does not need to reproduce the power amplitude, and can be used as either a linear amplifier or a nonlinear amplifier. In general, a nonlinear amplifier capable of obtaining high efficiency is used. As described above, the high-frequency power amplifier used in wireless communication differs depending on the modulation method used.

周知のように、高周波電力増幅器においては、利得圧縮量を大きくすることで高効率化が行え、さらに高調波周波数の整合を行うことにより、さらなる効率改善が可能である。しかし、この効率を効果的に改善させるための最適な条件は、高周波電力増幅器の出力電力の制御方法や、高周波電力増幅器が線形増幅器であるか非線形増幅器であるか、によって異なる。   As is well known, high-frequency power amplifiers can be improved in efficiency by increasing the amount of gain compression, and further improved in efficiency by matching harmonic frequencies. However, the optimum conditions for effectively improving this efficiency differ depending on the method for controlling the output power of the high-frequency power amplifier and whether the high-frequency power amplifier is a linear amplifier or a nonlinear amplifier.

例えば、非特許文献1には、高利得圧縮時の効率は、2次高調波を短絡しかつ3次高調波を開放したF級増幅器よりも、2次高調波を開放しかつ3次高調波を短絡した逆F級増幅器の方が高い、と報告されている。また、非特許文献2には、1dB利得圧縮時の効率は、アイドル電流が多いとF級増幅器よりも逆F級増幅器の方が高く、アイドル電流が少ないと逆F級増幅器よりもF級増幅器の方が高い、と報告されている。このように、高周波電力増幅器では、通信システムに応じて、高調波の整合条件を最適に調整することで、高効率化を行うことが可能である。   For example, in Non-Patent Document 1, the efficiency at high gain compression is such that the second harmonic is opened and the third harmonic is released compared with a class F amplifier that short-circuits the second harmonic and opens the third harmonic. It is reported that an inverse class F amplifier with a short circuit is higher. Non-Patent Document 2 discloses that the efficiency at the time of 1 dB gain compression is higher for an inverse class F amplifier than a class F amplifier when the idle current is large, and when the idle current is small, the efficiency of the class F amplifier is higher than that of an inverse class F amplifier. Is reported to be higher. As described above, the high-frequency power amplifier can achieve high efficiency by optimally adjusting the harmonic matching conditions according to the communication system.

GSMシステムにおいては、高効率な非線形動作の高周波電力増幅器が使用され、その出力電力の制御方法には2つの方法が用いられている。第1の方法は、トランジスタのベース電圧を制御することにより、電力利得を可変して出力電力を調整する方法である。第2の方法は、トランジスタのコレクタ電圧を制御することにより、電力利得を可変して出力電力を調整する方法である。   In the GSM system, a high-efficiency nonlinear high-frequency power amplifier is used, and two methods are used for controlling the output power. The first method is a method of adjusting the output power by changing the power gain by controlling the base voltage of the transistor. The second method is a method of adjusting the output power by varying the power gain by controlling the collector voltage of the transistor.

この第1の方法では、出力電力がベース電圧に対して対数的に変化するため、ベース電圧に対する出力電力の感度が大きくなり、出力電力のコントロールが困難となる。一方、第2の方法では、出力電力がコレクタ電圧に対して一次関数的に変化するため、出力電力のコントロールが容易である。   In the first method, since the output power changes logarithmically with respect to the base voltage, the sensitivity of the output power with respect to the base voltage increases, and it becomes difficult to control the output power. On the other hand, in the second method, since the output power changes in a linear function with respect to the collector voltage, the output power can be easily controlled.

図9は、上記第2の方法を用いた高周波電力増幅器101の基本的な回路構成例を示す図である。
この高周波電力増幅器101は、電力利得を大きくするために2つのトランジスタ102及び103を多段接続する。通常、後段側トランジスタ103は、増幅する電力が大きいので素子サイズが大きい。このため、後段側トランジスタ103は、前段側トランジスタ102よりも寄生容量等が大きく、前段側トランジスタ102に比べてインピーダンスが低い。このようなことから、トランジスタを多段接続する場合は、前段側トランジスタ102のコレクタと後段側トランジスタ103のベースとのインピーダンスを整合するための段間整合回路104が設けられる。
FIG. 9 is a diagram showing a basic circuit configuration example of the high-frequency power amplifier 101 using the second method.
This high-frequency power amplifier 101 connects two transistors 102 and 103 in multiple stages in order to increase the power gain. Usually, the rear stage side transistor 103 has a large element size because of the large power to be amplified. For this reason, the rear-stage transistor 103 has a larger parasitic capacitance or the like than the front-stage transistor 102 and has a lower impedance than the front-stage transistor 102. For this reason, when transistors are connected in multiple stages, an interstage matching circuit 104 is provided for matching the impedances of the collector of the front-stage transistor 102 and the base of the rear-stage transistor 103.

この段間整合回路104の構成には、図10に示した接地されたインダクタLpと直列接続された容量Csとからなるハイパスフィルタ型、又は図11に示した接地された容量Cpと直列接続されたインダクタLsとからなるローパスフィルタ型が用いられる。しかし、段間整合回路104は、インピーダンス整合に加えて、前段側トランジスタ102のコレクタと後段側トランジスタ103のベースとに、それぞれバイアスを供給する必要があり、かつ、これらのバイアスの直流成分を分離する必要がある。   The interstage matching circuit 104 has a high-pass filter type composed of a grounded inductor Lp and a capacitor Cs connected in series shown in FIG. 10, or is connected in series with a grounded capacitor Cp shown in FIG. A low-pass filter type including the inductor Ls is used. However, the interstage matching circuit 104 needs to supply biases to the collector of the front-stage transistor 102 and the base of the rear-stage transistor 103 in addition to impedance matching, and separates the DC components of these biases. There is a need to.

このため、ローパスフィルタ型の構成では、高周波信号とトランジスタを駆動するための直流電源とを分離するために、バイアス供給を行う伝送ラインやインダクタ等のインピーダンス変換素子が新たに必要となる。さらに、前段側トランジスタ102のコレクタと後段側トランジスタ103のベースとを分離するために、直列接続された容量が必要となり、回路規模が大きくなる。   For this reason, in the low-pass filter type configuration, an impedance conversion element such as a transmission line for supplying a bias and an inductor is newly required to separate the high-frequency signal from the DC power source for driving the transistor. Furthermore, in order to separate the collector of the front-stage transistor 102 and the base of the rear-stage transistor 103, a series-connected capacitor is required, which increases the circuit scale.

一方、ハイパスフィルタ型の構成では、インダクタLpを容量を介して接地することによりバイアス供給が可能であり、バイアス分離は直列接続された容量Csにより行うことが可能である。このため、インピーダンス変換素子が不要であり、小型化設計を容易に行うことができる。このことから、通常はハイパスフィルタ型の構成が好まれる。図12は、このハイパスフィルタ型の段間整合回路104を用いた従来の高周波電力増幅器101の構成例を示す図である。図12では、インダクタL1(=Lp)が容量C1を介して接地され、容量C2(=Cs)によって前段側トランジスタ102のコレクタと後段側トランジスタ103のベースとが直流的に分離される。
井上他、「F級及び逆F級増幅器の解析」、信学技報(TECHNICAL REPORT OF IEICE)、ED2000−231、MW2000−180、ICD2000−191(2001−01) 「F級及び逆F級増幅器の効率比較」、電子情報通信学会エレクトロニクスソサイエティ大会(C−10−13)、2004年
On the other hand, in the high-pass filter type configuration, it is possible to supply a bias by grounding the inductor Lp via a capacitor, and bias separation can be performed by a capacitor Cs connected in series. For this reason, an impedance conversion element is unnecessary and a miniaturization design can be performed easily. For this reason, a high-pass filter type configuration is usually preferred. FIG. 12 is a diagram showing a configuration example of a conventional high-frequency power amplifier 101 using the high-pass filter type interstage matching circuit 104. In FIG. 12, the inductor L1 (= Lp) is grounded via the capacitor C1, and the collector of the front-stage transistor 102 and the base of the rear-stage transistor 103 are galvanically separated by the capacitor C2 (= Cs).
Inoue et al., “Analysis of Class F and Inverse Class F Amplifiers”, TECHNICICAL REPORT OF IEICE, ED2000-231, MW2000-180, ICD2000-191 (2001-01) "Comparison of efficiency between class F and inverse class F amplifiers", IEICE Electronics Society Conference (C-10-13), 2004

しかしながら、ハイパスフィルタ型で構成した段間整合回路104は、段間整合回路104の内部における高調波信号の反射が小さく、高調波信号の大半を通過させるという特性を有する。このため、高調波信号のインピーダンスは、段間整合回路104でインピーダンス整合されることなく、前段側トランジスタ102の高調波負荷インピーダンス特性は、後段側トランジスタ103の高調波負荷インピーダンス特性と等しくなる。よって、高調波信号のインピーダンスは、後段側トランジスタ103の低いインピーダンスとなり、基本波信号のインピーダンスは、前段側トランジスタ102の高いインピーダンスとなる。   However, the interstage matching circuit 104 configured as a high-pass filter type has a characteristic that the reflection of the harmonic signal in the interstage matching circuit 104 is small and most of the harmonic signal passes therethrough. For this reason, the impedance of the harmonic signal is not impedance-matched by the interstage matching circuit 104, and the harmonic load impedance characteristic of the front stage side transistor 102 becomes equal to the harmonic load impedance characteristic of the rear stage side transistor 103. Therefore, the impedance of the harmonic signal is a low impedance of the rear stage side transistor 103, and the impedance of the fundamental wave signal is a high impedance of the front stage side transistor 102.

図13は、ハイパスフィルタ型構成の段間整合回路104を用いた従来の高周波電力増幅器101における、前段側トランジスタ102の出力電力−効率特性を示す図である。図13において、破線が、ベース電圧を制御した場合の出力電力と効率との関係を示し、実線が、コレクタ電圧を制御した場合の出力電力と効率との関係を示している。この図13に示すように、ベース電圧を制御した場合には効率は徐々に低下していくが、コレクタ電圧を制御した場合には急峻に効率が低下する領域が存在することがわかる。この原因について、図14及び図15を用いて説明する。   FIG. 13 is a diagram showing output power-efficiency characteristics of the front-stage transistor 102 in the conventional high-frequency power amplifier 101 using the interstage matching circuit 104 having a high-pass filter type configuration. In FIG. 13, the broken line indicates the relationship between output power and efficiency when the base voltage is controlled, and the solid line indicates the relationship between output power and efficiency when the collector voltage is controlled. As shown in FIG. 13, the efficiency gradually decreases when the base voltage is controlled, but there is a region where the efficiency decreases sharply when the collector voltage is controlled. The cause of this will be described with reference to FIGS.

図14は、ハイパスフィルタ型構成の段間整合回路104を用いた従来の高周波電力増幅器101における、入力電力−出力電力特性を示す図である。図14の横軸は入力電力を、縦軸は出力電力を示している。複数の特性ラインV1〜V6は、複数のコレクタ電圧における、高周波電力増幅器の入力電力に対する出力電力の特性を示した入出力特性である。特性ラインV1が最もコレクタ電圧が高く、特性ラインV2、V3、V4、V5、V6の順にコレクタ電圧は小さくなる。コレクタ電圧を制御する方法では、高周波電力増幅器101に入力される送信信号の入力電力が一定であり、コレクタ電圧を調整することで破線に示したラインを沿って出力電力が調整される。このとき、入出力特性は、コレクタ電圧が小さい領域では過度の利得圧縮状態であることが確認できる。   FIG. 14 is a diagram showing input power-output power characteristics in the conventional high-frequency power amplifier 101 using the interstage matching circuit 104 having a high-pass filter type configuration. The horizontal axis in FIG. 14 indicates input power, and the vertical axis indicates output power. The plurality of characteristic lines V1 to V6 are input / output characteristics indicating characteristics of output power with respect to input power of the high-frequency power amplifier at a plurality of collector voltages. The characteristic line V1 has the highest collector voltage, and the collector voltage decreases in the order of the characteristic lines V2, V3, V4, V5, and V6. In the method of controlling the collector voltage, the input power of the transmission signal input to the high frequency power amplifier 101 is constant, and the output power is adjusted along the line indicated by the broken line by adjusting the collector voltage. At this time, it can be confirmed that the input / output characteristics are in an excessive gain compression state in a region where the collector voltage is small.

図15は、ハイパスフィルタ型構成の段間整合回路104を用いた従来の高周波電力増幅器101における、前段側トランジスタ102の入力電力−効率特性を示す図である。図15の横軸は入力電力を、縦軸は前段側トランジスタ102の効率を示している。複数の特性ラインV1〜V4は、複数のコレクタ電圧における、高周波電力増幅器の入力電力に対する効率を示している。特性ラインV1が最もコレクタ電圧が高く、特性ラインV2、V3、V4の順にコレクタ電圧は小さくなる。   FIG. 15 is a diagram showing the input power-efficiency characteristics of the front-stage transistor 102 in the conventional high-frequency power amplifier 101 using the interstage matching circuit 104 having a high-pass filter type configuration. In FIG. 15, the horizontal axis indicates the input power, and the vertical axis indicates the efficiency of the pre-stage transistor 102. A plurality of characteristic lines V1 to V4 indicate the efficiency with respect to the input power of the high-frequency power amplifier at a plurality of collector voltages. The characteristic line V1 has the highest collector voltage, and the collector voltage decreases in the order of the characteristic lines V2, V3, and V4.

図15において、入力電力を大きくしていくと、図14で示した入出力特性より過度の利得圧縮状態となることで急峻に効率が低下していることが確認できる。また、このような特性を示した場合においては、入力電力を破線のラインの値に固定してコレクタ電圧を制御すると、図13で示した効率が急峻に低下する特性となる。   In FIG. 15, when the input power is increased, it can be confirmed that the efficiency is sharply reduced due to an excessive gain compression state from the input / output characteristics shown in FIG. Further, in the case where such a characteristic is shown, if the collector voltage is controlled while the input power is fixed to the value of the broken line, the efficiency shown in FIG. 13 sharply decreases.

それ故に、本発明の目的は、コレクタ電圧を制御する方式において、効率低下を抑制しつつ出力電力の調整を行うことが可能な高周波電力増幅器を提供することである。   Therefore, an object of the present invention is to provide a high frequency power amplifier capable of adjusting output power while suppressing a decrease in efficiency in a system for controlling a collector voltage.

本発明は、非線形増幅を行うトランジスタを多段に接続した高周波電力増幅器に向けられている。そして、上記目的を達成するために、本発明の高周波電力増幅器は、ベースに信号を入力する前段側トランジスタと、コレクタから信号を出力する後段側トランジスタと、前段側トランジスタのコレクタと後段側トランジスタのベースとを接続する段間整合回路とを少なくとも備え、段間整合回路を、ハイパスフィルタ回路と、2次高調波信号の通過位相を15度以上とするインピーダンス変換素子とで構成する。   The present invention is directed to a high-frequency power amplifier in which transistors for nonlinear amplification are connected in multiple stages. In order to achieve the above object, a high-frequency power amplifier according to the present invention includes a front-stage transistor that inputs a signal to a base, a rear-stage transistor that outputs a signal from a collector, a collector of the front-stage transistor, and a rear-stage transistor. An interstage matching circuit that connects to the base is provided at least, and the interstage matching circuit includes a high-pass filter circuit and an impedance conversion element that sets the passing phase of the second harmonic signal to 15 degrees or more.

典型的には、インピーダンス変換素子に、伝送ライン、インダクタ、又はインダクタと容量とを並列接続した回路が用いられる。   Typically, a transmission line, an inductor, or a circuit in which an inductor and a capacitor are connected in parallel is used as the impedance conversion element.

上記本発明によれば、トランジスタのコレクタ電圧を制御して出力電力の調整を行う非線形増幅トランジスタの電力負荷効率の低下を抑制することができる。   According to the present invention, it is possible to suppress a reduction in power load efficiency of a nonlinear amplification transistor that adjusts the output power by controlling the collector voltage of the transistor.

以下、図面を参照して、本発明の実施の形態を詳細に説明する。
図1は、本発明の一実施形態に係る高周波電力増幅器1の概略構成を示す図である。図1において、本実施形態の高周波電力増幅器1は、前段側トランジスタ2、後段側トランジスタ3、及び前段側トランジスタ2と後段側トランジスタ3とを接続する段間整合回路4を備える。段間整合回路4は、ハイパスフィルタ型の回路であり、伝送ラインm1及びm2と、容量C1及びC2とで構成される。
Hereinafter, embodiments of the present invention will be described in detail with reference to the drawings.
FIG. 1 is a diagram showing a schematic configuration of a high-frequency power amplifier 1 according to an embodiment of the present invention. In FIG. 1, the high-frequency power amplifier 1 of the present embodiment includes a front-stage transistor 2, a rear-stage transistor 3, and an interstage matching circuit 4 that connects the front-stage transistor 2 and the rear-stage transistor 3. The interstage matching circuit 4 is a high-pass filter type circuit, and includes transmission lines m1 and m2 and capacitors C1 and C2.

前段側トランジスタ2は、ベースに高周波信号を入力し、増幅した高周波信号をコレクタから出力する。前段側トランジスタ2のエミッタは、接地されている。前段側トランジスタ2のコレクタから出力される増幅後の高周波信号は、伝送ラインm2及び容量C2を介して、後段側トランジスタ3のベースに入力される。伝送ラインm2と容量C2との接続点には、伝送ラインm1を介してコレクタバイアスが供給される。コレクタバイアスが印加される伝送ラインm1の一方端子は、容量C1を介して接地されている。後段側トランジスタ3のベースには、ベースバイアスが供給される。後段側トランジスタ3は、ベースに入力した増幅後の高周波信号をさらに増幅した後、コレクタから出力する。後段側トランジスタ3のエミッタは、接地されている。   The pre-stage transistor 2 inputs a high frequency signal to the base and outputs the amplified high frequency signal from the collector. The emitter of the pre-stage transistor 2 is grounded. The amplified high-frequency signal output from the collector of the pre-stage transistor 2 is input to the base of the post-stage transistor 3 via the transmission line m2 and the capacitor C2. A collector bias is supplied to the connection point between the transmission line m2 and the capacitor C2 via the transmission line m1. One terminal of the transmission line m1 to which the collector bias is applied is grounded via the capacitor C1. A base bias is supplied to the base of the rear stage side transistor 3. The post-stage transistor 3 further amplifies the amplified high frequency signal input to the base, and then outputs it from the collector. The emitter of the rear stage side transistor 3 is grounded.

本発明は、増幅効率の低下を抑制するために、高調波インピーダンスを調整する伝送ラインm2を、段間整合回路4に設けたことを特徴とする。この伝送ラインm2は、段間整合回路4の内部における2次高調波信号の反射及び通過を制御する機能を有し、好ましくは2次高調波信号の通過位相が15度以上となるライン長で形成される。
この伝送ラインm2を設けることによって生じる効果を、図2〜図4をさらに参照して説明する。
The present invention is characterized in that a transmission line m2 for adjusting harmonic impedance is provided in the interstage matching circuit 4 in order to suppress a decrease in amplification efficiency. This transmission line m2 has a function of controlling the reflection and passage of the second harmonic signal inside the interstage matching circuit 4, and preferably has a line length such that the passage phase of the second harmonic signal is 15 degrees or more. It is formed.
The effects produced by providing this transmission line m2 will be described with further reference to FIGS.

図2は、段間整合回路4に通過位相を20度とする伝送ラインm2を設けた場合の、高周波電力増幅器1における前段側トランジスタ2の入力電力−効率特性を示す図である。図2において、横軸は、前段側トランジスタ2の入力電力を示し、縦軸は、前段側トランジスタ2の効率を示している。複数の特性ラインV1〜V4は、複数のコレクタ電圧における、高周波電力増幅器1の入力電力に対する効率を示している。特性ラインV1が最もコレクタ電圧が高く、特性ラインV2、V3、V4の順にコレクタ電圧は小さくなる。
このように、伝送ラインm2を設けた場合でも入力電力が増加した場合には効率の低下が生じるが、従来(図15)に比べて効率の低下が緩やかに変化する。
FIG. 2 is a diagram showing the input power-efficiency characteristic of the front-stage transistor 2 in the high-frequency power amplifier 1 when the interstage matching circuit 4 is provided with a transmission line m2 having a passing phase of 20 degrees. In FIG. 2, the horizontal axis represents the input power of the front-stage transistor 2, and the vertical axis represents the efficiency of the front-stage transistor 2. The plurality of characteristic lines V1 to V4 indicate the efficiency with respect to the input power of the high-frequency power amplifier 1 at a plurality of collector voltages. The characteristic line V1 has the highest collector voltage, and the collector voltage decreases in the order of the characteristic lines V2, V3, and V4.
As described above, even when the transmission line m2 is provided, the efficiency is lowered when the input power is increased, but the efficiency is gradually changed as compared with the conventional case (FIG. 15).

図3は、段間整合回路4に通過位相を20度とする伝送ラインm2を設けた場合の、高周波電力増幅器1における前段側トランジスタ2の出力電力−効率特性を示す図である。図3において、破線が、従来の伝送ラインm2がない段間整合回路104(図12)を用いた場合の前段側トランジスタ2の出力電力と効率との関係(図13の実線と同じ)を示し、実線が、本発明の伝送ラインm2がある段間整合回路4を用いた場合の前段側トランジスタ2の出力電力と効率との関係を示している。なお、入力電力は固定している。
このように、伝送ラインm2がある場合は、従来よりも効率は改善され、急峻に効率が低下する領域がなくなる。
FIG. 3 is a diagram showing the output power-efficiency characteristics of the front-stage transistor 2 in the high-frequency power amplifier 1 when the interstage matching circuit 4 is provided with a transmission line m2 having a passing phase of 20 degrees. In FIG. 3, the broken line shows the relationship between the output power and efficiency of the front-stage transistor 2 (same as the solid line in FIG. 13) when the interstage matching circuit 104 (FIG. 12) without the conventional transmission line m2 is used. The solid line shows the relationship between the output power and the efficiency of the pre-stage transistor 2 when the interstage matching circuit 4 having the transmission line m2 of the present invention is used. The input power is fixed.
Thus, when there is the transmission line m2, the efficiency is improved as compared with the conventional case, and there is no region where the efficiency drops sharply.

図4は、伝送ラインm2の通過位相と効率低下率との関係を示した図である。図4において、横軸は、伝送ラインm2の2次高調波信号の通過位相を示し、縦軸は、前段側トランジスタ2のコレクタに与えられる最大電圧時の効率と[最大電圧/2]時の効率との比を示している。
このように、2次高調波信号の通過位相が大きくなるほど効率の低下は抑制され、15度以上においてほぼ一定になる。
FIG. 4 is a diagram showing the relationship between the passing phase of the transmission line m2 and the efficiency reduction rate. In FIG. 4, the horizontal axis indicates the passing phase of the second harmonic signal of the transmission line m2, and the vertical axis indicates the efficiency at the time of the maximum voltage given to the collector of the front-stage transistor 2 and the maximum voltage / 2. The ratio to the efficiency is shown.
Thus, as the passing phase of the second harmonic signal increases, the decrease in efficiency is suppressed and becomes substantially constant at 15 degrees or more.

段間整合回路4の他の構成例としては、図5〜図7に示す構成が考えられる。
図5は、段間整合回路4の伝送ラインm1をインダクタL1に代えた構成である。図6は、段間整合回路4の伝送ラインm1及びm2をインダクタL1及びL2に、それぞれ代えた構成である。図7は、段間整合回路4の伝送ラインm1をインダクタL1に、伝送ラインm2をインダクタL3と容量C3との並列回路に、それぞれ代えた構成である。これらのどの構成を用いても、図1の構成と同等の効果を得ることができる。
As other configuration examples of the interstage matching circuit 4, the configurations shown in FIGS.
FIG. 5 shows a configuration in which the transmission line m1 of the interstage matching circuit 4 is replaced with an inductor L1. FIG. 6 shows a configuration in which the transmission lines m1 and m2 of the interstage matching circuit 4 are replaced with inductors L1 and L2, respectively. FIG. 7 shows a configuration in which the transmission line m1 of the interstage matching circuit 4 is replaced with an inductor L1, and the transmission line m2 is replaced with a parallel circuit of an inductor L3 and a capacitor C3. Whichever configuration is used, the same effect as that of the configuration of FIG. 1 can be obtained.

また、図8に示すように、前段側トランジスタ2のベースに入力回路10を、後段側トランジスタ3のコレクタに出力回路20を、それぞれ設けてもよい。なお、入力回路10は、1段以上のトランジスタで構成された高周波電力増幅器であってもよい。   In addition, as shown in FIG. 8, the input circuit 10 may be provided at the base of the front-side transistor 2, and the output circuit 20 may be provided at the collector of the rear-side transistor 3. Note that the input circuit 10 may be a high frequency power amplifier composed of one or more stages of transistors.

なお、各図に示した高周波電力増幅器1は一例であり、本発明の回路構成を限定するものではない。上述したように、2次高調波信号の通過位相を15度以上とするインピーダンス変換素子を、段間整合回路4のいずれかの場所に設けることで、同様の効果を得ることができる。   The high-frequency power amplifier 1 shown in each drawing is an example and does not limit the circuit configuration of the present invention. As described above, the same effect can be obtained by providing an impedance conversion element in which the passing phase of the second harmonic signal is 15 degrees or more in any place of the interstage matching circuit 4.

本発明の高周波電力増幅器は、高周波信号の電力増幅等に利用可能であり、特にトランジスタのコレクタ電圧を制御して出力電力の調整を行う非線形増幅トランジスタの電力負荷効率の低下を抑制したい場合等に有用である。   The high-frequency power amplifier of the present invention can be used for power amplification of a high-frequency signal, particularly when it is desired to suppress a decrease in power load efficiency of a nonlinear amplification transistor that adjusts output power by controlling the collector voltage of the transistor. Useful.

本発明の一実施形態に係る高周波電力増幅器1の概略構成を示す図The figure which shows schematic structure of the high frequency power amplifier 1 which concerns on one Embodiment of this invention. 高周波電力増幅器1における前段側トランジスタ2の入力電力−効率特性の一例を示す図The figure which shows an example of the input power-efficiency characteristic of the front | former stage side transistor 2 in the high frequency power amplifier 1 高周波電力増幅器1における前段側トランジスタ2の出力電力−効率特性の一例を示す図The figure which shows an example of the output power-efficiency characteristic of the front | former stage side transistor 2 in the high frequency power amplifier 1 伝送ラインm2の通過位相と効率低下率との関係を示した図The figure which showed the relationship between the passage phase of transmission line m2, and an efficiency fall rate 本発明の一実施形態に係る他の高周波電力増幅器1の概略構成を示す図The figure which shows schematic structure of the other high frequency power amplifier 1 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る他の高周波電力増幅器1の概略構成を示す図The figure which shows schematic structure of the other high frequency power amplifier 1 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る他の高周波電力増幅器1の概略構成を示す図The figure which shows schematic structure of the other high frequency power amplifier 1 which concerns on one Embodiment of this invention. 本発明の一実施形態に係る他の高周波電力増幅器1の概略構成を示す図The figure which shows schematic structure of the other high frequency power amplifier 1 which concerns on one Embodiment of this invention. 高周波電力増幅器101の基本的な回路構成例を示す図The figure which shows the basic circuit structural example of the high frequency power amplifier 101 ハイパスフィルタ型の段間整合回路104の構成例を示す図The figure which shows the structural example of the high-pass filter type interstage matching circuit 104 ローパスフィルタ型の段間整合回路104の構成例を示す図The figure which shows the structural example of the low-pass filter type interstage matching circuit 104. ハイパスフィルタ型の段間整合回路104を用いた従来の高周波電力増幅器101の構成例を示す図The figure which shows the structural example of the conventional high frequency power amplifier 101 using the high pass filter type interstage matching circuit 104. 従来の高周波電力増幅器101における前段側トランジスタ102の出力電力−効率特性の一例を示す図The figure which shows an example of the output power-efficiency characteristic of the front | former stage side transistor 102 in the conventional high frequency power amplifier 101 従来の高周波電力増幅器101における前段側トランジスタ102の入力電力−出力電力特性の一例を示す図The figure which shows an example of the input power-output power characteristic of the front | former stage side transistor 102 in the conventional high frequency power amplifier 101 従来の高周波電力増幅器101における前段側トランジスタ102の入力電力−効率特性の一例を示す図The figure which shows an example of the input power-efficiency characteristic of the front | former stage side transistor 102 in the conventional high frequency power amplifier 101

符号の説明Explanation of symbols

1、101 高周波電力増幅器
2、3、102、103 トランジスタ
4、104 段間整合回路
10 入力回路
20 出力回路
C1〜C3、Cp、Cs 容量
L1〜L3、Lp、Ls インダクタ
m1、m2 伝送ライン
DESCRIPTION OF SYMBOLS 1,101 High frequency power amplifier 2, 3, 102, 103 Transistor 4, 104 Interstage matching circuit 10 Input circuit 20 Output circuit C1-C3, Cp, Cs Capacitance L1-L3, Lp, Ls Inductor m1, m2 Transmission line

Claims (4)

非線形増幅を行うトランジスタを多段に接続した高周波電力増幅器であって、
ベースに信号を入力する前段側トランジスタと、
コレクタから信号を出力する後段側トランジスタと、
前記前段側トランジスタのコレクタと前記後段側トランジスタのベースとを接続する段間整合回路とを少なくとも備え、
前記段間整合回路が、
ハイパスフィルタ回路と、
2次高調波信号の通過位相を15度以上とするインピーダンス変換素子とを含むことを特徴とする、高周波電力増幅器。
A high-frequency power amplifier in which transistors for nonlinear amplification are connected in multiple stages,
A pre-stage transistor that inputs a signal to the base;
A rear-stage transistor that outputs a signal from the collector;
An interstage matching circuit connecting at least a collector of the front side transistor and a base of the rear side transistor;
The interstage matching circuit is
A high-pass filter circuit;
A high-frequency power amplifier comprising: an impedance conversion element that sets a passing phase of a second harmonic signal to 15 degrees or more.
前記インピーダンス変換素子が、伝送ラインであることを特徴とする、請求項1に記載の高周波電力増幅器。   The high-frequency power amplifier according to claim 1, wherein the impedance conversion element is a transmission line. 前記インピーダンス変換素子が、インダクタであることを特徴とする、請求項1に記載の高周波電力増幅器。   The high-frequency power amplifier according to claim 1, wherein the impedance conversion element is an inductor. 前記インピーダンス変換素子が、インダクタと容量とを並列接続した回路であることを特徴とする、請求項1に記載の高周波電力増幅器。   The high-frequency power amplifier according to claim 1, wherein the impedance conversion element is a circuit in which an inductor and a capacitor are connected in parallel.
JP2006338934A 2005-12-22 2006-12-15 Radio frequency power amplifier Pending JP2007195158A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006338934A JP2007195158A (en) 2005-12-22 2006-12-15 Radio frequency power amplifier

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005369503 2005-12-22
JP2006338934A JP2007195158A (en) 2005-12-22 2006-12-15 Radio frequency power amplifier

Publications (1)

Publication Number Publication Date
JP2007195158A true JP2007195158A (en) 2007-08-02

Family

ID=38450447

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006338934A Pending JP2007195158A (en) 2005-12-22 2006-12-15 Radio frequency power amplifier

Country Status (1)

Country Link
JP (1) JP2007195158A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595236A (en) * 1991-03-29 1993-04-16 Matsushita Electric Ind Co Ltd Power module
JP2000312122A (en) * 1999-04-27 2000-11-07 Fujitsu Quantum Devices Ltd High frequency input matching circuit device, high frequency output matching circuit device and semiconductor integrated circuit
JP2002164753A (en) * 2000-11-29 2002-06-07 Mitsubishi Electric Corp High frequency power amplifier

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0595236A (en) * 1991-03-29 1993-04-16 Matsushita Electric Ind Co Ltd Power module
JP2000312122A (en) * 1999-04-27 2000-11-07 Fujitsu Quantum Devices Ltd High frequency input matching circuit device, high frequency output matching circuit device and semiconductor integrated circuit
JP2002164753A (en) * 2000-11-29 2002-06-07 Mitsubishi Electric Corp High frequency power amplifier

Similar Documents

Publication Publication Date Title
JP5958483B2 (en) Power amplification module
US9906193B2 (en) Power amplifier for amplification of an input signal into an output signal
CN103036517A (en) Data bit (dB) linear variable gain amplifier
US9444419B2 (en) Boosted differential class H amplifier
US7468636B2 (en) Radio frequency power amplifier
CN104716910B (en) cascode amplifier
CN113037237A (en) Power amplifying circuit
CN100495913C (en) DC bias cancel circuit
TWI442786B (en) Speaker system and speaker amplifier circuit
US20180131331A1 (en) Power amplification module
CN108206674B (en) Doherty amplifier with defected ground structure
JP2007195158A (en) Radio frequency power amplifier
JP2009118254A (en) High-frequency signal output circuit
CN106656082A (en) Multistage amplifier circuit
CN209358502U (en) A kind of circuit structure of the harmonics restraint improving amplifier and three rank sections of output
JP2016201787A (en) Power Amplifier Module
KR101691418B1 (en) Apparatus and method for maximizing performance of peaking amplifier in doherty amplifier
US7816980B2 (en) Audio power amplifier using virtual ground and method of processing signal in the audio power amplifier
US11652452B2 (en) Wideband power amplifier arrangement
JP2006093857A (en) Distortion compensation circuit
US9479119B2 (en) Amplifier circuit and operation method thereof
US20230077479A1 (en) High-efficiency amplifier architecture with de-gain stage
JP2005236866A (en) High frequency power amplifier
JP2007259253A (en) Power amplifier
JP2011004174A (en) High frequency power amplifier and radio communication apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101227

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110826

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20111114