JP2007194548A - Method and system for verifying end point - Google Patents

Method and system for verifying end point Download PDF

Info

Publication number
JP2007194548A
JP2007194548A JP2006013668A JP2006013668A JP2007194548A JP 2007194548 A JP2007194548 A JP 2007194548A JP 2006013668 A JP2006013668 A JP 2006013668A JP 2006013668 A JP2006013668 A JP 2006013668A JP 2007194548 A JP2007194548 A JP 2007194548A
Authority
JP
Japan
Prior art keywords
detection
lot
end point
endpoint
wafer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2006013668A
Other languages
Japanese (ja)
Inventor
Masaki Ito
正喜 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2006013668A priority Critical patent/JP2007194548A/en
Publication of JP2007194548A publication Critical patent/JP2007194548A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method and a system for verifying an end point in which "erroneous detection of end point" can be discovered from a dispersion in required end point detection times. <P>SOLUTION: A method for processing a plurality of wafers belonging to a predetermined lot one by one uses an ashing device 1 comprising an end point detection function, and then verifies a required detection time of an end point detected for each wafer with the processing for the unit of a lot. This method includes a step of determining a difference between a maximum value and a minimum value of the required detection time within the lot, and determining presence/absence of abnormality in the detection of the end point within the lot based on the difference (S4, S5). If a wafer which is processed incompletely because of erroneous detection of end point is present within a lot, its presence becomes clear, thereby preventing the wafer from flowing to the next step. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、エンドポイント検証方法及びエンドポイント検証システムに関し、特に、「エンドポイントの誤検出」をエンドポイントの検出所要時間のばらつきで発見するようにした技術に関する。   The present invention relates to an endpoint verification method and an endpoint verification system, and more particularly to a technique for detecting “endpoint false detection” based on variations in endpoint detection time.

ウエーハプロセス工程においては、フォトリソグラフィー技術によるレジストパターンの形成が行われる。レジストパターンは、下地層のエッチングの際のマスクやイオン注入時のマスクとして用いられる。また、マスクして使用した後のレジストパターンは、例えば酸素プラズマなどを利用したアッシング処理によってウエーハ上から除去される。
多くの場合、アッシング処理は枚葉式で行われ、ウエーハ毎にエンドポイントを検出することによってその処理を終了するようになっている。エンドポイントの検出は、例えばウエーハからの反射光の波長変化を監視することによって行うなど種々の方法があり、それらは周知の通りである(例えば、特許文献1、2参照。)。
In the wafer process step, a resist pattern is formed by a photolithography technique. The resist pattern is used as a mask for etching the base layer and a mask for ion implantation. Further, the resist pattern after being used as a mask is removed from the wafer by, for example, an ashing process using oxygen plasma or the like.
In many cases, the ashing process is performed in a single wafer mode, and the process is terminated by detecting an end point for each wafer. There are various methods for detecting the end point, for example, by monitoring the wavelength change of the reflected light from the wafer, and these are well known (see, for example, Patent Documents 1 and 2).

また、アッシング処理を開始してからその処理を終了する(即ち、エンドポイントを検出する)までのプロセスタイムは、使用する装置のチャンバ内の状態や、ウエーハ表面を覆うレジストパターンの状態等によって異なる。例えば、レジストパターンをアッシングすると生成物が発生し、これらはチャンバ内のプラズマ生成用の電極等に付着してしまう。このため、処理数の累積に伴って電極等が徐々に劣化し、プロセスタイムは長くなる傾向がある。
特開平10−163176号公報 特開平5−291188号公報
In addition, the process time from the start of the ashing process to the end of the process (that is, detecting the end point) varies depending on the state in the chamber of the apparatus to be used, the state of the resist pattern covering the wafer surface, and the like. . For example, when the resist pattern is ashed, products are generated, and these adhere to the plasma generating electrode in the chamber. For this reason, as the number of treatments accumulates, the electrodes and the like gradually deteriorate, and the process time tends to become longer.
Japanese Patent Laid-Open No. 10-163176 Japanese Patent Laid-Open No. 5-291188

ところで、レジストパターンは、ウエーハ表面の下地層上にフォトレジストを塗布するレジスト塗布工程と、塗布されたフォトレジストにフォトマスクのパターンを転写する露光工程と、露光済みのフォトレジストに現像液を滴下して潜在パターンを顕在化させる現像工程とを経て形成される。レジスト塗布工程ではフォトレジストの塗布処理にスピンコータが用いられ、その塗布方法の特徴からフォトレジストの膜厚は基本的には均一となっている。但し、下地層の凹凸を反映したり、レジスト塗布工程で突発的に異常が発生したりして、フォトレジストの膜厚が不均一となってしまう場合もある。   By the way, the resist pattern consists of a resist coating process for applying a photoresist on the underlayer on the wafer surface, an exposure process for transferring a photomask pattern to the applied photoresist, and a developer applied dropwise to the exposed photoresist. Then, it is formed through a development process that reveals the latent pattern. In the resist coating process, a spin coater is used for the photoresist coating process, and the film thickness of the photoresist is basically uniform due to the characteristics of the coating method. However, the film thickness of the photoresist may become non-uniform due to reflection of irregularities in the underlayer or sudden occurrence of abnormality in the resist coating process.

フォトレジストの膜厚が不均一であると、現像工程と露光工程とを経て形成されるレジストパターンの膜厚も不均一となる可能性が高い。そして、アッシング工程で、偶然にもレジストパターンのうちの膜厚が局所的に小さい箇所で反射光の波長変化を監視した場合には、エンドポイントを異常に早く検出(即ち、誤検出)してしまい、ウエーハ上の他の箇所でレジストパターンが残っているにも関わらず、アッシング処理を終了してしまうことがあった。   If the film thickness of the photoresist is non-uniform, there is a high possibility that the film thickness of the resist pattern formed through the development process and the exposure process will also be non-uniform. In the ashing process, when the wavelength change of the reflected light is monitored at a location where the film thickness of the resist pattern is locally small by accident, the endpoint is detected abnormally early (that is, erroneously detected). As a result, the ashing process may end even though the resist pattern remains at other locations on the wafer.

ここで、「エンドポイントの誤検出」はそれほど多く発生するものではなく、その発生頻度は多くても数十ロットに1ロット程度の割合、それも1ロット内でウエーハ数枚程度の割合である。発生頻度は少ないと言える。だが、「エンドポイントの誤検出」によってアッシング処理を不完全なまま終了してしまった場合には、その後のウエーハ洗浄工程で洗浄機をフォトレジストで汚染してしまう可能性がある。   Here, “endpoint misdetection” does not occur so much, and the frequency of occurrence is at most about one lot per several tens of lots, which is also about several wafers within one lot. . It can be said that the frequency of occurrence is low. However, if the ashing process is terminated incomplete due to “endpoint detection error”, the cleaning machine may be contaminated with photoresist in the subsequent wafer cleaning process.

このようなレジスト汚染の問題を解決するために、本発明者は、エンドポイントの検出所要時間に上限管理値(UCL)と下限管理値(LCL)とを設け、検出所要時間がLCLを下回る、又はUCLを上回ったときを「エンドポイントの誤検出」と判断する方法を検討した。しかし、アッシング装置には処理数の累積に伴ってプロセスタイムが徐々に長くなる傾向があり、その傾向があるがゆえに、アッシング装置にはエンドポイント検出機能を持たせている。つまり、エンドポイント検出機能を持たせた枚葉式処理装置では、通常、プロセスタイムの変動幅が大きい。それゆえ、この方法では、UCLとLCLとの幅を広く設定せざるを得ず、「エンドポイントの誤検出」が生じてもその異常値はUCLとLCLとの間に入ることがほとんどであり、「エンドポイントの誤検出」をほとんど発見することはできなかった。   In order to solve such a problem of resist contamination, the present inventor provides an upper limit management value (UCL) and a lower limit management value (LCL) for the endpoint detection required time, and the detection required time is less than the LCL. Alternatively, a method for determining when the value exceeds UCL as “false detection of endpoint” was examined. However, the ashing device has a tendency that the process time gradually increases as the number of processes is accumulated. Therefore, the ashing device has an endpoint detection function. That is, in a single wafer processing apparatus provided with an end point detection function, the fluctuation range of the process time is usually large. Therefore, in this method, the width between UCL and LCL must be set wide, and even if "endpoint misdetection" occurs, the abnormal value is almost between UCL and LCL. , "Endpoint misdetection" could hardly be found.

そこで、本発明は、このような従来の技術における未解決の課題に着目してなされたものであって、「エンドポイントの誤検出」をエンドポイントの検出所要時間のばらつきで発見するようにしたエンドポイント検証方法及びエンドポイント検証システムの提供を目的とする。   Therefore, the present invention has been made paying attention to such an unresolved problem in the conventional technology, and “endpoint detection error” is discovered by variation in the time required for detection of the endpoint. An object is to provide an endpoint verification method and an endpoint verification system.

〔発明1〜3〕 上記目的を達成するために、発明1のエンドポイント検証方法は、所定のロットに属する複数枚のウエーハをエンドポイント検出機能を備えた枚葉式処理装置を用いて1枚ずつ処理した後で、当該処理に伴い前記ウエーハ毎に検出されたエンドポイントの検出所要時間を前記ロット単位で検証する方法であって、前記ロット内で前記検出所要時間の最大値と最小値との差分を求める工程と、前記差分に基づいて前記ロット内での前記エンドポイントの検出に異常が有るか否かを判断する工程と、を含むことを特徴とするものである。 [Invention 1-3] In order to achieve the above object, the endpoint verification method of Invention 1 uses a single wafer processing apparatus having an endpoint detection function for a plurality of wafers belonging to a predetermined lot. In this method, the required time for detection of the endpoint detected for each wafer in accordance with the processing is verified for each lot, and the maximum and minimum values of the required time for detection in the lot And a step of determining whether or not there is an abnormality in detection of the end point in the lot based on the difference.

ここで、「エンドポイント検出機能を備えた枚葉式処理装置」としては、例えばドライエッチング装置やアッシング装置等が挙げられる。また、「エンドポイントの検出所要時間」とは、1枚のウエーハに対して枚葉式処理を開始してから当該ウエーハにおいてエンドポイント(終点)を検出するに至るまでの時間のことである。本発明者は、「エンドポイントの誤検出」はその発生頻度が少なく、発生頻度は多くてもロット内でウエーハ数枚程度の割合であるという点に着目し、「エンドポイントの誤検出」をエンドポイントの検出所要時間のばらつきで発見することを考え付いた。   Here, examples of the “single wafer processing apparatus having an endpoint detection function” include a dry etching apparatus and an ashing apparatus. The “end point detection time” is the time from the start of single wafer processing to one wafer until the end point (end point) is detected on the wafer. The present inventor noted that “endpoint false detection” occurs less frequently, and the occurrence frequency is at most about a few wafers in a lot, and “endpoint false detection” is performed. I came up with the idea of finding the end point detection time variation.

発明2のエンドポイント検証方法は、発明1のエンドポイント検証方法において、前記エンドポイントの検出に異常が有るか否かを判断する工程では、前記差分が前記所定の値よりも大きい場合には前記ロット内で前記エンドポイントの検出に異常が有ると判断し、そうでない場合には前記ロット内で前記エンドポイントの検出に異常は無いと判断する、ことを特徴とするものである。   In the endpoint verification method of the invention 2, in the endpoint verification method of the invention 1, in the step of determining whether or not there is an abnormality in the detection of the endpoint, when the difference is larger than the predetermined value, It is determined that there is an abnormality in the detection of the end point in the lot, and otherwise, it is determined that there is no abnormality in the detection of the end point in the lot.

発明3のエンドポイント検証方法は、発明1又は発明2のエンドポイント検証方法において、前記エンドポイントの検出に異常が有ると判断した場合に、異常を通知する工程、を含むことを特徴とするものである。
発明1〜3のエンドポイント検証方法によれば、エンドポイントを誤検出して枚葉処理を不完全な状態で終了したウエーハがロット内に存在する場合に、その存在が明らかとなるので、当該ウエーハの次工程への流出を防止することができる。例えば、フォトレジストが取りきれていない可能性のあるウエーハをアッシング工程で止めて、洗浄工程へ流さないようにすることができるので、洗浄機のレジスト汚染を防止することができる。
The endpoint verification method of the invention 3 is characterized in that, in the endpoint verification method of the invention 1 or 2, the step of notifying the abnormality when it is determined that the detection of the endpoint is abnormal is included. It is.
According to the end point verification methods of the inventions 1 to 3, when there is a wafer in the lot in which the end point is erroneously detected and the single wafer processing is completed in an incomplete state, its existence becomes clear. Outflow of the wafer to the next process can be prevented. For example, wafers that may not have been completely stripped of photoresist can be stopped in the ashing process so as not to flow into the cleaning process, so that resist contamination of the cleaning machine can be prevented.

〔発明4〕 発明4のエンドポイント検証システムは、所定のロットに属する複数枚のウエーハをエンドポイント検出機能を備えた枚葉式処理装置を用いて1枚ずつ処理した後で、当該処理に伴い前記ウエーハ毎に検出されたエンドポイントの検出所要時間を前記ロット単位で検証するシステムであって、前記ロット内で前記検出所要時間の最大値と最小値との差分を求める手段と、前記差分に基づいて前記ロット内での前記エンドポイントの検出に異常が有るか否かを判断する手段と、を含むことを特徴とするものである。 [Invention 4] The endpoint verification system according to the invention 4 includes processing a plurality of wafers belonging to a predetermined lot one by one using a single-wafer processing apparatus having an endpoint detection function. A system for verifying the required detection time of an endpoint detected for each wafer in units of lots, a means for obtaining a difference between a maximum value and a minimum value of the required detection time in the lot, and the difference And a means for judging whether or not there is an abnormality in the detection of the end point in the lot.

このような構成であれば、エンドポイントを誤検出して枚葉処理を不完全な状態で終了したウエーハがロット内に存在する場合に、その存在が明らかとなるので、当該ウエーハの次工程への流出を防止することができる。   With such a configuration, when there is a wafer in the lot in which the end point is erroneously detected and the single wafer processing is completed in an incomplete state, the existence is clarified, so that the next process of the wafer is performed. Can be prevented from flowing out.

以下、本発明の実施の形態を図面を参照しながら説明する。
(1)第1実施形態
図1は本発明の実施の形態に係るエンドポイント検証方法を示すフローチャートである。この第1実施形態では、図1に示すフローチャートを、図2に示すアッシング装置1と、コントローラ3及びコンピュータ10を用いて実行する場合について説明する。
Embodiments of the present invention will be described below with reference to the drawings.
(1) First Embodiment FIG. 1 is a flowchart showing an endpoint verification method according to an embodiment of the present invention. In the first embodiment, a case where the flowchart shown in FIG. 1 is executed using the ashing device 1 shown in FIG. 2, the controller 3, and the computer 10 will be described.

まず始めに、図1のステップS1では、エンドポイント検出機能を備えた枚葉式のアッシング装置1において、例えば1ロット25枚のウエーハを1枚ずつアッシング処理する。アッシング装置1における全ての処理はコントローラ3によって制御され、コントローラ3の制御下でアッシング装置1のエンドポイント検出機能がエンドポイントを検出することによって、1枚のウエーハに対するアッシング処理を終了するようになっている。ここでは最初に、例えば、ロット内でのIDナンバ(#)が1であるウエーハ(以下、「ウエーハ#1」と表記する。)に対してアッシング処理を行う。   First, in step S1 of FIG. 1, in the single-wafer ashing apparatus 1 having an end point detection function, for example, 25 wafers per lot are subjected to ashing processing one by one. All processes in the ashing apparatus 1 are controlled by the controller 3, and the ashing process for one wafer is ended when the end point detection function of the ashing apparatus 1 detects the end point under the control of the controller 3. ing. Here, first, for example, an ashing process is performed on a wafer whose ID number (#) in the lot is 1 (hereinafter referred to as “wafer # 1”).

次に、図1のステップS2では、ウエーハ#1のエンドポイントの検出所要時間をコントローラ3が記録する。例えば、図2に示すアッシング装置1においてウエーハ#1のアッシング処理が開始されると、コントローラ3は時間の計測を開始し、エンドポイントを検出すると時間の計測を終了する。そして、コントローラ3は、計測した時間に基づいて、エンドポイントの検出所要時間に関するデータを作成し、そのデータをコントローラ3内部の記憶装置(例えば、RAM)に格納する。   Next, in step S2 of FIG. 1, the controller 3 records the time required for detecting the endpoint of wafer # 1. For example, when the ashing process for wafer # 1 is started in the ashing apparatus 1 shown in FIG. 2, the controller 3 starts measuring time, and ends the time measurement when an end point is detected. Then, the controller 3 creates data related to the endpoint detection required time based on the measured time, and stores the data in a storage device (for example, RAM) inside the controller 3.

次に、図1のステップS3で、1ロット全てのアッシング処理が終了したか否かをコントローラ3が判断する。1ロット全て(即ち、ウエーハ#1〜25)のアッシング処理とそのデータの記録とが終了した場合にはステップS4へ進む。また、そうでない場合にはステップS1へ戻り、ステップS1〜S3を繰り返し行う。このようにして、1ロット全て(即ち、ウエーハ#1〜25)のアッシング処理と、図3に示すように、そのデータの記録とを行う。   Next, in step S3 in FIG. 1, the controller 3 determines whether or not the ashing process for all the lots has been completed. When the ashing process for all the lots (that is, wafers # 1 to 25) and the recording of the data are completed, the process proceeds to step S4. Otherwise, the process returns to step S1, and steps S1 to S3 are repeated. In this way, the ashing process for all the lots (that is, wafers # 1 to 25) is performed, and the data is recorded as shown in FIG.

ステップS4では、ロット内でのエンドポイントの検出所要時間の最大値と最小値とを特定し、そのレンジ(差分)を算出する。最大値及び最小値の特定と、そのレンジの計算は、例えばエンドポイント検証用のコンピュータ10が行う。図2に示すように、このコンピュータ10はコントローラ3と有線又は無線を介して接続している。コンピュータ10は例えばCPUと、ハードディスク等で構成されており、クリーンルーム内に配置されている。ステップS4では、ロット内の検出所要時間に関するデータ(図3参照。)はコントローラ3からコンピュータ10に送られ、コンピュータ10のハードディスクに格納される。そして、コンピュータ10のCPUが、ハードディスクに格納されたデータに基づいて、最大値及び最小値の特定と、そのレンジの計算を行う。   In step S4, the maximum value and the minimum value of the time required for detecting the endpoint in the lot are specified, and the range (difference) is calculated. The maximum value and the minimum value are specified and the range is calculated, for example, by the endpoint verification computer 10. As shown in FIG. 2, the computer 10 is connected to the controller 3 via a wired or wireless connection. The computer 10 is composed of, for example, a CPU and a hard disk, and is arranged in a clean room. In step S4, data relating to the required detection time in the lot (see FIG. 3) is sent from the controller 3 to the computer 10 and stored in the hard disk of the computer 10. Then, the CPU of the computer 10 specifies the maximum value and the minimum value and calculates the range based on the data stored in the hard disk.

次に、図1のステップS5では、ロット内の検出所要時間の全てが管理値に入っており、且つレンジが所定値以下か否か(即ち、規格内か否か)をコンピュータ10が判断する。ここで、管理値及び所定値は、ユーザが経験等に基づいて任意に設定可能な数値である。
図4(A)及び(B)は、図1のステップS5で規格内と判断する場合の一例を示す図である。図4(A)及び(B)の横軸はロット内でのエンドポイントの検出所要時間であり、縦軸は処理数(即ち、ウエーハの枚数)である。図4(A)及び(B)に示すように、この例では、エンドポイントの検出所要時間について、十分にマージンを持って上限管理値(UCL)と下限管理値(LCL)とがそれぞれ設定されている。図4(A)及び(B)に示すように、ロット内での検出所要時間の全てがLCLとUCLとの間にあり、且つそのレンジが所定値以下(レンジ≦所定値)の場合には、図1のステップS5で、検出所要時間は規格内にあり、エンドポイントの検出に異常は無いと判断して、ステップS6へ進む。
Next, in step S5 of FIG. 1, the computer 10 determines whether or not all of the required detection times in the lot are included in the management value and the range is equal to or less than a predetermined value (that is, whether the range is within the standard). . Here, the management value and the predetermined value are numerical values that can be arbitrarily set by the user based on experience and the like.
FIGS. 4A and 4B are diagrams illustrating an example when it is determined that the standard is satisfied in step S <b> 5 of FIG. 1. 4A and 4B, the horizontal axis represents the time required to detect an end point within a lot, and the vertical axis represents the number of processes (that is, the number of wafers). As shown in FIGS. 4A and 4B, in this example, the upper limit management value (UCL) and the lower limit management value (LCL) are set with sufficient margins for the time required for endpoint detection. ing. As shown in FIGS. 4 (A) and 4 (B), when the detection required time in the lot is all between LCL and UCL and the range is less than or equal to a predetermined value (range ≦ predetermined value) In step S5 of FIG. 1, it is determined that the required detection time is within the standard and there is no abnormality in the detection of the endpoint, and the process proceeds to step S6.

図1のステップS6では、コンピュータ10がそのモニタ画面11に、例えば、ロットIDと、当該ロットに属する各ウエーハ#1〜25の検出所要時間と、これら検出所要時間の最大値及び最小値と、そのレンジと、そして検証結果として例えば「OK」の文字とを表示する。
図5(A)及び(B)は、図1のステップS5で規格外と判断する場合の一例を示す図である。図5(A)及び(B)の横軸及び縦軸と、UCL、CL、LCLについては図4(A)及び(B)と同様である。図5(A)及び(B)に示すように、レンジが所定値よりも大きい(レンジ>所定値)場合には、図1のステップS5で、検出所要時間は規格外にあり、エンドポイントの検出に異常があると判断して、ステップS7へ進む。また、LCLを下回る、又はUCLを上回るデータがロット内で1つ以上存在する場合も、規格外でエンドポイントの検出に異常があると判断してステップS7へ進む。
In step S6 of FIG. 1, the computer 10 displays on its monitor screen 11, for example, the lot ID, the required time for detecting each wafer # 1 to 25 belonging to the lot, the maximum value and the minimum value of the required time for detection, The range and a character “OK”, for example, are displayed as a verification result.
FIGS. 5A and 5B are diagrams illustrating an example when it is determined that the standard is out of step S5 in FIG. The horizontal and vertical axes in FIGS. 5A and 5B and UCL, CL, and LCL are the same as those in FIGS. 4A and 4B. As shown in FIGS. 5A and 5B, when the range is larger than the predetermined value (range> predetermined value), in step S5 of FIG. It is determined that there is an abnormality in detection, and the process proceeds to step S7. Also, if there is one or more data in the lot that is below the LCL or above the UCL, it is determined that there is an abnormality in endpoint detection outside the standard, and the process proceeds to step S7.

ステップS7では、コンピュータ10がそのモニタ画面11に、例えば、ロットIDと、当該ロットに属する各ウエーハ#1〜25の検出所要時間と、これら検出所要時間の最大値及び最小値と、そのレンジと、そして検証結果として例えば「NG」の文字とを表示する。さらに、「NG」(即ち、エンドポイントの検出異常)を周囲に知らせるために、コンピュータ10に接続しているスピーカ13から警報音を発生させる。ステップS6又はステップS7を行った後、図1のフローチャートを終了する。   In step S7, the computer 10 displays on the monitor screen 11, for example, the lot ID, the detection required times of the wafers # 1 to # 25 belonging to the lot, the maximum and minimum values of the detection required times, and the ranges thereof. For example, “NG” is displayed as the verification result. Further, an alarm sound is generated from the speaker 13 connected to the computer 10 in order to inform the surroundings of “NG” (ie, end point detection abnormality). After performing Step S6 or Step S7, the flowchart of FIG. 1 is terminated.

このように、本発明の第1実施形態によれば、エンドポイントを誤検出してアッシング処理を不完全な状態で終了したウエーハがロット内に存在する場合に、その存在をロット内におけるエンドポイントの検出所要時間のばらつきで発見する。エンドポイントの検出異常が明らかとなった場合には、当該ウエーハの進捗を止めてアッシング処理をやり直したり、或いは当該ウエーハを廃棄したりできるので、例えば次の洗浄工程で使用される洗浄機のレジスト汚染を防止することができる。   As described above, according to the first embodiment of the present invention, when there is a wafer in the lot in which the end point is erroneously detected and the ashing process is completed in an incomplete state, the existence of the wafer in the lot is determined. It is discovered by the variation in the detection time. If the detection error of the endpoint becomes clear, the progress of the wafer can be stopped and the ashing process can be restarted, or the wafer can be discarded. For example, the resist of the cleaning machine used in the next cleaning process Contamination can be prevented.

この第1実施形態では、アッシング装置1が本発明の「枚葉式処理装置」に対応している。また、ステップS4でコンピュータ10によって実現されるレンジ算出機能(工程)が本発明の「最大値と最小値との差分を求める手段」に対応し、ステップS5でコンピュータ10によって実現される規格内か否かの判断機能(工程)が本発明の「エンドポイントの検出に異常が有るか否かを判断する手段」に対応している。   In the first embodiment, the ashing device 1 corresponds to the “single wafer processing device” of the present invention. In addition, the range calculation function (process) realized by the computer 10 in step S4 corresponds to the “means for obtaining the difference between the maximum value and the minimum value” of the present invention, and is within the standard realized by the computer 10 in step S5. The determination function (process) of whether or not corresponds to “means for determining whether or not there is an abnormality in the detection of the end point” of the present invention.

(2)第2実施形態
図6は、図1のフローチャートを実行するアッシング装置1と、コントローラ3及び工程管理システム50の構成例を示す概念図である。図6において、図2と同一の機能を有する部分には同一の符号を付し、その詳細な説明は省略する。
この第2実施形態では、工程管理システム50が、図2に示したコンピュータ10の代わりに、ステップS4〜S7の各処理を行う。
この工程管理システム50は、例えばクリーンルーム外に配置された複数台のコンピュータ20で構成されており、各コンピュータ20はクリーンルーム内の各製造装置(アッシング装置1を含む)や、搬送装置等と有線又は無線で接続されている。各コンピュータ20は、図2に示したコンピュータ10と同様に、例えばCPUと、ハードディスク等で構成されており、クリーンルーム内の各製造装置、搬送装置の稼動状況やロットの進捗状況を管理する機能を有する。
(2) Second Embodiment FIG. 6 is a conceptual diagram showing a configuration example of the ashing device 1, the controller 3, and the process management system 50 that execute the flowchart of FIG. 6, parts having the same functions as those in FIG. 2 are denoted by the same reference numerals, and detailed description thereof is omitted.
In the second embodiment, the process management system 50 performs each process of steps S4 to S7 instead of the computer 10 shown in FIG.
The process management system 50 includes, for example, a plurality of computers 20 arranged outside the clean room, and each computer 20 is wired or connected to each manufacturing apparatus (including the ashing apparatus 1), a transfer apparatus, and the like in the clean room. Connected wirelessly. As with the computer 10 shown in FIG. 2, each computer 20 is composed of, for example, a CPU and a hard disk, etc., and has a function of managing the operating status of each manufacturing apparatus and transfer device in the clean room and the progress status of the lot. Have.

この第2実施形態では、図1のステップS6で、工程管理システム50が少なくとも1台以上のコンピュータ20のモニタ画面21に、例えば、ロットIDと、当該ロットに属する各ウエーハ#1〜25の検出所要時間と、これら検出所要時間の最大値及び最小値と、そのレンジと、そして検証結果として例えば「OK」の文字とを表示させる。
一方、図1のステップS7では、工程管理システム50が、少なくとも1台以上のコンピュータ20のモニタ画面21に、例えば、ロットIDと、当該ロットに属する各ウエーハ#1〜25の検出所要時間と、これら検出所要時間の最大値及び最小値と、そのレンジと、そして検証結果として例えば「NG」の文字とを表示させる。さらに、ステップS7では、工程管理システム50が、NGと判断されたロットの進捗(即ち、次工程への流動)を止めると共に、NGを発生させたアッシング装置1を使用禁止の状態にする。そして、工程管理システム50は、コンピュータ20と接続しているスピーカ等から警報音を発生させたり、NGの発生を知らせるメールを関係者(作業者、エンジニア等)へ配信したりして、エンドポイントの検出異常を知らせる。
In the second embodiment, in step S6 of FIG. 1, the process management system 50 detects, for example, the lot ID and the wafers # 1 to # 25 belonging to the lot on the monitor screen 21 of at least one computer 20. The required time, the maximum and minimum values of the required detection time, the range thereof, and the characters “OK”, for example, are displayed as the verification result.
On the other hand, in step S7 of FIG. 1, the process management system 50 displays on the monitor screen 21 of at least one computer 20, for example, the lot ID and the required time for detection of each wafer # 1-25 belonging to the lot, The maximum value and the minimum value of the detection required time, the range thereof, and the character “NG”, for example, are displayed as the verification result. Further, in step S7, the process management system 50 stops the progress of the lot determined to be NG (that is, the flow to the next process), and disables the ashing apparatus 1 that has generated NG. Then, the process management system 50 generates an alarm sound from a speaker or the like connected to the computer 20, or distributes an e-mail notifying the occurrence of NG to a related person (operator, engineer, etc.) Informs of abnormal detection.

このような構成であれば、フォトレジストが取りきれていない可能性のあるウエーハをアッシング工程で止めて、次の洗浄工程へ流さないようにすることができるので、洗浄機のレジスト汚染を防止することができる。
この第2実施形態では、ステップS4で工程管理システム50によって実現されるレンジ算出機能(工程)が本発明の「最大値と最小値との差分を求める手段」に対応し、ステップS5で工程管理システム50によって実現される規格内か否かの判断機能(工程)が本発明の「エンドポイントの検出に異常が有るか否かを判断する手段」に対応している。その他の対応関係は第1実施形態と同様である。
With such a configuration, it is possible to stop wafers that may not have been completely stripped of photoresist in the ashing process so that they do not flow to the next cleaning process, thus preventing resist contamination of the cleaning machine. be able to.
In the second embodiment, the range calculation function (process) realized by the process management system 50 in step S4 corresponds to the “means for obtaining the difference between the maximum value and the minimum value” of the present invention, and the process management in step S5. The function (process) for determining whether or not the standard is realized by the system 50 corresponds to “means for determining whether or not there is an abnormality in the detection of the end point” of the present invention. Other correspondence is the same as that of the first embodiment.

本発明の実施の形態に係るエンドポイント検証方法を示すフローチャート。The flowchart which shows the endpoint verification method which concerns on embodiment of this invention. 図1のフローチャートを実現する装置の構成例(第1実施形態)を示す図。The figure which shows the structural example (1st Embodiment) of the apparatus which implement | achieves the flowchart of FIG. エンドポイントの検出所要時間に関するデータの一例を示す図。The figure which shows an example of the data regarding the detection required time of an endpoint. 図1のステップS5で規格内と判断する場合の一例を示す図。The figure which shows an example in the case of determining within the specification by step S5 of FIG. 図1のステップS5で規格外と判断する場合の一例を示す図。The figure which shows an example in the case of judging non-standard in step S5 of FIG. 図1のフローチャートを実現する装置の構成例(第2実施形態)を示す図。The figure which shows the structural example (2nd Embodiment) of the apparatus which implement | achieves the flowchart of FIG.

符号の説明Explanation of symbols

1 アッシング装置、3 コントローラ、10、20 コンピュータ、11、21 モニタ画面、13 スピーカ、50 工程管理システム   1 ashing device, 3 controller, 10, 20 computer, 11, 21 monitor screen, 13 speaker, 50 process management system

Claims (4)

所定のロットに属する複数枚のウエーハをエンドポイント検出機能を備えた枚葉式処理装置を用いて1枚ずつ処理した後で、当該処理に伴い前記ウエーハ毎に検出されたエンドポイントの検出所要時間を前記ロット単位で検証する方法であって、
前記ロット内で前記検出所要時間の最大値と最小値との差分を求める工程と、
前記差分に基づいて前記ロット内での前記エンドポイントの検出に異常が有るか否かを判断する工程と、を含むことを特徴とするエンドポイント検証方法。
After processing a plurality of wafers belonging to a predetermined lot one by one using a single wafer processing apparatus having an end point detection function, the time required for detecting the end points detected for each wafer in accordance with the processing Is a method for verifying in units of lots,
Obtaining a difference between a maximum value and a minimum value of the time required for detection in the lot;
Determining whether or not there is an abnormality in the detection of the end point in the lot based on the difference.
前記エンドポイントの検出に異常が有るか否かを判断する工程では、
前記差分が前記所定の値よりも大きい場合には前記ロット内で前記エンドポイントの検出に異常が有ると判断し、そうでない場合には前記ロット内で前記エンドポイントの検出に異常は無いと判断する、ことを特徴とする請求項1に記載のエンドポイント検証方法。
In the step of determining whether there is an abnormality in the detection of the endpoint,
If the difference is greater than the predetermined value, it is determined that there is an abnormality in the detection of the end point in the lot. Otherwise, it is determined that there is no abnormality in the detection of the end point in the lot. The endpoint verification method according to claim 1, wherein:
前記エンドポイントの検出に異常が有ると判断した場合に、異常を通知する工程、を含むことを特徴とする請求項1又は請求項2に記載のエンドポイント検証方法。   The endpoint verification method according to claim 1, further comprising a step of notifying an abnormality when it is determined that an abnormality is detected in the detection of the endpoint. 所定のロットに属する複数枚のウエーハをエンドポイント検出機能を備えた枚葉式処理装置を用いて1枚ずつ処理した後で、当該処理に伴い前記ウエーハ毎に検出されたエンドポイントの検出所要時間を前記ロット単位で検証するシステムであって、
前記ロット内で前記検出所要時間の最大値と最小値との差分を求める手段と、
前記差分に基づいて前記ロット内での前記エンドポイントの検出に異常が有るか否かを判断する手段と、を含むことを特徴とするエンドポイント検証システム。
After processing a plurality of wafers belonging to a predetermined lot one by one using a single wafer processing apparatus having an end point detection function, the time required for detecting the end points detected for each wafer in accordance with the processing Is a system for verifying in units of lots,
Means for obtaining a difference between a maximum value and a minimum value of the required detection time in the lot;
Means for determining whether there is an abnormality in the detection of the end point in the lot based on the difference.
JP2006013668A 2006-01-23 2006-01-23 Method and system for verifying end point Withdrawn JP2007194548A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006013668A JP2007194548A (en) 2006-01-23 2006-01-23 Method and system for verifying end point

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006013668A JP2007194548A (en) 2006-01-23 2006-01-23 Method and system for verifying end point

Publications (1)

Publication Number Publication Date
JP2007194548A true JP2007194548A (en) 2007-08-02

Family

ID=38449977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006013668A Withdrawn JP2007194548A (en) 2006-01-23 2006-01-23 Method and system for verifying end point

Country Status (1)

Country Link
JP (1) JP2007194548A (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283935A (en) * 1988-05-11 1989-11-15 Tokyo Electron Ltd Semiconductor manufacturing apparatus
JPH11288921A (en) * 1998-04-01 1999-10-19 Hitachi Ltd Plasma treatment endpoint detecting method and device, and semiconductor device manufacturing method and device using the endpoint detecting method and device
JP2000114237A (en) * 1998-10-02 2000-04-21 Seiko Epson Corp Method of producing semiconductor device and semiconductor producing apparatus
JP2002149222A (en) * 2000-11-08 2002-05-24 Mitsubishi Electric Corp Managing quality method and system for production line for product
JP2002231695A (en) * 2001-01-31 2002-08-16 Sony Corp Determination method of termination point in plasma treatment

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01283935A (en) * 1988-05-11 1989-11-15 Tokyo Electron Ltd Semiconductor manufacturing apparatus
JPH11288921A (en) * 1998-04-01 1999-10-19 Hitachi Ltd Plasma treatment endpoint detecting method and device, and semiconductor device manufacturing method and device using the endpoint detecting method and device
JP2000114237A (en) * 1998-10-02 2000-04-21 Seiko Epson Corp Method of producing semiconductor device and semiconductor producing apparatus
JP2002149222A (en) * 2000-11-08 2002-05-24 Mitsubishi Electric Corp Managing quality method and system for production line for product
JP2002231695A (en) * 2001-01-31 2002-08-16 Sony Corp Determination method of termination point in plasma treatment

Similar Documents

Publication Publication Date Title
JP5503564B2 (en) Abnormality determination system for processing apparatus and abnormality determination method thereof
JP4527652B2 (en) Exposure condition setting method, substrate processing apparatus, and computer program
EP3144963B1 (en) Method of measuring a gas introducing hole provided in an electrode for a plasma etching device, electrode regeneration method, plasma etching device, and display method for a gas introducing hole state distribution diagram
JP5629770B2 (en) Method, apparatus and program storage medium for predicting etch rate uniformity for plasma chamber verification
TW201640556A (en) Estimation of lifetime remaining for a consumable-part in a semiconductor manufacturing chamber
US20100332013A1 (en) Methods and apparatus to predict etch rate uniformity for qualification of a plasma chamber
KR100274957B1 (en) Method and system for semiconductor wafer fabrication process real-time in-situ supervision
US7010374B2 (en) Method for controlling semiconductor processing apparatus
JP2007194548A (en) Method and system for verifying end point
KR20060120438A (en) Technology of detecting abnormal operation of plasma process
JP2006278547A (en) Failure detection system, failure detection method, and failure detection program, and manufacturing method of semiconductor device
JP2006019622A (en) Substrate processing apparatus
JP2009010233A (en) Manufacturing apparatus, and device manufacturing method
US6254398B1 (en) Method for initiating a helium alarm particle detector in a dry etching system prior to initiation of the etching process
US20100093115A1 (en) Etch tool process indicator method and apparatus
CN114093785B (en) Substrate structure for monitoring micro-etching risk and monitoring method
KR20110068914A (en) Etch tool process indicator method and apparatus
KR20060002177A (en) Measuring apparatus of particle in semiconductor manufacturing equipment and measuring method thereof
KR100816193B1 (en) Method of examining exposure process for semiconductor device fabrication
KR100560817B1 (en) Method for confirming loaded/unloaded wafer state
TWI308371B (en)
JP2009010090A (en) Semiconductor manufacturing apparatus and manufacturing method of semiconductor device
JP2002353085A (en) System and method for controlling semiconductor manufacturing equipment
KR20060076820A (en) Apparatus for monitoring wafer and machine having the same
JP2007012778A (en) Certifying method of medicinal solution and manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20081126

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Effective date: 20110325

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20111011

Free format text: JAPANESE INTERMEDIATE CODE: A131

A761 Written withdrawal of application

Effective date: 20111201

Free format text: JAPANESE INTERMEDIATE CODE: A761