JP2007194262A - Defect judging system and substrate processing system - Google Patents

Defect judging system and substrate processing system Download PDF

Info

Publication number
JP2007194262A
JP2007194262A JP2006008686A JP2006008686A JP2007194262A JP 2007194262 A JP2007194262 A JP 2007194262A JP 2006008686 A JP2006008686 A JP 2006008686A JP 2006008686 A JP2006008686 A JP 2006008686A JP 2007194262 A JP2007194262 A JP 2007194262A
Authority
JP
Japan
Prior art keywords
defect
information
unit
inspection
determination
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006008686A
Other languages
Japanese (ja)
Inventor
Kazuhito Horiuchi
一仁 堀内
Toshihiko Tanaka
利彦 田中
Original Assignee
Olympus Corp
オリンパス株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Olympus Corp, オリンパス株式会社 filed Critical Olympus Corp
Priority to JP2006008686A priority Critical patent/JP2007194262A/en
Publication of JP2007194262A publication Critical patent/JP2007194262A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a defect judging system and a substrate processing system with which abnormality in a manufacturing process is detected in an early stage of production, deterioration of an amount of production can be suppressed to be minimum and yield in the manufacturing process can be improved. <P>SOLUTION: A defect cycle estimator in single object 32 and a defect cycle estimator in a plurality of objects 34 estimate periodicity of a defect in the object of inspection with statistical hypothesis to defect information based on defect information on features of the individual defects, picture information on the object of inspection and information on the object of inspection. A manufacturing process abnormality judging part 35 judges abnormality of the manufacture process based on an estimated result. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、LCD(Liquid Crystal Display)やPDP(Plasma Display Panel)等のFPD(Flat Panel Display)基板や半導体ウェハのような基板を被検査対象とした検査を行い、その検査で発見された欠陥に基づいて製造工程の異常有無の判定を行う欠陥判定システムに関する。また、本発明は、製造工程で使用される製造装置の処理条件を、欠陥判定システムによる判定の結果に基づいて管理する基板処理システムにも関する。   The present invention performs inspections on FPD (Flat Panel Display) substrates such as LCD (Liquid Crystal Display) and PDP (Plasma Display Panel) and substrates such as semiconductor wafers, and defects found in the inspection. The present invention relates to a defect determination system that determines whether or not a manufacturing process is abnormal based on the above. The present invention also relates to a substrate processing system that manages processing conditions of a manufacturing apparatus used in a manufacturing process based on a determination result by a defect determination system.
一般に半導体ウェハや液晶ガラス基板等を用いた製造の前工程では、シリコンまたはガラスからなる基板上に、成膜層を介してパターン化したレジストを設けたものが形成される。図34(a)〜(g)は、半導体製造の前工程を示している。以下、図34を参照し、半導体製造の前工程で行われる処理を説明する。半導体ウェハ901(図34(a))の表面上に酸化膜(SiO)を形成し、この酸化膜上にシリコン窒化膜の薄膜902を堆積する(図34(b))。続いて、フォトリソグラフィ工程に移り、シリコン窒化膜の薄膜902の表面上にフォトレジスト(感光性樹脂)903の薄膜を塗布する(図34(c))。この際、コータ(塗布機)によってフォトレジストの液をシリコン窒化膜の薄膜902の表面上に滴下し、半導体ウェハ901を高速回転することにより、シリコン窒化膜の薄膜902の表面上にフォトレジスト903の薄膜を塗布する。 In general, in the pre-manufacturing process using a semiconductor wafer, a liquid crystal glass substrate, or the like, a substrate in which a patterned resist is formed on a substrate made of silicon or glass through a film formation layer is formed. FIGS. 34A to 34G show a pre-process for manufacturing a semiconductor. Hereinafter, with reference to FIG. 34, processing performed in a pre-process of semiconductor manufacturing will be described. An oxide film (SiO 2 ) is formed on the surface of the semiconductor wafer 901 (FIG. 34A), and a silicon nitride thin film 902 is deposited on the oxide film (FIG. 34B). Subsequently, the process proceeds to a photolithography process, and a thin film of photoresist (photosensitive resin) 903 is applied on the surface of the thin film 902 of silicon nitride film (FIG. 34C). At this time, a photoresist solution is dropped onto the surface of the silicon nitride thin film 902 by a coater (coating machine), and the semiconductor wafer 901 is rotated at a high speed, whereby the photoresist 903 is formed on the surface of the silicon nitride thin film 902. Apply a thin film.
続いて、ステッパなどの露光機において、フォトマスク基板(以下、マスクと省略する)904を通して紫外線を半導体ウェハ901上のフォトレジスト903に照射する(図34(d))。これにより、マスク904に描かれた半導体パターンがフォトレジスト903に転写(露光)される。続いて、現像を行うことにより、露光部のフォトレジスト903を溶剤により溶かして、未露光部のレジストパターン903aを残す(ポジ型)(図34(e))。逆に、露光部のフォトレジスト903を残し、未露光部のレジストパターン903aを溶かすのがネガ型である。   Subsequently, in an exposure machine such as a stepper, the photoresist 903 on the semiconductor wafer 901 is irradiated with ultraviolet rays through a photomask substrate (hereinafter abbreviated as “mask”) 904 (FIG. 34D). As a result, the semiconductor pattern drawn on the mask 904 is transferred (exposed) to the photoresist 903. Subsequently, development is performed to dissolve the photoresist 903 in the exposed portion with a solvent, leaving a resist pattern 903a in the unexposed portion (positive type) (FIG. 34 (e)). On the other hand, the negative type is to leave the photoresist 903 in the exposed portion and dissolve the resist pattern 903a in the unexposed portion.
現像が終了すると、半導体ウェハ901の表面上に形成されたレジストパターン903aの外観検査が行われる。検査後、半導体ウェハ901の表面上に残ったレジストパターン903aをマスクにして、半導体ウェハ901の表面上の酸化膜とシリコン窒化膜とが連続的に選択除去(エッチング)される(図34(f))。続いて、半導体ウェハ901の表面上のレジストパターン903aがアッシングにより除去される(レジスト剥離)(図34(g))。続いて、半導体ウェハ901の洗浄が行われ、不純物が取り除かれる。   When the development is completed, an appearance inspection of the resist pattern 903a formed on the surface of the semiconductor wafer 901 is performed. After the inspection, using the resist pattern 903a remaining on the surface of the semiconductor wafer 901 as a mask, the oxide film and the silicon nitride film on the surface of the semiconductor wafer 901 are successively selectively removed (etched) (FIG. 34 (f) )). Subsequently, the resist pattern 903a on the surface of the semiconductor wafer 901 is removed by ashing (resist peeling) (FIG. 34 (g)). Subsequently, the semiconductor wafer 901 is cleaned to remove impurities.
これ以降、フォトレジスト903の塗布から半導体ウェハ901の洗浄までの工程が繰り返されて、半導体ウェハ901の表面上に複数層のパターンが形成される。フォトレジスト903の塗布から現像までは、コータ/デベロッパおよび露光機を一体的にシステム化したフォトリソグラフィ装置により行われることがある。また、コータ、デベロッパ、露光機等は単一のユニットで構成される場合もあるが、スループットを考慮して複数のユニットから構成されている場合が多い。   Thereafter, the processes from the application of the photoresist 903 to the cleaning of the semiconductor wafer 901 are repeated to form a multi-layer pattern on the surface of the semiconductor wafer 901. The steps from application to development of the photoresist 903 may be performed by a photolithography apparatus in which a coater / developer and an exposure machine are integrated into a system. In addition, the coater, developer, exposure machine, and the like may be composed of a single unit, but are often composed of a plurality of units in consideration of throughput.
しかしながら、システム化したフォトリソグラフィ装置の各ユニットでは、下記のような装置不具合に起因した不良が発生する。フォトリソグラフィ装置におけるコータでは、異物の付着や、フォトレジスト粘度、温度、回転条件により半導体ウェハの表面上へのフォトレジスト成膜の不均一が発生する。露光機では、デフォーカスとなったり、マスクを間違えて他の回路パターンを転写したり、マスク周辺の遮光領域が大きすぎまたは小さすぎとなったり、マスク上の欠陥や、異物、パターン異常の影響を受けたり、露光量やフォーカス異常により過小露光や過多露光になったり、半導体ウェハに対して二重露光をしたり、または未露光のままとなったりすることがある。   However, in each unit of the systemized photolithography apparatus, a defect due to the following apparatus failure occurs. In a coater in a photolithography apparatus, non-uniformity of photoresist film formation on the surface of a semiconductor wafer occurs due to adhesion of foreign matter, photoresist viscosity, temperature, and rotation conditions. In the exposure machine, defocusing, improper mask transfer of other circuit patterns, the shading area around the mask is too large or too small, the effects of defects on the mask, foreign matter, and pattern abnormalities May cause underexposure or overexposure due to exposure amount or focus abnormality, double exposure of the semiconductor wafer, or unexposed.
デベロッパでは、現像液の温度や現像時間により現像不良が起こる。このような欠陥を検査する半導体ウェハの外観検査は、以下のようにして行われる。例えば、半導体ウェハをフォトリソグラフィ装置外に一旦搬出し、フォトリソグラフィ装置外の外観検査装置に搬入して外観検査が行われる。また、検査ユニットを搭載したフォトリソグラフィ装置において欠陥を検出する方法が特許文献1に開示されている。   In the developer, development failure occurs depending on the temperature of the developer and the development time. The appearance inspection of the semiconductor wafer for inspecting such a defect is performed as follows. For example, the semiconductor wafer is once carried out of the photolithography apparatus and carried into an appearance inspection apparatus outside the photolithography apparatus for appearance inspection. Further, Patent Document 1 discloses a method for detecting defects in a photolithography apparatus equipped with an inspection unit.
一方で従来、基板の検査で発見された欠陥に関する情報(欠陥情報;例えば基板上の位置や面積等)を製造工場の生産管理システムに通知して、生産の効率化や歩留まりの向上につなげるべく、生産管理システムで欠陥情報を利用する方法がとられている。一般的に欠陥情報を利用して製造工程の歩留まり管理を行う場合、1つの被検査対象(基板)に関する検査の結果(すなわち1枚の基板だけから抽出される欠陥情報)を利用して製造工程の不具合を発見・通知する、製造工程の製造条件を変更する等を行う。   On the other hand, in order to notify the production management system of the manufacturing factory of information (defect information; for example, the position and area on the substrate) related to the defect found in the inspection of the substrate so as to improve the production efficiency and the yield. A method of using defect information in a production management system is taken. In general, when manufacturing process yield management is performed using defect information, a manufacturing process using a result of inspection relating to one inspection target (substrate) (that is, defect information extracted from only one substrate). To detect and notify the malfunction of the manufacturing process, change the manufacturing conditions of the manufacturing process, etc.
しかし、製造工程側にフォトリソグラフィ装置による不良や搬送系要因のキズ等の問題が発生した場合、被検査対象の基板には、品種/工程毎にまとまったロット単位で、これらの問題に起因した欠陥が発生することが予想される。具体的には、同じロット内の基板で同じ位置、同じ大きさ、同じ形状の欠陥が「周期的」に発生することが予想される。従来のように1つの被検査対象の欠陥情報を単独で利用する歩留まり管理の方法では、製造工程側の問題を自動で認識することは難しく、実際は現場にいるオペレータや、製造工程の管理を任されている担当者が情報を収集することでようやく問題が判明するということになり、歩留まりが悪化している状態が長く続いてしまうことで生産効率の低下を招くことになる。   However, when problems such as defects due to photolithography equipment or scratches on transport system factors occur on the manufacturing process side, the substrate to be inspected is caused by these problems in lot units grouped by type / process. Defects are expected to occur. Specifically, it is expected that defects having the same position, the same size, and the same shape occur periodically on the substrates in the same lot. With conventional yield management methods that use single defect information for a single inspection object, it is difficult to automatically recognize problems on the manufacturing process side, and in fact, it is left to the operator in the field and the management of the manufacturing process. When the person in charge who has been collected collects information, the problem will finally become clear, and the yield will deteriorate for a long time, leading to a decrease in production efficiency.
そこで、単一基板(検査)の欠陥情報をそのまま利用するのではなく、複数(複数基板、複数検査)の欠陥情報を利用することで歩留まり管理を行う方法があり、利用する欠陥情報として、基板における欠陥の分布の状態に着目しているものが幾つか提案されている。例えば特許文献2に記載の技術では、被検査対象の基板に対する欠陥分布の密度に着目し、製造装置別に欠陥分布密度の特徴量を算出する。そして、過去に検査した複数の対象にわたって欠陥分布密度の特徴の類似度を調べ、これを元に特徴の周期性を解析、評価することで、製造装置の異常を判定すると共に原因を推定して対策を施すといった構成がとられている。   Therefore, instead of using defect information of a single substrate (inspection) as it is, there is a method for managing yield by using defect information of multiple (multiple substrates, multiple inspection), and the defect information to be used is the substrate Several proposals have been proposed that focus on the state of distribution of defects. For example, in the technique described in Patent Document 2, the feature amount of the defect distribution density is calculated for each manufacturing apparatus by paying attention to the density of the defect distribution with respect to the substrate to be inspected. Then, the similarity of the feature of the defect distribution density is examined over a plurality of objects inspected in the past, and the periodicity of the feature is analyzed and evaluated based on this to determine the abnormality of the manufacturing apparatus and estimate the cause The configuration is such that measures are taken.
また、特許文献3に記載の技術では、被検査対象(基板)上の注目領域における欠陥分布密度の時間的推移に着目し、時間的に変動する欠陥分布密度の状態(粗密の度合い)を元に製造工程の異常を判定するといった構成がとられている。
再公表特許WO2003/077291号公報 特開2003−100825号公報 特開2004−63708号公報
In the technique described in Patent Document 3, attention is paid to the temporal transition of the defect distribution density in the region of interest on the inspection target (substrate), and the state of the defect distribution density (degree of density) that fluctuates with time is determined. In addition, a configuration is adopted in which an abnormality in the manufacturing process is determined.
Republished patent WO2003 / 077291 JP 2003-100825 A JP 2004-63708 A
前述したようなフォトリソグラフィ装置の不具合に起因して発生する不良が特定のウェハだけに発生することもあるが、繰り返し不良ウェハを製造することにより大量の不良品を発生することがある。このため、不良が発生した場合は一刻も早く製造装置を止めて修理を行う必要がある。しかし、修理のために製造装置を止めることにより、装置稼働率が落ちて工場の生産量の低下を招いてしまう問題が発生する。特に、コータ/デベロッパおよび露光機を一体的にシステム化したフォトリソグラフィ装置(特許文献1参照)では、一部の不具合であっても全ての装置を止める必要があるため、生産量の低下はより一層大きくなる。   A defect that occurs due to the malfunction of the photolithography apparatus as described above may occur only in a specific wafer, but a large number of defective products may be generated by repeatedly manufacturing defective wafers. For this reason, when a defect occurs, it is necessary to stop and repair the manufacturing apparatus as soon as possible. However, when the manufacturing apparatus is stopped for repair, there is a problem that the apparatus operating rate is lowered and the production amount of the factory is reduced. In particular, in a photolithographic apparatus (see Patent Document 1) in which a coater / developer and an exposure machine are integrated into a system (see Patent Document 1), it is necessary to stop all apparatuses even if there are some problems. It gets bigger.
また、特許文献2および3では、被検査対象である基板上の欠陥の分布に着目して製造工程の異常を判定しているが、実際には欠陥の分布/個数だけで製造工程の異常を全て発見できるわけではない。むしろ欠陥が1個しか存在しない場合であっても、欠陥が基板本来の機能を発揮できない致命的な欠陥であるケースは少なくない。特許文献2および3に記載の方法では、このような少数の致命的な欠陥を見落としてしまうことで、製造工程の異常の判定を遅らせ、歩留まりを悪化させてしまうことが考えられる。本来の製造工程の歩留まり管理を考えると、欠陥個数(分布/密度)=「量」もさることながら、欠陥の「質」をより重視すべきである。   In Patent Documents 2 and 3, the abnormality of the manufacturing process is determined by paying attention to the distribution of defects on the substrate to be inspected, but in reality, the abnormality of the manufacturing process is determined only by the distribution / number of defects. Not all can be found. Rather, even if there is only one defect, there are many cases where the defect is a fatal defect that cannot exhibit the original function of the substrate. In the methods described in Patent Documents 2 and 3, it is considered that such a small number of fatal defects are overlooked, thereby delaying the determination of abnormality in the manufacturing process and deteriorating the yield. Considering the yield management of the original manufacturing process, the “quality” of defects should be emphasized more than the number of defects (distribution / density) = “quantity”.
本発明は、上述した問題点に鑑みてなされたものであって、製造工程の異常を発見し、生産量低下を最小限に抑えて製造工程の歩留まりを改善することができる欠陥判定システムおよび基板処理システムを提供することを目的とする。   SUMMARY OF THE INVENTION The present invention has been made in view of the above-described problems, and is a defect determination system and a substrate that can detect an abnormality in a manufacturing process and can improve a manufacturing process yield by minimizing a decrease in production amount. An object is to provide a processing system.
本発明は、上記の課題を解決するためになされたもので、検査で抽出された欠陥の「質」として、欠陥数や欠陥分布密度に関わらず、欠陥1つ1つの特徴(基板上の位置、大きさ、形状等)に着目したものである。そして、本発明では、被検査対象における欠陥の特徴の「周期性」を自動で調べ、周期性の有無の推定結果に応じて製造工程の異常の有無を判定する。また、本発明では、欠陥を検出すると共に、各製造装置の動作条件に関連する情報を収集することにより、異常が発生している製造装置を特定する。   The present invention has been made in order to solve the above-described problems. As the “quality” of defects extracted by inspection, the characteristics of each defect (position on the substrate) regardless of the number of defects and the defect distribution density. , Size, shape, etc.). In the present invention, the “periodicity” of the feature of the defect in the inspection object is automatically checked, and the presence or absence of abnormality in the manufacturing process is determined according to the estimation result of the presence or absence of periodicity. In the present invention, a defect is detected, and information related to the operating conditions of each manufacturing apparatus is collected to identify a manufacturing apparatus in which an abnormality has occurred.
上記の点に鑑み、本発明は、被検査対象を撮像し、画像情報を生成する撮像手段と、前記撮像手段によって生成された前記画像情報に基づいて前記被検査対象の欠陥を抽出し、個々の前記欠陥の特徴に関する欠陥情報を生成する欠陥抽出手段と、前記欠陥情報、前記画像情報、および前記被検査対象に関する情報に基づいて、前記被検査対象における欠陥の周期性を推定する欠陥周期推定手段と、前記欠陥周期推定手段によって推定された結果に基づいて製造工程の異常の有無を判定する製造異常判定手段とを備えたことを特徴とする欠陥判定システムである。   In view of the above points, the present invention captures an inspection target, generates image information, and extracts defects of the inspection target based on the image information generated by the imaging means. Defect extraction means for generating defect information related to the feature of the defect, and defect period estimation for estimating the periodicity of the defect in the inspection target based on the defect information, the image information, and the information regarding the inspection target A defect determination system comprising: means; and manufacturing abnormality determination means for determining whether there is an abnormality in the manufacturing process based on a result estimated by the defect period estimation means.
また、本発明の欠陥判定システムにおいて、前記欠陥周期推定手段は、同一の前記被検査対象において繰り返し発生している欠陥の周期性を推定することを特徴とする。   In the defect determination system of the present invention, the defect period estimation means estimates the periodicity of defects that have repeatedly occurred in the same inspection object.
また、本発明の欠陥判定システムにおいて、前記被検査対象に関する情報は、前記被検査対象上に設けられた1以上の検査領域の区画を示し、前記欠陥周期推定手段は、前記検査領域の区画を単位として欠陥の周期性を推定することを特徴とする。   In the defect determination system of the present invention, the information on the inspection target indicates one or more inspection area sections provided on the inspection object, and the defect period estimation means determines the inspection area section. The defect periodicity is estimated as a unit.
また、本発明の欠陥判定システムにおいて、前記欠陥周期推定手段は、複数の前記被検査対象にわたって繰り返し発生している欠陥の周期性を推定することを特徴とする。   In the defect determination system of the present invention, the defect period estimation means estimates the periodicity of defects that have repeatedly occurred over the plurality of objects to be inspected.
また、本発明の欠陥判定システムは、前記欠陥情報を用いて前記欠陥の分類を行う第1の欠陥分類手段をさらに備えたことを特徴とする。   In addition, the defect determination system of the present invention further includes a first defect classification unit that classifies the defects using the defect information.
また、本発明の欠陥判定システムにおいて、前記欠陥情報は、前記被検査対象における欠陥の前記欠陥情報は、前記被検査対象における欠陥の質に関する情報を有することを特徴とするを有することを特徴とする。   In the defect determination system of the present invention, the defect information includes the defect information of the defect in the inspection target, the defect information including information on the quality of the defect in the inspection target. To do.
また、本発明の欠陥判定システムにおいて、前記欠陥情報は、前記被検査対象上に設けられた最小の検査領域の区画に対する合否の判定結果を含むことを特徴とする。   In the defect determination system of the present invention, the defect information includes a determination result of pass / fail with respect to a section of a minimum inspection area provided on the inspection target.
また、本発明の欠陥判定システムは、前記製造工程で前記被検査対象の処理を行った製造装置の識別情報を取得し、前記被検査対象の前記欠陥情報と関連付ける製造装置識別情報取得手段をさらに備えたことを特徴とする。   The defect determination system according to the present invention further includes a manufacturing apparatus identification information acquisition unit that acquires identification information of a manufacturing apparatus that has processed the inspection target in the manufacturing process and associates the identification information with the defect information of the inspection target. It is characterized by having.
また、本発明の欠陥判定システムにおいて、前記欠陥周期推定手段は、任意の前記欠陥情報に関連付けられた前記製造装置の識別情報を用いて欠陥の周期性を推定することを特徴とする。   In the defect determination system of the present invention, the defect period estimation means estimates the defect periodicity using identification information of the manufacturing apparatus associated with arbitrary defect information.
また、本発明の欠陥判定システムにおいて、前記欠陥周期推定手段は、前記欠陥情報に対して統計的仮説検定を行い、検定で棄却されない情報がある場合に周期性があると判断することを特徴とする。   In the defect determination system of the present invention, the defect period estimation means performs a statistical hypothesis test on the defect information, and determines that there is periodicity when there is information that is not rejected by the test. To do.
また、本発明の欠陥判定システムにおいて、前記製造異常判定手段は、前記欠陥周期推定手段によって、欠陥の周期性があると推定された場合に、前記製造工程に異常がある旨の判定結果を出力することを特徴とする。   In the defect determination system of the present invention, the manufacturing abnormality determination unit outputs a determination result indicating that there is an abnormality in the manufacturing process when the defect period estimation unit estimates that there is a defect periodicity. It is characterized by doing.
また、本発明は、上記の欠陥判定システムを備えると共に、前記欠陥抽出手段によって抽出された前記被検査対象の欠陥と、前記製造工程で前記被検査対象の処理を行った製造装置との相関性を検出し、検出した前記相関性に基づいて、異常が発生している前記製造装置を特定する相関性検出手段と、前記相関性検出手段によって特定された前記製造装置を回避するように、各製造装置に割り当てる処理条件を変更する処理条件変更手段とを備えたことを特徴とする基板処理システム。   In addition, the present invention includes the above-described defect determination system, and correlates between the defect to be inspected extracted by the defect extraction unit and the manufacturing apparatus that has processed the object to be inspected in the manufacturing process. In order to avoid the manufacturing apparatus specified by the correlation detecting means, and the correlation detecting means for specifying the manufacturing apparatus in which an abnormality has occurred, based on the detected correlation A substrate processing system comprising processing condition changing means for changing processing conditions assigned to a manufacturing apparatus.
また、本発明の基板処理システムにおいて、欠陥の特徴量と欠陥の分類結果とが関連付けられた欠陥分類情報を記憶する記憶手段と、前記欠陥情報と前記欠陥分類情報とに基づいて前記欠陥の分類を行う第2の欠陥分類手段とをさらに備え、前記相関性検出手段は、前記第2の欠陥分類手段による前記欠陥の分類結果に基づいて、前記被検査対象の欠陥と前記製造装置との相関性を検出し、検出した前記相関性に基づいて、異常が発生している前記製造装置を特定することを特徴とする。   Further, in the substrate processing system of the present invention, a storage means for storing defect classification information in which a defect feature amount and a defect classification result are associated, and the defect classification based on the defect information and the defect classification information And a correlation detection unit that correlates the defect to be inspected with the manufacturing apparatus based on the defect classification result by the second defect classification unit. The manufacturing apparatus in which an abnormality has occurred is specified based on the detected correlation.
また、本発明は、上記の欠陥判定システムを備えると共に、前記欠陥抽出手段によって抽出された前記被検査対象の欠陥と、前記製造工程で前記被検査対象の処理を行った製造装置内の部品との相関性を検出し、検出した前記相関性に基づいて、異常が発生している前記製造装置内の部品を特定する相関性検出手段と、前記相関性検出手段によって特定された前記製造装置内の部品を回避するように、各製造装置に割り当てる処理条件を変更する処理条件変更手段とを備えたことを特徴とする基板処理システム。   In addition, the present invention includes the defect determination system described above, the defect of the inspection target extracted by the defect extraction unit, and a component in the manufacturing apparatus that has performed the processing of the inspection target in the manufacturing process. A correlation detecting means for identifying a part in the manufacturing apparatus in which an abnormality has occurred based on the detected correlation, and in the manufacturing apparatus specified by the correlation detecting means A substrate processing system comprising processing condition changing means for changing a processing condition assigned to each manufacturing apparatus so as to avoid the parts.
また、本発明は、上記の欠陥判定システムを備えると共に、前記欠陥抽出手段によって抽出された前記被検査対象の欠陥と、前記製造工程における前記被検査対象の処理方法との相関性を検出し、検出した前記相関性に基づいて、異常が発生している前記処理方法を特定する相関性検出手段と、前記相関性検出手段によって特定された前記処理方法を回避するように、各製造装置に割り当てる処理条件を変更する処理条件変更手段とを備えたことを特徴とする基板処理システム。   In addition, the present invention includes the defect determination system described above, and detects a correlation between the defect to be inspected extracted by the defect extraction unit and the method for processing the object to be inspected in the manufacturing process, Based on the detected correlation, correlation detection means for specifying the processing method in which an abnormality has occurred, and allocation to each manufacturing apparatus so as to avoid the processing method specified by the correlation detection means A substrate processing system comprising processing condition changing means for changing processing conditions.
本発明によれば、個々の欠陥の特徴に関する欠陥情報、画像情報、および被検査対象に関する情報に基づいて欠陥の周期性を推定し、その推定結果から製造装置の不具合の有無を判定するようにしたので、製造工程の異常を発見し、生産量低下を最小限に抑えて製造工程の歩留まりを改善することができるという効果が得られる。   According to the present invention, the defect periodicity is estimated based on the defect information regarding the characteristics of each defect, the image information, and the information regarding the inspection target, and the presence or absence of a defect in the manufacturing apparatus is determined from the estimation result. As a result, it is possible to detect an abnormality in the manufacturing process, minimize the decrease in the production amount, and improve the manufacturing process yield.
以下、図面を参照し、本発明の実施形態を説明する。まず、本発明の第1の実施形態を説明する。図1は、半導体ウェハのフォトリソグラフィ工程における欠陥判定システムを組み入れた製造装置(基板処理システム)の全体構成を示している。フォトリソグラフィ工程は、レジスト塗布を行うコータ、パターンの焼付け(露光)を行うステッパ、現像を行うデベロッパの各製造装置における処理工程からなり、回路パターンをレジストに転写する工程である。図1において、フォトリソグラフィ工程の製造装置として、コータ装置2、ステッパ装置3、デベロッパ装置4が設けられている。各々の製造装置は、各装置を制御するためのコータ装置制御部2A、ステッパ装置制御部3A、デベロッパ装置制御部4Aを有しており、装置の状態管理や外部との情報の受け渡し等の動作を行っている。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. First, a first embodiment of the present invention will be described. FIG. 1 shows an overall configuration of a manufacturing apparatus (substrate processing system) incorporating a defect determination system in a photolithography process of a semiconductor wafer. The photolithography process is a process for transferring a circuit pattern to a resist, which includes processing steps in a manufacturing apparatus of a coater that performs resist coating, a stepper that performs printing (exposure) of a pattern, and a developer that performs development. In FIG. 1, a coater device 2, a stepper device 3, and a developer device 4 are provided as manufacturing apparatuses for the photolithography process. Each manufacturing apparatus has a coater device control unit 2A, a stepper device control unit 3A, and a developer device control unit 4A for controlling each device. Operations such as device status management and information exchange with the outside It is carried out.
一方、本発明の一実施形態である欠陥判定システム1は基板検査装置6と基板検査結果管理部7で構成されている。基板検査装置6は図示しない被検査対象の基板が投入されたところで欠陥の抽出を行い、その際に生成される欠陥情報を出力する。基板検査結果管理部7は基板検査装置6から欠陥情報等を受け取り、各基板に対する欠陥情報等の検査結果を管理する機能を有すると共に、1つの基板に関する欠陥情報、および同一のロットで管理されている複数の基板に関する欠陥情報から欠陥の周期性を推定することで製造装置の異常を判定する機能を有し、その結果を出力する。各製造装置と欠陥判定システム1内の各部の動作は、製造工程管理部5によって管理されている。製造工程管理部5は、各装置の動作を管理すると共に、異なる装置間の情報の受け渡しを行う機能を有し、製造工程全体を統率している。   On the other hand, a defect determination system 1 according to an embodiment of the present invention includes a substrate inspection device 6 and a substrate inspection result management unit 7. The substrate inspection apparatus 6 extracts defects when a substrate to be inspected (not shown) is inserted, and outputs defect information generated at that time. The substrate inspection result management unit 7 has a function of receiving defect information and the like from the substrate inspection apparatus 6 and managing inspection results such as defect information for each substrate, and is managed with defect information about one substrate and the same lot. It has a function of judging abnormality of the manufacturing apparatus by estimating the periodicity of defects from defect information on a plurality of substrates, and outputs the result. The operation of each part in each manufacturing apparatus and the defect determination system 1 is managed by the manufacturing process management part 5. The manufacturing process management unit 5 has functions of managing the operation of each apparatus and transferring information between different apparatuses, and controls the entire manufacturing process.
図2は基板検査装置6の構成を示している。本実施形態では基板の検査方式としてマクロ検査を用いている。マクロ検査では、基板の主面に対して傾きを持った状態で照明光を当て、その反射光を1次元のラインセンサで受光することで画像情報(画像データ)を得る。具体的にはステージ等のような基板搬送系または撮像系を「相対的に」移動させながら、ラインセンサから逐次取得される画像情報を並べて2次元の「画像情報」を生成する。そして、2次元の画像情報に対して欠陥抽出等の検査を行う。なお、ラインセンサの代わりに2次元の撮像装置を用いてもよい。   FIG. 2 shows the configuration of the substrate inspection apparatus 6. In this embodiment, macro inspection is used as a substrate inspection method. In the macro inspection, illumination information is applied in a state inclined with respect to the main surface of the substrate, and the reflected light is received by a one-dimensional line sensor to obtain image information (image data). Specifically, two-dimensional “image information” is generated by arranging image information sequentially acquired from the line sensor while moving the substrate transport system or imaging system such as a stage “relatively”. Then, inspection such as defect extraction is performed on the two-dimensional image information. Note that a two-dimensional imaging device may be used instead of the line sensor.
まず、製造工程管理部5から出力された制御情報aaを装置制御部11が受け取る。装置制御部11は、基板検査装置6の内部制御を行うものである。制御情報aaは、検査対象の基板が装置に投入される旨の情報を含んでいる。装置制御部11は、制御情報aaに基づいて、照明系制御部13、撮像センサ制御部14、およびステージ制御部17に対して、基板投入のための準備を行うように指示を出す。装置制御部11は、照明系制御部13とは照明制御情報cc、撮像センサ制御部14とは撮像センサ制御情報dd、ステージ制御部17とはステージ制御情報eeといった双方向の情報を取り扱うことで各部の動作を制御する。各制御部は検査の準備を行い、「検査準備完了」の旨を示す情報を装置制御部11に送る。   First, the apparatus control unit 11 receives the control information aa output from the manufacturing process management unit 5. The device control unit 11 performs internal control of the substrate inspection device 6. The control information aa includes information indicating that the substrate to be inspected is loaded into the apparatus. Based on the control information aa, the apparatus control unit 11 instructs the illumination system control unit 13, the image sensor control unit 14, and the stage control unit 17 to prepare for substrate loading. The device control unit 11 handles bidirectional information such as illumination control information cc with the illumination system control unit 13, imaging sensor control information dd with the imaging sensor control unit 14, and stage control information ee with the stage control unit 17. Control the operation of each part. Each control unit prepares for inspection, and sends information indicating that “inspection preparation is complete” to the apparatus control unit 11.
検査準備が完了した後、装置制御部11は、画像情報取得のための処理を行うように照明系制御部13、撮像センサ制御部14、およびステージ制御部17に指示を出す。具体的には、照明系制御部13が、照明部15に対して照明情報ffを出力することによって、照明光量等を指定して基板に照明光を当てるようにする。また、ステージ制御部17が、検査ステージ18に対してステージ駆動情報hhを出力することによって、検査対象の基板が搭載された検査ステージ18を、撮像センサ16の各センサの配列方向である1次元方向に対して垂直方向に駆動する。   After completion of the inspection preparation, the apparatus control unit 11 issues an instruction to the illumination system control unit 13, the imaging sensor control unit 14, and the stage control unit 17 so as to perform processing for acquiring image information. Specifically, the illumination system control unit 13 outputs illumination information ff to the illumination unit 15 so as to specify illumination light quantity and the like so as to irradiate the substrate with illumination light. In addition, the stage control unit 17 outputs the stage drive information hh to the inspection stage 18 so that the inspection stage 18 on which the substrate to be inspected is mounted is one-dimensional that is the arrangement direction of the sensors of the imaging sensor 16. Drive in a direction perpendicular to the direction.
ステージ駆動情報hhには駆動時の初速度や、加速度、到達速度等が含まれる。そして、撮像センサ制御部14は、1ライン分の画像情報を撮像センサ16から取得するため、撮像情報ggによって撮像センサ16に対して撮像を指示する。撮像情報ggには撮像時の露光時間や、ゲイン、ライン転送のタイミング等が含まれる。   The stage drive information hh includes the initial speed, acceleration, arrival speed, and the like during driving. Then, the imaging sensor control unit 14 instructs the imaging sensor 16 to perform imaging with the imaging information gg in order to acquire image information for one line from the imaging sensor 16. The imaging information gg includes an exposure time at the time of imaging, a gain, a line transfer timing, and the like.
撮像センサ16によって取得された1ライン分の画像情報は、ライン画像情報jjとして画像取込部19に送られる。画像取込部19は、各ラインの画像情報を組み合わせて、検査基板に関する2次元の画像情報を生成する。また、画像取込部19は、ライン画像情報jjに対して、明るさを補正するシェーディング補正や、幾何学的な歪みを補正するディストーション補正といった撮像系の補正に関する画像処理も行う。   The image information for one line acquired by the image sensor 16 is sent to the image capturing unit 19 as line image information jj. The image capturing unit 19 generates two-dimensional image information related to the inspection board by combining the image information of each line. The image capturing unit 19 also performs image processing related to the correction of the imaging system, such as shading correction for correcting brightness and distortion correction for correcting geometric distortion, with respect to the line image information jj.
画像情報の取得が行われる一方で、基板検査装置6は、「検査に必要な情報」として、現在の検査対象に関する情報、例えば製造工程や品種といった検査対象情報bbを製造工程管理部5から受け取り、製造工程/品種情報取得部12に入力する。製造工程/品種情報取得部12は、検査対象情報bbを、以降の欠陥抽出等において活用できる情報に変換する処理、例えば品種に関する情報から半導体ウェハの設計情報(ウェハのチップやショットの大きさ、間隔、縦/横方向の配置位置等)に変換する処理を行う。   While the image information is acquired, the board inspection apparatus 6 receives information relating to the current inspection object, for example, inspection object information bb such as the manufacturing process and product type, from the manufacturing process management unit 5 as “information necessary for the inspection”. , Input to the manufacturing process / product information acquisition unit 12. The manufacturing process / product information acquisition unit 12 converts the inspection object information bb into information that can be used in subsequent defect extraction, for example, information on the product to design information of the semiconductor wafer (the size of the chip or shot of the wafer, (Interval, vertical / horizontal arrangement position, etc.).
画像取込部19によって生成された2次元の画像情報は2次元画像情報kkとして画像記憶部20に送られる。画像記憶部20には2次元画像情報kkと共に、製造工程/品種情報取得部12によって生成されて出力される検査用製造工程/品種情報mmが入力される。画像記憶部20は、これら両者を関連付けた状態で記憶する。画像情報等の記憶が完了すると、画像記憶部20は、画像記憶制御情報nnとして「画像情報取得完了」の旨を示す情報を装置制御部11に送る。装置制御部11はその情報を受け取ると、照明系制御部13、撮像センサ制御部14、およびステージ制御部17に対して、画像取得完了を示す制御情報を出力し、画像取得のための動作を完了させる。   The two-dimensional image information generated by the image capturing unit 19 is sent to the image storage unit 20 as two-dimensional image information kk. In addition to the two-dimensional image information kk, the manufacturing process / product information mm for inspection generated and output by the manufacturing process / product information acquisition unit 12 is input to the image storage unit 20. The image storage unit 20 stores these in an associated state. When the storage of the image information and the like is completed, the image storage unit 20 sends information indicating “image information acquisition completion” to the apparatus control unit 11 as the image storage control information nn. Upon receiving the information, the apparatus control unit 11 outputs control information indicating completion of image acquisition to the illumination system control unit 13, the imaging sensor control unit 14, and the stage control unit 17, and performs an operation for image acquisition. Complete.
続いて、取得された画像に対する検査が行われる。装置制御部11は、「画像検査開始」の旨を示す情報を画像記憶制御情報nnとして画像記憶部20に送る。画像記憶部20はその情報を受けて、検査に必要な製造工程や品種の情報(検査用製造工程/品種情報mm)を2次元画像情報kkに付加した検査用画像情報ppを出力する。検査用画像情報ppは欠陥抽出部21に入力され、欠陥抽出部21によって欠陥抽出処理が行われる。   Subsequently, the acquired image is inspected. The apparatus control unit 11 sends information indicating “image inspection start” to the image storage unit 20 as image storage control information nn. The image storage unit 20 receives the information and outputs inspection image information pp in which manufacturing process and type information (inspection manufacturing process / type information mm) necessary for the inspection is added to the two-dimensional image information kk. The inspection image information pp is input to the defect extraction unit 21, and the defect extraction unit 21 performs defect extraction processing.
欠陥抽出処理は公知の方法であり、例えば事前に参照用画像を用意して検査画像と参照画像を比較する処理(この場合、参照用画像は画像記憶部20によって記憶され、検査用製造工程/品種情報mmの内容に該当する参照用画像が検査用画像情報ppに付加される)、または製造工程/品種情報取得部12によって生成されるウェハの設計情報を含む検査用製造工程/品種情報mmに基づいて、ある周期で隣り合うパターン同士を比較する処理等が行われる。欠陥抽出処理の結果は欠陥抽出結果情報qq(欠陥情報)として出力される。欠陥抽出結果情報qqには、欠陥が存在する場合の欠陥の量(欠陥個数や密度)に関する情報や、単一欠陥の特徴を表す欠陥の質に関する情報、すなわち、欠陥の画像上位置、重心位置、欠陥の形状に関する情報である面積・フェレ径(欠陥の外接矩形の幅/高さ)・周囲長(欠陥の輪郭線の長さ)・真円度(形状の複雑さを円と比較して表される数値)・非等軸度・主軸角(モーメント)、欠陥の輝度に関する情報である平均輝度・最大および最小輝度・分散(または標準偏差)・ヒストグラムから算出可能な輝度の中央値・最頻値、欠陥の色に関する情報であるRGB毎の輝度・色相・彩度・その他の表色系の色値等が含まれる。   The defect extraction process is a known method, for example, a process of preparing a reference image in advance and comparing the inspection image with the reference image (in this case, the reference image is stored in the image storage unit 20 and is used for the inspection manufacturing process / A reference image corresponding to the content of the product type information mm is added to the test image information pp), or an inspection manufacturing process / product type information mm including wafer design information generated by the manufacturing process / product type information acquisition unit 12 Based on the above, a process of comparing adjacent patterns in a certain cycle is performed. The result of the defect extraction process is output as defect extraction result information qq (defect information). The defect extraction result information qq includes information on the amount of defects (defect number and density) when there is a defect and information on the quality of the defect representing the characteristics of a single defect, that is, the position of the defect on the image and the position of the center of gravity. Information about the shape of the defect, area, ferret diameter (width / height of the circumscribed rectangle of the defect), circumference (length of the outline of the defect), roundness (complexity of the shape compared to the circle) Numerical value), non-equal axis degree, principal axis angle (moment), average brightness, maximum and minimum brightness, or variance (or standard deviation), which is information on the brightness of the defect, median brightness that can be calculated from the histogram, and maximum It includes frequency values, luminance values, hues, saturations, and other color system color values for each RGB, which are information relating to defect colors.
欠陥抽出部21から出力された上記の欠陥抽出結果情報qqは欠陥分類部22に入力される。欠陥分類部22は、検査用画像情報ppと欠陥抽出結果情報qqを用いて、欠陥がどのようなものかといった分類処理を行う。この分類処理は、欠陥分類ルール記憶部23によって記憶されている分類ルール情報rrを読み出して、参照している欠陥に関して各ルールの適合度を算出し、適合度が最大となる分類ルールを適用するというものである。分類ルール情報rrは、例えば「キズ」という分類を表す特徴として、欠陥情報に含まれる面積、フェレ径を用い、面積が小さい、かつフェレ径が細長い(一方の径の長さが他方に対して長い)場合に「キズ」であるという内容を数値化したものである。欠陥の面積が小さいほど、かつフェレ径が細長いほど、「キズ」の適合度は大きくなる。   The defect extraction result information qq output from the defect extraction unit 21 is input to the defect classification unit 22. The defect classification unit 22 performs classification processing such as what kind of defect is, using the inspection image information pp and the defect extraction result information qq. In this classification process, the classification rule information rr stored in the defect classification rule storage unit 23 is read out, the fitness of each rule is calculated with respect to the referenced defect, and the classification rule that maximizes the fitness is applied. That's it. The classification rule information rr uses, for example, the area and ferret diameter included in the defect information as a feature representing the classification of “scratches”, and the area is small and the ferret diameter is long (one diameter is longer than the other). It is a quantification of the content of “scratches” in the case of “long”. The smaller the defect area and the narrower the ferret diameter, the greater the “scratch” suitability.
分類ルール情報rrは、このような分類を識別するために、欠陥情報の特徴量がどの程度であるのかを示すものである。欠陥分類については上記のような方法だけにとどまらず、例えば特開2003−168114号公報に開示されている内容(分類処理の内部において、ある欠陥に対して分類種別が確定したものを欠陥情報から除外して分類精度を向上させる方法であり、ファジイ推論を用いて分類ルールを適用している)等のようなものを利用してもよい。   The classification rule information rr indicates how much the feature amount of defect information is in order to identify such classification. The defect classification is not limited to the method as described above. For example, the contents disclosed in Japanese Patent Application Laid-Open No. 2003-168114 (from the defect information, the classification type is determined for a certain defect in the classification process). This is a method for improving classification accuracy by excluding, and a method such as applying a classification rule using fuzzy inference may be used.
欠陥分類部22は分類結果を受けて、検査用画像情報ppに含まれるウェハの設計情報や欠陥抽出結果情報qqと共に、分類内容とその適合度(分類内容は1つだけでなく複数あってもよい)を示す分類結果情報ssを生成し、出力する。また、欠陥分類ルール記憶部23は、欠陥分類部22による欠陥分類の結果に応じて分類ルールを更新する必要が生じた場合に、図示しないオペレータからの外部情報に基づいて分類ルールを更新することが可能であり、新たに更新する内容(分類内容とその適合度)を欠陥分類部22から欠陥分類ルール記憶部23に分類ルール情報rrとして送ることを可能とする。   The defect classification unit 22 receives the classification result, and together with the wafer design information and the defect extraction result information qq included in the inspection image information pp, the classification content and the degree of conformity thereof (there is no limitation to one classification content or multiple classification contents). Classification result information ss indicating “good” is generated and output. Further, the defect classification rule storage unit 23 updates the classification rule based on external information from an operator (not shown) when it becomes necessary to update the classification rule according to the result of the defect classification by the defect classification unit 22. It is possible to send newly updated content (classification content and its fitness) from the defect classification unit 22 to the defect classification rule storage unit 23 as classification rule information rr.
分類結果情報ssはチップ/ウェハ単位欠陥判定部24に入力される。チップ/ウェハ単位欠陥判定部24は、分類結果情報ssが持つ分類内容と適合度、およびウェハの設計情報に基づいて、チップ単位およびウェハ単位で、検査基板がOKかNGかを判定する処理(合否判定処理)を行う。具体的には、分類内容と適合度から「チップとして機能するか否か」をチップ単位でOKまたはNGと判定し、チップ単位のOK/NG判定の結果からウェハ単位のOK/NG判定を行うといった流れで処理を行う。チップ単位およびウェハ単位の判定結果はチップ/ウェハ単位判定情報ttとして出力される。   The classification result information ss is input to the chip / wafer unit defect determination unit 24. The chip / wafer unit defect determination unit 24 determines whether the inspection substrate is OK or NG in the chip unit and the wafer unit based on the classification content and the degree of matching of the classification result information ss and the wafer design information ( Pass / fail judgment processing). Specifically, “whether or not to function as a chip” is determined to be OK or NG for each chip based on the classification content and fitness, and OK / NG determination is performed for each wafer based on the result of the OK / NG determination for each chip. The process is performed as follows. The determination result of the chip unit and the wafer unit is output as chip / wafer unit determination information tt.
検査用画像情報pp、欠陥抽出結果情報qq、分類結果情報ss、およびチップ/ウェハ単位判定情報ttは検査情報統合部25に入力される。検査情報統合部25は、ある1つの欠陥に関係する情報を1つにまとめて管理できるように情報の統合を行う。例えば図3に示すように、ロットID、基板ID、欠陥番号(抽出された順番で各欠陥に付与されるインデックス)、欠陥情報(画像上の位置、画素単位の面積)、分類内容とその適合度(100が最大)、チップ単位およびウェハ単位の判定結果(OK/NG)を一行の情報としてまとめ、さらに画像情報は基板IDとリンクさせる、ウェハ設計情報等の製造工程/品種に関する情報はロットIDとリンクさせる等というように情報をまとめる。   Inspection image information pp, defect extraction result information qq, classification result information ss, and chip / wafer unit determination information tt are input to the inspection information integration unit 25. The inspection information integration unit 25 integrates information so that information related to a single defect can be managed together. For example, as shown in FIG. 3, lot ID, substrate ID, defect number (index assigned to each defect in the order of extraction), defect information (position on image, area in pixel unit), classification content and its conformity Degree (100 is the maximum), judgment result (OK / NG) of chip unit and wafer unit as one line information, and image information is linked with substrate ID. Information on manufacturing process / product type such as wafer design information is lot Organize information such as linking with ID.
なお、統合される情報は、図3に示されるものだけというわけではなく、他の欠陥情報を付加してもよい。まとめられた情報(図3に示される情報だけでなく、画像情報や製造工程/品種に関する情報を含む)は統合検査情報wwとして基板検査結果管理部7に送られる。また、検査情報統合部25は、統合検査情報wwを出力した際に、1枚の基板検査が完了した旨を示す基板検査完了情報uuを製造工程管理部5に送る。   The information to be integrated is not limited to that shown in FIG. 3, and other defect information may be added. The collected information (including not only the information shown in FIG. 3 but also image information and manufacturing process / product type information) is sent to the substrate inspection result management unit 7 as integrated inspection information ww. In addition, when the integrated inspection information ww is output, the inspection information integration unit 25 sends substrate inspection completion information uu indicating that one substrate inspection is completed to the manufacturing process management unit 5.
次に、図4を参照し、基板検査装置6による処理の流れを説明する。まず、装置制御部11の指示(検査準備指示)により、照明系、撮像センサ、およびステージを検査可能な状態にする処理が行われる(ステップS11)。照明系、撮像センサ、およびステージが夫々検査準備完了(検査可能な状態)となった通知を各部から受けると、装置制御部11は、被検査対象となる検査基板を検査ステージ18に配置し、検査ステージ18を平面方向(撮像センサ16の各センサの配列方向である1次元方向に対して垂直な方向)に駆動させながら、撮像センサ16から検査画像情報を取得する処理を行う(ステップS12)。   Next, with reference to FIG. 4, the flow of processing by the substrate inspection apparatus 6 will be described. First, in accordance with an instruction from the apparatus control unit 11 (inspection preparation instruction), processing is performed to make the illumination system, the imaging sensor, and the stage ready for inspection (step S11). Upon receiving notification from each unit that the illumination system, the imaging sensor, and the stage are each ready for inspection (inspectable state), the apparatus control unit 11 places the inspection substrate to be inspected on the inspection stage 18, and While driving the inspection stage 18 in a plane direction (a direction perpendicular to the one-dimensional direction that is the arrangement direction of the sensors of the image sensor 16), processing for acquiring inspection image information from the image sensor 16 is performed (step S12). .
検査基板であるウェハ全体の撮像が完了した(画像取込部19に撮像センサからの画像情報が送られた)ことを受けると、装置制御部11は、検査画像情報kkと検査用製造工程/品種情報mmを関連付けて画像記憶部20に記憶させる処理を行う(ステップS13)。画像情報が記憶された後、装置制御部11は画像記憶部20から記憶済みの情報を読み出し、欠陥抽出部21に欠陥抽出処理を行わせる(ステップS14)。   When the imaging of the entire wafer as the inspection substrate is completed (image information from the imaging sensor is sent to the image capturing unit 19), the apparatus control unit 11 receives the inspection image information kk and the inspection manufacturing process / Processing for associating the product type mm with the image storage unit 20 is performed (step S13). After the image information is stored, the apparatus control unit 11 reads stored information from the image storage unit 20 and causes the defect extraction unit 21 to perform defect extraction processing (step S14).
欠陥抽出処理で欠陥が抽出された(欠陥抽出結果情報qqに欠陥が存在する旨が記録されている)場合には、欠陥分類部22は、分類ルール情報rrを利用した欠陥分類処理を行う(ステップS15)。続いて、チップ/ウェハ単位欠陥判定部24は、欠陥分類部22によって生成された分類結果情報ssおよび欠陥抽出結果情報qqに基づいて、チップ単位/ウェハ単位の欠陥判定(OK/NG)を行う(ステップS16)。   When a defect is extracted by the defect extraction process (the fact that a defect exists is recorded in the defect extraction result information qq), the defect classification unit 22 performs a defect classification process using the classification rule information rr ( Step S15). Subsequently, the chip / wafer unit defect determination unit 24 performs chip unit / wafer unit defect determination (OK / NG) based on the classification result information ss and the defect extraction result information qq generated by the defect classification unit 22. (Step S16).
欠陥判定処理が終わると、検査情報統合部25は、検査用画像情報pp(製造工程/品種情報を含む)、欠陥抽出結果情報qq、分類結果情報ss、およびチップ/ウェハ単位判定情報ttを、図3に示すようなフォーマットに則って統合する(ステップS17)。検査情報統合部25は、統合した情報(統合検査情報ww)を基板検査結果管理部7へ送信すると同時に、基板検査完了情報uuを製造工程管理部5に送信する(ステップS18)。1枚の基板に対して上記の処理を繰り返し行うこととなる。   When the defect determination process ends, the inspection information integration unit 25 obtains the inspection image information pp (including manufacturing process / product information), defect extraction result information qq, classification result information ss, and chip / wafer unit determination information tt. Integration is performed according to the format shown in FIG. 3 (step S17). The inspection information integration unit 25 transmits the integrated information (integrated inspection information ww) to the substrate inspection result management unit 7 and simultaneously transmits the substrate inspection completion information uu to the manufacturing process management unit 5 (step S18). The above process is repeated for one substrate.
次に、図5を参照し、基板検査結果管理部7の構成を説明する。製造工程管理部5は基板検査装置6からの基板検査完了の情報を受けると、最新の検査結果に対して欠陥の周期性があるか否かを調べる旨の指示を示す周期性推定指示情報aaaを基板検査結果管理部7へ出力する。周期性推定指示情報aaaは基板検査結果管理部7内の基板検査結果管理制御部31に入力される。基板検査結果管理制御部31は、周期性推定指示情報aaaが入力される直前に行われた検査の結果を用いた周期性推定処理を行うべく、基板検査結果管理制御情報bbbを生成する。   Next, the configuration of the substrate inspection result management unit 7 will be described with reference to FIG. When the manufacturing process management unit 5 receives the information on the completion of the substrate inspection from the substrate inspection apparatus 6, the periodicity estimation instruction information aaa indicating an instruction to check whether or not there is a defect periodicity with respect to the latest inspection result. Is output to the board inspection result management unit 7. The periodicity estimation instruction information aaa is input to the substrate inspection result management control unit 31 in the substrate inspection result management unit 7. The substrate inspection result management control unit 31 generates substrate inspection result management control information bbb so as to perform a periodicity estimation process using a result of inspection performed immediately before the periodicity estimation instruction information aaa is input.
基板検査結果管理制御情報bbbは単一対象内欠陥周期推定部32に入力される。単一対象内欠陥周期推定部32は基板検査結果管理制御情報bbbを受けて、1つの画像情報から生成された統合検査情報wwを基板検査装置6から入力し、後述する方法により欠陥の周期性(同一の被検査対象において繰り返し発生している欠陥の周期性)を推定する。推定結果は単一基板内周期性推定情報dddとして出力される。単一対象内欠陥周期推定部32は、同時に周期性推定に関する情報を統合検査情報wwに付加した単一基板検査情報cccを出力する。   The substrate inspection result management control information bbb is input to the defect cycle estimation unit 32 within the single target. The single target defect period estimation unit 32 receives the substrate inspection result management control information bbb, inputs the integrated inspection information ww generated from one piece of image information from the substrate inspection apparatus 6, and performs defect periodicity by a method described later. (The periodicity of defects repeatedly occurring in the same inspection target) is estimated. The estimation result is output as single-substrate periodicity estimation information ddd. The single target defect cycle estimation unit 32 outputs single substrate inspection information ccc in which information related to periodicity estimation is added to the integrated inspection information ww at the same time.
単一基板内周期性推定情報dddは製造工程異常判定部35に送られる。単一基板内周期性推定情報dddに「周期性あり」という情報が含まれる場合、製造工程異常判定部35は、製造工程に異常があることを示す情報を生成し、製造工程異常情報hhhとして基板検査結果管理制御部31へ出力する。この製造工程異常情報hhhは、さらに製造工程情報jjjとして基板検査結果管理制御部31から製造工程管理部5に送られる。ここで、製造工程異常情報hhhは、1つの基板で周期的に発生する製造工程の異常を示すものであり、本実施形態では、例えばショット単位で行われるステッパ工程に関して異常があるという内容を示す。   The single substrate periodicity estimation information ddd is sent to the manufacturing process abnormality determination unit 35. When the single-substrate periodicity estimation information ddd includes information indicating “periodicity”, the manufacturing process abnormality determination unit 35 generates information indicating that there is an abnormality in the manufacturing process, and the manufacturing process abnormality information hhh The result is output to the board inspection result management control unit 31. This manufacturing process abnormality information hhh is further sent from the substrate inspection result management control unit 31 to the manufacturing process management unit 5 as manufacturing process information jjj. Here, the manufacturing process abnormality information hhh indicates a manufacturing process abnormality that periodically occurs on one substrate. In the present embodiment, for example, the manufacturing process abnormality information hhh indicates that there is an abnormality with respect to a stepper process performed in units of shots. .
単一基板検査情報cccは検査情報記憶部33に入力される。検査情報記憶部33は各検査基板単位で単一基板検査情報cccを記憶すると同時に、各情報の項目をキーとした並べ替えを可能とする構成をとっている。ここまでは1つの検査基板に対する処理として実行される。   The single substrate inspection information ccc is input to the inspection information storage unit 33. The inspection information storage unit 33 has a configuration in which single substrate inspection information ccc is stored for each inspection substrate unit, and at the same time, rearrangement using each information item as a key is possible. Up to this point, the process is executed for one inspection board.
1ロット分の検査が完了した場合には、以下のような処理が行われる。製造工程管理部5は、1ロット分の検査の完了を確認した際に、1ロット分の欠陥情報に関する周期性を推定する指示を示す周期性推定指示情報aaaを出力する。基板検査結果管理制御部31は1ロットの周期性推定に関する周期性推定指示情報aaaを受けて、周期性推定の処理を行う指示を示す基板検査結果管理制御情報bbbを検査情報記憶部33および複数対象内欠陥周期推定部34に出力する。   When the inspection for one lot is completed, the following processing is performed. When the manufacturing process management unit 5 confirms the completion of the inspection for one lot, the manufacturing process management unit 5 outputs periodicity estimation instruction information aaa indicating an instruction for estimating the periodicity regarding defect information for one lot. The board inspection result management control unit 31 receives the periodicity estimation instruction information aaa related to the periodicity estimation of one lot, and receives the board inspection result management control information bbb indicating an instruction to perform the periodicity estimation process, and the inspection information storage unit 33 and the plurality of pieces. It outputs to the defect period estimation part 34 in object.
検査情報記憶部33は、1ロットの周期性推定の指示を示す基板検査結果管理制御情報bbbを受けて、記憶している単一基板検査情報cccを統合したロット基板検査情報eeeを生成し、出力する。また、複数対象内欠陥周期推定部34は、基板検査結果管理制御情報bbbを受けて、ロット基板検査情報eeeを使用して、後述する方法によりロット単位(複数の検査基板間)の欠陥の周期性を推定する。推定結果は複数基板内周期性推定情報gggとして出力される。同時に複数対象内欠陥周期推定部34は、ロットの周期性推定処理完了を示すロット周期性推定完了情報fffを基板検査結果管理制御部31に渡す。   The inspection information storage unit 33 receives the substrate inspection result management control information bbb indicating an instruction for estimating the periodicity of one lot, generates lot substrate inspection information eee that integrates the stored single substrate inspection information ccc, Output. Further, the defect cycle estimation unit 34 within the plurality of objects receives the substrate inspection result management control information bbb, and uses the lot substrate inspection information eee to perform a defect cycle in a lot unit (between a plurality of inspection substrates) by a method described later. Estimate gender. The estimation result is output as a plurality of intra-substrate periodicity estimation information ggg. At the same time, the in-subject defect period estimation unit 34 passes lot periodicity estimation completion information fff indicating completion of the lot periodicity estimation process to the substrate inspection result management control unit 31.
製造工程異常判定部35は、複数基板内周期性推定情報gggを受けて、単一基板のときと同様に、複数基板内周期性推定情報gggに「周期性あり」という情報が含まれる場合、製造工程に異常があることを示す情報を生成し、製造工程異常情報hhhとして基板検査結果管理制御部31に送る。基板検査結果管理制御部31は、製造工程異常情報hhhを受けて、製造工程情報jjjを製造工程管理部5に送る。ここで、製造工程異常情報hhhは、複数の基板で周期的に発生する製造工程を示すものであり、例えばコータ工程におけるレジスト塗布の異常やデベロッパ工程における現像不良異常があるという内容を示す。   When the manufacturing process abnormality determination unit 35 receives the periodicity estimation information ggg within a plurality of substrates and the information “periodicity” is included in the periodicity estimation information ggg within the plurality of substrates, as in the case of a single substrate, Information indicating that there is an abnormality in the manufacturing process is generated and sent to the substrate inspection result management control unit 31 as manufacturing process abnormality information hhh. The board inspection result management control unit 31 receives the manufacturing process abnormality information hhh and sends the manufacturing process information jjj to the manufacturing process management unit 5. Here, the manufacturing process abnormality information hhh indicates a manufacturing process that periodically occurs on a plurality of substrates. For example, the manufacturing process abnormality information hhh indicates that there is a resist coating abnormality in the coater process or a development defect abnormality in the developer process.
次に、図6を参照し、基板検査結果管理部7による処理の流れを説明する。図6(a)中のステップS21〜S23は1つの検査基板に対する周期性の推定を示すものであり、図6(b)中のステップS24〜S28は1ロット(複数の基板)に対する周期性の推定を示すものである。1つの検査基板に対する周期性の推定は次のように行われる。基板検査装置6で生成された統合検査情報wwを元に、単一対象内欠陥周期推定部32はショット単位で欠陥の周期性を推定し、単一基板内周期性推定情報dddを製造工程異常判定部35へ出力すると共に、単一基板検査情報cccを検査情報記憶部33へ出力する(ステップS21)。   Next, the flow of processing performed by the substrate inspection result management unit 7 will be described with reference to FIG. Steps S21 to S23 in FIG. 6A indicate estimation of periodicity for one inspection substrate, and steps S24 to S28 in FIG. 6B indicate periodicity for one lot (a plurality of substrates). It shows an estimate. The estimation of the periodicity for one inspection board is performed as follows. Based on the integrated inspection information ww generated by the substrate inspection apparatus 6, the defect cycle estimation unit 32 within the single target estimates the periodicity of the defect in units of shots, and the single substrate periodicity estimation information ddd is abnormal in the manufacturing process. While outputting to the determination part 35, the single board | substrate test | inspection information ccc is output to the test | inspection information storage part 33 (step S21).
単一基板内周期性推定情報dddを受けて、製造工程異常判定部35は、ウェハ内の周期性を見る目的で、ショット単位で欠陥の周期性が見られるか否かを調べる(ステップS22)。ステップS22で“Yes”であった場合、ショット単位で欠陥の周期性が見られたことにより、製造工程異常判定部35は、ショットに関する製造工程に「異常あり」という判定結果を出す。そして、製造工程異常判定部35は、基板検査結果管理制御部31経由で製造工程管理部5に「製造工程異常あり」という内容の製造工程情報jjjを通知する(ステップS23)。ステップS22で“No”であった場合、およびステップS23を完了したところで1つの検査基板に対する周期性の推定処理は終了する。   Receiving the single-substrate periodicity estimation information ddd, the manufacturing process abnormality determining unit 35 checks whether or not the defect periodicity can be seen in shot units for the purpose of checking the periodicity in the wafer (step S22). . If “Yes” in the step S22, the manufacturing process abnormality determining unit 35 gives a determination result “abnormal” in the manufacturing process related to the shot because the periodicity of the defect is seen in the shot unit. Then, the manufacturing process abnormality determination unit 35 notifies the manufacturing process management unit 5 via the substrate inspection result management control unit 31 of the manufacturing process information jjj having the content “the manufacturing process is abnormal” (step S23). If “No” in step S22, and when step S23 is completed, the periodicity estimation process for one inspection substrate ends.
1ロット(複数の基板)に対する周期性の推定は次のように行われる。1ロット分の基板検査完了を受けて、検査情報記憶部33は、基板検査結果管理制御部31からの指示に従い、ロット基板検査情報eeeを複数対象内欠陥周期推定部34へ出力する(ステップS24)。続いて、入力されたロット基板検査情報eeeを元に、複数対象内欠陥周期推定部34は、1ロット(複数の検査基板間)での欠陥の周期性を推定し、複数基板内周期性推定情報gggを製造工程異常判定部35へ出力すると共に、ロット周期性推定完了情報fffを基板検査結果管理制御部31へ出力する(ステップS25)。複数基板内周期性推定情報gggを受けて、製造工程異常判定部35は、ロット内で欠陥の周期性が見られるか否かを調べる(ステップS26)。周期性が見られる場合は“Yes”としてステップS27に、周期性が見られない場合は“No”としてステップS28に、夫々制御を移す。   The estimation of periodicity for one lot (a plurality of substrates) is performed as follows. Upon completion of the inspection of one lot of substrates, the inspection information storage unit 33 outputs the lot substrate inspection information eee to the in-target defect period estimation unit 34 in accordance with an instruction from the substrate inspection result management control unit 31 (step S24). ). Subsequently, based on the input lot board inspection information eee, the in-multiple target defect period estimation unit 34 estimates the periodicity of defects in one lot (between a plurality of inspection boards) and estimates the in-multiple board periodicity. The information ggg is output to the manufacturing process abnormality determination unit 35, and the lot periodicity estimation completion information fff is output to the substrate inspection result management control unit 31 (step S25). Receiving the plurality of in-substrate periodicity estimation information ggg, the manufacturing process abnormality determining unit 35 checks whether or not the defect periodicity is seen in the lot (step S26). If periodicity is seen, control is transferred to step S27 as “Yes”, and control is transferred to step S28 as “No” if periodicity is not found.
ステップS26で“Yes”であった場合、ロット内で欠陥の周期性が見られたことにより、製造工程異常判定部35は製造工程に「異常あり」という判定結果を出す。そして、製造工程異常判定部35は、基板検査結果管理制御部31経由で製造工程管理部5に「製造工程異常あり」という内容の製造工程情報jjjを通知する(ステップS27)。一方、ステップS26で“No”であった場合、製造工程異常判定部35は、ロット内で欠陥の周期性は見られないと判断して、基板検査結果管理制御部31経由で製造工程管理部5に「製造工程異常なし」という内容の製造工程情報jjjを通知する(ステップS28)。   If “Yes” in step S26, the manufacturing process abnormality determining unit 35 gives a determination result “abnormal” in the manufacturing process because the periodicity of the defect is seen in the lot. Then, the manufacturing process abnormality determination unit 35 notifies the manufacturing process management unit 5 via the substrate inspection result management control unit 31 of the manufacturing process information jjj having the content “the manufacturing process is abnormal” (step S27). On the other hand, if “No” in step S 26, the manufacturing process abnormality determination unit 35 determines that no defect periodicity is found in the lot, and the manufacturing process management unit 31 via the substrate inspection result management control unit 31. 5 is notified of the manufacturing process information jjj with the content “No manufacturing process abnormality” (step S28).
次に、本実施形態による欠陥の周期性の推定方法を説明する。図7は、本実施形態で利用する基板(半導体ウェハ)の構成を示している。画像記憶部20で記憶される画像情報は、ウェハ基板41aが撮像されたウェハ基板画像41である。本実施形態で取り上げるウェハ基板41aは、3×3のショット領域によって構成され、さらに1ショット領域(例えば図中のショット領域42)は2×2のチップによって構成される。1チップ(例えば図中のチップ43)は主に5個のパターン領域(例えば図中のパターン領域43a〜43e)からなる。なお、ウェハ基板41aでは、左上端、右上端、左下端、および右下端のチップに関しては、ウェハから外れるためパターンが転写されていないものとする。   Next, the defect periodicity estimation method according to the present embodiment will be described. FIG. 7 shows a configuration of a substrate (semiconductor wafer) used in the present embodiment. The image information stored in the image storage unit 20 is a wafer substrate image 41 obtained by imaging the wafer substrate 41a. The wafer substrate 41a taken up in the present embodiment is configured by a 3 × 3 shot region, and one shot region (for example, the shot region 42 in the drawing) is configured by a 2 × 2 chip. One chip (for example, chip 43 in the figure) is mainly composed of five pattern areas (for example, pattern areas 43a to 43e in the figure). In the wafer substrate 41a, it is assumed that the patterns at the upper left end, the upper right end, the lower left end, and the lower right end are not transferred because they are separated from the wafer.
図8は、図7のウェハ基板を検査した際に生成された画像で欠陥が抽出された様子を示している。検査ウェハ基板41bにおいて8個の欠陥が抽出されている。そのときの欠陥情報は、欠陥情報リスト45aや45bに示される内容(欠陥番号に関連してショット番号、チップ番号、欠陥重心位置、面積、フェレ径(X方向、Y方向)、周囲長、真円度が提示されている)である。中央のショット領域42で発生している欠陥に対して詳細に見ると、この欠陥は、チップ43のようにパターン領域43a、43d、および43eに跨っている黒欠陥である。ウェハ画像41を見て気がつく点は、ショット単位で区切って見ると、常にショットの同じ位置にほぼ同じ大きさの欠陥が存在することである。このことを踏まえ、1つの基板ではショット単位で欠陥の周期性を調べるようにする。   FIG. 8 shows a state in which defects are extracted from an image generated when the wafer substrate of FIG. 7 is inspected. Eight defects are extracted in the inspection wafer substrate 41b. The defect information at that time includes the contents shown in the defect information lists 45a and 45b (shot number, chip number, defect centroid position, area, ferret diameter (X direction, Y direction), peripheral length, true length in relation to the defect number. Circularity is presented). When the defect generated in the central shot area 42 is viewed in detail, the defect is a black defect extending over the pattern areas 43 a, 43 d, and 43 e like the chip 43. What is noticed when looking at the wafer image 41 is that defects of almost the same size are always present at the same position of the shot when viewed in units of shots. Considering this, the periodicity of defects is examined on a single substrate basis for each shot.
周期性を調べる方法として、本実施形態では統計的仮説検定の手法を利用する。具体的には、2つの欠陥情報の差、または1つの欠陥情報と、基準となる情報との差が平均0、標準偏差1の正規分布N(0,1)に従うものとして、これらの和がχ2分布に従うという仮説の元に検定を行う。検定の対象となるデータがこの検定で棄却される場合は2つの欠陥情報に差がある、または1つの欠陥情報が基準に対して差を持つということになり、周期性はないと推定される。また、棄却されない場合は2つの欠陥情報に差がない、または1つの欠陥情報が基準に対して差を持たないということになり、周期性はあると推定される。これは、2つの欠陥情報の差がない(または1つの欠陥情報と基準との差がない)=2つの欠陥情報の間(または1つの欠陥情報と基準との間)には何らかの関係が存在するという内容に基づくものである。 As a method for examining periodicity, a statistical hypothesis test method is used in the present embodiment. Specifically, the difference between two pieces of defect information, or the difference between one piece of defect information and the reference information follows a normal distribution N (0,1) with an average of 0 and a standard deviation of 1, and the sum of these is The test is performed based on the hypothesis of following the χ 2 distribution. If the data to be tested is rejected by this test, it means that there is a difference between the two defect information, or one defect information has a difference from the standard, and it is estimated that there is no periodicity . If not rejected, there is no difference between the two pieces of defect information, or one piece of defect information has no difference from the reference, and it is estimated that there is periodicity. This is because there is no difference between the two defect information (or there is no difference between one defect information and the reference) = there is some relationship between the two defect information (or between one defect information and the reference) It is based on the content of doing.
図9にχ2分布の例として、自由度が1、5、10のときの分布のグラフを示し、図10には自由度が10のときの検定のモデルを示す。各グラフとも、横軸は評価する値(X値)を示し、縦軸はχ2分布の値を示している。X値は、本実施形態で言うところの「欠陥情報の差の和」を表している。また、自由度は、検定に用いる欠陥情報の数によって決まるものであり、検定に用いる欠陥情報の数をnとすると、自由度は(n-1)となる。 As an example of the χ 2 distribution, FIG. 9 shows a distribution graph when the degrees of freedom are 1, 5, and 10, and FIG. 10 shows a test model when the degrees of freedom is 10. In each graph, the horizontal axis indicates the value to be evaluated (X value), and the vertical axis indicates the value of the χ 2 distribution. The X value represents the “sum of differences in defect information” in the present embodiment. The degree of freedom is determined by the number of defect information used for verification. When the number of defect information used for verification is n, the degree of freedom is (n-1).
図9に示すように、自由度が大きくなるにつれ、横軸に関するグラフの「山」の位置が右側にずれる(山の位置に対応するX値が大きくなる)ようになる。また、図10に示すように、片側検定で棄却率を5%としたときのX値の値は約18.3である。したがって、評価されるX値、すなわち欠陥情報の差の和が棄却率5%のX値よりも大きければ欠陥情報の間には周期性がない、逆にX値よりも小さければ欠陥情報の間に周期性があるという推定結果を出すことになる。   As shown in FIG. 9, as the degree of freedom increases, the position of the “mountain” in the graph regarding the horizontal axis shifts to the right (the X value corresponding to the position of the mountain increases). Further, as shown in FIG. 10, the value of X when the rejection rate is 5% in the one-sided test is about 18.3. Therefore, there is no periodicity between the defect information if the evaluated X value, that is, the sum of the differences in the defect information is larger than the X value of the rejection rate of 5%. The estimation result that there is periodicity will be given.
以下、具体的なχ2検定(カイ二乗検定)方法を示す。ここでは、図8のケースに対して、検査の区画であるショット単位での欠陥の周期性を推定する場合を説明する。欠陥の重心位置に関して、ショット領域で見たときの欠陥の重心位置を算出する。画像全体の座標系で見たときのn番目の欠陥が含まれるショット領域の基準座標値(ショット左下をショット領域の基準座標原点とする)を(XSn, YSn)とし、n番目の欠陥の重心位置を(XCn, YCn)とすると、ショット領域の座標系における欠陥の重心位置(XC-Sn, YC-Sn)は次のようになる。
XC-Sn = XCn − XSn
YC-Sn = YCn − YSn ・・・(Eq-1)
Hereinafter, a specific χ 2 test (chi-square test) method will be described. Here, with respect to the case of FIG. 8, a case will be described in which the periodicity of defects in units of shots, which are inspection sections, is estimated. Regarding the position of the center of gravity of the defect, the position of the center of gravity of the defect when viewed in the shot area is calculated. The reference coordinate value of the shot area containing the nth defect when viewed in the coordinate system of the entire image (the lower left corner of the shot is the reference coordinate origin of the shot area) is (XSn, YSn), and the center of gravity of the nth defect When the position is (XCn, YCn), the center of gravity position (XC-Sn, YC-Sn) of the defect in the coordinate system of the shot area is as follows.
XC-Sn = XCn − XSn
YC-Sn = YCn-YSn (Eq-1)
ここで、欠陥情報の差として、n番目の欠陥とm番目の欠陥との差を考えるとき、検定に用いる評価値の1つとして、ショットから見た(相対的な)欠陥重心位置の差(△Xc(n,m), △Yc(n,m))を次式のように定義する(差は絶対差として表すものとする)。
△Xc(n,m) = |XC-Sn − XC-Sm|
△Yc(n,m) = |YC-Sn − YC-Sm|・・・(Eq-2)
Here, when considering the difference between the n-th defect and the m-th defect as the difference in defect information, as one of the evaluation values used for verification, the difference in the (relative) defect center of gravity position seen from the shot ( ΔXc (n, m), ΔYc (n, m)) is defined as follows (the difference is expressed as an absolute difference).
△ Xc (n, m) = | XC-Sn-XC-Sm |
△ Yc (n, m) = | YC-Sn−YC-Sm | ・ ・ ・ (Eq-2)
同様にn番目の欠陥面積Sn、フェレ径(FXn, FYn)とm番目の欠陥面積Sm、フェレ径(FXm, FYm)から、両者の欠陥の面積の差△S(n,m)、フェレ径の差(△FX(n,m), △FY(n,m))を次式のように定義する。
△S(n,m) = |Sn − Sm|・・・(Eq-3)
△FX(n,m) = |FXn − FXm|
△FY(n,m) = |FYn − FYm| ・・・(Eq-4)
Similarly, from the n-th defect area Sn, ferret diameter (FXn, FYn) and the m-th defect area Sm, ferret diameter (FXm, FYm), the difference between the two defect areas ΔS (n, m), ferret diameter The difference (ΔFX (n, m), ΔFY (n, m)) is defined as
△ S (n, m) = | Sn-Sm | ... (Eq-3)
△ FX (n, m) = | FXn − FXm |
△ FY (n, m) = | FYn − FYm | (Eq-4)
ここまで求められた欠陥情報の差(式(Eq-2)〜(Eq-4))を加算した結果である検定のための評価値△Dif(n, m)を次式にて定義する。
△Dif(n, m) = △Xc(n,m)+△Yc(n,m)+△S(n,m)+△FX(n,m)+△FY(n,m)・・・(Eq-5)
An evaluation value ΔDif (n, m) for the test, which is the result of adding the defect information differences obtained so far (formulas (Eq-2) to (Eq-4)), is defined by the following formula.
△ Dif (n, m) = △ Xc (n, m) + △ Yc (n, m) + △ S (n, m) + △ FX (n, m) + △ FY (n, m) ・ ・ ・(Eq-5)
5個の欠陥情報の差に関して、式(Eq-5)のように評価値を定義したので、これを自由度5-1=4のχ2検定にかけることで、検定すなわちn番目の欠陥とm番目の欠陥の周期性推定が行われる。評価値△Dif(n, m)が棄却域のX値よりも大きいか小さいかで周期性の有無を判定することになる。この方法では、評価値△Dif(n, m)を定義する際の欠陥情報の差の個数によって、周期性を判定する閾値(棄却域のX値)が動的に変化するため、欠陥情報の数に対して適応的な周期性の推定が可能になる。 Since the evaluation value is defined as the formula (Eq-5) for the difference between the five pieces of defect information, by applying this to the χ 2 test with 5-1 = 4 degrees of freedom, The periodicity of the mth defect is estimated. Whether or not there is periodicity is determined based on whether the evaluation value ΔDif (n, m) is larger or smaller than the X value in the rejection area. In this method, the threshold for determining periodicity (X value in the rejection area) dynamically changes depending on the number of differences in defect information when defining the evaluation value ΔDif (n, m). It is possible to estimate the periodicity adaptive to the number.
上記の例では、2つの欠陥情報の差だけから検定を行う方法を示したが、検定方法はさらに変形させることができる。実際には別の欠陥情報(例えば周囲長、欠陥分類結果に付随する適合度)を追加してもよい。さらに、複数の欠陥情報に関して適用してもよく、例えば図8のケースでは、全ての欠陥から任意の2個の欠陥を取り出し、両者の差を上記の方法で算出することで、8個から2個の組合せ=28通りの差の情報が算出されるので、これらを評価値として定義することで、別の自由度のχ2分布に関する検定を行うことができる。 In the above example, the method of performing the test only from the difference between the two pieces of defect information is shown, but the test method can be further modified. Actually, other defect information (for example, the perimeter, the degree of conformity accompanying the defect classification result) may be added. Further, the present invention may be applied to a plurality of defect information. For example, in the case of FIG. 8, any two defects are extracted from all the defects, and the difference between the two is calculated by the above method. Since the difference information of 28 combinations is calculated, by defining these as evaluation values, it is possible to perform a test on the χ 2 distribution with another degree of freedom.
この場合、全欠陥に対して周期性の有無を推定することになる。また、欠陥情報の差が正規分布N(0,1)に従わない場合には、正規分布N(0,1)に従うように欠陥情報を正規化することで対応できる。さらに、上記の例では、異なる欠陥情報を1つの評価値として定義するようにしたが、欠陥情報別に検定の評価値を定義する(欠陥位置、面積、フェレ径夫々に対して評価値を定義する)ようにしてもよいし、これらに優先順位をつける、例えば欠陥位置を第一候補としてχ2検定を行い、棄却された場合は欠陥面積を第二候補、フェレ径を第三候補としてχ2検定を行う等のようにしてもよい。 In this case, the presence or absence of periodicity is estimated for all defects. Further, when the difference in defect information does not follow the normal distribution N (0,1), it can be dealt with by normalizing the defect information so as to follow the normal distribution N (0,1). Furthermore, in the above example, different defect information is defined as one evaluation value. However, an evaluation value is defined for each defect information (an evaluation value is defined for each defect position, area, and ferret diameter). ) may also be, these prioritize, for example, performs a chi 2 test defect position as a first candidate, chi defect area if it is rejected the second candidate, the Feret's diameter as the third candidate 2 For example, an examination may be performed.
なお、図8に見られるケースにおける欠陥抽出の方法として、例えば参照用画像に対しても図8のようなショット周期の欠陥が見られる場合では、実際の欠陥抽出処理において欠陥が抽出されない可能がある。一方、チップ単位による比較(隣接との比較や、検査画像情報自身からチップ領域の平均(平均チップ)を算出して比較する等)では、ショット内で欠陥を有するチップと欠陥を持たないチップに分かれるため、たとえ新しい品種の基板であっても欠陥を抽出することが可能である。   As a defect extraction method in the case shown in FIG. 8, for example, when a defect having a shot period as shown in FIG. 8 is seen in the reference image, the defect may not be extracted in the actual defect extraction process. is there. On the other hand, in comparison by chip unit (comparison with adjacent areas, or by calculating and comparing the average (average chip) of the chip area from the inspection image information itself), a chip having a defect and a chip having no defect in a shot are compared. Since it is divided, it is possible to extract a defect even if it is a new variety of substrates.
図8を参照して、1つの検査基板画像に関する欠陥の周期性有無の推定方法を説明したが、1ロット(複数の検査基板画像間)に関する欠陥の周期性有無の推定を行う場合も同様の方法をとることができる。図11および図12には1ロット(25枚のウェハ)の検査における検査ウェハ画像、およびウェハ画像から抽出された欠陥情報を示す。   With reference to FIG. 8, the method for estimating the presence / absence of defect periodicity for one inspection board image has been described, but the same applies to the case of estimating the presence / absence of defect periodicity for one lot (between a plurality of inspection board images). Can take the way. 11 and 12 show an inspection wafer image in the inspection of one lot (25 wafers) and defect information extracted from the wafer image.
図11では、右上に黒欠陥52b,53a,55a,56b、左下に薄欠陥52a,54a,56aがそれぞれ存在しているが、検査ウェハによっては両方が存在する、どちらか一方が存在する、両方とも存在しないといった様子が伺える。このとき、基板単体だけでは周期性は当然判断できないし、1ロット全ての欠陥情報をそのまま利用して周期性の推定を行っても周期性は見られないと思われる。しかし、図11では、右上の黒欠陥はウェハ1枚おきに見られる、左下の薄欠陥はウェハ2枚おきに見られるといったことが予想される。これらは、同じロットであっても製造装置がウェハ間で異なっていることに起因している。   In FIG. 11, black defects 52b, 53a, 55a, and 56b are present in the upper right, and thin defects 52a, 54a, and 56a are present in the lower left. However, depending on the inspection wafer, both exist, either one exists, both It can be seen that both do not exist. At this time, the periodicity cannot be determined by using only the substrate alone, and even if the periodicity is estimated using the defect information of all the lots as they are, the periodicity is not seen. However, in FIG. 11, it is expected that the upper right black defect is seen every other wafer and the lower left thin defect is seen every two wafers. These are due to the fact that the manufacturing apparatus differs between wafers even in the same lot.
そこで、本実施形態では図12の欠陥情報リストにある欠陥情報を活用した上でロット内の周期性を推定する。具体的には、図3に示されるフォーマットの欠陥情報に対して、あるキー項目を基準に欠陥情報のソートを行う。そして、ソートされた欠陥情報に関して、キー項目を元にクラスタリング(幾つかのグループに分割する処理)を行い、グループ化された欠陥情報に関して、図8を参照して説明したχ2検定により周期性の有無を推定する。 Therefore, in this embodiment, the periodicity in the lot is estimated after utilizing the defect information in the defect information list of FIG. Specifically, the defect information is sorted on the basis of a certain key item with respect to the defect information in the format shown in FIG. Then, the sorted defect information is clustered based on the key items (processing to divide into several groups), and the grouped defect information is periodic by the χ 2 test described with reference to FIG. Presence or absence of is estimated.
例えば、図12において欠陥の重心位置をキー項目として欠陥情報のソートとクラスタリングを行うと、リスト57bの欠陥(欠陥52b)とリスト57cの欠陥(欠陥53a)が1つのグループ(黒欠陥のグループ:グループ1)に、リスト57aの欠陥(欠陥52a)とリスト57dの欠陥(欠陥54a)が別のグループ(薄欠陥のグループ:グループ2)に、それぞれ分けられる。そして、各グループに関して周期性の有無の推定を、図8を参照して説明したχ2検定(グループに属する欠陥情報の差の和)により行うようにする。 For example, when defect information sorting and clustering are performed using the position of the center of gravity of the defect as a key item in FIG. 12, the defect (defect 52b) in the list 57b and the defect (defect 53a) in the list 57c are combined into one group (black defect group: In the group 1), the defect in the list 57a (defect 52a) and the defect in the list 57d (defect 54a) are divided into different groups (thin defect group: group 2). Then, the presence / absence of periodicity is estimated for each group by the χ 2 test (sum of differences in defect information belonging to the group) described with reference to FIG.
ここで、欠陥に周期性があると推定されたグループに対して、基板番号に関する周期性があるかどうかを調べるようにする。これは、前述したように、製造装置がウェハ間で異なることがあるため、共通の製造装置で欠陥が発生しているか否かを推定するために行う。ここでは周期性を「ウェハの順番(何枚目)が等差数列に従っている」ものとして考える。すなわち周期性は次の式を満足するものとなる。ここでaは初項、dは公差、a(n)は一般項を表す。
a(n) = a+(n-1)×d =d×n + (a-d)・・・(Eq-6)
Here, it is checked whether or not there is a periodicity related to the substrate number with respect to the group in which the defect is estimated to have a periodicity. As described above, this is performed in order to estimate whether or not a defect occurs in a common manufacturing apparatus because the manufacturing apparatus may differ between wafers. Here, the periodicity is considered as “the order (number of wafers) of the wafer follows an arithmetic sequence”. That is, the periodicity satisfies the following formula. Here, a is an initial term, d is a tolerance, and a (n) is a general term.
a (n) = a + (n-1) * d = d * n + (ad) (Eq-6)
図11および図12のケースにおいて考えると、グループ1の欠陥はウェハ1枚目、3枚目、5枚目、…、25枚目と1枚おきに発生していることから、式(Eq-6)を適用すると、公差d=2、初項と公差の差a-d=−1となり、一般項a(n)=2×n−1となる。すなわちグループ1では、奇数番目のウェハに対して欠陥の周期性が見られると推定できる。また、グループ2の欠陥はウェハ1枚目、4枚目、…、25枚目と2枚おきに発生していることから、式(Eq-6)を適用すると、公差d=3、初項と公差の差a-d=−2となり、一般項a(n)=3×n−2となる。グループ2に関しても、ウェハ3枚ごとに欠陥の周期性が見られると推定できる。このことから、全てのウェハに出ているとは限らない欠陥に対しても周期性を推定することができる。   Considering the cases of FIGS. 11 and 12, since the defect of group 1 occurs every other wafer, such as the first, third, fifth,..., 25th wafer, the equation (Eq− When 6) is applied, the tolerance d = 2, the difference between the first term and the tolerance a−d = −1, and the general term a (n) = 2 × n−1. That is, in group 1, it can be estimated that the periodicity of defects is seen for odd-numbered wafers. In addition, since the defect of group 2 occurs every second wafer, the first wafer, the fourth wafer, ..., the 25th wafer, applying equation (Eq-6), tolerance d = 3, first term And tolerance difference a−d = −2, and general term a (n) = 3 × n−2. Regarding Group 2, it can be estimated that the defect periodicity is seen every three wafers. From this, periodicity can be estimated even for defects that are not necessarily present on all wafers.
なお、図11および図12ではロット内での欠陥の変動については触れていないが、製造装置の異常が深刻な場合は、同一ロット内であっても欠陥の変動(時間が経つにつれて大きくなる、欠陥数が増加する、欠陥の明るさが変わる等)が発生する。この場合には、χ2検定の棄却率を大きく(棄却されにくいように)して、周期性があるという推定結果を出すようにする一方で、グループ内で時系列による欠陥情報の変化を調べるようにする。例えば面積であれば、時系列で単調増加か、単調減少か、どちらでもないかを調べ、もし単調増加や単調減少があれば、周期性の推定結果をそのまま採用し、どちらでもなければ周期性の推定結果を変更する。これにより、時間による欠陥情報の変化に対応した周期性の有無の推定が可能になる。 11 and 12 do not touch on fluctuations in defects within a lot. However, when the abnormality of the manufacturing apparatus is serious, fluctuations in defects (increases with time, even within the same lot. The number of defects increases, the brightness of the defects changes, etc.). In this case, increase the rejection rate of the χ 2 test (so that it is difficult to be rejected) to produce an estimation result that there is periodicity, while examining the change in defect information over time in the group Like that. For example, if the area is monotonically increasing or decreasing monotonically in time series, if there is a monotonic increase or monotonic decrease, the periodicity estimation result is used as it is. Change the estimation result of. Thereby, it is possible to estimate the presence or absence of periodicity corresponding to the change of defect information with time.
上述したように、本実施形態による欠陥判定システムは、単一の被検査対象および複数の被検査対象夫々において、個々の欠陥の特徴に関する欠陥情報(欠陥位置や面積等の欠陥特徴や欠陥分類結果、適合度)、画像情報、および被検査対象に関する情報(製造工程の情報や、検査領域の区画に関する情報)に基づいて欠陥の周期性を推定し、その推定結果から製造装置の不具合の有無を判定し、不具合が発生している場合にはその旨を通知できるようにしている。これによって、生産の早い段階で製造工程の異常を発見し、生産量低下を最小限に抑えて製造工程の歩留まりを改善することができる。   As described above, the defect determination system according to the present embodiment provides defect information (defect features such as defect position and area, and defect classification results) for each defect feature in each of a single inspection target and a plurality of inspection targets. , Degree of fit), image information, and information on the object to be inspected (manufacturing process information and information on sections of the inspection area), and the defect periodicity is estimated based on the estimation result. It is determined, and if a problem has occurred, the fact can be notified. As a result, an abnormality in the manufacturing process can be found at an early stage of production, and the yield of the manufacturing process can be improved by minimizing a decrease in the production amount.
特に、被検査対象上に欠陥が1個しか発見されず、その欠陥が、複数の被検査対象で発生する致命的な欠陥であるような場合でも、本実施形態による欠陥判定システムは、その欠陥の元となる製造装置の不具合を検出することができる。また、単一の被検査対象にショットといった検査区画を設け、その検査区画の情報を周期性の推定に利用することによって、単一の被検査対象に関する精度の高い異常有無の判定を実現することができる。   In particular, even when only one defect is found on the inspection target and the defect is a fatal defect that occurs in a plurality of inspection targets, the defect determination system according to the present embodiment has the defect. It is possible to detect defects in the manufacturing apparatus that is the basis of the above. In addition, by providing an inspection section such as a shot on a single object to be inspected and using information on the inspection area for estimating periodicity, it is possible to determine whether there is an abnormality with high accuracy regarding the single object to be inspected. Can do.
また、本実施形態による欠陥判定システムは欠陥分類部を備えており、欠陥分類部から出力される欠陥分類結果の情報を欠陥情報に含めて、周期性の判定を行ってもよい。欠陥分類結果の情報の利用方法としては、例えば欠陥分類結果に基づいて欠陥が致命的なものであるか否かを判定し、欠陥が致命的なものである場合に周期性の判定を行えばよい。この例の場合には、製造工程の歩留まりに影響を及ぼす致命的な欠陥について周期性の推定を行うことによって、効率的かつ高精度に周期性の推定および製造工程の異常有無の判定を行うことができる。また、欠陥分類結果の情報を利用して製造工程の異常有無を判定することで、例えば何番目の製造工程に異常がある等といった具合で製造工程の異常をより明確に判定することができる。   The defect determination system according to the present embodiment may include a defect classification unit, and the defect classification result information output from the defect classification unit may be included in the defect information to determine periodicity. As a method of using the information on the defect classification result, for example, it is determined whether or not the defect is fatal based on the defect classification result, and if the defect is fatal, the periodicity is determined. Good. In the case of this example, by estimating the periodicity of fatal defects that affect the yield of the manufacturing process, it is possible to estimate the periodicity and determine whether there is an abnormality in the manufacturing process efficiently and with high accuracy. Can do. Further, by determining the presence / absence of an abnormality in the manufacturing process using information on the defect classification result, it is possible to more clearly determine an abnormality in the manufacturing process, for example, in what number manufacturing process is abnormal.
また、欠陥情報に対して統計的な手法(検定)を用いて周期性の有無を推定することによって、欠陥情報の数や内容に応じて製造工程の異常有無の適切な判定を行うことができる。特に、質に関する欠陥情報は、欠陥の発生原因を特定しやすくする情報である(例えば、全てのチップで片ボケ欠陥があれば、その欠陥は露光機に起因する欠陥であると判定できる等)ので、周期性の推定を行う際に、欠陥位置、面積、フェレ径、欠陥分類結果といった質に関する欠陥情報を複合的に利用することで、製造工程の異常有無の判定精度を高め、異常の内容をより明確に示すことができる。   In addition, by estimating the presence or absence of periodicity using a statistical method (testing) for defect information, it is possible to appropriately determine the presence or absence of an abnormality in the manufacturing process according to the number and content of defect information. . In particular, the defect information relating to quality is information that makes it easy to specify the cause of the defect (for example, if there is a single-sided defect in all chips, the defect can be determined to be a defect caused by the exposure machine, etc.). So, when estimating the periodicity, the defect information on the quality such as defect position, area, ferret diameter, defect classification result, etc. is used in combination to improve the judgment accuracy of manufacturing process abnormality, and the contents of abnormality Can be shown more clearly.
また、本実施形態による欠陥判定システムは検査領域の区画(ショット等)の単位で、被検査対象がOK(正常)かNG(異常)かの合否判定を行う。これによって、製造工程の異常有無の判定精度を高め、異常の内容をより明確にすることができる。さらに、周期性がある場合に、異常がある旨の判定結果を出力することによって、生産管理を行うシステムやオペレータ等に対して異常の発生を生産の早い段階で通知することができる。   In addition, the defect determination system according to the present embodiment performs pass / fail determination of whether the inspection target is OK (normal) or NG (abnormal) in units of sections (shots, etc.) of the inspection area. As a result, the accuracy of determining whether there is an abnormality in the manufacturing process can be improved, and the content of the abnormality can be made clearer. Furthermore, when there is a periodicity, by outputting a determination result indicating that there is an abnormality, it is possible to notify the occurrence of an abnormality to the system or operator performing production management at an early stage of production.
次に、本発明の第2の実施形態を説明する。本実施形態では、第1の実施形態と異なる箇所のみを説明する。図13は、本実施形態による欠陥判定システムと製造装置の全体構成を示している。本実施形態では、コータ装置102、ステッパ装置103、デベロッパ装置104が夫々複数設けられている。また、製造工程管理部105からの指示によって基板の振り分けを行う振り分け部108A〜108Cが設けられている。製造工程管理部105は、複数の製造装置を区別するために、製造装置固有のID情報を保持している。   Next, a second embodiment of the present invention will be described. In the present embodiment, only portions different from the first embodiment will be described. FIG. 13 shows the overall configuration of the defect determination system and the manufacturing apparatus according to the present embodiment. In this embodiment, a plurality of coater devices 102, stepper devices 103, and developer devices 104 are provided. In addition, sorting units 108 </ b> A to 108 </ b> C that sort the substrates according to instructions from the manufacturing process management unit 105 are provided. The manufacturing process management unit 105 holds ID information unique to a manufacturing apparatus in order to distinguish a plurality of manufacturing apparatuses.
欠陥判定システム101は、検査基板の画像情報取得から一基板に関する欠陥の周期性推定までを行う単一基板判定機能付の基板検査装置106と、1ロット内(複数基板間)の欠陥の周期性推定を行う複数基板検査結果管理・判定部107とからなっている。このように構成することで、単一基板の欠陥周期性判定と複数基板の欠陥周期性判定を独立に処理することができ、例えば複数基板検査結果管理・判定部107を複数の基板検査装置106とリンクさせるといった構成が可能となる。   The defect determination system 101 includes a substrate inspection apparatus 106 with a single substrate determination function that performs the process from acquisition of image information of an inspection substrate to estimation of the periodicity of defects on one substrate, and the periodicity of defects within one lot (between multiple substrates) It consists of a multiple substrate inspection result management / determination unit 107 that performs estimation. With this configuration, it is possible to independently process defect periodicity determination of a single substrate and defect periodicity determination of a plurality of substrates. For example, the multiple substrate inspection result management / determination unit 107 is configured to include a plurality of substrate inspection devices 106. It is possible to make a configuration such as linking.
また、複数の製造装置を持つことで、例えば1台のコータ装置102が故障したことを製造工程管理部105が認識すると、コータ装置102の振り分け部108Aを制御して、故障しているコータ装置には基板をまわさないようにすることが可能である。これによって、一連の製造工程を停止させずに、故障に対応することが可能となる。結果として生産の効率を落とすことなく、かつ製造工程の異常に対しては早期の発見が可能となる。   Further, by having a plurality of manufacturing apparatuses, for example, when the manufacturing process management unit 105 recognizes that one coater apparatus 102 has failed, the distribution unit 108A of the coater apparatus 102 is controlled, and the broken coater apparatus is detected. It is possible not to turn the substrate. Thereby, it becomes possible to cope with a failure without stopping a series of manufacturing processes. As a result, it is possible to detect the abnormality of the manufacturing process at an early stage without reducing the production efficiency.
図14は基板検査装置106の構成を示している。第1の実施形態と異なる点は、単一対象内欠陥周期推定部111と単一対象内製造工程異常判定部112が設けられていることである。また、本実施形態では製造装置固有のID情報を利用するため、製造工程や品種の情報を持つ検査対象情報bbが製造装置のID情報を保有しており、対象となる検査基板がどの製造装置で製造されたのかがわかるようになっている。製造装置のID情報は、検査用製造工程/品種情報mmおよび検査用画像情報ppにも含まれている。   FIG. 14 shows the configuration of the substrate inspection apparatus 106. The difference from the first embodiment is that a single target defect period estimation unit 111 and a single target manufacturing process abnormality determination unit 112 are provided. In this embodiment, since ID information unique to the manufacturing apparatus is used, the inspection object information bb having manufacturing process and product type information holds the ID information of the manufacturing apparatus, and which inspection apparatus is the target inspection board. It can be seen whether it was manufactured in. The ID information of the manufacturing apparatus is also included in the inspection manufacturing process / product information mm and the inspection image information pp.
検査情報統合部25から出力される統合検査情報wwは単一対象内欠陥周期推定部111に入力され、ここで第1の実施形態における単一対象内欠陥周期推定部32と同等の処理が行われる。単一対象内欠陥周期推定部111の処理が完了し、欠陥の周期性があると推定されると、単一基板内周期性推定情報dddが推定結果として出力される。単一基板内周期性推定情報dddには製造装置のID情報も含まれている。また欠陥の周期性の有無に関係なく、単一対象内欠陥周期推定部111は、周期性推定に関する情報を統合検査情報wwに付加した単一基板検査情報cccを出力する。   The integrated inspection information ww output from the inspection information integration unit 25 is input to the single target defect cycle estimation unit 111, where the same processing as the single target defect cycle estimation unit 32 in the first embodiment is performed. Is called. When the processing of the single object defect cycle estimation unit 111 is completed and it is estimated that there is a defect periodicity, single substrate periodicity estimation information ddd is output as an estimation result. The single-substrate periodicity estimation information ddd includes ID information of the manufacturing apparatus. Regardless of the defect periodicity, the single-object defect period estimation unit 111 outputs single substrate inspection information ccc in which information related to the periodicity estimation is added to the integrated inspection information ww.
単一対象内製造工程異常判定部112は、単一基板内周期性推定情報dddによって欠陥の周期性があるとの推定結果を受け、製造工程に異常があることを示す情報を生成し、製造工程異常・検査完了情報kkkとして製造工程管理部105に送信する。このとき、単一基板内周期性推定情報dddに含まれる製造装置のID情報から、どの製造装置が異常を起こしているかがわかるため、製造工程異常・検査完了情報kkkには、異常を起こしていると思われる製造装置のID情報が付加されている。これにより、製造装置の異常を早期に発見することが可能となる。   The single target manufacturing process abnormality determination unit 112 receives the estimation result that there is a defect periodicity by the single substrate periodicity estimation information ddd, generates information indicating that the manufacturing process is abnormal, and manufactures The process abnormality / inspection completion information kkk is transmitted to the manufacturing process management unit 105. At this time, since the manufacturing apparatus ID information included in the single-substrate periodicity estimation information ddd indicates which manufacturing apparatus has caused an abnormality, the manufacturing process abnormality / inspection completion information kkk has an abnormality. The ID information of the manufacturing equipment that seems to be present is added. Thereby, it becomes possible to discover abnormality of a manufacturing apparatus at an early stage.
次に、図15を参照し、基板検査装置106による処理の流れを説明する。なお、ステップS31〜S37の処理は図4のステップS11〜S17の処理と同等であるので、説明を省略する。ステップS37以降の処理は次のように行われる。ステップS37で統合された統合検査情報wwは単一対象内欠陥周期推定部111に送信される(ステップS38)。   Next, the flow of processing performed by the substrate inspection apparatus 106 will be described with reference to FIG. In addition, since the process of step S31-S37 is equivalent to the process of step S11-S17 of FIG. 4, description is abbreviate | omitted. The processing after step S37 is performed as follows. The integrated inspection information ww integrated in step S37 is transmitted to the single target defect period estimation unit 111 (step S38).
続いて、単一対象内欠陥周期推定部111は、検査ウェハ1枚の統合検査情報wwに基づいて、第1の実施形態と同様にショット単位での欠陥の周期性を推定する(ステップS39)。単一対象内欠陥周期推定部111からの単一基板内周期性推定情報dddを受けて、単一対象内製造工程異常判定部112は、ウェハ内の周期性としてショット単位で欠陥の周期性が見られるか否かを調べ(ステップS40)、周期性が見られる場合は“Yes”としてステップS41に、周期性が見られない場合は“No”としてステップS42に夫々制御を移す。   Subsequently, the single-in-object defect cycle estimation unit 111 estimates the defect periodicity for each shot, similarly to the first embodiment, based on the integrated inspection information ww of one inspection wafer (step S39). . Receiving the single-substrate periodicity estimation information ddd from the single-object defect period estimation unit 111, the single-object manufacturing process abnormality determination unit 112 determines the periodicity of defects in shot units as the periodicity within the wafer. Whether or not it can be seen is checked (step S40). If periodicity is seen, control is transferred to step S41 as "Yes", and if no periodicity is found, control is passed to step S42.
ステップS40で“Yes”であった場合、ショット単位で欠陥の周期性が見られたことにより、単一対象内製造工程異常判定部112は、ショットに関する製造工程に「異常あり」という判定結果を出す。そして、単一対象内製造工程異常判定部112は、「製造工程異常あり」という内容の製造工程異常・検査完了情報kkkを製造工程管理部105に通知する(ステップS41)。   If “Yes” in step S40, since the defect periodicity is seen in units of shots, the in-single-object manufacturing process abnormality determining unit 112 gives a determination result “abnormal” in the manufacturing process related to the shot. put out. Then, the in-subject manufacturing process abnormality determination unit 112 notifies the manufacturing process management unit 105 of the manufacturing process abnormality / inspection completion information kkk having the content “the manufacturing process is abnormal” (step S41).
ステップS40で“No”であった場合、およびステップS41を完了したところで、単一対象内製造工程異常判定部112は、1つの検査基板に対する検査の完了を製造工程異常・検査完了情報kkkとして製造工程管理部105に送信する(ステップS42)。なお、ステップS41の処理が行われた場合は、製造工程異常・検査完了情報kkkには、異常を起こしていると思われる製造装置のID情報が含まれている。   If “No” in step S40 and when step S41 is completed, the in-subject manufacturing process abnormality determination unit 112 manufactures the inspection completion for one inspection board as the manufacturing process abnormality / inspection completion information kkk. It transmits to the process management part 105 (step S42). When the process of step S41 is performed, the manufacturing process abnormality / inspection completion information kkk includes the ID information of the manufacturing apparatus that is considered to be abnormal.
次に、図16を参照し、複数基板検査結果管理・判定部107の構成を説明する。基板検査装置106から単一基板検査情報cccが出力され、検査情報記憶部33に入力される点以外の構成は、第1の実施形態による基板検査結果管理部7の構成(図5)と同様である。内部に関しては、検査情報記憶部33から出力されるロット基板検査情報eeeに製造装置のID情報が含まれている。また、複数対象内欠陥周期推定部34によって欠陥の周期性が見られると推定されたとき、出力される複数基板内周期性推定情報ggg(欠陥の周期性推定結果)、および製造工程異常判定部35から出力される製造工程異常情報hhhには、異常を起こしていると思われる製造装置のID情報が含まれるようになっている。   Next, the configuration of the multiple substrate inspection result management / determination unit 107 will be described with reference to FIG. The configuration other than the point that single substrate inspection information ccc is output from the substrate inspection apparatus 106 and input to the inspection information storage unit 33 is the same as the configuration of the substrate inspection result management unit 7 according to the first embodiment (FIG. 5). It is. Regarding the inside, the lot board inspection information eee output from the inspection information storage unit 33 includes the ID information of the manufacturing apparatus. Further, when it is estimated that the defect periodicity in the plurality of objects is estimated to have a periodicity of defects, the output is a plurality of in-substrate periodicity estimation information ggg (defect periodicity estimation result) and a manufacturing process abnormality determining unit. The manufacturing process abnormality information hhh output from 35 includes the ID information of the manufacturing apparatus that seems to have caused an abnormality.
図17は、複数基板検査結果管理・判定部107による処理の流れを示している。ステップS51〜S55の処理は図6のステップS24〜S28の処理と同等である。   FIG. 17 shows the flow of processing by the multiple substrate inspection result management / determination unit 107. The processing in steps S51 to S55 is equivalent to the processing in steps S24 to S28 in FIG.
次に、製造装置のID情報を利用した欠陥の周期性の推定方法を説明する。製造装置のID情報を欠陥情報と関連付けることで、個々の製造装置に関する異常の有無を以下のように正確に判定することができる。図18は、本実施形態におけるロット基板検査情報eeeのフォーマットを示している。ロット基板検査情報eeeは、製造装置のID情報をキーとした並びとなっている。例えばデベロッパ装置に付随する製造装置ID"DEV_ABC01"に関して調べると、1つおきの基板ID"AAABBB01"、"AAABBB03"、"AAABBB05"の検査情報が、類似した欠陥位置、欠陥面積、欠陥フェレ径、分類情報(分類内容と適合度)を持っていることがわかる。   Next, a method for estimating the periodicity of defects using ID information of the manufacturing apparatus will be described. By associating the ID information of the manufacturing apparatus with the defect information, it is possible to accurately determine whether there is an abnormality related to each manufacturing apparatus as follows. FIG. 18 shows the format of the lot board inspection information eee in the present embodiment. The lot substrate inspection information eee is arranged using the ID information of the manufacturing apparatus as a key. For example, when examining the manufacturing apparatus ID “DEV_ABC01” attached to the developer apparatus, the inspection information of every other board ID “AAABBB01”, “AAABBB03”, “AAABBB05” has similar defect positions, defect areas, defect ferret diameters, It turns out that it has classification information (classification contents and fitness).
このことから、製造装置ID"DEV_ABC01"は、ロットID"AAABBB"内の奇数番目の基板に対して処理を行っていることがわかると同時に、各基板で見られる「デフォーカス」欠陥が、製造装置ID"DEV_ABC01"によるものであると推定することができる。他にコータ装置に付随する製造装置ID"COA_ABC01"に対しても、ロットID"AAABBB"内で3つおきに基板を処理しており、「ムラ」欠陥が製造装置ID"COA_ABC01"によるものであると推定することができる。   From this, it can be seen that the manufacturing apparatus ID “DEV_ABC01” is processing the odd-numbered substrates in the lot ID “AAABBB”, and at the same time, the “defocus” defect found in each substrate is manufactured. It can be estimated that the device ID is “DEV_ABC01”. In addition, for the manufacturing equipment ID “COA_ABC01” attached to the coater, every third substrate is processed in the lot ID “AAABBB”, and the “unevenness” defect is caused by the manufacturing equipment ID “COA_ABC01”. It can be estimated that there is.
このようにすることで、欠陥情報や分類情報が同一の製造装置で類似している点を認識しやすくなる。また、製造装置のID情報別に欠陥情報や分類情報を利用して欠陥の周期性推定を行うことが可能となり、推定結果が即、製造装置の異常有無につながって、推定の処理時間を短縮することができる。   By doing in this way, it becomes easy to recognize that defect information and classification information are similar in the same manufacturing apparatus. In addition, it becomes possible to estimate defect periodicity using defect information and classification information for each ID information of the manufacturing equipment, and the estimation result immediately leads to the presence or absence of abnormality of the manufacturing equipment, thereby shortening the estimation processing time. be able to.
また、製造装置のID情報を利用して、以下のようにして欠陥の周期性を推定してもよい。複数対象内欠陥周期推定部34は、ロット基板検査情報eeeに含まれる任意の基板の欠陥情報と関連付けられた製造装置のID情報の出現数を製造装置毎にカウントし、その数を周期性の推定に利用する。例えば、より多くの基板の欠陥情報に関連付けられている製造装置のID情報をキーとして欠陥情報を抽出し、その欠陥情報を優先的に用いて欠陥の周期性を推定する。より多くの基板の欠陥情報に関連付けられているID情報を有する製造装置には異常がある可能性が高いので、上記の方法によって、このような製造装置の異常有無の判定を容易に行うことができる。   Further, the periodicity of defects may be estimated as follows using ID information of the manufacturing apparatus. The in-subject defect cycle estimation unit 34 counts the number of occurrences of ID information of the manufacturing apparatus associated with the defect information of an arbitrary substrate included in the lot substrate inspection information eee for each manufacturing apparatus, and the number of the periodicity is estimated. Use for estimation. For example, defect information is extracted using ID information of manufacturing apparatuses associated with more substrate defect information as a key, and the defect periodicity is estimated using the defect information preferentially. Since it is highly possible that a manufacturing apparatus having ID information associated with more defect information on a substrate has an abnormality, it is possible to easily determine whether there is an abnormality in such a manufacturing apparatus by the above method. it can.
上述したように本実施形態では、製造装置を複数持つこと、欠陥判定システムが1枚のウェハに関する処理部と1ロット(複数のウェハ)に関する処理部とに分かれていること、欠陥の周期性の推定に製造装置のID情報を利用していることが第1の実施形態と異なる。このため、欠陥判定システムの構成を生産能力の向上に合わせて容易に変更することができる。また、欠陥の周期性が見られた場合に、製造装置のID情報によって、どの製造装置が異常を起こしているのかを簡単に推定することができる。さらに、異常を起こしている製造装置を停止させても、他の製造装置で製造を継続させることができる。これらの点から、生産効率や歩留まりの向上を図ることが可能となる。   As described above, in this embodiment, a plurality of manufacturing apparatuses are provided, the defect determination system is divided into a processing unit related to one wafer and a processing unit related to one lot (a plurality of wafers), and the periodicity of defects. The difference from the first embodiment is that ID information of the manufacturing apparatus is used for estimation. For this reason, the structure of a defect determination system can be easily changed according to the improvement of production capacity. In addition, when the periodicity of defects is observed, it is possible to easily estimate which manufacturing apparatus has an abnormality based on the ID information of the manufacturing apparatus. Furthermore, even if the manufacturing apparatus causing the abnormality is stopped, the manufacturing can be continued with another manufacturing apparatus. From these points, it is possible to improve production efficiency and yield.
次に、本発明の第3の実施形態を説明する。本実施形態では、第1および第2の実施形態と異なる箇所のみを説明する。図19は、本実施形態による欠陥判定システムと製造装置の全体構成を示している。第2の実施形態に対して、欠陥判定システム201Aが製造工程に(1つの製造工程管理部105の管理下で)複数設けられている。欠陥判定システム201Aは、検査用の基板画像を取得する基板検査画像取得装置206Aと、基板画像に対して欠陥抽出、分類、判定から周期性の推定にわたる一連の画像処理を行う基板検査処理部207Aとで構成されている。基板検査処理部207Aが、画像処理機能に特化することで、例えば1台の基板検査画像取得装置206Aに対して複数の基板検査処理部207Aを設けることが可能となっている。   Next, a third embodiment of the present invention will be described. In the present embodiment, only portions different from the first and second embodiments will be described. FIG. 19 shows the overall configuration of the defect determination system and the manufacturing apparatus according to the present embodiment. In contrast to the second embodiment, a plurality of defect determination systems 201A are provided in a manufacturing process (under the control of one manufacturing process management unit 105). The defect determination system 201A includes a substrate inspection image acquisition device 206A that acquires a substrate image for inspection, and a substrate inspection processing unit 207A that performs a series of image processing from defect extraction, classification, and determination to estimation of periodicity for the substrate image. It consists of and. The substrate inspection processing unit 207A specializes in the image processing function, so that, for example, a plurality of substrate inspection processing units 207A can be provided for one substrate inspection image acquisition device 206A.
図20は基板検査画像取得装置206Aの構成を示している。第2の実施形態と異なり、画像処理機能に関する処理部(欠陥抽出部、欠陥分類部、チップ/ウェハ単位欠陥判定部)が除かれている。装置制御部211は、画像記憶部20からの画像記憶制御情報nnとして「画像情報取得完了」を受け取ると、1枚の検査用画像情報取得が完了した旨を示す基板検査完了情報uuを製造工程管理部105に送る。   FIG. 20 shows the configuration of the board inspection image acquisition apparatus 206A. Unlike the second embodiment, processing units (defect extraction unit, defect classification unit, chip / wafer unit defect determination unit) related to the image processing function are excluded. Upon receiving “image information acquisition completion” as the image storage control information nn from the image storage unit 20, the apparatus control unit 211 produces substrate inspection completion information uu indicating that acquisition of one piece of inspection image information has been completed. The data is sent to the management unit 105.
図21は基板検査処理部207Aの構成を示している。製造工程管理部105から出される周期性推定指示情報aaaが基板検査結果管理制御部231に入力されると、基板検査結果管理制御部231は基板検査結果管理制御情報bbbを欠陥抽出部221に送る。欠陥抽出部221は、基板検査結果管理制御情報bbbを「検査(画像処理)開始」と認識し、検査用画像情報ppの入力を受けて第1および第2の実施形態と同様の処理を行う。また、単一対象内欠陥周期推定部232は、検査情報統合部25から出力される統合検査情報wwを受けて、第1および第2の実施形態と同様の処理を行う(基板検査結果管理制御情報bbbの入力は関与しない)。   FIG. 21 shows the configuration of the substrate inspection processing unit 207A. When the periodicity estimation instruction information aaa output from the manufacturing process management unit 105 is input to the substrate inspection result management control unit 231, the substrate inspection result management control unit 231 sends the substrate inspection result management control information bbb to the defect extraction unit 221. . The defect extraction unit 221 recognizes the board inspection result management control information bbb as “inspection (image processing) start”, receives the input of the inspection image information pp, and performs the same processing as in the first and second embodiments. . Further, the single target defect cycle estimation unit 232 receives the integrated inspection information ww output from the inspection information integration unit 25, and performs the same processing as in the first and second embodiments (substrate inspection result management control). Information bbb input is not involved).
本実施形態では、欠陥判定システムを複数持つことによって、より効率的な生産(製造/検査)が可能となり、結果として製造工程の不具合発生を早期に発見することが可能となる。また、検査用の基板画像の取得部と画像処理部とを別々に構成することで、画像サイズが大きい(画素分解能が高い)場合の検査においても、画像処理部で欠陥抽出を行っている間に次の基板画像を取得することができるので、画像サイズの大きさによるタクトタイムの悪化を最小限に抑えた上で製造工程の不具合発生を早期に発見することが可能となる。   In the present embodiment, by having a plurality of defect determination systems, more efficient production (manufacturing / inspection) is possible, and as a result, it is possible to detect the occurrence of defects in the manufacturing process at an early stage. In addition, by separately configuring the substrate image acquisition unit and the image processing unit for inspection, even during inspection when the image size is large (pixel resolution is high), the image processing unit is performing defect extraction. In addition, since the next substrate image can be acquired, it is possible to detect the occurrence of defects in the manufacturing process at an early stage while minimizing the deterioration of the tact time due to the size of the image.
次に、本発明の第4の実施形態を説明する。図22は、フォトリソグラフィ工程中に配置される半導体製造装置(フォトリソ製造装置302;基板処理システム)の構成を示している。本実施形態によるフォトリソ製造装置302は、コータ/デベロッパ303と露光機304とを備えている。   Next, a fourth embodiment of the present invention will be described. FIG. 22 shows a configuration of a semiconductor manufacturing apparatus (photolithographic manufacturing apparatus 302; substrate processing system) arranged during the photolithography process. The photolithographic manufacturing apparatus 302 according to the present embodiment includes a coater / developer 303 and an exposure machine 304.
コータ/デベロッパ303の投入口にはロードポート305〜307が設けられている。このロードポート305〜307はカセット317〜319を設置できるようになっている。カセット317〜319は、フォトリソグラフィ処理前の複数のウェハ301を収納していると共に、フォトリソグラフィ処理を終了したウェハ301を収納する役割も担っている。コータ/デベロッパ303内には、コータユニット308および309、デベロッパユニット312および313、検査ユニット314および315が設けられている。露光機304内には、露光ユニット310および311が設けられている。   Load ports 305 to 307 are provided at the inlet of the coater / developer 303. The load ports 305 to 307 can be set with cassettes 317 to 319. The cassettes 317 to 319 store a plurality of wafers 301 before the photolithography process and also have a role of storing the wafers 301 that have been subjected to the photolithography process. In the coater / developer 303, coater units 308 and 309, developer units 312 and 313, and inspection units 314 and 315 are provided. Exposure units 310 and 311 are provided in the exposure machine 304.
コータ/デベロッパ303内には搬送ロボット316が設けられている。搬送ロボット316は、予め予約されたシーケンスに則り、処理前のウェハ301をカセットから取り出し、コータユニット、露光ユニット、現像ユニット、検査ユニットに順に搬送した後、処理が終了したウェハ301をカセットに収納する。このようにして、カセット内に収納された全てのウェハの処理が終了すると、図示しないカセット搬送装置によってカセットが他の工程の製造装置に運ばれると共に、次の処理前ウェハの入ったカセットがロードポートに設置される。この間、搬送ロボット316は、別のロードポートに設置されているカセット内のウェハ301を搬送し、処理をすることで、連続してウェハの処理を行うことができるようになっている。   A transfer robot 316 is provided in the coater / developer 303. The transfer robot 316 removes the unprocessed wafer 301 from the cassette in accordance with a previously reserved sequence, and sequentially transports the processed wafer 301 to the coater unit, exposure unit, development unit, and inspection unit, and then stores the processed wafer 301 in the cassette. To do. Thus, when the processing of all the wafers stored in the cassette is completed, the cassette is transported to a manufacturing apparatus in another process by a cassette transfer device (not shown), and the cassette containing the next unprocessed wafer is loaded. Installed in the port. During this time, the transfer robot 316 can process the wafers continuously by transferring and processing the wafers 301 in a cassette installed in another load port.
露光機304内には、露光ユニット310および311での露光処理の制御を行う露光制御部322が設けられている。露光制御部322は露光処理のシーケンスを管理しており、通常は予め検査条件を設定したレシピに則り、フォトマスクの種類や露光量、露光位置等を露光ユニット310,311に設定して、内部に入れられたウェハに順次処理を実施させる。ただし、検査制御部320からの通知により、そのシーケンスを変更することが可能となっている。   An exposure control unit 322 that controls exposure processing in the exposure units 310 and 311 is provided in the exposure device 304. The exposure control unit 322 manages the sequence of exposure processing, and usually sets the photomask type, exposure amount, exposure position, etc. in the exposure units 310 and 311 in accordance with a recipe in which inspection conditions are set in advance. The wafers placed in are sequentially processed. However, the sequence can be changed by a notification from the inspection control unit 320.
コータ/デベロッパ303内には、フォトレジストの塗布および現像の処理を行うためのコータ・デベロッパ制御部321が設けられており、コータユニット308,309、デベロッパユニット312,313、ロードポート305〜307、および搬送ロボット316の制御を行っている。また、コータ・デベロッパ制御部321はコータ・デベロッパ・搬送処理のシーケンスを管理しており、通常は予め検査条件を設定したレシピに則り制御を行う。ただし、検査制御部320からの通知により、そのシーケンスを変更することが可能となっている。コータ/デベロッパ303内に設置された検査ユニット314および315は、検査制御部320によって制御されており、処理を終了したウェハ全面について欠陥の有無を自動判定し、ウェハに異常が発生しているか否かを検査する。通信部323は、フォトリソ製造装置302と工場のプロセス管理サーバとの間で通信を行うためのユニットである。   The coater / developer 303 is provided with a coater / developer control section 321 for applying and developing a photoresist, and includes coater units 308 and 309, developer units 312 and 313, load ports 305 to 307, In addition, the transport robot 316 is controlled. The coater / developer control unit 321 manages the sequence of the coater / developer / conveyance process, and normally performs control according to a recipe in which inspection conditions are set in advance. However, the sequence can be changed by a notification from the inspection control unit 320. The inspection units 314 and 315 installed in the coater / developer 303 are controlled by the inspection control unit 320, and automatically determine the presence / absence of a defect on the entire processed wafer, and whether or not an abnormality has occurred in the wafer. Inspect. The communication unit 323 is a unit for performing communication between the photolithographic manufacturing apparatus 302 and the factory process management server.
次に、図23を参照し、検査ユニット314および検査制御部320の詳細を説明する。図23において、被検査対象となる被検体400は、一次元方向に移動可能な検査ステージ406上に載置される。検査ステージ406は、装置駆動部408によって駆動される。照明部401には、照明用の光源および光学系が接続されている。この照明用の光源には、ハロゲンランプと熱線吸収フィルタとコンデンサレンズとを内部に備えたランプハウスが用いられ、照明用の光学系には、ランプハウスからの光束を収束させる収光レンズとファイバ束とが用いられる。この照明部401は、被検体400に対して入射角θo(可変)で被検体400を照明するものであり、その後段には、光束を収束させるシリンドリカルレンズ402と、不要な光束をカットするスリット403とが配置してある。   Next, details of the inspection unit 314 and the inspection control unit 320 will be described with reference to FIG. In FIG. 23, a subject 400 to be inspected is placed on an inspection stage 406 that can move in a one-dimensional direction. The inspection stage 406 is driven by the apparatus driving unit 408. An illumination light source and an optical system are connected to the illumination unit 401. A lamp house having a halogen lamp, a heat ray absorption filter, and a condenser lens is used as the illumination light source, and a light collecting lens and a fiber for converging the luminous flux from the lamp house are used in the illumination optical system. A bundle is used. The illumination unit 401 illuminates the subject 400 with respect to the subject 400 at an incident angle θo (variable), and in the subsequent stage, a cylindrical lens 402 for converging the light beam, and a slit for cutting an unnecessary light beam. 403 are arranged.
上記の照明部401に対向した位置には、撮像手段であるラインセンサカメラ405とフィルタ404が配置されており、照明された被検体400内の直線状の領域を結像することができる。検査ステージ406による被検体400の移動に同期してラインセンサカメラ405で撮像された画像は、撮像制御部409によって二次元画像に変換され、画像記憶部410に保存される。また、照明部401はシリンドリカルレンズ402およびスリット403と一体で、被検体400の表面に対する角度を変えることができるような構造となっており、異なる入射角で被検体400を照明することもできる。これらの一連の動作は、装置制御部407の指示に基づいて、装置駆動部408によって行われる。   A line sensor camera 405 as an imaging unit and a filter 404 are arranged at a position facing the illumination unit 401, and a linear region in the illuminated subject 400 can be imaged. An image captured by the line sensor camera 405 in synchronization with the movement of the subject 400 by the inspection stage 406 is converted into a two-dimensional image by the imaging control unit 409 and stored in the image storage unit 410. Further, the illumination unit 401 is integrated with the cylindrical lens 402 and the slit 403 and has a structure capable of changing the angle with respect to the surface of the subject 400, and can illuminate the subject 400 with different incident angles. These series of operations are performed by the device driving unit 408 based on an instruction from the device control unit 407.
また、装置制御部407の指示により動作する欠陥抽出部411は、被検体400の移動に同期して撮像された被検体画像を画像記憶部410から読み込み、良品部との差分をとることにより、塗布ムラや露光不良、現像異常、塵埃などの欠陥を抽出し、その形状、座標、大きさ等の情報を計測する。また、それらの結果を、検査条件に含まれている合格基準と照合して、被検査体400の良否を判定する機能を持っている。   In addition, the defect extraction unit 411 that operates in accordance with an instruction from the apparatus control unit 407 reads a subject image captured in synchronization with the movement of the subject 400 from the image storage unit 410, and obtains a difference from the non-defective part. Defects such as coating unevenness, exposure failure, development abnormality, and dust are extracted, and information such as shape, coordinates, and size is measured. Moreover, it has the function which collates those results with the acceptance criteria contained in the inspection conditions, and judges the quality of the to-be-inspected object 400.
同じく装置制御部407の指示により動作する欠陥分類部412は、欠陥抽出部411によって生成された情報に基づいて、抽出された欠陥の種類を特定・分類する。同じく装置制御部407の指示により動作する相関性検出部413は、処理を行ったユニットの情報をコータ・デベロッパ制御部321や露光制御部322から通信制御部414および装置制御部407経由で取得し、欠陥発生と処理ユニットとの関連性を評価する機能を持っている。これによって、欠陥の発生したウェハを処理したユニットがその後に処理したウェハでも連続して欠陥が発生していないか等を知ることができる。   Similarly, the defect classification unit 412 that operates according to an instruction from the apparatus control unit 407 specifies and classifies the types of extracted defects based on the information generated by the defect extraction unit 411. Similarly, the correlation detection unit 413 that operates according to an instruction from the apparatus control unit 407 acquires information on the unit that has performed processing from the coater / developer control unit 321 and the exposure control unit 322 via the communication control unit 414 and the apparatus control unit 407. It has a function to evaluate the relationship between defect occurrence and processing unit. Thereby, it is possible to know whether or not a defect has been continuously generated even in a wafer processed by a unit that has processed a wafer in which a defect has occurred.
前述した実施形態と同様に関連性の評価には、統計手法を用いたカイ二乗検定を使用している。前述したようにカイ二乗検定は、複数のグループの関連性を評価する統計手法であり、本実施形態では期待値からの差を用いて、カイ二乗分布から各グループの有意水準を評価する。図24のように、Aという尺度のカテゴリーを行に、Bという尺度のカテゴリーを列にとり、対応する結果Fを埋めた表があるとする。この表において、Aカテゴリーと全て同じ分布でBカテゴリーが発生すると仮定した場合、各行および各列それぞれの合計から、各セルの値として期待される値を求めることが可能である。この表の各セル( i ,j )に対応する期待度Gijは次式で表される。
Gij = (Sai ・Sbj) /S・・・(Eq-7)
Similar to the embodiment described above, the chi-square test using a statistical method is used for the evaluation of the relevance. As described above, the chi-square test is a statistical method for evaluating the relevance of a plurality of groups. In this embodiment, the significance level of each group is evaluated from the chi-square distribution using the difference from the expected value. As shown in FIG. 24, it is assumed that there is a table in which the category of the scale of A is in the row, the category of the scale of B is in the column, and the corresponding result F is filled. In this table, assuming that the B category occurs in the same distribution as the A category, it is possible to obtain the expected value as the value of each cell from the sum of each row and each column. The expectation Gij corresponding to each cell (i, j) in this table is expressed by the following equation.
Gij = (Sai · Sbj) / S ... (Eq-7)
このときのカイ二乗値は次式で表される。   The chi-square value at this time is expressed by the following equation.
このカイ二乗統計量は近似的に次式の自由度νのカイ二乗分布に従う。カイ二乗値と自由度の分布表は図25のようになる。
ν=(r−1)(s−1)・・・(Eq-9)
この表で、出現確率が0.05もしくは0.01以下となるカイ二乗値をとった場合に、尺度AとBとの間に関連性があると判断する。ただし、出現率に対する関連性の判断基準は任意に設定できるようになっている。相関性検出部413は、上記のような手法を用いて、各処理ユニット間に欠陥発生の関連性があるか否かを判断して、その結果を装置制御部407および通信制御部414に出力する機能を持っている。
This chi-square statistic approximately follows a chi-square distribution with the following degree of freedom ν. The distribution table of chi-square values and degrees of freedom is as shown in FIG.
ν = (r−1) (s−1) (Eq-9)
In this table, it is determined that there is an association between the scales A and B when the chi-square value that gives an appearance probability of 0.05 or 0.01 or less is taken. However, the criterion for determining the relevance to the appearance rate can be arbitrarily set. The correlation detection unit 413 determines whether there is a defect occurrence relationship between the processing units using the above-described method, and outputs the result to the device control unit 407 and the communication control unit 414. Have the ability to
通信制御部414は、コータ・デベロッパ制御部321、露光制御部322、および工場のプロセス管理サーバとの間で行う通信を制御する。表示部415は、装置制御部407からの指示に基づいて様々な情報を表示する。操作部416は、装置管理者が装置に対する指示等を入力するためのものである。   The communication control unit 414 controls communication performed between the coater / developer control unit 321, the exposure control unit 322, and the factory process management server. The display unit 415 displays various information based on instructions from the device control unit 407. The operation unit 416 is used by the device manager to input an instruction to the device.
次に、本実施形態によるフォトリソ製造装置302の動作を説明する。まず、図示しない工場内のカセット搬送装置によって、カセットが他の工程の製造装置から運ばれ、ロードポート305にカセット317として設置される。その状況は、工場内の通信機能を使って、フォトリソ製造装置302の通信部323に通知される。通知された情報は、フォトリソ製造装置302内にある検査制御部320、コータ・デベロッパ制御部321、および露光制御部322に送られる。この情報には、処理するウェハの品名、工程名、ウェハのID等の情報が含まれており、この情報に基づいて各制御部は、処理条件の予め設定されているレシピを読み込み、シーケンスを制御する。   Next, the operation of the photolithography manufacturing apparatus 302 according to the present embodiment will be described. First, a cassette is carried from a manufacturing apparatus in another process by a cassette conveying apparatus in a factory (not shown), and is installed as a cassette 317 in the load port 305. The situation is notified to the communication unit 323 of the photolithographic manufacturing apparatus 302 using a communication function in the factory. The notified information is sent to the inspection control unit 320, the coater / developer control unit 321 and the exposure control unit 322 in the photolithography manufacturing apparatus 302. This information includes information such as the name of the wafer to be processed, the process name, and the wafer ID. Based on this information, each control unit reads a recipe in which processing conditions are set in advance, and executes a sequence. Control.
工場内の搬送装置は同様にしてカセット318、カセット319も順次ロードポート306および307に設置していく。コータ・デベロッパ制御部321は、カセットが設置されたロードポート305を動作させてカセットを開け、内部に収納されているウェハ301を取り出せる状態にする。続いて、最初に処理するウェハ301を搬送ロボット316がカセット317から取り出し、コータユニット308に搬送する。   Similarly, in the factory, the cassette 318 and the cassette 319 are sequentially installed in the load ports 306 and 307, respectively. The coater / developer control unit 321 operates the load port 305 in which the cassette is installed to open the cassette so that the wafer 301 accommodated therein can be taken out. Subsequently, the wafer 301 to be processed first is taken out from the cassette 317 by the transfer robot 316 and transferred to the coater unit 308.
続いて、コータ・デベロッパ制御部321は、予め設定されているレシピに基づいて、塗布液の種類や塗布量、回転速度、回転時間、温度、リンス量等をコータユニット308に設定し、ウェハ301にレジスト液を均一に塗布させる。この間に、搬送ロボット316によって、次に処理されるウェハがカセット317から取り出され、コータユニット309に搬送される。コータユニット309でも平行して処理が行われていく。   Subsequently, the coater / developer control unit 321 sets the type, coating amount, rotation speed, rotation time, temperature, rinse amount, and the like of the coating solution in the coater unit 308 based on a preset recipe, and the wafer 301 A resist solution is uniformly applied to the substrate. During this time, the wafer to be processed next is taken out from the cassette 317 by the transfer robot 316 and transferred to the coater unit 309. The coater unit 309 also performs processing in parallel.
レジスト液の塗布が終了すると、搬送ロボット316はコータユニット308からウェハ301を取り出し、露光ユニット311にウェハ301を搬送する。また、コータ・デベロッパ制御部321は、露光ユニット311にウェハが搭載されたことを示す情報を露光制御部322に通知する。その後、搬送ロボット316によって、次に処理されるウェハがカセット318から取り出され、コータユニット308に搬送される。   When the application of the resist solution is completed, the transfer robot 316 takes out the wafer 301 from the coater unit 308 and transfers the wafer 301 to the exposure unit 311. Further, the coater / developer control section 321 notifies the exposure control section 322 of information indicating that a wafer is mounted on the exposure unit 311. Thereafter, the wafer to be processed next is taken out from the cassette 318 by the transfer robot 316 and transferred to the coater unit 308.
露光制御部322は、ウェハ301が搭載されたことを示す情報をコータ・デベロッパ制御部321から受け取ると、予め設定されているレシピに基づいて、投影するフォトマスクの種類や露光量、フォーカス量、露光範囲、露光時間等を露光ユニット311に設定し、ウェハ301にフォトマスク像を投影させる。ウェハ301の指定された全領域に対して露光が終了すると、露光制御部322は、コータ・デベロッパ制御部321に対して露光終了の通知を送る。   When the exposure control unit 322 receives information indicating that the wafer 301 is mounted from the coater / developer control unit 321, based on a preset recipe, the type of photomask to be projected, the exposure amount, the focus amount, An exposure range, an exposure time, etc. are set in the exposure unit 311, and a photomask image is projected onto the wafer 301. When the exposure of the entire designated area of the wafer 301 is completed, the exposure control unit 322 sends an exposure completion notification to the coater / developer control unit 321.
コータ・デベロッパ制御部321が露光制御部322から露光終了の通知を受け取ると、搬送ロボット316は露光ユニット311からウェハ301を取り出し、デベロッパユニット313に搬送する。続いて、コータ・デベロッパ制御部321は、予め設定されているレシピに基づいて、ベーク温度、ベーク時間、現像液の種類や塗布量、現像時間等をデベロッパユニット313に設定し、ウェハ301のレジストを現像・除去させる。   When the coater / developer controller 321 receives an exposure end notification from the exposure controller 322, the transfer robot 316 takes out the wafer 301 from the exposure unit 311 and transfers it to the developer unit 313. Subsequently, the coater / developer control unit 321 sets the baking temperature, the baking time, the type and application amount of the developing solution, the developing time, and the like in the developer unit 313 based on a preset recipe, and the resist on the wafer 301 is registered. Develop and remove.
現像が終了すると、搬送ロボット316はデベロッパユニット313からウェハ301を取り出し、検査ユニット314に搬送する。また、コータ・デベロッパ制御部321は、検査ユニット314にウェハが搭載されたことを示す情報を検査制御部320に通知する。検査制御部320は、予め設定されているレシピに基づいて、検査光学系の種類、光量値、検査領域、判定基準値等を検査ユニット314に設定し、ウェハ301の検査を実施する。   When the development is completed, the transfer robot 316 takes out the wafer 301 from the developer unit 313 and transfers it to the inspection unit 314. Also, the coater / developer control unit 321 notifies the inspection control unit 320 of information indicating that a wafer is mounted on the inspection unit 314. The inspection control unit 320 sets the inspection optical system type, light amount value, inspection region, determination reference value, and the like in the inspection unit 314 based on a preset recipe, and inspects the wafer 301.
ウェハ301の指定された検査が終了すると、検査制御部320は、コータ・デベロッパ制御部321に対して検査終了の通知を出す。コータ・デベロッパ制御部321が検査制御部320から検査終了の通知を受け取ると、搬送ロボット316は検査ユニット314からウェハ301を取り出してカセット317に搬送し、指定された位置にウェハ301を収納する。   When the designated inspection of the wafer 301 is completed, the inspection control unit 320 notifies the coater / developer control unit 321 of the completion of the inspection. When the coater / developer control unit 321 receives an inspection end notification from the inspection control unit 320, the transfer robot 316 takes out the wafer 301 from the inspection unit 314, transfers it to the cassette 317, and stores the wafer 301 at a designated position.
以上のようにして、カセット317の全てのウェハについて処理・検査が終了すると、フォトリソ製造装置302は、処理が終了したカセットのIDや、処理条件、検査の結果による収納ウェハの判定結果を通信部323経由で工場のプロセス管理サーバに通知する。これにより、工場内のカセット搬送装置によってカセット317が他の工程に運ばれ、ロードポート305には次に処理されるカセットが設置される。このとき、フォトリソ製造装置302が通知する検査結果の状況によっては、次の工程の処理を行わず、このフォトリソ製造装置302で塗布されたレジストを剥離し、再度やり直すこともある。   When processing / inspection is completed for all the wafers in the cassette 317 as described above, the photolithography manufacturing apparatus 302 transmits the ID of the cassette for which processing has been completed, the processing conditions, and the determination result of the stored wafer based on the inspection result to the communication unit. The process management server in the factory is notified via H.323. As a result, the cassette 317 is carried to another process by the cassette carrying device in the factory, and the cassette to be processed next is installed in the load port 305. At this time, depending on the state of the inspection result notified by the photolithographic manufacturing apparatus 302, the resist applied by the photolithographic manufacturing apparatus 302 may be peeled off and performed again without performing the process of the next step.
次に、装置に異常が発生した場合の動作を説明する。検査ユニット314にウェハが搭載されたことを示す情報を図23の通信制御部414がコータ・デベロッパ制御部321から受け取ると、その情報に基づいて装置制御部407は、内部に格納されているレシピの中から該当するレシピを選択し、そのレシピの内容に従って装置駆動部408および撮像制御部409を駆動する。装置駆動部408は、照明部401の光量を設定すると共にその入射角度を設定する。また、フィルタ404を駆動して、設定するフィルタを光路に入れて検査ステージ406を移動させる。これと同時に撮像制御部409は、ラインセンサカメラ405で生成されたウェハの画像を取り込み、その画像を画像記憶部410に保存する。   Next, an operation when an abnormality occurs in the apparatus will be described. When the communication control unit 414 in FIG. 23 receives information indicating that a wafer is mounted on the inspection unit 314 from the coater / developer control unit 321, the apparatus control unit 407 uses the information stored therein to store the recipe stored therein. A corresponding recipe is selected from the list, and the apparatus driving unit 408 and the imaging control unit 409 are driven according to the contents of the recipe. The device drive unit 408 sets the amount of light of the illumination unit 401 and sets the incident angle thereof. Further, the filter 404 is driven, and the inspection stage 406 is moved by putting the filter to be set in the optical path. At the same time, the imaging control unit 409 captures an image of the wafer generated by the line sensor camera 405 and stores the image in the image storage unit 410.
続いて、装置制御部407の指示に従って、欠陥抽出部411は、画像記憶部410に保存された画像から欠陥部を抽出し、その欠陥画像と共に欠陥座標、大きさ、形状、輝度変化量等を欠陥分類部412に出力する。欠陥分類部412は、欠陥抽出部の出力結果に基づいて、発生している欠陥の種類を特定する。各処理装置では特有の欠陥形状が発生し、欠陥分類部412は、欠陥の位置や形状および露光範囲との関連性などから、どのような欠陥が発生しているのかを推定する。続いて、相関性検出部413は、欠陥の発生した複数のウェハの情報から、処理ユニットと、発生した欠陥との相関性を検出する。   Subsequently, in accordance with an instruction from the apparatus control unit 407, the defect extraction unit 411 extracts a defect part from the image stored in the image storage unit 410, along with the defect image, the defect coordinates, size, shape, luminance change amount, and the like. The data is output to the defect classification unit 412. The defect classification unit 412 identifies the type of defect that has occurred based on the output result of the defect extraction unit. Each processing apparatus generates a specific defect shape, and the defect classification unit 412 estimates what kind of defect is generated from the relationship between the position and shape of the defect and the exposure range. Subsequently, the correlation detection unit 413 detects the correlation between the processing unit and the generated defect from the information of the plurality of wafers where the defect has occurred.
図26のように、カセットから取り出されたウェハを各処理ユニットAまたはBで処理する場合を考える。このシーケンスを行ったときの、検査ユニットによる各ウェハの判定結果が図27のようになったとする。SLOT05の判定結果がFailとなった時点701で各処理ユニットが処理済みのウェハ枚数を判定結果毎に記載すると図28のようになる。   As shown in FIG. 26, consider a case in which each processing unit A or B processes a wafer taken out from a cassette. Assume that the determination result of each wafer by the inspection unit is as shown in FIG. 27 when this sequence is performed. FIG. 28 shows the number of wafers processed by each processing unit for each determination result at the time 701 when the determination result of SLOT05 is “Fail”.
図28に対して式(Eq-7)および式(Eq-8)を適用してカイ二乗値を求めると、全てのユニット、および検査ユニットを除いた処理ユニット全体に対してのカイ二乗値はそれ程大きな値を示していないが、露光ユニットに対する値は明らかに大きな値を示し、欠陥発生と露光ユニットとの間に関連性があることが判る。各ユニットのカイ二乗値は、各ユニットAとBに対して、PassとFailを組み合わせた場合の2×2の表を用いて、図28と同様に求めることができる。   When the chi-square value is obtained by applying the formula (Eq-7) and the formula (Eq-8) to FIG. 28, the chi-square value for all the processing units excluding the inspection unit is as follows. Although not so large, the value for the exposure unit clearly shows a large value, and it can be seen that there is a relationship between the occurrence of a defect and the exposure unit. The chi-square value of each unit can be obtained in the same manner as in FIG. 28 by using a 2 × 2 table when Pass and Fail are combined for each unit A and B.
欠陥発生と露光ユニットの間に関連性があるため、正常な露光ユニットだけで処理すれば、欠陥の発生を防止することができる。そこで、図28における最も欠陥発生率の大きな露光ユニットである露光ユニットA(例えば露光ユニット310)を停止し、SLOT08からは、図27の枠702が示すように、露光ユニットB(例えば露光ユニット311)で処理を続けることにより、ウェハの判定結果を全てPassとすることが可能になる。   Since there is a relationship between the occurrence of a defect and the exposure unit, the occurrence of a defect can be prevented by processing only with a normal exposure unit. Therefore, the exposure unit A (for example, the exposure unit 310), which is the exposure unit with the highest defect occurrence rate in FIG. 28, is stopped, and the exposure unit B (for example, the exposure unit 311) is started from SLOT08 as indicated by the frame 702 in FIG. ), The wafer determination result can be all set to Pass.
次に、図29を参照し、上述した処理の流れを説明する。まず、コータユニット、露光ユニット、およびデベロッパユニットが順にウェハの処理を行う(ステップS61)。続いて、検査ユニットが検査を行う。検査結果が検査制御部320に通知され、検査制御部320では欠陥抽出部411が欠陥を抽出する(ステップS62)。装置制御部407は欠陥抽出部411からの欠陥抽出の結果を受け、ウェハに欠陥が存在したか否かを判定する(ステップS63)。   Next, the above-described processing flow will be described with reference to FIG. First, the coater unit, the exposure unit, and the developer unit sequentially process the wafer (step S61). Subsequently, the inspection unit performs an inspection. The inspection result is notified to the inspection control unit 320, and the defect extraction unit 411 extracts defects in the inspection control unit 320 (step S62). The apparatus control unit 407 receives the result of defect extraction from the defect extraction unit 411, and determines whether or not there is a defect on the wafer (step S63).
ウェハに欠陥がなければ、処理はステップS70に遷移する。また、欠陥が発生した場合には、欠陥分類部412は欠陥の種類を特定する(ステップS64)。続いて、相関性検出部413は相関性の検出処理を行い(ステップS65)、欠陥発生と処理ユニットとの間に相関性があるか否かを判定し、判定結果を装置制御部407に通知する(ステップS66)。相関性がなければ、処理はステップS69に遷移する。また、相関性がある場合は、前述した通り、相関性検出部413は、欠陥発生に相関のあるユニットを特定し、その情報を装置制御部407に通知する。装置制御部407は、その処理ユニットの停止依頼をコータ・デベロッパ制御部321および露光制御部322に通知して、それ以降のウェハを別のユニットで処理するシーケンスに変更する(ステップS67)。   If there is no defect in the wafer, the process proceeds to step S70. When a defect occurs, the defect classification unit 412 identifies the type of defect (step S64). Subsequently, the correlation detection unit 413 performs correlation detection processing (step S65), determines whether or not there is a correlation between the defect occurrence and the processing unit, and notifies the apparatus control unit 407 of the determination result. (Step S66). If there is no correlation, the process proceeds to step S69. When there is a correlation, as described above, the correlation detection unit 413 identifies a unit having a correlation with the occurrence of a defect and notifies the apparatus control unit 407 of the information. The apparatus control unit 407 notifies the coater / developer control unit 321 and the exposure control unit 322 of a request to stop the processing unit, and changes to a sequence in which the subsequent wafers are processed by another unit (step S67).
この場合は、停止させたユニットと欠陥分類結果が、表示部415を介して装置管理者に通知される(ステップS68)。これにより、装置管理者は、欠陥分類結果の情報から装置の異常原因を推定し、修理を円滑に行うことができる。また、ウェハに欠陥が発生していることが、表示部415を介して通知される(ステップS69)。これによって、ウェハのどの部分に欠陥が発生したのか、また発生欠陥の大きさに応じて該当ウェハを再生処理するのか次工程に流すのかを判断するのに必要な情報が装置管理者に提供される。最後に、装置制御部407は、全てのウェハについて処理を行ったか否かを判断し(ステップS70)、未処理のウェハが残っている場合には、ステップS61に制御を移す。全てのウェハの処理が終了するまで、これらの処理が繰り返される。   In this case, the stopped unit and the defect classification result are notified to the apparatus administrator via the display unit 415 (step S68). Thereby, the apparatus administrator can estimate the cause of the apparatus abnormality from the information of the defect classification result, and can perform repair smoothly. Further, it is notified via the display unit 415 that a defect has occurred in the wafer (step S69). This provides the equipment administrator with the information necessary to determine which part of the wafer has a defect and whether to reprocess the wafer or flow it to the next process according to the size of the generated defect. The Finally, the apparatus control unit 407 determines whether or not processing has been performed for all wafers (step S70), and if unprocessed wafers remain, control is passed to step S61. These processes are repeated until all the wafers have been processed.
このようにして、図26のシーケンスのまま全てのウェハを処理した場合、最終的には13枚の欠陥ウェハを製造してしまうことになるが、露光ユニットを停止して正常なユニットで処理することにより、欠陥ウェハを3枚に抑えながら、全てのウェハを処理することが可能となる。   In this way, when all the wafers are processed in the sequence shown in FIG. 26, 13 defective wafers are finally manufactured. However, the exposure unit is stopped and processed by a normal unit. As a result, it is possible to process all wafers while limiting the number of defective wafers to three.
上述したように、本実施形態による基板処理システムは、欠陥の発生と相関のあるユニットを特定し、そのユニットのみの稼動を停止してシーケンスから外す処理を行う。これによって、欠陥の発生を最低限に抑制すると同時に、残りのウェハについては正常に処理を実行することが可能となる。また、以降処理されるウェハについても同様に処理を進め、その間に欠陥と相関性のあるユニットを修理することにより、システムを停止することなく異常ユニットを修理することが可能となり、生産性を損なわずに保守を行うことができる。さらに、ユニット間の基板の流れを制御して製造処理を継続させることにより、欠陥による工場の生産量低下を最小限に抑えることが可能となり、安定した基板製造を行うことができる。   As described above, the substrate processing system according to the present embodiment specifies a unit having a correlation with the occurrence of a defect, stops the operation of only that unit, and performs processing for removing it from the sequence. As a result, the occurrence of defects can be minimized, and at the same time, the remaining wafers can be processed normally. In addition, the same processing is performed for wafers to be processed thereafter, and by repairing the unit having a correlation with the defect in the meantime, it becomes possible to repair the abnormal unit without stopping the system, thereby reducing productivity. Maintenance can be performed without Further, by continuing the manufacturing process by controlling the flow of the substrate between the units, it is possible to minimize a decrease in the production amount of the factory due to defects, and stable substrate manufacturing can be performed.
なお、本実施形態では相関性の評価のためにカイ二乗検定を使用しているが、これと同等の判断手法を用いても構わない。例えばサンプル数が少ない場合等では、期待値との差で判断することにより、計算を単純化し、処理速度を高速化することが可能である。また、カセット1個について評価を行うのではなく、継続処理される全てのウェハに対して評価を実施することで、サンプル数を増やすことができ、より信頼性の高い判断をすることが可能となる。   In this embodiment, the chi-square test is used for correlation evaluation, but a determination method equivalent to this may be used. For example, when the number of samples is small, it is possible to simplify the calculation and increase the processing speed by making a judgment based on the difference from the expected value. Also, instead of evaluating one cassette, it is possible to increase the number of samples by performing evaluation on all wafers that are continuously processed, making it possible to make more reliable judgments. Become.
また、検査ユニットは単一種類の検査ユニットに限らず、複数の異なる検査方式や検査ユニットを使用することによって、相関性の評価精度を向上させても構わない。さらに、各製造装置が2個の処理ユニットを備えている場合について説明しているが、それ以上のユニットから構成されていても効果は同等である。   The inspection unit is not limited to a single type of inspection unit, and the correlation evaluation accuracy may be improved by using a plurality of different inspection methods and inspection units. Furthermore, although the case where each manufacturing apparatus includes two processing units has been described, the effect is the same even if the manufacturing apparatus is configured with more units.
次に、本実施形態の変形例を説明する。本変形例では相関性評価として、処理ユニットと欠陥の相関性だけでなく、処理ユニット内で使用される部品等についても欠陥との相関性を評価する。また、各処理ユニットは、不良発生の可能性のある部位を複数装備することとし、各制御ユニットによってそれらの部位を自動的に交換できる仕組みとなっている。不良発生の可能性のある部位とは、例えば露光ユニットで使用するフォトマスクや、コータユニットおよびデベロッパユニットで使用する液体注入ノズル、レシピ等である。   Next, a modification of this embodiment will be described. In this modification, as correlation evaluation, not only the correlation between the processing unit and the defect, but also the correlation with the defect is evaluated for components used in the processing unit. In addition, each processing unit is equipped with a plurality of parts where there is a possibility of occurrence of defects, and each part can be automatically replaced by each control unit. The part where the defect may occur is, for example, a photomask used in the exposure unit, a liquid injection nozzle used in the coater unit and the developer unit, a recipe, or the like.
つまり、露光制御部322は、処理をした露光ユニットのID情報に加えて、フォトマスクの種類、レシピの種類、露光量、フォーカス量、露光範囲、露光波長等の情報を検査制御部320に提供する。また、コータ・デベロッパ制御部321は、コータユニットおよびデベロッパユニットのID情報に加えて、ロードポートの種類、スロット番号、搬送シーケンス、レシピの種類、レジスト液の種類、使用ノズル、コータ回転時間、コータ回転速度、コータ温度、レジスト塗布量、現像液種類、現像液量、現像時間、現像温度等の情報を検査制御部320に提供する。検査制御部320の相関性検出部413はこれらの情報から欠陥ウェハとの相関性を求め、欠陥発生原因の部位を特定する。   That is, the exposure control unit 322 provides the inspection control unit 320 with information such as the type of photomask, the type of recipe, the exposure amount, the focus amount, the exposure range, and the exposure wavelength in addition to the ID information of the processed exposure unit. To do. The coater / developer control unit 321 includes a load port type, a slot number, a transfer sequence, a recipe type, a resist solution type, a nozzle used, a coater rotation time, a coater in addition to the ID information of the coater unit and the developer unit. Information such as rotation speed, coater temperature, resist coating amount, developing solution type, developing solution amount, developing time, and developing temperature is provided to the inspection control unit 320. The correlation detection unit 413 of the inspection control unit 320 obtains the correlation with the defective wafer from these pieces of information, and specifies the part causing the defect.
以下、図30を参照し、本変形例でのフォトリソ製造装置302による処理の流れを説明する。まず、コータユニット、露光ユニット、およびデベロッパユニットが順にウェハの処理を行う(ステップS81)。続いて、検査ユニットが検査を行う。検査結果が検査制御部320に通知され、検査制御部320では欠陥抽出部411が欠陥を抽出する(ステップS82)。装置制御部407は欠陥抽出部411からの欠陥抽出の結果を受け、ウェハに欠陥が存在したか否かを判定する(ステップS83)。   Hereinafter, with reference to FIG. 30, the flow of processing by the photolithographic manufacturing apparatus 302 in this modification will be described. First, the coater unit, the exposure unit, and the developer unit sequentially process the wafer (step S81). Subsequently, the inspection unit performs an inspection. The inspection result is notified to the inspection control unit 320, and the defect extraction unit 411 extracts the defect in the inspection control unit 320 (step S82). The apparatus control unit 407 receives the result of defect extraction from the defect extraction unit 411, and determines whether or not there is a defect on the wafer (step S83).
ウェハに欠陥がなければ、処理はステップS100に遷移する。また、欠陥が発生した場合には、欠陥分類部412は欠陥の種類を特定する(ステップS84)。続いて、相関性検出部413は処理シーケンス、処理ユニット、フォトマスク、ノズル、レシピ、スロットと欠陥発生との相関性の検出処理を行う(ステップS85)。相関性検出部413は欠陥発生と処理シーケンスとの間に相関性があるか否かを判定し、判定結果を装置制御部407に通知する(ステップS86)。   If there is no defect in the wafer, the process proceeds to step S100. If a defect occurs, the defect classification unit 412 identifies the type of defect (step S84). Subsequently, the correlation detection unit 413 performs processing for detecting the correlation between the processing sequence, the processing unit, the photomask, the nozzle, the recipe, the slot, and the occurrence of a defect (step S85). The correlation detection unit 413 determines whether or not there is a correlation between the defect occurrence and the processing sequence, and notifies the device control unit 407 of the determination result (step S86).
相関性がある場合、相関性検出部413は、欠陥発生に相関のある処理シーケンスを特定し、その情報を装置制御部407に通知する。装置制御部407は、その処理シーケンスの使用を禁止し、別のルートを通るシーケンスに変更する(ステップS87)。   If there is a correlation, the correlation detection unit 413 identifies a processing sequence that correlates with the occurrence of a defect, and notifies the apparatus control unit 407 of the information. The device control unit 407 prohibits use of the processing sequence and changes the sequence to a sequence that passes through another route (step S87).
ステップS86で相関性がないと判定した場合、相関性検出部413は欠陥発生と処理ユニットとの間に相関性があるか否かを判定し、判定結果を装置制御部407に通知する(ステップS88)。相関性がある場合、相関性検出部413は、欠陥発生に相関のあるユニットを特定し、その情報を装置制御部407に通知する。装置制御部407は、その処理ユニットを停止させて使用を禁止する制御を行い、それ以降のウェハを別のユニットで処理するようにシーケンスを変更する(ステップS89)。   When it is determined in step S86 that there is no correlation, the correlation detection unit 413 determines whether there is a correlation between the defect occurrence and the processing unit, and notifies the apparatus control unit 407 of the determination result (step). S88). When there is a correlation, the correlation detection unit 413 identifies a unit having a correlation with the occurrence of a defect, and notifies the device control unit 407 of the information. The apparatus control unit 407 performs control to stop the processing unit and prohibit its use, and changes the sequence so that the subsequent wafers are processed by another unit (step S89).
ステップS88で相関性がないと判定した場合、相関性検出部413は欠陥発生とフォトマスク(レチクル)との間に相関性があるか否かを判定し、判定結果を装置制御部407に通知する(ステップS90)。相関性がある場合、相関性検出部413は、欠陥発生に相関のあるフォトマスクを特定し、その情報を装置制御部407に通知する。装置制御部407は、そのフォトマスクの使用を禁止すると共に、そのフォトマスクを別のフォトマスクに交換するように露光制御部322に通知する。通知を受けた露光制御部322は、該当するフォトマスクを使用している露光ユニットにフォトマスクの交換を行わせる(ステップS91)。   If it is determined in step S88 that there is no correlation, the correlation detection unit 413 determines whether there is a correlation between the defect occurrence and the photomask (reticle), and notifies the apparatus control unit 407 of the determination result. (Step S90). When there is a correlation, the correlation detection unit 413 identifies a photomask having a correlation with the occurrence of a defect, and notifies the apparatus control unit 407 of the information. The apparatus control unit 407 prohibits the use of the photomask and notifies the exposure control unit 322 to replace the photomask with another photomask. Upon receiving the notification, the exposure control unit 322 causes the exposure unit using the corresponding photomask to replace the photomask (step S91).
ステップS90で相関性がないと判定した場合、相関性検出部413は欠陥発生と処理液注入用のノズルとの間に相関性があるか否かを判定し、判定結果を装置制御部407に通知する(ステップS92)。相関性がある場合、相関性検出部413は、欠陥発生に相関のあるノズルを特定し、その情報を装置制御部407に通知する。装置制御部407は、そのノズルの使用を禁止すると共に、そのノズルを別のノズルに交換するようにコータ・デベロッパ制御部321に通知する。通知を受けたコータ・デベロッパ制御部321は、該当するノズルを使用しているコータユニットまたはデベロッパユニットにノズルの交換を行わせる(ステップS93)。   When it is determined in step S90 that there is no correlation, the correlation detection unit 413 determines whether there is a correlation between the defect occurrence and the nozzle for injecting the processing liquid, and the determination result is sent to the apparatus control unit 407. Notification is made (step S92). When there is a correlation, the correlation detection unit 413 identifies a nozzle that has a correlation with the occurrence of a defect, and notifies the apparatus control unit 407 of the information. The apparatus control unit 407 prohibits the use of the nozzle and notifies the coater / developer control unit 321 to replace the nozzle with another nozzle. Upon receiving the notification, the coater / developer control unit 321 causes the coater unit or developer unit using the corresponding nozzle to replace the nozzle (step S93).
ステップS92で相関性がないと判定した場合、相関性検出部413は欠陥発生と、コータ・デベロッパ制御部321および露光制御部322が使用しているレシピとの間に相関性があるか否かを判定し、判定結果を装置制御部407に通知する(ステップS94)。相関性がある場合、相関性検出部413は、欠陥発生に相関のあるレシピを特定し、その情報を装置制御部407に通知する。装置制御部407は、そのレシピの使用を禁止すると共に、そのレシピを、同等の製造が可能な別のレシピに変更するようにコータ・デベロッパ制御部321および露光制御部322に通知する。通知を受けたコータ・デベロッパ制御部321および露光制御部322はレシピの変更を行う(ステップS95)。   If it is determined in step S92 that there is no correlation, the correlation detection unit 413 determines whether there is a correlation between the defect occurrence and the recipe used by the coater / developer control unit 321 and the exposure control unit 322. And the determination result is notified to the device control unit 407 (step S94). When there is a correlation, the correlation detection unit 413 identifies a recipe that has a correlation with the occurrence of a defect, and notifies the apparatus control unit 407 of the information. The apparatus control unit 407 prohibits the use of the recipe, and notifies the coater / developer control unit 321 and the exposure control unit 322 to change the recipe to another recipe capable of equivalent production. Upon receiving the notification, the coater / developer control unit 321 and the exposure control unit 322 change the recipe (step S95).
ステップS94で相関性がないと判定した場合、相関性検出部413は欠陥発生と、ウェハが収納されたカセット内のスロットとの間に相関性があるか否かを判定し、判定結果を装置制御部407に通知する(ステップS96)。相関性がある場合、相関性検出部413は、欠陥発生に相関のあるスロットを特定し、その情報を装置制御部407に通知する。装置制御部407は、それ以降では該当スロットのウェハを検査対象から外して検査を実行する制御を行う。また、装置制御部407は、該当スロットへのウェハの搭載を禁止する依頼を工場内のシステムに通信で送り、他の装置等でウェハの入れ替えを実施してもらう(ステップS97)。   If it is determined in step S94 that there is no correlation, the correlation detection unit 413 determines whether there is a correlation between the defect occurrence and the slot in the cassette in which the wafer is stored, and the determination result is displayed in the apparatus. The control unit 407 is notified (step S96). If there is a correlation, the correlation detection unit 413 identifies a slot having a correlation with the occurrence of a defect, and notifies the apparatus control unit 407 of the information. Thereafter, the apparatus control unit 407 performs control to remove the wafer in the corresponding slot from the inspection target and execute the inspection. Further, the apparatus control unit 407 sends a request for prohibiting the mounting of the wafer to the slot to the system in the factory by communication, and has the other apparatus or the like perform the wafer replacement (step S97).
何らかの相関性があると判定され、ステップS87,S89,S91,S93,S95,S97のいずれかの処理が実行されると、表示部415は、装置制御部407の制御に従って、装置管理者に装置の異常を通知すると共に、ウェハの欠陥状況を通知するための表示を行う(ステップS98,S99)。また、いずれの相関性もないと判定された場合は、表示部415は、ウェハの欠陥状況を通知するための表示のみを行う(ステップS99)。   When it is determined that there is some correlation, and any one of steps S87, S89, S91, S93, S95, and S97 is executed, the display unit 415 notifies the device administrator of the device according to the control of the device control unit 407. And a display for notifying the defect status of the wafer (steps S98 and S99). If it is determined that there is no correlation, the display unit 415 performs only display for notifying the defect status of the wafer (step S99).
最後に、装置制御部407は、全てのウェハについて処理を行ったか否かを判断し(ステップS100)、未処理のウェハが残っている場合には、ステップS81に制御を移す。全てのウェハの処理が終了するまで、これらの処理が繰り返される。処理が完了すると、装置制御部407は、処理が終了したカセットのIDや処理条件、検査結果に基づいた収納ウェハの判定結果を工場のプロセス管理サーバに通知する。これにより、工場内のカセット搬送装置によってカセット317が他の工程へ運ばれ、ロードポート305には次に処理するカセットが設置される。このとき、フォトリソ製造装置302が通知する検査結果の状況によっては次の工程の処理は行わず、このフォトリソ製造装置302で塗布したレジストを剥離し、再度やり直すこともある。   Finally, the apparatus control unit 407 determines whether or not processing has been performed for all wafers (step S100), and if unprocessed wafers remain, control is transferred to step S81. These processes are repeated until all the wafers have been processed. When the processing is completed, the apparatus control unit 407 notifies the factory process management server of the determination result of the stored wafer based on the ID, processing conditions, and inspection result of the cassette that has been processed. As a result, the cassette 317 is carried to another process by the cassette carrying device in the factory, and the cassette to be processed next is installed in the load port 305. At this time, depending on the state of the inspection result notified by the photolithographic manufacturing apparatus 302, the process of the next step may not be performed, and the resist applied by the photolithographic manufacturing apparatus 302 may be peeled off and started again.
以上のように、欠陥の発生と相関のある部位を特定し、シーケンスから外す、もしくは代替部品を使用することにより、欠陥の発生を最低限に抑制すると同時に、残りのウェハについては正常に処理を実行することが可能となる。また、以降処理されるウェハについても同様に処理を進め、その間に欠陥と相関性のあるユニットを修理することにより、システムを停止することなく異常ユニットを修理することが可能となり、生産性を損なわずに保守を行うことができる。また、部品の交換が必要となった場合も代替部品で処理を続けられるため、交換部品の納期や工場内の生産都合に合わせた修理が可能となる。もちろん、本変形例では処理ユニットが複数あることを前提としているが、単一のユニットであっても同様の効果を得ることが可能である。   As described above, by identifying a part that correlates with the occurrence of a defect and removing it from the sequence or using a substitute part, the occurrence of the defect is suppressed to the minimum, and the remaining wafers are processed normally. It becomes possible to execute. In addition, the same processing is performed for wafers to be processed thereafter, and by repairing the unit having a correlation with the defect in the meantime, it becomes possible to repair the abnormal unit without stopping the system, thereby reducing productivity. Maintenance can be performed without In addition, since it is possible to continue processing with alternative parts when parts need to be replaced, it is possible to repair the replacement parts according to the delivery date of the replacement parts and the production convenience in the factory. Of course, this modification is based on the premise that there are a plurality of processing units, but even with a single unit, the same effect can be obtained.
次に、本発明の第5の実施形態を説明する。図31は、本実施形態による検査制御部320の構成を示している。第4の実施形態と比較して、欠陥分類に関する情報(第1の実施形態における分類ルール情報rrと同様)や、欠陥分類結果と処理ユニットとの相関性を示す確率データ等が保存されたデータベース部419が設けられている。   Next, a fifth embodiment of the present invention will be described. FIG. 31 shows a configuration of the inspection control unit 320 according to the present embodiment. Compared with the fourth embodiment, information on defect classification (similar to the classification rule information rr in the first embodiment), a database storing probability data indicating the correlation between defect classification results and processing units, and the like A portion 419 is provided.
例えば、コータユニットでは、ウェハを回転させながらレジストを塗布する処理過程で、ウェハの回転半径方向に広がる欠陥が発生しやすい。図32(a)は、コータユニットで発生する欠陥を図示化したものである。レジストの塗布量が少ない場合は、欠陥1001のように、周辺まで十分に塗布液が行き渡らずに放射方向にムラが発生したり、欠陥1002のように、塗布表面の異物を先端として円周方向に尾を引いたムラが発生したりする。   For example, in the coater unit, defects spreading in the direction of the radius of rotation of the wafer are likely to occur during the process of applying the resist while rotating the wafer. FIG. 32A illustrates defects generated in the coater unit. When the resist coating amount is small, the coating liquid does not reach the periphery sufficiently as in the defect 1001 and unevenness occurs in the radial direction, or in the circumferential direction with the foreign material on the coating surface as the leading edge as in the defect 1002. Unevenness with a tail is generated.
露光ユニットでは、ウェハ上に形成するチップに合わせて露光を繰り返すために1回の露光範囲形状に類似した欠陥が発生しやすい。例えば、図32(b)の欠陥1003のように、露光範囲1区画全域が欠陥となったり、欠陥1004のように、区画の一部が欠陥となったりする。また、デベロッパユニットでは、現像液を一軸方向にスキャンさせながらかける場合には、現像液をかける方向に依存した欠陥が発生する。例えば図32(c)の欠陥1005のように、一軸方向に欠陥が発生する(欠陥1005の右上部分では現像が行われているが、左下に向かうほど現像が不足する)などの現象が起こる。   In the exposure unit, since exposure is repeated in accordance with chips formed on the wafer, defects similar to a single exposure range shape are likely to occur. For example, the entire exposure range 1 section becomes a defect like a defect 1003 in FIG. 32B, or a part of the section becomes a defect like a defect 1004. Further, in the developer unit, when the developer is applied while being scanned in a uniaxial direction, a defect depending on the direction in which the developer is applied occurs. For example, a defect such as a defect 1005 in FIG. 32C occurs in a uniaxial direction (development is performed in the upper right portion of the defect 1005, but development is insufficient toward the lower left).
これらのように、処理ユニット毎に欠陥に特徴をもっていることを利用して、これらを構成する特徴量と、特徴量の数値に対する欠陥分類結果の適合度とが関連付けられた情報、および欠陥分類結果に対する処理ユニットの適合度の情報(例えば図32の欠陥1001や1002に対するコータユニットの適合度は高く、露光ユニットの適合度は低い)がデータベース部419に保存されている。特徴量の算出方法は、前述した特開2003−168114号公報に開示されている。   As described above, using the fact that each processing unit has a feature in the defect, the information that associates the feature amount that constitutes the feature and the degree of conformity of the defect classification result with the numerical value of the feature amount, and the defect classification result Information on the suitability of the processing unit for (for example, the suitability of the coater unit for the defects 1001 and 1002 in FIG. 32 is high and the suitability of the exposure unit is low) is stored in the database unit 419. A feature amount calculation method is disclosed in Japanese Patent Laid-Open No. 2003-168114 described above.
欠陥分類部417は、欠陥抽出部411によって検出された欠陥について、欠陥の特徴量となる欠陥の形状、縦横比、ウェハに対する位置、ウェハに対する方向性、ウェハ上に形成されるチップとの依存性等の情報を計測する。欠陥分類部417は、これらの計測情報と、データベース部419によって予め記憶されている経験則情報とに基づいて、特定の欠陥に対する適合度(分類確率)を計算する。また、相関性検出部418は、欠陥分類部417によって分類された欠陥の分類結果と、データベース部419によって予め記憶されている経験則情報とに基づいて、その欠陥を発生させている処理ユニットの確率(特定の処理ユニットについて、異常によりその処理ユニットがその欠陥を発生させている確率)を計算する。   The defect classification unit 417 has a defect detected by the defect extraction unit 411. The defect shape, the aspect ratio, the position with respect to the wafer, the direction with respect to the wafer, and the dependency with the chip formed on the wafer. Measure information such as. The defect classification unit 417 calculates the degree of fit (classification probability) for a specific defect based on the measurement information and the empirical rule information stored in advance by the database unit 419. Correlation detection unit 418 also determines the processing unit generating the defect based on the classification result of the defect classified by defect classification unit 417 and the empirical rule information stored in advance by database unit 419. Probability (probability that a processing unit has caused the defect due to an abnormality) is calculated.
以下、図33を参照し、本実施形態でのフォトリソ製造装置302による処理の流れを説明する。まず、コータユニット、露光ユニット、およびデベロッパユニットが順にウェハの処理を行う(ステップS111)。続いて、検査ユニットが検査を行う。検査結果が検査制御部320に通知され、検査制御部320では欠陥抽出部411が欠陥を抽出する(ステップS112)。装置制御部407は欠陥抽出部411からの欠陥抽出の結果を受け、ウェハに欠陥が存在したか否かを判定する(ステップS113)。   Hereinafter, with reference to FIG. 33, the flow of processing by the photolithography manufacturing apparatus 302 in the present embodiment will be described. First, the coater unit, the exposure unit, and the developer unit sequentially process the wafer (step S111). Subsequently, the inspection unit performs an inspection. The inspection result is notified to the inspection control unit 320, and the defect extraction unit 411 extracts defects in the inspection control unit 320 (step S112). The apparatus control unit 407 receives the result of defect extraction from the defect extraction unit 411, and determines whether or not there is a defect on the wafer (step S113).
ウェハに欠陥がなければ、処理はステップS123に遷移する。また、欠陥が発生した場合、欠陥分類部417は欠陥分類処理を行い、特定の欠陥についての分類確率を算出する(ステップS114)。欠陥分類部417から欠陥分類結果が入力されると、相関性検出部418は分類確率と第1の閾値を比較し、分類確率が第1の閾値以上であるか否か(分類確率が非常に高いか否か)を判定し、判定結果を装置制御部407に通知する(ステップS115)。分類確率が第1の閾値以上であった場合には、処理はステップS120に遷移する。   If there is no defect in the wafer, the process proceeds to step S123. When a defect occurs, the defect classification unit 417 performs defect classification processing to calculate a classification probability for a specific defect (step S114). When the defect classification result is input from the defect classification unit 417, the correlation detection unit 418 compares the classification probability with the first threshold value and determines whether the classification probability is equal to or higher than the first threshold value (the classification probability is very high). Whether or not it is high) and notifies the device control unit 407 of the determination result (step S115). If the classification probability is equal to or higher than the first threshold, the process proceeds to step S120.
また、分類確率が第1の閾値未満であった場合には、相関性検出部418は相関性検出処理を行い、欠陥を発生した処理ユニットの確率を算出する(ステップS116)。続いて、相関性検出部418は処理ユニットの確率と第2の閾値を比較し、確率が第2の閾値以上であるか否か(欠陥と処理ユニットの間の相関性が非常に高いか否か)を判定し、判定結果を装置制御部407に通知する(ステップS117)。確率が第2の閾値以上であった場合には、処理はステップS120に遷移する。   If the classification probability is less than the first threshold, the correlation detection unit 418 performs a correlation detection process and calculates the probability of the processing unit that has generated the defect (step S116). Subsequently, the correlation detection unit 418 compares the probability of the processing unit with the second threshold value, and determines whether the probability is equal to or higher than the second threshold value (whether the correlation between the defect and the processing unit is very high). And the determination result is notified to the apparatus control unit 407 (step S117). If the probability is greater than or equal to the second threshold, the process transitions to step S120.
また、確率が第2の閾値未満であった場合には、相関性検出部418は処理ユニットの確率と第3の閾値(第2の閾値>第3の閾値)を比較し、確率が第3の閾値以上であるか否か(欠陥と処理ユニットの間の相関性が中程度であるか否か)を判定し、判定結果を装置制御部407に通知する(ステップS118)。確率が第3の閾値未満であった場合には、処理はステップS122に遷移する。また、確率が第3の閾値以上であった場合には、相関性検出部418は分類確率と第4の閾値(第1の閾値>第4の閾値)を比較し、分類確率が第4の閾値以上であるか否か(分類確率が中程度であるか否か)を判定し、判定結果を装置制御部407に通知する(ステップS119)。   If the probability is less than the second threshold, the correlation detection unit 418 compares the probability of the processing unit with the third threshold (second threshold> third threshold), and the probability is third. Is determined (whether or not the correlation between the defect and the processing unit is medium), and the determination result is notified to the apparatus control unit 407 (step S118). If the probability is less than the third threshold, the process proceeds to step S122. If the probability is equal to or higher than the third threshold, the correlation detection unit 418 compares the classification probability with the fourth threshold (first threshold> fourth threshold), and the classification probability is the fourth. It is determined whether or not it is equal to or higher than the threshold (whether or not the classification probability is medium), and the determination result is notified to the device control unit 407 (step S119).
分類確率が第4の閾値未満であった場合には、処理はステップS120に遷移する。また、分類確率が第4の閾値以上であった場合には、装置制御部407は、相関性検出部418から通知された処理ユニットを停止させて使用を禁止する制御を行い、それ以降のウェハを別のユニットで処理するようにシーケンスを変更する(ステップS120)。   If the classification probability is less than the fourth threshold, the process proceeds to step S120. If the classification probability is equal to or higher than the fourth threshold value, the apparatus control unit 407 performs control to stop the processing unit notified from the correlation detection unit 418 and prohibit its use, and subsequent wafers The sequence is changed so as to be processed by another unit (step S120).
続いて、表示部415は、装置制御部407の制御に従って、装置管理者に装置の異常を通知すると共に、ウェハの欠陥状況を通知するための表示を行う(ステップS121,S122)。最後に、装置制御部407は、全てのウェハについて処理を行ったか否かを判断し(ステップS123)、未処理のウェハが残っている場合には、ステップS111に制御を移す。全てのウェハの処理が終了するまで、これらの処理が繰り返される。   Subsequently, the display unit 415 notifies the apparatus manager of the abnormality of the apparatus and displays to notify the defect state of the wafer according to the control of the apparatus control unit 407 (steps S121 and S122). Finally, the apparatus control unit 407 determines whether or not processing has been performed for all wafers (step S123), and if unprocessed wafers remain, control is transferred to step S111. These processes are repeated until all the wafers have been processed.
なお、上記の例では、欠陥分類結果に対する処理ユニットの確率を使用しているが、処理ユニットの状態を監視する専用の検査ユニットによる測定および判断の結果に対する処理ユニットの確率を使用しても構わない。例えばコータユニットの後段に膜厚計を設置してレジストの膜厚の測定結果を得る。この測定結果から図32の欠陥1001等の形状を検出し、検出結果に基づいて処理ユニットの確率を算出すればよい。   In the above example, the probability of the processing unit with respect to the defect classification result is used. However, the probability of the processing unit with respect to the result of measurement and determination by a dedicated inspection unit that monitors the state of the processing unit may be used. Absent. For example, a film thickness meter is installed after the coater unit to obtain a measurement result of the resist film thickness. The shape of the defect 1001 or the like in FIG. 32 is detected from the measurement result, and the probability of the processing unit may be calculated based on the detection result.
また、露光ユニットの後段に線幅測定器を設置して、パターンの線幅で評価を行ったり、デベロッパユニットの後段に分光計を設置して、ベークによるレジスト特性変化を測定した結果から評価を行ったりする等の方法を用いてもよい。各処理ユニットの前段や後段に検査ユニットを設置することにより、その処理ユニットが欠陥の発生原因であった場合に、その処理ユニットの確率をより一層高めることが可能となる。また、これら複数の検査結果と相関性評価の結果から欠陥発生ユニットを特定しても構わない。   In addition, a line width measuring device is installed after the exposure unit, and evaluation is performed based on the line width of the pattern. A spectrometer is installed after the developer unit, and evaluation is performed based on the result of measuring the resist property change due to baking. You may use the method of performing. By installing an inspection unit before or after each processing unit, if that processing unit is the cause of the occurrence of a defect, the probability of that processing unit can be further increased. Moreover, you may identify a defect generation unit from these several test results and the result of correlation evaluation.
上述したように、本実施形態によれば、欠陥分類結果と相関性評価の両者の結果から処理ユニットの異常を検出することにより、判定の信頼度が向上すると共に、早期に異常ユニットを止めることが可能となる。   As described above, according to the present embodiment, the detection unit abnormality is detected from both the defect classification result and the correlation evaluation result, thereby improving the reliability of the determination and stopping the abnormal unit at an early stage. Is possible.
以上、図面を参照して本発明の実施形態について詳述してきたが、具体的な構成はこれらの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。例えば、基板の検査方式をマクロ検査としていたが、マクロ検査に限定されることはなく、顕微鏡を使ったミクロ検査等にも適用することが可能である。   As described above, the embodiments of the present invention have been described in detail with reference to the drawings. However, the specific configuration is not limited to these embodiments, and includes design changes and the like without departing from the gist of the present invention. . For example, although the substrate inspection method is the macro inspection, the invention is not limited to the macro inspection, and can be applied to a micro inspection using a microscope.
本発明の第1の実施形態による欠陥判定システムと各製造装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the defect determination system and each manufacturing apparatus by the 1st Embodiment of this invention. 本発明の第1の実施形態による欠陥判定システムが備える基板検査装置の構成を示すブロック図である。It is a block diagram which shows the structure of the board | substrate inspection apparatus with which the defect determination system by the 1st Embodiment of this invention is provided. 本発明の第1の実施形態において、検査情報統合部によって統合された情報のフォーマットを示す参考図である。In the 1st Embodiment of this invention, it is a reference figure which shows the format of the information integrated by the test | inspection information integration part. 本発明の第1の実施形態による欠陥判定システムが備える基板検査装置の処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of a process of the board | substrate inspection apparatus with which the defect determination system by the 1st Embodiment of this invention is provided. 本発明の第1の実施形態による欠陥判定システムが備える基板検査結果管理部の構成を示すブロック図である。It is a block diagram which shows the structure of the board | substrate inspection result management part with which the defect determination system by the 1st Embodiment of this invention is provided. 本発明の第1の実施形態による欠陥判定システムが備える基板検査結果管理部の処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the process of the board | substrate inspection result management part with which the defect determination system by the 1st Embodiment of this invention is provided. 本発明の第1の実施形態における被検査対象(ウェハ基板)の構成を説明するための参考図である。It is a reference figure for demonstrating the structure of the to-be-inspected object (wafer substrate) in the 1st Embodiment of this invention. 本発明の第1の実施形態における欠陥発生の一例(ショット単位で黒欠陥が発生)を示す参考図である。FIG. 6 is a reference diagram illustrating an example of occurrence of a defect (a black defect is generated in a shot unit) in the first embodiment of the present invention. 本発明の第1の実施形態における周期性の推定に用いるχ2分布を示すグラフである。It is a graph which shows (chi) 2 distribution used for estimation of the periodicity in the 1st Embodiment of this invention. 本発明の第1の実施形態における周期性の推定に用いるχ2検定のモデルを示すグラフである。It is a graph which shows the model of (chi) 2 test used for estimation of the periodicity in the 1st Embodiment of this invention. 本発明の第1の実施形態における1ロット内の検査ウェハ画像を示す参考図である。It is a reference diagram showing an inspection wafer image in one lot in the first embodiment of the present invention. 本発明の第1の実施形態における欠陥情報の内容を示す参考図である。It is a reference figure which shows the content of the defect information in the 1st Embodiment of this invention. 本発明の第2の実施形態による欠陥判定システムと各製造装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the defect determination system and each manufacturing apparatus by the 2nd Embodiment of this invention. 本発明の第2の実施形態による欠陥判定システムが備える基板検査装置の構成を示すブロック図である。It is a block diagram which shows the structure of the board | substrate inspection apparatus with which the defect determination system by the 2nd Embodiment of this invention is provided. 本発明の第2の実施形態による欠陥判定システムが備える基板検査装置の処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of a process of the board | substrate inspection apparatus with which the defect determination system by the 2nd Embodiment of this invention is provided. 本発明の第2の実施形態による欠陥判定システムが備える複数基板検査結果管理・判定部の構成を示すブロック図である。It is a block diagram which shows the structure of the multiple substrate test result management and determination part with which the defect determination system by the 2nd Embodiment of this invention is provided. 本発明の第2の実施形態による欠陥判定システムが備える複数基板検査結果管理・判定部の処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the process of the multiple substrate test result management and determination part with which the defect determination system by the 2nd Embodiment of this invention is provided. 本発明の第2の実施形態における欠陥情報の内容を示す参考図である。It is a reference figure which shows the content of the defect information in the 2nd Embodiment of this invention. 本発明の第3の実施形態による欠陥判定システムと各製造装置の全体構成を示すブロック図である。It is a block diagram which shows the whole structure of the defect determination system and each manufacturing apparatus by the 3rd Embodiment of this invention. 本発明の第3の実施形態による欠陥判定システムが備える基板検査画像取得装置の構成を示すブロック図である。It is a block diagram which shows the structure of the board | substrate inspection image acquisition apparatus with which the defect determination system by the 3rd Embodiment of this invention is provided. 本発明の第3の実施形態による欠陥判定システムが備える基板検査処理部の構成を示すブロック図である。It is a block diagram which shows the structure of the board | substrate inspection process part with which the defect determination system by the 3rd Embodiment of this invention is provided. 本発明の第4の実施形態によるフォトリソ製造装置(基板処理システム)の構成を示すブロック図である。It is a block diagram which shows the structure of the photolitho manufacturing apparatus (substrate processing system) by the 4th Embodiment of this invention. 本発明の第4の実施形態によるフォトリソ製造装置が備える検査ユニットおよび検査制御部の構成を示すブロック図である。It is a block diagram which shows the structure of the test | inspection unit with which the photolitho manufacturing apparatus by the 4th Embodiment of this invention is provided, and a test | inspection control part. 本発明の第4の実施形態における統計手法を説明するための参考図である。It is a reference figure for demonstrating the statistical method in the 4th Embodiment of this invention. 本発明の第4の実施形態における統計手法を説明するための参考図である。It is a reference figure for demonstrating the statistical method in the 4th Embodiment of this invention. 本発明の第4の実施形態における処理ユニットと欠陥発生との相関性を検出する方法を説明するための参考図である。It is a reference figure for demonstrating the method to detect the correlation with the process unit and defect generation | occurrence | production in the 4th Embodiment of this invention. 本発明の第4の実施形態における処理ユニットと欠陥発生との相関性を検出する方法を説明するための参考図である。It is a reference figure for demonstrating the method to detect the correlation with the process unit and defect generation | occurrence | production in the 4th Embodiment of this invention. 本発明の第4の実施形態における処理ユニットと欠陥発生との相関性を検出する方法を説明するための参考図である。It is a reference figure for demonstrating the method to detect the correlation with the process unit and defect generation | occurrence | production in the 4th Embodiment of this invention. 本発明の第4の実施形態によるフォトリソ製造装置の処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the process of the photolitho manufacturing apparatus by the 4th Embodiment of this invention. 本発明の第4の実施形態によるフォトリソ製造装置の処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the process of the photolitho manufacturing apparatus by the 4th Embodiment of this invention. 本発明の第5の実施形態によるフォトリソ製造装置が備える検査制御部の構成を示すブロック図である。It is a block diagram which shows the structure of the test | inspection control part with which the photolitho manufacturing apparatus by the 5th Embodiment of this invention is provided. 本発明の第5の実施形態における欠陥の分類方法を説明するための参考図である。It is a reference figure for demonstrating the classification method of the defect in the 5th Embodiment of this invention. 本発明の第5の実施形態によるフォトリソ製造装置の処理の手順を示すフローチャートである。It is a flowchart which shows the procedure of the process of the photolitho manufacturing apparatus by the 5th Embodiment of this invention. 従来の半導体製造の前工程を示す模式工程図である。It is a schematic process diagram which shows the pre-process of the conventional semiconductor manufacture.
符号の説明Explanation of symbols
1,101,201A・・・欠陥判定システム、5,105・・・製造工程管理部、6,106・・・基板検査装置、7・・・基板検査結果管理部、11,211,407・・・装置制御部、21,221,411・・・欠陥抽出部、22,412,417・・・欠陥分類部、23・・・欠陥分類ルール記憶部、32,111,232・・・単一対象内欠陥周期推定部、34・・・複数対象内欠陥周期推定部、35・・・製造工程異常判定部、107・・・複数基板検査結果管理・判定部、112・・・単一対象内製造工程異常判定部、206A・・・基板検査画像取得装置、207A・・・基板検査処理部、302・・・フォトリソ製造装置、312,313・・・デベロッパユニット、314,315・・・検査ユニット、320・・・検査制御部、321・・・コータ・デベロッパ制御部、322・・・露光制御部、413,418・・・相関性検出部、419・・・データベース部

DESCRIPTION OF SYMBOLS 1,101,201A ... Defect determination system, 5,105 ... Manufacturing process management part, 6,106 ... Board inspection apparatus, 7 ... Board inspection result management part, 11, 211, 407 ... Device control unit, 21, 221, 411 ... defect extraction unit, 22, 412, 417 ... defect classification unit, 23 ... defect classification rule storage unit, 32, 111, 232 ... single target Internal defect cycle estimation unit, 34 ... multiple target defect cycle estimation unit, 35 ... manufacturing process abnormality determination unit, 107 ... multiple substrate inspection result management / determination unit, 112 ... single target manufacturing Process abnormality determination unit, 206A ... substrate inspection image acquisition device, 207A ... substrate inspection processing unit, 302 ... photolithography manufacturing device, 312, 313 ... developer unit, 314, 315 ... inspection unit, 320 ...査 control unit, 321 ... coater developer control unit, 322 ··· exposure control unit, 413,418 ... correlation detection unit, 419 ... database unit

Claims (15)

  1. 被検査対象を撮像し、画像情報を生成する撮像手段と、
    前記撮像手段によって生成された前記画像情報に基づいて前記被検査対象の欠陥を抽出し、個々の前記欠陥の特徴に関する欠陥情報を生成する欠陥抽出手段と、
    前記欠陥情報、前記画像情報、および前記被検査対象に関する情報に基づいて、前記被検査対象における欠陥の周期性を推定する欠陥周期推定手段と、
    前記欠陥周期推定手段によって推定された結果に基づいて製造工程の異常の有無を判定する製造異常判定手段と、
    を備えたことを特徴とする欠陥判定システム。
    Imaging means for imaging an object to be inspected and generating image information;
    A defect extracting means for extracting the defect to be inspected based on the image information generated by the imaging means, and generating defect information relating to the characteristics of the individual defects;
    Based on the defect information, the image information, and information on the inspection target, defect period estimation means for estimating the periodicity of defects in the inspection target;
    Manufacturing abnormality determining means for determining presence or absence of abnormality in the manufacturing process based on the result estimated by the defect period estimating means;
    A defect determination system characterized by comprising:
  2. 前記欠陥周期推定手段は、同一の前記被検査対象において繰り返し発生している欠陥の周期性を推定することを特徴とする請求項1に記載の欠陥判定システム。   The defect determination system according to claim 1, wherein the defect period estimation unit estimates a periodicity of defects repeatedly generated in the same inspection target.
  3. 前記被検査対象に関する情報は、前記被検査対象上に設けられた1以上の検査領域の区画を示し、前記欠陥周期推定手段は、前記検査領域の区画を単位として欠陥の周期性を推定することを特徴とする請求項2に記載の欠陥判定システム。   The information on the inspection target indicates one or more sections of the inspection area provided on the inspection target, and the defect period estimation means estimates the defect periodicity in units of the section of the inspection area. The defect determination system according to claim 2.
  4. 前記欠陥周期推定手段は、複数の前記被検査対象にわたって繰り返し発生している欠陥の周期性を推定することを特徴とする請求項1に記載の欠陥判定システム。   The defect determination system according to claim 1, wherein the defect period estimation unit estimates a periodicity of defects that are repeatedly generated over a plurality of the inspection targets.
  5. 前記欠陥情報を用いて前記欠陥の分類を行う第1の欠陥分類手段をさらに備えたことを特徴とする請求項1〜請求項4のいずれかの項に記載の欠陥判定システム。   The defect determination system according to claim 1, further comprising first defect classification means for classifying the defects using the defect information.
  6. 前記欠陥情報は、前記被検査対象における欠陥の質に関する情報を有することを特徴とする請求項5に記載の欠陥判定システム。   The defect determination system according to claim 5, wherein the defect information includes information on a quality of defects in the inspection target.
  7. 前記欠陥情報は、前記被検査対象上に設けられた最小の検査領域の区画に対する合否の判定結果を含むことを特徴とする請求項1〜請求項6のいずれかの項に記載の欠陥判定システム。   The defect determination system according to claim 1, wherein the defect information includes a determination result of pass / fail with respect to a section of a minimum inspection area provided on the inspection target. .
  8. 前記製造工程で前記被検査対象の処理を行った製造装置の識別情報を取得し、前記被検査対象の前記欠陥情報と関連付ける製造装置識別情報取得手段をさらに備えたことを特徴とする請求項1〜請求項7のいずれかの項に記載の欠陥判定システム。   The manufacturing apparatus identification information acquisition means which acquires the identification information of the manufacturing apparatus which processed the said to-be-inspected object in the said manufacturing process, and associates with the said defect information of the to-be-inspected object is characterized by the above-mentioned. The defect determination system according to claim 7.
  9. 前記欠陥周期推定手段は、任意の前記欠陥情報に関連付けられた前記製造装置の識別情報を用いて欠陥の周期性を推定することを特徴とする請求項8に記載の欠陥判定システム。   The defect determination system according to claim 8, wherein the defect period estimation unit estimates defect periodicity using identification information of the manufacturing apparatus associated with arbitrary defect information.
  10. 前記欠陥周期推定手段は、前記欠陥情報に対して統計的仮説検定を行い、検定で棄却されない情報がある場合に周期性があると判断することを特徴とする請求項1〜請求項9のいずれかの項に記載の欠陥判定システム。   The defect period estimation means performs a statistical hypothesis test on the defect information, and determines that there is periodicity when there is information that is not rejected by the test. A defect determination system according to any of the above sections.
  11. 前記製造異常判定手段は、前記欠陥周期推定手段によって、欠陥の周期性があると推定された場合に、前記製造工程に異常がある旨の判定結果を出力することを特徴とする請求項1〜請求項10のいずれかの項に記載の欠陥判定システム。   The manufacturing abnormality determination unit outputs a determination result indicating that there is an abnormality in the manufacturing process when the defect period estimation unit estimates that there is a periodicity of defects. The defect determination system according to claim 10.
  12. 請求項1〜請求項11のいずれかの項に記載の欠陥判定システムを備えると共に、
    前記欠陥抽出手段によって抽出された前記被検査対象の欠陥と、前記製造工程で前記被検査対象の処理を行った製造装置との相関性を検出し、検出した前記相関性に基づいて、異常が発生している前記製造装置を特定する相関性検出手段と、
    前記相関性検出手段によって特定された前記製造装置を回避するように、各製造装置に割り当てる処理条件を変更する処理条件変更手段と、
    を備えたことを特徴とする基板処理システム。
    While including the defect determination system according to any one of claims 1 to 11,
    The correlation between the defect to be inspected extracted by the defect extraction means and the manufacturing apparatus that has processed the object to be inspected in the manufacturing process is detected, and an abnormality is detected based on the detected correlation. Correlation detecting means for identifying the manufacturing apparatus that is generated;
    Processing condition changing means for changing a processing condition assigned to each manufacturing apparatus so as to avoid the manufacturing apparatus specified by the correlation detection means;
    A substrate processing system comprising:
  13. 欠陥の特徴量と欠陥の分類結果とが関連付けられた欠陥分類情報を記憶する記憶手段と、
    前記欠陥情報と前記欠陥分類情報とに基づいて前記欠陥の分類を行う第2の欠陥分類手段と、
    をさらに備え、
    前記相関性検出手段は、前記第2の欠陥分類手段による前記欠陥の分類結果に基づいて、前記被検査対象の欠陥と前記製造装置との相関性を検出し、検出した前記相関性に基づいて、異常が発生している前記製造装置を特定することを特徴とする請求項12に記載の基板処理システム。
    Storage means for storing defect classification information in which a defect feature amount and a defect classification result are associated;
    A second defect classification means for classifying the defect based on the defect information and the defect classification information;
    Further comprising
    The correlation detection unit detects a correlation between the defect to be inspected and the manufacturing apparatus based on the defect classification result by the second defect classification unit, and based on the detected correlation The substrate processing system according to claim 12, wherein the manufacturing apparatus in which an abnormality has occurred is specified.
  14. 請求項1〜請求項11のいずれかの項に記載の欠陥判定システムを備えると共に、
    前記欠陥抽出手段によって抽出された前記被検査対象の欠陥と、前記製造工程で前記被検査対象の処理を行った製造装置内の部品との相関性を検出し、検出した前記相関性に基づいて、異常が発生している前記製造装置内の部品を特定する相関性検出手段と、
    前記相関性検出手段によって特定された前記製造装置内の部品を回避するように、各製造装置に割り当てる処理条件を変更する処理条件変更手段と、
    を備えたことを特徴とする基板処理システム。
    While including the defect determination system according to any one of claims 1 to 11,
    Based on the detected correlation, the correlation between the defect of the inspection target extracted by the defect extraction means and a part in the manufacturing apparatus that has processed the inspection target in the manufacturing process is detected. Correlation detecting means for identifying a part in the manufacturing apparatus in which an abnormality has occurred;
    Processing condition changing means for changing processing conditions assigned to each manufacturing apparatus so as to avoid parts in the manufacturing apparatus specified by the correlation detection means;
    A substrate processing system comprising:
  15. 請求項1〜請求項11のいずれかの項に記載の欠陥判定システムを備えると共に、
    前記欠陥抽出手段によって抽出された前記被検査対象の欠陥と、前記製造工程における前記被検査対象の処理方法との相関性を検出し、検出した前記相関性に基づいて、異常が発生している前記処理方法を特定する相関性検出手段と、
    前記相関性検出手段によって特定された前記処理方法を回避するように、各製造装置に割り当てる処理条件を変更する処理条件変更手段と、
    を備えたことを特徴とする基板処理システム。

    While including the defect determination system according to any one of claims 1 to 11,
    Correlation between the defect of the inspection target extracted by the defect extraction means and the processing method of the inspection target in the manufacturing process is detected, and an abnormality has occurred based on the detected correlation Correlation detection means for specifying the processing method;
    Processing condition changing means for changing a processing condition assigned to each manufacturing apparatus so as to avoid the processing method specified by the correlation detecting means;
    A substrate processing system comprising:

JP2006008686A 2006-01-17 2006-01-17 Defect judging system and substrate processing system Pending JP2007194262A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006008686A JP2007194262A (en) 2006-01-17 2006-01-17 Defect judging system and substrate processing system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006008686A JP2007194262A (en) 2006-01-17 2006-01-17 Defect judging system and substrate processing system

Publications (1)

Publication Number Publication Date
JP2007194262A true JP2007194262A (en) 2007-08-02

Family

ID=38449745

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006008686A Pending JP2007194262A (en) 2006-01-17 2006-01-17 Defect judging system and substrate processing system

Country Status (1)

Country Link
JP (1) JP2007194262A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012104593A (en) * 2010-11-09 2012-05-31 Tokyo Electron Ltd Substrate processing apparatus, program, computer storage medium, and substrate transfer method
JP2012209559A (en) * 2009-12-18 2012-10-25 Jet Co Ltd Substrate processing apparatus
JP5459224B2 (en) * 2008-12-22 2014-04-02 株式会社ニコン Wafer processing method and wafer processing apparatus
JP2014195122A (en) * 2014-06-17 2014-10-09 Tokyo Electron Ltd Substrate processing apparatus, abnormality processing part determination method, program and computer storage medium
JP2017003358A (en) * 2015-06-08 2017-01-05 東京エレクトロン株式会社 Inspection method of substrate, computer storage medium, and substrate inspection device
KR20190011973A (en) * 2017-07-26 2019-02-08 (주)제이케이씨코리아 Lead frame automatic inspection system
US11100628B2 (en) 2019-02-07 2021-08-24 Applied Materials, Inc. Thickness measurement of substrate using color metrology

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100825A (en) * 2001-09-20 2003-04-04 Hitachi Ltd Method for producing semiconductor device and defect inspecting data processing method and system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003100825A (en) * 2001-09-20 2003-04-04 Hitachi Ltd Method for producing semiconductor device and defect inspecting data processing method and system

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5459224B2 (en) * 2008-12-22 2014-04-02 株式会社ニコン Wafer processing method and wafer processing apparatus
JP2012209559A (en) * 2009-12-18 2012-10-25 Jet Co Ltd Substrate processing apparatus
JP2012104593A (en) * 2010-11-09 2012-05-31 Tokyo Electron Ltd Substrate processing apparatus, program, computer storage medium, and substrate transfer method
US9026240B2 (en) 2010-11-09 2015-05-05 Tokyo Electron Limited Substrate treatment apparatus, method of transferring substrate, and non-transitory computer storage medium
JP2014195122A (en) * 2014-06-17 2014-10-09 Tokyo Electron Ltd Substrate processing apparatus, abnormality processing part determination method, program and computer storage medium
JP2017003358A (en) * 2015-06-08 2017-01-05 東京エレクトロン株式会社 Inspection method of substrate, computer storage medium, and substrate inspection device
KR20190011973A (en) * 2017-07-26 2019-02-08 (주)제이케이씨코리아 Lead frame automatic inspection system
KR101995888B1 (en) * 2017-07-26 2019-10-01 (주)제이케이씨코리아 Lead frame automatic inspection system
US11100628B2 (en) 2019-02-07 2021-08-24 Applied Materials, Inc. Thickness measurement of substrate using color metrology

Similar Documents

Publication Publication Date Title
US6850320B2 (en) Method for inspecting defects and an apparatus for the same
JP2007194262A (en) Defect judging system and substrate processing system
KR20040101289A (en) Semiconductor manufacturing method and device thereof
US7330042B2 (en) Substrate inspection system, substrate inspection method, and substrate inspection apparatus
JP5591675B2 (en) Inspection apparatus and inspection method
US7243331B2 (en) Method and system for controlling the quality of a reticle
US20070229789A1 (en) Method of manufacturing semiconductor device and liquid immersion lithography system
US20090290784A1 (en) Methods and systems for binning defects detected on a specimen
KR20100135846A (en) Method for classifying defects, computer storage medium, and device for classifying defects
KR20080003719A (en) Semiconductor substrate defects detection device and method of detection of defects
EP2823355A1 (en) Reticle defect inspection with systematic defect filter
JP2008164336A (en) Flaw inspection system and flaw inspection method
JP5566265B2 (en) Substrate processing apparatus, program, computer storage medium, and substrate transfer method
JP3665215B2 (en) Abnormal cause identification system and method
JP5837649B2 (en) Substrate processing apparatus, abnormality processing unit determination method, program, and computer storage medium
JP2001281161A (en) Defect inspecting device and inspecting method
KR20010039251A (en) Method of detecting defects in reticle pattern by comparing pattern of chip with normal pattern
JP5859039B2 (en) Inspection device
JP4073088B2 (en) Manufacturing method of semiconductor substrate
JP2005044840A (en) Analyzing program of inspection data, inspection unit, review unit, and yield analyzing unit
JPH1050788A (en) Semiconductor device manufacture system and semiconductor device manufacture method using the system
JP2005310833A (en) Substrate-testing apparatus and method
JP2003329608A (en) Inspection condition judgement program, inspection apparatus and inspection system
JP5359981B2 (en) Substrate inspection system and substrate inspection method
JPH11230917A (en) Defect inspection apparatus

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090115

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20111214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120515