JPH1050788A - Semiconductor device manufacture system and semiconductor device manufacture method using the system - Google Patents

Semiconductor device manufacture system and semiconductor device manufacture method using the system

Info

Publication number
JPH1050788A
JPH1050788A JP20738096A JP20738096A JPH1050788A JP H1050788 A JPH1050788 A JP H1050788A JP 20738096 A JP20738096 A JP 20738096A JP 20738096 A JP20738096 A JP 20738096A JP H1050788 A JPH1050788 A JP H1050788A
Authority
JP
Japan
Prior art keywords
information
processing
inspection
processed
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP20738096A
Other languages
Japanese (ja)
Inventor
Koji Ozaki
浩司 小崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP20738096A priority Critical patent/JPH1050788A/en
Publication of JPH1050788A publication Critical patent/JPH1050788A/en
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/30Computing systems specially adapted for manufacturing

Landscapes

  • General Factory Administration (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

PROBLEM TO BE SOLVED: To efficiently manufacture semiconductor devices even when a number of processes are continuously performed by electrically connecting a processor and a testing unit to an information managing unit and by processing workpieces by the processor and the testing unit on the basis of information from the information managing unit. SOLUTION: When a workpiece 95 is loaded into a processor 96, the processor 96 recognizes the workpiece 95, process information 91 is transferred to the processor 96 on the basis of recognized contents, and the workpiece 95 is processed on the basis of the process information 91. Subsequently, when the workpeice 95 is carried to a testing unit 97, the processed workpiece 95 is recognized and standard information 92 based on the recognized contents is transferred to the tester 97. The workpiece 95 is tested on the basis of the standard information 92. The contents of the test are transferred as test information together with the process information 91 obtained by the processor 96 to an information managing unit 90. Consequently, even when a number of processes are continuously performed, devices can be efficiently manufactured.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】この発明は、効率的な製造が
行なえる半導体装置の製造システムおよびそれを用いた
半導体装置の製造方法に関するものである。
[0001] 1. Field of the Invention [0002] The present invention relates to a semiconductor device manufacturing system capable of performing efficient manufacturing and a semiconductor device manufacturing method using the same.

【0002】[0002]

【従来の技術】半導体装置は、従来、その製造工程にお
ける写真製版工程においては、図19に示す工程により
製造される。前工程で所定の下地処理が行われたシリコ
ン等よりなる半導体基板(以下、ウエハと称す)は、そ
の表面にレジストが塗布されるレジスト塗布工程(11
1)、所定回路パターンが形成されたレティクルまたは
マスク(以下、これらをマスクと称す)を介して紫外線
が照射され、レジストにパターン転写させる露光工程
(112)、このレジストを現像処理してレジストパタ
ーンが形成される現像工程(113)を経る。ウエハ
は、通常、24枚を1ロットとし、管理のためロット番号
が決められる。量産工程では、これら複数ロットが連続
して投入され、処理された各ロットは、現像工程(11
3)を終える順に一時保管され、次工程での作業のため
待機される。
2. Description of the Related Art A semiconductor device is conventionally manufactured by a process shown in FIG. 19 in a photomechanical process in its manufacturing process. A semiconductor substrate (hereinafter, referred to as a wafer) made of silicon or the like that has been subjected to a predetermined underlayer treatment in a previous step is subjected to a resist application step (11) in which a resist is applied to the surface thereof.
1) an exposure step (112) of irradiating ultraviolet rays through a reticle or a mask (hereinafter, these are referred to as masks) on which a predetermined circuit pattern is formed, and transferring the pattern to a resist; Is formed through a developing step (113). Usually, 24 wafers are regarded as one lot, and a lot number is determined for management. In the mass production process, these lots are continuously supplied, and each processed lot is subjected to the development process (11
They are temporarily stored in the order in which 3) is completed, and are on standby for work in the next process.

【0003】検査工程では、レジストパターンのパター
ン寸法が測長される寸法検査工程(114)、前工程で
形成された下地パターンとの重ね合せ状態をみる重ね合
せ検査工程(115)がある。まず、図20に示すよう
に、レジストパターン形成された各ロット(125)
は、ロット(125)一括、あるいは複数ロット(12
5)毎に寸法検査(120)に運ばれ、寸法検査作業者
による寸法検査(120)が行なわれる。各ロット(1
25)内から数枚が抜取られての抜取検査が行なわれ、
寸法精度が規格内であれば合格ロット(125a)、規
格外であれば不合格ロット(125b)として、検査済
みロットは区分けされ、一時保管される。ここで、不合
格ロット(125b)は、やり直しロットとして、レジ
スト除去工程(116)、レジスト除去確認工程(11
7)に進められる。そして、再度、新たな条件確認、例
えば、露光工程における露光装置の露光時間やフォーカ
スオフセット値の再設定等を行なった結果から、適当な
改定条件設定が行なわれ、再度、上記と同じように、レ
ジスト塗布工程(111)に投入される。また合格ロッ
ト(125a)は、一時保管場所から、ロット(125
a)一括、あるいは複数ロット(125a)毎に重ね合
せ検査(115)に運ばれ、重ね合せ検査作業者による
重ね合せ検査(121)が行なわれる。
The inspection step includes a dimension inspection step (114) in which the pattern dimension of the resist pattern is measured, and an overlay inspection step (115) for observing the state of overlay with the underlying pattern formed in the previous step. First, as shown in FIG. 20, each lot (125) on which a resist pattern is formed
Means batch (125) batches or multiple lots (12
Every 5), it is carried to the dimension inspection (120), and the dimension inspection worker performs the dimension inspection (120). Each lot (1
25) Sampling inspection is carried out by extracting several sheets from inside,
Inspection lots are classified and temporarily stored as pass lots (125a) if the dimensional accuracy is within the standard, and as reject lots (125b) if the dimensional accuracy is out of the standard. Here, the rejected lot (125b) is regarded as a rework lot, and the resist removal step (116) and the resist removal confirmation step (11)
Proceed to 7). Then, again, a new condition check, for example, from the result of resetting the exposure time and focus offset value of the exposure apparatus in the exposure step, appropriate revision condition setting is performed, again, as described above, It is put into a resist coating step (111). In addition, the passing lot (125a) is transferred from the temporary storage location to the lot (125a).
a) It is carried to the overlay inspection (115) collectively or for each of a plurality of lots (125a), and the overlay inspection (121) is performed by the overlay inspection operator.

【0004】各ロット(125a)内から数枚が抜取ら
れての抜取検査が行なわれ、重ね合せ精度が規格内であ
れば合格ロット(125a)、規格外であれば不合格ロ
ット(125b)として、検査済みロットは区分けさ
れ、一時保管される。このように、作業性の上から、寸
法検査作業者と重ね合せ検査作業者とは別個となってお
り、それぞれの検査が複数ロットをまとめて処理する、
いわゆるバッチ処理の形態となっている。ここで、不合
格ロット(125b)は、寸法検査(120)における
不合格ロット(125b)と同じように、やり直し工程
(116)、(117)に進められる。そして、再度、
新たな条件確認、例えば、露光工程(112)における
露光装置のステージオフセット値の再設定等を行なった
結果から、適当な改定条件設定が行なわれ、再度、上記
と同じように、レジスト塗布工程(111)に投入され
る。寸法検査工程(114)、重ね合せ検査工程(11
5)での検査の結果、いずれも合格となったロット(1
25a)が、良品として次工程に一括進められる。
[0004] Sampling inspection is performed by extracting a few sheets from each lot (125a). If the overlay accuracy is within the standard, it is regarded as a passed lot (125a), and if the overlay accuracy is out of the standard, it is regarded as a failed lot (125b). Inspection lots are sorted and temporarily stored. Thus, from the viewpoint of workability, the dimension inspection worker and the overlay inspection worker are separate, and each inspection processes a plurality of lots collectively.
This is a so-called batch processing mode. Here, the rejected lot (125b) proceeds to the redo process (116) and (117) in the same manner as the rejected lot (125b) in the dimensional inspection (120). And again,
From the result of checking new conditions, for example, resetting the stage offset value of the exposure apparatus in the exposure step (112), appropriate revised conditions are set, and the resist coating step ( 111). Dimension inspection process (114), overlay inspection process (11
As a result of the inspection in 5), all the lots (1
25a) is collectively advanced to the next process as a non-defective product.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、このよ
うな半導体装置の製造方法にあっては、多量のロットを
処理する際、寸法検査(120)と重ね合せ検査(12
1)とは、それぞれ分業化されており、かつ、検査作業
がバッチ処理となっているので、寸法検査(120)で
問題なくても、重ね合せ検査(121)が終わらない
と、合格・不合格の判定が行なえず、判定が先のばしさ
れ、非効率である。また、不合格ロット(125b)の
やり直しを即座に行なえないこと、改定条件を確認しな
がら再投入となるため、やり直し工程が頻発したり、工
期が長くなり、品質上の問題も生じる。上記両検査(1
20)、(121)を連続的に実施しようとすると、検
査作業者が持ち回って作業するしかなく、煩雑となり、
コスト的な問題も生じる。さらに、近年のデバイスの高
集積化・微細化により、検査内容の難易度も高まり、検
査時間も増す傾向にあり、その結果、工期が長くなる
と、製品の歩留や特性にも影響することもあり、効果的
な処理方法が望まれていた。
However, in such a method of manufacturing a semiconductor device, when a large number of lots are processed, the dimensional inspection (120) and the overlay inspection (12) are performed.
1) means that the labor is separated and the inspection work is a batch process. Therefore, even if there is no problem in the dimension inspection (120), if the overlay inspection (121) is not completed, the pass / fail is determined. A pass decision cannot be made, the decision is made earlier and inefficient. In addition, since the rejection of the rejected lot (125b) cannot be performed immediately and re-input is performed while checking the revised conditions, the re-execution process frequently occurs, the construction period becomes longer, and quality problems arise. Both inspections (1)
When trying to carry out 20) and (121) continuously, the inspection operator has no choice but to carry around and work, which is complicated.
There is also a cost problem. Furthermore, due to the recent increase in the degree of integration and miniaturization of devices, the difficulty of inspection contents has increased, and the inspection time has tended to increase. As a result, if the construction period is prolonged, the product yield and characteristics may be affected. There is a need for an effective treatment method.

【0006】それゆえに、この発明の主たる目的は、連
続して多数の処理を行なう場合でも効率的な製造が行な
える半導体装置の製造システムおよびそれを用いた半導
体装置の製造方法を提供することである。
SUMMARY OF THE INVENTION Therefore, a main object of the present invention is to provide a semiconductor device manufacturing system and a semiconductor device manufacturing method using the semiconductor device, which can perform efficient manufacturing even when a large number of processes are continuously performed. is there.

【0007】[0007]

【課題を解決するための手段】この発明に係る半導体装
置の製造システムは、規格情報、測定情報、処理情報お
よび再生履歴情報を有し、情報の授受が可能な情報管理
部と、この情報管理部と電気的に接続され、上記情報管
理部からの処理情報に基づき、被処理体を処理する処理
装置と、上記情報管理部に電気的に接続され、上記情報
管理部からの処理情報および規格情報に基づき、上記被
処理体を検査し、その結果に応じて測定情報と処理情
報、あるいは再生情報を上記情報管理部に伝送可能な検
査装置と、を含むものである。
A system for manufacturing a semiconductor device according to the present invention includes an information management unit having standard information, measurement information, processing information, and reproduction history information, and capable of transmitting and receiving information. A processing device that is electrically connected to the information processing unit and processes the object to be processed based on the processing information from the information management unit; and a processing information and a standard that is electrically connected to the information management unit and received from the information management unit. An inspection device that inspects the object to be processed based on the information and transmits measurement information and processing information or reproduction information to the information management unit according to the result.

【0008】また、上記処理情報は、検査装置からの情
報に基づき、テーブル化された処理条件の内から最適条
件を抽出し、その最適条件情報が上記処理装置に伝達さ
れるものである。
The processing information is for extracting an optimum condition from the processing conditions tabulated based on information from the inspection device, and transmitting the optimum condition information to the processing device.

【0009】また、上記情報管理部、検査装置と電気的
に接続され、上記検査装置における検査結果の不合格情
報を受けて、上記情報管理部からの処理情報に基づき、
あるいは外部設定に基づき、被処理体が再生処理される
再生処理装置を備えている。
The information management section is electrically connected to the inspection apparatus, receives information on rejection of the inspection result in the inspection apparatus, and, based on processing information from the information management section,
Alternatively, a reproduction processing device for reproducing the object to be processed based on an external setting is provided.

【0010】また、この発明に係る半導体装置の製造シ
ステムを用いた半導体装置の製造方法は、規格情報、測
定情報、処理情報および再生履歴情報を有し、情報の授
受が可能な情報管理工程と、この情報管理工程からの処
理情報に基づき、条件設定された処理装置で被処理体が
処理される工程と、上記情報管理工程からの処理情報お
よび規格情報に基づき、条件設定された検査装置で被処
理体が検査され、規格情報に基づいて検査結果の判定が
なされる検査工程と、を含むものである。
A method of manufacturing a semiconductor device using the semiconductor device manufacturing system according to the present invention includes an information management step having standard information, measurement information, processing information, and reproduction history information, and capable of transmitting and receiving information. A process in which an object to be processed is processed by a processing device in which conditions are set based on processing information from the information management process, and an inspection device in which conditions are set in accordance with processing information and standard information from the information management process. An inspection step of inspecting the object to be processed and determining an inspection result based on the standard information.

【0011】また、検査工程の不合格情報を受け、情報
管理工程からの処理情報に基づき、あるいは外部設定に
基づき条件設定された再生処理装置で被処理体が再生処
理される工程を含むものである。
[0011] Further, the method includes a step of receiving the rejection information of the inspection step, and regenerating the object to be processed by the reproduction processing apparatus whose condition is set based on the processing information from the information management step or based on external setting.

【0012】[0012]

【発明の実施の形態】BEST MODE FOR CARRYING OUT THE INVENTION

実施の形態1.図1はこの発明の実施の形態1による半
導体装置の製造工程における写真製版工程の製造システ
ムの機能構成を示す図、図2は図1に示した半導体装置
の製造に用いられる装置を例示する一部省略した処理装
置・検査装置の構成を示す図である。この製造システム
は、処理装置(10)と検査装置(20)間、および情
報管理部となるファイル(1)と処理装置(10)、検
査装置(20)とが電気的に接続され、情報の授受が行
なわれる機能を有している。
Embodiment 1 FIG. FIG. 1 is a diagram showing a functional configuration of a manufacturing system in a photoengraving process in a manufacturing process of a semiconductor device according to a first embodiment of the present invention. FIG. 2 is a diagram illustrating an example of an apparatus used for manufacturing the semiconductor device shown in FIG. FIG. 3 is a diagram illustrating a configuration of a processing apparatus / inspection apparatus in which some parts are omitted. In this manufacturing system, a file (1) serving as an information management unit, a processing device (10), and an inspection device (20) are electrically connected between the processing device (10) and the inspection device (20), It has a function of giving and receiving.

【0013】被処理ロットが投入口(14)に投入され
ると、そのロット番号が読込まれ、ファイル(1)に送
信され、ファイル(1)内の情報と照合され、処理条件
が検索されて処理装置(10)の処理条件が抽出され
る。この抽出された条件情報が各処理装置(10)に情
報線(6)を介して送信され、受信した各処理装置(1
0)では、それぞれ条件設定が行なわれる。ここで、上
記送信情報の主な内容は、 (a)被処理ロット:ロット番号 (b)レジスト塗布装置:レジストの種類(ポジ型・ネ
ガ型、粘度)、レジスト滴下量(滴下時間)、ウエハ回
転数・回転時間 (c)露光装置:使用マスク、露光量(露光時間)、フ
ォーカスオフセット値、ステージオフセット値 (d)現像装置:現像液の種類、射出量(射出時間)、
ウエハ回転数・回転時間、リンス液の射出時間、リンス
時ウエハ回転数・回転時間 等である。
When a lot to be processed is put into the slot (14), the lot number is read, transmitted to the file (1), collated with the information in the file (1), and the processing conditions are searched. The processing conditions of the processing device (10) are extracted. The extracted condition information is transmitted to each processing device (10) via the information line (6), and each received processing device (1
In (0), condition setting is performed. Here, the main contents of the transmission information are: (a) lot to be processed: lot number (b) resist coating device: type of resist (positive type / negative type, viscosity), amount of resist drop (drop time), wafer (C) Exposure device: mask used, exposure amount (exposure time), focus offset value, stage offset value (d) Developing device: type of developer, injection amount (injection time),
The rotation number and rotation time of the wafer, the injection time of the rinsing liquid, the rotation number and the rotation time of the wafer during rinsing, and the like are included.

【0014】図3はこの発明の実施の形態1により製造
される半導体装置の写真製版工程を示す図であり、被処
理体のウエハ(9)は図3に示す工程により処理され
る。まず、搬送手段(16)により、ウエハ(9)がレ
ジスト塗布装置(11)に搬送されセットされると、ウ
エハ(9)上に指定レジスト(41)、例えば、ポジ型
レジストが指定量滴下される(図3(a))。この後、
ウエハ(9)が指定回転数で指定時間回転され、ウエハ
(9)上に所定膜厚のレジスト膜(42)が形成される
(図3(b))。次に、ウエハ(9)は指定マスク(1
7)がセットされた露光装置(12)に搬送手段(1
6)で搬送される。ウエハ(9)がステージ上にセット
されると、マスク(17)に対してウエハ(9)のステ
ージオフセット設定に基づくX(横)方向、Y(縦)方
向、θ(回転)方向の位置合せ、およびフォーカスオフ
セット設定に基づくZ(上下)方向の位置合せが行なわ
れる。なお、この位置合せは、予め設定されたオフセッ
ト値により、ウエハ(9)が所定位置に移動されると位
置合せ完了となる方式等もあり、これら方式に特定され
るものではない。ここで、フォーカスオフセット値、ス
テージオフセット値は、寸法精度や重ね合せ精度に大き
く関係する要素である。位置合せが完了すると、ウエハ
(9)上のスタート位置から指定露光時間(露光量)に
よる露光が開始される。この露光は、マスク(17)を
介して紫外光(18)が照射されてマスク(17)上の
パターンが1/5倍程度に縮小投影されるもので、ステ
ップアンドリピート方式によりウエハ(9)上の所定領
域にわたり、逐次、パターン転写が行なわれる(図3
(c))。次いで、ウエハ(9)は現像装置(13)に
搬送手段(16)により搬送され、露光済ウエハ(9)
に指定現像液(43)が指定時間射出され、ウエハ
(9)を指定回転数で指定時間回転処理(または、回転
・停止の間欠処理であっても良い)され、さらに、リン
ス液を射出しての指定回転数、指定時間による現像液
(43)の洗浄処理が行なわれる(図3(d))。これ
により、ウエハ(9)上にレジストパターン(40)が
形成される(図3(e))。上記処理が繰り返され、ロ
ット内のウエハ(9)が、順次処理され、排出口(1
5)に搬送手段(16)により搬送される。該当ロット
の処理が完了すると、次のロットが処理装置(10)に
投入される。
FIG. 3 is a view showing a photoengraving process of the semiconductor device manufactured according to the first embodiment of the present invention. The wafer (9) to be processed is processed by the process shown in FIG. First, when the wafer (9) is transferred and set by the transfer means (16) to the resist coating device (11), a specified resist (41), for example, a positive resist is dropped on the wafer (9) by a specified amount. (FIG. 3A). After this,
The wafer (9) is rotated at the designated number of revolutions for the designated time, and a resist film (42) having a predetermined thickness is formed on the wafer (9) (FIG. 3B). Next, the wafer (9) is placed on the designated mask (1).
The transporting means (1) is transferred to the exposure apparatus (12) in which
It is transported in 6). When the wafer (9) is set on the stage, the mask (17) is aligned in the X (horizontal) direction, the Y (vertical) direction, and the θ (rotation) direction based on the stage offset setting of the wafer (9). , And a focus offset setting in the Z (vertical) direction. Note that there is a method of completing the alignment when the wafer (9) is moved to a predetermined position by a preset offset value, and the alignment is not limited to these methods. Here, the focus offset value and the stage offset value are factors that greatly affect the dimensional accuracy and the overlay accuracy. When the alignment is completed, exposure for a designated exposure time (exposure amount) is started from a start position on the wafer (9). In this exposure, ultraviolet light (18) is irradiated through a mask (17), and a pattern on the mask (17) is reduced and projected to about 1/5, and a wafer (9) is formed by a step-and-repeat method. Pattern transfer is performed sequentially over the upper predetermined area (see FIG. 3).
(C)). Next, the wafer (9) is transferred to the developing device (13) by the transfer means (16), and the exposed wafer (9) is transferred.
The specified developer (43) is injected for a specified time, the wafer (9) is rotated at a specified number of rotations for a specified time (or may be an intermittent rotation / stop process), and a rinsing liquid is further injected. The cleaning process of the developer (43) is performed according to the specified number of rotations and the specified time (FIG. 3D). Thus, a resist pattern (40) is formed on the wafer (9) (FIG. 3E). The above processing is repeated, and wafers (9) in the lot are sequentially processed, and the discharge port (1) is processed.
The sheet is transported by the transport means (16) to 5). When the processing of the lot is completed, the next lot is put into the processing device (10).

【0015】次に、上記処理済ロットは検査装置(2
0)に搬送手段(25)により搬送され、寸法検査と重
ね合せ検査とが連続して行なわれる。被検査ロットが検
査装置(20)の投入口(24)にセットされると、フ
ァイル(1)よりロット番号が認識されてそのロットの
工程に対応する寸法検査、重ね合せ検査における規格情
報(2)が情報線(7)を介して各検査装置(20)の
記憶部(図示省略)に送信される。この装置(20)と
して、測長SEM(Scanning Electron Microscope) や
電子ビームを利用した方式の装置が用いられる。まず、
寸法検査は、そのロットの24枚の内から、指定の5枚
が抜き取られ、図4(a)に示すように、各ウエハ
(9)の指定5チップ(41)の指定レジストパターン
(42)の寸法が測定される。1枚目のウエハ(9)が
寸法検査装置(21)の測定ステージに搬送手段(2
6)により搬送されてセットされると、1チップ(41
a)目の被測定パターン(42)が検出される。そのパ
ターン幅Lが測定され、順次、次測定チップ(41b)
〜(41e)のパターンが測定される。測定値は、測定
チップ(41)の位置情報とともに、寸法検査装置(2
1)の記憶部にストアされる。1枚目のウエハ(9)の
測定が済むと、そのウエハ(9)は元の位置に戻され
る。同様に、順次、次のウエハ(9)が取出されて測定
が行なわれる。5枚のウエハ(9)の測定が終了する
と、記憶部にストアされた各ウエハ(9)の測定データ
は、ロット番号とともに、比較・演算回路(50)に情
報線(8)を介して送信され、ここで規格値と比較・照
合され、合格・不合格が判定される。各測定データが全
て規格内であれば、そのロットは合格、1つでも規格外
となればそのロットは不合格となる。ところで、上記パ
ターン幅Lは、64MDRAM、256MDRAMで
は、最小線幅が0.2μm〜0.4μm程度であり、規
格値はこれら線幅に対し、約1/10の精度が許容値と
して設定される。
Next, the processed lot is inspected by the inspection device (2
0) by the conveying means (25), and the dimensional inspection and the overlay inspection are continuously performed. When the lot to be inspected is set in the input port (24) of the inspection apparatus (20), the lot number is recognized from the file (1), and the standard information (2) for the dimension inspection and overlay inspection corresponding to the process of the lot is recognized. ) Is transmitted to the storage unit (not shown) of each inspection device (20) via the information line (7). As this device (20), a device using a measuring SEM (Scanning Electron Microscope) or a system using an electron beam is used. First,
In the dimensional inspection, five designated sheets are extracted from 24 sheets of the lot, and as shown in FIG. 4A, designated resist patterns (42) of designated five chips (41) of each wafer (9). Is measured. The first wafer (9) is transferred to the measuring stage of the dimension inspection device (21) by the transfer means (2).
When transported and set by 6), one chip (41
a) The measured pattern (42) of the eye is detected. The pattern width L is measured, and sequentially the next measurement chip (41b)
To (41e) are measured. The measured value is stored in the dimensional inspection device (2) together with the position information of the measuring chip (41).
Stored in the storage unit of 1). When the measurement of the first wafer (9) is completed, the wafer (9) is returned to the original position. Similarly, the next wafer (9) is sequentially taken out and measured. When the measurement of the five wafers (9) is completed, the measurement data of each wafer (9) stored in the storage unit is transmitted to the comparison / arithmetic circuit (50) via the information line (8) together with the lot number. Here, it is compared and collated with the standard value, and pass / fail is determined. If all of the measurement data are within the standard, the lot passes, and if any of the measurement data is out of the standard, the lot fails. Incidentally, the minimum line width of the pattern width L is about 0.2 μm to 0.4 μm in the 64 MDRAM and the 256 MDRAM, and the standard value is set to an allowable value of about 1/10 accuracy with respect to these line widths. .

【0016】比較・演算回路(50)では、図5に示す
処理フローに従い、測定データが比較・照合されて判定
が行なわれることになる。すなわち、ウエハ(9)内の
5チップ(41)の測定値、ロット内の5枚のウエハ
(9)の測定値、およびそれら寸法の平均値が比較され
る。さらに、図6に示すように、過去5ロットのデータ
の平均値の推移、および図7に示すようなチャート図の
ように、前月1ケ月のデータに対するズレ量が比較・照
合される。ここで、図6において、ロット番号LB00
8は、平均値が先の4ロットから下降傾向を示し、か
つ、測定データの一部が規格下限以下となっているた
め、不合格ロットとされる。この不合格ロットは、判定
に従い、滞留なく連続してやり直し工程に進められる。
これら測定データの情報から、不合格になった、あるい
は不合格に向かう傾向が見られる場合、アラームあるい
は修正すべき情報を、CRT(5)に表示したり、自動
的にファイル(1)に送信して異常を知らせるようにな
される。なお、上記規格値は、品質維持上、寸法の絶対
値から決められる場合のほか、前月データの推移等から
決められる場合もある。
In the comparison / arithmetic circuit (50), the measurement data is compared and collated in accordance with the processing flow shown in FIG. That is, the measured values of the five chips (41) in the wafer (9), the measured values of the five wafers (9) in the lot, and the average of their dimensions are compared. Further, as shown in FIG. 6, the transition of the average value of the data of the past five lots and the deviation amount with respect to the data of the previous month and one month are compared and collated as shown in the chart of FIG. Here, in FIG. 6, the lot number LB00
Sample No. 8 is regarded as a rejected lot because the average value shows a downward trend from the previous four lots and a part of the measurement data is below the lower limit of the specification. This rejected lot is advanced to the re-starting process continuously without stagnation according to the determination.
If the measurement data indicates rejection or a tendency toward rejection, an alarm or information to be corrected is displayed on the CRT (5) or automatically transmitted to the file (1). And let them know about the anomaly. Note that, in order to maintain quality, the above-mentioned standard value may be determined from the absolute value of the dimension, or may be determined from the transition of the previous month's data.

【0017】寸法検査で合格したロットは、連続して重
ね合せ検査が行なわれる。図4(C)に示すように、寸
法検査と同様に5枚のウエハ(9)が抜取られ、各ウエ
ハ(9)の内の5チップ(41)での指定パターン(4
4)による重ね合せ検査が行なわれる。この検査は、光
学的方式を利用した装置により、前工程で形成されたパ
ターン(43)に対するX方向、Y方向およびθ方向の
ズレ量が測定される。ここでは、X方向、Y方向のみ例
示している。1枚目のウエハ(9)が搬送手段(26)
により搬送されて重ね合せ検査装置(22)のステージ
上にセットされると、合焦処理後、ウエハ(9)内の指
定チップ(41a)〜(41e)が、順次測定され、そ
の測定データは重ね合せ検査装置(22)の記憶部(図
示省略)にストアされる。1枚目のウエハ(9)の測定
が済むと元の位置に戻され、順次、次のウエハ(9)が
取り出されて測定される。5枚のウエハ(9)の測定が
済むと、記憶部にストアされていた測定データが、ロッ
ト番号とともに、比較・演算回路(50)に情報線
(8)を介して送信される。ここで、上記寸法検査にお
けると同じように、測定データが規格と比較・照合され
て合格・不合格が判定される。規格値として、この場
合、ズレ量が最小寸法に対して0.1μm程度までが許
容値として設定される。これも場合により、規格値を変
えうる。不合格ロット(31)は、滞留することなく連
続してやり直し工程に進められるとともに、上記寸法検
査におけると同じように、CRT(5)へのアラーム表
示や修正情報の表示、あるいはファイル(1)への送信
が行なわれ、フィード・バックされるようになされる。
合格ロット(30)は、そのロット番号とともに、処理
装置(10)における処理条件、寸法測定データ、重ね
合せ測定データが付いて、例えば、図8に示すように、
その情報がファイル(1)に情報線(8)を介して送信
され、ファイル(1)内の合格情報(2)として記録さ
れ、合格ロット(30)として次工程に進められる。こ
のように、このシステムによれば、連続的に処理され、
高集積化・微細化にも対応した効率的な処理が行なえ
る。
A lot that has passed the dimensional inspection is continuously subjected to an overlay inspection. As shown in FIG. 4C, five wafers (9) are extracted in the same manner as in the dimension inspection, and the specified pattern (4) on five chips (41) of each wafer (9) is extracted.
The overlay inspection according to 4) is performed. In this inspection, the amount of deviation in the X direction, the Y direction, and the θ direction with respect to the pattern (43) formed in the previous process is measured by an apparatus using an optical system. Here, only the X direction and the Y direction are illustrated. The first wafer (9) is transport means (26)
Is set on the stage of the overlay inspection device (22), after the focusing process, the designated chips (41a) to (41e) in the wafer (9) are sequentially measured, and the measurement data is It is stored in a storage unit (not shown) of the overlay inspection device (22). When the measurement of the first wafer (9) is completed, it is returned to the original position, and the next wafer (9) is sequentially taken out and measured. When the measurement of the five wafers (9) is completed, the measurement data stored in the storage unit is transmitted to the comparison / arithmetic circuit (50) via the information line (8) together with the lot number. Here, as in the above-described dimension inspection, the measured data is compared and collated with the standard, and pass / fail is determined. In this case, as the standard value, an allowable value is set up to a deviation amount of about 0.1 μm with respect to the minimum dimension. This can also change the standard value depending on the case. The rejected lot (31) proceeds to the redo step continuously without stagnation, and displays an alarm or correction information on the CRT (5) or file (1) in the same manner as in the above dimension inspection. To be sent and fed back.
The passing lot (30) has the lot number, the processing conditions in the processing device (10), the dimension measurement data, and the overlay measurement data. For example, as shown in FIG.
The information is transmitted to the file (1) via the information line (8), is recorded as the pass information (2) in the file (1), and proceeds to the next process as a pass lot (30). Thus, according to this system, it is processed continuously,
Efficient processing corresponding to high integration and miniaturization can be performed.

【0018】一方、検査で不合格となったロット(3
1)は、滞留なく連続してやり直し工程に進められ、そ
のロット(31)の測定データはロット番号とともに、
処理装置(10)における処理条件が付され、ファイル
(1)に不合格情報として情報線(8)を介して送信さ
れ、不合格履歴情報(4)として記録される。やり直し
工程では、不良レジストパターンの除去後、その除去状
態の検査が行なわれる。このやり直し処理は、ファイル
(1)からの処理条件に基づき、通常、自動的に設定条
件で処理が行なわれるが、これとは別に、作業者が介在
して装置への処理条件の設定、あるいは除去状態の確認
を行う処理形態とすることもできる。図9はこの発明の
実施の形態1によるやり直し工程の装置構成を一部省略
して示す図である。やり直しロット(31)が投入口
(66)に投入されると、ロット番号が読込まれ、ファ
イル(1)より情報線(65)を介して処理装置(6
0)に処理条件が送信され、処理装置(60)での条件
設定が行なわれる。ウエハ(68a)が搬送手段(6
3)により搬送され、レジスト除去装置(61)にセッ
トされると、指定条件により処理が開始される。レジス
トの除去は、プラズマアッシング処理、あるいは液処理
によるが、この場合、プラズマアッシング処理を行なっ
ている。指定時間の処理後、レジスト除去状態の検査の
ため、処理済ウエハ(68b)は異物検査装置(62)
に搬送され、異物残存の有無の表面検査が行なわれる。
この装置(62)は、レーザ光による方式や空間フィル
タとチップ比較とを組合せた原理利用の方式等が用いら
れ、これにより、ウエハ(68b)の全数検査、あるい
は所定ウエハ(68b)の抜取検査が行なわれる。検査
を終えたウエハ(68c)は、排水口(67)に搬送手
段(63)により搬送される。この検査の結果、ウエハ
(68c)上の異物数、表面状態等が規格を満足したも
のがやり直し合格ロットとなる。やり直し処理装置(6
0)における処理情報、測定情報は、処理条件とともに
情報線(65)を介してファイル(1)の再生履歴情報
(4)に記録され、データ蓄積される。このように、や
り直し処理においても、連続しての処理が可能であり、
短工期で、やり直し頻度が抑制された効果的な処理が行
なわれる。
On the other hand, a lot (3
1) is proceeded to the redo step continuously without stagnation, and the measurement data of the lot (31) is
The processing conditions in the processing device (10) are given, transmitted as reject information to the file (1) via the information line (8), and recorded as reject history information (4). In the redo process, after the defective resist pattern is removed, an inspection of the removed state is performed. This redo process is normally performed automatically under the set conditions based on the process conditions from the file (1). Apart from this, a worker intervenes to set the process conditions to the apparatus, or It is also possible to adopt a processing mode for confirming the removal state. FIG. 9 is a diagram showing a partially omitted device configuration of the redo process according to the first embodiment of the present invention. When the rework lot (31) is put into the slot (66), the lot number is read and the processing unit (6) is read from the file (1) via the information line (65).
The processing condition is transmitted to 0), and the condition setting is performed in the processing device (60). The wafer (68a) is transferred by the transfer means (6
When transported by 3) and set in the resist removing device (61), processing is started under specified conditions. The resist is removed by plasma ashing or liquid processing. In this case, the plasma ashing is performed. After the processing for the designated time, the processed wafer (68b) is subjected to the foreign substance inspection device (62) for inspection of the resist removal state.
And a surface inspection for the presence or absence of foreign matter remains.
The apparatus (62) employs a method using a laser beam, a principle utilizing a combination of a spatial filter and a chip comparison, and the like, whereby a 100% inspection of the wafer (68b) or a sampling inspection of a predetermined wafer (68b) is performed. Is performed. After the inspection, the wafer (68c) is transferred to the drain port (67) by the transfer means (63). As a result of this inspection, a wafer having the number of foreign substances on the wafer (68c), the surface condition, and the like satisfying the standard is re-taken to be a passed lot. Redo processing device (6
The processing information and measurement information in 0) are recorded in the reproduction history information (4) of the file (1) via the information line (65) together with the processing conditions, and are accumulated. In this way, even in the redo processing, continuous processing is possible,
In a short construction period, an effective process in which the frequency of redo is suppressed is performed.

【0019】やり直し合格ロットが改めて投入される場
合、ファイル(1)より新処理条件が処理装置(10)
に情報線(6)を介して送信される。これは当初処理で
の不合格となった検査装置(20)での測定データの原
因分析が行なわれ、先のものとは異なる改定条件とな
る。例えば、図6に示すロット番号LB008のよう
に、寸法測定データは、平均値が連続下降傾向を示し、
一部測定データが規格下限より小さくなったものに対
し、減少値に応じてファイル(1)内に持つ条件テーブ
ル、例えば図10に示すような条件テーブルから寸法を
必要量増加させる条件が抽出される。ここで、寸法幅L
を0.05μm大きくする必要がある場合、規格情報
(2)におけるマスク作図データ、マスク仕上り寸法デ
ータと実測定データとが比較され、マスクに起因するの
か、処理装置(10)に起因するものか、照合され判断
される。処理装置(10)に起因するものであれば、レ
ジストパターン(40)の形状が正常の場合、図11に
示すように、露光装置(12)における露光時間を、先
の条件より30msec.短かくした条件が最適条件と
して抽出され、改定条件として与えられる。あるいは、
寸法検査時の測定信号波形からの情報で、レジストパタ
ーン(40)の側部傾斜角が設定角を満足していないも
のの場合、その傾斜角を大きくするために露光装置(1
2)におけるフォーカスオフセット値を大きくした条
件、等が最適条件として抽出され、改定条件として与え
られる。
When the re-passed lot is re-input, the new processing condition is set in the processing unit (10) from the file (1).
Via the information line (6). In this case, the cause analysis of the measurement data in the inspection apparatus (20) which failed in the initial processing is performed, and the revised condition is different from the previous one. For example, as in the case of the lot number LB008 shown in FIG.
For a part of the measured data that has become smaller than the lower limit of the specification, the condition for increasing the required size is extracted from the condition table in the file (1), for example, the condition table shown in FIG. You. Here, the dimension width L
Is required to be increased by 0.05 μm, the mask drawing data in the standard information (2), the finished mask dimension data, and the actual measurement data are compared, and whether the data is caused by the mask or the processing device (10) Are collated and determined. If the shape of the resist pattern (40) is normal due to the processing apparatus (10), as shown in FIG. 11, the exposure time in the exposure apparatus (12) is set to 30 msec. The shortened condition is extracted as the optimum condition and given as the revised condition. Or,
If the side inclination angle of the resist pattern (40) does not satisfy the set angle based on the information from the measurement signal waveform at the time of the dimension inspection, the exposure apparatus (1) increases the inclination angle.
The condition in which the focus offset value is increased in 2) is extracted as the optimum condition, and given as the revised condition.

【0020】再投入の被処理ロットが、処理装置(1
0)の投入口(14)にセットされると、ロット番号が
読み込まれてファイル(1)から情報線(6)を介して
送信された新条件(改定条件)に設定された処理装置
(10)は、ウエハ(9)が搬送されると、上記と同じ
ように、レジスト塗布、露光、現像の各処理が行なわ
れ、レジストパターン(40)が形成される。この後、
上記と同じように、寸法検査、重ね合せ検査が行なわ
れ、合格・不合格の判定が行なわれる。合格となれば、
そのロットは、次工程に進められ、ロットの各情報は、
ロット番号とともに、新処理条件、新測定データおよび
旧処理条件、旧測定データの他に、条件変更イベント
(何を、どう変更したか)が付いてファイル(1)に線
(8)を介して送信され、合格情報(3)として記録さ
れる。これらデータは、月次対応に区分され、既記録デ
ータとともに蓄積・更新され、図6、図7、図10およ
び図11に示すような、最新のトレンドチャート作成が
行なわれ、不良品の再発防止に利用されることになる。
以上のように、このシステムによれば、処理条件、検査
データ等が蓄積されるので、処理条件、やり直し条件の
蓄積による学習効果を利用でき、最適な条件設定が容易
になされ、短工期で、高精度かつ、効率的な処理が行な
われることになる。
The lot to be reprocessed is processed by the processing apparatus (1).
0), the lot number is read and the processing device (10) set in the new condition (revision condition) transmitted from the file (1) via the information line (6). When the wafer (9) is conveyed, resist coating, exposure, and development are performed in the same manner as described above, and a resist pattern (40) is formed. After this,
In the same manner as described above, the dimensional inspection and the overlay inspection are performed, and pass / fail judgment is made. If you pass,
The lot is advanced to the next process.
Along with the lot number, in addition to the new processing condition, the new measurement data, the old processing condition, and the old measurement data, a condition change event (what has been changed and what has been changed) is attached to the file (1) via the line (8). Transmitted and recorded as pass information (3). These data are divided into monthly correspondences, accumulated and updated together with the recorded data, and the latest trend charts are created as shown in FIGS. 6, 7, 10 and 11, and the rejection of defective products is prevented. Will be used.
As described above, according to this system, the processing conditions, inspection data, and the like are accumulated, so that the learning effect obtained by accumulating the processing conditions and the redo conditions can be used, and the optimal condition setting can be easily performed. High-precision and efficient processing is performed.

【0021】実施の形態2.上記説明において、処理装
置(10)として前後に投入口(14)と排出口(1
5)とを有する、レジスト塗布装置(11)、露光装置
(12)、現像装置(13)が一体化された形態のもの
を示したが、これらが自動搬送されて接続される独立配
置型であっても良い。検査装置(20)も、寸法検査装
置(21)と重ね合せ検査装置(22)とが並置型とな
る形態であったが、これらが直列型であっても、独立配
置型であっても、搬送部(26)を介して接続される形
態であり、ファイル(1)と電気的に接続されるもので
あれば、適宣、形態は選択されうるものであり、効率的
な製造が行なえる。
Embodiment 2 FIG. In the above description, the inlet (14) and the outlet (1)
5), the resist coating device (11), the exposure device (12), and the developing device (13) are integrated, but the independent arrangement type in which these are automatically conveyed and connected. There may be. The inspection device (20) also has a configuration in which the dimension inspection device (21) and the overlay inspection device (22) are arranged side by side. It is a form connected via the transport unit (26), and if it is electrically connected to the file (1), the form can be appropriately selected, and efficient production can be performed. .

【0022】実施の形態3.また、検査工程は、寸法検
査、重ね合せ検査が連続して行なわれる形態としたが、
これら逆の順に連続して行なわれても良く、寸法検査中
に別のウエハ(9)を重ね合せ検査する、いわゆる並列
処理の形態に設定することも可能であり、これら処理
順、形態に限定されない。これによっても、検査の短工
期化が実現できる。なお、上記検査では、寸法検査、重
ね合せ検査とも、24枚/ロットとしてその内から5枚
を抜取り、5チップ/ウエハについて、同一ウエハ
(9)、同一チップ(41)を測定する場合について説
明したが、要求精度、工程等によって、抜取り枚数、抜
取りウエハ、測定チップ数、測定チップ位置は、適宣、
選択されるものである。
Embodiment 3 FIG. In the inspection process, the dimension inspection and the overlay inspection are performed continuously.
These operations may be performed continuously in the reverse order. It is also possible to set a so-called parallel processing mode in which another wafer (9) is superimposed and inspected during the dimension inspection. Not done. This can also shorten the inspection period. In the above-described inspection, in both the dimension inspection and the overlay inspection, a description is given of a case where 24 wafers / lot are taken out, 5 wafers are taken out, and the same wafer (9) and the same chip (41) are measured for 5 chips / wafer. However, depending on the required accuracy, process, etc., the number of samples, the number of wafers, the number of measurement chips,
Is the choice.

【0023】実施の形態4.また、寸法検査装置(2
1)、重ね合せ検査装置(22)に記憶部を持たせ、測
定データをストアさせる形態としたが、これら記憶部
は、比較・演算回路(50)、あるいはファイル(1)
に内蔵させたものであっても良い。また、比較・演算回
路(50)は、ファイル(1)、寸法検査装置(2
1)、重ね合せ検査装置(22)から独立して設けたも
のとしたが、ファイル(1)内蔵あるいは寸法検査装置
(21)、重ね合せ検査装置(22)に、それぞれの機
能して対応させた内蔵型としたものであっても良い。こ
れによっても効率的な製造が行なえる。
Embodiment 4 Also, a dimension inspection device (2
1) The overlay inspection device (22) has a storage unit to store the measurement data. The storage unit is configured to store the comparison / arithmetic circuit (50) or the file (1).
It may be one built in. The comparison / arithmetic circuit (50) includes a file (1) and a dimension inspection device (2).
1) Although it is provided independently of the overlay inspection device (22), it is made to correspond to the function of the file (1) built-in or the dimension inspection device (21) and the overlay inspection device (22). It may be a built-in type. This also allows efficient production.

【0024】実施の形態5.また、やり直し処理装置
(60)が、処理装置(10)、検査装置(20)と独
立配置した形態を示したが、検査装置(20)にやり直
し処理装置(60)が接続されて自動搬送されるもの、
あるいは、処理装置(10)、検査装置(20)、およ
びやり直し処理装置(60)が一体化されて連続処理が
行なえる形態等、種々組合せは可能である。一体化され
ることによっては、一連の処理を連続してでき、より効
率的な製造が行なえる。
Embodiment 5 Also, the embodiment in which the redo processing device (60) is arranged independently of the processing device (10) and the inspection device (20) is shown, but the redo processing device (60) is connected to the inspection device (20) and is automatically conveyed. Things,
Alternatively, various combinations are possible, such as a form in which the processing device (10), the inspection device (20), and the redo processing device (60) are integrated to perform continuous processing. By being integrated, a series of processes can be continuously performed, and more efficient production can be performed.

【0025】要は、情報の蓄積、記録が行なわれ、ある
いは比較・演算機能を有し、処理条件の選択、指令を行
うファイル(1)と情報の授受が可能であり、遅滞のな
い搬送、処理が行なわれ、処理ウエハ(9)を連続し
て、あるいは並列して検査ができ、その結果の判定を即
座に行うシステムであり、判定に基づき、被処理ロット
が次工程に、あるいはやり直し工程に進むようになさ
れ、実処理・検査情報が次の被処理ロット、あるいはや
り直したロットの改定条件として反映されるシステムと
なっていれば良く、各処理部の形態は適宣、選択される
ものである。
The point is that information can be stored and recorded, or it has a comparison / arithmetic function, can exchange processing conditions with a file (1) for selecting and instructing information, and can convey information without delay. This is a system in which the processing is performed, and the processing wafer (9) can be inspected continuously or in parallel, and the result is immediately judged. Based on the judgment, the lot to be processed is transferred to the next step or the re-starting step. It is only necessary that the system be configured so that the actual processing / inspection information is reflected as the revised conditions of the next processed lot or the lot that has been redone, and the form of each processing unit is appropriately selected. It is.

【0026】実施の形態6.図12はこの発明の実施の
形態6により製造された半導体装置の断面図であり、図
13は図12に示す半導体装置の前工程における断面図
である。図13に示す半導体装置は、シリコン等よりな
るウエハ(100)上に分離絶縁膜(104)、ゲート
電極(101)、ソース(102)、ドレイン(10
3)が形成された後、これらを覆うようにBPSG(B
oron PhosphoSilicate Glas
s)膜(105)が形成されて得られる。このBPSG
膜(105)の形成において、図14に示すシステムが
適用される。BPSG膜(105)は、成膜装置(7
1)、例えば、CVD(Chemical Vapor
Deposition)装置で成膜されるが、この
際、ファイル(1)より指定処理条件(ガス種、ガス
圧、処理時間、等)が送信され、それに基づき処理され
る。処理ウエハは、BPSG膜(105)の電気的・物
理的特性の検査のため、膜厚検査装置(72)、例え
ば、光学的あるいは電気的方式の装置、不純物測定装置
(73)、例えば、レーザ走査や電気的方式による装
置、異物・欠陥測定装置(74)、例えば、レーザ走査
や電子ビーム走査方式による装置により、並列あるいは
連続的に検査され、上記におけると同様の処理、判定が
行なわれる。これによって、効率的、かつ、高品質なB
PSG膜(105)の形成が行なえる。なお、このシス
テムによっては、BPSG膜(105)のみならず、他
の絶縁膜の製造にも適用できる。
Embodiment 6 FIG. FIG. 12 is a cross-sectional view of a semiconductor device manufactured according to the sixth embodiment of the present invention, and FIG. 13 is a cross-sectional view of a pre-process of the semiconductor device shown in FIG. The semiconductor device shown in FIG. 13 has an isolation insulating film (104), a gate electrode (101), a source (102), and a drain (10) on a wafer (100) made of silicon or the like.
After 3) is formed, BPSG (B
oron PhosphoSilicate Glas
s) Obtained by forming the film (105). This BPSG
In the formation of the film (105), the system shown in FIG. 14 is applied. The BPSG film (105) is formed by a film forming apparatus (7
1) For example, for example, CVD (Chemical Vapor)
At this time, designated processing conditions (gas type, gas pressure, processing time, etc.) are transmitted from the file (1), and the film is processed based thereon. The processed wafer is subjected to a film thickness inspection device (72), for example, an optical or electrical device, an impurity measurement device (73), for example, a laser for inspecting the electrical and physical characteristics of the BPSG film (105). Inspection is performed in parallel or continuously by a scanning or electrical system, a foreign matter / defect measuring device (74), for example, a laser scanning or electron beam scanning system, and the same processing and determination as described above are performed. Thereby, efficient and high-quality B
The PSG film (105) can be formed. Depending on this system, it can be applied not only to the production of the BPSG film (105) but also to the production of other insulating films.

【0027】実施の形態7.図15は実施の形態7によ
る半導体装置であり、図12に示す半導体装置の前工程
における断面図である。図15に示すものは、基板(1
00)上の分離絶縁膜(104)、ゲート電極(10
1)、ソース(102)、ドレイン(103)上に被覆
されたBPSG膜(105)がパターン形成された後、
この上にソース(102)、ドレイン(103)と電気
的に接続されるAl膜(106)が形成されている。こ
のAl膜(106)の形成においても、図16に示すシ
ステムが適用される。Al膜(106)は、成膜装置
(81)、例えば、スパッタ装置、CVD装置で成膜さ
れるが、この際、ファイル(1)より指定処理条件(出
力、真空度、スパッタ材、等)が送信され、それに基づ
き処理される。処理ウエハは、Al膜(106)の電気
的、物理的特性の検査のため、膜厚測定装置(82)、
例えば、電気的、または光学的方式による装置、シート
抵抗測定装置(83)、例えば、電気的方式による装
置、異物・欠陥測定装置、例えば、レーザ走査や電子ビ
ーム走査方式による装置により、並列あるいは連続的に
検査され、上記におけると同様の処理、判定が行なわれ
る。これによって、効率的、かつ、高品質なAl膜(1
06)の形成が行なえる。なお、このシステムは、Al
膜(106)のみならず、W膜、Mo膜等の他の金属
膜、これら金属膜による合金膜、さらに、これら金属膜
とSiとの合金膜等の製造にも適用できる。
Embodiment 7 FIG. 15 shows a semiconductor device according to the seventh embodiment, and is a cross-sectional view of a pre-process of the semiconductor device shown in FIG. The one shown in FIG.
00) and the gate electrode (10).
1) After the BPSG film (105) coated on the source (102) and the drain (103) is patterned,
An Al film (106) electrically connected to the source (102) and the drain (103) is formed thereon. The system shown in FIG. 16 is also applied to the formation of the Al film (106). The Al film (106) is formed by a film forming device (81), for example, a sputtering device or a CVD device. At this time, processing conditions (output, degree of vacuum, sputtering material, etc.) specified by a file (1) are used. Is transmitted and processed based on it. The processed wafer has a film thickness measuring device (82) for inspecting electrical and physical characteristics of the Al film (106).
For example, an electrical or optical device, a sheet resistance measuring device (83), for example, an electrical device, a foreign matter / defect measuring device, for example, a laser scanning or electron beam scanning device, parallel or continuous. Inspection is performed, and the same processing and determination as described above are performed. Thereby, an efficient and high quality Al film (1
06) can be performed. Note that this system uses Al
Not only the film (106) but also other metal films such as a W film and a Mo film, alloy films of these metal films, and alloy films of these metal films and Si can be applied.

【0028】実施の形態8.上記における実施の形態を
総括的な構成で示すと以下のようになる。図17は、こ
の発明の実施の形態8による半導体装置の製造システム
の構成を示す図であり、上記実施の形態のシステムを情
報の流れを中心に示したものである。情報管理部(9
0)は、処理情報(91)、規格情報(92)、測定情
報(93)、および再生履歴情報(94)が含まれ、こ
れら各情報(91)〜(94)は、相互に情報の授受、
更新等が可能な構成となっている。また、この情報管理
部(90)と処理装置(96)、検査装置(97)とは
電気的に接続され、情報の授受が可能な構成となってい
る。被処理体(95)、例えば、半導体装置が形成され
るウエハが投入されると、処理装置(96)で処理さ
れ、その処理状態が検査装置(97)で検査される。ま
ず、被処理体(95)は処理装置(96)に投入される
と、処理装置(96)が被処理体(95)を認識し、そ
の認識内容に基づき、処理情報(91)が処理装置(9
6)に伝送される。ここで、処理情報(91)は、被処
理体(95)の認識内容、処理装置(96)の処理条件
等の内容を含むものである。この処理情報(91)に基
づき、被処理体(95)が処理されることになる。処理
装置(96)での処理が終了すると、被処理体(95)
は検査装置(97)に搬送され、被処理体(95)の認
識が行なわれ、その認識内容に基づいた規格情報(9
2)が検査装置に(97)に伝送される。ここで、規格
情報(92)は、被処理体(95)の測定条件、合否判
定の規格条件等の検査に関する必要情報を含んでいる。
この規格情報(92)に基づき、被処理体(95)が検
査されることになる。なお、上記被処理体(95)の認
識は、情報管理部(90)と検査装置(97)間で行な
うものとしたが、前工程での処理装置(96)からの情
報を利用することも可能であり、その構成による適用も
行なえるものである。
Embodiment 8 The above-described embodiment is generally shown as follows. FIG. 17 is a diagram showing a configuration of a semiconductor device manufacturing system according to an eighth embodiment of the present invention, and shows the system of the above embodiment with a focus on information flow. Information Management Department (9
0) includes processing information (91), standard information (92), measurement information (93), and reproduction history information (94), and these pieces of information (91) to (94) exchange information mutually. ,
It is configured to be able to be updated. Further, the information management unit (90) is electrically connected to the processing device (96) and the inspection device (97) so that information can be exchanged. When an object to be processed (95), for example, a wafer on which a semiconductor device is to be formed is loaded, it is processed by a processing device (96), and the processing state is inspected by an inspection device (97). First, when the object to be processed (95) is put into the processing device (96), the processing device (96) recognizes the object to be processed (95), and the processing information (91) is converted into the processing device (91) based on the recognition content. (9
Transmitted to 6). Here, the processing information (91) includes the details of the recognition of the object to be processed (95) and the processing conditions of the processing device (96). The object to be processed (95) is processed based on the processing information (91). When the processing in the processing device (96) is completed, the object to be processed (95)
Is transported to the inspection device (97), where the object to be processed (95) is recognized, and the standard information (9)
2) is transmitted to the inspection device (97). Here, the standard information (92) includes necessary information regarding inspection such as measurement conditions of the object (95) and standard conditions for pass / fail determination.
The object to be processed (95) is inspected based on the standard information (92). The recognition of the object to be processed (95) is performed between the information management unit (90) and the inspection device (97). However, information from the processing device (96) in the previous process may be used. It is possible and can be applied by the configuration.

【0029】検査内容は、処理装置(96)での処理情
報(91)とともに、検査情報として規格情報(92)
および検査装置(97)での測定情報が情報管理部(9
0)に伝送される。この伝送された情報は、被処理体
(95)のロット番号等の管理情報に付随して規格情報
(92)、測定結果等の情報が測定情報(93)部に記
録、蓄積され、同じく管理情報に付随して処理装置(9
6)での処理情報、規格情報および測定情報が履歴情報
として再生履歴情報(94)部に記録、蓄積される。こ
こで、測定情報としては、被処理体(95)の合格、不
合格の情報も含んでいる。再生履歴情報(94)部で
は、被処理体(95)の処理装置(96)における情報
および検査装置(97)における情報が記録、蓄積され
るので、それら情報の利用や加工により、処理装置(9
6)に対する最適条件を抽出容易にでき、また、検査装
置(97)における情報から不合格になった、あるいは
不合格に向かう傾向の場合に、早急な処理情報(91)
へのフィードバック可能となされ、次の被処理体(9
5)への処理情報(91)の変更に対応できるようにな
っている。そのため、不合格品の発生が抑制されて、高
精度な被処理体(95)の処理が実現できる。
The inspection content includes standard information (92) as inspection information together with processing information (91) in the processing device (96).
And the information measured by the inspection device (97) is stored in the information management unit (9).
0). The transmitted information is associated with management information such as the lot number of the object to be processed (95), and standard information (92) and information such as measurement results are recorded and stored in the measurement information (93) section. A processing device (9
The processing information, standard information and measurement information in 6) are recorded and accumulated in the reproduction history information (94) as history information. Here, the measurement information includes pass / fail information of the object to be processed (95). The reproduction history information (94) records and accumulates information of the object (95) in the processing device (96) and information in the inspection device (97). 9
The optimum condition for 6) can be easily extracted, and when the information in the inspection device (97) is rejected or tends to be rejected, prompt processing information (91) is obtained.
To the next object to be processed (9
It is possible to respond to the change of the processing information (91) to 5). Therefore, generation of rejected products is suppressed, and highly accurate processing of the object to be processed (95) can be realized.

【0030】実施の形態9.図18はこの発明の実施の
形態9による半導体装置の製造システムの構成を示す図
である。これは、実施の形態8に対して、再生処理装置
(98)部が追加され、情報管理部(90)と電気的に
接続されて情報の授受が行なわれるようになっている。
検査装置(97)までは実施の形態8と同じなので処理
および情報の流れの説明は省略する。被処理体(95)
は、検査装置(96)で、合格の場合、次工程に進めら
れ、不合格の場合、再生処理装置(98)で再生処理さ
れる。再生処理の場合、再生処理装置(98)が被処理
体(95)を認識すると、再生履歴情報(94)から、
再生処理のための処理条件が再生処理装置(98)に伝
送される。再生処理装置(98)は、その処理条件に従
って被処理体(95)を処理する。処理後、その処理条
件、実処理情報、検査結果等の情報は被処理体(95)
の管理情報に付随して再生履歴情報(94)に伝送さ
れ、記録、蓄積される。この記録、蓄積された情報は、
内部でのテーブル化等がなされ、次の被処理体(95)
の再生処理が生じた際に、再生処理の最適条件の抽出に
も利用されることになる。再生処理装置(98)での処
理で、検査の結果、合格の再生済被処理体は、新たに処
理装置(96)に投入されることになる。このように、
再生処理されるべき被処理体(95)は、検査装置(9
7)での処理に連続して、しかも、最適な再生処理条件
を抽出可能となされているので、効率的で、かつ、高精
度な処理が行なわれることになる。
Embodiment 9 FIG. 18 is a diagram showing a configuration of a semiconductor device manufacturing system according to a ninth embodiment of the present invention. This is different from the eighth embodiment in that a reproduction processing device (98) is added, and is electrically connected to an information management unit (90) to exchange information.
The processing up to the inspection device (97) is the same as that of the eighth embodiment, and the description of the processing and the flow of information is omitted. Object to be processed (95)
In the inspection device (96), if it passes, it proceeds to the next step, and if it does not pass, it is reproduced in the reproduction processing device (98). In the case of the reproduction process, when the reproduction processing device (98) recognizes the object to be processed (95), the reproduction processing information (94)
Processing conditions for the reproduction process are transmitted to the reproduction processing device (98). The reproduction processing device (98) processes the object (95) according to the processing conditions. After the processing, information such as processing conditions, actual processing information, inspection results, etc.
Is transmitted to the reproduction history information (94) in association with the management information, and is recorded and accumulated. This recorded and accumulated information is
An internal table is formed, and the next object to be processed (95)
When the reproduction process is performed, it is also used for extracting the optimum conditions for the reproduction process. In the processing by the reproduction processing device (98), as a result of the inspection, the regenerated processed object that has passed is newly input to the processing device (96). in this way,
The object (95) to be regenerated is inspected by the inspection device (9).
Since the optimum reproduction processing conditions can be extracted continuously from the processing in 7), efficient and high-precision processing can be performed.

【0031】実施の形態10.上記実施の形態は、いず
れも、被処理体(95)が半導体装置であり、その製造
システムで製造される場合について説明したが、これに
限定されるものではなく、被処理体(95)が半導体以
外の他の対象物であっても良く、その製造に用いる製造
システムにも適用することができる。この場合にも、上
記と同様の効果を奏するものである。
Embodiment 10 FIG. In each of the above embodiments, the case where the object to be processed (95) is a semiconductor device and is manufactured by the manufacturing system has been described. However, the present invention is not limited to this. Objects other than semiconductors may be used, and the present invention can be applied to a manufacturing system used for manufacturing the same. In this case, the same effect as described above can be obtained.

【0032】[0032]

【発明の効果】以上のように、この発明によれば、処理
装置、検査装置が情報管理部と電気的に接続され、情報
の授受が行なわれるので、多量の連続しての処理におい
ても、情報管理部からの情報に基づいて被処理体が処理
装置、検査装置で処理されるため、処理結果の判定が早
くなされ、高集積化・微細化にも対応し、短工期で、か
つ高精度な半導体装置を製造することができる。
As described above, according to the present invention, the processing device and the inspection device are electrically connected to the information management unit to exchange information, so that a large number of continuous processes can be performed. The object to be processed is processed by the processing device and inspection device based on the information from the information management unit, so that the processing result can be determined quickly, and it can respond to high integration and miniaturization, with a short construction period and high accuracy. Semiconductor device can be manufactured.

【0033】また、情報管理部に処理情報、測定情報等
の諸情報を記録・蓄積可能になされており、学習効果を
利用できるばかりか、テーブル化された処理条件を有し
ており、最適条件の抽出が容易であり、その情報が処理
情報として処理装置に伝送されるので、再生分が抑制さ
れ、効率的、かつ高精度な半導体装置を製造することが
できる。
Further, various information such as processing information and measurement information can be recorded and stored in the information management unit, and not only can learning effects be utilized, but also tabled processing conditions are provided. Since the information is easily transmitted and the information is transmitted to the processing device as processing information, the amount of reproduction is suppressed, and an efficient and highly accurate semiconductor device can be manufactured.

【0034】また、情報管理部、検査装置と電気的に接
続される再生処理装置を備えているので、検査結果の情
報に基づき、連続して再生処理が可能となり、効率良
く、また高精度に再生処理された半導体装置を製造する
ことができる。
Further, since the information processing section and the reproduction processing device electrically connected to the inspection device are provided, the reproduction processing can be continuously performed based on the information of the inspection result, and can be performed efficiently and with high accuracy. A semiconductor device that has been subjected to a regeneration process can be manufactured.

【0035】また、各情報を有する情報管理工程からの
情報に基づき、被処理体が処理される処理工程と、検査
される検査工程とを備えているので、被処理体は処理工
程に続いて、並列あるいは連続の検査が可能となり、半
導体装置を短工期で効率的、かつ、高集積化・微細化に
対応して高精度に製造することができる。
[0035] Further, since there is provided a processing step of processing the object to be processed and an inspection step of inspecting the object based on the information from the information management step having the respective information, the object to be processed is processed following the processing step. In addition, parallel or continuous inspection can be performed, and a semiconductor device can be manufactured efficiently with a short construction period and with a high degree of integration and miniaturization.

【0036】また、情報管理工程、検査工程からの情報
に基づき設定された再生処理装置により、再生処理され
る工程を備えているので、検査工程の結果に基づき、連
続して再生処理が可能となり、半導体装置を効率的、か
つ、高精度に製造することができる。
In addition, since the apparatus has a step of performing a reproduction process by a reproduction processing device set based on information from the information management step and the inspection step, the reproduction processing can be continuously performed based on the result of the inspection step. In addition, a semiconductor device can be manufactured efficiently and with high accuracy.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 この発明の実施の形態1による半導体装置の
製造工程における写真製版工程の製造システムの機能構
成を示す図である。
FIG. 1 is a diagram showing a functional configuration of a manufacturing system in a photomechanical process in a manufacturing process of a semiconductor device according to a first embodiment of the present invention;

【図2】 図1に示した半導体装置の製造に用いられる
装置を例示する一部省略した処理装置・検査装置の構成
を示す図である。
FIG. 2 is a diagram illustrating a configuration of a partially omitted processing apparatus / inspection apparatus illustrating an apparatus used for manufacturing the semiconductor device illustrated in FIG. 1;

【図3】 この発明の実施の形態1により製造される半
導体装置の写真製版工程を示す図である。
FIG. 3 is a diagram illustrating a photoengraving process of the semiconductor device manufactured according to the first embodiment of the present invention;

【図4】 図2に示した検査装置により測定されるパタ
ーンを説明する図である。
FIG. 4 is a diagram illustrating a pattern measured by the inspection device shown in FIG.

【図5】 図2に示した検査装置による測定データを判
定する処理フローを示す図である。
FIG. 5 is a diagram showing a processing flow for determining measurement data by the inspection device shown in FIG. 2;

【図6】 図2に示した検査装置による測定データをチ
ャート化した例を示す図である。
FIG. 6 is a diagram showing an example in which measurement data obtained by the inspection device shown in FIG. 2 is charted.

【図7】 図2に示した検査装置による測定データをチ
ャート化した例を示す図である。
FIG. 7 is a diagram showing an example in which measurement data obtained by the inspection apparatus shown in FIG. 2 is charted.

【図8】 図2に示した処理装置・検査装置による伝送
情報を説明する図である。
FIG. 8 is a diagram illustrating transmission information by the processing device / inspection device illustrated in FIG. 2;

【図9】 この発明の実施の形態1によるやり直し処理
装置を例示する一部省略した装置構成を示す図である。
FIG. 9 is a diagram illustrating a partially omitted device configuration illustrating a redo processing device according to the first embodiment of the present invention;

【図10】 図1に示したテーブル化された処理情報を
説明する図である。
FIG. 10 is a diagram illustrating processing information tabulated in FIG. 1;

【図11】 図1に示したチャート化された処理情報を
説明する図である。
FIG. 11 is a diagram for explaining the processing information charted as shown in FIG. 1;

【図12】 この発明の実施の形態6および7により製
造される半導体装置の断面を示す図である。
FIG. 12 is a diagram showing a cross section of a semiconductor device manufactured according to the sixth and seventh embodiments of the present invention.

【図13】 この発明の実施の形態6により製造される
半導体装置の成膜工程における断面を示す図である。
FIG. 13 is a diagram showing a cross section in a film forming step of a semiconductor device manufactured according to a sixth embodiment of the present invention;

【図14】 この発明の実施の形態6による半導体装置
の製造システムの機能構成を示す図である。
FIG. 14 is a diagram showing a functional configuration of a semiconductor device manufacturing system according to a sixth embodiment of the present invention;

【図15】 この発明の実施の形態7により製造される
半導体装置の成膜工程における断面を示す図である。
FIG. 15 is a diagram showing a cross section in a film forming step of the semiconductor device manufactured according to the seventh embodiment of the present invention;

【図16】 この発明の実施の形態7による半導体装置
の製造システムの機能構成を示す図である。
FIG. 16 is a diagram illustrating a functional configuration of a semiconductor device manufacturing system according to a seventh embodiment of the present invention;

【図17】 この発明の実施の形態8による半導体装置
の製造システムの構成を情報伝送を中心に示す図であ
る。
FIG. 17 is a diagram mainly showing information transmission of a semiconductor device manufacturing system according to an eighth embodiment of the present invention;

【図18】 この発明の実施の形態9による半導体装置
の製造システムの構成を情報伝送を中心に示す図であ
る。
FIG. 18 is a diagram showing a configuration of a semiconductor device manufacturing system according to a ninth embodiment of the present invention, focusing on information transmission.

【図19】 従来の半導体装置の製造工程における写真
製版工程の製造システムを示す図である。
FIG. 19 is a diagram showing a manufacturing system in a photolithography process in a conventional semiconductor device manufacturing process.

【図20】 図17に示した検査工程の処理フローを説
明する図である。
20 is a diagram illustrating a processing flow of an inspection process illustrated in FIG. 17;

【符号の説明】[Explanation of symbols]

1 ファイル 2 規格情報 3 合格情報 4 不合格・再
生履歴情報 5 CRT 6,7,8 情
報線 9 ウエハ 10 処理装置 11 レジスト塗布装置 12 露光装置 13 現像装置 13 検査装置 21 寸法検査装置 22 重ね合せ
検査装置 60 やり直し処理装置 61 レジスト
除去装置 62 異物検査装置 65 情報線 90 情報管理部 91 処理情報 92 規格情報 93 測定情報 94 再生履歴情報 95 被処理体 96 処理装置 97 検査装置 98 再生処理装置
1 file 2 standard information 3 pass information 4 reject / reproduction history information 5 CRT 6, 7, 8 information line 9 wafer 10 processing device 11 resist coating device 12 exposure device 13 developing device 13 inspection device 21 dimension inspection device 22 overlay inspection Apparatus 60 Redo processing device 61 Resist removal device 62 Foreign material inspection device 65 Information line 90 Information management unit 91 Processing information 92 Standard information 93 Measurement information 94 Playback history information 95 Object to be processed 96 Processing device 97 Inspection device 98 Reproduction processing device

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 規格情報、測定情報、処理情報および再
生履歴情報を有し、情報の授受が可能な情報管理部と、
この情報管理部と電気的に接続され、上記情報管理部か
らの処理情報に基づき、被処理体を処理する処理装置
と、上記情報管理部に電気的に接続され、上記情報管理
部からの処理情報および規格情報に基き、上記被処理体
を検査し、その結果に応じて、測定情報と処理情報ある
いは再生情報を上記情報管理部に伝送可能な検査装置
と、を備えた半導体装置の製造システム。
An information management unit having standard information, measurement information, processing information, and reproduction history information, and capable of transmitting and receiving information;
A processing device that is electrically connected to the information management unit and processes the object to be processed based on the processing information from the information management unit; and a processing device that is electrically connected to the information management unit and performs processing from the information management unit. An inspection apparatus for inspecting the object to be processed based on the information and the standard information, and transmitting measurement information, processing information or reproduction information to the information management unit in accordance with a result of the inspection. .
【請求項2】 処理情報は、検査装置からの情報に基づ
き、テーブル化された処理条件の内から最適条件を抽出
し、その最適条件情報が処理装置に伝送されるものであ
る請求項1記載の半導体装置の製造システム。
2. The processing information according to claim 1, wherein an optimum condition is extracted from the processing conditions tabulated based on information from the inspection device, and the optimum condition information is transmitted to the processing device. Semiconductor device manufacturing system.
【請求項3】 情報管理部、検査装置と電気的に接続さ
れ、上記検査装置における検査結果の不合格情報を受け
て、上記情報管理部からの処理情報に基づき、あるいは
外部設定に基づき、被処理体が再生処理される再生処理
装置を備えた請求項1および2記載の半導体装置の製造
システム。
3. An information management unit, which is electrically connected to the inspection device, receives information on rejection of the inspection result in the inspection device, and receives the information based on processing information from the information management unit or based on an external setting. 3. The semiconductor device manufacturing system according to claim 1, further comprising a reproduction processing device for reproducing the processed body.
【請求項4】 規格情報、測定情報、処理情報および再
生履歴情報を有し、情報の授受が可能な情報管理工程
と、この情報管理工程からの処理情報に基づき、条件設
定された処理装置で被処理体が処理される工程と、上記
情報管理工程からの処理情報および規格情報に基づき、
条件設定された検査装置で被処理体が検査され、規格情
報に基づいて検査結果の判定がなされる検査工程と、を
備えた半導体装置の製造システムを用いた半導体装置の
製造方法。
4. An information management process having standard information, measurement information, processing information, and reproduction history information, and capable of transmitting and receiving information, and a processing device having conditions set based on the processing information from the information management process. Based on the process in which the object is processed and the process information and the standard information from the information management process,
A method of manufacturing a semiconductor device using a semiconductor device manufacturing system, comprising: an inspection process in which an object to be processed is inspected by an inspection apparatus in which conditions are set, and an inspection result is determined based on standard information.
【請求項5】 検査工程の不合格情報を受け、情報管理
工程からの処理情報に基づき、あるいは外部設定に基づ
き条件設定された再生処理装置で被処理体が再生処理さ
れる工程を備えた請求項4記載の半導体装置の製造シス
テムを用いた半導体装置の製造方法。
5. A process comprising: receiving a rejection information of an inspection process; regenerating an object to be processed by a reproduction processing device set on condition based on process information from an information management process or external setting. Item 5. A method for manufacturing a semiconductor device using the system for manufacturing a semiconductor device according to Item 4.
JP20738096A 1996-08-06 1996-08-06 Semiconductor device manufacture system and semiconductor device manufacture method using the system Pending JPH1050788A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20738096A JPH1050788A (en) 1996-08-06 1996-08-06 Semiconductor device manufacture system and semiconductor device manufacture method using the system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20738096A JPH1050788A (en) 1996-08-06 1996-08-06 Semiconductor device manufacture system and semiconductor device manufacture method using the system

Publications (1)

Publication Number Publication Date
JPH1050788A true JPH1050788A (en) 1998-02-20

Family

ID=16538779

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20738096A Pending JPH1050788A (en) 1996-08-06 1996-08-06 Semiconductor device manufacture system and semiconductor device manufacture method using the system

Country Status (1)

Country Link
JP (1) JPH1050788A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340110A (en) * 1998-04-27 1999-12-10 Samsung Electronics Co Ltd Automated system utilizing file server and method for controlling the same
JP2001005513A (en) * 1999-05-20 2001-01-12 Hyundai Electronics Ind Co Ltd Equipment and method for automatic control over semiconductor manufacturing process
US6716648B2 (en) 2000-12-26 2004-04-06 Renesas Technology Corp. Method of manufacturing and testing semiconductor integrated circuit device
JP2005258559A (en) * 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd Production result managing device
JP2012123521A (en) * 2010-12-07 2012-06-28 Toppan Printing Co Ltd Automatic change system of process condition and determination condition of manufacturing device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11340110A (en) * 1998-04-27 1999-12-10 Samsung Electronics Co Ltd Automated system utilizing file server and method for controlling the same
JP2001005513A (en) * 1999-05-20 2001-01-12 Hyundai Electronics Ind Co Ltd Equipment and method for automatic control over semiconductor manufacturing process
US6716648B2 (en) 2000-12-26 2004-04-06 Renesas Technology Corp. Method of manufacturing and testing semiconductor integrated circuit device
JP2005258559A (en) * 2004-03-09 2005-09-22 Matsushita Electric Ind Co Ltd Production result managing device
JP2012123521A (en) * 2010-12-07 2012-06-28 Toppan Printing Co Ltd Automatic change system of process condition and determination condition of manufacturing device

Similar Documents

Publication Publication Date Title
TW518645B (en) Method and system of automatic wafer manufacture quality control
CN100377304C (en) Method for improving the critical dimension uniformity of patterned features on wafers
CN110503288B (en) System and method for identifying yield loss reason considering machine interaction
US6215896B1 (en) System for enabling the real-time detection of focus-related defects
JPH08339074A (en) Manufacture of exposure mask
KR20080003719A (en) Semiconductor substrate defects detection device and method of detection of defects
JPH10247245A (en) Pattern defect inspection device
TWI807442B (en) In-die metrology methods and systems for process control
US6846597B2 (en) Photomask inspecting method
JP4529365B2 (en) Substrate inspection system and substrate inspection method
US7243331B2 (en) Method and system for controlling the quality of a reticle
JPH1050788A (en) Semiconductor device manufacture system and semiconductor device manufacture method using the system
JP2000223385A (en) Quality control of electronic devices
US7020536B2 (en) Method of building a defect database
US7127359B2 (en) Real-time mathematical model for wafer spin defect detection and for misalignment analyses
WO2012157181A1 (en) Pattern inspecting apparatus and pattern inspecting method
KR100391158B1 (en) in-line system having function for measuring overlay accuracy and method for measuring same
JP2005044840A (en) Analyzing program of inspection data, inspection unit, review unit, and yield analyzing unit
JP2003535460A (en) Semiconductor device inspection system
US6136615A (en) Migration from control wafer to product wafer particle checks
JPS6246239A (en) Apparatus for inspecting surface foreign matter
JP5359981B2 (en) Substrate inspection system and substrate inspection method
JP3863039B2 (en) Semiconductor manufacturing apparatus and semiconductor device manufacturing method
JPS62263646A (en) Inspecting device for wafer
JPS58103151A (en) Inspection of semiconductor substrate