JP2007186724A - Sputtering method and sputtering apparatus - Google Patents

Sputtering method and sputtering apparatus Download PDF

Info

Publication number
JP2007186724A
JP2007186724A JP2006003443A JP2006003443A JP2007186724A JP 2007186724 A JP2007186724 A JP 2007186724A JP 2006003443 A JP2006003443 A JP 2006003443A JP 2006003443 A JP2006003443 A JP 2006003443A JP 2007186724 A JP2007186724 A JP 2007186724A
Authority
JP
Japan
Prior art keywords
voltage
output
targets
target
pair
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006003443A
Other languages
Japanese (ja)
Other versions
JP2007186724A5 (en
JP5016819B2 (en
Inventor
Hiroshi Kobayashi
大士 小林
Junya Kiyota
淳也 清田
Yoshikuni Horishita
芳邦 堀下
Atsushi Ono
敦 小野
Shigemitsu Sato
重光 佐藤
Toshio Nakajima
利夫 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ulvac Inc
Original Assignee
Ulvac Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ulvac Inc filed Critical Ulvac Inc
Priority to JP2006003443A priority Critical patent/JP5016819B2/en
Publication of JP2007186724A publication Critical patent/JP2007186724A/en
Publication of JP2007186724A5 publication Critical patent/JP2007186724A5/ja
Application granted granted Critical
Publication of JP5016819B2 publication Critical patent/JP5016819B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Physical Vapour Deposition (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To effectively detect arc discharge generated through a part subjected to capacitive coupling when film deposition is performed by sputtering using an AC power source. <P>SOLUTION: Voltage is applied to a pair of targets 41a, 41b provided in a vacuum chamber 11 via an AC power source E at prescribed frequency in such a manner that polarity is alternately changed, each target is alternately changed to an anode electrode and a cathode electrode, glow discharge is generated between the anode electrode and the cathode electrode to form a plasma atmosphere, and each target is subjected to sputtering. At that time, the voltage between each target and a ground level is respectively detected, and, when the detected voltage exceeds a prescribed value, the output from the AC power source is cut off. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、交流電源を用い、処理基板表面への成膜を可能とするスパッタリング方法及びスパッタリング装置に関する。   The present invention relates to a sputtering method and a sputtering apparatus capable of forming a film on the surface of a processing substrate using an AC power source.

スパッタリング法では、プラズマ雰囲気中のイオンを、処理基板表面に成膜しようする薄膜の組成に応じて所定形状に作製されたターゲットに向けて加速させて衝撃させ、ターゲット原子を飛散させ、処理基板表面に薄膜を形成する。この場合、カソード電極であるターゲットに、直流電源または交流電源を介して電圧を印加してカソード電極と、アノード電極との間にグロー放電を生じさせてプラズマ雰囲気を形成すればよいが、特に、交流電源を用いると、ターゲット表面に蓄積する電荷を、反対の位相電圧を印加して打ち消することでより安定的な放電が得られる。   In the sputtering method, ions in a plasma atmosphere are accelerated and bombarded toward a target formed in a predetermined shape according to the composition of a thin film to be formed on the surface of the processing substrate, and target atoms are scattered, thereby processing the substrate surface. A thin film is formed. In this case, a plasma atmosphere may be formed by applying a voltage to the target, which is a cathode electrode, via a DC power supply or an AC power supply to cause glow discharge between the cathode electrode and the anode electrode. When an AC power supply is used, a more stable discharge can be obtained by applying the opposite phase voltage to cancel the charge accumulated on the target surface.

交流電源を用いたスパッタリング装置としては、真空チャンバ内に一対のターゲットを配置し、この一対のターゲットに、交流電源を介して所定の周波数で交互に極性をかえて電圧を印加し、各ターゲットをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成し、各ターゲットをスパッタリングするものが知られている(例えば、特許文献1)。   As a sputtering apparatus using an AC power source, a pair of targets are arranged in a vacuum chamber, and a voltage is applied to the pair of targets by alternately changing the polarity at a predetermined frequency via the AC power source. There is known a technique in which an anode electrode and a cathode electrode are alternately switched, a glow discharge is generated between the anode electrode and the cathode electrode to form a plasma atmosphere, and each target is sputtered (for example, Patent Document 1).

このようなグロー放電中では、何らかの原因により、アーク放電が発生することが知られており、このアーク放電がカソード電極において局所的に生じると、パーティクルやスプラッシュの発生などの問題を誘発し、良好な成膜ができない。このことから、従来では、アーク放電発生の際にターゲット相互間の電圧、電流が大きく変化することに着目し、例えば交流電源から一対のターゲットへの出力電圧の実効値や平均値を求めてこの出力電圧を直流化し、この直流電圧に基づいてアーク放電発生を検出することが考えられている。
国際公開WO2003/14410号公報(例えば、請求項1参照)
During such glow discharge, it is known that arc discharge occurs for some reason, and if this arc discharge occurs locally at the cathode electrode, problems such as generation of particles and splash are induced, which is good. Film formation is impossible. Therefore, in the past, focusing on the fact that the voltage and current between the targets change greatly when arc discharge occurs, for example, the effective value or average value of the output voltage from the AC power source to the pair of targets is obtained. It has been considered to convert the output voltage to DC and detect the occurrence of arc discharge based on this DC voltage.
International Publication No. WO2003 / 14410 (see, for example, claim 1)

ところで、上記のスパッタリング装置では、各ターゲットをアノード電極、カソード電極に交互に切替えてプラズマ雰囲気を形成するため、交流電源から各ターゲットへの出力部がグランド接地されていないものの、この出力部は、真空チャンバや防着板など真空チャンバ内に設けたグランドレベルの部品と容量結合している。このため、容量結合した部分を通してアーク放電が発生する場合がある。   By the way, in the above sputtering apparatus, each target is alternately switched to an anode electrode and a cathode electrode to form a plasma atmosphere, so although the output part from the AC power source to each target is not grounded, this output part is It is capacitively coupled to ground level components provided in the vacuum chamber, such as a vacuum chamber and a protective plate. For this reason, arc discharge may occur through the capacitively coupled portion.

容量結合した部分を通してアーク放電が発生した場合、一対のターゲット間の出力電圧波形では、数百nSからμS以下の一瞬の電圧降下しか発生せず、しかも、この電圧降下量(電圧降下レベル)は、ターゲット相互間でアーク放電が発生した場合の電圧降下量と比較して極めて小さい。このため、上記したアーク放電の検出方法では、容量結合した部分を通して発生したアーク放電を効果的に検出できず、その結果、パーティクルやスプラッシュの発生などの問題を誘発し、良好な成膜ができない場合があった。   When an arc discharge occurs through a capacitively coupled portion, an output voltage waveform between a pair of targets generates only a momentary voltage drop of several hundred nS to μS or less, and this voltage drop amount (voltage drop level) is The amount of voltage drop when arc discharge occurs between targets is extremely small. For this reason, the arc discharge detection method described above cannot effectively detect the arc discharge generated through the capacitively coupled portion. As a result, problems such as generation of particles and splash are induced, and good film formation cannot be performed. There was a case.

そこで、本発明の課題は、上記点に鑑み、交流電源を用いたスパッタリングにより成膜するときに、容量結合した部分を通して発生したアーク放電を効果的に検出できるスパッタリング方法及びスパッタリング装置を提供することにある。   Therefore, in view of the above points, an object of the present invention is to provide a sputtering method and a sputtering apparatus that can effectively detect an arc discharge generated through a capacitively coupled portion when forming a film by sputtering using an AC power source. It is in.

上記課題を解決するために、請求項1記載のスパッタリング方法は、真空チャンバ内に設けた一対のターゲットに、交流電源を介して所定の周波数で交互に極性をかえて電圧を印加し、各ターゲットをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成し、各ターゲットをスパッタリングするスパッタリング方法であって、前記各ターゲットとグランドレベルとの間の電圧をそれぞれ検出し、この検出した電圧が所定値を超えると、前記交流電源からの出力を遮断することを特徴とする。   In order to solve the above-described problem, the sputtering method according to claim 1 applies a voltage to a pair of targets provided in a vacuum chamber by alternately changing the polarity at a predetermined frequency via an AC power source. In which sputtering is performed by alternately switching between the anode electrode and the cathode electrode, generating a glow discharge between the anode electrode and the cathode electrode to form a plasma atmosphere, and sputtering each target. Are detected, and when the detected voltage exceeds a predetermined value, the output from the AC power supply is cut off.

本発明によれば、一対のターゲットに交流電源を介して電圧を印加すると、各ターゲットがアノード電極、カソード電極に交互に切替わり、アノード電極及びカソード電極間にグロー放電が生じてプラズマ雰囲気が形成され、プラズマ雰囲気中のイオンが、カソード電極となったターゲットに向けて加速されて衝撃し、ターゲット原子を飛散されて、処理基板表面に薄膜が形成される。   According to the present invention, when a voltage is applied to a pair of targets via an AC power source, each target is alternately switched between an anode electrode and a cathode electrode, and a glow discharge is generated between the anode electrode and the cathode electrode to form a plasma atmosphere. Then, ions in the plasma atmosphere are accelerated and bombarded toward the target serving as the cathode electrode, and the target atoms are scattered to form a thin film on the surface of the processing substrate.

スパッタリング中に、容量結合した部分を通してアーク放電が発生した場合、このアーク放電が発生したターゲット(カソード電極)とグランドレベルとの間で電圧降下が生じてこのターゲットがグランドレベルとなる一方で、アーク放電が発生していない他方のターゲットへの交流電源からの出力が正の電圧側にシフトする。この場合、各ターゲットとグランドレベルとの間で電圧をそれぞれ検出しているため、正の電圧側にシフトする電圧から、容量結合した部分を通して発生したアーク放電を効果的に検出できる。その結果、各ターゲットへの出力を遮断して、アーク放電発生時のエネルギーを小さくしてパーティクルやプラッシュの発生などを効果的に防止できる。   When an arc discharge occurs through the capacitively coupled portion during sputtering, a voltage drop occurs between the target (cathode electrode) where the arc discharge occurred and the ground level, and the target becomes the ground level. The output from the AC power supply to the other target where no discharge has occurred shifts to the positive voltage side. In this case, since the voltage is detected between each target and the ground level, the arc discharge generated through the capacitively coupled portion can be effectively detected from the voltage shifted to the positive voltage side. As a result, the output to each target is cut off, the energy at the time of arc discharge occurrence is reduced, and the generation of particles and splashes can be effectively prevented.

前記電圧の所定値を、100V以上に設定しておけば、実際にスパッタリング法により成膜する場合に数十Vから百V程度のノイズが発生したとしても、このノイズの影響を受けずにアーク放電発生を検出できる。   If the predetermined value of the voltage is set to 100 V or more, even if noise of several tens to hundreds of V is actually generated when the film is formed by sputtering, the arc is not affected by this noise. The occurrence of discharge can be detected.

前記一対のターゲットへの出力電圧波形を検出し、この出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間であると判断した場合、前記交流電源からの出力を遮断するようにしておけば、ターゲットへの出力電圧波形の電圧降下時間の長短からアーク放電の発生を直接検出し、一対のターゲット相互間で発生したアーク放電を迅速に検出でき、その結果、容量結合した部分を通して発生したアーク放電を効果的に検出できることと相俟って、スパッタリング法による良好な成膜が可能になる。   When the output voltage waveform to the pair of targets is detected and it is determined that the voltage drop time of the output voltage waveform is shorter than that during normal glow discharge, the output from the AC power supply is cut off. If so, the occurrence of arc discharge can be detected directly from the length of the voltage drop time of the output voltage waveform to the target, and arc discharge generated between a pair of targets can be detected quickly, and as a result, it is generated through the capacitively coupled part. Combined with the effective detection of the arc discharge, a good film formation by sputtering is possible.

また、請求項4記載のスパッタリング装置は、真空チャンバ内に設けた一対のターゲットと、この一対のターゲット間に、所定の周波数で交互に極性をかえて電圧を印加する交流電源とを備え、各ターゲットとグランドレベルとの間の電圧が所定値を超えたことを検出する第1のアーク検出手段と、この第1のアーク検出回路からの出力で交流電源からの出力を遮断する遮断手段とを設けたことを特徴とする。   The sputtering apparatus according to claim 4 includes a pair of targets provided in the vacuum chamber, and an alternating current power source that alternately applies a voltage at a predetermined frequency and applies a voltage between the pair of targets. First arc detecting means for detecting that the voltage between the target and the ground level has exceeded a predetermined value, and blocking means for cutting off the output from the AC power supply by the output from the first arc detecting circuit. It is provided.

この場合、前記第1のアーク検出手段を、各ターゲットとグランドレベルとの間で抵抗を直列に接続して構成した分圧回路と、分圧回路からの正の電圧及び検出レベルがそれぞれ入力される比較器を有するアーク検出回路とから構成しておけばよい。   In this case, the first arc detecting means is constituted by a voltage dividing circuit configured by connecting resistors in series between each target and the ground level, and a positive voltage and a detection level from the voltage dividing circuit are respectively input. And an arc detection circuit having a comparator.

また、前記ターゲットへの出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間である電圧降下を検出する第2のアーク検出手段を設け、この第2のアーク検出回路からの出力で前記遮断手段によって交流電源からの出力を遮断できるようにしてもよい。   Further, there is provided a second arc detecting means for detecting a voltage drop in which the voltage drop time of the output voltage waveform to the target is shorter than that in the normal glow discharge, and an output from the second arc detection circuit is provided. You may enable it to interrupt | block the output from AC power supply by the said interruption | blocking means.

以上説明したように、本発明のスパッタリング方法及びスパッタリング装置は、容量結合した部分を通して発生したアーク放電を効果的に検出できるという効果を奏する。   As described above, the sputtering method and the sputtering apparatus of the present invention have an effect that the arc discharge generated through the capacitively coupled portion can be detected effectively.

図1を参照して、1は、本発明のマグネトロンスパッタリング装置(以下、「スパッタ装置」という)である。スパッタ装置1は、インライン式のものであり、ロータリーポンプ、ターボ分子ポンプなどの真空排気手段(図示せず)を介して所定の真空度に保持できる真空チャンバ11を有する。真空チャンバ11の上部には基板搬送手段が設けられている。この基板搬送手段は、公知の構造を有し、例えば、処理基板Sが装着されるキャリア2を有し、駆動手段を間欠駆動させて、後述するターゲットに対向した位置に処理基板Sを順次搬送できる。   Referring to FIG. 1, reference numeral 1 denotes a magnetron sputtering apparatus (hereinafter referred to as “sputtering apparatus”) of the present invention. The sputtering apparatus 1 is of an in-line type, and has a vacuum chamber 11 that can be maintained at a predetermined degree of vacuum via a vacuum exhaust means (not shown) such as a rotary pump or a turbo molecular pump. A substrate transfer means is provided in the upper part of the vacuum chamber 11. This substrate transport means has a known structure, for example, has a carrier 2 on which the process substrate S is mounted, and intermittently drives the drive means to sequentially transport the process substrates S to a position facing a target to be described later. it can.

真空チャンバ11には、ガス導入手段3が設けられている。ガス導入手段3は、マスフローコントローラ31を設けたガス管32を介してガス源33に連通しており、Arなどのスパッタガスや反応性スパッタリングの際に用いるO、HO、H、Nなどの反応ガスが真空チャンバ11内に一定の流量で導入できる。真空チャンバ11の下側には、カソード電極Cが配置されている。 A gas introducing means 3 is provided in the vacuum chamber 11. The gas introduction means 3 communicates with a gas source 33 through a gas pipe 32 provided with a mass flow controller 31, and O 2 , H 2 O, H 2 , used for sputtering gas such as Ar, or reactive sputtering. A reactive gas such as N 2 can be introduced into the vacuum chamber 11 at a constant flow rate. A cathode electrode C is disposed below the vacuum chamber 11.

カソード電極Cは、処理基板Sに対向して配置された一対のターゲット41a、41bを有する。各ターゲット41a、41bは、Al、Ti、MoやITOなど、処理基板S上に成膜しようする薄膜の組成に応じて公知の方法で作製され、略直方体(上面視において長方形)に形成されている。各ターゲット41a、41bは、スパッタリング中、ターゲット41a、41bを冷却するバッキングプレート42に、インジウムやスズなどのボンディング材を介して接合され、図示しない絶縁材を介してカソード電極Cのフレームに取付けられ、真空チャンバ11内にフローティング状態に配置されている。   The cathode electrode C has a pair of targets 41a and 41b disposed to face the processing substrate S. Each target 41a, 41b is manufactured by a known method according to the composition of a thin film to be formed on the processing substrate S, such as Al, Ti, Mo, or ITO, and is formed in a substantially rectangular parallelepiped (rectangular in a top view). Yes. Each target 41a, 41b is joined to a backing plate 42 for cooling the target 41a, 41b during sputtering through a bonding material such as indium or tin, and is attached to the frame of the cathode electrode C through an insulating material (not shown). In the vacuum chamber 11, it is arranged in a floating state.

この場合、ターゲット41a、41bは、その未使時のスパッタ面411が、処理基板Sに平行な同一平面上に位置するように並設され、各ターゲット41a、41bの向かい合う側面412相互の間には、アノードやシールドなどの構成部品を何ら設けていない。各ターゲット41a、41bの外形寸法は、各ターゲット41a、41bを並設した際に処理基板Sの外形寸法より大きくなるように設定している。   In this case, the targets 41a and 41b are juxtaposed so that the unused sputtering surface 411 is located on the same plane parallel to the processing substrate S, and between the opposing side surfaces 412 of the targets 41a and 41b. Does not have any components such as an anode or a shield. The external dimensions of the targets 41a and 41b are set to be larger than the external dimensions of the processing substrate S when the targets 41a and 41b are arranged side by side.

また、カソード電極Cは、各ターゲット41a、41bの後方に位置して磁石組立体5を装備している。磁石組立体5は、各ターゲット41a、41bに平行に設けられた支持板51を有する。この支持板51は、各ターゲット41a、41bの横幅より小さく、ターゲット41a、41bの長手方向に沿ってその両側に延出するように形成した長方形状の平板から構成され、磁石の吸着力を増幅する磁性材料製である。支持板51上には、ターゲット41a、41bの長手方向に沿った棒状の中央磁石52と、支持板51の外周に沿って設けた周辺磁石53とが設けられている。この場合、中央磁石52の同磁化に換算したときの体積を、例えば周辺磁石52の同磁化に換算したときの体積の和(周辺磁石:中心磁石:周辺磁石=1:2:1)に等しくなるように設計している。   Further, the cathode electrode C is equipped with a magnet assembly 5 positioned behind each of the targets 41a and 41b. The magnet assembly 5 includes a support plate 51 provided in parallel with the targets 41a and 41b. The support plate 51 is made of a rectangular flat plate formed so as to extend to both sides of the targets 41a and 41b along the longitudinal direction of the targets 41a and 41b. The support plate 51 amplifies the magnet's adsorption force. Made of magnetic material. On the support plate 51, a bar-shaped central magnet 52 along the longitudinal direction of the targets 41a and 41b and a peripheral magnet 53 provided along the outer periphery of the support plate 51 are provided. In this case, the volume when converted to the same magnetization of the central magnet 52 is, for example, equal to the sum of the volumes when converted to the same magnetization of the peripheral magnet 52 (peripheral magnet: center magnet: peripheral magnet = 1: 2: 1). It is designed to be.

これにより、各ターゲット41a、41bの前方に、釣り合った閉ループのトンネル状の磁束がそれぞれ形成され、ターゲット41a、41bの前方で電離した電子及びスパッタリングによって生じた二次電子を捕捉することで、ターゲット41a、41bのそれぞれ前方での電子密度を高くしてプラズマ密度を高くできる。また、一対のターゲット41a、41bには、交流電源Eからの出力部である出力ケーブルKがそれぞれ接続され、一対のターゲット41a、41bに、所定の周波数(1〜400KHz)で交互に極性をかえて電圧が印加できる。   Thereby, balanced closed-loop tunnel-shaped magnetic fluxes are formed in front of the targets 41a and 41b, respectively, and the ions ionized in front of the targets 41a and 41b and the secondary electrons generated by sputtering are captured. The plasma density can be increased by increasing the electron density in front of each of 41a and 41b. The pair of targets 41a and 41b is connected to an output cable K that is an output unit from the AC power source E, and the pair of targets 41a and 41b are alternately changed in polarity at a predetermined frequency (1 to 400 KHz). Voltage can be applied.

図2に示すように、交流電源Eは、電力の供給を可能とする電力供給部6と、所定の周波数で交互に極性をかえて電圧を各ターゲット41a、41bに出力する発振部7とから構成される。この場合、出力電圧の波形については、略正弦波であるが、これに限定されるものではなく、例えば略方形波でもよい。   As shown in FIG. 2, the AC power source E includes an electric power supply unit 6 that can supply electric power, and an oscillation unit 7 that alternately changes polarity at a predetermined frequency and outputs a voltage to each target 41 a and 41 b. Composed. In this case, the waveform of the output voltage is a substantially sine wave, but is not limited thereto, and may be a substantially square wave, for example.

電力供給部6は、その作動を制御する第1のCPU回路61と、商用の交流電力(3相AC200V又は400V)が入力される入力部62と、入力された交流電力を整流して直流電力に変換する6個のダイオード63とを有し、直流電力ライン64a、64bを介して直流電力を発振部7に出力する役割を果たす。   The power supply unit 6 includes a first CPU circuit 61 that controls its operation, an input unit 62 to which commercial AC power (three-phase AC 200 V or 400 V) is input, and rectifies the input AC power to generate DC power. 6 diodes 63 for converting to DC, and plays a role of outputting DC power to the oscillation unit 7 via the DC power lines 64a and 64b.

また、電力供給部6には、直流電力ライン64a、64b間に設けたスイッチングトランジスタ65と、第1のCPU回路61に通信自在に接続され、スイッチングトランジスタ65のオン、オフを制御する第1のドライバー回路66a及び第1のPMW制御回路66bとが設けられている。この場合、電流検出センサ及び電圧検出トランスを有し、直流電力ライン64a、64b間の電流、電圧を検出する検出回路67a及びAD変換回路67bが設けられ、検出回路67a及びAD変換回路67bを介してCPU回路61に入力されるようになっている。   The power supply unit 6 is connected to a switching transistor 65 provided between the DC power lines 64a and 64b and a first CPU circuit 61 so as to be communicable, and controls the on / off of the switching transistor 65. A driver circuit 66a and a first PMW control circuit 66b are provided. In this case, a detection circuit 67a and an AD conversion circuit 67b are provided which have a current detection sensor and a voltage detection transformer and detect the current and voltage between the DC power lines 64a and 64b, and are provided via the detection circuit 67a and the AD conversion circuit 67b. Are input to the CPU circuit 61.

他方、発振部7には、第1のCPU回路61に通信自在に接続された第2のCPU回路71と、直流電力ライン64a、64b間に設けた発振用スイッチ回路72を構成する4個の第1乃至第4のスイッチングトランジスタ72a、72b、72c、72dと、第2のCPU回路71に通信自在に接続され、各スイッチングトランジスタ72a、72b、72c、72dのオン、オフを制御する第2のドライバー回路73a及び第2のPMW制御回路73bとが設けられている。   On the other hand, the oscillating unit 7 includes four second CPU circuits 71 communicably connected to the first CPU circuit 61 and four oscillation switch circuits 72 provided between the DC power lines 64a and 64b. The second to fourth switching transistors 72a, 72b, 72c, 72d are connected to the second CPU circuit 71 in a communicable manner, and control the on / off of the switching transistors 72a, 72b, 72c, 72d. A driver circuit 73a and a second PMW control circuit 73b are provided.

そして、第2のドライバー回路73a及び第2のPMW制御回路73bによって、例えば第1及び第2のスイッチングトランジスタ72a、72bと、第3及び第4のスイッチングトランジスタ72c、72dとのオン、オフのタイミングが反転するように各スイッチングトランジスタ72a、72b、72c、72dの作動を制御すると、発振用スイッチ回路72からの交流電力ライン74a、74bを介して正弦波の交流電力が出力できる。この場合、発振電圧、発振電流を検出する検出回路75a及びAD変換回路75bが設けられ、検出回路75a及びAD変換回路75bを介して第2のCPU回路71に入力されるようになっている。   Then, by the second driver circuit 73a and the second PMW control circuit 73b, for example, on and off timings of the first and second switching transistors 72a and 72b and the third and fourth switching transistors 72c and 72d. When the operations of the switching transistors 72a, 72b, 72c, 72d are controlled so as to be inverted, sinusoidal AC power can be output via the AC power lines 74a, 74b from the oscillation switch circuit 72. In this case, a detection circuit 75a and an AD conversion circuit 75b for detecting an oscillation voltage and an oscillation current are provided, and are input to the second CPU circuit 71 via the detection circuit 75a and the AD conversion circuit 75b.

交流電力ライン74a、74bは、直列もしくは並列またはこれらを組合わせた共振用LC回路を経て公知の構造を有する出力トランス76に接続され、出力トランス76からの出力ケーブルKが一対のターゲット41a、41bにそれぞれ接続されている。この場合、電流検出センサ及び電圧検出トランスを有し、一対のターゲット41a、41bへの出力電圧、出力電流を検出する検出回路77a及びAD変換回路77bが設けられ、検出回路77a及びAD変換回路77bを介して第2のCPU回路71に入力されるようになっている。これにより、スパッタリング中、交流電源Eを介して一定の周波数で交互に極性をかえて一対のターゲット41a、41bに一定の電圧が印加できる。   The AC power lines 74a and 74b are connected to an output transformer 76 having a known structure via a resonance LC circuit in series or parallel or a combination thereof, and an output cable K from the output transformer 76 is connected to a pair of targets 41a and 41b. Are connected to each. In this case, a detection circuit 77a and an AD conversion circuit 77b are provided, which have a current detection sensor and a voltage detection transformer, and detect an output voltage and an output current to the pair of targets 41a and 41b. To be input to the second CPU circuit 71 via. This makes it possible to apply a constant voltage to the pair of targets 41a and 41b while changing the polarity alternately at a constant frequency via the AC power source E during sputtering.

また、検出回路77aからの出力は、出力電圧と出力電流との出力位相及び周波数を検出する検出回路78aに接続され、この検出回路78aに通信自在に接続された出力位相周波数制御回路78bを介して、出力電圧と出力電流の位相及び周波数が第2のCPU回路71に入力されるようになっている。これにより、第2のCPU回路71からの制御信号で第2のドライバー回路73aによって発振用スイッチ回路72の各スイッチングトランジスタ72a、72b、72c、73dのオン、オフを制御し、出力電圧と出力電流の位相が相互に略一致するように制御でき、出力位相周波数制御回路78b、第2のCPU回路71及び第2のドライバー回路73aが位相調節手段を構成する。   The output from the detection circuit 77a is connected to a detection circuit 78a that detects the output phase and frequency of the output voltage and output current, and through an output phase frequency control circuit 78b that is communicably connected to the detection circuit 78a. Thus, the phase and frequency of the output voltage and output current are input to the second CPU circuit 71. Thus, the on / off of each switching transistor 72a, 72b, 72c, 73d of the oscillation switch circuit 72 is controlled by the second driver circuit 73a by the control signal from the second CPU circuit 71, and the output voltage and output current are controlled. The output phase frequency control circuit 78b, the second CPU circuit 71, and the second driver circuit 73a constitute a phase adjusting means.

そして、基板搬送手段によって処理基板Sを一対のターゲット41a、41bと対向した位置に搬送し、ガス導入手段3を介して所定のスパッタガスを導入する。交流電源Eを介して一対のターゲット41a、41bに交流電圧を印加し、各ターゲット41a、41bをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成する。これにより、プラズマ雰囲気中のイオンがカソード電極となった一方のターゲット41a、41bに向けて加速されて衝撃し、ターゲット原子が飛散されることで、処理基板S表面に薄膜が形成される。   Then, the processing substrate S is transferred to a position facing the pair of targets 41 a and 41 b by the substrate transfer means, and a predetermined sputtering gas is introduced through the gas introduction means 3. An AC voltage is applied to the pair of targets 41a and 41b via the AC power source E, and the targets 41a and 41b are alternately switched between the anode electrode and the cathode electrode, and a glow discharge is generated between the anode electrode and the cathode electrode to generate a plasma atmosphere. Form. As a result, ions in the plasma atmosphere are accelerated and bombarded toward one of the targets 41a and 41b that have become cathode electrodes, and target atoms are scattered to form a thin film on the surface of the processing substrate S.

この場合、磁石組立体5に、図示しないモータなどの駆動手段を設け、この駆動手段によって、ターゲット41a、41bの水平方向に沿った2箇所の位置の間で平行かつ等速で往復動させるようにし、ターゲット41a、41b全面に亘って均等に侵食領域が得られるようにしている。   In this case, the magnet assembly 5 is provided with driving means such as a motor (not shown), and is reciprocated between the two positions along the horizontal direction of the targets 41a and 41b in parallel and at a constant speed by the driving means. In addition, the erosion area is obtained uniformly over the entire surface of the targets 41a and 41b.

ところで、上記グロー放電中では、何らかの原因により、アーク放電が発生することが知られている。この場合、各ターゲット41a、41bをアノード電極、カソード電極に交互に切替えてプラズマ雰囲気を形成するとき、交流電源Eから各ターゲット41a、41bへの出力ケーブルKがグランド接地されていないものの、この出力ケーブルKが、図真空チャンバ11や図示しない防着板など真空チャンバ11内に設けたグランドレベルの部品と容量結合している。このため、上述のアーク放電は、一対のターゲット41a、41b相互間だけではなく、容量結合した部分を通して発生する場合がある。アーク放電が局所的に生じると、パーティクルやスプラッシュの発生などの問題を誘発することから、良好に薄膜を形成するには、迅速にアーク放電発生の検出して、交流電源Eからの出力を直ちに遮断する必要がある。   Incidentally, it is known that arc discharge occurs for some reason during the glow discharge. In this case, when the plasma atmosphere is formed by alternately switching the targets 41a and 41b to the anode electrode and the cathode electrode, the output cable K from the AC power source E to the targets 41a and 41b is not grounded. The cable K is capacitively coupled to a ground level component provided in the vacuum chamber 11 such as the illustrated vacuum chamber 11 or a not-shown deposition plate. For this reason, the above-described arc discharge may occur not only between the pair of targets 41a and 41b but also through a capacitively coupled portion. When arc discharge occurs locally, problems such as generation of particles and splash are induced. To form a thin film satisfactorily, the occurrence of arc discharge is detected quickly and the output from the AC power source E is immediately It is necessary to shut off.

本実施の形態では、発振部7に、容量結合した部分を通して発生するアーク放電の検出を可能とする第1のアーク検出手段8を設けることとした。そして、第1のアーク検出手段8でアーク放電発生を検出すると、アーク出力信号を、通信自在に接続した第2のCPU回路71に出力し、第2のCPU回路71と通信自在な第1のCPU回路71からの制御信号で第1のドライバー回路66aによってスイッチングトランジスタ65の作動を制御し、一対のターゲット41a、41bへの出力を直ちに遮断することとした。   In the present embodiment, the oscillating unit 7 is provided with the first arc detecting means 8 that can detect the arc discharge generated through the capacitively coupled portion. When the first arc detection means 8 detects the occurrence of arc discharge, an arc output signal is output to the second CPU circuit 71 connected so as to be communicable, and the first CPU which can communicate with the second CPU circuit 71 is provided. The operation of the switching transistor 65 is controlled by the first driver circuit 66a by the control signal from the CPU circuit 71, and the output to the pair of targets 41a and 41b is immediately cut off.

この場合、第2のCPU回路71からの制御信号で第2のドライバー回路73aによって、例えば交流電力ライン74a、74b相互の間の電位が同一となるように、発振用スイッチ回路72の各スイッチングトランジスタ72a、72b、72c、72dの作動を制御し、一対のターゲット41a、41bへの出力を直ちに遮断してもよい。   In this case, each switching transistor of the oscillation switch circuit 72 is controlled by the second driver circuit 73a with the control signal from the second CPU circuit 71 so that the potential between the AC power lines 74a and 74b becomes the same, for example. You may control the operation | movement of 72a, 72b, 72c, 72d, and interrupt | block the output to a pair of target 41a, 41b immediately.

図3(a)及び図3(b)に示すように、第1のアーク検出手段8は、一対のターゲット41a、41bへの各出力ケーブルKとグランドレベルとの間で2個の抵抗R1、R2を直列に接続して構成した2個の分圧回路81a、81bと、両分圧回路81a、81bからの正の電圧と検出レベルとがそれぞれ入力される比較器821を有する2個のアーク検出回路82a、82bとから構成されている。   As shown in FIGS. 3 (a) and 3 (b), the first arc detection means 8 includes two resistors R1, between each output cable K to the pair of targets 41a and 41b and the ground level. Two arcs having two voltage dividing circuits 81a and 81b configured by connecting R2 in series, and a comparator 821 to which a positive voltage and a detection level from both voltage dividing circuits 81a and 81b are respectively input. It comprises detection circuits 82a and 82b.

次に、第1のアーク検出手段8でのアーク放電検出について説明する。先ず、電力供給部6の第1のCPU回路61からの制御信号でスイッチングトランジスタ65を制御し、直流電力ライン64a、64bを介して発振部7に直流電力を供給する。次いで、第2のCPU回路71からの制御信号で第1乃至第4のスイッチングトランジスタ72a、72b、72c、72dの作動を制御し、一対のターゲット41に交流電圧を印加する。このとき、上記一対のターゲット41a、41bへの電圧波形は、例えばオシロスコープでその差動電圧を測定すると、ほぼ正弦波に近い波形となるものの、アノード、カソード電極となる一対のターゲット41a、41b相互間で放電しているプラズマは、グランドレベルである真空チャンバ11や防着板などその内部の部品と容量結合しており、グランドレベルから各ターゲット41a、41bへの出力電圧波形を測定すると、プラズマがダイオード特性を示すために負電圧の正弦波の正の部分がないような波形となる(図3(b)参照)。   Next, arc discharge detection by the first arc detection means 8 will be described. First, the switching transistor 65 is controlled by a control signal from the first CPU circuit 61 of the power supply unit 6 and DC power is supplied to the oscillation unit 7 via the DC power lines 64a and 64b. Next, the operation of the first to fourth switching transistors 72 a, 72 b, 72 c, 72 d is controlled by a control signal from the second CPU circuit 71, and an alternating voltage is applied to the pair of targets 41. At this time, the voltage waveform to the pair of targets 41a and 41b is, for example, a waveform close to a sine wave when the differential voltage is measured with an oscilloscope, but the pair of targets 41a and 41b serving as the anode and cathode electrodes are mutually connected. The plasma discharged between them is capacitively coupled with the internal components such as the vacuum chamber 11 and the deposition plate at the ground level, and when the output voltage waveform from the ground level to each of the targets 41a and 41b is measured, In order to show diode characteristics, the waveform is such that there is no positive portion of a negative voltage sine wave (see FIG. 3B).

そして、何らかの原因で容量結合した部分を通してアーク放電が発生すると、アーク放電が発生した一方のターゲット41a、41bは、グランドレベルとの間で電圧降下が発生してグランドレベルとなる。他方、アークの発生していない他方のターゲット41a、41bは、それまでグランドレベル以下の負の電圧波形であったものが、正の電圧波形としてシフトする。   When an arc discharge is generated through a portion that is capacitively coupled for some reason, a voltage drop occurs between one of the targets 41a and 41b where the arc discharge has occurred and the ground level. On the other hand, the other targets 41a and 41b in which no arc is generated shifts as a positive voltage waveform from the negative voltage waveform that is below the ground level.

そこで、各分圧回路82a、82bからの電圧と、予め設定した検出レベルとを比較器821にそれぞれ入力し、その電圧が検出レベルを超えた場合には、容量結合した部分を通してアーク放電が発生したと判断する(図3(b)参照)。   Therefore, the voltage from each of the voltage dividing circuits 82a and 82b and a preset detection level are respectively input to the comparator 821, and when the voltage exceeds the detection level, arc discharge occurs through the capacitively coupled portion. (See FIG. 3B).

この場合、アーク放電が発生しない場合でも数十Vから百V程度のノイズ等が発生するため、実際の検出する際の検出レベル(電圧閾値)を、プロセス電圧によって異なるが100V以上に設定しておけば、ノイズ等での誤動作も起こすことなく、アーク放電の検出が可能となる。   In this case, even when arc discharge does not occur, noise of about several tens to hundreds of V is generated. Therefore, the detection level (voltage threshold) at the time of actual detection is set to 100 V or more although it varies depending on the process voltage. If this is the case, arc discharge can be detected without causing malfunction due to noise or the like.

第1のアーク検出手段8によってアーク放電発生を検出すると、アーク放電発生が第2のCPU回路71に出力され、例えば第2のCPU回路71からの制御信号で第2のドライバー回路73aによって、発振用スイッチ回路72の各スイッチングトランジスタ72a、72b、72c、72dの作動を制御し、一対のターゲット41a、41bへの出力が遮断される。これにより、容量結合した部分を通して発生したアーク放電を効果的に検出できる。   When the first arc detection means 8 detects the occurrence of arc discharge, the occurrence of arc discharge is output to the second CPU circuit 71, and for example, the second driver circuit 73a oscillates with a control signal from the second CPU circuit 71. The operation of each switching transistor 72a, 72b, 72c, 72d of the switch circuit 72 is controlled, and the output to the pair of targets 41a, 41b is cut off. Thereby, the arc discharge generated through the capacitively coupled portion can be detected effectively.

いずれか一方のアーク検出回路82a、82bでアーク放電発生を検出し、一対のターゲット41a、41bへの出力を遮断した後、少なくとも数μS経過すると、交流電源Eからの出力を復帰させてアーク対策動作させてもよい。この場合、成膜プロセスに応じて、出力を復帰させるまでの時間を変化させてもよい。   After detecting the occurrence of arc discharge by any one of the arc detection circuits 82a and 82b and shutting off the output to the pair of targets 41a and 41b, the output from the AC power source E is restored after at least several μS has elapsed, and arc countermeasures are taken. It may be operated. In this case, the time until the output is restored may be changed according to the film forming process.

また、本実施の形態では、一対のターゲット41a、41b相互間で発生したアーク放電を迅速に検出できるように、発振部7に、一対のターゲット41a、41bへの出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間である電圧降下を検出する第2のアーク検出手段9を設けることとした。そして、第2のアーク検出手段9でアーク放電発生を検出すると、電圧降下アーク出力信号を、通信自在に接続した第2のCPU回路71に出力し、上記同様、第2のCPU回路71と通信自在な第1のCPU回路71からの制御信号で第1のドライバー回路66aによってスイッチングトランジスタ65の作動を制御し、または、第2のCPU回路71からの制御信号で第2のドライバー回路73aによって、例えば交流電力ライン74a、74b相互の間の電位が同一となるように、発振用スイッチ回路72の各スイッチングトランジスタ72a、72b、72c、72dの作動を制御し、一対のターゲット41a、41bへの出力を直ちに遮断する。   Further, in the present embodiment, the voltage drop time of the output voltage waveform to the pair of targets 41a and 41b is sent to the oscillation unit 7 so that arc discharge generated between the pair of targets 41a and 41b can be detected quickly. The second arc detection means 9 for detecting a voltage drop that is shorter than that during normal glow discharge is provided. When the second arc detection means 9 detects the occurrence of arc discharge, it outputs a voltage drop arc output signal to the second CPU circuit 71 connected so as to be communicable and communicates with the second CPU circuit 71 as described above. The operation of the switching transistor 65 is controlled by the first driver circuit 66a by a control signal from the first CPU circuit 71, or the second driver circuit 73a by the control signal from the second CPU circuit 71. For example, the operation of each switching transistor 72a, 72b, 72c, 72d of the oscillation switch circuit 72 is controlled so that the potential between the AC power lines 74a, 74b is the same, and output to the pair of targets 41a, 41b. Shut off immediately.

図4(a)乃至図4(e)に示すように、第2のアーク検出手段9は、検出回路77aからの出力電圧、出力電流を増幅する電流センサアンプ91及び電圧トランスアンプ92と、電流センサアンプ91及び電圧トランスアンプ92で増幅された出力電流波形及び出力電圧波形の絶対値を検出する第1の絶対値検出回路93a及び第2の絶対値検出回路93bとを有する。また、第2のアーク検出手段9は、第1及び第2の絶対値検出回路93a、93bからのそれぞれ絶対値と、予め設定した電流ゲート検出レベル及び電圧パルス検出レベルとが入力される比較器941をそれぞれ有する電流ゲート発生回路94a及び電圧パルス発生回路94bと、電流ゲート発生回路94a及び電圧パルス発生回路94bからの電流ゲート信号及び電圧パルス信号がそれぞれ入力される電圧降下検出回路95とを有する。この場合、予め設定される電流ゲート検出レベル及び電圧パルス検出レベル(所定値)は、例えば、一対のターゲット41a、41bへの電力供給部6からの出力に応じて変化させ、より高精度にアーク検知できるようにしてもよい。   As shown in FIGS. 4A to 4E, the second arc detection means 9 includes an output voltage from the detection circuit 77a, a current sensor amplifier 91 and a voltage transformer amplifier 92 that amplify the output current, and a current. It has a first absolute value detection circuit 93a and a second absolute value detection circuit 93b for detecting the absolute values of the output current waveform and the output voltage waveform amplified by the sensor amplifier 91 and the voltage transformer amplifier 92. The second arc detection means 9 is a comparator to which the absolute values from the first and second absolute value detection circuits 93a and 93b and the preset current gate detection level and voltage pulse detection level are input. A current gate generation circuit 94a and a voltage pulse generation circuit 94b having 941 respectively, and a voltage drop detection circuit 95 to which the current gate signal and the voltage pulse signal from the current gate generation circuit 94a and the voltage pulse generation circuit 94b are respectively input. . In this case, the preset current gate detection level and voltage pulse detection level (predetermined values) are changed according to the output from the power supply unit 6 to the pair of targets 41a and 41b, for example, and the arc is more accurately You may enable it to detect.

次に、第2のアーク検出回路9でのアーク放電発生の検出について説明する。上記同様、先ず、電力供給部6の第1のCPU回路61からの制御信号でスイッチングトランジスタ65を制御し、直流電力ライン64a、64bを介して発振部7に直流電力を供給する。次いで、第2のCPU回路71からの制御信号で第1乃至第4のスイッチングトランジスタ72a、72b、72c、72dの作動を制御し、一対のターゲット41に交流電圧を印加する。この場合、電流降下検出回路95にリセット信号を入力してリセットする(図4(c)参照)。   Next, detection of occurrence of arc discharge in the second arc detection circuit 9 will be described. Similarly to the above, first, the switching transistor 65 is controlled by the control signal from the first CPU circuit 61 of the power supply unit 6, and DC power is supplied to the oscillation unit 7 through the DC power lines 64 a and 64 b. Next, the operation of the first to fourth switching transistors 72 a, 72 b, 72 c, 72 d is controlled by a control signal from the second CPU circuit 71, and an alternating voltage is applied to the pair of targets 41. In this case, the current drop detection circuit 95 is reset by inputting a reset signal (see FIG. 4C).

次いで、検出回路77aを経て第1の絶対値検出回路93aからの電流波形の絶対値と、電流ゲート検出レベルとを電流ゲート発生回路94aの比較器941に入力し、その絶対値が電流ゲート検出レベルを超えている場合、真空チャンバ11内にグロー放電が生じているとみなし、電流降下検出回路95に正常放電信号を入力する(図4(c)参照)。この場合、出力電圧波形と出力電流波形の位相が相互に略一致した後、正常放電信号を入力することが好ましい。   Next, the absolute value of the current waveform from the first absolute value detection circuit 93a and the current gate detection level are input to the comparator 941 of the current gate generation circuit 94a via the detection circuit 77a, and the absolute value is detected by the current gate detection. If it exceeds the level, it is considered that glow discharge has occurred in the vacuum chamber 11, and a normal discharge signal is input to the current drop detection circuit 95 (see FIG. 4C). In this case, it is preferable to input a normal discharge signal after the phases of the output voltage waveform and the output current waveform substantially coincide with each other.

次いで、第1及び第2の絶対値検出回路93a、93bからの各絶対値と、電流ゲート検出レベル及び予め設定した電圧パルス検出レベルとを各比較器941に入力し、それに基づいて電流ゲート発生回路94a及び電圧パルス発生回路94bから電流ゲート信号及び電圧パルス信号を電圧降下検出回路95に入力すると共に、高速クロック信号を電圧降下検出回路95に入力してアーク放電発生の検出を開始する(図4(c)参照)。   Next, the absolute values from the first and second absolute value detection circuits 93a and 93b, the current gate detection level and the preset voltage pulse detection level are input to each comparator 941, and current gate generation is performed based on the input values. A current gate signal and a voltage pulse signal are input from the circuit 94a and the voltage pulse generation circuit 94b to the voltage drop detection circuit 95, and a high-speed clock signal is input to the voltage drop detection circuit 95 to start detection of occurrence of arc discharge. 4 (c)).

ここで、一対のターゲット41a、41b相互間でアーク放電が発生した場合、先ず、一対のターゲット41a、41bへの出力電圧が降下し、その後、出力電流が急激に増加する。この場合、電流ゲート信号は"1"(オン状態)のままであるが、電圧パルス信号のみが"0"(オフ状態)となる(図4(b)参照)。つまり、アーク放電発生の検出においては、電圧降下検出回路95で、電流ゲート信号が"0"であるかを判断し、電流ゲート信号が"0"とき、電流ゲート信号オフ状態となる。次いで、電流ゲート信号が"1"になると、電圧パルス降下待ち状態となり、この場合、電圧パルス信号が"1"であるかを判断し、電圧パルス信号が"1"であれば正常なグロー放電が発生していると判断する。そして、電流ゲート信号が"0"になったとき、電圧パルス信号が"0"となれば、電流ゲート信号オフ状態に戻る。   Here, when arc discharge occurs between the pair of targets 41a and 41b, first, the output voltage to the pair of targets 41a and 41b drops, and then the output current increases rapidly. In this case, the current gate signal remains “1” (ON state), but only the voltage pulse signal becomes “0” (OFF state) (see FIG. 4B). That is, in detecting the occurrence of arc discharge, the voltage drop detection circuit 95 determines whether the current gate signal is “0”. When the current gate signal is “0”, the current gate signal is turned off. Next, when the current gate signal becomes “1”, a voltage pulse drop waiting state is entered. In this case, it is determined whether the voltage pulse signal is “1”. If the voltage pulse signal is “1”, normal glow discharge is performed. Is determined to have occurred. If the voltage pulse signal becomes “0” when the current gate signal becomes “0”, the current gate signal returns to the off state.

それに対して、電流ゲート信号が"1"である電圧パルス降下待ち状態で、電圧パルス信号が"0"となった場合、電圧降下が発生し、アーク放電が発生したと判断する(図4(d)参照)。この場合、高速クロック信号の1クロックまたは2クロック分の遅延で電圧降下を検出できるため、迅速にアーク放電の発生を検出できる(図4(e)参照)。   On the other hand, when the voltage pulse signal becomes “0” in the voltage pulse drop waiting state where the current gate signal is “1”, it is determined that a voltage drop has occurred and arc discharge has occurred (FIG. 4 ( d)). In this case, since the voltage drop can be detected with a delay of one clock or two clocks of the high-speed clock signal, the occurrence of arc discharge can be detected quickly (see FIG. 4E).

第2のアーク検出手段9によってアーク放電発生を検出すると、上記同様、アーク放電発生が第2のCPU回路71に出力され、例えば第2のCPU回路71からの制御信号で第2のドライバー回路73aによって、発振用スイッチ回路72の各スイッチングトランジスタ72a、72b、72c、72dの作動を制御し、一対のターゲット41a、41bへの出力が遮断される。   When the occurrence of arc discharge is detected by the second arc detection means 9, the occurrence of arc discharge is output to the second CPU circuit 71 as described above. For example, the second driver circuit 73a is controlled by a control signal from the second CPU circuit 71. Thus, the operation of each switching transistor 72a, 72b, 72c, 72d of the oscillation switch circuit 72 is controlled, and the output to the pair of targets 41a, 41b is cut off.

これにより、一対のターゲット41a、41bへの出力電圧波形の電圧降下時間の長短からアーク放電発生を直接検出することで、ターゲット41a、41b相互間の電流値の変化やターゲット41a、41bへの出力電圧の実効値や平均値を求めてアーク放電を検出するものと比較して、迅速にアーク放電発生を検出して交流電源Eからの出力を遮断できる。その結果、アーク放電発生時のエネルギーを小さくしてパーティクルやスプラッシュの発生などを効果的に防止でき、その上、出力電流が流れている時に電圧降下の発生を検出するため、例えばアーク放電の誤検知を少なくできる。   Thus, by directly detecting the occurrence of arc discharge from the length of the voltage drop time of the output voltage waveform to the pair of targets 41a and 41b, the change in the current value between the targets 41a and 41b and the output to the targets 41a and 41b are detected. Compared with what detects an arc discharge by calculating | requiring the effective value and average value of a voltage, arc discharge generation | occurrence | production can be detected rapidly and the output from AC power supply E can be interrupted | blocked. As a result, it is possible to effectively prevent the occurrence of particles and splash by reducing the energy at the time of arc discharge, and to detect the occurrence of voltage drop when the output current is flowing. Detection can be reduced.

尚、第2のアーク検出手段9については、上記のものに限定されるものではなく、例えば、出力電圧波形の絶対値から電圧パルス信号を作ると共に、この電圧パルス信号のパルス幅を検出し、このパルス幅が所定値より小さくなった場合に、前記出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間であると判断するように構成してもよい。   The second arc detection means 9 is not limited to the above-described one. For example, a voltage pulse signal is created from the absolute value of the output voltage waveform, and the pulse width of the voltage pulse signal is detected. When the pulse width becomes smaller than a predetermined value, the voltage drop time of the output voltage waveform may be determined to be shorter than that during normal glow discharge.

また、出力電圧波形の電圧降下に比例する微分波形を検出し、この微分波形が所定値を超えて大きくなった場合に、前記出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間であると判断でき、さらに、一対のターゲット41a、41b相互間の出力電流波形を検出し、前記出力電圧波形と出力電流波形との位相及び振幅が略一致するように調節した後にこれらの波形の差分波形を検出し、この差分波形が所定値を超えて大きくなった場合に、出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間であると判断してもよい。   In addition, when a differential waveform proportional to the voltage drop of the output voltage waveform is detected and the differential waveform becomes larger than a predetermined value, the voltage drop time of the output voltage waveform is shorter than that during normal glow discharge. Furthermore, after detecting the output current waveform between the pair of targets 41a and 41b and adjusting the phase and amplitude of the output voltage waveform and the output current waveform to substantially coincide, When a differential waveform is detected and the differential waveform becomes larger than a predetermined value, it may be determined that the voltage drop time of the output voltage waveform is shorter than that during normal glow discharge.

本発明のスパッタリング装置を模式的に示す図。The figure which shows typically the sputtering device of this invention. 交流電源を説明する図。The figure explaining AC power supply. (a)は、さらに他の形態に係るアーク検出手段を概略的に説明する図。(b)は、アーク放電発生時の各ターゲットへの出力電圧の変化を説明する図。(A) is a figure which illustrates schematically the arc detection means which concerns on another form. (B) is a figure explaining the change of the output voltage to each target at the time of arc discharge generation | occurrence | production. (a)はアーク検出手段を概略的に説明する図。(b)は、電流波形、電圧波形からの信号のアーク放電発生時の変化を説明する図。(c)は電圧降下検出回路への信号の入力を説明する図。(d)はアーク放電検出を説明するフロー図。(e)は、(b)に示すアーク放電発生時の信号の変化を拡大して示す図。(A) is a figure which illustrates an arc detection means roughly. (B) is a figure explaining the change at the time of arc discharge generation of the signal from a current waveform and a voltage waveform. FIG. 6C is a diagram for explaining signal input to the voltage drop detection circuit. (D) is a flowchart explaining arc discharge detection. (E) is a figure which expands and shows the change of the signal at the time of the arc discharge shown to (b).

符号の説明Explanation of symbols

スパッタリング装置
41a、41b ターゲット
6 電力供給部
7 発振部
8 第1のアーク検出手段
9 第2のアーク検出手段
E 交流電源
K 電源ケーブル
Sputtering apparatus 41a, 41b Target 6 Power supply unit 7 Oscillating unit 8 First arc detection means 9 Second arc detection means E AC power supply K Power cable

Claims (6)

真空チャンバ内に設けた一対のターゲットに、交流電源を介して所定の周波数で交互に極性をかえて電圧を印加し、各ターゲットをアノード電極、カソード電極に交互に切替え、アノード電極及びカソード電極間にグロー放電を生じさせてプラズマ雰囲気を形成し、各ターゲットをスパッタリングするスパッタリング方法であって、前記各ターゲットとグランドレベルとの間の電圧をそれぞれ検出し、この検出した電圧が所定値を超えると、前記交流電源からの出力を遮断することを特徴とするスパッタリング方法。 A voltage is alternately applied to a pair of targets provided in the vacuum chamber at a predetermined frequency via an AC power source, and each target is alternately switched between an anode electrode and a cathode electrode. In this sputtering method, a glow discharge is generated to form a plasma atmosphere, and each target is sputtered. The voltage between each target and the ground level is detected, and the detected voltage exceeds a predetermined value. The sputtering method characterized by shutting off the output from the AC power source. 前記所定値を、100V以上に設定したことを特徴とする請求項1記載のスパッタリング方法。 The sputtering method according to claim 1, wherein the predetermined value is set to 100 V or more. 前記一対のターゲットへの出力電圧波形を検出し、この出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間であると判断した場合、前記交流電源からの出力を遮断することを特徴とする請求項1または請求項2記載のスパッタリング方法。 An output voltage waveform to the pair of targets is detected, and when it is determined that the voltage drop time of the output voltage waveform is shorter than a normal glow discharge, the output from the AC power supply is cut off. The sputtering method according to claim 1 or 2. 真空チャンバ内に設けた一対のターゲットと、この一対のターゲット間に、所定の周波数で交互に極性をかえて電圧を印加する交流電源とを備え、各ターゲットとグランドレベルとの間の電圧が所定値を超えたことを検出する第1のアーク検出手段と、この第1のアーク検出回路からの出力で交流電源からの出力を遮断する遮断手段とを設けたことを特徴とするスパッタリング装置。 A pair of targets provided in the vacuum chamber and an alternating current power source for alternately applying a polarity at a predetermined frequency to apply a voltage between the pair of targets, and a voltage between each target and the ground level is predetermined. A sputtering apparatus comprising: a first arc detecting means for detecting that the value has been exceeded; and a blocking means for cutting off the output from the AC power supply by the output from the first arc detection circuit. 前記第1のアーク検出手段を、各ターゲットとグランドレベルとの間で抵抗を直列に接続して構成した分圧回路と、分圧回路からの正の電圧及び検出レベルがそれぞれ入力される比較器を有するアーク検出回路とから構成したことを特徴とする請求項4記載のスパッタリング装置。 A voltage dividing circuit configured by connecting resistors in series between each target and the ground level, and a comparator to which a positive voltage and a detection level from the voltage dividing circuit are respectively input. The sputtering apparatus according to claim 4, further comprising an arc detection circuit having 前記ターゲットへの出力電圧波形の電圧降下時間が正常なグロー放電時よりも短時間である電圧降下を検出する第2のアーク検出手段を設け、この第2のアーク検出回路からの出力で前記遮断手段によって交流電源からの出力を遮断できることを特徴とする請求項4または請求項5記載のスパッタリング装置。

There is provided second arc detection means for detecting a voltage drop in which the voltage drop time of the output voltage waveform to the target is shorter than that during normal glow discharge, and the interruption is performed by the output from the second arc detection circuit. 6. The sputtering apparatus according to claim 4, wherein the output from the AC power source can be cut off by means.

JP2006003443A 2006-01-11 2006-01-11 Sputtering method and sputtering apparatus Active JP5016819B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006003443A JP5016819B2 (en) 2006-01-11 2006-01-11 Sputtering method and sputtering apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006003443A JP5016819B2 (en) 2006-01-11 2006-01-11 Sputtering method and sputtering apparatus

Publications (3)

Publication Number Publication Date
JP2007186724A true JP2007186724A (en) 2007-07-26
JP2007186724A5 JP2007186724A5 (en) 2009-02-19
JP5016819B2 JP5016819B2 (en) 2012-09-05

Family

ID=38342094

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003443A Active JP5016819B2 (en) 2006-01-11 2006-01-11 Sputtering method and sputtering apparatus

Country Status (1)

Country Link
JP (1) JP5016819B2 (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009025306A1 (en) * 2007-08-20 2009-02-26 Ulvac, Inc. Sputtering method
WO2010001723A1 (en) * 2008-06-30 2010-01-07 株式会社アルバック Power source device
WO2010001724A1 (en) * 2008-06-30 2010-01-07 株式会社アルバック Power source device
TWI646867B (en) * 2013-10-01 2019-01-01 德商創富許廷格有限及兩合公司 Device and method for monitoring a discharge in a plasma process
US10290477B2 (en) 2014-02-07 2019-05-14 Trumpf Huettinger Sp. Z O. O. Monitoring a discharge in a plasma process
CN114481045A (en) * 2021-12-22 2022-05-13 昆山浦元真空技术工程有限公司 Arc target anode glow vacuum coating process and equipment used by same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778588A (en) * 1993-08-04 1995-03-20 Leybold Ag Coating of substrate in vacuum chamber and equipment
JPH08225935A (en) * 1994-11-19 1996-09-03 Leybold Ag Flashover suppression device for cathode sputtering device
WO2007080905A1 (en) * 2006-01-11 2007-07-19 Ulvac, Inc. Sputtering method and sputtering system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0778588A (en) * 1993-08-04 1995-03-20 Leybold Ag Coating of substrate in vacuum chamber and equipment
JPH08225935A (en) * 1994-11-19 1996-09-03 Leybold Ag Flashover suppression device for cathode sputtering device
WO2007080905A1 (en) * 2006-01-11 2007-07-19 Ulvac, Inc. Sputtering method and sputtering system

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009025306A1 (en) * 2007-08-20 2009-02-26 Ulvac, Inc. Sputtering method
WO2010001723A1 (en) * 2008-06-30 2010-01-07 株式会社アルバック Power source device
WO2010001724A1 (en) * 2008-06-30 2010-01-07 株式会社アルバック Power source device
JP2010007161A (en) * 2008-06-30 2010-01-14 Ulvac Japan Ltd Electric power unit
JP2010007162A (en) * 2008-06-30 2010-01-14 Ulvac Japan Ltd Power supply unit
US9210788B2 (en) 2008-06-30 2015-12-08 Ulvac, Inc. Power supply apparatus
TWI646867B (en) * 2013-10-01 2019-01-01 德商創富許廷格有限及兩合公司 Device and method for monitoring a discharge in a plasma process
US10181392B2 (en) 2013-10-01 2019-01-15 Trumpf Huettinger Gmbh + Co. Kg Monitoring a discharge in a plasma process
US10290477B2 (en) 2014-02-07 2019-05-14 Trumpf Huettinger Sp. Z O. O. Monitoring a discharge in a plasma process
CN114481045A (en) * 2021-12-22 2022-05-13 昆山浦元真空技术工程有限公司 Arc target anode glow vacuum coating process and equipment used by same

Also Published As

Publication number Publication date
JP5016819B2 (en) 2012-09-05

Similar Documents

Publication Publication Date Title
JP4963023B2 (en) Sputtering method and sputtering apparatus
JP5016819B2 (en) Sputtering method and sputtering apparatus
JP5429772B2 (en) Power supply
KR101181875B1 (en) Bipolar pulse power source and power source device formed by connecting a plurality of bipolar pulse power sources in parallel
JP2007186725A5 (en)
JP5322234B2 (en) Sputtering method and sputtering apparatus
KR101018652B1 (en) Sputtering apparatus
KR101298166B1 (en) Power source device
US20060016560A1 (en) Plasma processing apparatus
JP2007186726A5 (en)
JP5322235B2 (en) Sputtering method
TWI401334B (en) Sputtering apparatus and sputtering method
JP2007186724A5 (en)
KR101113123B1 (en) Method of sputtering
KR101107170B1 (en) System for sputtering and method thereof
JP4889280B2 (en) Sputtering equipment
JP2002241934A (en) Method and apparatus for sputtering

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090106

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100902

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120403

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120522

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120611

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150615

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5016819

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250