JP2007184922A - パケットプリアンブル検索方法及びその装置 - Google Patents

パケットプリアンブル検索方法及びその装置 Download PDF

Info

Publication number
JP2007184922A
JP2007184922A JP2006351089A JP2006351089A JP2007184922A JP 2007184922 A JP2007184922 A JP 2007184922A JP 2006351089 A JP2006351089 A JP 2006351089A JP 2006351089 A JP2006351089 A JP 2006351089A JP 2007184922 A JP2007184922 A JP 2007184922A
Authority
JP
Japan
Prior art keywords
pattern
predetermined
signal
packet preamble
transmission signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006351089A
Other languages
English (en)
Other versions
JP4358850B2 (ja
Inventor
Jia-Yu Yang
佳諭 楊
Wen-Jan Lee
文正 李
Kwo-Wei Chang
國威 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Princeton Technology Corp
Original Assignee
Princeton Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Princeton Technology Corp filed Critical Princeton Technology Corp
Publication of JP2007184922A publication Critical patent/JP2007184922A/ja
Application granted granted Critical
Publication of JP4358850B2 publication Critical patent/JP4358850B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/04Speed or phase control by synchronisation signals
    • H04L7/041Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)
  • Mobile Radio Communication Systems (AREA)

Abstract

【課題】 コミュニケーションシステムのパケットプリアンブル検索方法を提供する。
【解決手段】 パケットの既定の規則的なフォームの複数の既定パターンを有し、前記既定パターンは、同じ既定の偶数ビット長を有するパケットプリアンブルを検索するコミュニケーションシステムのパケットプリアンブル検索方法であって、順次の複数パターンを有し、且つ、前記各パターンが既定のビット長を有する伝送信号を受けるステップ、前記伝送信号のパターンを前記既定パターンと順次に比較し、前記伝送信号のパターンが前記既定パターンに一致した時、ヒット数を増やすステップ、および前記ヒット数が既定閾値より大きい、または等しい時、アドレス一致の手順を起動するステップを含む。
【選択図】 図2

Description

本発明は、検索方法とその装置に関し、特に、パケットプリアンブル検索方法とその装置に関するものである。
コミュニケーションシステムでは、伝送信号は、伝送したいペイロード、宛先アドレスと、その他の特殊目的用の拡張機能を含む。例えば、伝送信号は、エラー検出/エラー訂正符号(e.g.巡回冗長検査(CRC))と同期用のパケットプリアンブルを含むことができる。図1に示すように、上記のアイテムは、伝送前に単一パケットにアセンブルされる。パケットの形式は、図1に表されている。パケットは、パケットプリアンブル11、宛先アドレス12、ペイロード13、巡回冗長検査14を含む。パケットは、パケットプリアンブルによって先頭に配置され、コミュニケーションシステムの受信側によって、パケットの始点が検索されることができ、且つ、次に受ける信号が理解されるように確定する。パケットプリアンブルは、パケットプリアンブルが規則的なフォームでコード化されていることから、コミュニケーションシステムの受信側によって、容易に認識されることができる。仮に、パケットがパケットプリアンブルによって先頭に配置されずに直接、伝送された場合、伝送信号間に介在するノイズが宛先アドレスと一致する可能性がある。破損した伝送信号と宛先アドレス間の一致は、誤認警報を生じる。誤認警報は、破損した伝送信号がパケットプリアンブルと宛先アドレスに同時に一致した時にのみ、発生することから、誤認警報が発生する可能性は、パケットプリアンブルを有するパケットを先頭に配置することによって大幅に減少することができる。よって、パケットプリアンブル検索は、パケットの逆アセンブルのプロセスで、最も重要な問題となる。
従来技術では、コミュニケーションシステムの受信側による全パケットプリアンブルの検索が、例えば、宛先アドレスとエラー検出/エラー訂正符号などのパケットのその他の構成要素の後に続く逆アセンブリ作業を行なわなければならないことから、パケットプリアンブルの同じビット長の信号が受けた伝送信号から抽出されて、ビット単位のパターンの一致を完成する。仮に、抽出した信号がパケットプリアンブルと完全に一致した場合、パケットのその他の構成要素の後に続く逆アセンブリ作業が処理される。仮に、抽出した信号のいずれの1つのビットもパケットプリアンブルと一致しない場合、パケットプリアンブルの同じビット長のその他の一連の信号が受けた伝送信号から抽出され、受けた伝送信号から抽出された信号がパケットプリアンブルに一致するまで、パターンの一致が行われる。しかし、伝送信号は、悪い状態で伝送される時、ノイズによって干渉され、受けた伝送信号を好ましくないものにする。従来のパケットプリアンブル検索方法が必要とする完全なビット単位のパターンの一致は、全パケットプリアンブルが検索されなければならないことから、時間が掛かり、よって、コミュニケーション時間を遅延させ、効率を低下させる。
コミュニケーションシステムのパケットプリアンブル検索方法を提供する。
これに鑑みて、本発明は、順次の複数パターンを有する受けた伝送信号内で、パケットの既定の規則的なフォームの複数の既定パターンを有するパケットプリアンブルを検索するコミュニケーションシステムのパケットプリアンブル検索方法を提供する。受けた伝送信号のパターンとパケットプリアンブルの既定パターンは、同じ既定の偶数のビット長を有する。伝送信号のパターンは、既定パターンと順次に比較される。伝送信号のパターンが既定パターンに一致した時、ヒット数は増やされ、ミス数はリセットされる。伝送信号のパターンが既定パターンに一致しない時、ミス数は増やされ、ヒット数は減らされる。ヒット数がミス数より小さい、または等しい時、ヒット数とミス数は、リセットされる。ヒット数が既定閾値より大きい、または等しい時、アドレス一致の手順が起動される。
また、本発明は、順次の複数パターンを有する受けた伝送信号内で、既定の規則的なフォームの複数の既定パターンを有するパケットのパケットプリアンブルを検索するコミュニケーションシステムのパケットプリアンブル検索方法を提供する。受けた伝送信号のパターンとパケットプリアンブルの既定パターンは、同じ既定の偶数のビット長を有する。パケットプリアンブル検索装置は、第1レジスタ、第2レジスタ、第3レジスタ、第1カウンター、第2カウンター、比較器と、制御ユニットを含む。第1レジスタは、受けた伝送信号のパターンを記憶するものとして機能する。第2レジスタは、既定パターンを記憶するものとして機能する。第3レジスタは、既定閾値を記憶するものとして機能する。第1カウンターは、ヒット数を記憶するものとして機能し、ヒット信号に基づいてヒット数を増やし、ミス信号に基づいてヒット数を減らし、第1リセット信号に基づいてヒット数をリセットする。第2カウンターは、ミス数を記憶するものとして機能し、ミス信号に基づいてミス数を増やし、第2リセット信号に基づいてミス数をリセットする。比較器は、伝送信号のパターンを既定パターンと比較し、ヒット数を既定閾値と比較し、ヒット数をミス数と比較する。制御ユニットは、伝送信号のパターンが既定パターンに一致する時、比較器の比較結果に基づいて、ヒット信号と第2リセット信号を提供し、ヒット数が既定閾値より大きい、または等しい時、アドレスチェック信号を提供し、伝送信号のパターンが既定パターンに一致しない時、ミス信号を提供し、ヒット数がミス数より小さい、または等しい時、第1リセット信号と第2リセット信号を提供する。
本発明は、順次の複数パターンを有する受けた伝送信号内で、パケットの既定の規則的なフォームの複数の既定パターンを有するパケットプリアンブルを検索するコミュニケーションシステムのパケットプリアンブル検索方法を提供することで、効率を上げることができる。
本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照しながら、詳細に説明する。
図2は、本発明の実施例に基づいたパケットプリアンブル検索方法の操作フローチャートを表している。図2に示すように、先ず、順次の複数パターンを有する伝送信号がコミュニケーションシステムで受けられる(S21)。順次の複数パターンは、“0”と“1”から構成される一連の信号である。続いて、伝送信号のパターンは、パケットプリアンブルの既定の規則的なフォームの既定パターンに順次に比較され、それらが一致しているかどうかがチェックされる(S22)。伝送信号のパターンとパケットプリアンブルの既定パターンが完全に同じビット単位の時、“一致”と言われる。パケットプリアンブルは、下記の方式によって決まる。伝送パケットの宛先アドレス12(図1を参照)の最上位ビット(MSB)が0の時、パケットプリアンブルの既定の規則的なフォームの既定パターンは、“010101...01”であり、(01)で表される。“n”は、自然数である。伝送パケットの宛先アドレス12(図1を参照)の最上位ビット(MSB)が1の時、パケットプリアンブルの既定の規則的なフォームの既定パターンは、“101010...10”であり、(10)で表される。“n”は、自然数である。疑う余地なく、受けた伝送信号から抽出された各パターンとパケットプリアンブルの既定パターンは、同じ既定の偶数のビット長を有する。既定のビット長を2として例を挙げる。仮に受けた伝送信号が“0111000101100110”の場合、受けた伝送信号は、順次のパターン01、11、00、01、01、10、01と、10を有するということである。また、伝送パケットの宛先アドレス12(図1を参照)の最上位ビット(MSB)が0の時、伝送パケットの既定の規則的なフォームの既定パターンが(01)であり、“n”は1である。即ち、パケットプリアンブルの既定の規則的なフォームの既定パターンは、“01”である。
伝送信号のパターンをパケットプリアンブルの既定の規則的なフォームの既定パターンと順次に比較し、それらが一致しているかどうかをチェックするプロセスの間、操作の流れは、以下を含む。受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致する時、ヒット数は増加され、ミス数はリセットされる(S23)。続いて、ヒット数が既定閾値より大きいか、または等しいかどうかをチェックする(S24)。ヒット数が既定閾値より大きい、または等しい時、アドレス一致の手順が起動される(S25)。伝送信号のパターンをパケットプリアンブルの既定の規則的なフォームの既定パターンと順次に比較し、それらが一致しているかどうかをチェックするプロセス(S22)をヒット数が既定閾値より大きく、または等しくなるまで続ける。または、受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致しない時、ミス数は増やされ、ヒット数は減される(S26)。続いて、ヒット数が既定閾値より小さいか、または等しいかどうかをチェックする(S27)。ヒット数が既定閾値より小さいか、または等しい時、ヒット数とミス数がリセットされる(S28)。伝送信号のパターンをパケットプリアンブルの既定の規則的なフォームの既定パターンと順次に比較し、それらが一致しているかどうかをチェックするプロセス(S22)をヒット数がミス数より大きい時、またはヒット数とミス数が同時にリセットされる時に続ける。
図3は、本発明の実施例に基づいたパケットプリアンブル検索方法の状態図を表している。伝送信号の各パターンとパケットプリアンブルの既定の規則的なフォームの既定パターンの既定のビット長は、2である。図3に示すように、オフ状態OFF(S31)、初期状態INIT(S32)、第1過渡状態SYM1(S33)、ヒット状態HIT(S34)、第2過渡状態SYM2(S35)、ミス状態MISS(S36)、第3過渡状態SYM3(S37)と、プリアンブル検索完成状態PMB_EN(S38)を含む8つの状態を有する。各状態間の移行は、パラメータhit_cnt、miss_cntと、pmb_thによって制御される。パラメータhit_cntは、ヒット数の記録に用いられ、以下に説明されるように変更される。受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致する時(i.e.ヒット)、パラメータhit_cntは、増加される。受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致しない時(i.e.ミス)、パラメータhit_cntは、減少される。パラメータhit_cntがパラメータmiss_cntより小さい、または等しい時、パラメータhit_cntは、リセットされる(パラメータmiss_cntもリセットされる)。ミス数の記録に用いられるパラメータmiss_cntは、以下に説明されるように変更される。受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致しない時(i.e.ミス)、パラメータmiss_cntは、増加される。受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致する時(i.e.ヒット)、またはパラメータhit_cntがパラメータmiss_cntより小さい、または等しい時、パラメータmiss_cntは、両方の状態においてリセットされる。また、パラメータhit_cntがパラメータmiss_cntより小さい、または等しい時、パラメータmiss_cntのみがリセットされるだけでなく、パラメータhit_cntも上述のようにリセットされる。パラメータpmb_thは、検索システムによってセットされた既定閾値の記録に用いられる。パラメータhit_cntがパラメータpmb_thより大きい、または等しい時、パケットプリアンブル検索が完成される。状態の移行は、3つのhit_cnt、miss_cntと、pmb_thによって影響される。状態機械は、その時の状態に基づいて1度変化する。オフ状態の時、状態OFF(S31)は、パラメータpmb_corr_enが1になるまで(i.e.パケットプリアンブル検索の命令は、検索システムによって発される)、状態INIT(S32)に移行しない。状態INIT(S32)の初期状態の時、全システムは、初期化され、受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致した時(i.e.ヒット)、状態HIT(S34)に移行する。または、状態INIT(S32)は、受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致しない時(i.e.ミス)、状態SYM1(S33)に移行する。検索システムは、状態INIT(S32)に戻り、何らかの問題が生じた時、またはパケットプリアンブルが長時間、認識されない時、パケットプリアンブル検索の命令を再度、発する。状態SYM1(S33)は、過渡状態である。受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致する時(i.e.ヒット)、状態SYM1(S33)、または状態INIT(S32)のいずれかが状態HIT(S34)に移行する。仮に、受けた伝送信号のパターンがパケットプリアンブルの既定パターンと全て一致する時(i.e.ヒット)、状態SYM2(S35)と状態HIT(S34)間の移行は、パラメータhit_cntがパラメータpmb_thより大きく、または等しくなるまで続き、続いて状態HIT(S34)が状態PMB_EN(S38)に移行する。状態PMB_EN(S38)では、パケットプリアンブル検索は、完成され、パラメータpmb_corr_enは、1にセットされる(i.e.アドレス一致の手順が起動される)。状態SYM2(S35)では、仮に、受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致しない時(i.e.ミス)、検出システムは、状態MISS(S36)に変わる。この時、仮にパラメータhit_cntがパラメータmiss_cntよりまだ大きい時、検出システムは、状態SYM3(S37)に変わる。受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致する時(i.e.ヒット)、検出システムは、再度、状態HIT(S34)に変わる。または、受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致しない時(i.e.ミス)、パラメータhit_cntをパラメータmiss_cntより小さく、または等しくなるまでさせ、検出システムが状態INIT(S32)に戻る。
図4は、本発明の実施例に基づいたパケットプリアンブル検索装置を表している。パケットプリアンブル検索装置は、第1レジスタ402、第2レジスタ405、第3レジスタ407、第1カウンター403、第2カウンター406、比較器409と、制御ユニット401を含む。
第1レジスタ402は、受けた伝送信号のパターンを記憶するものとして機能する。第2レジスタ405は、既定パターンを記憶するものとして機能する。第3レジスタは、既定閾値を記憶する。第1カウンター403は、ヒット数を記憶する。第2カウンター406は、ミス数を記憶する。比較器409は、伝送信号のパターンを既定パターンと比較し、ヒット数を既定閾値と比較し、ヒット数をミス数と比較する。制御ユニット401は、パケットプリアンブル検索装置の構成要素の信号伝送と操作順序を協調させ、制御する。
パケットプリアンブル検索装置が起動された時、制御ユニット401は、読み出し信号421によって第1レジスタ402から受けた伝送信号のパターンを読み出し、読み出したパターンを第1選択信号422によって信号Aを選択し、第1マルチプレクサ404から比較器409に出力する。同時に、読み出し信号421によって第2レジスタ405からパケットプリアンブルの既定パターンを読み出し、読み出した既定パターンを第2選択信号423によって信号Bを選択し、第2マルチプレクサ408から比較器409に出力する。比較器409は、第1マルチプレクサ404からの信号Aを第2マルチプレクサ408からの信号Bと比較し、比較結果を制御ユニット401に出力する。受けた伝送信号のパターンがパケットプリアンブルの既定パターンに一致する時、比較器409は、信号430を発生する。制御ユニット401は、信号430に基づいてヒット信号424を発生し、第1カウンター403を増やし、第2リセット信号427を発生し、第2カウンター406をリセットする。続いて、制御ユニット401は、読み出し信号421によって第1カウンター403からのヒット数を読み出し、読み出したヒット数を第1選択信号422によって信号Aを選択し、第1マルチプレクサ404から比較器409に出力する。同時に、読み出し信号421によって第3レジスタ407から既定閾値を読み出し、読み出した既定パターンを第2選択信号423によって信号Bを選択し、第2マルチプレクサ408から比較器409に出力する。続いて、比較器409は、第1マルチプレクサ404からの信号Aを第2マルチプレクサ408からの信号Bと比較し、比較結果を制御ユニット401に出力する。ヒット数が既定閾値より大きい、または等しい時(A≧B)、比較器409は、信号429または430を発生する。制御ユニット401は、それに基づいてアドレスチェック信号428を発生する。ヒット数が既定閾値より小さい時(A<B)、比較器409は、信号431を発生する。制御ユニット401は、それに基づいて受けた伝送信号のその他のパターンをパケットプリアンブルの既定パターンと比較し続け、それらが一致するかどうかをチェックする。受けた伝送信号のパターンがパケットプリアンブルの既定パターンと一致しない時(A>B、またはA<B)、比較器409は、信号429または431を発生する。制御ユニット401は、それに基づいて第1カウンター403を減らし、第2カウンター406を増やす。続いて、制御ユニット401は、読み出し信号421によって第1カウンター403からのヒット数を読み出し、読み出したヒット数を選択信号422によって信号Aを選択し、第1マルチプレクサ404から比較器409に出力する。同時に、読み出し信号421によって第2カウンター406からミス数を読み出し、読み出したミス数を選択信号423によって信号Bを選択し、第2マルチプレクサ408から比較器409に出力する。比較器409は、第1マルチプレクサ404からの信号Aを第2マルチプレクサ408からの信号Bと比較し、比較結果を制御ユニット401に出力する。ヒット数がミス数より小さい、または等しい時(A≦B)、比較器409は、信号431または430を発生する。制御ユニット401は、それに基づいて第1リセット信号426を発生し、第1カウンター403をリセットし、第2リセット信号427を発生し、第2カウンター406をリセットする。ヒット数がミス数より大きい時(A>B)、比較器409は、信号429を発生する。制御ユニット401は、それに基づいて受けた伝送信号のその他のパターンをパケットプリアンブルの既定パターンと比較し続け、それらが一致するかどうかをチェックする。
以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神及び範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。従って、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。
パケットの形式を表す図である。 本発明の実施例に基づいたパケットプリアンブル検索方法の操作フローチャートである。 本発明の実施例に基づいたパケットプリアンブル検索方法の状態図である。 本発明の実施例に基づいたパケットプリアンブル検索装置を表す図である。
符号の説明
11 パケットプリアンブル
12 宛先アドレス
13 ペイロード
14 巡回冗長検査
401 制御ユニット
402 第1レジスタ
403 第1カウンター
404 第1マルチプレクサ
405 第2レジスタ
406 第2カウンター
407 第3レジスタ
408 第2マルチプレクサ
409 比較器
420 伝送信号のパターン
421 読み出し信号
422 第1選択信号
423 第2選択信号
424 ヒット信号
425 ミス信号
426 第1リセット信号
427 第2リセット信号
428 アドレスチェック信号
429 A>B
430 A=B
431 A<B
A、B 信号
S31 OFF状態
S32 初期状態INIT
S33 第1過渡状態SYM1
S34 ヒット状態HIT
S35 第2過渡状態SYM2
S36 ミス状態MISS
S37 第3過渡状態SYM3
S38 プリアンブル検索完成状態PMB_EN
T11、T12、T23、T24、T32、T34、T45、T48、T54、T56、T62、T67、T74、T76、T81、T88 状態移行

Claims (10)

  1. パケットの既定の規則的なフォームの複数の既定パターンを有し、前記既定パターンは、同じ既定の偶数ビット長を有するパケットプリアンブルを検索するコミュニケーションシステムのパケットプリアンブル検索方法であって、
    順次の複数パターンを有し、且つ、前記各パターンが既定のビット長を有する伝送信号を受けるステップ、
    前記伝送信号のパターンを前記既定パターンと順次に比較し、前記伝送信号のパターンが前記既定パターンに一致した時、ヒット数を増やすステップ、および
    前記ヒット数が既定閾値より大きい、または等しい時、アドレス一致の手順を起動するステップを含むパケットプリアンブル検索方法。
  2. 前記伝送信号のパターンと前記既定パターンとの順次比較は、
    前記伝送信号のパターンが前記既定パターンに一致しない時、ミス数をリセットするステップ、
    前記伝送信号のパターンが前記既定パターンに一致しない時、前記ミス数を増やし、前記ヒット数を減らすステップ、および
    前記ヒット数が前記ミス数より小さい、または等しい時、前記ヒット数と前記ミス数をリセットするステップを更に含む請求項1に記載のパケットプリアンブル検索方法。
  3. 前記既定のビット長は、偶数である請求項2に記載のパケットプリアンブル検索方法。
  4. 前記アドレス一致の手順は、前記パケットの宛先アドレスが正確かどうかを判定する請求項1に記載のパケットプリアンブル検索方法。
  5. 順次の複数パターンを有し、且つ、前記各パターンが既定のビット長を有する受けた伝送信号内で、パケットのパケットプリアンブルを検索し、前記パケットプリアンブルは、既定の規則的なフォームの複数の既定パターンを含み、前記既定パターンは、既定のビット長を有するコミュニケーションシステムのパケットプリアンブル検索装置であって、
    前記パターンを記憶する第1レジスタ、
    前記既定パターンを記憶する第2レジスタ、
    既定閾値を記憶する第3レジスタ、
    ヒット数を記憶し、ヒット信号に基づいて前記ヒット数を増やす第1カウンター、
    前記伝送信号のパターンを前記既定パターンと順次に比較し、前記ヒット数を前記既定閾値と比較する比較器、および
    前記伝送信号のパターンが前記既定パターンに一致する時、前記比較器の比較結果に基づいて、前記ヒット信号を提供し、前記ヒット数が既定閾値より大きい、または等しい時、アドレスチェック信号を提供する制御ユニットを含むパケットプリアンブル検索装置。
  6. 前記第1カウンターは、ミス信号に基づいてヒット数を減らし、第1リセット信号に基づいて前記ヒット数をリセットする請求項5に記載のパケットプリアンブル検索装置。
  7. 前記比較器は、前記ヒット数をミス数と更に比較する請求項6に記載のパケットプリアンブル検索装置。
  8. 前記制御ユニットは、前記伝送信号のパターンが前記既定パターンに一致する時、前記比較器の比較結果に基づいて、第2リセット信号を更に提供し、前記伝送信号のパターンが前記既定パターンに一致しない時、ミス信号を提供し、前記ヒット数が前記ミス数より小さい、または等しい時、前記第1リセット信号を提供する請求項7に記載のパケットプリアンブル検索装置。
  9. 前記ミス数を記憶し、前記ミス信号に基づいて前記ミス数を増やし、前記第2リセット信号に基づいて前記ミス数をリセットする第2カウンターを更に含む請求項8に記載のパケットプリアンブル検索装置。
  10. 前記既定のビット長は、偶数である請求項5に記載のパケットプリアンブル検索装置。
JP2006351089A 2006-01-06 2006-12-27 パケットプリアンブル検索方法及びその装置 Expired - Fee Related JP4358850B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW95100573A TWI309939B (en) 2006-01-06 2006-01-06 Packet preamble search method and device thereof

Publications (2)

Publication Number Publication Date
JP2007184922A true JP2007184922A (ja) 2007-07-19
JP4358850B2 JP4358850B2 (ja) 2009-11-04

Family

ID=38232752

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006351089A Expired - Fee Related JP4358850B2 (ja) 2006-01-06 2006-12-27 パケットプリアンブル検索方法及びその装置

Country Status (3)

Country Link
US (1) US7792233B2 (ja)
JP (1) JP4358850B2 (ja)
TW (1) TWI309939B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021546A (ja) * 2011-07-12 2013-01-31 Lapis Semiconductor Co Ltd データ通信システム、プリアンプル長最適化方法、及び通信装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8325856B2 (en) * 2007-03-05 2012-12-04 Qualcomm Incorporated Coherent initial acquisition
US9583218B1 (en) * 2014-01-24 2017-02-28 Altera Corporation Configurable register circuitry for error detection and recovery
EP3427415B1 (en) * 2016-03-09 2020-05-27 Koninklijke Philips N.V. Method and apparatus for start-of-packet detection in digital communication systems

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0656976B2 (ja) * 1986-06-18 1994-07-27 日本電気株式会社 個別選択呼出し受信機
KR940004328B1 (ko) * 1989-02-27 1994-05-19 모토로라 인코포레이티드 연속 워드 비교기
KR100324734B1 (ko) * 1995-08-04 2002-08-24 엘지전자주식회사 비트패턴검출장치
US6920591B2 (en) * 2002-12-03 2005-07-19 Adc Telecommunications, Inc. Measuring an error rate in a communication link

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013021546A (ja) * 2011-07-12 2013-01-31 Lapis Semiconductor Co Ltd データ通信システム、プリアンプル長最適化方法、及び通信装置

Also Published As

Publication number Publication date
US7792233B2 (en) 2010-09-07
TWI309939B (en) 2009-05-11
US20070160174A1 (en) 2007-07-12
TW200727628A (en) 2007-07-16
JP4358850B2 (ja) 2009-11-04

Similar Documents

Publication Publication Date Title
US7373561B2 (en) Integrated packet bit error rate tester for 10G SERDES
US8132086B2 (en) Semiconductor memory device for byte-based masking operation and method of generating parity data
US7859877B2 (en) Apparatus to detect patterns in data
JP4358850B2 (ja) パケットプリアンブル検索方法及びその装置
JP2007195185A (ja) 無線通信システムにおけるバースト処理装置及び方法
CN114328316B (zh) Dma控制器、soc系统及基于dma控制器的数据搬运方法
US8601345B1 (en) Method and apparatus for searching frame alignment with false alignment protection
US20100023846A1 (en) Methods and apparatuses for performing error detection and error correction for synchronization frame
EP1556987B1 (en) Data processing apparatus that identifies a communication clock frequency
US7941727B2 (en) Checksum generator for variable-length data
EP1719058B1 (en) Electronic stream processing circuit with locally controlled parameter updates, and method of designing such a circuit
US20050022093A1 (en) Data processing method and data checking method
JP6567754B2 (ja) イーサネット(登録商標)フレーム検知回路
WO2007104686A1 (en) Method, module and apparatus for receiving data packet frames
US6871270B2 (en) Device and method for minimizing puncturing-caused output delay
JP2003333020A (ja) ベースバンド信号受信回路、サンプルクロック抽出回路及びワード検出回路
US7106820B2 (en) System and method for establishing word synchronization
US8855246B2 (en) Demodulating a data packet based on a detected sync word
US7864815B2 (en) Methods and apparatus for performing protocol data unit header re-synchronization in a communication system
US6381723B1 (en) Error correction device for correcting error in input symbol string
US20050080983A1 (en) Method and apparatus for transmitting and storing data
US7266635B1 (en) Address lookup apparatus having memory and content addressable memory
US20190317852A1 (en) Efficient Content-Addressable Memory Lookup Result Integrity Checking and Correcting Operations Including for Protecting the Accuracy of Packet Processing Operations
CN113127063B (zh) 一种操作电路及控制方法
US7454689B2 (en) Method for detecting and correcting operating data errors

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090715

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090728

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120814

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150814

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees