JP2007184427A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2007184427A
JP2007184427A JP2006001812A JP2006001812A JP2007184427A JP 2007184427 A JP2007184427 A JP 2007184427A JP 2006001812 A JP2006001812 A JP 2006001812A JP 2006001812 A JP2006001812 A JP 2006001812A JP 2007184427 A JP2007184427 A JP 2007184427A
Authority
JP
Japan
Prior art keywords
semiconductor layer
layer
semiconductor
type
lattice constant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006001812A
Other languages
English (en)
Other versions
JP4410195B2 (ja
Inventor
Hirohisa Kawasaki
博久 川崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006001812A priority Critical patent/JP4410195B2/ja
Priority to US11/619,799 priority patent/US7816739B2/en
Publication of JP2007184427A publication Critical patent/JP2007184427A/ja
Application granted granted Critical
Publication of JP4410195B2 publication Critical patent/JP4410195B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1054—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with a variation of the composition, e.g. channel with strained layer for increasing the mobility
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H01L21/823425—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures manufacturing common source or drain regions between a plurality of conductor-insulator-semiconductor structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823807—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66636—Lateral single gate silicon transistors with source or drain recessed by etching or first recessed by etching and then refilled
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7848—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being located in the source/drain region, e.g. SiGe source and drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

【課題】性能を向上出来る半導体装置及びその製造方法を提供すること。
【解決手段】第１半導体層１０上に設けられ、前記第１半導体層１０よりも酸化速度の遅いｎ型の第２半導体層１１と、前記第２半導体層１１内に互いに離隔して設けられ、前記第２半導体層１１表面から前記第１半導体層１０内部に達する深さを有するｐ型の第３半導体層１２と、隣接する前記第３半導体層１２間の前記第２半導体層１１上にゲート絶縁膜１３を介在して設けられたゲート電極１４とを具備し、前記第２半導体層１１の格子定数は前記第３半導体層１２の格子定数よりも小さい。
【選択図】図１

Description

この発明は半導体装置及びその製造方法に関し、例えばＳｉＧｅを基板に用いたＭＯＳトランジスタに関するものである。
従来、ＳｉＧｅを用いてシリコン基板中にソース及びドレイン領域を形成したＭＯＳトランジスタが知られている（例えば特許文献１参照）。
このようなＭＯＳトランジスタは、ゲート電極上に形成されている絶縁膜、例えばＳｉＮ膜をハードマスクとしてソース及びドレイン形成予定領域をリセスし、リセスした領域にＳｉＧｅをエピタキシャル成長することで形成される。本構成であると、リセス領域を深くするほど、チャネル領域に高い圧縮応力が加わるため、ＭＯＳトランジスタの正孔移動度を向上出来る。
しかし、ソース及びドレインの形成予定領域のリセスの際に、ゲート電極上のハードマスクが消失する場合がある。すると、ゲート電極上にもＳｉＧｅが形成されてしまい、隣接するＭＯＳトランジスタのゲート同士が短絡する。そのためリセス領域、すなわち、エピタキシャル成長させるＳｉＧｅ層を基板深くまで形成し難く、ＭＯＳトランジスタのさらなる性能向上が困難であるという問題があった。
特開２００５−１４２４３１号公報
この発明は、性能を向上出来る半導体装置及びその製造方法を提供する。
この発明の一態様に係る半導体装置は、第１半導体層上に設けられ、前記第１半導体層よりも酸化速度の遅いｎ型の第２半導体層と、前記第２半導体層内に互いに離隔して設けられ、前記第２半導体層表面から前記第１半導体層内部に達する深さを有するｐ型の第３半導体層と、隣接する前記第３半導体層間の前記第２半導体層上にゲート絶縁膜を介在して設けられたゲート電極とを具備し、前記第２半導体層の格子定数は前記第３半導体層の格子定数よりも小さい。
更にこの発明の一態様に係る半導体装置の製造方法は、第１半導体層上に設けられた第１導電型の第２半導体層上に、ゲート絶縁膜を介在してゲート電極を形成する工程と、前記ゲート電極上にマスク材を形成する工程と、前記マスク材をマスクに用いて前記第２半導体層をエッチングし、前記第１半導体層を露出させる工程と、酸化速度が前記第２半導体層よりも速い条件下で前記第１半導体層の表面を酸化させる工程と、ウェット処理により前記第１、第２半導体層表面の酸化膜を除去する工程と、前記第１、第２半導体層表面に第３半導体層をエピタキシャル成長させる工程とを具備する。
この発明によれば、性能を向上出来る半導体装置及びその製造方法を提供できる。
以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。
この発明の第１の実施形態に係る半導体装置及びその製造方法について図１を用いて説明する。図１は、本実施形態に係るｐチャネルＭＯＳトランジスタの断面図である。
図示するように、ｎ型のＳｉ１−ｘＧｅｘ層１０上にｎ型のＳｉ層１１が形成されている。Ｓｉ層１１の膜厚ｔ１は、Ｓｉ１−ｘＧｅｘ層１０との格子整合によって生じる歪みが緩和しない臨界膜厚ｔc以上とされている。従って、Ｓｉ層１１中では歪みが緩和されており、Ｓｉ固有の格子定数を有している（このようなＳｉ層を以下では無歪みＳｉ層と呼ぶことがある）。またＳｉ１−ｘＧｅｘ層１０の表面内には、Ｓｉ層１１をはさんで対向するようにして、ｐ型のＳｉ１−ｙＧｅｙ層１２が互いに離隔して形成されている。Ｓｉ１−ｙＧｅｙ層１２の一部は、ＭＯＳトランジスタのそれぞれソース及びドレインとして機能する。なお以下では、Ｇｅの組成比を問題にしない場合、Ｓｉ１−ｘＧｅｘ及びＳｉ１−ｙＧｅｙを単にＳｉＧｅと呼ぶことがある。ＳｉＧｅ層１２は、その底部がＳｉ層１１よりも深くなるよう形成される。またＳｉＧｅ層１２の一部はＳｉ層１１直下の領域にも形成される。すなわち図１に示すように、Ｓｉ層１１の端部から長さｌ１だけ、ＳｉＧｅ層１２がＳｉ層１１直下の領域に食い込むような形状となっている。
Ｓｉ層１１上には、ゲート絶縁膜１３を介在してゲート電極１４及び絶縁膜１５が形成される。ゲート電極１４の側面には絶縁膜１６が形成され、更にサイドウォール絶縁膜１７が形成されている。なお絶縁膜１６、１７は同一材料で形成されても良く、絶縁膜１７のみ設けられていても良い。
次に、上記構成のＭＯＳトランジスタの製造方法について、図２乃至図８を用いて説明する。図２及び図５乃至図８は、本実施形態に係るＭＯＳトランジスタの製造工程を順次示す断面図である。また図３はＳｉとＳｉＧｅとの界面付近の模式図であり、図４はＳｉＧｅ上にＳｉをエピタキシャル成長させたときに、歪が緩和しないＳｉの臨界膜厚ｔｃとを示すグラフである。
まず図２に示すように、ｎ型ＳｉＧｅ層１０上にｎ型Ｓｉ層１１が例えばＣＶＤ法等によりエピタキシャル成長される。Ｓｉ層１１の膜厚ｔ１は臨界膜厚ｔｃ以上である。ここで臨界膜厚ｔｃについて図３及び図４を用いて説明する。図３において白抜きの○印がＳｉ原子を示し、斜線を付した○印がＧｅ原子を示している。図３に示すように、ＳｉＧｅ層上にＳｉ層をエピタキシャル成長させた場合、Ｓｉ層の膜厚が一定値未満であるとＳｉ層が完全にひずむ（歪みＳｉ層）。その結果、ＳｉＧｅ層上のＳｉ層には、界面方向に対して平行方向に引っ張り応力が発生する。またＳｉ層の格子定数はＳｉＧｅ層の格子定数ａ１と等しくなる。この一定値が臨界膜厚ｔｃである。
また図４のグラフに示すように、Ｓｉ層の臨界膜厚ｔｃは下地のＳｉＧｅ層におけるＧｅ濃度ｘによって変化する。Ｇｅ濃度ｘが高くなるにつれて臨界膜厚ｔｃは小さくなる。例えばｘ＝０．１５の場合のＳｉ層の臨界膜厚ｔｃは約２０ｎｍであり、ｘ＝０．２５の場合のＳｉ層の臨界膜厚ｔｃは約１０ｎｍである。また歪みＳｉ層の格子定数は、Ｇｅ濃度ｘが高くなるにつれてＳｉの格子定数（５．４３Å）からＧｅの格子定数（５．６５Å）に近づいていく。
本実施形態では、ＳｉＧｅ層１０のＧｅ濃度ｘを例えば０．２とし、Ｓｉ層１１の膜厚を臨界膜厚ｔｃよりも大きい、例えば３０〜５０ｎｍに形成する。その結果、Ｓｉ層１１は無歪みのＳｉ層となり、Ｓｉ層１１の格子定数ａ２はＳｉＧｅ層１０の格子定数ａ１より小さいＳｉ固有の値となる。従って、Ｓｉ層１１はＳｉＧｅ層１０との格子整合により生じる引っ張り応力は受けていない状態である。
次に図５に示すように、Ｓｉ層１１上にゲート電極を形成する。すなわち、まずＳｉ層１１の表面を酸化する等の方法によりゲート絶縁膜１３を形成する。引き続きゲート絶縁膜１３上に多結晶シリコン層や金属層等を形成し、更にシリコン窒化膜等の絶縁膜１５を形成する。そしてこれらをフォトリソグラフィ技術とＲＩＥ等の異方性のエッチングを用いてパターニングして、ゲート電極１４及びハードマスク１５を形成する。更に、ゲート電極１４及びハードマスク１５の側壁に絶縁膜１６、１７を形成し、フォトリソグラフィ技術とＲＩＥ及びＣＤＥ（Chemical Dry Etching）を用いて、図示するような側壁絶縁膜１６、１７を形成する。前述の通り、絶縁膜１７のみが設けられても良い。
次に図６に示すように、ハードマスク１５及び側壁絶縁膜１６、１７をマスクに用いたＲＩＥ法等により、ＭＯＳトランジスタのソース及びドレイン形成予定領域のＳｉ層１１をエッチングする。この際、ソース及びドレイン形成予定領域のＳｉ層１１が全て除去されてＳｉＧｅ層１０が露出し、且つハードマスク１５が消失しない程度にエッチングが行われる。
次に、図６におけるエッチングで露出されたＳｉ層１１及びＳｉＧｅ層１０表面の酸化を行う。酸化は、ＳｉＧｅ層１０の酸化速度がＳｉ層１１の酸化速度よりも速い条件下で行われる。その条件の一例は、例えば温度７５０℃において、水蒸気とそれに５％の塩酸を含む雰囲気である。この条件によれば、ＳｉＧｅ層１０はＳｉ層１１の数十倍の早さで酸化される。その結果、図７に示すようにＳｉ層１１の表面にはＳｉＯ２膜１８が形成され、ＳｉＧｅ層１０の表面にはＳｉＧｅ酸化膜１９が形成される。
次に、沸酸系の薬液を用いたウェット処理を行うことで、図７の工程で形成された酸化膜１８、１９を剥離する。この際のウェット処理は、ハードマスク１５が薬液によって消失されない条件で行われる。換言すれば、図５で説明した工程においてハードマスク１５は、酸化膜１８、１９を剥離するために本工程で用いられる薬液に耐性を有する材料を用いて形成される。以上の結果、図８に示すように酸化膜１８、１９が除去されて、Ｓｉ層１１及びＳｉＧｅ層１０の表面が露出される。
その後はＳｉ層１１よりも格子定数が大きいｐ型のＳｉＧｅ層１２をエピタキシャル成長し、図１に示すようにＭＯＳトランジスタのソース及びドレインを形成することでチャネル領域に圧縮応力を加えることができる。なおＳｉＧｅ層はＳｉ及びＳｉＧｅ上にのみ成長するため、ゲート電極１４上には形成されない。以上の結果、図１に示すＭＯＳトランジスタが完成する。
上記のように、この発明の第１の実施形態に係る半導体装置及びその製造方法であると、下記（１）、（２）の効果が得られる。
（１）ｐチャネルＭＯＳトランジスタのチャネルに効果的に圧縮応力を印加し、ＭＯＳトランジスタの性能を向上出来る。
本実施形態に係る構成及び方法であると、ソース及びドレイン形成予定領域を、酸化とウェット処理を用いてリセスしている。そのため、ハードマスク１５の消失を防止しつつソース及びドレインを深く形成出来、チャネルに効果的に圧縮応力を印加出来る。本効果について以下詳細に説明する。
図９は従来の方法によりソース及びドレイン形成予定領域をリセスする際の様子を示す断面図である。図示するように、従来構成は、本願の図７に示す構造において、ＳｉＧｅ層１０をＳｉ層１１に置き換えた構成を有する。そして、ソース及びドレイン形成予定領域のＳｉ層１１のリセスはＲＩＥ法およびＣＤＥ法を用いたエッチングにより行われるのが通常である。すると、ソース及びドレインを深く形成しようとすれば、ＲＩＥを長時間行わなければならない。しかしＲＩＥを長時間行うと、ハードマスク１５もエッチングされ、ゲート電極１４の表面が露出する場合がある。ゲート電極１４の表面が露出すると、その後のＳｉＧｅ層１２のエピタキシャル成長時に、ＳｉＧｅ層１２がゲート電極１４上にも形成され、隣接するＭＯＳトランジスタ間でゲート電極１４がショートするという問題があった。従って、過度にＲＩＥを行うことが出来ず、ソース及びドレインの深さｄ１を深くすることが困難であった。
しかし本実施形態に係る方法であると、図６及び図７を用いて説明したように、ソース及びドレイン形成予定領域のリセスは次のように行われる。まずハードマスク１５をマスクに用いたＲＩＥによりＳｉＧｅ層１９が露出するまでエッチングを行う。次に酸化によりＳｉＧｅ層１９の表面を酸化する。その後、酸化によって形成された酸化膜をウェット処理により剥離する。酸化までを行った時点における断面図を図１０に示す。
本方法によれば、ＲＩＥによるエッチングは、薄いＳｉ層１１を除去出来る程度であれば良く、その深さｄ２は、図９で説明した方法においてＲＩＥでエッチングされる深さｄ１よりも圧倒的に浅くて良い。そしてその後は酸化と剥離によってリセスが行われるが、この工程ではエッチング技術を使用しないため、ゲート電極１４上のハードマスク１５が除去されるおそれがない。従って、酸化によってＳｉＧｅ１０層に形成される酸化膜１９は、ＳｉＧｅ層１０表面から十分に深く（深さｄ３）形成出来る。従って、図１１に示すように、ソース及びドレインのＳｉ層１１表面からの深さｄ４（＝ｄ２＋ｄ３）は、従来よりも大きくすることが出来る。図１１は本実施形態に係るＭＯＳトランジスタの断面図である。図示するように、ソース及びドレインの深さｄ４が大きいため、ＭＯＳトランジスタのチャネルとなるＳｉ層１１に対して、電流が流れる方向に対して平行な方向に圧縮応力を効果的に印加出来る。その結果、正孔の移動度を向上でき、ＭＯＳトランジスタの性能を向上できる。
また、上記方法によりハードマスク１５が消失することを防止できるため、ＳｉＧｅ層１２のエピタキシャル成長時に、隣接するＭＯＳトランジスタ間でゲートがショートすることを防止出来る。
なお、ＳｉＧｅ層１０及びＳｉ層１１の酸化工程は、ＳｉＧｅ層１０の酸化速度がＳｉ層１１よりも速くなる条件下で行われる。換言すれば、この条件を満たすことの可能な材料を用いて半導体層１０、１１が形成される。これにより、酸化膜１９をＳｉＧｅ層１０深くまで形成しつつ、Ｓｉ層１１が全て酸化されることを防止出来る。
更に本実施形態に係る構成であると、図１１に示すように、Ｓｉ層１１直下の領域にもソース及びドレイン領域１２が存在する。これは、ＳｉＧｅ層１０を酸化させる際に、酸化が横方向（距離ｌ１）にも進むためである。本構成であると、Ｓｉ層１１はこの領域におけるＳｉＧｅ層１２によっても圧縮応力を受けることが出来る。
（２）接合リークを抑制し、ＭＯＳトランジスタの性能を向上出来る。
ＭＯＳトランジスタにおいて、ソース及びドレインとウェル領域との間の接合に生じるリーク電流の原因の一つとして、両者の間の格子定数差に起因して発生するミスフィット転位がある。例えば図９に示す構成において、ソース及びドレインとなるＳｉＧｅ層のＧｅ濃度が２０％であるとすれば、格子のミスマッチは約０．８％である。従って、ミスフィット転位密度が高く、接合リークが大きな問題となる場合がある。
しかし本実施形態であると、ウェル領域（ＳｉＧｅ層１０）とソース及びドレイン領域（ＳｉＧｅ層１２）とは同一の材料で形成され、格子のミスマッチを小さくできる。従って、両者の界面における欠陥を低減出来、接合リークを低減出来る。
なお無歪みのＳｉ層１１の格子定数は、Ｇｅ濃度にかかわらずＳｉＧｅ層１２の格子定数よりも小さい。従って、ＳｉＧｅ層１２のＧｅ濃度ｙは特に限定されず、ＳｉＧｅ層１０の濃度ｘより高くても低くても良いし、等しくても良い。但し性能の観点からは、ｘ＜ｙとなることが、接合リークの観点からは、ミスマッチが最も小さくなるｘ＝ｙとすることが好ましい。
次にこの発明の第２の実施形態に係る半導体装置及びその製造方法について説明する。本実施形態は、上記第１の実施形態において、Ｓｉ層１１を歪みシリコンで形成したものである。図１２は本実施形態に係るＭＯＳトランジスタの断面図である。
図示するように、本実施形態に係るｐチャネルＭＯＳトランジスタは、上記第１の実施形態で説明した図１に示す構成において、ｎ型Ｓｉ層１１を、膜厚ｔ１が臨界膜厚ｔｃ未満であるｎ型Ｓｉ層２０に置き換えたものである（このようなＳｉ層を以下では歪みＳｉ層と呼ぶことがある）。またソース及びドレインとなるＳｉＧｅ層１２のＧｅ濃度ｙは、ＳｉＧｅ層１０のＧｅ濃度ｘよりも高くされている（ｘ＜ｙ）。本実施形態に係るＭＯＳトランジスタの製造方法は、第１の実施形態においてＳｉ層２０を臨界膜厚以下で形成する以外は全て同じであるので説明は省略する。
本実施形態に係る構成によっても、上記第１の実施形態と同様の効果（１）、（２）を得ることが出来る。なお本実施形態であると、Ｓｉ層２０は臨界膜厚未満であるので、ＳｉＧｅ層１０との接合により歪みを有しており、引っ張り応力を受ける。換言すれば、Ｓｉ層２０はＳｉＧｅ層１０とほぼ同じ格子定数を有している。ｐチャネルＭＯＳトランジスタの場合、正孔移動度をより向上させるためにチャネルに平行な一軸方向に圧縮応力を加える必要がある。そこで本実施形態では、ＳｉＧｅ層１２の格子定数をＳｉ層２０よりも大きくするために、ＳｉＧｅ層１２のＧｅ濃度ｙをＳｉＧｅ層１０のＧｅ濃度ｘよりも高くしている。これによりＳｉＧｅ層１２は、ＳｉＧｅ層１０から受ける引っ張り応力を超える大きさの圧縮応力をＳｉ層２０に対して印加することが出来る。
なお本実施形態に係る構成であると、ＳｉＧｅ層１０、１２は異なる格子定数となるので、第１の実施形態に比べてソース及びドレインの接合部における欠陥密度は上がる。しかし、組成が異なるだけで両者は同一材料で形成され、格子が不整合となる割合が減るので、従来に比較すると圧倒的に欠陥密度は低減される。
次にこの発明の第３の実施形態に係る半導体装置及びその製造方法について説明する。本実施形態は、上記第１、第２の実施形態をｎチャネルＭＯＳトランジスタに適用したものである。図１３は本実施形態に係るｎチャネルＭＯＳトランジスタの断面図である。
図示するように、ｐ型のＳｉ１−ｘＧｅｘ基板３０上にｐ型のＳｉ層３１が形成されている。Ｓｉ層３１の膜厚ｔ２は、Ｓｉ１−ｘＧｅｘ基板３０との格子整合によって生じる歪みが緩和しない臨界膜厚ｔｃ未満とされている。従って、Ｓｉ層３１は歪みシリコン層であり、ＳｉＧｅ層３０と等しい格子定数を有している。またＳｉ１−ｘＧｅｘ基板３０の表面内には、Ｓｉ層３１をはさんで対向するようにして、ｎ型のＳｉ１−ｚＧｅｚ（但しｘ＞ｚ）層３２が形成されている。Ｓｉ１−ｚＧｅｚ層３２の一部は、ＭＯＳトランジスタのそれぞれソース及びドレインとして機能する。なお以下では、Ｇｅの組成比を問題にしない場合、Ｓｉ１−ｘＧｅｘ及びＳｉ１−ｚＧｅｚを単にＳｉＧｅと呼ぶことがある。ＳｉＧｅ層３２は、その底部がＳｉ層３１よりも深くなるよう形成される。またＳｉＧｅ層３２の一部はＳｉ層３１直下の領域にも形成される。すなわち図１３に示すように、Ｓｉ層３１の端部から長さｌ２だけ、ＳｉＧｅ層３２が食い込むような形状となっている。Ｓｉ層３１上には、ゲート絶縁膜１３を介在してゲート電極１４及び絶縁膜１５が形成される。ゲート電極１４の側面には、絶縁膜１６が形成され更にサイドウォール絶縁膜１７が形成されている。勿論、絶縁膜１７のみが設けられても良い。
すなわち、本実施形態に係る構成は、上記第２の実施形態において、ＳｉＧｅ層１０及びＳｉ層１１をｎ型からｐ型に変更し、ＳｉＧｅ層１２をｐ型からｎ型に変更し且つＧｅ濃度を変更したものである。従って、本実施形態に係る製造方法も上記第１、第２の実施形態で説明した通りであるので、その説明は省略する。
本実施形態に係る構成であると、上記第１の実施形態で説明した効果（２）に加えて下記（３）の効果が得られる。
（３）ｎチャネルＭＯＳトランジスタのチャネルに効果的に引っ張り応力を印加し、ＭＯＳトランジスタの性能を向上出来る。
本効果は、上記第１の実施形態で説明した（１）とほぼ同様の効果である。すなわち、ＲＩＥだけでなく酸化と剥離によってソース及びドレイン形成予定領域のリセスを行っている。従って、図１４の断面図に示すようにソース及びドレインの深さｄ５を大きく出来、チャネルが形成されるＳｉ層３１に対して効果的に応力を印加出来る。
なお、ｐチャネルＭＯＳトランジスタと異なり、ｎチャネルＭＯＳトランジスタの場合にはチャネルに平行な方向に引っ張り応力を印加することでＭＯＳトランジスタの特性を向上出来る。従って、ＳｉＧｅ層３２の格子定数は、Ｓｉ層３１の格子定数よりも小さくされる必要がある。しかし、シリコンの格子定数はゲルマニウムの格子定数よりも小さい。従って無歪みのＳｉ層とＳｉＧｅ層とを接触させると、Ｓｉ層には圧縮応力が印加される。そこで本実施形態では、Ｓｉ層３１の膜厚を臨界膜厚ｔｃ未満とすることで歪みを与え、Ｓｉ層３１の格子定数をＳｉＧｅ層３０と同じとしている。その上で、ＳｉＧｅ層３２のＧｅ濃度ｚをＳｉＧｅ層３０のＧｅ濃度ｘよりも低くしている（ｘ＞ｚ）。その結果、ＳｉＧｅ層３２の格子定数はＳｉ層３１の格子定数よりも小さくなり、Ｓｉ層３１に対して引っ張り応力を印加出来る。
更に第１の実施形態と同様に、図１４に示すようにＳｉ層３１直下におけるソース及びドレイン３２からもＳｉ層３１に対して引っ張り応力を印加出来る。
なお、Ｓｉ層３１はＳｉＧｅ層３０からも引っ張り応力を印加されている。従って、ＳｉＧｅ層３０から受ける引っ張り応力を打ち消す大きさの圧縮応力を与えない範囲において、Ｇｅの組成比はｘ＜ｚとすることもあり得る。
次にこの発明の第４の実施形態に係る半導体装置及びその製造方法について説明する。本実施形態は、上記第１の実施形態で説明したｐチャネルＭＯＳトランジスタ及び第３の実施形態で説明したｎチャネルＭＯＳトランジスタを同一基板上に形成したものである。図１５は本実施形態に係る半導体装置の断面図である。
図示するように、Ｓｉ１−ｘＧｅｘ基板４０の表面領域内にはｎ型ウェル領域１０及びｐ型ウェル領域３０が形成されている。ＳｉＧｅ基板４０はｎ型とｐ型のいずれでも良い。ｎ型ウェル領域１０及びｐ型ウェル領域３０は、ＳｉＧｅ基板４０の表面領域内に形成された素子分離領域４１によって電気的に分離されている。そして、ｎ型ウェル領域１０及びｐ型ウェル領域３０上に、ｐチャネルＭＯＳトランジスタ４２及びｎチャネルＭＯＳトランジスタ４３がそれぞれ設けられている。ｐチャネルＭＯＳトランジスタ４２及びｎチャネルＭＯＳトランジスタ４３の構成は、それぞれ上記第１、第３の実施形態で説明したとおりである。すなわち、ｐチャネルＭＯＳトランジスタ４２においてチャネルが形成されるｎ型Ｓｉ層１１の膜厚ｔ１は臨界膜厚ｔｃ以上である。従って、Ｓｉ層１１は無歪みのシリコン層である。他方、ｎチャネルＭＯＳトランジスタ４３においてチャネルが形成されるｐ型Ｓｉ層３１の膜厚ｔ２は臨界膜厚ｔｃ未満である。従ってＳｉ層３１は歪みシリコン層であり、その格子定数はＳｉＧｅ基板４０と等しい。すなわち、ｔ１＞ｔ２である。また、ｐ型ＳｉＧｅ層１２におけるＧｅ濃度ｙは、ＳｉＧｅ基板４０のＧｅ濃度ｘより高くても低くても良いし、同一であっても良い。他方、ｎ型ＳｉＧｅ層３２におけるＧｅ濃度ｚは、ＳｉＧｅ基板４０のＧｅ濃度ｘよりも低い。
次に、上記構成の半導体装置の製造方法について図１６乃至図１９を用いて説明する。図１６乃至図１９は、本実施形態に係る半導体装置の製造工程を順次示す断面図である。まず図１６に示すように、ＳｉＧｅ基板４０の表面領域内にイオン注入等によりｎ型不純物及びｐ型不純物を導入して、ｎ型ウェル領域１０及びｐ型ウェル領域３０を形成する。そしてｎ型ウェル領域１０とｐ型ウェル領域３０とを電気的に分離するように、素子分離領域４１をＳＴＩ（Shallow Trench Isolation）技術等を用いて形成する。そして、ウェル領域１０、３０上にそれぞれ、膜厚ｔ１（≧ｔｃ）のｎ型Ｓｉ層１１及び膜厚ｔ２（＜ｔｃ）のｐ型Ｓｉ層３１をＣＶＤ法等によりエピタキシャル成長する。引き続き第１の実施形態で説明した方法により、Ｓｉ層１１、３１上に、ゲート絶縁膜１３を介在してゲート電極１４及びハードマスク１５を形成し、更にゲート電極１４側壁に絶縁膜１６、１７を形成する。絶縁膜１６が設けられない場合であっても良い。
次に図１７に示すように、ハードマスク１５及び側壁絶縁膜１６、１７をマスクに用いたＲＩＥ法等により、ＭＯＳトランジスタ４２、４３のソース及びドレイン形成予定領域のＳｉ層１１、３１をエッチングする。この際、ソース及びドレイン形成予定領域のＳｉ層１１、３１が全て除去されてＳｉＧｅ層１０、３０が露出し、且つハードマスク１５が消失しない程度にエッチングが行われる。なおＳｉ層１１、３１のエッチングは同時に行っても良いし、別々の工程によって行っても良い。
次に第１の実施形態で説明した方法により、図１７におけるエッチングで露出されたＳｉ層１１、３１及びＳｉＧｅ層１０、３０表面の酸化を行う。その結果図１８に示すように、Ｓｉ層１１、３１の表面にはＳｉＯ２膜１８、３８が形成され、ＳｉＧｅ層１０、３０の表面にはＳｉＧｅ酸化膜１９、３９が形成される。
次に第１の実施形態で説明した方法により、沸酸系の薬液を用いたウェット処理を行うことで、図１８の工程で形成された酸化膜１８、１９、３８、３９を剥離する。酸化膜１８、１９の酸化及び剥離工程と酸化膜３８、３９の酸化及び剥離工程は同時に行っても良いし、別々の工程で行っても良い。その結果、Ｓｉ層１１、３１及びＳｉＧｅ層１０、３０の表面が露出される。
その後は、ｐチャネルＭＯＳトランジスタ４２形成予定領域にｐ型のＳｉＧｅ層１２をエピタキシャル成長し、ｎチャネルＭＯＳトランジスタ４３形成予定領域にｎ型のＳｉＧｅ層３２をエピタキシャル成長させる。以上の結果、図１５に示すｐチャネルＭＯＳトランジスタ４２及びｎチャネルＭＯＳトランジスタ４３が完成する。
上記のように、本実施形態に係る構成及び製造方法であると、同一半導体基板上に形成したｎチャネルＭＯＳトランジスタ及びｐチャネルＭＯＳトランジスタにおいて、上記第１、第３の実施形態で説明した効果（１）乃至（３）が得られる。なお本実施形態ではｐチャネルＭＯＳトランジスタ４２においてチャネルが形成されるＳｉ層１１が無歪みのシリコン層である場合について説明したが、図２０に示すように歪みシリコンで形成しても良い。図２０はｐチャネルＭＯＳトランジスタ４２及びｎチャネルＭＯＳトランジスタ４３の断面図である。図示するように、図１５で説明した構成においてＳｉ層１１は、臨界膜厚ｔｃ未満である歪みＳｉ層２０に置き換えられている。この場合には、ｔ１＝ｔ２とすることが可能であり、Ｓｉ層２０をＳｉ層３１と同一工程により形成することが出来る。
次にこの発明の第５の実施形態に係る半導体装置及びその製造方法について説明する。本実施形態は、上記第１乃至第４の実施形態において、半導体基板上に複数のＭＯＳトランジスタをその配置密度が異なるように形成した構成に関するものである。図２１は本実施形態に係る半導体装置の断面図である。
図示するように、ｎ型ＳｉＧｅ層１０上に、第１または第２の実施形態で説明した構成を有する複数のｐチャネルＭＯＳトランジスタ４２が形成されている。複数のＭＯＳトランジスタ４２は、図２１の紙面において左側ほど密に配置され、右側ほど疎に配置されている。勿論、ｐチャネルＭＯＳトランジスタ４２の代わりに、第３の実施形態で説明したｎチャネルＭＯＳトランジスタ４３を形成しても良い。本構成の製造方法は、上記第１の実施形態で説明した通りであるが、Ｓｉ層１１やゲート電極１４の形成工程、ＳｉＧｅ層１２のエピタキシャル成長工程、酸化膜の剥離工程、並びにＳｉ層１１及びＳｉＧｅ層１０のＲＩＥ工程は、複数のＭＯＳトランジスタについて同時に行うことが出来る。
本実施形態に係る半導体装置であると、上記第１乃至第３の実施形態で説明した効果（１）乃至（３）に加えて、下記（４）の効果が得られる。
（４）ＭＯＳトランジスタの特性バラツキを抑制し、半導体装置の性能を向上出来る。
一般的に、半導体等をエッチングする際、エッチングの結果得られる形状はエッチングすべきパターン形状に依存する。例えばエッチングパターンに疎密がある場合、密な領域ではエッチング深さが浅く、疎な領域では深くなる。従って、図２１に示す構成を有する半導体装置において、ソース及びドレイン形成予定領域のリセスをＲＩＥで行うと、密な領域ほどソース及びドレインが浅く、疎な領域ほど深くなり、ＭＯＳトランジスタ間で特性がばらつく。
しかし本実施形態であると、上記第１の実施形態で説明したように、Ｓｉ層１１が除去される程度のＲＩＥと酸化及び剥離とによって、ソース及びドレイン形成予定領域をリセスしている。従って図２２のＲＩＥ時の断面図に示すように、ＲＩＥ工程におけるエッチング深さは従来に比べて浅くて良い。なぜなら、少なくともＳｉ層１１さえ除去されれば良いからである。エッチング深さが浅い場合には、疎密によるエッチング深さのバラツキは小さく済む。またその後の酸化工程における酸化の進行速度は疎密に殆ど影響を受けない。従って、ＭＯＳトランジスタが疎密に配置されている場合であっても、ソース及びドレイン１２の深さをほぼ等しくすることが出来、ＭＯＳトランジスタの性能バラツキの発生を抑制出来る。
上記のように、この発明の第１乃至第５の実施形態に係る半導体装置及びその製造方法によれば、ソース及びドレインをＳｉＧｅのエピタキシャル成長により形成するＭＯＳトランジスタにおいて、基板（またはウェル）と、チャネルが形成される領域を含む表面領域とを、互いに酸化速度の異なる材料を用いて形成している。そして、ソース及びドレイン形成予定領域のリセス工程を、まず表面領域を異方性のエッチングにより除去して基板を露出させ、その基板を酸化させた後、この酸化によって形成された酸化膜をウェット処理で剥離することによって行っている。従って、ソース及びドレインの深さを大きくすることが出来、ＭＯＳトランジスタの性能を向上出来る。また、ゲート電極上のマスク材が過度のエッチングに晒されることを抑制出来るので、隣接するＭＯＳトランジスタ間でゲートがショートすることを防止出来る。
なお、上記第１乃至第５の実施形態では、基板並びにソース及びドレインの材料としてＳｉＧｅを用い、チャネルを含む表面領域の材料としてＳｉを用いる場合を例に説明した。しかし、基板と表面領域との酸化速度、並びに表面領域に印加する応力の種類の条件さえ満たされれば、上記材料に限定されるものではない。例えば図２３乃至図２５に示す材料を使用出来る。
図２３はｐチャネルＭＯＳトランジスタの断面図である。図示するように、第２の実施形態で説明した図１２に示す構成において、ＳｉＧｅ層１０の代わりにＳｉＣ層５０を用いている。この場合、ＳｉＧｅ層１２の代わりにＳｉ層５２を使用することも出来る。本構成であると、基板５０にＳｉよりも格子定数の小さいＳｉＣを用いている。従って、歪みシリコンを用いたＳｉ層２０の格子定数はＳｉよりも小さい。そのため、ソース及びドレインにＳｉＧｅ及びＳｉを用いることでＳｉ層２０に圧縮応力を印加出来る。
図２４もｐチャネルＭＯＳトランジスタの断面図である。図示するように、第１の実施形態で説明した図１に示す構成において、ＳｉＧｅ層１０の代わりにＳｉＣ層５０を用いても良い。
図２５はｎチャネルＭＯＳトランジスタの断面図である。図示するように、第３の実施形態で説明した図１３に示す構成において、ＳｉＧｅ層３０の代わりにＳｉＣ層６０を用い、Ｓｉ層３１の代わりに歪みの無い（ＳｉＣとの格子整合により生じる応力が緩和しない膜厚値、すなわち臨界膜厚以上の）Ｓｉ層６１を用い、ＳｉＧｅ層３２の代わりにＳｉＣ層６２を用いている。本構成であると、Ｓｉよりも格子定数の小さいＳｉＣ層６２により、Ｓｉ層６１に引っ張り応力を印加出来る。
また上記ＳｉＣだけでなく、ＧａＡｓを材料に用いることも可能であるし、ＧａＡｓにＩｎやＡｌ等が含まれる三元、四元化合物半導体を用いても良い。また、基板となるＳｉＧｅ層１０、３０は、例えばシリコン基板上に形成された絶縁膜上に形成されても良い（ＳＧＯＩ構造）でも良いし、バルクＳｉＧｅ基板であっても良い。
なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。
この発明の第１の実施形態に係るＭＯＳトランジスタの断面図。 この発明の第１の実施形態に係るＭＯＳトランジスタの第１の製造工程の断面図。 ＳｉＧｅ層と歪みＳｉ層との接合部の原子配列を示す模式図。 Ｇｅ濃度及びＳｉＧｅの格子定数と、ＳｉＧｅ上のＳｉの臨界膜厚との関係を示すグラフ。 この発明の第１の実施形態に係るＭＯＳトランジスタの第２の製造工程の断面図。 この発明の第１の実施形態に係るＭＯＳトランジスタの第３の製造工程の断面図。 この発明の第１の実施形態に係るＭＯＳトランジスタの第４の製造工程の断面図。 この発明の第１の実施形態に係るＭＯＳトランジスタの第５の製造工程の断面図。 従来のＭＯＳトランジスタの製造工程の一部を示す断面図。 本実施形態の第１の実施形態に係るＭＯＳトランジスタの製造工程の一部を示す断面図。 この発明の第１の実施形態に係るＭＯＳトランジスタの断面図。 この発明の第２の実施形態に係るＭＯＳトランジスタの断面図。 この発明の第３の実施形態に係るＭＯＳトランジスタの断面図。 この発明の第３の実施形態に係るＭＯＳトランジスタの断面図。 この発明の第４の実施形態に係る半導体装置の断面図。 この発明の第４の実施形態に係る半導体装置の第１の製造工程の断面図。 この発明の第４の実施形態に係る半導体装置の第２の製造工程の断面図。 この発明の第４の実施形態に係る半導体装置の第３の製造工程の断面図。 この発明の第４の実施形態に係る半導体装置の第４の製造工程の断面図。 この発明の第４の実施形態の変形例に係る半導体装置の断面図。 この発明の第５の実施形態に係る半導体装置の断面図。 この発明の第５の実施形態に係る半導体装置の製造工程の一部を示す断面図。 この発明の第１乃至第５の実施形態の第１変形例を示す断面図。 この発明の第１乃至第５の実施形態の第２変形例を示す断面図。 この発明の第１乃至第５の実施形態の第３変形例を示す断面図。
符号の説明
１０、１２、３０、３２、４０…ＳｉＧｅ層、１１、６１…無歪みＳｉ層、１３…ゲート絶縁膜、１４…ゲート電極、１５…ハードマスク、１６、１７…絶縁膜、１８…シリコン酸化膜、１９…ＳｉＧｅ酸化膜、２０、３１…歪みＳｉ層、４１、４２…ＭＯＳトランジスタ、４１…素子分離領域、５０、６０、６２…ＳｉＣ層

Claims (5)

  1. 第１半導体層上に設けられ、前記第１半導体層よりも酸化速度の遅いｎ型の第２半導体層と、
    前記第２半導体層内に互いに離隔して設けられ、前記第２半導体層表面から前記第１半導体層内部に達する深さを有するｐ型の第３半導体層と、
    隣接する前記第３半導体層間の前記第２半導体層上にゲート絶縁膜を介在して設けられたゲート電極と
    を具備し、前記第２半導体層の格子定数は前記第３半導体層の格子定数よりも小さい
    ことを特徴とする半導体装置。
  2. 第１半導体層上に設けられ、前記第１半導体層よりも酸化速度の遅いｐ型の第２半導体層と、
    前記第２半導体層内に互いに離隔して設けられ、前記第２半導体層表面から前記第１半導体層内部に達する深さを有するｎ型の第３半導体層と、
    隣接する前記第３半導体層間の前記第２半導体層上にゲート絶縁膜を介在して設けられたゲート電極と
    を具備し、前記第２半導体層の格子定数は前記第３半導体層の格子定数よりも大きい
    ことを特徴とする半導体装置。
  3. ｎ型領域とｐ型領域とを有する第１半導体層と、
    前記第１半導体層の前記ｎ型領域上に設けられ、前記第１半導体層よりも酸化速度の遅いｎ型の第２半導体層と、
    前記第２半導体層内に互いに離隔して設けられ、前記第２半導体層表面から前記第１半導体層内部に達する深さを有するｐ型の第３半導体層と、
    隣接する前記第３半導体層間の前記第２半導体層上に第１ゲート絶縁膜を介在して設けられた第１ゲート電極と、
    前記第１半導体層の前記ｐ型領域上に設けられ、前記第１半導体層よりも酸化速度の遅いｐ型の第４半導体層と、
    前記第４半導体層内に互いに離隔して設けられ、前記第４半導体層表面から前記第１半導体層内部に達する深さを有するｎ型の第５半導体層と、
    隣接する前記第５半導体層間の前記第４半導体層上に第２ゲート絶縁膜を介在して設けられた第２ゲート電極と
    を具備し、前記第１、第３、第５半導体層は、前記第２、第４半導体層と異なる同一の材料を用いて形成され、
    前記第４半導体層の膜厚は、前記第１半導体層との格子整合によって生じる歪みが緩和しない臨界膜厚未満であり、
    前記第２半導体層の格子定数は前記第３半導体層の格子定数よりも小さく、
    前記第１半導体層の格子定数は前記第５半導体層の格子定数よりも大きい
    ことを特徴とする半導体装置。
  4. 第１半導体層上に設けられた第１導電型の第２半導体層上に、ゲート絶縁膜を介在してゲート電極を形成する工程と、
    前記ゲート電極上にマスク材を形成する工程と、
    前記マスク材をマスクに用いて前記第２半導体層をエッチングし、前記第１半導体層を露出させる工程と、
    酸化速度が前記第２半導体層よりも速い条件下で前記第１半導体層の表面を酸化させる工程と、
    ウェット処理により前記第１、第２半導体層表面の酸化膜を除去する工程と、
    前記第１、第２半導体層表面に第３半導体層をエピタキシャル成長させる工程と
    を具備することを特徴とする半導体装置の製造方法。
  5. 前記第１導電型はｎ型であり、
    前記第２半導体層は、前記第１半導体層との格子整合によって生じる歪みが緩和しない臨界膜厚未満であり、
    前記第３半導体層の格子定数は、前記第１半導体の格子定数よりも大きい
    ことを特徴とする請求項４記載の半導体装置の製造方法。
JP2006001812A 2006-01-06 2006-01-06 半導体装置及びその製造方法 Expired - Fee Related JP4410195B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2006001812A JP4410195B2 (ja) 2006-01-06 2006-01-06 半導体装置及びその製造方法
US11/619,799 US7816739B2 (en) 2006-01-06 2007-01-04 Semiconductor device using SiGe for substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006001812A JP4410195B2 (ja) 2006-01-06 2006-01-06 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2007184427A true JP2007184427A (ja) 2007-07-19
JP4410195B2 JP4410195B2 (ja) 2010-02-03

Family

ID=38262380

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006001812A Expired - Fee Related JP4410195B2 (ja) 2006-01-06 2006-01-06 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US7816739B2 (ja)
JP (1) JP4410195B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171337A (ja) * 2009-01-26 2010-08-05 Toshiba Corp 電界効果トランジスタ
JP2010533963A (ja) * 2007-07-17 2010-10-28 シャープ株式会社 コア−シェル−シェル・ナノワイヤトランジスタ、およびその製造方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5165954B2 (ja) 2007-07-27 2013-03-21 セイコーインスツル株式会社 半導体装置
JP2009099702A (ja) * 2007-10-16 2009-05-07 Toshiba Corp 半導体装置及びその製造方法
DE102008045034B4 (de) 2008-08-29 2012-04-05 Advanced Micro Devices, Inc. Durchlassstromeinstellung für Transistoren, die im gleichen aktiven Gebiet hergestellt sind, durch lokales Vorsehen eines eingebetteten verformungsinduzierenden Halbleitermaterials in dem aktiven Gebiet
WO2010022971A1 (en) * 2008-08-29 2010-03-04 Advanced Micro Devices, Inc. Drive current adjustment for transistors formed in the same active region by locally providing embedded strain inducing semiconductor material in the active region
DE102008049733B3 (de) * 2008-09-30 2010-06-17 Advanced Micro Devices, Inc., Sunnyvale Transistor mit eingebettetem Si/Ge-Material mit geringerem Abstand zum Kanalgebiet und Verfahren zur Herstellung des Transistors
US8367485B2 (en) * 2009-09-01 2013-02-05 International Business Machines Corporation Embedded silicon germanium n-type filed effect transistor for reduced floating body effect
US20130193483A1 (en) * 2012-01-27 2013-08-01 International Business Machines Corporation Mosfet Structures Having Compressively Strained Silicon Channel
US8674447B2 (en) 2012-04-27 2014-03-18 International Business Machines Corporation Transistor with improved sigma-shaped embedded stressor and method of formation
CN103779223B (zh) * 2012-10-23 2016-07-06 中国科学院微电子研究所 Mosfet的制造方法
KR102069275B1 (ko) * 2013-06-07 2020-01-22 삼성전자주식회사 변형된 채널층을 갖는 반도체 소자 및 그 제조 방법
US9425257B2 (en) * 2013-11-20 2016-08-23 Taiwan Semiconductor Manufacturing Company Limited Non-planar SiGe channel PFET
CN105304481A (zh) * 2014-06-10 2016-02-03 联华电子股份有限公司 半导体元件及其制作方法
TWI780167B (zh) * 2018-06-26 2022-10-11 晶元光電股份有限公司 半導體基底以及半導體元件
CN114121613B (zh) * 2022-01-27 2022-04-22 广东省大湾区集成电路与系统应用研究院 一种改善fdsoi外延生长的薄膜工艺优化方法

Family Cites Families (98)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2230589A (en) * 1938-06-13 1941-02-04 Lawrence F Baash Casing suspension head
US2407010A (en) * 1945-08-08 1946-09-03 Lester C Hudson Adapter head for wells
US2472466A (en) * 1947-11-10 1949-06-07 Shaffer Tool Works Landing head for plural casings and oil tubings
US2647727A (en) * 1951-04-20 1953-08-04 Edwards Frances Robertha Pipe releasing means
US2675082A (en) * 1951-12-28 1954-04-13 John A Hall Method for cementing oil and gas wells
US2849213A (en) * 1953-11-12 1958-08-26 George E Failing Company Apparatus for circulating drilling fluid in rotary drilling
US2919709A (en) * 1955-10-10 1960-01-05 Halliburton Oil Well Cementing Fluid flow control device
US3051246A (en) * 1959-04-13 1962-08-28 Baker Oil Tools Inc Automatic fluid fill apparatus for subsurface conduit strings
US3193010A (en) * 1963-07-10 1965-07-06 Exxon Production Research Co Cementing multiple pipe strings in well bores
US3277962A (en) * 1963-11-29 1966-10-11 Pan American Petroleum Corp Gravel packing method
US3871486A (en) * 1973-08-29 1975-03-18 Bakerdrill Inc Continuous coring system and apparatus
US3951208A (en) * 1975-03-19 1976-04-20 Delano Charles G Technique for cementing well bore casing
US3948322A (en) * 1975-04-23 1976-04-06 Halliburton Company Multiple stage cementing tool with inflation packer and methods of use
USRE31190E (en) * 1976-02-02 1983-03-29 Halliburton Company Oil well cementing process
US4105069A (en) * 1977-06-09 1978-08-08 Halliburton Company Gravel pack liner assembly and selective opening sleeve positioner assembly for use therewith
US4271916A (en) * 1979-05-04 1981-06-09 Paul Williams System for adapting top head drilling rigs for reverse circulation drilling
GB2063962B (en) * 1979-12-03 1983-06-02 Shell Int Research Method of cementing wells
US4571356A (en) * 1980-06-17 1986-02-18 Reichhold Chemicals, Incorporated Water soluble one-component polymeric resin binder system for fiberglass mats
US4531583A (en) * 1981-07-10 1985-07-30 Halliburton Company Cement placement methods
US4469174A (en) * 1983-02-14 1984-09-04 Halliburton Company Combination cementing shoe and basket
US4548271A (en) * 1983-10-07 1985-10-22 Exxon Production Research Co. Oscillatory flow method for improved well cementing
US4555269A (en) * 1984-03-23 1985-11-26 Halliburton Company Hydrolytically stable polymers for use in oil field cementing methods and compositions
US4519452A (en) * 1984-05-31 1985-05-28 Exxon Production Research Co. Method of drilling and cementing a well using a drilling fluid convertible in place into a settable cement slurry
US4961465A (en) * 1988-10-11 1990-10-09 Halliburton Company Casing packer shoe
US5143069A (en) * 1989-04-24 1992-09-01 Orthosonics, Inc. Diagnostic method of monitoring skeletal defect by in vivo acoustic measurement of mechanical strength using correlation and spectral analysis
US5024273A (en) * 1989-09-29 1991-06-18 Davis-Lynch, Inc. Cementing apparatus and method
US5117910A (en) * 1990-12-07 1992-06-02 Halliburton Company Packer for use in, and method of, cementing a tubing string in a well without drillout
US5133409A (en) * 1990-12-12 1992-07-28 Halliburton Company Foamed well cementing compositions and methods
US5147565A (en) * 1990-12-12 1992-09-15 Halliburton Company Foamed well cementing compositions and methods
US5125455A (en) * 1991-01-08 1992-06-30 Halliburton Services Primary cementing
US5297634A (en) * 1991-08-16 1994-03-29 Baker Hughes Incorporated Method and apparatus for reducing wellbore-fluid pressure differential forces on a settable wellbore tool in a flowing well
US5213161A (en) * 1992-02-19 1993-05-25 Halliburton Company Well cementing method using acid removable low density well cement compositions
US5353331A (en) * 1992-03-05 1994-10-04 Bell Atlantic Network Services, Inc. Personal communications service using wireline/wireless integration
US5318118A (en) * 1992-03-09 1994-06-07 Halliburton Company Cup type casing packer cementing shoe
US5323858A (en) * 1992-11-18 1994-06-28 Atlantic Richfield Company Case cementing method and system
US5361842A (en) * 1993-05-27 1994-11-08 Shell Oil Company Drilling and cementing with blast furnace slag/silicate fluid
US5484019A (en) * 1994-11-21 1996-01-16 Halliburton Company Method for cementing in a formation subject to water influx
US5507345A (en) * 1994-11-23 1996-04-16 Chevron U.S.A. Inc. Methods for sub-surface fluid shut-off
US5803168A (en) * 1995-07-07 1998-09-08 Halliburton Company Tubing injector apparatus with tubing guide strips
US5577865A (en) * 1995-07-28 1996-11-26 Halliburton Company Placement of a substantially non-flowable cementitious material in an underground space
US5641021A (en) * 1995-11-15 1997-06-24 Halliburton Energy Services Well casing fill apparatus and method
US5671809A (en) * 1996-01-25 1997-09-30 Texaco Inc. Method to achieve low cost zonal isolation in an open hole completion
US5571281A (en) * 1996-02-09 1996-11-05 Allen; Thomas E. Automatic cement mixing and density simulator and control system and equipment for oil well cementing
US6204214B1 (en) * 1996-03-18 2001-03-20 University Of Chicago Pumpable/injectable phosphate-bonded ceramics
US5647434A (en) * 1996-03-21 1997-07-15 Halliburton Company Floating apparatus for well casing
US5718292A (en) * 1996-07-15 1998-02-17 Halliburton Company Inflation packer method and apparatus
US5762139A (en) * 1996-11-05 1998-06-09 Halliburton Company Subsurface release cementing plug apparatus and methods
US5738171A (en) * 1997-01-09 1998-04-14 Halliburton Company Well cementing inflation packer tools and methods
US6258757B1 (en) * 1997-03-14 2001-07-10 Halliburton Energy Services, Inc. Water based compositions for sealing subterranean zones and methods
US6060434A (en) * 1997-03-14 2000-05-09 Halliburton Energy Services, Inc. Oil based compositions for sealing subterranean zones and methods
US5913364A (en) * 1997-03-14 1999-06-22 Halliburton Energy Services, Inc. Methods of sealing subterranean zones
US5890538A (en) * 1997-04-14 1999-04-06 Amoco Corporation Reverse circulation float equipment tool and process
US5749418A (en) * 1997-04-14 1998-05-12 Halliburton Energy Services, Inc. Cementitious compositions and methods for use in subterranean wells
US5968255A (en) * 1997-04-14 1999-10-19 Halliburton Energy Services, Inc. Universal well cement additives and methods
US5897699A (en) * 1997-07-23 1999-04-27 Halliburton Energy Services, Inc. Foamed well cement compositions, additives and methods
US5900053A (en) * 1997-08-15 1999-05-04 Halliburton Energy Services, Inc. Light weight high temperature well cement compositions and methods
US5873413A (en) * 1997-08-18 1999-02-23 Halliburton Energy Services, Inc. Methods of modifying subterranean strata properties
US6481494B1 (en) * 1997-10-16 2002-11-19 Halliburton Energy Services, Inc. Method and apparatus for frac/gravel packs
US6098710A (en) * 1997-10-29 2000-08-08 Schlumberger Technology Corporation Method and apparatus for cementing a well
US6196311B1 (en) * 1998-10-20 2001-03-06 Halliburton Energy Services, Inc. Universal cementing plug
EP1169548B1 (en) * 1999-04-09 2004-09-01 Shell Internationale Researchmaatschappij B.V. Method for annular sealing
US6063738A (en) * 1999-04-19 2000-05-16 Halliburton Energy Services, Inc. Foamed well cement slurries, additives and methods
KR100441147B1 (ko) * 1999-05-14 2004-07-19 가부시키가이샤 히다치 고쿠사이 덴키 이동체 통신 시스템
US6371207B1 (en) * 1999-06-10 2002-04-16 M-I L.L.C. Method and apparatus for displacing drilling fluids with completion and workover fluids, and for cleaning tubular members
US6244342B1 (en) * 1999-09-01 2001-06-12 Halliburton Energy Services, Inc. Reverse-cementing method and apparatus
US6138759A (en) * 1999-12-16 2000-10-31 Halliburton Energy Services, Inc. Settable spotting fluid compositions and methods
US6390200B1 (en) * 2000-02-04 2002-05-21 Allamon Interest Drop ball sub and system of use
US6401824B1 (en) * 2000-03-13 2002-06-11 Davis-Lynch, Inc. Well completion convertible float shoe/collar
US6454001B1 (en) * 2000-05-12 2002-09-24 Halliburton Energy Services, Inc. Method and apparatus for plugging wells
US6457524B1 (en) * 2000-09-15 2002-10-01 Halliburton Energy Services, Inc. Well cementing compositions and methods
US6367550B1 (en) * 2000-10-25 2002-04-09 Halliburton Energy Service, Inc. Foamed well cement slurries, additives and methods
US6491421B2 (en) * 2000-11-29 2002-12-10 Schlumberger Technology Corporation Fluid mixing system
JP2002237590A (ja) 2001-02-09 2002-08-23 Univ Tohoku Ｍｏｓ型電界効果トランジスタ
US6593641B1 (en) 2001-03-02 2003-07-15 Amberwave Systems Corporation Relaxed silicon germanium platform for high speed CMOS electronics and high speed analog circuits
FI20010699A0 (fi) * 2001-04-04 2001-04-04 Jorma Jaervelae Menetelmä poraukseen ja porauslaitteisto
US6725935B2 (en) * 2001-04-17 2004-04-27 Halliburton Energy Services, Inc. PDF valve
US20030029611A1 (en) * 2001-08-10 2003-02-13 Owens Steven C. System and method for actuating a subterranean valve to terminate a reverse cementing operation
US6732797B1 (en) * 2001-08-13 2004-05-11 Larry T. Watters Method of forming a cementitious plug in a well
US6621131B2 (en) 2001-11-01 2003-09-16 Intel Corporation Semiconductor transistor having a stressed channel
US6802373B2 (en) * 2002-04-10 2004-10-12 Bj Services Company Apparatus and method of detecting interfaces between well fluids
US6622798B1 (en) * 2002-05-08 2003-09-23 Halliburton Energy Services, Inc. Method and apparatus for maintaining a fluid column in a wellbore annulus
US6808024B2 (en) * 2002-05-20 2004-10-26 Halliburton Energy Services, Inc. Downhole seal assembly and method for use of same
AU2003260210A1 (en) * 2002-08-21 2004-03-11 Presssol Ltd. Reverse circulation directional and horizontal drilling using concentric coil tubing
US6802374B2 (en) * 2002-10-30 2004-10-12 Schlumberger Technology Corporation Reverse cementing float shoe
US6883605B2 (en) * 2002-11-27 2005-04-26 Offshore Energy Services, Inc. Wellbore cleanout tool and method
JP2004200335A (ja) 2002-12-18 2004-07-15 Toshiba Corp 絶縁ゲート型電界効果トランジスタを含む半導体装置及びその製造方法
US6920929B2 (en) * 2003-03-12 2005-07-26 Halliburton Energy Services, Inc. Reverse circulation cementing system and method
US20040213846A1 (en) * 2003-04-23 2004-10-28 Greenblatt Gary David Polymer-clay nanocomposite for extended release of active ingredient
US7237623B2 (en) * 2003-09-19 2007-07-03 Weatherford/Lamb, Inc. Method for pressurized mud cap and reverse circulation drilling from a floating drilling rig using a sealed marine riser
JP2005142431A (ja) * 2003-11-07 2005-06-02 Toshiba Corp 半導体装置およびその製造方法
US7252147B2 (en) * 2004-07-22 2007-08-07 Halliburton Energy Services, Inc. Cementing methods and systems for initiating fluid flow with reduced pumping pressure
US7225871B2 (en) * 2004-07-22 2007-06-05 Halliburton Energy Services, Inc. Apparatus and method for reverse circulation cementing a casing in an open-hole wellbore
US7290611B2 (en) * 2004-07-22 2007-11-06 Halliburton Energy Services, Inc. Methods and systems for cementing wells that lack surface casing
US7290612B2 (en) * 2004-12-16 2007-11-06 Halliburton Energy Services, Inc. Apparatus and method for reverse circulation cementing a casing in an open-hole wellbore
US7322412B2 (en) * 2004-08-30 2008-01-29 Halliburton Energy Services, Inc. Casing shoes and methods of reverse-circulation cementing of casing
US7303014B2 (en) * 2004-10-26 2007-12-04 Halliburton Energy Services, Inc. Casing strings and methods of using such strings in subterranean cementing operations
US7284608B2 (en) * 2004-10-26 2007-10-23 Halliburton Energy Services, Inc. Casing strings and methods of using such strings in subterranean cementing operations
US7303008B2 (en) * 2004-10-26 2007-12-04 Halliburton Energy Services, Inc. Methods and systems for reverse-circulation cementing in subterranean formations

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010533963A (ja) * 2007-07-17 2010-10-28 シャープ株式会社 コア−シェル−シェル・ナノワイヤトランジスタ、およびその製造方法
JP2010171337A (ja) * 2009-01-26 2010-08-05 Toshiba Corp 電界効果トランジスタ

Also Published As

Publication number Publication date
US20070164364A1 (en) 2007-07-19
US7816739B2 (en) 2010-10-19
JP4410195B2 (ja) 2010-02-03

Similar Documents

Publication Publication Date Title
JP4410195B2 (ja) 半導体装置及びその製造方法
KR101622048B1 (ko) 누설이 감소된 cmos 디바이스 및 그 형성 방법
US9812530B2 (en) High germanium content silicon germanium fins
US7947589B2 (en) FinFET formation with a thermal oxide spacer hard mask formed from crystalline silicon layer
US20070023795A1 (en) Semiconductor device and method of fabricating the same
US9620506B2 (en) Silicon-on-nothing transistor semiconductor structure with channel epitaxial silicon region
JP5225108B2 (ja) ソース／ドレインストレッサ、及び中間誘電体層ストレッサを統合する半導体の製造方法
JP6786755B2 (ja) 異なる歪み状態を有するフィン構造を含む半導体構造を作製するための方法及び関連する半導体構造
KR102496961B1 (ko) 다양한 변형 상태를 가지는 트랜지스터 채널을 포함하는 반도체 구조를 제조하기 위한 방법, 및 관련 반도체 구조
US9379243B1 (en) Field-effect transistor with aggressively strained fins
KR102142587B1 (ko) 응력 변형된 반도체 구조물 형성 방법
US9601390B2 (en) Silicon germanium fin formation via condensation
JP2010171144A (ja) 半導体装置
US7425488B2 (en) Method and structure using a pure silicon dioxide hardmask for gate patterning for strained silicon MOS transistors
JP2009105163A (ja) 半導体装置
JP5119604B2 (ja) 半導体装置の製造方法
JP2007088138A (ja) 半導体装置の製造方法
US8987110B2 (en) Semiconductor device fabrication method for improved isolation regions and defect-free active semiconductor material
JP2005142431A (ja) 半導体装置およびその製造方法
JP2009164218A (ja) 半導体装置および半導体装置の製造方法
US9093473B2 (en) Method for fabricating metal-oxide semiconductor transistor
JP2009026795A (ja) 半導体装置およびその製造方法
TW201717281A (zh) 半導體元件及其製作方法
TWI552230B (zh) 金氧半導體電晶體及其製作方法
TWI328856B (en) Mos transistor and manufacturing methods thereof

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081020

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090331

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090512

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091020

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121120

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees