JP2007178966A - 擬似乱数を生成するアルゴリズム - Google Patents

Abstract

【課題】作業用メモリを必要とせず、シフトとＸＯＲの単純な演算のみによって構成されている擬似乱数生成アルゴリズムを提供する。
【解決手段】メモリを必要とせず、単純な演算のみを使用して擬似乱数を生成するアルゴリズムを発明する。それはＡＣ９３６５を定数としてシフトとＸＯＲで構成する擬似乱数生成アルゴリズムである。このアルゴリズムにより生成される擬似乱数が実用的な分散と周期を持つことが確認されている。ソフトで実現してもメルセンヌ・ツイスターより高速であるが、これを電子回路で実現することにより、より飛躍的に高速化させることが可能となる。
【選択図】図１

Description

この発明は、擬似乱数を生成する方法に関する。

擬似乱数を生成する方法として世界標準とされているのは「メルセンヌ・ツイスター」と呼ばれるアルゴリズムである。
ｈｔｔｐ：／／ｗｗｗ．ｍａｔｈ．ｓｃｉ．ｈｉｒｏｓｈｉｍａ−ｕ．ａｃ．ｊｐ／〜ｍ−ｍａｔ／ＭＴ／ｅｍｔ．ｈｔｍｌ

しかしながら、以上の技術によれば、作業用メモリを必要とし、アルゴリズムがやや複雑であることもあり、実行速度の向上に限界があった。
そこで、この発明は、電子回路上の１動作で擬似乱数を生成できるアルゴリズムを提供することを課題とする。

以上の課題を解決するために、第一発明は、作業用メモリを必要とせず、シフトとＸＯＲの単純な演算のみによって構成されていることを特徴とする擬似乱数生成アルゴリズムである。

第一発明によれば、作業用メモリを使用しないことで記憶回路を必要とせず、演算が単純であることで複雑な演算回路を必要としないため、電子回路上の１動作で擬似乱数を生成することが可能となる。

この発明の一実施形態を、図１に示す。

「他の実施形態」
この発明の電子回路上での一実施形態を、図２に示す。
図１、図２に示されるシフト演算は端にあるビットを切り捨ててしまうが、はみ出したビットを巡回させるローテート演算を適用することも可能である。

図１の実施形態を電子回路上で実現することにより、現状のコンピュータの計算性能を向上させる可能性がある。

この発明の一実施形態を示したＣ言語プログラムである。 この発明の一実施形態を示す、１ビットに着目した電子回路図の概略である。

符号の説明

０ｘ６５ＡＣ９３６５ＵＬ 定数ＡＣ９３６５を示す３２ビットの値
入力Ｎ 入力値の着目する１ビットを示す
入力Ｎ−３ 着目するビットから３ビット前の入力を示す
入力Ｎ−９ 着目するビットから９ビット前の入力を示す
入力Ｎ−１５ 着目するビットから１５ビット前の入力を示す
入力Ｎ−２１ 着目するビットから２１ビット前の入力を示す
定数Ｎ 着目するビットに対応するＡＣ９３６５の中の１ビットを示す
中間Ｎ 着目するビットに対応する中間値を示す
中間Ｎ−３ 着目するビットから３ビット前に対応する中間値を示す
中間Ｎ−４ 着目するビットから４ビット前に対応する中間値を示す
中間Ｎ＋３ 着目するビットから３ビット後に対応する中間値を示す
中間Ｎ＋４ 着目するビットから４ビット後に対応する中間値を示す
出力Ｎ 着目するビットに対応する出力値を示す
ＸＯＲ ＸＯＲ演算を行う電子回路を示す

Claims (2)

1. （イ）入力値を０，３，９，１５，２１回左シフトした値をＸＯＲする。
   （ロ）定数ＡＣ９３６５をＸＯＲする。
   （ハ）左右に３，４回シフトした値とシフト前の値をＸＯＲする。
   以上のごとく構成された擬似乱数を生成するアルゴリズムである。
2. （イ）入力値を０，３，９，１５，２１回左シフトした値をＸＯＲする。
   （ロ）定数ＡＣ９３６５をＸＯＲする。
   （ハ）左右に３，４回ローテートした値とローテート前の値をＸＯＲする。
   以上のごとく構成された擬似乱数を生成するアルゴリズムである。

Images