JP2007173851A - Semiconductor light-emitting device of surface-emitting type, and method of manufacturing same - Google Patents

Semiconductor light-emitting device of surface-emitting type, and method of manufacturing same Download PDF

Info

Publication number
JP2007173851A
JP2007173851A JP2007005744A JP2007005744A JP2007173851A JP 2007173851 A JP2007173851 A JP 2007173851A JP 2007005744 A JP2007005744 A JP 2007005744A JP 2007005744 A JP2007005744 A JP 2007005744A JP 2007173851 A JP2007173851 A JP 2007173851A
Authority
JP
Japan
Prior art keywords
layer
semiconductor
light emitting
emitting device
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007005744A
Other languages
Japanese (ja)
Inventor
Junji Sato
淳史 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2007005744A priority Critical patent/JP2007173851A/en
Publication of JP2007173851A publication Critical patent/JP2007173851A/en
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method for manufacturing a semiconductor light-emitting device, using a resin-based material as the material of an embedded insulating layer and the semiconductor light-emitting device, which can reliably and easily isolate a wafer. <P>SOLUTION: The method includes the steps of forming a semiconductor deposition layer 150 having a plurality of columnar parts 110 on a semiconductor substrate 101, forming a buried insulating layer 120, made of the resin-based material around the columnar parts, and forming a chip separated from the wafer. In a step of forming the semiconductor deposition layer 150 having the columnar parts, a predetermined pattern of an isolating semiconductor layer 130 is formed in a boundary region of the chip; in a step of forming the embedded insulating layer 120, at least the upper surface of the isolating semiconductor layer 130 is exposed; and in a step of forming the chip, the isolation semiconductor layer 130 is used to achieve this isolation. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、面発光型の半導体レーザまたは発光ダイオードなどの面発光型の半導体発光装置およびその製造方法に関する。   The present invention relates to a surface emitting semiconductor light emitting device such as a surface emitting semiconductor laser or a light emitting diode, and a method for manufacturing the same.

例えば面発光型半導体レーザにおいては、共振器を構成する柱状部の周囲をポリイミドなどの樹脂系材料で埋め込んだ構成を有するものが知られている。ところで、このような樹脂系材料からなる埋込み絶縁層を用いた場合には、発光素子が形成されたウェハを分離する際に、以下のような問題を生ずることがある。すなわち、樹脂系材料からなる埋込み絶縁層は、半導体層に比べて粘性が大きく切断しにいため、半導体層の劈開を阻害してスクライブによるウェハの分離を精度よく行いにくい。あるいは、同様の理由で、ダイシングによってウェハを分離する際に、埋込み絶縁層に加えられる外力によって発光素子に悪影響を与えることがある。このようにウェハの分離が良好にできないと、パーティクルの発生、ダイアタッチやダイボンディングの不良、チップの破損などの問題を生じることがある。
特開平08−070154号公報 特開平10−261839号公報 特開平07−094825号公報
For example, a surface emitting semiconductor laser having a configuration in which a periphery of a columnar portion constituting a resonator is embedded with a resin material such as polyimide is known. By the way, when such a buried insulating layer made of a resin material is used, the following problems may occur when the wafer on which the light emitting element is formed is separated. That is, since the embedded insulating layer made of a resin-based material has a larger viscosity than the semiconductor layer and is difficult to cut, the cleavage of the semiconductor layer is hindered and it is difficult to perform wafer separation by scribing with high accuracy. Alternatively, for the same reason, when the wafer is separated by dicing, an external force applied to the buried insulating layer may adversely affect the light emitting element. If the wafers are not separated well in this way, problems such as generation of particles, defective die attach and die bonding, and chip breakage may occur.
Japanese Patent Laid-Open No. 08-070154 Japanese Patent Laid-Open No. 10-261839 Japanese Unexamined Patent Publication No. 07-094825

本発明の目的は、埋込み絶縁層として樹脂系の材料を用いた半導体発光装置の製造において、ウェハの分離を確実かつ容易に行うことができる製造方法、および半導体発光装置を提供することにある。   An object of the present invention is to provide a manufacturing method and a semiconductor light emitting device capable of reliably and easily separating a wafer in manufacturing a semiconductor light emitting device using a resin-based material as a buried insulating layer.

本発明にかかる半導体発光装置の製造方法は、
半導体基板上に、複数の柱状部を有する半導体堆積層を形成する工程、
前記柱状部の周囲に樹脂系の材料からなる埋込み絶縁層を形成する工程、および、
前記半導体基板および該半導体基板上の層を分離してチップを形成する工程、を含み、
前記柱状部を有する半導体堆積層を形成する工程において、前記チップの境界領域に所定パターンの分離用半導体層を形成し、
前記埋込み絶縁層を形成する工程において、前記分離用半導体層の少なくとも上面を露出させ、かつ、
前記チップを形成する工程において、前記分離用半導体層を用いて前記分離が行われる。
A method for manufacturing a semiconductor light emitting device according to the present invention includes:
Forming a semiconductor deposition layer having a plurality of columnar portions on a semiconductor substrate;
Forming a buried insulating layer made of a resin-based material around the columnar part; and
Separating the semiconductor substrate and the layers on the semiconductor substrate to form a chip,
In the step of forming the semiconductor deposition layer having the columnar part, a separation semiconductor layer having a predetermined pattern is formed in a boundary region of the chip,
In the step of forming the buried insulating layer, exposing at least the upper surface of the isolation semiconductor layer; and
In the step of forming the chip, the separation is performed using the separation semiconductor layer.

本発明にかかる製造方法によれば、前記分離用半導体層を用いることでウェハ(前記半導体基板およびその上に形成された層)の分離を確実かつ容易に行うことができる。   According to the manufacturing method of the present invention, the separation of the wafer (the semiconductor substrate and the layer formed thereon) can be reliably and easily performed by using the separation semiconductor layer.

本発明の製造方法は、さらに以下の各態様をとることができる。   The production method of the present invention can further take the following aspects.

(a)前記柱状部および前記分離用半導体層は、前記半導体基板上に半導体層を形成した後、リソグラフィーおよびエッチングによってパターニングできる。   (A) The columnar portion and the semiconductor layer for separation can be patterned by lithography and etching after forming a semiconductor layer on the semiconductor substrate.

(b)前記埋込み絶縁層を形成する工程の後に、所定パターンの電極層を形成する工程を有することができる。そして、前記電極層は、その端部が前記分離用半導体層と離れて形成できる。   (B) A step of forming an electrode layer having a predetermined pattern may be included after the step of forming the buried insulating layer. The electrode layer can be formed such that an end portion thereof is separated from the separation semiconductor layer.

(c)前記分離用半導体層は、幾つかの形態をとることができる。   (C) The separating semiconductor layer can take several forms.

すなわち、前記分離用半導体層は、前記チップの境界領域に連続して形成され、該分離用半導体層に沿ってウェハを分離できる。   That is, the separation semiconductor layer is formed continuously in the boundary region of the chip, and the wafer can be separated along the separation semiconductor layer.

また、前記分離用半導体層は、前記チップの境界領域に不連続に形成され、該分離用半導体層に沿ってウェハを分離できる。   Further, the separation semiconductor layer is formed discontinuously in the boundary region of the chip, and the wafer can be separated along the separation semiconductor layer.

さらに、前記分離用半導体層は、前記チップの境界領域に所定間隔をおいて2本形成され、両者の分離用半導体層の間でウェハを分離できる。前記2本の分離用半導体層の間に、前記埋込み絶縁層と同じ工程で絶縁層が形成できる。   Furthermore, two separation semiconductor layers are formed at a predetermined interval in the boundary region of the chip, and the wafer can be separated between the two separation semiconductor layers. An insulating layer can be formed between the two isolation semiconductor layers in the same process as the buried insulating layer.

(d)前記分離用半導体層は、その交差領域において補強部が形成されることができる。前記補強部は、前記分離用半導体層のコーナに形成された半導体層からなることができる。また、前記補強部は、前記分離用半導体層の交差領域に形成された絶縁層からなり、該絶縁層は前記埋込み絶縁層と同じ工程で形成できる。   (D) The isolation semiconductor layer may be provided with a reinforcing portion in the intersecting region. The reinforcing portion may include a semiconductor layer formed at a corner of the separating semiconductor layer. Further, the reinforcing portion is made of an insulating layer formed in an intersecting region of the isolation semiconductor layer, and the insulating layer can be formed in the same process as the buried insulating layer.

本発明にかかる半導体発光装置は、前述した製造方法を反映して以下の構成を有する。すなわち、この半導体発光装置は、半導体基板に垂直な方向に光を出射する面発光型の半導体発光装置であって、
半導体基板上に形成された、柱状部を有する半導体堆積層と、
前記柱状部の周囲に形成された、樹脂系の材料からなる埋込み絶縁層と、
前記柱状部の上面の少なくも一部および前記埋込み絶縁層の上面の一部に形成された電極層と、
前記半導体基板の縁部に沿って該半導体基板上に形成された分離用半導体層と、を含む。
The semiconductor light emitting device according to the present invention has the following configuration reflecting the manufacturing method described above. That is, this semiconductor light-emitting device is a surface-emitting semiconductor light-emitting device that emits light in a direction perpendicular to the semiconductor substrate,
A semiconductor deposited layer having a columnar portion formed on the semiconductor substrate;
An embedded insulating layer made of a resin-based material formed around the columnar part;
An electrode layer formed on at least a part of the upper surface of the columnar part and a part of the upper surface of the buried insulating layer;
A separating semiconductor layer formed on the semiconductor substrate along an edge of the semiconductor substrate.

本発明の半導体発光装置は、さらに以下の各態様をとることができる。   The semiconductor light-emitting device of the present invention can further take the following aspects.

前記分離用半導体層は、前記柱状部における半導体堆積層と同じ工程で形成され、前記柱状部と同じ堆積構造を有することができる。   The separation semiconductor layer may be formed in the same process as the semiconductor deposition layer in the columnar portion, and may have the same deposition structure as the columnar portion.

前記電極層は、その端部が前記分離用半導体層と離れて位置することができる。この構造によって、前記電極層と前記半導体基板との電気的分離を達成できる。   An end portion of the electrode layer may be located away from the separation semiconductor layer. With this structure, electrical separation between the electrode layer and the semiconductor substrate can be achieved.

前記分離用半導体層は、前記半導体基板の周縁に沿って連続して形成できる。また、前記分離用半導体層は、前記半導体基板の周縁に沿って不連続に形成できる。さらに、前記分離用半導体層は、前記半導体基板の周縁に沿って形成された絶縁層の内側に形成できる。   The separating semiconductor layer can be continuously formed along the periphery of the semiconductor substrate. The separating semiconductor layer may be formed discontinuously along the periphery of the semiconductor substrate. Further, the separating semiconductor layer can be formed inside an insulating layer formed along the periphery of the semiconductor substrate.

前記分離用半導体層は、その交差領域において補強部を有することができる。前記補強部は、前記分離用半導体層のコーナに形成された半導体層からなることができる。また、前記補強部は、前記分離用半導体層の交差領域に形成された絶縁層からなり、該絶縁層は前記埋込み絶縁層と同じ層構造を有することができる。   The separating semiconductor layer may have a reinforcing portion in the intersecting region. The reinforcing portion may include a semiconductor layer formed at a corner of the separating semiconductor layer. The reinforcing portion may be an insulating layer formed in an intersecting region of the isolation semiconductor layer, and the insulating layer may have the same layer structure as the buried insulating layer.

本発明の半導体発光装置は、面発光型の半導体レーザあるいは面発光型の発光ダイオードなどに適用できる。   The semiconductor light emitting device of the present invention can be applied to a surface emitting semiconductor laser or a surface emitting light emitting diode.

以下、本発明を面発光型半導体レーザに適用した場合の実施の形態について、図面を参照しながら説明する。   Hereinafter, an embodiment in which the present invention is applied to a surface emitting semiconductor laser will be described with reference to the drawings.

[第1の実施の形態]
(デバイスの構造)
図1は、本発明の第1の実施の形態にかかる面発光型半導体レーザ(以下、「面発光レーザ」という)100の平面図であり、図2は、図1のA−A線に沿った断面図である。
[First Embodiment]
(Device structure)
FIG. 1 is a plan view of a surface emitting semiconductor laser (hereinafter referred to as “surface emitting laser”) 100 according to a first embodiment of the present invention, and FIG. 2 is taken along the line AA in FIG. FIG.

まず、図1および図2に示す面発光レーザ100の構造について説明する。   First, the structure of the surface emitting laser 100 shown in FIGS. 1 and 2 will be described.

面発光レーザ100は、垂直共振器(以下、「共振器」という)140と、この共振器140の一部を構成する柱状部110と、この柱状部110の外周に形成された埋込み絶縁層120と、半導体基板101の縁部に沿って形成された分離用半導体層130とを有する。   The surface emitting laser 100 includes a vertical resonator (hereinafter referred to as a “resonator”) 140, a columnar part 110 constituting a part of the resonator 140, and a buried insulating layer 120 formed on the outer periphery of the columnar part 110. And a separating semiconductor layer 130 formed along the edge of the semiconductor substrate 101.

具体的には、面発光レーザ100は、半導体基板101、半導体基板101上に形成されたn型GaAsからなるバッファ層102および共振器140を有する。   Specifically, the surface emitting laser 100 includes a semiconductor substrate 101, a buffer layer 102 made of n-type GaAs formed on the semiconductor substrate 101, and a resonator 140.

共振器140は、面発光レーザ100の共振器として機能すればその構成は特に限定されず、例えば以下の構成をとることができる。   The configuration of the resonator 140 is not particularly limited as long as it functions as a resonator of the surface emitting laser 100. For example, the following configuration can be adopted.

共振器140は、バッファ層102上に形成され、n型AlAs層とn型Al0.15Ga0.85As層とを交互に積層した30ペアの分布反射型多層膜ミラー(以下、「下部ミラー」という)103、n型Al0.5Ga0.5Asからなるn型クラッド層104、GaAsウエル層とAl0.3Ga0.7Asバリア層からなり、ウエル層が3層で構成される多重井戸構造の活性層105、Al0.5Ga0.5Asからなるp型クラッド層106、およびp型Al0.85Ga0.15As層とp型Al0.15Ga0.85As層とを交互に積層した25ペアの分布反射型多層膜ミラー(以下、「上部ミラー」という)108、およびp型GaAsからなるコンタクト層109が順次積層されて構成される。 The resonator 140 is formed on the buffer layer 102 and has 30 pairs of distributed reflection type multilayer mirrors (hereinafter referred to as “lower mirrors”) in which n-type AlAs layers and n-type Al 0.15 Ga 0.85 As layers are alternately stacked. 103, an n-type cladding layer 104 made of n-type Al 0.5 Ga 0.5 As, an active layer 105 having a multi-well structure comprising a GaAs well layer and an Al 0.3 Ga 0.7 As barrier layer, and the well layer comprising three layers, Al 0.5 A p-type cladding layer 106 made of Ga 0.5 As, and 25 pairs of distributed reflection multilayer mirrors (hereinafter referred to as “upper mirrors”) in which p-type Al 0.85 Ga 0.15 As layers and p-type Al 0.15 Ga 0.85 As layers are alternately stacked. 108) and a contact layer 109 made of p-type GaAs are sequentially stacked.

共振器140は、必要に応じて、電流狭窄層を有することができる。この電流狭窄層は、例えばp型クラッド層106と上部ミラー108との間に設けることができる。電流狭窄層は、例えば、p型AlAsからなる半導体層およびこの半導体層の周囲に形成された絶縁層から構成できる。この絶縁層は、電流狭窄層の周囲から数μm程度の領域に形成された絶縁体、例えば酸化アルミニウムによって構成できる。電流狭窄層を設けることにより、上部電極層113からの電流を柱状部110の中央部分に集中させることができる。   The resonator 140 can have a current confinement layer as necessary. This current confinement layer can be provided, for example, between the p-type cladding layer 106 and the upper mirror 108. The current confinement layer can be composed of, for example, a semiconductor layer made of p-type AlAs and an insulating layer formed around the semiconductor layer. This insulating layer can be constituted by an insulator, for example, aluminum oxide, formed in a region of about several μm from the periphery of the current confinement layer. By providing the current confinement layer, the current from the upper electrode layer 113 can be concentrated in the central portion of the columnar portion 110.

上部ミラー108は、Znがドーピングされることによりp型にされ、下部ミラー103は、Seがドーピングされることによりn型にされている。したがって、上部ミラー108、不純物がドーピングされていない活性層105、および下部ミラー103により、pinダイオードが形成される。   The upper mirror 108 is made p-type by doping with Zn, and the lower mirror 103 is made n-type by doping with Se. Therefore, a pin diode is formed by the upper mirror 108, the active layer 105 not doped with impurities, and the lower mirror 103.

また、共振器140のうち面発光レーザ100のレーザ光出射側からn型クラッド層104にかけての部分が、レーザ光出射側からから見て円形の形状にエッチングされて柱状部110が形成されている。すなわち、柱状部110は、共振器140の一部であって、柱状の半導体堆積体からなる。なお、本実施の形態では、柱状部110の平面形状を円形としたが、この形状は任意の形状をとることが可能である。   Further, a portion of the resonator 140 from the laser light emitting side of the surface emitting laser 100 to the n-type cladding layer 104 is etched into a circular shape when viewed from the laser light emitting side, so that the columnar portion 110 is formed. . That is, the columnar part 110 is a part of the resonator 140 and is formed of a columnar semiconductor deposited body. In the present embodiment, the planar shape of the columnar part 110 is circular, but this shape can be any shape.

面発光レーザ100においては、柱状部110の周囲に埋込み絶縁層120が埋め込まれている。すなわち、柱状部110の外側面に接触し、かつ下部ミラー103の上面を覆うようにして埋込み絶縁層120が形成されている。   In the surface emitting laser 100, a buried insulating layer 120 is buried around the columnar portion 110. That is, the buried insulating layer 120 is formed so as to be in contact with the outer surface of the columnar part 110 and to cover the upper surface of the lower mirror 103.

埋込み絶縁層120を形成するための樹脂系の材料としては、例えば、ポリイミド系樹脂、アクリル系樹脂、またはエポキシ系樹脂等、熱または光等のエネルギー線照射により硬化する樹脂を用いることができる。   As the resin material for forming the buried insulating layer 120, for example, a resin that is cured by irradiation with energy rays such as heat or light, such as a polyimide resin, an acrylic resin, or an epoxy resin, can be used.

面発光レーザ100は、その最も外側に、半導体基板101の周縁に沿って分離用半導体層130が連続して形成されている。本実施の形態では、この分離用半導体層130は、柱状部110と同じ工程で形成され、したがって、柱状部110と同様の層構造を有する。分離用半導体層130は、後述するように、面発光レーザ100の製造方法において、ウェハをチップに分離する工程で、分離を確実に精度よく行うのに役立っている。   In the surface emitting laser 100, the separating semiconductor layer 130 is continuously formed on the outermost side along the periphery of the semiconductor substrate 101. In the present embodiment, the separation semiconductor layer 130 is formed in the same process as the columnar portion 110, and thus has the same layer structure as the columnar portion 110. As will be described later, the separation semiconductor layer 130 is useful in reliably separating the wafer in the step of separating the wafer into chips in the method of manufacturing the surface emitting laser 100.

また、柱状部110および埋込み絶縁層120の上面には、所定パターンの上部電極層113が形成されている。上部電極層113は、その端部が分離用半導体層130と離れて位置するパターンを有する。すなわち、分離用半導体層130と上部電極層113とは、埋込み絶縁層120によって電気的に分離されている。上部電極層113と分離用半導体層130とは、その最短距離が10μm程度であることが望ましい。上部電極層113と分離用半導体層130とが、少なくともこの程度離れていることで、例えば上部電極層113上に形成されるボンディング用のバンプと、分離用半導体層130との接触を充分に避けることができる。また、柱状部110と分離用半導体層130との間にも、埋込み絶縁層120が設けられている。   An upper electrode layer 113 having a predetermined pattern is formed on the upper surfaces of the columnar part 110 and the buried insulating layer 120. The upper electrode layer 113 has a pattern in which the end portion is positioned away from the separation semiconductor layer 130. That is, the isolation semiconductor layer 130 and the upper electrode layer 113 are electrically isolated by the buried insulating layer 120. It is desirable that the shortest distance between the upper electrode layer 113 and the separating semiconductor layer 130 is about 10 μm. Since the upper electrode layer 113 and the separation semiconductor layer 130 are at least so far apart, for example, contact between the bonding bump formed on the upper electrode layer 113 and the separation semiconductor layer 130 is sufficiently avoided. be able to. A buried insulating layer 120 is also provided between the columnar part 110 and the isolation semiconductor layer 130.

さらに、柱状部110上面の中央部には、レーザ光の出射口となる開口部116が形成されている。また、半導体基板101において、共振器140が形成されている側と反対側の面には、下部電極層115が形成されている。なお、下部電極層115は、後のチップに分離する工程で、分離用半導体層130を用いた分離を阻害しないように、少なくとも分離用半導体層130が形成された領域に対応する部分には形成されないことが望ましい。   Further, an opening 116 serving as a laser beam emission port is formed at the center of the upper surface of the columnar part 110. In addition, a lower electrode layer 115 is formed on the surface of the semiconductor substrate 101 opposite to the side where the resonator 140 is formed. Note that the lower electrode layer 115 is formed at least in a portion corresponding to the region where the separation semiconductor layer 130 is formed so as not to hinder the separation using the separation semiconductor layer 130 in the step of separating into subsequent chips. It is desirable not to be.

第1の実施の形態にかかる面発光レーザ100の動作を以下に示す。   The operation of the surface emitting laser 100 according to the first embodiment will be described below.

上部電極層113と下部電極層115とで、pinダイオードに順方向の電圧を印加すると、活性層105において、電子と正孔との再結合が起こり、前記再結合による発光が生じる。そこで生じた光が上部ミラー108と下部ミラー103との間を往復する際に誘導放出が起こり、光の強度が増幅される。光利得が光損失を上まわると、レーザ発振が起こり、上部電極層113の開口部から半導体基板101に対して垂直方向にレーザ光が出射される。   When a forward voltage is applied to the pin diode between the upper electrode layer 113 and the lower electrode layer 115, recombination of electrons and holes occurs in the active layer 105, and light emission due to the recombination occurs. Stimulated emission occurs when the generated light reciprocates between the upper mirror 108 and the lower mirror 103, and the intensity of the light is amplified. When the optical gain exceeds the optical loss, laser oscillation occurs, and laser light is emitted in a direction perpendicular to the semiconductor substrate 101 from the opening of the upper electrode layer 113.

また、本実施の形態によれば、後に詳述するように、ウェハの分離が正確に行われるため、共振器140の形状安定性が高く、均一な構造の面発光レーザ100を得ることができる。その結果、本実施の形態の面発光レーザ100によれば、その形状安定性により、しきい値電流、電流利得、出射パワーなどの点でばらつきが少ない。   Further, according to the present embodiment, as will be described in detail later, since the wafer is accurately separated, the shape stability of the resonator 140 is high, and the surface emitting laser 100 having a uniform structure can be obtained. . As a result, according to the surface emitting laser 100 of the present embodiment, there are few variations in terms of threshold current, current gain, emission power, and the like due to its shape stability.

(デバイスの製造プロセス)
次に、本実施の形態にかかる面発光レーザ100の製造方法について、図3〜図8を用いて説明する。図3〜図8は、本実施の形態にかかる面発光レーザ100の製造方法の工程を模式的に示すウェハ1000の図である。ここで、ウェハ1000とは、半導体基板上に各プロセスで形成された層を有するいずれの状態のウェハも含む。
(Device manufacturing process)
Next, a method for manufacturing the surface emitting laser 100 according to the present embodiment will be described with reference to FIGS. 3 to 8 are views of the wafer 1000 schematically showing the steps of the method for manufacturing the surface emitting laser 100 according to the present embodiment. Here, the wafer 1000 includes a wafer in any state having a layer formed in each process on a semiconductor substrate.

本実施の形態にかかる面発光レーザ100の製造方法は、以下の工程(a)〜(c)を含む。   The method for manufacturing the surface emitting laser 100 according to the present embodiment includes the following steps (a) to (c).

(a)半導体基板101上に、複数の柱状部110を有する半導体堆積層150を形成する工程、
(b)柱状部110の周囲に樹脂系の材料からなる埋込み絶縁層120を形成する工程、および、
(c)ウェハ、すなわち半導体基板101およびこの半導体基板101上の層、を分離してチップを形成する工程。
(A) forming a semiconductor deposition layer 150 having a plurality of columnar portions 110 on the semiconductor substrate 101;
(B) forming a buried insulating layer 120 made of a resin-based material around the columnar part 110; and
(C) A step of separating the wafer, that is, the semiconductor substrate 101 and the layer on the semiconductor substrate 101 to form a chip.

そして、柱状部110を有する半導体堆積層150を形成する工程において、チップの境界領域に所定パターンの分離用半導体層130を形成する。また、埋込み絶縁層120を形成する工程において、分離用半導体層130の少なくとも上面を露出させる。さらに、チップを形成する工程において、分離用半導体層130を用いてチップの分離が行われる。   Then, in the step of forming the semiconductor deposition layer 150 having the columnar portions 110, the separation semiconductor layer 130 having a predetermined pattern is formed in the boundary region of the chip. In the step of forming the buried insulating layer 120, at least the upper surface of the isolation semiconductor layer 130 is exposed. Further, in the step of forming the chip, the separation of the chip is performed using the separation semiconductor layer 130.

以下、本実施の形態の製造方法を、図面を参照してより具体的に説明する。   Hereafter, the manufacturing method of this Embodiment is demonstrated more concretely with reference to drawings.

(a)図4に示されるn型GaAsからなる半導体基板101の表面に、組成を変調させながらエピタキシャル成長させることにより、半導体堆積層150を形成する。ここで、半導体堆積層150は、図2に示したように、n型GaAsからなるバッファ層102、n型AlAs層とn型Al0 .15Ga0.85As層とを交互に積層した下部ミラー103、n型Al0.5Ga0.5Asからなるn型クラッド層104、GaAsウエル層とAl0.3Ga0.7Asバリア層からなり、ウエル層が3層で構成される多重井戸構造の活性層105、Al0.5Ga0.5Asからなるp型クラッド層106、p型Al0.85Ga0.15As層とp型Al0.15Ga0.85As層とを交互に積層した上部ミラー108、およびp型GaAsからなるコンタクト層109を有する。また、半導体基板101の表面とは、半導体基板101において、後の工程で共振器140を形成する側の面をいう。 (A) A semiconductor deposition layer 150 is formed on the surface of the semiconductor substrate 101 made of n-type GaAs shown in FIG. 4 by epitaxial growth while modulating the composition. Here, as shown in FIG. 2, the semiconductor deposition layer 150 includes a buffer layer 102 made of n-type GaAs, a lower mirror 103 in which n-type AlAs layers and n-type Al 0.15 Ga 0.85 As layers are alternately laminated. , An n-type cladding layer 104 made of n-type Al 0.5 Ga 0.5 As, an active layer 105 having a multi-well structure comprising a GaAs well layer and an Al 0.3 Ga 0.7 As barrier layer, and the well layer comprising three layers, Al 0.5 Ga A p-type cladding layer 106 made of 0.5 As, an upper mirror 108 in which p-type Al 0.85 Ga 0.15 As layers and p-type Al 0.15 Ga 0.85 As layers are alternately stacked, and a contact layer 109 made of p-type GaAs are provided. The surface of the semiconductor substrate 101 refers to a surface of the semiconductor substrate 101 on the side where the resonator 140 is formed in a later process.

エピタキシャル成長を行う際の温度は、半導体基板101の種類、あるいは形成する半導体堆積層150の種類や厚さによって適宜決定されるが、一般に、600℃〜800℃であるのが好ましい。また、エピタキシャル成長を行う際の所要時間も、温度と同様に適宜決定される。また、エピタキシャル成長させる方法としては、有機金属気相成長(MOVPE:Metal−Organic Vapor Phase Epitaxy)法や、MBE法(Molecular Beam Epitaxy)法、あるいはLPE法(Liquid Phase Epitaxy)を用いることができる。   The temperature at which the epitaxial growth is performed is appropriately determined depending on the type of the semiconductor substrate 101 or the type and thickness of the semiconductor deposition layer 150 to be formed, but it is generally preferably 600 ° C. to 800 ° C. Further, the time required for performing the epitaxial growth is also appropriately determined in the same manner as the temperature. As a method for epitaxial growth, a metal-organic vapor phase epitaxy (MOVPE) method, an MBE method (Molecular Beam Epitaxy) method, or an LPE method (Liquid Phase Epitaxy) can be used.

ついで、図3および図4に示すように、半導体堆積層150をパターニングして、共振器140(図2参照)の一部を構成する柱状部110と、分離用半導体層130とを形成する。図3は、ウェハ1000の平面図であり、図4は、図3のB−B線に沿った断面図である。   Next, as shown in FIGS. 3 and 4, the semiconductor deposition layer 150 is patterned to form the columnar portion 110 constituting a part of the resonator 140 (see FIG. 2) and the separating semiconductor layer 130. FIG. 3 is a plan view of the wafer 1000, and FIG. 4 is a cross-sectional view taken along the line BB of FIG.

具体的には、半導体堆積層150に、フォトレジスト(図示しない)を塗布した後フォトリソグラフィにより該フォトレジストをパターニングすることにより、所定のパターンのレジスト層(図示しない)を形成する。ついで、このレジスト層をマスクとしてドライエッチング法により、半導体堆積層150の上部(図2に示す、コンタクト層109、上部ミラー108、p型クラッド層106、活性層105、およびn型クラッド層104に相当する層)をエッチングして、柱状の半導体堆積体からなる複数の柱状部110と、各柱状部110を囲むように連続する分離用半導体層130とを形成する。本実施の形態では、分離用半導体層130は、図3に示すように、チップの境界領域に沿って形成され、矩形状リングの形態を有する。図3において、破線1100は、チップを形成する際の分離線を示す。   Specifically, a photoresist layer (not shown) having a predetermined pattern is formed by applying a photoresist (not shown) to the semiconductor deposition layer 150 and then patterning the photoresist by photolithography. Next, by dry etching using this resist layer as a mask, the upper part of the semiconductor deposition layer 150 (the contact layer 109, the upper mirror 108, the p-type cladding layer 106, the active layer 105, and the n-type cladding layer 104 shown in FIG. Corresponding layers) are etched to form a plurality of columnar portions 110 made of columnar semiconductor deposits, and a separating semiconductor layer 130 continuous so as to surround each columnar portion 110. In the present embodiment, as shown in FIG. 3, the semiconductor layer for separation 130 is formed along the boundary region of the chip and has a rectangular ring shape. In FIG. 3, a broken line 1100 indicates a separation line when a chip is formed.

次いで、必要に応じて電流狭窄層を形成する。   Next, a current confinement layer is formed as necessary.

具体的には、例えばp型クラッド層106と上部ミラー108との間に形成されたp型AlAs層を、400℃程度の水蒸気雰囲気下にさらす。この工程により、AlAs層がその露出面から内側へと酸化されていき、絶縁体である酸化アルミニウムが形成される。すなわち、p型AlAs層の外周部が酸化されて、p型AlAs層の外周に酸化アルミニウムからなる電流狭窄層が形成される。   Specifically, for example, the p-type AlAs layer formed between the p-type cladding layer 106 and the upper mirror 108 is exposed to a water vapor atmosphere at about 400 ° C. By this step, the AlAs layer is oxidized inward from the exposed surface, and aluminum oxide which is an insulator is formed. That is, the outer peripheral portion of the p-type AlAs layer is oxidized, and a current confinement layer made of aluminum oxide is formed on the outer periphery of the p-type AlAs layer.

(b)ついで、図5および図6に示すように、樹脂系材料からなる埋込み絶縁層120を形成する。   (B) Next, as shown in FIGS. 5 and 6, a buried insulating layer 120 made of a resin-based material is formed.

具体的には、まず、樹脂の液状物または樹脂前駆体の液状物をウェハ1000上に塗布した後、乾燥させる。塗布の方法としては、スピンコート法、ディッピング法、スプレーコート法等の公知技術が利用できる。   Specifically, first, a liquid resin or a liquid resin precursor is applied onto the wafer 1000 and then dried. As a coating method, known techniques such as a spin coating method, a dipping method, and a spray coating method can be used.

次に、ウェハ1000上の樹脂原料に熱または光等のエネルギー線を照射して、埋込み絶縁層120を硬化させる。続いて、埋込み絶縁層120の上部の樹脂層を除去して、柱状部110および分離用半導体層130の上面を露出させる。樹脂層の除去方法としては、フォトリソグラフィを用いて樹脂をパターニングする方法、ドライエッチングを用いたエッチバック方法、CMP法、感光性樹脂材料を用いてフォトリソグラフィーによってパターニングする方法、樹脂層をウエットエッチングによって除去するデベロップ・ディップ法など、公知の方法を利用できる。   Next, the buried insulating layer 120 is cured by irradiating the resin material on the wafer 1000 with energy rays such as heat or light. Subsequently, the upper resin layer of the buried insulating layer 120 is removed to expose the upper surfaces of the columnar portion 110 and the isolation semiconductor layer 130. As a method for removing the resin layer, a method of patterning a resin using photolithography, an etch back method using dry etching, a CMP method, a method of patterning by photolithography using a photosensitive resin material, a wet etching of the resin layer A known method such as a development dip method for removing by the above can be used.

以上の工程により、柱状部110と分離用半導体層130との相互間に、埋込み絶縁層120を形成できる。   Through the above steps, the buried insulating layer 120 can be formed between the columnar portion 110 and the isolation semiconductor layer 130.

上記工程で用いる樹脂の液状物または樹脂前駆体の液状物としては、熱や光等のエネルギー線を照射することにより硬化する樹脂を用いる。樹脂の液状物としては、例えば、ポリアクリル系樹脂、エポキシ系樹脂を挙げることができる。また、樹脂前駆体の液状物としては、ポリイミド前駆体を挙げることができる。   As the resin liquid or resin precursor liquid used in the above process, a resin that is cured by irradiation with energy rays such as heat and light is used. Examples of the resin liquid include polyacrylic resins and epoxy resins. Moreover, a polyimide precursor can be mentioned as a liquid material of a resin precursor.

ポリイミド系樹脂としては、例えば、ポリアミック酸、ポリアミック酸の長鎖アルキルエステルなどを挙げることができる。樹脂前駆体の液状物としてポリイミド系樹脂を用いる場合には、ポリイミド前駆体の液状物をウェハ上に塗布した後加熱処理することによりイミド化反応が起こり、ポリイミド系樹脂が形成される。前記加熱処理の温度は、ポリイミド前駆体の種類によって異なるが、150〜400℃が適当である。   Examples of the polyimide resin include polyamic acid and long-chain alkyl ester of polyamic acid. When a polyimide resin is used as the resin precursor liquid, an imidization reaction takes place by applying the polyimide precursor liquid on the wafer and then heat-treating to form a polyimide resin. Although the temperature of the said heat processing changes with kinds of polyimide precursor, 150-400 degreeC is suitable.

また、樹脂の液状物としてポリアクリル系樹脂、エポキシ系樹脂を用いる場合、紫外線硬化型のポリアクリル系樹脂およびエポキシ系樹脂を用いるのが好ましい。紫外線硬化型樹脂は、紫外線照射のみで硬化することができるため、熱により素子が損傷する等の問題が生じることはない。   Further, when a polyacrylic resin or an epoxy resin is used as the resin liquid, it is preferable to use an ultraviolet curable polyacrylic resin or an epoxy resin. Since the ultraviolet curable resin can be cured only by ultraviolet irradiation, there is no problem that the element is damaged by heat.

(c)図7および図8に示すように、上部電極層113および下部電極層115を形成する。図7は、ウェハ1000の平面図であり、図8は、図7のB−B線に沿った断面図である。   (C) As shown in FIGS. 7 and 8, an upper electrode layer 113 and a lower electrode layer 115 are formed. FIG. 7 is a plan view of the wafer 1000, and FIG. 8 is a cross-sectional view taken along the line BB of FIG.

具体的には、例えば真空蒸着法により、柱状部110および埋込み絶縁層120の上面に、金または亜鉛から構成される合金層を形成した後、フォトエッチングを用いて合金層をパターニングすることにより、開口部116を形成する。以上の工程により、上部電極層113が形成される。続いて、半導体基板101の裏面(半導体基板101において共振器140を形成する面と反対側の面)に、例えば真空蒸着法により、金およびゲルマニウムから構成される合金層を形成した後、フォトエッチングを用いて合金層をパターニングすることにより、下部電極層115が形成される。   Specifically, for example, by forming an alloy layer made of gold or zinc on the upper surface of the columnar portion 110 and the buried insulating layer 120 by, for example, vacuum deposition, patterning the alloy layer using photoetching, Opening 116 is formed. Through the above steps, the upper electrode layer 113 is formed. Subsequently, an alloy layer composed of gold and germanium is formed on the back surface of the semiconductor substrate 101 (the surface opposite to the surface on which the resonator 140 is formed in the semiconductor substrate 101) by, for example, vacuum deposition, and then photoetching is performed. The lower electrode layer 115 is formed by patterning the alloy layer using

(d)ついで、図7に示すように、分離用半導体層130上に想定された分離線1100に沿ってウェハ1000を分離することにより、面発光レーザ100のチップを形成する。   (D) Next, as shown in FIG. 7, the chip of the surface emitting laser 100 is formed by separating the wafer 1000 along the assumed separation line 1100 on the separation semiconductor layer 130.

ウェハの分離の方法としては、化合物半導体の劈開を利用して分離するスクライブ法およびダイシングの少なくとも一方を用いることができる。スクライブ法としては、全面スクライブおよび端面スクライブのいずれも用いることができる。本実施の形態では、分離線1100が設定されるチップの境界領域の全域において分離用半導体層130が露出しているため、分離線1100に沿ってダイヤモンドスクライバなどによってキズを形成することで、スクライブ法によって確実にウェハ1000を分離してチップを形成できる。   As a method for separating the wafer, at least one of a scribing method and a dicing method using the cleavage of the compound semiconductor can be used. As the scribing method, either full surface scribing or end surface scribing can be used. In this embodiment, since the semiconductor layer for separation 130 is exposed in the entire region of the boundary region of the chip where the separation line 1100 is set, a scribe is formed by forming a scratch along the separation line 1100 with a diamond scriber or the like. The chip can be formed by reliably separating the wafer 1000 by the method.

以上のプロセスを経て、図1および図2に示される面発光レーザ100が得られる。   Through the above process, the surface emitting laser 100 shown in FIGS. 1 and 2 is obtained.

本実施の形態にかかる面発光レーザ100の製造方法によれば、ウェハ1000の分離工程で、ウェハ1000の分離部分、すなわちチップの境界領域に樹脂系の材料からなる層が存在せず、分離用半導体層130のみが存在する。その結果、ウェハ1000の分離を確実かつ容易に行うことができる。また、分離用半導体層130は、半導体基板101と同様に劈開が可能であるので、上記(d)で記載したように、ウェハ1000の分離手段として、スクライブ法を用いることができる。   According to the method for manufacturing surface-emitting laser 100 according to the present embodiment, in the separation process of wafer 1000, there is no layer made of a resin material in the separation part of wafer 1000, that is, the boundary region of the chip, Only the semiconductor layer 130 is present. As a result, the wafer 1000 can be separated reliably and easily. Further, since the separation semiconductor layer 130 can be cleaved in the same manner as the semiconductor substrate 101, a scribing method can be used as the separation means for the wafer 1000 as described in (d) above.

また、本実施の形態では、ウェハ1000を面発光レーザ100のチップに分離する際にダイシングを用いることができる。この場合、ダイシングソーの削りしろとなる部分には分離用半導体層130のみが存在し、樹脂絶縁層がない。このため、樹脂によるダイシングソーへの汚染がなく、また、パーティクルも樹脂系の粒子がないため容易に洗浄できる。   In the present embodiment, dicing can be used when the wafer 1000 is separated into chips of the surface emitting laser 100. In this case, only the separating semiconductor layer 130 is present at the portion of the dicing saw to be shaved, and there is no resin insulating layer. For this reason, there is no contamination of the dicing saw by the resin, and the particles can be easily cleaned because there are no resin-based particles.

[第2の実施の形態]
図9および図10は、本実施の形態にかかる面発光レーザの製造方法の一工程を模式的に示す平面図である。これらの図は、第1の実施の形態を示す図7に対応する。
[Second Embodiment]
9 and 10 are plan views schematically showing one step of the method for manufacturing the surface emitting laser according to the present embodiment. These figures correspond to FIG. 7 showing the first embodiment.

本実施の形態にかかる面発光レーザ200,300は、分離用半導体層130が不連続に形成されている点で、第1の実施の形態にかかる面発光レーザ100と異なる。この点以外は、基本的に第1の実施の形態と同様であるので、実質的に同じ機能を有する部分には同一符号を付して、詳細な説明を省略する。   The surface emitting lasers 200 and 300 according to the present embodiment are different from the surface emitting laser 100 according to the first embodiment in that the separation semiconductor layer 130 is formed discontinuously. Except for this point, the second embodiment is basically the same as the first embodiment, and therefore, parts having substantially the same functions are denoted by the same reference numerals and detailed description thereof is omitted.

図9に示す、面発光レーザ200を有するウェハ1000においては、チップの境界領域に沿って分離用半導体層130が形成されている。この分離用半導体層130は、分離線1100に沿って離れて配置された部分半導体層132から構成される。図示の例では、部分半導体層132は、ライン状の半導体層を分割した状態で形成され、部分半導体層132の間には、埋込み絶縁層120と連続する絶縁層122が設けられている。   In the wafer 1000 having the surface emitting laser 200 shown in FIG. 9, a separation semiconductor layer 130 is formed along the boundary region of the chip. The separation semiconductor layer 130 is composed of partial semiconductor layers 132 arranged apart along the separation line 1100. In the illustrated example, the partial semiconductor layer 132 is formed in a state where a line-shaped semiconductor layer is divided, and an insulating layer 122 that is continuous with the buried insulating layer 120 is provided between the partial semiconductor layers 132.

分離用半導体層130を構成する部分半導体層の形態は、図9に示したものに限定されず、各種の形態をとることができる。例えば、図10に示す、面発光レーザ300を有するウェハ1000においては、分離用半導体層130は、分離線1100に沿って離れて配置されたドット状の部分半導体層134から構成される。   The form of the partial semiconductor layer constituting the separation semiconductor layer 130 is not limited to that shown in FIG. 9 and can take various forms. For example, in the wafer 1000 having the surface emitting laser 300 shown in FIG. 10, the separation semiconductor layer 130 is composed of dot-shaped partial semiconductor layers 134 that are arranged along the separation line 1100.

これらの面発光レーザ200,300を有するウェハ1000においても、第1の実施の形態にかかる面発光レーザ100と同様の作用効果を有する。すなわち、分離線1100に沿って、半導体基板101、分離用半導体層130および絶縁層122を分離することにより、面発光レーザ200,300のチップを確実かつ容易に形成することができる。   The wafer 1000 having these surface emitting lasers 200 and 300 also has the same operational effects as the surface emitting laser 100 according to the first embodiment. That is, by separating the semiconductor substrate 101, the separating semiconductor layer 130, and the insulating layer 122 along the separation line 1100, the chips of the surface emitting lasers 200 and 300 can be reliably and easily formed.

本実施の形態においては、分離線1100に沿って樹脂系の絶縁層122が不連続に存在するが、絶縁層122の大きさや配置を適正に設定することで、ウェハ1000の分離を阻害しないようにできる。また、絶縁層122が存在することで、隣り合う面発光レーザの境界領域での埋込み絶縁層120の膜厚を均一にでき、素子のバラツキを少なくできる。   In the present embodiment, the resin-based insulating layer 122 is discontinuously present along the separation line 1100. However, by appropriately setting the size and arrangement of the insulating layer 122, the separation of the wafer 1000 is not hindered. Can be. In addition, the presence of the insulating layer 122 makes it possible to make the thickness of the buried insulating layer 120 uniform in the boundary region between adjacent surface emitting lasers, and to reduce variations in elements.

ウェハ1000の分離の方法としては、第1の実施の形態と同様に、化合物半導体の劈開を利用して分離するスクライブ法、およびダイシングの少なくとも一方を用いることができる。この場合、端面スクライブ法を用いると、ウェハ1000の分離を最も確実に行うことができる。   As a method for separating the wafer 1000, as in the first embodiment, at least one of a scribing method for separating by utilizing cleavage of a compound semiconductor and dicing can be used. In this case, when the end face scribing method is used, the wafer 1000 can be most reliably separated.

本実施の形態にかかる面発光レーザ200,300では、縁部において、分離後の部分半導体層132,134が不連続に配列した構造を有する。   The surface emitting lasers 200 and 300 according to the present embodiment have a structure in which the separated partial semiconductor layers 132 and 134 are discontinuously arranged at the edge.

[第3の実施の形態]
図11は、本実施の形態にかかる面発光レーザの製造方法の一工程を模式的に示す平面図であり、図12は、図11のC−C線に沿った断面図である。図11は、第1の実施の形態を示す図7に対応する。
[Third Embodiment]
FIG. 11 is a plan view schematically showing one step of the method for manufacturing the surface emitting laser according to the present embodiment, and FIG. 12 is a cross-sectional view taken along the line CC of FIG. FIG. 11 corresponds to FIG. 7 showing the first embodiment.

本実施の形態にかかる面発光レーザ400は、分離用半導体層の構成が第1の実施の形態にかかる面発光レーザ100と異なる。この点以外は、基本的に第1の実施の形態と同様であるので、実質的に同じ機能を有する部分には同一符号を付して、詳細な説明を省略する。   The surface emitting laser 400 according to this embodiment is different from the surface emitting laser 100 according to the first embodiment in the configuration of the separation semiconductor layer. Except for this point, the second embodiment is basically the same as the first embodiment, and therefore, parts having substantially the same functions are denoted by the same reference numerals and detailed description thereof is omitted.

図11および図12に示す、面発光レーザ400を有するウェハ1000においては、チップの境界領域に沿って2本の分離用半導体層130a,130bが形成されている。分離用半導体層130a,130bは、それぞれ連続している。そして、分離用半導体層130aと分離用半導体層130bとの間には、絶縁層120aが形成されている。絶縁層120aは、埋込み絶縁層120と同じ工程で形成される。   In the wafer 1000 having the surface emitting laser 400 shown in FIGS. 11 and 12, two separation semiconductor layers 130a and 130b are formed along the boundary region between the chips. The separation semiconductor layers 130a and 130b are continuous. An insulating layer 120a is formed between the separation semiconductor layer 130a and the separation semiconductor layer 130b. The insulating layer 120a is formed in the same process as the buried insulating layer 120.

本実施の形態では、ウェハ1000は、分離線1100に沿って絶縁層120aをダイシングで切断することによってチップに分離できる。絶縁層120aは、分離用半導体層130a,130bによって区画されているため、絶縁層120aにダイシングによってある程度圧力がかかっても分離用半導体層130a、130bによって外力を分散できる。そのため、面発光レーザ400の特性に悪影響を与えることなく、ダイシングによってウェハ1000を分離できる。   In the present embodiment, the wafer 1000 can be separated into chips by dicing the insulating layer 120a along the separation line 1100. Since the insulating layer 120a is partitioned by the separating semiconductor layers 130a and 130b, external force can be dispersed by the separating semiconductor layers 130a and 130b even if a certain pressure is applied to the insulating layer 120a by dicing. Therefore, the wafer 1000 can be separated by dicing without adversely affecting the characteristics of the surface emitting laser 400.

本実施の形態にかかる面発光レーザ400では、縁部において、分離後の絶縁層120aと、その内側に分離用半導体層130aもしくは130bが連続して配置された構造を有する。   The surface emitting laser 400 according to the present embodiment has a structure in which the insulating layer 120a after separation and the separation semiconductor layer 130a or 130b are continuously arranged inside the edge portion.

[第4の実施の形態]
図13(A)〜(C)は、本実施の形態の要部を示す部分平面図である。
[Fourth Embodiment]
FIGS. 13A to 13C are partial plan views showing main parts of the present embodiment.

本実施の形態にかかる面発光レーザは、分離用半導体層の構成が第1の実施の形態にかかる面発光レーザと異なる。この点以外は、基本的に第1の実施の形態と同様であるので、実質的に同じ機能を有する部分には同一符号を付して、詳細な説明を省略する。   The surface emitting laser according to the present embodiment differs from the surface emitting laser according to the first embodiment in the configuration of the separation semiconductor layer. Except for this point, the second embodiment is basically the same as the first embodiment, and therefore, parts having substantially the same functions are denoted by the same reference numerals and detailed description thereof is omitted.

本実施の形態では、分離線1100が交差する領域における分離用半導体層130を補強した構造を有する。   In this embodiment mode, the separation semiconductor layer 130 is reinforced in a region where the separation lines 1100 intersect.

例えば、図13(A)に示す例においては、分離用半導体層130の交差領域において、分離線1100の一方に対して対称的に1対の半導体層からなる隅部130c,130cが形成されている。この隅部130cは、分離用半導体層130と同じ工程でパターニングされる。このような隅部130cを形成することで、分離用半導体層130のコーナが補強される。その結果、分離線110に沿ってウェハ1000を分離する際に、チップのコーナが欠けにくくなる。図示の例では、例えば、縦方向の分離線1100に沿って分離した後、横方向の分離線1100に沿ってその矢印方向に分離するとこの効果を発揮しやすい。   For example, in the example shown in FIG. 13A, corners 130c and 130c made of a pair of semiconductor layers are formed symmetrically with respect to one of the separation lines 1100 in the intersecting region of the separation semiconductor layer 130. Yes. The corners 130 c are patterned in the same process as the separation semiconductor layer 130. By forming such a corner portion 130c, the corner of the separating semiconductor layer 130 is reinforced. As a result, when the wafer 1000 is separated along the separation line 110, chip corners are less likely to be chipped. In the example shown in the drawing, for example, if the separation is performed along the vertical separation line 1100 and then separated along the horizontal separation line 1100 in the direction of the arrow, this effect is easily exhibited.

図13(B)に示す例においては、分離用半導体層130の交差領域の一部に、絶縁層124を形成している。この絶縁層124は、樹脂系材料からなる埋込み絶縁層120と同じ工程で形成され、半導体より割れにくいため、分離用半導体層130を分離する際にチップのコーナが欠けにくくなる。絶縁層124は、図示の例では、円形の平面形状を有するが、絶縁層124の平面形状はこれに限定されない。   In the example shown in FIG. 13B, the insulating layer 124 is formed in part of the intersecting region of the isolation semiconductor layer 130. This insulating layer 124 is formed in the same process as the buried insulating layer 120 made of a resin-based material, and is harder to break than a semiconductor. Therefore, when the separating semiconductor layer 130 is separated, chip corners are less likely to be chipped. In the illustrated example, the insulating layer 124 has a circular planar shape, but the planar shape of the insulating layer 124 is not limited to this.

同様に、図13(C)に示す例においては、分離用半導体層130の交差領域に、絶縁層126を形成している。この絶縁層126は、樹脂系材料からなる埋込み絶縁層120と同じ工程で形成され、半導体より割れにくいため、分離用半導体層130を分離する際にチップのコーナが欠けにくくなる。   Similarly, in the example illustrated in FIG. 13C, the insulating layer 126 is formed in the intersecting region of the isolation semiconductor layer 130. The insulating layer 126 is formed in the same process as the buried insulating layer 120 made of a resin-based material, and is harder to break than a semiconductor. Therefore, when the separating semiconductor layer 130 is separated, the chip corner is less likely to be chipped.

本実施の形態の構造は、基本的に本発明の面発光レーザに適用でき、例えば、第1および第2の実施の形態に適用できる。   The structure of this embodiment can be basically applied to the surface emitting laser of the present invention, and can be applied to, for example, the first and second embodiments.

以上述べた本実施の形態においては、半導体基板101にn型バッファ層102からp型コンタクト層109までを順次形成しているが、これらは導電型が逆でもよい。すなわち、図2に示す共振器140において、バッファ層102は、p型GaAs、下部ミラー103はp型AlAs層とp型Al0.15Ga0.85As層とを交互に積層した層、クラッド層104はp型Al0.5Ga0.5Asからなるp型クラッド層、クラッド層106はn型Al0.5Asからなるn型クラッド層、上部ミラー108はn型Al0.85Ga0.15As層とn型Al0.15Ga0.85As層とを交互に積層した層、およびコンタクト層109はn型GaAs、であってもよい。この場合は、共振器として形成される柱状部が前述したものより低抵抗となる。 In the present embodiment described above, the n-type buffer layer 102 to the p-type contact layer 109 are sequentially formed on the semiconductor substrate 101, but these may be of opposite conductivity types. That is, in the resonator 140 shown in FIG. 2, the buffer layer 102 is p-type GaAs, the lower mirror 103 is a layer in which p-type AlAs layers and p-type Al 0.15 Ga 0.85 As layers are alternately stacked, and the cladding layer 104 is p-type. P-type clad layer made of n-type Al 0.5 Ga 0.5 As, clad layer 106 made of n-type clad layer made of n-type Al 0.5 As, upper mirror 108 made of n-type Al 0.85 Ga 0.15 As layer and n-type Al 0.15 Ga 0.85 As layer The contact layer 109 may be n-type GaAs. In this case, the columnar portion formed as a resonator has a lower resistance than that described above.

導電型を逆にして共振器140を形成した場合には、後の工程で形成する上部電極113および下部電極115の極性も逆になる。すなわち、上部電極としては、たとえば、金およびゲルマニウムから構成される合金層を用いて形成し、また、下部電極としては同じく金または亜鉛から構成される合金層を用いて形成される。   When the resonator 140 is formed with the conductivity type reversed, the polarities of the upper electrode 113 and the lower electrode 115 formed in a later process are also reversed. That is, the upper electrode is formed using, for example, an alloy layer composed of gold and germanium, and the lower electrode is formed using an alloy layer also composed of gold or zinc.

また、下部ミラー103と上部ミラー108におけるAlとGaの組成比はこれに限定されるものではなく、目的とするレーザ光の波長によって適宜最適な設計を行って組成を決定することができる。   In addition, the composition ratio of Al and Ga in the lower mirror 103 and the upper mirror 108 is not limited to this, and the composition can be determined by appropriately designing according to the wavelength of the target laser beam.

以上、本発明を面発光レーザに適用した例について述べたが、本発明はこれに限定されず、本発明の要旨の範囲内で各種の態様をとりうる。例えば、本発明は、半導体層からなる柱状部と樹脂系の材料からなる埋込み絶縁層を有する面発光型の半導体発光装置に適用でき、面発光レーザのみならず、面発光型の発光ダイオードにも適用できる。   As mentioned above, although the example which applied this invention to the surface emitting laser was described, this invention is not limited to this, A various aspect can be taken within the range of the summary of this invention. For example, the present invention can be applied to a surface emitting semiconductor light emitting device having a columnar portion made of a semiconductor layer and a buried insulating layer made of a resin-based material, and is applicable not only to a surface emitting laser but also to a surface emitting light emitting diode. Applicable.

本発明の第1の実施の形態にかかる面発光型半導体レーザを模式的に示す平面図である。1 is a plan view schematically showing a surface emitting semiconductor laser according to a first embodiment of the present invention. 図1のA−A線に沿った断面図である。It is sectional drawing along the AA line of FIG. 本発明の第1の実施の形態にかかる面発光型半導体レーザの製造方法の一工程を模式的に示す平面図である。It is a top view which shows typically 1 process of the manufacturing method of the surface emitting semiconductor laser concerning the 1st Embodiment of this invention. 図3のB−B線に沿った断面図である。It is sectional drawing along the BB line of FIG. 本発明の第1の実施の形態にかかる面発光型半導体レーザの製造方法の一工程を模式的に示す断面図である。It is sectional drawing which shows typically 1 process of the manufacturing method of the surface emitting semiconductor laser concerning the 1st Embodiment of this invention. 本発明の第1の実施の形態にかかる面発光型半導体レーザの製造方法の一工程を模式的に示す断面図である。It is sectional drawing which shows typically 1 process of the manufacturing method of the surface emitting semiconductor laser concerning the 1st Embodiment of this invention. 本発明の第1の実施の形態にかかる面発光型半導体レーザの製造方法の一工程を模式的に示す平面図である。It is a top view which shows typically 1 process of the manufacturing method of the surface emitting semiconductor laser concerning the 1st Embodiment of this invention. 図7のB−B線に沿った断面図である。It is sectional drawing along the BB line of FIG. 本発明の第2の実施の形態にかかる面発光型半導体レーザの製造方法の一工程を模式的に示す平面図である。It is a top view which shows typically 1 process of the manufacturing method of the surface emitting semiconductor laser concerning the 2nd Embodiment of this invention. 本発明の第2の実施の形態にかかる面発光型半導体レーザの製造方法の一工程を模式的に示す平面図である。It is a top view which shows typically 1 process of the manufacturing method of the surface emitting semiconductor laser concerning the 2nd Embodiment of this invention. 本発明の第3の実施の形態にかかる面発光型半導体レーザの製造方法の一工程を模式的に示す平面図である。It is a top view which shows typically 1 process of the manufacturing method of the surface emitting semiconductor laser concerning the 3rd Embodiment of this invention. 図11のC−C線に沿った断面図である。It is sectional drawing along CC line of FIG. (A)〜(C)は、それぞれ、本発明の第4の実施の形態にかかる面発光型半導体レーザの製造方法の一工程を模式的に示す平面図である。(A)-(C) are each a top view which shows typically 1 process of the manufacturing method of the surface emitting semiconductor laser concerning the 4th Embodiment of this invention.

符号の説明Explanation of symbols

100、200、300、400 面発光型半導体レーザ(面発光レーザ)、 101 半導体基板、 102 バッファ層、 103 下部ミラー、 104 n型クラッド層、 105 活性層、 106 p型クラッド層、 108 上部ミラー、 109 コンタクト層、 110 柱状部、 113 上部電極、 115 下部電極、 116 開口部、 120 埋込み絶縁層、 120a 絶縁層、 130,130a,130b 分離用半導体層、 132,134 部分半導体層、 140 共振器、 150 半導体堆積層、 1000 ウェハ、 1100 分離線   100, 200, 300, 400 Surface emitting semiconductor laser (surface emitting laser), 101 semiconductor substrate, 102 buffer layer, 103 lower mirror, 104 n-type cladding layer, 105 active layer, 106 p-type cladding layer, 108 upper mirror, 109 contact layer, 110 columnar portion, 113 upper electrode, 115 lower electrode, 116 opening, 120 buried insulating layer, 120a insulating layer, 130, 130a, 130b separating semiconductor layer, 132, 134 partial semiconductor layer, 140 resonator, 150 semiconductor deposition layers, 1000 wafers, 1100 separation lines

Claims (22)

半導体基板上に、複数の柱状部を有する半導体堆積層を形成する工程、
前記柱状部の周囲に樹脂系の材料からなる埋込み絶縁層を形成する工程、および、
前記半導体基板および該半導体基板上の層を分離してチップを形成する工程、を含み、
前記柱状部を有する半導体堆積層を形成する工程において、前記チップの境界領域に所定パターンの分離用半導体層を形成し、
前記埋込み絶縁層を形成する工程において、前記分離用半導体層の少なくとも上面を露出させ、かつ、
前記チップを形成する工程において、前記分離用半導体層を用いて前記分離が行われる、面発光型の半導体発光装置の製造方法。
Forming a semiconductor deposition layer having a plurality of columnar portions on a semiconductor substrate;
Forming a buried insulating layer made of a resin-based material around the columnar part; and
Separating the semiconductor substrate and the layers on the semiconductor substrate to form a chip,
In the step of forming the semiconductor deposition layer having the columnar part, a separation semiconductor layer having a predetermined pattern is formed in a boundary region of the chip,
In the step of forming the buried insulating layer, exposing at least the upper surface of the isolation semiconductor layer; and
A method of manufacturing a surface-emitting type semiconductor light emitting device, wherein in the step of forming the chip, the separation is performed using the semiconductor layer for separation.
請求項1において、
前記柱状部および前記分離用半導体層は、前記半導体基板上に半導体堆積層を形成した後、リソグラフィーおよびエッチングによってパターニングされる、面発光型の半導体発光装置の製造方法。
In claim 1,
The columnar section and the separating semiconductor layer are formed by forming a semiconductor deposition layer on the semiconductor substrate, and then patterning by lithography and etching.
請求項1または2において、
前記埋込み絶縁層を形成する工程の後に、所定パターンの電極層を形成する工程を有する、面発光型の半導体発光装置の製造方法。
In claim 1 or 2,
A method of manufacturing a surface-emitting type semiconductor light emitting device, comprising a step of forming an electrode layer having a predetermined pattern after the step of forming the buried insulating layer.
請求項3において、
前記電極層は、その端部が前記分離用半導体層と離れて形成される、面発光型の半導体発光装置の製造方法。
In claim 3,
The electrode layer is a method for manufacturing a surface-emitting type semiconductor light emitting device, wherein an end portion of the electrode layer is formed apart from the separating semiconductor layer.
請求項1ないし4のいずれかにおいて、
前記分離用半導体層は、前記チップの境界領域に連続して形成され、該分離用半導体層に沿って前記分離が行われる、面発光型の半導体発光装置の製造方法。
In any of claims 1 to 4,
The method for manufacturing a surface-emitting type semiconductor light emitting device, wherein the isolation semiconductor layer is formed continuously in a boundary region of the chip, and the isolation is performed along the isolation semiconductor layer.
請求項1ないし4のいずれかにおいて、
前記分離用半導体層は、前記チップの境界領域に不連続に形成され、該分離用半導体層に沿って前記分離が行われる、面発光型の半導体発光装置の製造方法。
In any of claims 1 to 4,
The method for manufacturing a surface-emitting type semiconductor light emitting device, wherein the separation semiconductor layer is formed discontinuously in a boundary region of the chip, and the separation is performed along the separation semiconductor layer.
請求項1ないし4のいずれかにおいて、
前記分離用半導体層は、前記チップの境界領域に所定間隔をおいて2本形成され、両者の分離用半導体層の間で前記分離が行われる、面発光型の半導体発光装置の製造方法。
In any of claims 1 to 4,
A method of manufacturing a surface-emitting type semiconductor light emitting device, wherein two separation semiconductor layers are formed at a predetermined interval in a boundary region of the chip, and the separation is performed between the separation semiconductor layers.
請求項7において、
前記2本の分離用半導体層の間に、前記埋込み絶縁層と同じ工程で絶縁層が形成される、面発光型の半導体発光装置の製造方法。
In claim 7,
A method for manufacturing a surface-emitting type semiconductor light emitting device, wherein an insulating layer is formed between the two isolation semiconductor layers in the same step as the buried insulating layer.
請求項1ないし6のいずれかにおいて、
前記分離用半導体層は、その交差領域において補強部が形成されている、面発光型の半導体発光装置の製造方法。
In any one of Claims 1 thru | or 6.
The isolation semiconductor layer is a method for manufacturing a surface-emitting type semiconductor light-emitting device in which a reinforcing portion is formed in an intersecting region.
請求項9において、
前記補強部は、前記分離用半導体層のコーナに形成された半導体層からなる、面発光型の半導体発光装置の製造方法。
In claim 9,
The reinforcing part is a method for manufacturing a surface-emitting type semiconductor light emitting device, comprising a semiconductor layer formed at a corner of the separating semiconductor layer.
請求項9において、
前記補強部は、前記分離用半導体層の交差領域に形成された絶縁層からなり、該絶縁層は前記埋込み絶縁層と同じ工程で形成される、面発光型の半導体発光装置の製造方法。
In claim 9,
The method of manufacturing a surface-emitting type semiconductor light emitting device, wherein the reinforcing portion is formed of an insulating layer formed in an intersecting region of the isolation semiconductor layer, and the insulating layer is formed in the same process as the buried insulating layer.
半導体基板に垂直な方向に光を出射する面発光型の半導体発光装置であって、
半導体基板上に形成された、柱状部を有する半導体堆積層と、
前記柱状部の周囲に形成された、樹脂系の材料からなる埋込み絶縁層と、
前記柱状部の上面の少なくも一部および前記埋込み絶縁層の上面の一部に形成された電極層と、
前記半導体基板の縁部に沿って該半導体基板上に形成された分離用半導体層と、を含む面発光型の半導体発光装置。
A surface emitting semiconductor light emitting device that emits light in a direction perpendicular to a semiconductor substrate,
A semiconductor deposited layer having a columnar portion formed on the semiconductor substrate;
An embedded insulating layer made of a resin-based material formed around the columnar part;
An electrode layer formed on at least a part of the upper surface of the columnar part and a part of the upper surface of the buried insulating layer;
A surface-emitting type semiconductor light emitting device including a separating semiconductor layer formed on the semiconductor substrate along an edge of the semiconductor substrate.
請求項12において、
前記分離用半導体層は、前記柱状部における半導体堆積層と同じ堆積構造を有する、面発光型の半導体発光装置。
In claim 12,
The surface-emitting type semiconductor light emitting device, wherein the separation semiconductor layer has the same deposition structure as the semiconductor deposition layer in the columnar portion.
請求項12または13において、
前記電極層は、その端部が前記分離用半導体層と離れて位置する、面発光型の半導体発光装置。
In claim 12 or 13,
The electrode layer is a surface-emitting type semiconductor light emitting device in which an end portion thereof is located apart from the separating semiconductor layer.
請求項12ないし14のいずれかにおいて、
前記分離用半導体層は、前記半導体基板の周縁に沿って連続して形成されている、面発光型の半導体発光装置。
In any of claims 12 to 14,
The surface-emitting type semiconductor light emitting device, wherein the separating semiconductor layer is formed continuously along the periphery of the semiconductor substrate.
請求項12ないし14のいずれかにおいて、
前記分離用半導体層は、前記半導体基板の周縁に沿って不連続に形成されている、面発光型の半導体発光装置。
In any of claims 12 to 14,
The surface-emitting type semiconductor light emitting device, wherein the separating semiconductor layer is formed discontinuously along the periphery of the semiconductor substrate.
請求項12ないし14のいずれかにおいて、
前記分離用半導体層は、前記半導体基板の周縁に沿って形成された絶縁層の内側に形成されている、面発光型の半導体発光装置。
In any of claims 12 to 14,
The surface-emitting type semiconductor light emitting device, wherein the separating semiconductor layer is formed inside an insulating layer formed along the periphery of the semiconductor substrate.
請求項12ないし16のいずれかにおいて、
前記分離用半導体層は、その交差領域において補強部が形成されている、面発光型の半導体発光装置。
In any of claims 12 to 16,
The isolation semiconductor layer is a surface-emitting type semiconductor light emitting device in which a reinforcing portion is formed in an intersecting region.
請求項18において、
前記補強部は、前記分離用半導体層のコーナに形成された半導体層からなる、面発光型の半導体発光装置。
In claim 18,
The reinforcing portion is a surface light emitting semiconductor light emitting device including a semiconductor layer formed at a corner of the separating semiconductor layer.
請求項18において、
前記補強部は、前記分離用半導体層の交差領域に形成された絶縁層からなり、該絶縁層は前記埋込み絶縁層と同じ層構造を有する、面発光型の半導体発光装置。
In claim 18,
The reinforcing portion includes an insulating layer formed in an intersecting region of the isolation semiconductor layer, and the insulating layer has the same layer structure as the buried insulating layer.
請求項12ないし20のいずれかにおいて、
前記柱状部は、半導体レーザの共振器の少なくとも一部を構成する、面発光型の半導体発光装置。
In any of claims 12 to 20,
The columnar portion is a surface-emitting type semiconductor light emitting device that constitutes at least a part of a resonator of a semiconductor laser.
請求項12ないし20のいずれかにおいて、
前記柱状部は、発光ダイオードの少なくとも一部を構成する、面発光型の半導体発光装置。
In any of claims 12 to 20,
The columnar portion is a surface-emitting type semiconductor light emitting device that constitutes at least a part of a light emitting diode.
JP2007005744A 2007-01-15 2007-01-15 Semiconductor light-emitting device of surface-emitting type, and method of manufacturing same Withdrawn JP2007173851A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007005744A JP2007173851A (en) 2007-01-15 2007-01-15 Semiconductor light-emitting device of surface-emitting type, and method of manufacturing same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007005744A JP2007173851A (en) 2007-01-15 2007-01-15 Semiconductor light-emitting device of surface-emitting type, and method of manufacturing same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001101516A Division JP3928695B2 (en) 2001-03-30 2001-03-30 Surface emitting semiconductor light emitting device and method of manufacturing the same

Publications (1)

Publication Number Publication Date
JP2007173851A true JP2007173851A (en) 2007-07-05

Family

ID=38299896

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007005744A Withdrawn JP2007173851A (en) 2007-01-15 2007-01-15 Semiconductor light-emitting device of surface-emitting type, and method of manufacturing same

Country Status (1)

Country Link
JP (1) JP2007173851A (en)

Similar Documents

Publication Publication Date Title
US11049902B2 (en) Light-emitting element wafer, light emitting element, electronic apparatus, and method of producing light-emitting element wafer
JP3791584B2 (en) Surface emitting semiconductor laser and surface emitting semiconductor laser array
EP3220493B1 (en) Surface-emitting laser array and laser device
JP2006339247A (en) Optical element
US20080130698A1 (en) Nitride-based semiconductor device and method of fabricating the same
JP2006278661A (en) Optical semiconductor element and its manufacturing method, and optical semiconductor device
JP3928695B2 (en) Surface emitting semiconductor light emitting device and method of manufacturing the same
US20080217638A1 (en) Semiconductor Light Emitting Device and Fabrication Method Thereof
US10014445B2 (en) Light-emitting device and manufacturing method thereof
JPWO2012172995A1 (en) Optical device, optical device manufacturing method, and laser module
WO2009107621A1 (en) Semiconductor laser element and method of manufacturing the same
JP2021009999A (en) Surface emitting laser and method for manufacturing the same
JP5872790B2 (en) Semiconductor laser device
WO2015033633A1 (en) Vertical cavity surface emitting laser element, semiconductor wafer and light emitting module provided with vertical cavity surface emitting laser element, and method for manufacturing vertical cavity surface emitting laser element
CN114552366A (en) SOI-based monolithic integrated semiconductor laser and manufacturing method thereof
JP2007173851A (en) Semiconductor light-emitting device of surface-emitting type, and method of manufacturing same
KR101338894B1 (en) The method for manufacturing of a vertical-cavity surface-emitting laser
JP5292443B2 (en) Method for manufacturing optical semiconductor element
JP2003023211A (en) Surface emitting type semiconductor laser and its manufacturing method
JP2008251649A (en) Semiconductor light-emitting element and its manufacturing method
US20240186763A1 (en) Method of manufacturing semiconductor optical device
JP2013172028A (en) Semiconductor light-emitting element and vehicle lamp fitting
JP2009135148A (en) Method of manufacturing semiconductor light emitting device
JP2024080457A (en) Method for manufacturing semiconductor optical device
JP2006165051A (en) Semiconductor light emitting element and manufacturing method of the same

Legal Events

Date Code Title Description
A621 Written request for application examination

Effective date: 20080327

Free format text: JAPANESE INTERMEDIATE CODE: A621

RD04 Notification of resignation of power of attorney

Effective date: 20080702

Free format text: JAPANESE INTERMEDIATE CODE: A7424

A761 Written withdrawal of application

Effective date: 20090501

Free format text: JAPANESE INTERMEDIATE CODE: A761