JP2007173676A - Circuit formation method - Google Patents

Circuit formation method Download PDF

Info

Publication number
JP2007173676A
JP2007173676A JP2005371603A JP2005371603A JP2007173676A JP 2007173676 A JP2007173676 A JP 2007173676A JP 2005371603 A JP2005371603 A JP 2005371603A JP 2005371603 A JP2005371603 A JP 2005371603A JP 2007173676 A JP2007173676 A JP 2007173676A
Authority
JP
Japan
Prior art keywords
copper
circuit
layer
plating
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005371603A
Other languages
Japanese (ja)
Inventor
Shuichi Ogasawara
修一 小笠原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Original Assignee
Sumitomo Metal Mining Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP2005371603A priority Critical patent/JP2007173676A/en
Publication of JP2007173676A publication Critical patent/JP2007173676A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an economical circuit formation method by means of a semi-additive method capable of keeping a cross section of a circuit rectangular, and also assuring insulation between circuits. <P>SOLUTION: The circuit formation method includes a step of forming a plated resist layer on part of the surface of an insulator substrate covered with a copper plated conductor layer, a step of thickening copper by a plating method on the copper plated conductor layer exposed on an opening of the resist layer to form a circuit region, a step of forming an organic protective film on the surface of the circuit region of copper formed by the plating method, a step of removing the resist layer, and a step of etching off the copper plated conductor layer exposed by the removing step. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、回路形成法に関し、さらに詳しくは、銅めっき導体層で被覆された絶縁体基板の表面の一部にめっきレジスト層を形成する工程、該レジストの開口部に露出された銅めっき導体層上にめっき法によって銅を厚付けし回路部を形成する工程、該めっきレジスト層を除去する工程、それによって露出した銅めっき導体層をエッチング除去する工程を含む回路形成法(以下、セミアディティブ法と呼称する場合がある。)において、回路部の断面形状を矩形に保ち、かつ確実に回路間の絶縁を確保することができる経済的な回路形成法に関する。   The present invention relates to a circuit forming method, and more specifically, a step of forming a plating resist layer on a part of the surface of an insulating substrate coated with a copper plating conductor layer, and a copper plating conductor exposed in the opening of the resist A circuit forming method (hereinafter referred to as semi-additive) including a step of forming a circuit portion by thickening copper on the layer by plating, a step of removing the plating resist layer, and a step of etching away the exposed copper plating conductor layer In other words, the present invention relates to an economical circuit forming method capable of maintaining the cross-sectional shape of the circuit portion in a rectangular shape and ensuring insulation between the circuits with certainty.

近年、液晶画面表示用ドライバーICチップを実装する手法として、COF(Chip on Film)が注目されている。COFは、従来の実装法の主流であったTCP(Tape Carrier Package)に比べて、ファインピッチ実装が可能であるとともに、ドライバーICの小型化、及びコストダウンを図ることが容易であるという特徴がある。   In recent years, COF (Chip on Film) has attracted attention as a method of mounting a driver IC chip for liquid crystal screen display. Compared with TCP (Tape Carrier Package), which is the mainstream of conventional mounting methods, COF has features that it is possible to mount fine pitch, and that it is easy to reduce the size and cost of the driver IC. is there.

COFの一般的な製造方法としては、高耐熱性かつ高絶縁性樹脂であるポリイミドフィルムに良導電体である銅層を密着させてなる金属被覆ポリイミド基板を使用し、その基板上の銅層をフォトリソグラフィー技法によってファインパターニングした後、さらに所望の箇所をスズめっき及びソルダーレジストで被覆する方法がとられる。   As a general method for producing COF, a metal-coated polyimide substrate in which a copper layer as a good conductor is adhered to a polyimide film that is a high heat resistance and high insulating resin is used, and the copper layer on the substrate is used. After fine patterning by a photolithography technique, a method of coating a desired portion with tin plating and a solder resist is taken.

前記ポリイミドフィルム表面に金属層を形成する方法としては、まず、スパッタリング法により、ニッケル−クロム合金等の金属層を形成し、続いて、良導電性を付与するために銅層を形成する。このとき、一般的には、前記スパッタリング法によって形成される金属層の厚さは、およそ100〜500nmである。さらに、厚膜化が必要である場合には、一般的には、電気めっき、又は電気めっきと無電解めっきの併用によって、前記金属層上に銅めっき層の形成を行う。なお、銅めっき層の厚さは、8〜12μmが一般的である。ここで、前記ポリイミドフィルムとしては、Kapton EN(東レ・デュポン製)、Upilex S(宇部興産製)、NPI(カネカ製)等の市販品が用いられ、また、一般的には25〜38μmの厚さを有するものが使用されている。   As a method for forming a metal layer on the surface of the polyimide film, first, a metal layer such as a nickel-chromium alloy is formed by a sputtering method, and then a copper layer is formed in order to impart good conductivity. At this time, generally, the thickness of the metal layer formed by the sputtering method is about 100 to 500 nm. Furthermore, when it is necessary to increase the film thickness, generally, a copper plating layer is formed on the metal layer by electroplating or a combination of electroplating and electroless plating. The thickness of the copper plating layer is generally 8 to 12 μm. Here, as the polyimide film, commercially available products such as Kapton EN (manufactured by Toray DuPont), Upilex S (manufactured by Ube Industries) and NPI (manufactured by Kaneka) are used, and generally a thickness of 25 to 38 μm. What has the thickness is used.

前記フォトリソグラフィー技法による回路形成法としては、銅めっき層表面にフォトレジスト層を形成し、所望な形状のマスクを用い露光を行った後、現像処理を行い回路部表面にエッチングレジスト層を形成する。その後、塩化第二鉄などの銅の溶解液を用いて露出した銅めっき層をエッチング除去し、回路を形成する。その後、エッチングレジスト層を除去し、回路の所望部に無電解めっき法によってすずめっき皮膜、及びソルダーレジスト層を形成することによってCOFを得る。このような回路形成法は、いわゆるサブトラクティブ法と呼ばれる。   As a circuit formation method using the photolithography technique, a photoresist layer is formed on the surface of the copper plating layer, exposure is performed using a mask having a desired shape, and development processing is performed to form an etching resist layer on the surface of the circuit portion. . Thereafter, the exposed copper plating layer is removed by etching using a copper solution such as ferric chloride to form a circuit. Thereafter, the etching resist layer is removed, and a tin plating film and a solder resist layer are formed on a desired portion of the circuit by an electroless plating method to obtain a COF. Such a circuit formation method is called a so-called subtractive method.

また、よりファインピッチな回路を形成する手法として、セミアディティブ法が検討されている。この方法では、まず、上記ポリイミドフィルム表面に無電解めっき法、あるいはスパッタリング法によって金属層を形成した後、電気銅めっき法などによって銅厚1μm程度の銅めっき層を形成する。次に、この銅めっき層を導体層として、該銅めっき層の表面に回路厚みと同等程度以上の厚みを有するめっきレジスト層をフォトリソグラフィー技法などによって形成する。次いで、レジスト開口部に露出した銅めっき層表面に電気銅めっき法によって所望の厚みまで銅の厚付けを行なう。その後、めっきレジスト層を除去し、露出した銅めっき層及びスパッタリング層等導体層をエッチング除去することによって回路を形成する(例えば、特許文献1参照。)。   Further, a semi-additive method has been studied as a method for forming a finer pitch circuit. In this method, a metal layer is first formed on the surface of the polyimide film by an electroless plating method or a sputtering method, and then a copper plating layer having a copper thickness of about 1 μm is formed by an electrolytic copper plating method or the like. Next, using this copper plating layer as a conductor layer, a plating resist layer having a thickness equal to or greater than the circuit thickness is formed on the surface of the copper plating layer by a photolithography technique or the like. Next, copper is thickened to a desired thickness on the surface of the copper plating layer exposed in the resist opening by an electrolytic copper plating method. Thereafter, the plating resist layer is removed, and the exposed copper plating layer and the conductive layer such as the sputtering layer are removed by etching to form a circuit (see, for example, Patent Document 1).

ここで、セミアディティブ法の長所は、前述のサブトラクティブ法によって回路を形成する場合には回路部の断面形状が山型となるのに対して、形成される回路部の断面形状は、フォトリソグラフィー技法によって形成されるめっきレジストの形状によって決定されるので、ほぼ矩形となるため、特に回路幅及び回路間隔が狭いファインパターニングに適した回路形成法である。ところが、セミアディティブ法の最大の課題は、回路を形成した後に回路間を絶縁するために行う導体層等のエッチング除去の際に、回路部、特に回路上底部もエッチングされるため、回路断面が矩形と成り難い点である。   Here, the advantage of the semi-additive method is that, when the circuit is formed by the above-described subtractive method, the cross-sectional shape of the circuit portion is a mountain shape, whereas the cross-sectional shape of the formed circuit portion is photolithography. Since it is determined by the shape of the plating resist formed by the technique and is substantially rectangular, the circuit formation method is particularly suitable for fine patterning with a narrow circuit width and circuit interval. However, the biggest problem with the semi-additive method is that the circuit section, particularly the circuit bottom, is also etched when the conductor layer, etc., is removed to insulate the circuit after forming the circuit. It is difficult to form a rectangle.

この解決策として、銅めっきによって回路部を形成した後、回路部表面に導体層とは異なる種類の金属層を保護膜として形成する方法が提案されている。例えば、銅めっきによって回路部を形成した後、真空下に曝すことによってレジスト部を収縮させて回路側壁とレジスト側壁に空隙を設け、さらにスパッタリングによって回路上底部、側壁部、及びレジスト上底部に導体層とは異なる金属層をエッチングレジストとして形成する。ここで、導体層としては銅、ニッケル、クロム、金、アルミニウム、亜鉛、スズ、鉛、銀のいずれか、また、保護膜としては導体層とは異なる金属種で銅、ニッケル、クロム、金、アルミニウム、亜鉛、スズ、鉛、銀のいずれかを形成することが開示されている。具体的には、導体層として銅、保護膜としてスズを用いて、かつ導体層のエッチング除去は塩化第2鉄水溶液を用いる方法と、導通層としてアルミニウム、保護膜としてニッケルを用いて、かつ導体層のエッチング除去は水酸化ナトリウム水溶液を用いる方法(例えば、特許文献2参照。)が開示されている。   As a solution to this problem, there has been proposed a method in which after forming a circuit part by copper plating, a metal layer of a type different from the conductor layer is formed as a protective film on the surface of the circuit part. For example, after forming a circuit part by copper plating, the resist part is shrunk by exposure to a vacuum to form a gap in the circuit side wall and the resist side wall, and further, a conductor is formed on the circuit top bottom, side wall part, and resist top bottom by sputtering. A metal layer different from the layer is formed as an etching resist. Here, the conductor layer is any of copper, nickel, chromium, gold, aluminum, zinc, tin, lead, silver, and the protective film is a metal type different from the conductor layer, such as copper, nickel, chromium, gold, It is disclosed that any one of aluminum, zinc, tin, lead, and silver is formed. Specifically, copper is used as the conductor layer, tin is used as the protective film, and etching removal of the conductor layer is performed using a ferric chloride aqueous solution, aluminum as the conductive layer, nickel as the protective film, and the conductor. A method using an aqueous sodium hydroxide solution (for example, see Patent Document 2) is disclosed for etching removal of the layer.

ところで、COF等の電子部品では、実際上、回路部の金属種としては導電性、信頼性、経済性等の観点から銅を用いるのが一般的であり、この場合、保護膜としてスズを用いるのが好適であるが、無電解めっき法によってスズ膜を形成する場合には、通常60℃以上の高温で、かつ硼ふっ酸等の強腐食性溶液をめっき液として用いるため、レジスト層の剥離により導体層表面でのスズめっき皮膜析出の問題が発生する。このような場合、スズが析出した部分の導体層は、導体層のエッチング時に残留し易く、場合によって回路間の短絡等の問題を引き起こすことになる。また、保護膜としてスズ以外の金属を形成する場合としては、金が候補として挙げられるが経済性に問題がある。これ以外の金属を保護膜として形成する場合は、スパッタリング法等の真空成膜プロセスを用いる必要があり、この場合には、回路上底部は勿論、レジスト部表面にも膜が形成されるため、その後のレジスト除去を困難にするばかりでなく経済性にも問題がある。   By the way, in an electronic component such as COF, in practice, copper is generally used as a metal species of a circuit portion from the viewpoint of conductivity, reliability, economy, etc. In this case, tin is used as a protective film. However, when a tin film is formed by electroless plating, the resist layer is peeled off because a strong corrosive solution such as borofluoric acid is usually used as a plating solution at a high temperature of 60 ° C. or higher. This causes the problem of tin plating film deposition on the surface of the conductor layer. In such a case, the portion of the conductor layer where the tin is deposited tends to remain when the conductor layer is etched, and may cause a problem such as a short circuit between circuits. Moreover, as a case where a metal other than tin is formed as the protective film, gold is listed as a candidate, but there is a problem in economical efficiency. When forming a metal other than this as a protective film, it is necessary to use a vacuum film forming process such as a sputtering method. In this case, since the film is formed not only on the circuit bottom but also on the resist surface, Not only does subsequent resist removal be difficult, but there is also a problem in economic efficiency.

以上の状況から、セミアディティブ法による回路形成法において、経済的な方法で、回路部の断面形状を矩形に保つとともに、確実に回路間の絶縁を確保することができる回路形成法が求められている。
特開平05−037104号公報(第1頁、第2頁) 特開2004−63643号公報(第1頁、第2頁)
From the above situation, there is a need for a circuit forming method that can ensure the insulation between the circuits while keeping the cross-sectional shape of the circuit part rectangular in an economical manner in the circuit forming method by the semi-additive method. Yes.
JP 05-037104 (first page, second page) JP 2004-63643 A (first page, second page)

本発明の目的は、上記の従来技術の問題点に鑑み、セミアディティブ法による回路形成法において、回路部の断面形状を矩形に保ち、かつ確実に回路間の絶縁を確保することができる経済的な回路形成法を提供することにある。   In view of the above-described problems of the prior art, an object of the present invention is to economically ensure that the cross-sectional shape of a circuit portion is rectangular and that insulation between circuits is reliably ensured in a circuit forming method by a semi-additive method. Is to provide a simple circuit forming method.

本発明者は、上記目的を達成するために、セミアディティブ法による回路形成法について、鋭意研究を重ねた結果、銅めっき導体層で被覆された絶縁体基板の表面の一部にめっきレジスト層を形成する工程、該レジストの開口部に露出された銅めっき導体層上にめっき法によって銅を厚付けし回路部を形成する工程、該めっきレジスト層を除去する工程、それによって露出した銅めっき導体層をエッチング除去する工程を含む回路形成法において、前記めっきレジスト層の除去する工程に先だって、回路部の銅の表面に有機保護膜を形成する工程を行なったところ、回路部の断面形状を矩形に保ち、かつ確実に回路間の絶縁を確保することができることを見出し、本発明を完成した。   In order to achieve the above object, the present inventor conducted extensive research on the circuit forming method by the semi-additive method, and as a result, a plating resist layer was formed on a part of the surface of the insulator substrate covered with the copper plating conductor layer. A step of forming, a step of forming a circuit portion by thickening copper by plating on the copper plating conductor layer exposed in the opening of the resist, a step of removing the plating resist layer, and a copper plating conductor exposed thereby In the circuit formation method including the step of removing the layer by etching, the step of forming the organic protective film on the copper surface of the circuit portion is performed prior to the step of removing the plating resist layer. It was found that the insulation between the circuits can be ensured with certainty, and the present invention has been completed.

すなわち、本発明の第1の発明によれば、銅めっき導体層で被覆された絶縁体基板の表面の一部にめっきレジスト層を形成する工程と、該レジスト層の開口部に露出する銅めっき導体層上にめっき法によって銅を厚付けし、回路部を形成する工程と、めっき法によって形成された銅の回路部の表面に有機保護膜を形成する工程と、該レジスト層を除去する工程と、それによって露出する銅めっき導体層をエッチング除去する工程と、を含むことを特徴とする回路形成法が提供される。   That is, according to the first invention of the present invention, the step of forming a plating resist layer on a part of the surface of the insulating substrate coated with the copper plating conductor layer, and the copper plating exposed at the opening of the resist layer A step of thickening copper on the conductor layer by a plating method to form a circuit portion, a step of forming an organic protective film on the surface of the copper circuit portion formed by the plating method, and a step of removing the resist layer And a step of etching away the copper-plated conductor layer exposed thereby, to provide a circuit forming method.

また、本発明の第2の発明によれば、第1の発明において、前記有機保護膜がアルキルイミダゾール膜であることを特徴とする回路形成法が提供される。   According to a second aspect of the present invention, there is provided a circuit formation method according to the first aspect, wherein the organic protective film is an alkylimidazole film.

また、本発明の第3の発明によれば、第2の発明において、さらに、回路部の表面に残存する有機保護膜を希硫酸溶液で除去する工程を含むことを特徴とする回路形成法が提供される。   According to a third aspect of the present invention, there is provided the circuit forming method according to the second aspect, further comprising a step of removing the organic protective film remaining on the surface of the circuit portion with a dilute sulfuric acid solution. Provided.

また、本発明の第4の発明によれば、第1〜3いずれかの発明において、前記レジスト層を除去する工程とエッチング除去する工程とは、アルカリ性エッチング液を用いて行われることを特徴とする回路形成法が提供される。   According to a fourth invention of the present invention, in any one of the first to third inventions, the step of removing the resist layer and the step of etching away are performed using an alkaline etching solution. A circuit forming method is provided.

また、本発明の第5の発明によれば、第1〜4いずれかの発明において、前記銅めっき導体層で被覆された絶縁体基板は、銅被覆ポリイミド基板であることを特徴とする回路形成法が提供される。   According to a fifth invention of the present invention, in any one of the first to fourth inventions, the insulator substrate coated with the copper-plated conductor layer is a copper-coated polyimide substrate. Law is provided.

また、本発明の第6の発明によれば、第5の発明において、前記銅被覆ポリイミド基板は、ポリイミドフィルム上に、スパッタリング法によりニッケルクロム合金層と銅被膜を形成した後に、銅めっき導体層を形成したものであることを特徴とする回路形成法が提供される。   According to a sixth invention of the present invention, in the fifth invention, the copper-coated polyimide substrate is formed by forming a nickel chromium alloy layer and a copper film on a polyimide film by a sputtering method, and then a copper plating conductor layer. A circuit forming method is provided, which is characterized by being formed.

本発明の回路形成法は、セミアディティブ法による回路形成法において、回路上底部の銅めっき表面にエッチングの保護膜として有機保護膜を形成することにより、レジスト層の除去により露出した銅めっき導体層をエッチング除去する際に、回路部の断面形状を矩形に保ち、かつ確実に回路間の絶縁を確保することができるので、その工業的価値は極めて大きい。   The circuit forming method of the present invention is a copper-plated conductor layer exposed by removing the resist layer by forming an organic protective film as an etching protective film on the copper-plated surface at the bottom of the circuit in the circuit forming method by the semi-additive method When etching is removed, the cross-sectional shape of the circuit portion can be kept rectangular and insulation between the circuits can be reliably ensured, so that its industrial value is extremely high.

以下、本発明の回路形成法を詳細に説明する。
本発明の回路形成法は、銅めっき導体層で被覆された絶縁体基板の表面の一部にめっきレジスト層を形成する工程と、該レジスト層の開口部に露出する銅めっき導体層上にめっき法によって銅を厚付けし、回路部を形成する工程と、めっき法によって形成された銅の回路部の表面に有機保護膜を形成する工程と、該レジスト層を除去する工程と、それによって露出する銅めっき導体層をエッチング除去する工程と、を含むことを特徴とする。
Hereinafter, the circuit forming method of the present invention will be described in detail.
The circuit forming method of the present invention includes a step of forming a plating resist layer on a part of the surface of an insulating substrate coated with a copper plating conductor layer, and plating on the copper plating conductor layer exposed in the opening of the resist layer. A step of thickening copper by a method to form a circuit portion, a step of forming an organic protective film on the surface of the copper circuit portion formed by a plating method, a step of removing the resist layer, and an exposure thereby And a step of etching away the copper-plated conductor layer.

本発明の方法において、回路部を形成する銅の表面に有機保護膜を形成することが重要である。これによって、レジスト層の除去により露出した銅めっき導体層をエッチング除去する際に、エッチングの保護膜として作用して、回路部の断面形状を矩形に保ち、かつ確実に回路間の絶縁を確保することができる。すなわち、前述のように、COF等の電子部品の回路は一般に銅で形成される。また、セミアディティブ法において、通常回路は電気めっき法によって形成されるので、電気めっきのための導体層は良導電性金属が望ましく、これも銅を用いることが望まれる。したがって、本発明に用いるエッチングの保護膜としては、レジスト層の表面には被膜を形成せず、銅表面にのみ選択的に被膜を形成することができ、かつ銅めっき導体層をエッチング除去する際に耐性がある特性を有する有機保護膜を用いる。これによって、前述の金属保護膜の問題点が解消される。   In the method of the present invention, it is important to form an organic protective film on the surface of copper forming the circuit portion. As a result, when the copper plating conductor layer exposed by removing the resist layer is removed by etching, it acts as a protective film for etching, keeps the cross-sectional shape of the circuit portion rectangular, and ensures insulation between circuits reliably. be able to. That is, as described above, a circuit of an electronic component such as COF is generally formed of copper. In the semi-additive method, since the circuit is usually formed by electroplating, the conductive layer for electroplating is preferably a highly conductive metal, and it is also desirable to use copper. Therefore, as an etching protective film used in the present invention, a film can be selectively formed only on the copper surface without forming a film on the surface of the resist layer, and when the copper plating conductor layer is removed by etching. An organic protective film having a characteristic resistant to rust is used. As a result, the above-described problems of the metal protective film are eliminated.

本発明の方法に用いる有機保護膜としては、特に限定されるものではなく、銅表面に選択的に被膜を形成することができ、かつ銅めっき導体層をエッチング除去する際に耐性がある特性を有するアゾール類、チアゾール類、ピリジニウム化合物等の膜が挙げられるが、この中で、特に上記特性に優れているアルキルイミダゾール膜が好ましい。すなわち、アルキルイミダゾール膜は、銅表面にのみ選択的に吸着し、一方アルカリ性溶液に対して耐性があり、かつ酸性溶液に対して溶解しやすい特性を有する。一般に、アルキルイミダゾールは銅と結合する際、分子膜レベルでの厚さとなる。したがって、保護膜としてアルキルイミダゾール膜を用いる場合には、銅めっき導体層をエッチング除去する場合はアルカリ性溶液を用い、さらに、回路表面に部分的にスズ皮膜を形成する電子部品の場合のように、その後アルキルイミダゾール膜を剥離する必要がある場合には、回路部の銅の溶解を伴わない範囲内で酸性溶液を用いればよい。   The organic protective film used in the method of the present invention is not particularly limited, and can form a film selectively on the copper surface, and has a characteristic that is resistant when the copper plating conductor layer is removed by etching. Examples thereof include films of azoles, thiazoles, pyridinium compounds, and the like, among which alkyl imidazole films having particularly excellent characteristics are preferable. That is, the alkylimidazole film has a characteristic that it is selectively adsorbed only on the copper surface, while being resistant to an alkaline solution and easily dissolved in an acidic solution. In general, alkylimidazole has a thickness at the molecular film level when bonded to copper. Therefore, when an alkylimidazole film is used as a protective film, an alkaline solution is used when the copper plating conductor layer is removed by etching, and further, as in the case of an electronic component that partially forms a tin film on the circuit surface, Thereafter, when it is necessary to peel off the alkylimidazole film, an acidic solution may be used within a range not involving dissolution of copper in the circuit portion.

上記方法に用いる銅めっき導体層で被覆された絶縁体基板としては、特に限定されるものではなく、ポリイミド、ポリエチレンテレフタレート、ポリプロピレン、ポリカーボネート、ポリエチレンナフタレート、ポリエーテルエーテルケトン、ポリフェニレンサルファイド、アラミド、液晶ポリマー等のフィルム、あるいはガラス布基材エポキシ樹脂、ガラス布基材ビスマレイミドトリアジン樹脂等の樹脂板が用いられるが、この中で、高耐熱性かつ高絶縁性樹脂であるポリイミドフィルム表面に良導電体である銅層を密着させてなる銅被覆ポリイミド基板が好ましい。   The insulator substrate coated with the copper plating conductor layer used in the above method is not particularly limited, and polyimide, polyethylene terephthalate, polypropylene, polycarbonate, polyethylene naphthalate, polyetheretherketone, polyphenylene sulfide, aramid, liquid crystal Polymer film or glass cloth base epoxy resin, glass cloth base bismaleimide triazine resin and other resin plates are used. Among them, the surface of polyimide film, which is highly heat resistant and highly insulating resin, has good conductivity. A copper-coated polyimide substrate formed by closely attaching a copper layer as a body is preferable.

上記銅被覆ポリイミド基板としては、ポリイミドフィルムと銅箔とを接着剤を介して接合した3層からなる銅被覆ポリイミド基板と、ポリイミドフィルムに直接金属層を形成した2層からなる銅被覆ポリイミド基板(以下、2層基板と呼称する場合がある。)が挙げられ、さらに、2層基板としては、市販の銅箔上にポリイミドを成膜したキャスティング基板と、市販のポリイミドフィルム上に、直接スパッタリング法によりニッケルクロム合金層等のシード層を形成し、さらにその上に電気めっき法若しくは無電解めっき法、又はその両者を併用する方法により、銅を積層することにより製造された2層めっき基板が挙げられるが、この中で2層めっき基板が好ましい。これによって、COF等のファインピッチな回路を形成することができる。   As the copper-coated polyimide substrate, a copper-coated polyimide substrate composed of three layers obtained by bonding a polyimide film and a copper foil via an adhesive, and a copper-coated polyimide substrate composed of two layers in which a metal layer is directly formed on the polyimide film ( Hereinafter, the two-layer substrate may be referred to as a two-layer substrate. Further, as the two-layer substrate, a direct-sputtering method on a casting substrate obtained by forming a polyimide film on a commercially available copper foil and a commercially available polyimide film. A two-layer plating substrate manufactured by laminating copper by forming a seed layer such as a nickel-chromium alloy layer by electroplating or electroless plating, or a method using a combination of both is provided. Of these, a two-layer plated substrate is preferred. As a result, a fine pitch circuit such as COF can be formed.

上記ポリイミドフィルムとしては、特に限定されるものではないが、液晶表示用ドライバーICの実装法であるCOFの素材として用いる際には、厚さとしては25〜50μmが好ましく、30〜40μmがより好ましい。例えば、Kapton 150EN(東レ・デュポン製)、Upilex 35S(宇部興産製)等が好適である。   Although it does not specifically limit as said polyimide film, When using as a raw material of COF which is the mounting method of the driver IC for liquid crystal displays, as thickness, 25-50 micrometers is preferable and 30-40 micrometers is more preferable. . For example, Kapton 150EN (made by Toray DuPont), Upilex 35S (made by Ube Industries), etc. are suitable.

上記ニッケルクロム合金層の合金組成及び厚みとしては、特に限定されるものではないが、ポリイミドフィルムとの密着性、回路間の絶縁信頼性、及び各種特性の長期安定性とともに、銅導体層とエッチング性が類似であれば経済的にエッチングすることができることを考慮すると、合金層中のクロム濃度は5〜30重量%、合金層の厚さは5〜50nmであることが好ましい。   The alloy composition and thickness of the nickel chrome alloy layer are not particularly limited, but the copper conductor layer and the etching together with adhesion to the polyimide film, insulation reliability between circuits, and long-term stability of various characteristics. Considering that the etching can be economically performed if the properties are similar, it is preferable that the chromium concentration in the alloy layer is 5 to 30% by weight and the thickness of the alloy layer is 5 to 50 nm.

上記2層めっき基板としては、ポリイミドフィルム上に、スパッタリング法によりニッケルクロム合金層と銅被膜を形成した後に、銅めっき導体層を形成したものが好ましい。すなわち、スパッタリングによってニッケルクロム合金層を形成した後、電気めっきを施す前に、スパッタリング層の導電性を確保するために引き続きスパッタリングによって銅被膜を形成することができる。この銅被膜は、電気めっきによる析出を均一かつ円滑に行うべく、シード層に導電性を付与するために形成されるものであり、その厚みとしては、50〜500nmが好ましい。すなわち、厚みが50nm未満では、十分な導電性が得られず、その後の電気めっきによる銅の析出均一性に悪影響を及ぼす可能性がある。一方、厚みが500nmを超えると、導電性を付与する点では好都合であるが、スパッタリングによるポリイミドフィルムへの熱履歴強度が高まることによる基板の寸法変化、変形等の影響によって、COF等の得られる製品への悪影響が懸念される。   The two-layer plating substrate is preferably a substrate in which a copper-plated conductor layer is formed on a polyimide film after a nickel chromium alloy layer and a copper coating are formed by a sputtering method. That is, after forming the nickel chromium alloy layer by sputtering and before electroplating, a copper film can be subsequently formed by sputtering in order to ensure the conductivity of the sputtering layer. This copper film is formed for imparting conductivity to the seed layer in order to uniformly and smoothly deposit by electroplating, and the thickness is preferably 50 to 500 nm. That is, if the thickness is less than 50 nm, sufficient conductivity cannot be obtained, and there is a possibility of adversely affecting the copper deposition uniformity by the subsequent electroplating. On the other hand, if the thickness exceeds 500 nm, it is convenient in terms of imparting conductivity, but COF and the like can be obtained due to the influence of substrate dimensional change, deformation, etc. due to the increase of thermal history strength to the polyimide film by sputtering. There are concerns about adverse effects on the product.

また、銅被膜と銅めっき導体層を含めた銅導体層の厚みとしては、回路の導電性、エッチング性等を考慮すると100nm〜2000nmが好ましい。すなわち、厚みが100nm未満では、後工程のレジストの開口部にめっきによって形成される回路部の厚みにばらつきが発生しやすくなり、さらに後工程であるILB又はOLB工程でボンディング不良を生じさせる可能性がある。一方、厚みが2000nmを超えると、導電性という点では好都合であるが、銅めっき導体層のエッチング除去の際にエッチング処理強度を強化する必要が生じ、このため回路断面形状の矩形を維持することが難しくなる可能性がある。   In addition, the thickness of the copper conductor layer including the copper coating and the copper plating conductor layer is preferably 100 nm to 2000 nm in consideration of circuit conductivity, etching property, and the like. That is, if the thickness is less than 100 nm, the thickness of the circuit portion formed by plating in the opening of the resist in the subsequent process is likely to vary, and further, bonding failure may occur in the subsequent ILB or OLB process. There is. On the other hand, if the thickness exceeds 2000 nm, it is convenient in terms of conductivity, but it is necessary to enhance the strength of the etching process when the copper plating conductor layer is removed by etching, so that the rectangular shape of the circuit cross section must be maintained. Can be difficult.

以下に、本発明の方法に用いるセミアディティブ法による回路形成法について、説明する。上記回路形成法としては、銅めっき導体層で被覆された絶縁体基板の表面の一部にめっきレジスト層を形成する工程、該レジストの開口部に露出された銅めっき導体層上にめっき法によって銅を厚付けし回路部を形成する工程、該回路部の銅の表面に有機保護膜を形成する工程、該めっきレジスト層を除去する工程、それによって露出した銅めっき導体層をエッチング除去する工程を含む回路形成法であるが、例えば、各工程は以下のように行なわれる。   Below, the circuit formation method by the semi-additive method used for the method of this invention is demonstrated. The circuit forming method includes a step of forming a plating resist layer on a part of the surface of an insulating substrate covered with a copper plating conductor layer, and a plating method on the copper plating conductor layer exposed in the opening of the resist. A step of forming a circuit portion by thickening copper, a step of forming an organic protective film on the copper surface of the circuit portion, a step of removing the plating resist layer, and a step of etching away the exposed copper plating conductor layer For example, each process is performed as follows.

上記めっきレジスト層を形成する工程では、銅導体膜表面に感光性樹脂層を形成し、所望の形状のマスクを透過させた紫外線によって感光性樹脂層の一部を重合させ、その後弱アルカリ性溶液等を用い、未感光部分を溶解除去し、残存した樹脂部をベーキングによって硬化させ、めっきレジストを得る。ここで、レジスト層の厚さとしては、所望の回路厚を得るために必要な厚さであればよく、例えば、導体層の厚さを1μm、及び回路の総厚を8μmとする場合は、レジストの厚さを7μm以上にすればよい。ここで、上記感光性樹脂層としては、特に限定されるものではなく、液状タイプ、フィルムタイプ等から選択される。   In the step of forming the plating resist layer, a photosensitive resin layer is formed on the surface of the copper conductor film, and a part of the photosensitive resin layer is polymerized by ultraviolet light transmitted through a mask having a desired shape, and then a weak alkaline solution or the like. , The unexposed portion is dissolved and removed, and the remaining resin portion is cured by baking to obtain a plating resist. Here, the thickness of the resist layer may be a thickness necessary to obtain a desired circuit thickness. For example, when the thickness of the conductor layer is 1 μm and the total thickness of the circuit is 8 μm, The resist thickness may be 7 μm or more. Here, the photosensitive resin layer is not particularly limited, and is selected from a liquid type, a film type, and the like.

上記レジストの開口部に銅を厚付けし回路部を形成する工程では、一般的な硫酸銅浴を用いる銅めっき法で行なわれる。
上記回路部の銅の表面に有機保護膜を形成する工程では、例えばアルキルイミダゾール膜を用いる場合には、アルキルイミダゾールを含有した溶液で銅表面を処理することによって銅表面にのみアルキルイミダゾールを吸着させ、その後、必要に応じて熱処理によって膜としての強度を強化する方法で行なわれる。
The step of forming a circuit portion by thickening copper in the opening of the resist is performed by a general copper plating method using a copper sulfate bath.
In the step of forming an organic protective film on the copper surface of the circuit part, for example, when an alkylimidazole film is used, the alkylimidazole is adsorbed only on the copper surface by treating the copper surface with a solution containing the alkylimidazole. Thereafter, the film strength is increased by heat treatment as necessary.

上記めっきレジスト層を除去する工程では、一般には強アルカリ溶液によって溶解、又は膨潤剥離することによって行われる。
上記露出した銅めっき導体層をエッチング除去する工程では、前述のようにアルカリ性溶液を用いれば良く、例えばアンモニア性溶液によってエッチング除去できる。
The step of removing the plating resist layer is generally performed by dissolving or swelling and peeling with a strong alkaline solution.
In the step of removing the exposed copper-plated conductor layer by etching, an alkaline solution may be used as described above, and for example, it can be removed by etching with an ammoniacal solution.

その後、銅導体層のエッチング除去処理後に、ポリイミドフィルム表面にニッケルクロム合金層が残留する場合は、銅存在下においてニッケルクロム合金層を選択的に溶解できる溶液を用いて処理される。また、必要であれば有機保護膜を剥離除去すればよく、アルキルイミダゾール膜であれば、希硫酸溶液を用いれば銅をほとんど溶解せずに剥離除去できる。   Thereafter, when the nickel chromium alloy layer remains on the polyimide film surface after the copper conductor layer is removed by etching, the copper conductor layer is treated with a solution capable of selectively dissolving the nickel chromium alloy layer in the presence of copper. If necessary, the organic protective film may be peeled and removed. If an alkylimidazole film is used, the copper can be peeled and removed with a dilute sulfuric acid solution without substantially dissolving it.

以下に、本発明の実施例及び比較例によって本発明をさらに詳細に説明するが、本発明は、これらの実施例によってなんら限定されるものではない。なお、実施例及び比較例で用いためっき液の分析は、ICP発光分析法で行った。   Hereinafter, the present invention will be described in more detail by way of examples and comparative examples of the present invention, but the present invention is not limited to these examples. In addition, the analysis of the plating solution used by the Example and the comparative example was performed by the ICP emission analysis method.

(実施例1)
本発明のセミアディティブ法に基づく回路形成法を図1の工程に従って説明する。図1に本発明の回路形成法の工程(1)〜(8)を示す。
図1の工程(1)において、ポリイミドフィルム1としてKapton 150EN(東レ・デュポン製)を用い、真空度0.01〜0.1Paに保持されたチャンバー内で150℃で1分間の加熱処理を行った。引き続き、クロムを20重量%含有するニッケルクロム合金ターゲット及び銅ターゲットを用い、スパッタリングにより、ポリイミドフィルム表面に厚さ20nmのニッケルクロム合金層2と厚さ100nmの銅被膜3を形成した。その後、銅被膜3の表面に硫酸を180g/L、硫酸銅を80g/L、塩素イオンを50mg/L、及びめっき表面を平滑にする作用を有した有機添加剤を含有しためっき液を用い、電気めっき法によって厚さ1μmの銅めっき導体層4を形成することによって、銅導体層で被覆された銅被覆ポリイミド基板を得た。
Example 1
A circuit formation method based on the semi-additive method of the present invention will be described in accordance with the steps of FIG. FIG. 1 shows steps (1) to (8) of the circuit forming method of the present invention.
In step (1) of FIG. 1, Kapton 150EN (manufactured by Toray DuPont) is used as the polyimide film 1 and heat treatment is performed at 150 ° C. for 1 minute in a chamber maintained at a vacuum degree of 0.01 to 0.1 Pa. It was. Subsequently, a nickel chromium alloy layer 2 having a thickness of 20 nm and a copper film 3 having a thickness of 100 nm were formed on the surface of the polyimide film by sputtering using a nickel chromium alloy target containing 20% by weight of chromium and a copper target. Thereafter, a plating solution containing 180 g / L of sulfuric acid, 80 g / L of copper sulfate, 50 mg / L of chloride ions, and an organic additive having an action of smoothing the plating surface on the surface of the copper coating 3, A copper-coated polyimide substrate covered with a copper conductor layer was obtained by forming a copper-plated conductor layer 4 having a thickness of 1 μm by electroplating.

工程(2)において、前記銅被覆ポリイミド基板の銅表面に東京応化工業社製アルカリ現像型フォトレジストPMERを塗布し、プリベーキングした後、厚さ8μmのレジスト層を形成した。その後、インナーリード部において15μmピッチとなるような紫外線照射用マスクを介してレジスト層に紫外線を照射し、次にアルカリ性溶液を用い紫外線未照射部を溶解除去した後、ポストベーキングを行いめっきレジスト層5を形成した。   In step (2), an alkali development type photoresist PMER manufactured by Tokyo Ohka Kogyo Co., Ltd. was applied to the copper surface of the copper-coated polyimide substrate and prebaked, and then a resist layer having a thickness of 8 μm was formed. Thereafter, the resist layer is irradiated with ultraviolet rays through an ultraviolet irradiation mask having a pitch of 15 μm at the inner lead portion, and then the ultraviolet unirradiated portion is dissolved and removed using an alkaline solution, followed by post-baking and a plating resist layer. 5 was formed.

工程(3)において、工程(2)によって形成されたレジスト開口部に露出された銅めっき導体層4の表面に対し、上記めっき液を用いて厚さ8μmで銅を厚付けし、回路部6を形成した。
工程(4)において、アルキルイミダゾールを含有した四国化成社製グリコートTを用い、30℃で20秒間銅めっき表面を処理した後、80℃で10分間乾燥することによって回路部6の表面にアルキルイミダゾール膜7を形成した。
工程(5)において、水酸化ナトリウム水溶液を使用して、前記めっきレジスト層5を溶解除去した。
In the step (3), the surface of the copper plating conductor layer 4 exposed in the resist opening formed in the step (2) is thickened with a thickness of 8 μm using the above plating solution, and the circuit portion 6 Formed.
In step (4), after treating the copper plating surface for 20 seconds at 30 ° C. using Glycoat T made of Shikoku Kasei Co., which contains alkylimidazole, the surface of the circuit part 6 is dried on the surface of the circuit part 6 by drying for 10 minutes at 80 ° C. A film 7 was formed.
In step (5), the plating resist layer 5 was dissolved and removed using an aqueous sodium hydroxide solution.

工程(6)において、工程(5)により露出された銅めっき導体層4を、塩化第2銅を100g/L、塩化アンモニウムを100g/L、29%アンモニア水を400mL/L、炭酸アンモニウムを10g/L含有する溶液を用い、25℃で1分間処理することによって銅めっき層4及び銅被膜3をエッチング除去した。
工程(7)において、奥野製薬社製トップリップBTを使用し、25℃で2分間処理することによって回路間に残存するニッケルクロム合金スパッタ層2を除去した。
工程(8)において、アルキルイミダゾール膜7をエッチング除去して、回路が形成された基板を得た。
In the step (6), the copper plating conductor layer 4 exposed in the step (5) is made of cupric chloride at 100 g / L, ammonium chloride at 100 g / L, 29% ammonia water at 400 mL / L, and ammonium carbonate at 10 g. The copper plating layer 4 and the copper coating 3 were removed by etching using a solution containing / L at 25 ° C. for 1 minute.
In step (7), the top lip BT manufactured by Okuno Pharmaceutical Co., Ltd. was used, and the nickel chromium alloy sputtered layer 2 remaining between the circuits was removed by treatment at 25 ° C. for 2 minutes.
In step (8), the alkylimidazole film 7 was removed by etching to obtain a substrate on which a circuit was formed.

以上の工程によってインナーリードピッチ15μmの回路を形成した。得られた回路のインナーリード部の断面を測長した結果、高さが8μm、上底が12μm、及び下底が12μmの矩形形状であった。また、回路間の絶縁を確保することができた。   A circuit having an inner lead pitch of 15 μm was formed by the above process. As a result of measuring the cross section of the inner lead portion of the obtained circuit, it was a rectangular shape having a height of 8 μm, an upper base of 12 μm, and a lower base of 12 μm. In addition, insulation between circuits could be secured.

(比較例1)
図1に示す工程(4)のアルキルイミダゾール膜の形成を省略したこと以外は、実施例1と同様に行ない、インナーリード部15μmピッチの回路を形成した。得られた回路のインナーリード部の断面を測長した結果、高さが7μm、上底が7μm、及び下底が12μmの蒲鉾形状であり、これは実施例1で得られた回路と比較して導電性に劣る。
(Comparative Example 1)
Except that the formation of the alkylimidazole film in the step (4) shown in FIG. 1 was omitted, a circuit having an inner lead portion 15 μm pitch was formed in the same manner as in Example 1. As a result of measuring the cross section of the inner lead part of the obtained circuit, the height was 7 μm, the upper base was 7 μm, and the lower base was 12 μm, which was compared with the circuit obtained in Example 1. Inferior in conductivity.

以上より、実施例1では、セミアディティブ法による回路形成法において、有機保護膜としてアルキルイミダゾール膜を形成し、本発明の方法に従って行なわれたので、回路部の矩形形状が保持され、かつ回路間の絶縁を確保することができることが分かる。これに対して、比較例1では、有機保護膜の形成が行なわれなかったので、回路部の矩形形状が保持されない。   As described above, in Example 1, since the alkyl imidazole film was formed as the organic protective film in the circuit forming method by the semi-additive method and performed according to the method of the present invention, the rectangular shape of the circuit portion was maintained and It can be seen that the insulation can be secured. On the other hand, in Comparative Example 1, since the organic protective film was not formed, the rectangular shape of the circuit portion is not maintained.

以上述べたように、本発明の方法によって得られる回路部を有するCOF等の半導体パッケージは、セミアディティブ法が本来有する長所である矩形の断面形状を有する回路が得られるため、ファインピッチ化及び高密度実装に十分貢献できるものである。   As described above, a semiconductor package such as a COF having a circuit portion obtained by the method of the present invention can obtain a circuit having a rectangular cross-sectional shape, which is an advantage inherent in the semi-additive method. It can fully contribute to density packaging.

本発明の回路形成法の工程を説明する図である。(実施例1)It is a figure explaining the process of the circuit formation method of this invention. Example 1

符号の説明Explanation of symbols

1 ポリイミドフィルム
2 ニッケルクロム合金層
3 銅被膜
4 銅めっき導体層
5 めっきレジスト層
6 回路部
7 アルキルイミダゾール膜
DESCRIPTION OF SYMBOLS 1 Polyimide film 2 Nickel chromium alloy layer 3 Copper coating 4 Copper plating conductor layer 5 Plating resist layer 6 Circuit part 7 Alkyl imidazole film

Claims (6)

銅めっき導体層で被覆された絶縁体基板の表面の一部にめっきレジスト層を形成する工程と、該レジスト層の開口部に露出する銅めっき導体層上にめっき法によって銅を厚付けし、回路部を形成する工程と、めっき法によって形成された銅の回路部の表面に有機保護膜を形成する工程と、該レジスト層を除去する工程と、それによって露出する銅めっき導体層をエッチング除去する工程と、を含むことを特徴とする回路形成法。   Forming a plating resist layer on a part of the surface of the insulating substrate coated with the copper plating conductor layer, and thickening copper by a plating method on the copper plating conductor layer exposed in the opening of the resist layer; The step of forming the circuit portion, the step of forming an organic protective film on the surface of the copper circuit portion formed by plating, the step of removing the resist layer, and the copper plating conductor layer exposed thereby are removed by etching. A circuit forming method comprising the steps of: 前記有機保護膜がアルキルイミダゾール膜であることを特徴とする請求項1に記載の回路形成法。   The circuit forming method according to claim 1, wherein the organic protective film is an alkylimidazole film. さらに、回路部の表面に残存する有機保護膜を希硫酸溶液で除去する工程を含むことを特徴とする請求項2に記載の回路形成法。   The circuit forming method according to claim 2, further comprising a step of removing the organic protective film remaining on the surface of the circuit portion with a dilute sulfuric acid solution. 前記レジスト層を除去する工程とエッチング除去する工程とは、アルカリ性エッチング液を用いて行われることを特徴とする請求項1〜3のいずれかにに記載の回路形成法。   The circuit forming method according to claim 1, wherein the step of removing the resist layer and the step of removing the resist layer are performed using an alkaline etching solution. 前記銅めっき導体層で被覆された絶縁体基板は、銅被覆ポリイミド基板であることを特徴とする請求項1〜4のいずれかに記載の回路形成法。   The circuit forming method according to claim 1, wherein the insulating substrate covered with the copper plating conductor layer is a copper-coated polyimide substrate. 前記銅被覆ポリイミド基板は、ポリイミドフィルム上に、スパッタリング法によりニッケルクロム合金層と銅被膜を形成した後に、銅めっき導体層を形成したものであることを特徴とする請求項5に記載の回路形成法。   6. The circuit formation according to claim 5, wherein the copper-coated polyimide substrate is obtained by forming a copper-plated conductor layer on a polyimide film after forming a nickel chromium alloy layer and a copper film by a sputtering method. Law.
JP2005371603A 2005-12-26 2005-12-26 Circuit formation method Pending JP2007173676A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005371603A JP2007173676A (en) 2005-12-26 2005-12-26 Circuit formation method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005371603A JP2007173676A (en) 2005-12-26 2005-12-26 Circuit formation method

Publications (1)

Publication Number Publication Date
JP2007173676A true JP2007173676A (en) 2007-07-05

Family

ID=38299802

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005371603A Pending JP2007173676A (en) 2005-12-26 2005-12-26 Circuit formation method

Country Status (1)

Country Link
JP (1) JP2007173676A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103517566A (en) * 2012-06-28 2014-01-15 昆山联滔电子有限公司 Method for manufacturing conductor rail on non-conductive carrier

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635591A (en) * 1986-06-25 1988-01-11 四国化成工業株式会社 Manufacture of copper through-hole flexible printed circuit
JPS6312191A (en) * 1986-02-05 1988-01-19 四国化成工業株式会社 Manufacture of copper through-hole printed wiring board
JPH02244790A (en) * 1989-03-17 1990-09-28 Hitachi Ltd Formation of printed circuit pattern
JPH02288293A (en) * 1989-04-27 1990-11-28 Shikoku Chem Corp Manufacture of copper through hole printed wiring board
JP2000236161A (en) * 1999-02-15 2000-08-29 Nippon Avionics Co Ltd Manufacturing method of printed wiring board
JP2001313447A (en) * 2000-04-28 2001-11-09 Mitsui Mining & Smelting Co Ltd Copper foil for printed-wiring board, metal foil with career foil, and semi-additive process of printed-wiring board
JP2003509590A (en) * 1999-09-10 2003-03-11 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング Method for forming conductive pattern on electrically insulating substrate
JP2003127275A (en) * 2001-10-23 2003-05-08 Ube Ind Ltd Copper-clad laminated substrate
JP2004240115A (en) * 2003-02-05 2004-08-26 Hitachi Chem Co Ltd Photosensitive resin composition, substrate for forming circuit, method for manufacturing resist pattern and method for manufacturing printed wiring board
JP2005175150A (en) * 2003-12-10 2005-06-30 Ube Ind Ltd Double sided circuit board and its manufacturing method

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6312191A (en) * 1986-02-05 1988-01-19 四国化成工業株式会社 Manufacture of copper through-hole printed wiring board
JPS635591A (en) * 1986-06-25 1988-01-11 四国化成工業株式会社 Manufacture of copper through-hole flexible printed circuit
JPH02244790A (en) * 1989-03-17 1990-09-28 Hitachi Ltd Formation of printed circuit pattern
JPH02288293A (en) * 1989-04-27 1990-11-28 Shikoku Chem Corp Manufacture of copper through hole printed wiring board
JP2000236161A (en) * 1999-02-15 2000-08-29 Nippon Avionics Co Ltd Manufacturing method of printed wiring board
JP2003509590A (en) * 1999-09-10 2003-03-11 アトーテヒ ドイッチュラント ゲゼルシャフト ミット ベシュレンクテル ハフツング Method for forming conductive pattern on electrically insulating substrate
JP2001313447A (en) * 2000-04-28 2001-11-09 Mitsui Mining & Smelting Co Ltd Copper foil for printed-wiring board, metal foil with career foil, and semi-additive process of printed-wiring board
JP2003127275A (en) * 2001-10-23 2003-05-08 Ube Ind Ltd Copper-clad laminated substrate
JP2004240115A (en) * 2003-02-05 2004-08-26 Hitachi Chem Co Ltd Photosensitive resin composition, substrate for forming circuit, method for manufacturing resist pattern and method for manufacturing printed wiring board
JP2005175150A (en) * 2003-12-10 2005-06-30 Ube Ind Ltd Double sided circuit board and its manufacturing method

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103517566A (en) * 2012-06-28 2014-01-15 昆山联滔电子有限公司 Method for manufacturing conductor rail on non-conductive carrier

Similar Documents

Publication Publication Date Title
JP5598700B2 (en) Electrolytic copper foil and method for producing the same
AU649666B2 (en) Method for printed circuit board pattern making using selectively etchable metal layers
JP5706386B2 (en) Two-layer flexible substrate and printed wiring board based on two-layer flexible substrate
US20070145584A1 (en) Printed wiring board, method for manufacturing same, and circuit device
US20060070769A1 (en) Printed circuit board and method of fabricating same
KR20070041402A (en) Flexible copper clad laminate, flexible printed circuit manufactured using the same, film carrier tape manufactured using the same, semiconductor device manufactured using the same, method for manufacturing the same, and method for manufacturing the film carrier tape
JP2004335807A (en) Manufacturing method of wiring circuit substrate
JP2009206514A (en) Copper foil for printed circuit and surface treating method thereof, and plating apparatus
JP3204545B2 (en) Multilayer printed wiring board and method of manufacturing the same
JP2007146258A (en) Electrolytic copper foil, printed wiring board and multilayer printed wiring board
JP2008109111A (en) To-resin adhesive layer and manufacturing method of laminate using it
JP2009099831A (en) Method of manufacturing wiring board
JP2009176770A (en) Method of manufacturing copper wiring insulation film, and copper wiring insulation film manufactured from the same
KR20040015332A (en) Process for producing high temperature heat resisting carrier foil clad electrolytic copper foil and high temperature heat resisting carrier foil clad electrolytic copper foil obtained by the process
JP2007173676A (en) Circuit formation method
JP2013093359A (en) Semiconductor chip mounting substrate and manufacturing method therefor
US4968398A (en) Process for the electrolytic removal of polyimide resins
JP2001110939A (en) Semiconductor package substrate and manufacturing method thereof
JP2004259774A (en) Method for manufacturing circuit substrate for ic package
JP4345742B2 (en) Wiring board and manufacturing method thereof
KR101865799B1 (en) Printed Circuit Board and method for manufacturing the same
JP2010013516A (en) Adhesive layer-forming liquid
US20140308538A1 (en) Surface treated aluminum foil for electronic circuits
JP2005023301A (en) Adhered layer-forming liquid, method for producing bonded layer of copper with resin by using the liquid and laminated material of them
JP4463442B2 (en) Printed wiring board materials

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110420

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120509

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120605

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121009