JP2007172105A - 割り込み調停システム及び割り込み調停方法 - Google Patents
割り込み調停システム及び割り込み調停方法 Download PDFInfo
- Publication number
- JP2007172105A JP2007172105A JP2005365924A JP2005365924A JP2007172105A JP 2007172105 A JP2007172105 A JP 2007172105A JP 2005365924 A JP2005365924 A JP 2005365924A JP 2005365924 A JP2005365924 A JP 2005365924A JP 2007172105 A JP2007172105 A JP 2007172105A
- Authority
- JP
- Japan
- Prior art keywords
- arbitration
- interrupt
- signal
- interrupt request
- numbers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Abstract
【課題】複数の機器からの割り込み要求の処理優先度の重み付けを、簡易な構成で容易に実現することを可能とする、割り込み調停システムを提供する。
【解決手段】バスを共有する複数の機器と前記機器からの割り込み要求を受け付けて該割り込み要求に対応した割り込み処理を実行する割り込み処理装置と、前記機器が割り込み要求を出力するタイミングを識別させるための調停信号を発生する調停信号発生回路と、を備え、前記機器は、複数の調停番号を保持する手段と、当該機器に設定された複数の調停番号の何れかと、前記調停信号の値とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する手段と、を備える。
【選択図】 図1
【解決手段】バスを共有する複数の機器と前記機器からの割り込み要求を受け付けて該割り込み要求に対応した割り込み処理を実行する割り込み処理装置と、前記機器が割り込み要求を出力するタイミングを識別させるための調停信号を発生する調停信号発生回路と、を備え、前記機器は、複数の調停番号を保持する手段と、当該機器に設定された複数の調停番号の何れかと、前記調停信号の値とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する手段と、を備える。
【選択図】 図1
Description
本発明は割り込み調停システム及び割り込み調停方法に関し、特に、複数の外部機器からの割り込み要求の処理優先度の重み付けを、簡易な構成で容易に実現することを可能とする、割り込み調停システム及び割り込み調停方法に関する。
CPUバスに複数の外部機器を接続し、外部機器からの割り込み要求を処理する場合、各外部機器は任意の時期に割り込み要求を発生するため、同時に複数の割り込み要求が発生することがある。しかし、CPUは同時に複数の割り込み要求を処理することは出来ないため、何らかの方法で割り込み要求を調停し、一つづつ処理する必要がある。
従来、複数の外部機器からの割り込み要求を調停する割り込み調停システムにおいては、デイジーチェーン方式やポーリング方式がとられていた。
デイジーチェーン方式では、複数の外部機器からの割り込み要求信号をデイジーチェーンによって接続するため、各外部機器に優先順位が付されてしまうものとなっている。従って、すべての外部機器からの割り込み要求を平等に処理したい場合には使用できなかった。
一方、ポーリング方式にした場合であっても、通常ではポーリングの順序により優先順位が決まり、優先度をつけたくない場合には処理シーケンスが複雑となってしまう。さらに、外部機器の数が多い場合には、全部の外部機器をポーリングするのに非常に時間がかかってしまうという問題も有している。
このような問題に対応するため、割り込み要求を簡易な構成で平等に処理するための割り込み調停システムを提案しているものがある(例えば、特許文献1参照。)。
上述した特許文献1の「割り込み調停システム」には、CPUバスを共有する複数の外部機器からのCPUに対する割り込み要求を調停するシステム、が記載されている。
すなわち、この割り込み調停システムは、外部機器に対して機器番号を符号化した割り込み調停クロックを与える発生回路を備えている。そして、外部機器には、CPUに割り込みを要求するとともに、CPUから割り込みアクノレッジ信号を受信したときに割り込みベクトルを出力する手段が備えられている。また、割り込み要求を発生したとき割り込み要求線に他の外部機器からの割り込み要求が無く、かつ、割り込み調停クロックのデコード値が予め各外部機器に設定されている機器番号に一致したときのみ、CPUの割り込みアクノレッジ信号を受け付け可能とする手段が設けられている。
このことにより、複数の外部機器からの割り込み要求を優先順位を設けることなく、簡易かつ平等に調停することができる、としている。
上述した従来の割り込み調停システムは、以下のような問題を有している。
まず、デイジーチェーン方式では、複数の外部機器に優先順位が付けられるようになっている。しかしながら、デイジーチェーンにすると、外部機器が取り外し可能な構造でマザーボードに実装されている場合、1つの外部機器が取り外されると、それより優先度の低い外部機器の割り込み要求はすべて受け付け不能になってしまう。
また、ポーリング方式の場合にも、ポーリングの順序により優先順位が決まるようになっている。しかし、外部機器の数が多い場合には、全部の外部機器をポーリングするのに非常に時間がかかってしまうという問題を有している。
さらに、特許文献1に開示された割り込み調停システムでは、各外部機器にあらかじめ設定された唯一の機器番号と調停クロックのデコード値の一致を、割り込みの調停として使用しているため、割り込み処理に優先度を付けることができない。
本発明は、上述した問題を解決するためになされたものであり、従って、本発明の目的は、複数の外部機器からの割り込み要求の処理優先度の重み付けを、簡易な構成で容易に実現することを可能とする、割り込み調停システム及び割り込み調停方法、を提供することにある。
本発明の割り込み調停システムは、バスを共有する複数の機器と前記機器からの割り込み要求を受け付けて該割り込み要求に対応した割り込み処理を実行する割り込み処理装置と、前記機器が割り込み要求を出力するタイミングを識別させるための調停信号を発生する調停信号発生回路と、を備え、
前記機器は、複数の調停番号を保持する手段と、
当該機器に設定された複数の調停番号の何れかと、前記調停信号の値とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する手段と、
を備えることを特徴とする。
前記機器は、複数の調停番号を保持する手段と、
当該機器に設定された複数の調停番号の何れかと、前記調停信号の値とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する手段と、
を備えることを特徴とする。
また、前記機器は、前記複数の調停番号をイネーブル/ディスエーブルする手段を更に備える、ことを特徴とする。
さらに、前記機器は、前記複数の調停番号を動的に変更する手段を備える、ことを特徴とする。
本発明の機器は、バスを共有する割り込み処理装置に対して割り込み要求を出力する機器であって、
複数の調停番号を保持する手段と、
前記複数の調停番号の何れかと、前記機器が割り込み要求を出力するタイミングを識別させるため調停信号発生回路から出力された調停信号の値、とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する手段と、を備えることを特徴とする。
複数の調停番号を保持する手段と、
前記複数の調停番号の何れかと、前記機器が割り込み要求を出力するタイミングを識別させるため調停信号発生回路から出力された調停信号の値、とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する手段と、を備えることを特徴とする。
また、前記機器は、前記複数の調停番号をイネーブル/ディスエーブルする手段を更に備える、ことを特徴とする。
さらに、前記機器は、前記複数の調停番号を動的に変更する手段を備える、ことを特徴とする。
本発明の割り込み調停方法は、バスを共有し複数の調停番号を有する機器(複数)と前記機器からの割り込み要求を受け付けて該割り込み要求に対応した割り込み処理を実行する割り込み処理装置とを備えるシステムにおける割り込み調停方法であって、
前記機器は、当該機器に設定された複数の調停番号の何れかと、前記機器が割り込み要求を出力するタイミングを識別させるための調停信号の値、とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する、ことを特徴とする。
前記機器は、当該機器に設定された複数の調停番号の何れかと、前記機器が割り込み要求を出力するタイミングを識別させるための調停信号の値、とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する、ことを特徴とする。
また、前記機器は、前記複数の調停番号をイネーブル/ディスエーブルする、ことを特徴とする。
さらに、前記機器は、前記複数の調停番号を動的に変更する、ことを特徴とする。
本発明の割り込み調停システムは、バスを共有する複数の機器と前記機器からの割り込み要求を受け付けて該割り込み要求に対応した割り込み処理を実行する割り込み処理装置と、前記機器が割り込み要求を出力するタイミングを識別させるための調停信号を発生する調停信号発生回路と、を備え、
前記機器は、複数の調停番号を保持する手段と、
当該機器に設定された複数の調停番号の何れかと、前記調停信号の値とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する手段と、
を備えることを特徴としている。
前記機器は、複数の調停番号を保持する手段と、
当該機器に設定された複数の調停番号の何れかと、前記調停信号の値とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する手段と、
を備えることを特徴としている。
このように、各機器は複数の調停番号を保持しているため、割り込み要求を出力するタイミングを識別させる調停信号に対し、複数回の割り込み要求を出力する機会を有するようになる。従って、各機器は、割り込み要求の処理機会を複数回に増すことができる。
次に、本発明の実施の形態について図面を参照して説明する。
図1は、本発明の割り込み調停システムの一実施形態を示すブロック図である。なお、図中の信号名において、最後の文字がNで終わる信号はLowアクティブであり、それ以外の信号はHighアクティブであることを示すものとする。
図1に示す割り込み調停システム100は、割り込み処理装置1と、4つの外部機器2−1〜2−4と、調停信号発生回路3、とを備え、割り込み処理装置1と外部機器2−1〜2−4は、共有バス4により接続されている。
調停信号発生回路3は、外部機器2−1〜2−4がそれぞれ2つずつ持つ調停番号を符号化した割り込み調停用の調停信号SEL0〜SEL2を、割り込み調停クロックとして発生する。
外部機器2−1〜2−4内部で割り込み要求が発生し、割り込み要求の条件が揃うと、外部機器2は信号線5に割り込み要求信号TIRQNを出力する。
そして、割り込み処理装置1から信号線6を介して割り込み応答信号TIACKNが返されると、外部機器2は、割り込みベクタを共有バス4にのせて、自外部機器2が割り込み発生機器であることを、割り込み処理装置1に通知するようになっている。
各外部機器2−1〜2−4からの割り込み要求信号TIRQNは、ワイアードOR接続された信号線5により、割り込み処理装置1に伝達される。
また、割り込み処理装置1からの割り込み応答信号TIACKNは、各外部機器2−1〜2−4に接続された信号線6を介して、各外部機器2に伝達される。
調停信号発生回路3では、4つの外部機器2−1〜2−4のうちどの外部機器2が割り込み要求TIRQNを出力するかのタイミングを決定するための3本の調停信号SEL0〜SEL2を生成し、信号線7を介して出力するようになっている。
次に、図2を参照して、図1に示した外部機器2の構成について説明する。
図2は、外部機器の構成の一例を示す回路図である。なお、図2において図1に示す構成要素に対応するものは同一の参照数字または符号を付し、その説明を省略するものとする。
図2における外部機器2は、制御回路21と調停番号設定部26と比較器25と要求条件判定回路22から構成されている。
制御回路21は、外部機器2としての割り込み要求内部信号IRQNを出力するとともに、割り込み応答内部信号IACKNの入力により、割り込みベクタを共有バス4にのせるようになっている。
調停番号設定部26は、外部機器2が有する2つの調停番号を設定しておく調停番号設定部26−1、26−2とから構成されている。なお、調停番号設定部26は、調停番号を任意にイネーブル(有効とする)/ディスエーブル(無効とする)できる手段を備えている。調停番号を任意にイネーブル/ディスエーブルできる手段は、例えば、スイッチにより構成することが可能である。調停番号をイネーブルするときは、該スイッチをONさせて、調停番号設定部26−1(或いは、調停番号設定部26−2)を比較器25と接続させる。また、調停番号をディスエーブルするときは、該スイッチをOFFとして、調停番号設定部26−1(或いは、調停番号設定部26−2)と比較器25との接続を切断させる。
比較器25は、調停信号発生回路3からの調停信号SEL0〜SEL2と、調停番号設定部26に設定してある調停番号の比較を行う。調停信号SEL0〜SEL2と、調停番号設定部26(26−1或いは26−2)の調停番号が一致する場合は、一致信号SELRを出力するようになっている。
要求条件判定回路22は、一致信号SELRと、他の外部機器2からの割り込み要求信号TIRQNおよび割り込み要求内部信号IRQNから、自外部機器2が割り込み要求を出力できるか否かを判定する。判定の結果、割り込み要求条件(後述する)を満足した場合には、割り込み要求信号TIRQNを出力するようになっている。要求条件判定回路22から出力する割り込み要求信号TIRQNは、オープンドレインのバッファ23を介して信号線5へ出力される。要求条件判定回路22から割り込み要求信号TIRQNを出力した後は、割り込み処理装置1からの割り込み応答信号TIACKNを入力可能とするようになっている。
なお、図2に示す外部機器2は、4つの外部機器2−1〜2−4の内の外部機器2−1を代表として示すものとする。そのため、調停番号設定部26には、外部機器2−1が有する2つの調停番号が設定され、調停番号設定部26−1には2進数の「000」、調停番号設定部26−2には2進数の「100」が設定されている。4つの外部機器2−1〜2−4には、それぞれ重複しない調停番号を設定しておくものとする。
次に、図3を参照して、図1に示した割り込み処理装置1の構成について説明する。
図3は、割り込み処理装置の構成の一例を示す回路図である。なお、図3において図1に示す構成要素に対応するものは同一の参照数字または符号を付し、その説明を省略するものとする。
図3における割り込み処理装置1は、CPU(Central Processing Unit:中央処理装置)11により構成されている。
CPU11は、信号線5からの割り込み要求信号TIRQNをバッファ経由で入力されると、内部信号IRQN’として受け付ける。この時、この割り込み要求を処理可能な状態であれば、割り込み応答信号IACKN’をオープンドレインのバッファ12より出力し、TIACKNとして信号線6に出力する。そして、共有バス4から割り込みベクタを読み込むようになっている。
次に、図4を参照して、図1〜図3に示した本実施形態の動作について説明する。なお、以下の記述において、「アサート」とは、Highアクティブ信号ではHigh電位を、Lowアクティブ信号ではLow電位を出力することを表すものとする。「ネゲート」は、逆に、Highアクティブ信号のLow電位出力、および、Lowアクティブ信号のHigh電位出力を表すものとする。
また、本実施形態において、3つの外部機器2−1〜2−3にはそれぞれ2つの調停番号が設定されており、外部機器2−4には調停番号が1つだけ設定されているものとする。具体的には、外部機器2−1には調停番号「000」と「100」、外部機器2−2には調停番号「001」と「101」、外部機器2−3には調停番号「010」と「110」が設定されている。そして、外部機器2−4には調停番号「011」が1つだけ設定されており、もう一つの調停番号はディスエーブルされているものとする。すなわち、外部機器2−4の調停番号設定部26−1には2進数「011」が設定されているが、外部機器2−4の調停番号設定部26−2はディスエーブルされている。
図4は、本実施形態の動作を説明するタイミングチャートである。以下において、外部機器2の代表として外部機器2−1をとりあげ、外部機器2−1の動作を中心に説明を行っていくものとする。
各外部機器2の制御回路21は、任意の時期に割り込み要求を発生し、割り込み要求内部信号IRQNをアサートする。しかし、本実施形態において、各外部機器2−1〜2−4が割り込み要求信号TIRQNを出力できるのは、次の3つの条件が揃ったときのみである。
(1)割り込み要求内部信号IRQNがアサートされている。
(2)割り込み要求信号TIRQNがネゲートされている。
(3)一致信号SELRがアサートされている。
すなわち、外部機器2の内部に割り込み要求が発生している(上記(1)の条件)。自分以外のすべての外部機器2が割り込み要求を出力していない(上記(2)の条件)。調停信号SEL0〜SEL2と自外部機器2の保持する調停番号のうちのひとつが一致した(上記(3)の条件)。以上の3条件が揃った場合にのみ、外部機器2は割り込み要求信号TIRQNを出力することができる。
図4において、期間T1では、外部機器2−1は、割り込み要求内部信号IRQNをアサートしたが、他の外部機器2が割り込み要求信号TIRQNをアサートしている。つまり、上記(1)の条件は満たしているが、上記(2)の条件が満たされていない。従って、割り込み要求信号TIRQNを出力する条件が揃っていない。
図4の続く期間T2では、割り込み要求信号TIRQNがネゲートされた。つまり、上記(2)の条件が満たされた。
しかし、調停信号SEL0〜SEL2が、外部機器2−1の有する調停番号と一致していない。期間T2の(a)点のSEL2、SEL1、SEL0は、「010」であり、(b)点のSEL2、SEL1、SEL0は、「011」である。この調停信号は、外部機器2−1が有する2つの調停番号「000」、「100」の何れとも一致していない。つまり、上記(3)の条件が満たされていない。従って、割り込み要求信号TIRQNを出力する条件が揃っていない。
図4の、これに続く期間T3では、上記3条件がすべて揃ったため、外部機器2−1は割り込み要求信号TIRQNをアサートしている。
具体的には、割り込み要求内部信号IRQNをアサートしており、上記(1)の条件は満たしている。また、割り込み要求信号TIRQNがネゲートされており、上記(2)の条件が満たされている。さらに、期間T3の(c)点のSEL2、SEL1、SEL0は「100」であり、外部機器2−1が有する2つの調停番号のうちのひとつ「100」と一致している。そこで、一致信号SELRがアサートされている。つまり、上記(3)の条件も満たされた。従って、割り込み要求信号TIRQNを出力する条件が揃ったため、割り込み要求信号TIRQNをアサートしたものである。
以上の動作により、外部機器2−1内部で割り込み要求が発生したのち、割り込み要求の条件が揃った時点で、外部機器2−1は信号線5に割り込み要求信号TIRQNを出力している。
そして、割り込み要求信号TIRQNが割り込み処理装置1で受け付けられ、割り込み処理装置1から信号線6を介して割り込み応答信号TIACKNが返される。
すると、外部機器2−1は、割り込みベクタを共有バス4にのせて、自外部機器2−1が割り込み発生機器であることを、割り込み処理装置1に通知する。これにより、外部機器2−1からの割り込み要求が割り込み処理装置1によって処理されることとなる。
以上説明した本実施形態においては、外部機器2の内部で割り込み要求が発生したとき、割り込み要求3条件が揃った外部機器2だけが割り込み要求信号TIRQNを出力できるようになっている。従って、複数の外部機器2−1〜2−4が、割り込み要求信号TIRQNを同時に出力することを、簡易な構成で防ぐことができるようになっている。
また、外部機器2−1〜2−3には2つの調停番号が設定されているが、外部機器2−4には1つだけの調停番号が設定されている。従って、外部機器2−1〜2−3は、調停信号SEL0〜SEL2が「000」〜「111」まで一周する間に、それぞれ2回の割り込み要求信号TIRQNの出力機会がある。これに対し、外部機器2−4は、調停信号SEL0〜SEL2が一周する間に、1回のみの割り込み要求出力機会しか持たない。これにより、外部機器2−4は他の外部機器2(2−1、2−2、2−3)に比べて、割り込み要求出力の優先度が半分になっている。
このように、本実施形態の割り込み調停システムにおいては、外部機器2の調停番号設定部26に設定する調停番号を2つとし、また、設定した調停番号を任意にイネーブル/ディスエーブルできるようになっている。従って、外部機器2から出力される割り込み要求の処理機会を増減させることが可能となり、割り込み要求の処理優先度の重み付けを、簡易な構成で実現することが可能となる。
なお、上述した本実施形態においては、外部機器2の数を4つとし、各外部機器2に設定する調停番号の数を2つ、としている。しかし、これらの数は、これに限定されるものではなく、任意に増加させることが可能である。そのためには、調停信号発生回路3からの調停信号のビット数を増やすことによって実現可能となる。
具体的に例示する。
上述した本実施形態では、調停信号発生回路3からの調停信号として、SEL0〜SEL2の3ビットの信号を用いるようにしている。3ビットの調停信号は「000」〜「111」の8種類の出力であるため、外部機器2の数(4つ)×各外部機器2の調停番号の数(2つ)=8、のすべてに対応できるビット数となっている。
この調停信号を、4ビットに増やした場合、「0000」〜「1111」の16種類の出力となる。従って、外部機器2の数=8、各外部機器2の調停番号の数=2、の場合に対応可能であり、或いは、外部機器2の数=4、各外部機器2の調停番号の数=4、の場合にも対応可能である。以下、調停信号を5ビット、或いは、それ以上、とした場合も同様である。
このように、外部機器数×調停番号数に対応可能なビット数の調停信号を用いるようにすることにより、外部機器2の数を可変にする、或いは、各外部機器2に設定する調停番号の数を可変にする、ことが可能となる。
また、上述した本実施形態においては、各外部機器2の保持する調停番号は、一度設定したら変更せず、固定的な調停番号を使用するものとして説明したが、動的に調停番号を変更できるようにすることも可能である。
そのためには、例えば、外部機器2の調停番号設定部26を、データのリード/ライトが可能なRAM(Random Access Memory:ラム)により構成する。そして、制御回路21から該RAMに、調停番号を設定する手段、及び、該RAM内の調停番号をイネーブル/ディスエーブルする手段を設けるようにすればよい。
このようにすることにより、外部機器2の調停番号を動的に変更可能な割り込み調停システムを構成することもできる。
1 割り込み処理装置
11 CPU
12 バッファ
2 外部機器
21 制御回路
22 要求条件判定回路
23 バッファ
25 比較器
26 調停番号設定部
3 調停信号発生回路
4 共有バス
5 信号線
6 信号線
7 信号線
100 割り込み調停システム
11 CPU
12 バッファ
2 外部機器
21 制御回路
22 要求条件判定回路
23 バッファ
25 比較器
26 調停番号設定部
3 調停信号発生回路
4 共有バス
5 信号線
6 信号線
7 信号線
100 割り込み調停システム
Claims (9)
- バスを共有する複数の機器と前記機器からの割り込み要求を受け付けて該割り込み要求に対応した割り込み処理を実行する割り込み処理装置と、前記機器が割り込み要求を出力するタイミングを識別させるための調停信号を発生する調停信号発生回路と、を備え、
前記機器は、複数の調停番号を保持する手段と、
当該機器に設定された複数の調停番号の何れかと、前記調停信号の値とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する手段と、
を備えることを特徴とする割り込み調停システム。 - 前記機器は、前記複数の調停番号をイネーブル/ディスエーブルする手段を更に備える、ことを特徴とする請求項1に記載の割り込み調停システム。
- 前記機器は、前記複数の調停番号を動的に変更する手段を備える、ことを特徴とする請求項1或いは請求項2の何れか1項に記載の割り込み調停システム。
- バスを共有する割り込み処理装置に対して割り込み要求を出力する機器であって、
複数の調停番号を保持する手段と、
前記複数の調停番号の何れかと、前記機器が割り込み要求を出力するタイミングを識別させるため調停信号発生回路から出力された調停信号の値、とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する手段と、
を備えることを特徴とする機器。 - 前記機器は、前記複数の調停番号をイネーブル/ディスエーブルする手段を更に備える、ことを特徴とする請求項4に記載の機器。
- 前記機器は、前記複数の調停番号を動的に変更する手段を備える、ことを特徴とする請求項4或いは請求項5の何れか1項に記載の機器。
- バスを共有し複数の調停番号を有する機器(複数)と前記機器からの割り込み要求を受け付けて該割り込み要求に対応した割り込み処理を実行する割り込み処理装置とを備えるシステムにおける割り込み調停方法であって、
前記機器は、当該機器に設定された複数の調停番号の何れかと、前記機器が割り込み要求を出力するタイミングを識別させるための調停信号の値、とが一致したときに割り込み要求信号を前記割り込み処理装置に対して出力する、ことを特徴とする割り込み調停方法。 - 前記機器は、前記複数の調停番号をイネーブル/ディスエーブルする、ことを特徴とする請求項7に記載の割り込み調停方法。
- 前記機器は、前記複数の調停番号を動的に変更する、ことを特徴とする請求項7或いは請求項8の何れか1項に記載の割り込み調停方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005365924A JP2007172105A (ja) | 2005-12-20 | 2005-12-20 | 割り込み調停システム及び割り込み調停方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005365924A JP2007172105A (ja) | 2005-12-20 | 2005-12-20 | 割り込み調停システム及び割り込み調停方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007172105A true JP2007172105A (ja) | 2007-07-05 |
Family
ID=38298620
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005365924A Withdrawn JP2007172105A (ja) | 2005-12-20 | 2005-12-20 | 割り込み調停システム及び割り込み調停方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007172105A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110515871A (zh) * | 2019-08-09 | 2019-11-29 | 苏州浪潮智能科技有限公司 | 一种中断方法、装置及fpga和存储介质 |
WO2022227565A1 (zh) * | 2021-04-29 | 2022-11-03 | 上海阵量智能科技有限公司 | 中断控制器、中断控制方法、芯片、计算机设备以及介质 |
-
2005
- 2005-12-20 JP JP2005365924A patent/JP2007172105A/ja not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110515871A (zh) * | 2019-08-09 | 2019-11-29 | 苏州浪潮智能科技有限公司 | 一种中断方法、装置及fpga和存储介质 |
CN110515871B (zh) * | 2019-08-09 | 2021-05-25 | 苏州浪潮智能科技有限公司 | 一种中断方法、装置及fpga和存储介质 |
WO2022227565A1 (zh) * | 2021-04-29 | 2022-11-03 | 上海阵量智能科技有限公司 | 中断控制器、中断控制方法、芯片、计算机设备以及介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7478183B2 (en) | Method and system for n dimension arbitration algorithm—scalable to any number of end points | |
JP2008130056A (ja) | 半導体回路 | |
JP2011150397A (ja) | バス調停装置 | |
JP6449702B2 (ja) | 半導体装置 | |
KR100245807B1 (ko) | 채널 태깅을 지니는 dma 컨트롤러 | |
JP2007058716A (ja) | データ転送バスシステム | |
KR100657256B1 (ko) | 중재기 및 그 중재기를 채용한 버스 시스템 | |
US10558237B2 (en) | Information processing apparatus | |
JP2016173798A (ja) | 半導体装置 | |
JP2007172105A (ja) | 割り込み調停システム及び割り込み調停方法 | |
JP4193746B2 (ja) | マトリックス状バス接続システム | |
CN107678993B (zh) | 电脑系统及总线仲裁方法 | |
KR20090118610A (ko) | 트랜잭션들을 그룹화하는 버스 중재기, 이를 포함하는 버스장치 및 시스템 | |
US9838561B2 (en) | Serial data transfer using transfer type information to select a storage unit | |
KR20070080307A (ko) | Cpu의 성능 향상을 위한 버스 구조를 갖는 시스템과성능 향상방법 | |
EP2667308A1 (en) | Data writing control device, data writing control method, and information processing device | |
US20100153610A1 (en) | Bus arbiter and bus system | |
JP7292044B2 (ja) | 制御装置および制御方法 | |
JP2004220309A (ja) | マルチプロセッサシステム | |
JP5304510B2 (ja) | 調停装置、バスアクセス調停プログラムおよびバスアクセス調停方法 | |
JP2006277363A (ja) | 情報転送方式,画像形成装置 | |
JP2006309561A (ja) | ダイレクトメモリアクセスコントローラ及びそのデータ転送方法 | |
JP4174213B2 (ja) | 制御回路 | |
JP4955205B2 (ja) | 調停装置及び調停方法 | |
JP2007058424A (ja) | メモリアクセス制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20080619 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081113 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20090521 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20100304 |