JP2007171337A - 共通電位反転回路及び液晶表示装置 - Google Patents
共通電位反転回路及び液晶表示装置 Download PDFInfo
- Publication number
- JP2007171337A JP2007171337A JP2005366083A JP2005366083A JP2007171337A JP 2007171337 A JP2007171337 A JP 2007171337A JP 2005366083 A JP2005366083 A JP 2005366083A JP 2005366083 A JP2005366083 A JP 2005366083A JP 2007171337 A JP2007171337 A JP 2007171337A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- external terminal
- supply means
- resistor
- potential supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【解決手段】Hレベル電位及びLレベル電位を供給する振幅電位供給手段5と、基準電位供給手段6とを有し、コンデンサ7を介して出力部に接続された振幅電位供給手段と並列に基準電位供給手段が接続されると共に、基準電位供給手段は、第2の外部端子13と、出力波形の平均電位を供給する第2のオペアンプ14と、第2の外部端子と第2のオペアンプとを接続する配線と接地電位との間に設けられた第2の負保護ダイオード16とを備える共通電位反転回路4において、第2の外部端子と第2の負保護ダイオードとの間に抵抗R2及び抵抗R3を設ける。
【選択図】図1
Description
図3は従来の共通電位反転回路を説明するための模式図であり、ここで示す共通電位反転回路101は、ハイレベル(以下、Hレベルと言う)電位とローレベル(以下、Lレベルと言う)電位を供給する振幅電位供給手段102と、出力波形(出力部(LCDパネル105のCOM入力)から出力される波形)の平均電位を供給する基準電位供給手段103とを備え、コンデンサ104を介して出力部に接続された振幅電位供給手段と基準電位供給手段とがLCDパネルのCOM入力前に接続され双方の信号が重畳するように構成されている。
なお、振幅電位供給手段を静電気や他の周辺接続機器からの高電圧となるノイズから保護すべく、第1の外部端子と第1のオペアンプとを接続する配線と電源電圧供給源との間に第1の正保護ダイオード109が設けられ、第1の外部端子と第1のオペアンプとを接続する配線と接地電位との間に第1の負保護ダイオード110が設けられている。
なお、基準電位供給手段を静電放電や他の電圧誘因過度パルスから保護すべく、第2の外部端子と抵抗R1とを接続する配線と電源電圧供給源との間に第2の正保護ダイオード114が設けられ、第2の外部端子と抵抗R1とを接続する配線と接地電位との間に第2の負保護ダイオード115が設けられている。
更に、未使用時に基準電位供給手段の電位レベルを接地電位レベルとすべく、第2の外部端子と抵抗R1とを接続する配線と接地電位との間に、抵抗116とMOS型トランジスタ117とが直列に接続されている。なお、抵抗116及びMOS型トランジスタは第2の正保護ダイオード及び第2の負保護ダイオードと抵抗R1の間に設けられている。
[1]第1の抵抗が形成されていない場合
外部端子と保護ダイオードとの間に第1の抵抗が形成されていない場合には、外部端子に印加された負電圧がそのまま保護ダイオードに印加されることとなり、即ち、保護ダイオードの両端に保護ダイオードの拡散電圧よりも大きな電圧が印加されることとなり、所定電位供給源から外部端子側に向けての流出電流が発生してしまう。
[2]第1の抵抗が形成された場合
一方、外部端子と保護ダイオードとの間に第1の抵抗が形成されている場合には、外部端子に印加された負電圧がそのまま保護ダイオードに印加されるのではなく、第1の抵抗で減衰された電圧が保護ダイオードに印加されることとなり、この減衰によって保護ダイオードの一端に印加された所定電位供給源との電位差が保護ダイオードの拡散電圧以下となり、所定電位供給源から外部端子側に向けての流出電流は発生しない。
[1]第2の抵抗が形成されていない場合
外部端子とトランジスタとの間に第2の抵抗が形成されていない場合には、外部端子に印加された負電圧がそのままトランジスタに印加さることとなり、即ち、トランジスタの接地されている端部とは反対側の端部に負電圧が印加されることとなり、接地電位から外部端子側に向けての流出電流が発生してしまう。
[2]第2の抵抗が形成された場合
一方、外部端子とトランジスタとの間に第2の抵抗が形成されている場合には、外部端子に印加された負電圧がそのままトランジスタに印加されるのではなく、第2の抵抗で減衰された電圧がトランジスタに印加されることとなり、この減衰によってトランジスタの接地されている端部とは反対側の端部には正電圧が印加されることとなり、接地電位から外部端子側に向けての流出電流の発生を抑制することができる。
なお、上記した第1の抵抗での減衰によって、トランジスタの接地されている端部とは反対側の端部に正電圧を印加することができる場合には、第1の抵抗が第2の抵抗を兼ねることができることとなる。
図1は本発明を適用した液晶表示装置の一例を説明するための模式図であり、ここで示す液晶表示装置1は、液晶パネル(LCDパネル)2及びこのLCDパネルに共通電位及び入力画像信号を供給するドライバIC3から構成されている。
ドライバICは、共通電位反転回路4を備えており、ここで示す共通電位反転回路は上記した従来の共通電位反転回路と同様に、Hレベル電位とLレベル電位を供給する振幅電位供給手段5と、出力波形の平均電位を供給する基準電位供給手段6とを備え、コンデンサ7を介して出力部に接続された振幅電位供給手段と基準電位供給手段とが並列になる様に構成されている。
また、振幅電位供給手段を静電放電や他の電圧誘因過度パルスから保護すべく、第1の外部端子と第1のオペアンプとを接続する配線と電源電圧供給源との間に第1の正保護ダイオード11が設けられ、第1の外部端子と第1のオペアンプとを接続する配線と接地電位との間に第1の負保護ダイオード12が設けられている。
また、基準電位供給手段を静電放電や他の電圧誘因過度パルスから保護すべく、第2の外部端子と抵抗R3とを接続する配線と電源電圧供給源との間に第2の正保護ダイオード15が設けられ、抵抗R2と第2のオペアンプとを接続する配線と接地電位との間に第2の負保護ダイオード16が設けられている。
更に、未使用時に基準電位供給手段の電位レベルを接地電位レベルとすべく、抵抗R2と抵抗R3を接続する配線と接地電位との間に、MOS型トランジスタ17が設けられている。なお、ここでのMOS型トランジスタは、トランジスタの一例である。
上記した抵抗R3は、第2の外部端子に負電圧が印加されたとしてもMOS型トランジスタに負電圧が印加されない程度の減衰を生じる抵抗値を有するものであり、即ち、第2の外部端子に負電圧が印加されたとしてもMOS型トランジスタが接続された接地電位から第2の外部端子側に流出電流が発生しない程度に第2の外部端子に印加された負電圧を減衰できる抵抗値を有するものである。
また、抵抗R2は、抵抗R3と共に、第2の外部端子に負電圧が印加されたとしても第2の負保護ダイオードに印加される電圧が、同第2の負保護ダイオードの拡散電圧未満の電圧となる様な減衰を生じる抵抗値を有するものであり、即ち、抵抗R3と共に、第2の外部端子に負電圧が印加されたとしても第2の負保護ダイオードが接続された接地電位から第2の外部端子側に流出電流が発生しない程度に第2の外部端子に印加された負電圧を減衰できる抵抗値を有するものである。
なお、抵抗R4によって第2の負保護ダイオードのカソード側に印加される負電圧を減少させるということのみを考えると、例えば、図2(d)で示す様に、第2の外部端子と抵抗R4とを接続する配線と接地電位との間にMOS型トランジスタを設ける構成も考えられるものの、かかる構成の場合には、第2の外部端子に印加された負電圧がそのままMOS型トランジスタに印加されることとなり、MOS型トランジスタが接続された接地電位から第2の外部端子側に向けての流出電流が発生することとなるので、第2の外部端子と抵抗R4とを接続する配線と接地電位との間にMOS型トランジスタを設ける構成は適当ではない。
以下、この点について詳細に説明を行う。
Vdcは常に正の(+の)DC電位であり、つまり図1の第2のオペアンプ14への入力は常に正であるが、振幅電位供給手段の電位が重畳するためにCMOSの入力は負になる場合がある。そして、CMOSの入力電位は第2の外部端子に印加される電位と同電位となるために、第2の外部端子に負電圧が印加されることがある。
ここで、第2の負保護ダイオードが抵抗R2と第2のオペアンプとを接続する配線と接地電位との間に設けられているために、即ち、第2の外部端子に印加された負電圧は抵抗R3及び抵抗R2を介して第2の負保護ダイオードに印加されることとなるために、負保護ダイオードのカソード側へは第2の外部端子に印加された負電圧がそのまま印加されるのではなく、抵抗R3及び抵抗R2で減衰された電圧が印加されることとなる。そして、この減衰によって第2の負保護ダイオードのカソード側に印加される負電圧が減少し、接地電位から第2の外部端子側に向けての流出電流の発生を抑制することができることとなる。
従って、上記した様に、共通電位の振幅を大きくでき、大きなダイナミックレンジを有する液晶表示装置が実現するのである。
また、第2の外部端子とMOS型トランジスタとの間に抵抗R3が設けられているために、第2の外部端子に印加された負電圧がそのままMOS型トランジスタに印加されることがなく、接地電位から第2の外部端子側に向けての流出電流の発生を抑制することができる。R2:R3の抵抗比を例えば10:1程度にしておくことによって、正のDC電位に重畳する負電位の成分を抵抗分圧の調整によりトランジスタのドレイン電位(R2とR3間配線電位)では負電位にならないように設定できる。負の上記した従来の共通電位反転回路と比較すると、第2の外部端子とMOS型トランジスタとの間に設けられていた第2の負保護ダイオードが、MOS型トランジスタと第2のオペアンプとの間に移動した様な構成を採っているために、第2の外部端子に負電圧が印加された場合に、第2の負保護ダイオードでMOS型トランジスタに印加される電圧を減衰することができないこととなる。しかし、第2の外部端子とMOS型トランジスタとの間に抵抗R3が設けられることによって、第2の外部端子に印加された負電圧を減衰し、第2の外部端子に印加された負電圧がそのままMOS型トランジスタに印加されるのではないために、接地電位から第2の外部端子側に向けての流出電流の発生を抑制することができることとなるのである。
従って、上記したように、共通電位の振幅を大きくでき、大きなダイナミックレンジを有する液晶表示装置が実現するのである。
以下、この点について詳細に説明を行う。
ここで、図2(a)〜(c)で示す様に、抵抗R4と第2のオペアンプとを接続する配線と接地電位との間にMOS型トランジスタを設けた場合には、抵抗R4が高抵抗であるために、MOS型トランジスタをオンの状態にして基準電位供給手段の電位レベルを接地電位レベルとする際に、長時間を要してしまう。
一方、図1で示す様に、抵抗R2と抵抗R3とを接続する配線と接地電位との間にMOS型トランジスタを設けた場合には、抵抗R3の抵抗値は抵抗R4の抵抗値よりも小さいために、図2(a)〜(c)で示す回路構成の場合と比較すると、MOS型トランジスタをオンの状態にして基準電位供給手段の電位レベルを接地電位レベルとする際に要する時間の短縮化が実現する。
従って、上記したように、抵抗R2と抵抗R3とを接続する配線と接地電位との間にMOSトランジスタを設ける構成を採用することによって、液晶表示装置の未使用時に効率的に基準電位供給手段の電位レベルを接地電位レベルとすることができるのである。
即ち、従来の共通電位反転回路においては、第2の外部端子に負電圧が印加された場合には、第2の負保護ダイオードが定常的にオンの状態となってしまうために、第2の負保護ダイオードが劣化し、結果として共通電位反転回路における第2の外部端子の静電強度の低下を招いてしまうことが考えられるが、本発明を適用した液晶表示装置では、第2の外部端子に負電圧が印加された場合であっても、抵抗R2及び抵抗R3で減衰がなされた電圧が第2の負保護ダイオードに印加され、第2の負保護ダイオードが定常的にオンの状態となるといった現象が無いために、第2の負保護ダイオードの劣化が抑制でき、結果として共通電位反転回路における第2の外部端子の静電強度の低下を抑制することができるのである。
2 LCDパネル
3 ドライバIC
4 共通電位反転回路
5 振幅電位供給手段
6 基準電位供給手段
7 コンデンサ
8 第1の外部端子
9 第1のオペアンプ
10 CMOS型トランジスタ
11 第1の正保護ダイオード
12 第1の負保護ダイオード
13 第2の外部端子
14 第2のオペアンプ
15 第2の正保護ダイオード
16 第2の負保護ダイオード
17 MOS型トランジスタ
Claims (4)
- ハイレベル電位及びローレベル電位を供給する振幅電位供給手段と、基準電位供給手段とを有し、コンデンサを介して出力部に接続された前記振幅電位供給手段と並列に前記基準電位供給手段が接続されると共に、
前記基準電位供給手段は、前記出力部と接続された外部端子と、
該外部端子と配線を介して接続され、同外部端子に所定の電位レベルを供給する基準電位供給手段本体と、
前記配線と所定電位供給源との間に設けられた保護ダイオードとを備える共通電位反転回路において、
前記外部端子と前記保護ダイオードとの間に第1の抵抗が形成された
ことを特徴とする共通電位反転回路。 - 一端が前記配線と接続されると共に、他端が接地電位に接続されたトランジスタを備え、
前記外部端子と前記トランジスタとの間に第2の抵抗が形成された
ことを特徴とする請求項1に記載の共通電位反転回路。 - 前記所定電位供給源は、接地電位である
ことを特徴とする請求項1に記載の共通電位反転回路。 - 液晶パネルと、該液晶パネルに供給される共通電位の正転及び反転を行なう共通電位反転回路とを備える液晶表示装置において、
前記共通電位反転回路は、ハイレベル電位及びローレベル電位を供給する振幅電位供給手段と、基準電位供給手段とを有し、コンデンサを介して出力部に接続された前記振幅電位供給手段と並列に前記基準電位供給手段が接続されると共に、
前記基準電位供給手段は、前記出力部と接続された外部端子と、
該外部端子と配線を介して接続され、同外部端子に所定の電位レベルを供給する基準電位供給手段本体と、
前記配線と接地電位との間に設けられた保護ダイオードと、
前記外部端子と前記保護ダイオードとの間に形成された第1の抵抗とを備える
ことを特徴とする液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005366083A JP4765610B2 (ja) | 2005-12-20 | 2005-12-20 | 共通電位反転回路及び液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005366083A JP4765610B2 (ja) | 2005-12-20 | 2005-12-20 | 共通電位反転回路及び液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007171337A true JP2007171337A (ja) | 2007-07-05 |
JP4765610B2 JP4765610B2 (ja) | 2011-09-07 |
Family
ID=38298018
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005366083A Expired - Fee Related JP4765610B2 (ja) | 2005-12-20 | 2005-12-20 | 共通電位反転回路及び液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4765610B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101387773B (zh) * | 2007-09-12 | 2010-07-21 | 瀚宇彩晶股份有限公司 | 液晶显示元件的共通电压产生电路及其方法 |
KR20200082181A (ko) * | 2018-12-28 | 2020-07-08 | 엘지디스플레이 주식회사 | 정전방전부를 포함하는 표시장치 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002358050A (ja) * | 2001-05-31 | 2002-12-13 | Casio Comput Co Ltd | 液晶駆動装置 |
JP2004219886A (ja) * | 2003-01-17 | 2004-08-05 | Sony Corp | 共通電位反転回路 |
-
2005
- 2005-12-20 JP JP2005366083A patent/JP4765610B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002358050A (ja) * | 2001-05-31 | 2002-12-13 | Casio Comput Co Ltd | 液晶駆動装置 |
JP2004219886A (ja) * | 2003-01-17 | 2004-08-05 | Sony Corp | 共通電位反転回路 |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101387773B (zh) * | 2007-09-12 | 2010-07-21 | 瀚宇彩晶股份有限公司 | 液晶显示元件的共通电压产生电路及其方法 |
KR20200082181A (ko) * | 2018-12-28 | 2020-07-08 | 엘지디스플레이 주식회사 | 정전방전부를 포함하는 표시장치 |
KR102706388B1 (ko) * | 2018-12-28 | 2024-09-11 | 엘지디스플레이 주식회사 | 정전방전부를 포함하는 표시장치 |
Also Published As
Publication number | Publication date |
---|---|
JP4765610B2 (ja) | 2011-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3442449B2 (ja) | 表示装置及びその駆動回路 | |
US8009134B2 (en) | Display device | |
KR101242727B1 (ko) | 신호 생성 회로 및 이를 포함하는 액정 표시 장치 | |
JP3231641B2 (ja) | 液晶表示装置 | |
JP4984391B2 (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
US6476591B2 (en) | Power supply device for driving liquid crystal, liquid crystal device and electronic equipment using the same | |
JP2006215562A (ja) | 液晶表示装置の駆動装置及びこれを備えた液晶表示装置 | |
US7501874B2 (en) | Level shift circuit | |
TW201417082A (zh) | 自我偵測電荷分享模組 | |
US20130194247A1 (en) | Driving circuit for electrophoretic display device | |
JP4765610B2 (ja) | 共通電位反転回路及び液晶表示装置 | |
JP2007286103A (ja) | 液晶表示装置およびコモン電圧発生回路 | |
JP2009251016A (ja) | 表示装置 | |
JP4680960B2 (ja) | 表示装置の駆動回路および表示装置 | |
US11262869B2 (en) | Touch display control circuit, control method and electronic device | |
US20070252637A1 (en) | Power switching circuit and liquid crystal display using same | |
US20080037186A1 (en) | Power switching circuit and liquid crystal display using same | |
JP4185198B2 (ja) | 信号レベル変換回路 | |
TWI420479B (zh) | 液晶顯示器之共同訊號之準位調整電路 | |
US8310429B2 (en) | Discharge circuit and liquid crystal display using the same | |
JP2005084559A (ja) | パワーオンリセット回路 | |
KR100421486B1 (ko) | 게이트 하이전압 발생장치 | |
JP2004219886A (ja) | 共通電位反転回路 | |
KR20040057804A (ko) | 액정표시장치 및 그 구동방법 | |
US7916132B2 (en) | Systems for displaying images and related methods |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081205 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100830 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101122 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110121 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110517 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110530 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140624 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |