JP2007166327A - 自動周波数制御回路およびその制御方法 - Google Patents

Abstract

【課題】処理遅延が小さく、高速のＡＦＣ回路を提供すること。
【解決手段】周波数オフセット推定器１０２は、受信信号に設けられた先行および既知シンボルを用いた自己相関演算結果により受信信号の周波数オフセットを推定する。周波数補正値算出器１０４は、推定された周波数オフセットに基づき、受信信号のサンプルクロック毎の周波数補正値を算出する。遅延制御器１０３は、周波数オフセット推定器１０２が周波数オフセット推定動作をしている期間に、前記受信信号を遅延制御し、前記既知シンボルの長さに相当する遅延時間差を有する２種類の遅延信号を得、周波数補正器１０５、１０６に出力する。両周波数補正器１０５、１０６は、入力した信号を周波数補正値算出器１０４からの周波数補正値により、それぞれ周波数補正する。
【選択図】図１

Description

本発明は、無線伝送システムのＡＦＣ（Automatic Frequency Control:自動周波数制御）回路およびその制御方法に関する。

従来、一般的に無線システムにおいて、伝送される信号は、フェージングなどによって周波数変動が生じるため、受信装置では復調前に周波数誤差（周波数オフセット）の補正を行い、受信性能の向上を図っている。

ＯＦＤＭ変調方式など高速無線通信におけるＡＦＣでは、無線フレームの先頭に設けた既知の固定パターンを使用する。この既知の固定パターンは、ＡＧＣ（Automatic Gain Control:自動ゲイン制御）、同期検出、伝搬路推定に使用され、短いパターンと長いパターンの２種類の固定パターンを用意する場合がある。この既知の固定パターンは、高速無線ＬＡＮの標準規格であるHiSWANa(High Speed Wireless Access Network type a：広帯域移動アクセスシステム)における「プリアンブル」に相当し、またIEEE(米国電気電子学会)802.11aにおける「ロングトレイニング」に相当する。

従来、ＡＦＣは、短い固定パターン（ショートトレイニングシンボル）を用いる粗調ＡＦＣと長い固定パターン（ロングトレイニングシンボル）を用いる微調ＡＦＣとの２段階で行われる。２段階のＡＦＣを行うことにより、後段の微調ＡＦＣでは安定なＡＦＣを行うことができる（非特許文献１）。

図５は、従来技術において採用される、無線フレームフォーマットを示す。この無線フレームは、ショートトレイニングに続いて、ロングトレイニングシンボルとデータ部とを有している。ロングトレイニングシンボルは、先行の既知シンボルＬ♯１と、後行の既知シンボルＬ♯２の二つの連続した既知シンボルを有している。なお、ＧＩは、マルチパス遅延の影響を避けるためのガードインターバルを示す。

次に、ショートトレイニングシンボルを用いた粗調ＡＦＣが終了した後の微調ＡＦＣについて説明する。図６は従来の微調ＡＦＣ回路６００の構成を示すブロック図である。図７は、微調ＡＦＣ回路６００の各部で処理される信号のタイミング図である。図７に示すように、受信信号は、ＧＩが３２Ｔ（以下、Ｔは１サンプルクロックを表す。）、先行既知シンボルＬ♯１が６４Ｔ、後行既知シンボルＬ♯２が６４Ｔでトングトレイニングシンボルが構成され、以下１６ＴのＧＩ、６４Ｔのデータ（ＤＡＴＡ）部が所定個数設けられ、構成されている。

図６において、微調ＡＦＣ回路６００は、実数成分Ｉおよび虚数成分Ｑを有する受信信号を入力する。この受信信号は、前段の粗調ＡＦＣ回路から出力される。

遅延器６０１は、ロングトレイニングシンボルの先行既知シンボルの１シンボル分の長さである６４Ｔだけ受信信号を遅延させ、周波数オフセット推定器６０２に出力する。

周波数オフセット推定器６０２は、受信信号と、遅延器６０１の出力信号とで自己相関演算を行い、自己相関結果のＩ成分（ΔＩ’）及びＱ成分（ΔＱ’）を積分した値から、周波数オフセット推定を行う。具体的には、周波数オフセット推定器６０２は、内蔵したＣＯＲＤＩＣ（Coordinate Rotation Digital Computer）回路等を用いてＡＴＡＮ（ΔＱ’／ΔＩ’）を算出する。算出されたＡＴＡＮは、６４Ｔ分の周波数オフセットω（６４）をあらわすので、周波数オフセット推定器６０２は、算出した周波数オフセットω（６４）を１／６４することにより１Ｔ当りの周波数オフセット、すなわち回転角ω（１）を推定する。このように、受信信号の受信後１６０Ｔ（３２Ｔ＋６４Ｔ＋６４Ｔ）のタイミングで、周波数オフセット推定が完了する。この結果、周波数オフセット推定器６０２は、サンプルクロックの各タイミングｔに応じた回転角ω（１）、ω（２）、ω（３）・・・、ω（ｔ）・・・を出力する準備が整う。

遅延制御器６０３は、受信信号を１４４Ｔ遅延させ、周波数補正器６０４に出力する。このように、１４４Ｔ遅延するのは、先頭のＧＩ（その長さ３２Ｔ）の中央タイミングから周波数補正器６０４の補正動作を開始するためである。

周波数補正器６０４は、遅延制御器６０３にて１４４Ｔ遅延させた受信信号と周波数オフセット推定器６０２で求めた回転角ω（１）、ω（２）、ω（３）・・ω（１６）、ω（１７）・・・ω（８０）、ω（８１）・・・ω（１４４）、ω（１４５）・・・ω（ｔ）・・・を順次入力し、ＣＯＲＤＩＣ回路等を用いて、１サンプル毎に周波数補正を行う。具体的には、周波数補正器６０４は、前記先頭のＧＩの中央タイミングから補正を開始し、ω（１）ないしω（１６）によって先頭ＧＩの中央タイミング以降の部分を周波数補正し、ω（１７）ないしω（８０）によって先行既知シンボルＬ♯１を周波数補正し、ω（８１）ないしω（１４４）によって後行既知シンボルＬ♯２を周波数補正し、ω（１４５）以降によって次のＧＩ、さらに各データ（ＤＡＴＡ）を順次周波数補正する。このようにして、周波数補正器６０４は、受信信号を回転角ω（ｔ）に応じて周波数補正し、フェージングなどによる周波数変動の影響を除去した信号を遅延器６０５とチャネル推定用平均器６０６に出力する。なお、周波数補正器６０４の出力は、遅延制御器６０３の出力に比べて５Ｔ遅延する。これは周波数補正器６０４におけるＣＯＲＤＩＣ回路による処理遅延が５Ｔとなるためである。

遅延器６０５は、入力信号を、先行既知シンボル分の長さ６４Ｔ分遅延させ、チャネル推定用平均器６０６に出力する。これによって、チャネル推定用平均器６０６は、後行既知シンボルＬ♯２に対応する信号と先行既知シンボルＬ♯１とを一致したタイミングで入力する。この結果チャネル推定用平均器６０６は、後行既知シンボルＬ♯２に対応する信号と先行既知シンボルＬ♯１に対応する信号とをベクトル的に加算後平均値を算出し、チャネル推定データを出力する。
特許庁編 平成１６年度標準技術集 MIMO（Multi Input Multi Output）関連技術 「５−２−２−３ Channel and Frequency Offset Estimation」

しかしながら、従来の微調ＡＦＣ回路６００は、遅延器６０１による遅延動作、周波数補正器６０４による周波数補正動作が直列的に行われるので、ＡＦＣのための処理時間が大きくＡＦＣ回路の応答速度が遅くなっている。

本発明はかかる点に鑑みてなされたものであり、遅延時間が少なく、処理が高速なＡＦＣ回路を提供することを目的とする。

かかる課題を解決するため、本発明のＡＦＣ回路は、受信信号に設けられた先行および後行の既知シンボルを用いた自己相関演算結果に基づいて、前記受信信号の周波数オフセットを推定する周波数オフセット推定手段と、推定された周波数オフセットに基づき、前記受信信号のサンプルクロック毎の周波数補正値を算出する周波数補正値算出手段と、前記周波数オフセット推定手段が周波数オフセットを推定する期間に前記受信信号の遅延動作を開始し、前記既知シンボルの長さに相当する時間差を有する第１の遅延信号および第２の遅延信号を出力する遅延制御手段と、前記第１の遅延信号を、前記周波数補正値算出手段の周波数補正値で周波数補正する第１の周波数補正手段と、前記第２の遅延信号を、前記周波数補正値算出手段の周波数補正値で周波数補正する第２の周波数補正手段と、を具備する構成を採る。

また本発明のＡＦＣ回路の制御方法は、受信信号に設けられた先行および後行の既知シンボルを用いた自己相関演算に基づいて、前記受信信号の周波数オフセットを推定する周波数オフセット推定ステップと、推定された周波数オフセットに基づき、前記受信信号のサンプルクロック毎の周波数補正値を算出する周波数補正値算出ステップと、前記周波数オフセット推定ステップで周波数オフセットを推定する期間に前記受信信号の遅延動作を開始し、前記既知シンボルの長さに相当する時間差を有する第１の遅延信号および第２の遅延信号を出力する遅延制御ステップと、前記第１の遅延信号を、前記周波数補正値算出ステップで求めた周波数補正値で周波数補正する第１の周波数補正ステップと、前記第２の遅延信号を、前記周波数補正値算出ステップで求めた周波数補正値で周波数補正する第２の周波数補正ステップと、を具備する。

本発明によれば、周波数オフセットの推定動作と周波数補正のための受信信号の遅延動作を並列して行うので、遅延時間が少なく、処理が高速なＡＦＣ回路を実現できる。

以下、本発明の実施の形態について図面を参照して詳細に説明する。

（実施の形態１）
図１は、本発明の実施の形態１に係る微調ＡＦＣ回路１００の構成を示すブロック図である。微調ＡＦＣ回路１００は、遅延器１０１と、周波数オフセット推定器１０２と、遅延制御器１０３と、周波数補正値算出器１０４と、周波数補正器１０５と、周波数補正器１０６、チャネル推定用平均器１０７と、から主に構成される。

実施の形態１において採用する無線フレームフォーマットは、本実施の形態の特徴を明確にするため、従来の場合と同一とする。図２は、本実施の形態に係る微調ＡＦＣ回路１００の各部で処理される信号のタイミング図である。

微調ＡＦＣ回路１００は、実数成分Ｉおよび虚数成分Ｑを有する受信信号を入力する。受信信号は、遅延器１０１と、周波数オフセット推定器１０２と、遅延制御器１０３とに入力される。

遅延器１０１は、受信信号を、先行既知シンボルＬ♯１のシンボル長に相当する６４Ｔ遅延して、周波数オフセット推定器１０２に出力する。

周波数オフセット推定器１０２は、受信信号と、遅延器１０１からの受信信号を６４Ｔ遅延させた信号とで自己相関演算を行い、自己相関結果のＩ成分（ΔＩ’）及び（ΔＱ’）を積分した値から、周波数オフセット推定を行う。具体的には、周波数オフセット推定器１０２は、内蔵したＣＯＲＤＩＣ（Coordinate Rotation Digital Computer）回路等を用いてＡＴＡＮ（ΔＱ’／ΔＩ’）を算出する。算出されたＡＴＡＮは６４Ｔ分の周波数オフセットω（６４）をあらわすので、周波数オフセット推定器１０２は、算出した周波数オフセットω（６４）を１／６４することにより１Ｔ当りの周波数オフセット、すなわち回転角ω（１）を推定する。このように、受信信号の受信後１６０Ｔ（３２Ｔ＋６４Ｔ＋６４Ｔ）までに、周波数オフセット推定が完了する。この結果、周波数オフセット推定器６０２は、基準である１サンプルクロックに応じた回転角ω（１）を周波数補正値算出器１０４に出力する。周波数補正値算出器１０４は、このω（１）を受けてサンプルクロックの任意のタイミングｔにおける周波数補正値である回転角ω（ｔ）を出力する準備が整う。

遅延制御器１０３は、遅延器１０１と同時に遅延動作を開始し、先行既知シンボルＬ♯１のシンボル長６４Ｔの時間差を有する受信信号の１４４Ｔ遅延信号および８０Ｔ遅延信号の２つの信号を得、それぞれを周波数補正器１０５および周波数補正器１０６に出力する。このように、遅延制御器１０３の両出力に６４Ｔ（１４４Ｔ−８０Ｔ）の時間差を設けるのは、既知シンボルＬ♯１およびＬ♯２についての周波数補正器１０５および周波数補正器１０６に対する出力タイミングを一致させるためである。また、遅延制御器１０３が受信信号を１４４Ｔ遅延するのは、先頭のＧＩ（その長さ３２Ｔ）の中央タイミングから周波数補正器１０５の補正動作を開始し、続いて先行既知シンボルＬ♯１に対応する信号の周波数補正を行うためである。

周波数補正値算出器１０４は、補正開始後サンプルクロック毎に応じた回転角ω（ｔ）を周波数補正器１０５および周波数補正器１０６に出力する。具体的には、周波数補正値算出器１０４は、遅延制御器１０３の出力信号の補正開始タイミング以降、回転角ω（１）、ω（２）、ω（３）・・・を周波数補正器１０５に順次出力し、周波数補正器１０６にはω（６４）、ω（６５）、ω（６６）・・・を出力する。

これによって、周波数補正器１０５は、ω（１）ないしω（１６）によってＧＩ相当部分が周波数補正し、ω（１７）ないしω（８０）によって先行既知シンボルＬ♯１を周波数補正する。また、周波数補正器１０６は、ω（６５）ないしω（８０）で先行既知シンボルＬ♯１の後１６Ｔサイクルクロック相当部の周波数補正をし、ω（８１）ないしω（１４４）によって後行既知シンボルＬ♯２を周波数補正する。これによって、周波数補正器１０５および周波数補正器１０６は、それぞれ先行既知シンボルＬ♯１および後行既知シンボルＬ♯２をサンプルクロック毎に並列して周波数補正し、かつ同じタイミングで周波数補正を終了する。周波数補正器１０５および周波数補正器１０６は、周波数補正をした信号を、チャネル推定用平均器１０７に出力する。

チャネル推定用平均器１０７は、サンプルクロック毎に両入力を加算後平均化しチャネル推定を行う。

以下、図２のタイミング図に基づき、微調ＡＦＣ回路１００の動作を説明する。

まず遅延器１０１は、受信信号を６４Ｔ遅延し、両既知シンボルＬ♯１とＬ♯２を同じタイミングで周波数オフセット推定器１０２に入力する。これによって、周波数オフセット推定器１０２は、ロングトレイニングシンボルの両既知シンボルＬ♯１とＬ♯２の入力が終了するタイミングには、周波数オフセット推定を終了する。周波数オフセット推定を終了すると直ちに、周波数オフセット推定器１０２は、周波数補正値算出器１０４に、１サイクルクロックの回転角ω（１）を出力する。これによって、周波数補正値算出器１０４は、先行既知シンボルＬ♯１に対して、回転角ω（１）、ω（２）、ω（３）・・・を順次出力する準備が整い、また後行既知シンボルＬ♯２に対して、ω（６５）、ω（６６）・・・を順次出力する準備が整う。これによって、チャネル推定のための補正が開始可能となる。

遅延制御器１０３は、遅延器１０１と同時に遅延動作を開始し、受信信号を１４４Ｔおよび８０Ｔ遅延する。遅延制御器１０３は、１４４Ｔ遅延した信号を周波数補正器１０５に出力し、受信信号を８０遅延した信号を周波数補正器１０６に出力する。これによって、周波数補正器１０５および周波数補正器１０６は、先行既知シンボルＬ♯１および後行既知シンボルＬ♯２を同時並行的に周波数補正することができる。

周波数補正器１０５は、遅延制御器１０３から先行既知シンボルＬ♯１が一方側を入力しているタイミングに、他方側に、周波数補正値算出器１０４からω（１）、ω（２)、ω（３）・・・ω（１６）、ω（１７）・・・ω（ｔ）・・・ω（８０）・・・と各サンプルクロックにおける回転角ω（ｔ）を、順次入力する。これによって、周波数補正器１０５は、ロングトレイニングシンボルの先行既知シンボルＬ♯１について、サンプルクロック毎に周波数補正を行う。

同時に、周波数補正器１０６は、遅延制御器１０３から後行既知シンボルＬ♯２を一方側に入力しているタイミングに、他方側に、周波数補正値算出器１０４からω(６５)、ω(６６)・・・ω（８１）・・・ω（ｔ）・・・ω(１４４)・・・と回転角ω(t)を、順次入力する。これによって、周波数補正器１０６は、後行既知シンボルＬ♯２について、サンプルクロック毎に周波数補正を行う。

このようにして、周波数補正器１０５および周波数補正器１０６での周波数補正は並列して行われ、かつ同じタイミングに終了する。

次に、チャネル推定用平均器１０７は、周波数補正器１０５および周波数補正器１０６の出力を入力し、両出力を加算後平均化して、平均値を出力する。チャネル推定用平均器１０７は、周波数補正器１０５および周波数補正器１０６の周波数補正が終了するタイミングには、平均値をチャネル推定データとして出力する。以下チャネル推定用平均器１０７は、周波数補正されたＧＩに相当する信号、データ（ＤＡＴＡ）に相当する信号を順次出力する。

以上のように、本実施の形態によれば、周波数オフセット推定動作中に、周波数補正のための受信信号の遅延動作を並行して行うようにしたので、従来に比べて、処理の時間的効率が上昇し、応答速度の速いＡＦＣ回路を実現することができる。特に、受信性能向上のためロングトレイニングシンボルのＬ♯１およびＬ♯２のシンボル長が長く設定され、周波数補正のための処理時間が大きくなる場合に、本実施の形態の効果は大きい。

（実施の形態２）
実施の形態１においては、受信信号の無線フレームフォーマットは、ロングトレイニングシンボル部分が二つの既知シンボルＬ♯１、Ｌ♯２であるものについて説明した。これは、一つのアンテナで受信信号を受信する場合に該当する。しかし、本発明は、これに限られず、複数のアンテナを用いて受信するＳＤＭ（Space Division Multiplexing）伝送方式やＳＴＣ（Space-Time Coding）伝送方式においても採用できる。そのためロングトレイニングシンボル部分に既知シンボルが４個以上設けられる場合においても、適用可能である。以下、ＳＤＭ方式やＳＴＣ方式で受信する本発明の実施の形態２について説明する。

図３は、本発明の実施の形態２に係る微調ＡＦＣ回路３００の構成を示すブロック図である。図３において、図１と共通する構成については、図１と同一の参照符号を付す。図３において、遅延制御器３０３は、受信信号を無線フレームフォーマットに従い遅延する。周波数補正値算出器３０４は、遅延制御器３０３の出力タイミングに応じた回転角ω（ｔ）を周波数補正器１０５および周波数補正器１０６に出力する。

図４は、本発明の実施の形態２に係る微調ＡＦＣ回路の各部で処理される信号のタイミング図である。図４において、図２と同じ部分については説明を省略する。図４の受信信号で示すように、本実施の形態においては、無線フレームファーマットは、先頭のＧＩ（３２Ｔ）、既知シンボルＬ♯１（６４Ｔ）、既知シンボルＬ♯２（６４Ｔ）、２番目のＧＩ（３２Ｔ）、既知シンボルＬ♯３（６４Ｔ）、既知シンボルＬ♯４（６４Ｔ）でロングトレイニング部が構成され、以下実施の形態１の場合と同様１６ＴのＧＩとデータ（ＤＡＴＡ）部が順次割り当てられる。

実施の形態２に係る微調ＡＦＣ回路３００は、実施の形態１の微調ＡＦＣ回路１００同様、先頭のＧＩの中央タイミングから周波数補正を行うが、既知シンボルＬ♯３と既知シンボルＬ♯４に対応する信号を周波数補正するため、第２のＧＩの中央タイミングの回転角ω（１６１）と、既知シンボルＬ♯３の１６Ｔ前の回転角ω（２２５）のタイミングを利用する。

以下、図３および図４に従い微調ＡＦＣ回路３００の動作を説明する。

実施の形態１と同様、周波数オフセット推定器１０２は、受信信号および遅延器１０１からの遅延信号を受けて周波数オフセット推定を行い、１サイクルクロックの回転角ω（１）を周波数補正値算出器３０４に出力する。これによって周波数補正値算出器３０４は、既知シンボルＬ♯１および既知シンボルＬ♯４に対する、回転角ω（１）、ω（２）、ω（３）・・・ω（１７）・・・ω（８０）、ω（２２５）・・・を順次出力する準備が整い、また既知シンボルＬ♯２および既知シンボルＬ♯３に対する、回転角ω（６５）、ω（６６）・・・ω（１４４）、ω（１６１）・・・を順次出力する準備が整う。

遅延制御器３０３は、既知シンボルＬ♯１および既知シンボルＬ♯２に対応する信号によりチャネル推定を行うため、遅延動作の最初において、実施の形態１における遅延制御器１０３と同様、周波数補正器１０５に受信信号を１４４Ｔ遅延した信号を出力し、周波数補正器１０６には８０Ｔ遅延した信号を出力する。

次に周波数補正器１０５および周波数補正器１０６に対しては、実施の形態１の場合と同様、サンプルクロックに応じた回転角ω（ｔ）が入力され、周波数補正される。周波数補正された信号は、周波数補正器１０５および周波数補正器１０６からチャネル推定用平均器１０７に出力され、チャネル推定用平均器１０７は、既知シンボルＬ♯１および既知シンボルＬ♯２に対応するチャネル推定データを出力する。

以上は、実施の形態１の場合と同様である。すなわち、周波数オフセット推定器１０２によるオフセット推定動作と並列して、遅延制御器３０３の遅延動作を開始するので、微調ＡＦＣ回路３００の応答速度を速くすることができる。

次に、遅延制御器３０３は、１４４Ｔ遅延した受信信号における既知シンボルＬ♯１の出力を完了すると、遅延動作を切り替え、受信信号の既知シンボル♯４の１６Ｔ前からに相当する信号を周波数補正器１０５に出力する。また、遅延制御器３０３は、８０Ｔ遅延した受信信号における既知シンボルＬ♯２の出力を完了すると、遅延動作を切り替え、受信信号の２番目のＧＩの中央タイミングからに相当する信号を周波数補正器１０６に出力する。

この遅延制御器３０３の前記遅延動作切り替えに同期して、周波数補正値算出器３０４は、回転角ω（２２５）、ω（２２６）・・・を周波数補正器１０５に順次出力し、周波数補正器１０６には回転角ω（１６１）、ω（１６２）・・・を順次出力する。

これによって、周波数補正器１０５は既知シンボルＬ♯４に対応する信号を周波数補正してチャネル推定用平均器１０７に出力する。同時に周波数補正器１０６は、既知シンボルＬ♯３に対応する信号を周波数補正してチャネル推定用平均器１０７に出力する。

チャネル推定用平均器１０７は、周波数補正器１０５および周波数補正器１０６の出力を加算後平均化し、ＧＩに対応する信号に続いて、既知シンボルＬ♯３およびＬ♯４に基づくチャネル推定データを出力する。以下、チャネル推定用平均器１０７は、周波数補正されたＧＩ相当信号、データ（ＤＡＴＡ）信号を順次出力する。

以上のように本実施の形態によれば、既知シンボルＬ♯１およびＬ♯２に基づくチャネル推定データ算出すると、遅延制御器３０３の遅延動作切り替えにより直ちに、既知シンボルＬ♯３およびＬ♯４に基づくチャネル推定データの算出を行うので、ＡＦＣ回路の処理速度を高めることができる。すなわち、ロングトレイニング部にＬ♯１およびＬ♯２の第１組とＬ♯１およびＬ♯２の第２組の既知シンボルを設定する場合も、各既知シンボルに関する処理が直列的に行われるとはないので、ＡＦＣ回路の応答速度を高くすることができる。このように本実施の形態に係るＡＦＣ回路は、既知シンボルを４個以上設ける場合も応答速度を高くできるので、ＳＤＭ方式やＳＴＣ方式による無線通信を高速化することができる。

なお上記各実施の形態では、チャネル推定用平均器１０７は、周波数補正器１０５および周波数補正器１０６の出力をベクトル的な単純加算する例で説明したが、本発明はこれに限られず周波数補正器１０５および周波数補正器１０６の出力を複数段入力してそれらの加重平均をとり、加重平均値をチャネル推定データとするようにしてもよい。

本発明のＡＦＣ回路は、高速にＡＦＣを行うことができるので、無線ＬＡＮやＥＴＣ、デジタル地上波放送などで採用されている変調方式の高速化に有用である。特に、ＯＦＤＭ変調方式による無線ＬＡＮの規格としては、HiSWANa、IEEE802.11aが代表としてあげられるが、本発明はこれらの規格を実装する際にも有用である。

本発明の実施の形態１に係る微調ＡＦＣ回路の構成を示すブロック図 本発明の実施の形態１に係る微調ＡＦＣ回路の各部で処理される信号のタイミング図 本発明の実施の形態２に係る微調ＡＦＣ回路の構成を示すブロック図 本発明の実施の形態２に係る微調ＡＦＣ回路の各部で処理される信号のタイミング図 無線フレームフォーマットを示す図 従来のＡＦＣ回路の構成を示すブロック図 従来のＡＦＣ回路の各部で処理される信号のタイミング図

符号の説明

１００ 微調ＡＦＣ回路
１０１ 遅延器
１０２ 周波数オフセット推定器
１０３、３０３ 遅延制御器
１０４、３０４ 周波数補正値算出器
１０５、１０６ 周波数補正器
１０７ チャネル推定用平均器

Claims (3)

1. 受信信号に設けられた先行および後行の既知シンボルを用いた自己相関演算結果に基づいて、前記受信信号の周波数オフセットを推定する周波数オフセット推定手段と、
   推定された周波数オフセットに基づき、前記受信信号のサンプルクロック毎の周波数補正値を算出する周波数補正値算出手段と、
   前記周波数オフセット推定手段が周波数オフセットを推定する期間に前記受信信号の遅延動作を開始し、前記既知シンボルの長さに相当する時間差を有する第１の遅延信号および第２の遅延信号を出力する遅延制御手段と、
   前記第１の遅延信号を、前記周波数補正値算出手段の周波数補正値で周波数補正する第１の周波数補正手段と、
   前記第２の遅延信号を、前記周波数補正値算出手段の周波数補正値で周波数補正する第２の周波数補正手段と、
   を具備した自動周波数制御回路。
2. 前記周波数補正値算出手段は、前記周波数オフセット推定手段による推定動作の完了後直ちに、前記周波数補正値を算出し、算出した周波数補正値を前記第１および第２の周波数補正手段に出力する請求項１記載の自動周波数制御回路。
3. 受信信号に設けられた先行および後行の既知シンボルを用いた自己相関演算に基づいて、前記受信信号の周波数オフセットを推定する周波数オフセット推定ステップと、
   推定された周波数オフセットに基づき、前記受信信号のサンプルクロック毎の周波数補正値を算出する周波数補正値算出ステップと、
   前記周波数オフセット推定ステップで周波数オフセットを推定する期間に前記受信信号の遅延動作を開始し、前記既知シンボルの長さに相当する時間差を有する第１の遅延信号および第２の遅延信号を出力する遅延制御ステップと、
   前記第１の遅延信号を、前記周波数補正値算出ステップで求めた周波数補正値で周波数補正する第１の周波数補正ステップと、
   前記第２の遅延信号を、前記周波数補正値算出ステップで求めた周波数補正値で周波数補正する第２の周波数補正ステップと、
   を具備した自動周波数制御回路の制御方法。

Images