JP2007165942A - テレビ受像機およびディジタル処理装置 - Google Patents
テレビ受像機およびディジタル処理装置 Download PDFInfo
- Publication number
- JP2007165942A JP2007165942A JP2005355597A JP2005355597A JP2007165942A JP 2007165942 A JP2007165942 A JP 2007165942A JP 2005355597 A JP2005355597 A JP 2005355597A JP 2005355597 A JP2005355597 A JP 2005355597A JP 2007165942 A JP2007165942 A JP 2007165942A
- Authority
- JP
- Japan
- Prior art keywords
- clock signal
- circuit
- waveform
- digital processing
- transmission information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Synchronizing For Television (AREA)
- Television Systems (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Abstract
【課題】2つのディジタル処理回路間で信号線に対する伝送情報の多重化を行って信号線数の削減またはデータ伝送の高速化を図ったテレビ受像機およびディジタル処理装置を構成する。
【解決手段】送信側回路10のクロック信号発生回路12は所定周波数の矩形波のクロック信号CLKを発生し、波形変形回路13は伝送情報出力回路11からの出力に応じてクロック信号CLKを波形変形して伝送情報を重畳する。受信側回路20の波形認識回路23は、伝送情報が重畳されたクロック信号Coを波形認識して伝送情報を抽出する。波形整形回路24はクロック信号を再生し、ディジタル処理回路26はそのクロックに同期して処理を行う。
【選択図】図1
【解決手段】送信側回路10のクロック信号発生回路12は所定周波数の矩形波のクロック信号CLKを発生し、波形変形回路13は伝送情報出力回路11からの出力に応じてクロック信号CLKを波形変形して伝送情報を重畳する。受信側回路20の波形認識回路23は、伝送情報が重畳されたクロック信号Coを波形認識して伝送情報を抽出する。波形整形回路24はクロック信号を再生し、ディジタル処理回路26はそのクロックに同期して処理を行う。
【選択図】図1
Description
この発明は、クロック信号に同期して所定のディジタル処理を行うテレビ受像機およびディジタル処理装置に関するものである。
従来、ディジタル信号を扱うディジタル処理装置は、殆どの場合一定周波数のクロック信号に同期して処理を行うように、その回路が構成されている。このようなクロック信号は矩形波信号発生回路(発振器)や、正弦波信号を発振する発振器とその波形を矩形波信号に波形整形する波形整形回路とから構成されている。
また、ディジタル処理装置は、複数のディジタル処理回路の組み合わせによって構成する場合に、あるディジタル処理回路から他のディジタル処理回路に対して論理信号を与えることによってその両者が同期して所定のディジタル処理を行うように構成されている。
一方、2つの回路や装置間でディジタル信号の伝送を行うものとして特許文献1〜3が開示されている。
特許文献1は、論理信号を出力する出力回路と出力端子との間に時定数回路を挿入して、その時定数を変えることによって出力波形の違いを判別し、それによって類似する集積回路同士間の異同を識別する集積回路に関するものである。
特許文献2は、矩形波信号の立ち上がり部と立ち下がり部において、所定の傾きを有する波形に変形して、その変形した信号を通信信号として用いる通信システムに関するものである。
特許文献3は、1つの入出力回路で、固有のCR時定数による信号の立ち上がり時間の遅延回路とカウンタから出力される一定周期のパルス信号を用いることによって、基板上で設定された多値の固定情報を認識する電子回路に関するものである。
特登2901428号公報
特公平6−5844号公報
特開2004−260418号公報
2つのディジタル処理回路間でクロック信号を伝送するようにしたディジタル処理装置において(例えばテレビ受像機において2つのディジタル処理回路間でデータ伝送を行うような場合に)、上記2つの回路間での信号線数を減らしたり、限られた線数の信号線で転送レートを高めたりすることは小型化および高速処理化の面で重要である。
しかし、従来のディジタル処理装置においてはあくまでも二値論理レベルの信号を扱うものであって回路上に特別な工夫はなされていなかった。
そこで、この発明の目的は、2つのディジタル処理回路間(送信側回路と受信側回路との間)で信号線に対する伝送情報の多重化を行って信号線数の削減またはデータ伝送の高速化を図った、テレビ受像機およびディジタル処理装置を提供することにある。
この発明のテレビ受像機は、所定周波数のクロック信号を発生するクロック信号発生回路と、前記クロック信号の基本周波数を変化させることなく番組の視聴に関する制御情報に応じて波形を変形させる波形変形回路とを備えたクロック信号出力部と、前記クロック信号を入力して当該クロック信号に同期した処理を行う回路と、前記クロック信号を当該クロック信号の基本周波数より高い周波数でオーバーサンプリングするとともにAD変換し、クロック信号の立ち上がりまたは立ち下がり部分の変化から、予め定めた複数通りの波形のうち、いずれの波形であるかを認識して前記制御情報を抽出する制御情報抽出回路と、当該制御情報に応じて、前記番組の視聴に関する制御を行う制御回路とを備えた番組視聴制御部とを含んで構成する。
また、この発明のディジタル処理装置は、所定周波数のクロック信号を発生するクロック信号発生回路を備えた送信側回路と、クロック信号を入力して当該クロック信号に同期した処理を行う回路を備えた受信側回路とを含むディジタル処理装置において、前記送信側回路に、前記クロック信号の基本周波数を変化させることなく伝送情報に応じて波形を変形させる波形変形手段を備え、前記受信側回路に、前記クロック信号の波形を認識して前記伝送情報を抽出する波形認識手段を備えたものとする。
また、前記波形認識手段は、前記クロック信号を当該クロック信号の基本周波数より高い周波数でオーバーサンプリングするとともにAD変換し、クロック信号の立ち上がりまたは立ち下がり部分の変化から、予め定めた複数通りの波形のうち、いずれの波形であるかを認識するものとする。
このようにクロック信号の基本周波数を変更することなく、クロック信号の波形を伝送すべき情報に応じて波形を変化させることによって、クロック信号を伝送する信号線を用いてクロック信号以外の情報を伝送可能とする。
なお、特許文献1に示されている回路は、時定数の大小により変化する波形の違いを判別するものであり、本願発明の波形認識によって情報の伝送を行うものとは異なる。また、特許文献2は、波形を変形させて伝送するように構成しているが、これはノイズ対策のためであり、本願発明のように波形認識によって情報の伝送を行うものではない。さらに、特許文献3はCR時定数による信号の立ち上がり時間の遅延によって多値情報を認識するものであって、本願発明のようち波形の認識によるものではない。
この発明によれば、クロック信号の基本周波数を変化させることなく、伝送情報に応じて送信側でクロック信号の波形が変形されて伝送され、受信側ではそのクロック信号の波形を認識して伝送情報を抽出するようにしたので、クロック信号用の信号線を用いて、クロック信号とは別の独立した情報の伝送が可能となる。しかも波形は複数種類採ることができるので、一本の信号線で複数の情報を伝送することも可能となる。
また、クロック信号をその周波数より高い周波数でオーバーサンプリングするとともにAD変換することによって、クロック信号の立ち上がりまたは立ち下がり部分の傾き等の変化に応じて、予め定めた複数通りの波形のうちいずれの波形であるかの認識が容易となる。
また、クロック信号に重畳する情報を番組の視聴に関する制御情報とすることによって、例えばコピープロテクトに関する制御やクローズドキャプションに関する制御等の番組視聴制御を、それ専用の制御線を設けることなく、クロック信号を出力する装置から番組視聴制御装置に対して伝送可能となる。
この発明の実施形態に係るディジタル処理装置およびテレビ受像機について各図を参照して説明する。
図1はディジタル処理装置の構成を示すブロック図である。このディジタル処理装置は送信側回路10と受信側回路20とを備えている。送信側回路10は伝送情報出力回路11、クロック信号発生回路12、および波形変形回路13を備えている。伝送情報出力回路11は、受信側回路20へ伝送すべき情報に応じて、波形変形回路13に対して制御信号を出力する。クロック信号発生回路12は、受信側回路20に対して与えるべきクロック信号を発生する。波形変形回路13は、クロック信号発生回路12が発生したクロック信号CLKの波形を伝送情報出力回路11から出力される制御信号に応じて変形する。
受信側回路20は、サンプリング回路21、A/Dコンバータ22、波形認識回路23、波形整形回路24、逓倍回路25、およびディジタル処理回路26を備えている。サンプリング回路21は上記伝送情報が重畳されたクロック信号Coを入力して所定周期でサンプリングする。A/Dコンバータ22は、サンプリングされた値をA/D変換する。波形認識回路23はA/Dコンバータ22により変換されたディジタルデータ列を基に波形の認識を行う。また、波形整形回路24は、上記クロック信号Coを波形整形して、内部で用いるクロック信号を生成する。逓倍回路25はクロック信号を所定逓倍数だけ逓倍してサンプリングタイミング信号として与える。ディジタル処理回路26は、波形整形回路24から出力される信号をクロック信号として入力し、波形認識回路23が認識した結果、すなわち送信側回路10から受け取った伝送情報を入力情報とし、所定のディジタル処理を行う。さらに、このディジタル処理回路26は送信側回路10から伝送される情報とは別に外部からの入力信号S2を入力して処理結果を出力信号S3として出力する。
図2は、図1に示したクロック信号発生回路12の出力信号CLKと波形変形回路13の出力信号Coの例を示す波形図である。図2において(A)はクロック信号発生回路12が発生するクロック信号CLKの波形、図2の(B)〜(D)は波形変形回路13が伝送情報出力回路11から受けた信号に応じて変形したクロック信号Co1〜Co3の波形である。
この例では、クロック信号発生回路12が発生するクロック信号CLKの立ち上がり部と立ち下がり部の傾きを変化させることによって波形の変形を行うようにし、伝送情報出力回路11から与えられる伝送すべき情報に応じた切替信号によって上記傾きを変化させるようにしたものである。
図3は、図1に示した受信側回路20の処理を説明するための図であり、上記伝送情報が重畳されたクロック信号Coのサンプリングの様子を示している。ここで横軸は時間(時刻)、縦軸は電圧(AD変換値)である。図1に示した波形整形回路24は伝送情報が重畳されたクロック信号Coを再び二値論理レベルの信号に波形整形することによって図2の(A)に示したクロック信号CLKと同様の(同一周波数の)クロック信号を再生する。逓倍回路25はこのクロック信号を所定逓倍数(例えば8逓倍)だけ逓倍することによって、波形整形回路24から出力されるクロック信号およびクロック信号発生回路12が発生したクロック信号CLKとコヒーレントな周期信号を発生する。サンプリング回路21はその周期で、図3に示したように伝送情報が重畳されたクロック信号Coをサンプリングする。
図1に示したA/Dコンバータ22は、そのサンプリング値をディジタルデータに変換し、波形認識回路23は、図3に示したようなディジタルデータ列の変化から、上記伝送情報が重畳されたクロック信号の立ち上がり部分または立ち下がり部分の波形の傾きを求め、その傾きが予め採り得る複数通りのどの傾きに相当するかを比較同定することによって認識を行う。図2に示した例ではCo1,Co2,Co3のいずれの波形であるかを認識する。
なお、図2に示した例では、クロック信号の立ち上がり部と立ち下がり部の傾きが3通りとなる例を示したが、図3に示したサンプリング周期およびA/D変換の分解能に応じて更に多くの傾きを同定できるので、1つのクロック信号により多くの多値情報を重畳することができる。この「波形変形」には、クロック信号の立ち上がり部と立ち下がり部を傾斜させないでクロック信号発生回路12が発生したクロック信号CLKをそのまま出力する状態もあり得る。すなわちその状態も伝送情報の1つとして採ることができる。
図4は図1に示した波形変形回路13の他の動作例を示す図である。図4において(A)は、図1に示したクロック信号発生回路12が発生するクロック信号CLKの波形、(B)〜(D)は、図1に示した波形変形回路13が発生する、伝送情報が重畳されたクロック信号Co(Co11〜Co13)の波形である。
この例ではLCR(インダクタL,キャパシタC,抵抗R)回路を用い、その回路定数を変化させることによって矩形波入力時の過渡現象により、その応答波形を変化させるようにしたものである。すなわち、図4(B)はリンギングの有る減衰振動波形となる例、(C),(D)はいずれも振動を伴わない例であり、(C)は静定時間が短い例、(D)は長い例である。
このようにLCR回路定数(時定数)を切替ることによって波形の変形を行うようにしてもよい。この場合にも、図1に示した受信側回路20の波形認識回路23は、受信したクロック信号の立ち上がり部分または立ち下がり部分の傾きによって、または減衰振動の有無によって波形の認識を行うことができる。
次に、第2の実施形態に係るテレビ受像機の構成例を図5を基に説明する。
図5はテレビ受像機の番組視聴制御に関する部分のブロック図である。テレビ受像機100には、クロック信号出力部30と番組視聴制御部40とを含んでいる。クロック信号出力部30は番組視聴制御部40がディジタル処理を行うのに必要なクロック信号を発生するとともに、番組視聴制御に関する制御信号S1を受け取ってその情報をクロック信号に重畳する。番組視聴制御部40は、番組視聴のための信号S2を入力して、実際に番組視聴を行うための出力部へ信号S3を出力する。またクロック信号出力部30からクロック信号を入力するとともに、そのクロック信号に重畳されている番組の視聴に関する制御情報を抽出して、例えばコピープロテクトの適用・解除の制御やクローズドキャプションの出力・停止に関する制御等を行う。
図5はテレビ受像機の番組視聴制御に関する部分のブロック図である。テレビ受像機100には、クロック信号出力部30と番組視聴制御部40とを含んでいる。クロック信号出力部30は番組視聴制御部40がディジタル処理を行うのに必要なクロック信号を発生するとともに、番組視聴制御に関する制御信号S1を受け取ってその情報をクロック信号に重畳する。番組視聴制御部40は、番組視聴のための信号S2を入力して、実際に番組視聴を行うための出力部へ信号S3を出力する。またクロック信号出力部30からクロック信号を入力するとともに、そのクロック信号に重畳されている番組の視聴に関する制御情報を抽出して、例えばコピープロテクトの適用・解除の制御やクローズドキャプションの出力・停止に関する制御等を行う。
図5に示したクロック信号出力部30の構成は図1に示した送信側回路10の構成と同様であり、図5における番組視聴制御部40構成は図1における受信側回路20の構成と同様である。
なお、図1に示した例では、波形整形回路24を用いて、送信側回路10のクロック信号発生回路12が発生したクロック信号CLKと同等の信号を再生するようにしたが、単に立ち上がり部と立ち下がり部の傾斜を伴う信号を与えても、ディジタル回路が正常に動作する場合には、このような波形整形を行わずに、上記伝送情報が重畳されたクロック信号Coを直接ディジタル処理回路26へ与えるようにしてもよい。
また、図1に示した例では、逓倍回路25を用い、クロック信号のサンプリングタイミングを定めるようにしたが、送信側回路10から出力されるクロック信号Coのクロック周波数(周期)とは別に(独立して)所定のサンプリング周期でクロック信号をサンプリングするようにしてもよい。
10−送信側回路
20−受信側回路
30−クロック信号出力部
40−番組視聴制御部
100−テレビ受像機
20−受信側回路
30−クロック信号出力部
40−番組視聴制御部
100−テレビ受像機
Claims (3)
- 所定周波数のクロック信号を発生するクロック信号発生回路と、前記クロック信号の基本周波数を変化させることなく番組の視聴に関する制御情報に応じて波形を変形させる波形変形回路とを備えたクロック信号出力部と、
前記クロック信号を入力して当該クロック信号に同期した処理を行う回路と、前記クロック信号を当該クロック信号の基本周波数より高い周波数でオーバーサンプリングするとともにAD変換し、クロック信号の立ち上がりまたは立ち下がり部分の変化から、予め定めた複数通りの波形のうち、いずれの波形であるかを認識して前記制御情報を抽出する制御情報抽出回路と、当該制御情報に応じて、前記番組の視聴に関する制御を行う制御回路とを備えた番組視聴制御部とを含むテレビ受像機。 - 所定周波数のクロック信号を発生するクロック信号発生回路を備えた送信側回路と、クロック信号を入力して当該クロック信号に同期した処理を行う回路を備えた受信側回路とを含むディジタル処理装置において、
前記送信側回路に、前記クロック信号の基本周波数を変化させることなく伝送情報に応じて波形を変形させる波形変形手段を備え、
前記受信側回路に、前記クロック信号の波形を認識して前記伝送情報を抽出する波形認識手段を備えたディジタル処理装置。 - 前記波形認識手段は、前記クロック信号を当該クロック信号の基本周波数より高い周波数でオーバーサンプリングするとともにAD変換し、クロック信号の立ち上がりまたは立ち下がり部分の変化から、予め定めた複数通りの波形のうち、いずれの波形であるかを認識するものである請求項2に記載のディジタル処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005355597A JP2007165942A (ja) | 2005-12-09 | 2005-12-09 | テレビ受像機およびディジタル処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005355597A JP2007165942A (ja) | 2005-12-09 | 2005-12-09 | テレビ受像機およびディジタル処理装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007165942A true JP2007165942A (ja) | 2007-06-28 |
Family
ID=38248384
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005355597A Pending JP2007165942A (ja) | 2005-12-09 | 2005-12-09 | テレビ受像機およびディジタル処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007165942A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009162645A (ja) * | 2008-01-08 | 2009-07-23 | Panasonic Corp | 慣性速度センサ信号処理回路およびそれを備える慣性速度センサ装置 |
-
2005
- 2005-12-09 JP JP2005355597A patent/JP2007165942A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009162645A (ja) * | 2008-01-08 | 2009-07-23 | Panasonic Corp | 慣性速度センサ信号処理回路およびそれを備える慣性速度センサ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2793424B1 (en) | Host communication circuit, communication system and communication method | |
EP2184899A1 (en) | Information processing apparatus and duplex transmission method | |
WO2004049140A3 (de) | Taktsynchronisationsschaltung | |
JP2007158776A (ja) | タイミング再生回路 | |
US11112820B1 (en) | Method for transmitting signals between domains having different clocks, circuit, and electronic apparatus thereof | |
JP5365132B2 (ja) | 直列信号の受信装置、直列伝送システム、直列伝送方法、直列信号の送信装置 | |
JP5194390B2 (ja) | データ処理装置 | |
JP2007165942A (ja) | テレビ受像機およびディジタル処理装置 | |
JP4297763B2 (ja) | データスライサ回路、集積回路およびデータ検出方法 | |
EP1306999A3 (en) | Data extraction circuit used for serial transmission of data signals between communication devices having different clock signal sources | |
JP2006054540A (ja) | 通信の同期方法 | |
US20100177790A1 (en) | Timing recovery circuit, communication node, network system, and electronic device | |
CN101502036A (zh) | 半导体集成电路和具有该电路的发送装置 | |
JP4840010B2 (ja) | 送信装置、受信装置、伝送システム、および送信方法 | |
US7453288B2 (en) | Clock translator and parallel to serial converter | |
US7136447B2 (en) | Clock recovery circuit | |
JP2950351B2 (ja) | パルス信号発生回路 | |
JP2008283539A (ja) | 多値信号用クロック再生装置 | |
JP5418035B2 (ja) | 直列信号の受信装置、直列信号の受信方法、直列伝送システムおよび画像形成装置 | |
JP4195856B2 (ja) | 信号伝送システム | |
JP2000092255A (ja) | 画像データ送受信処理方法及びその装置 | |
JP2007288660A (ja) | データ通信システム、データ通信装置及びデータ通信方法、並びにコンピュータ・プログラム | |
KR100681041B1 (ko) | 직렬 데이터 수신 회로 및 방법. | |
JP2818432B2 (ja) | 信号伝送方式 | |
JP2007166136A (ja) | 光送信装置、光送受信装置及び光伝送方法 |