JP2007165615A - Ceramic multilayer substrate and its production process - Google Patents

Ceramic multilayer substrate and its production process Download PDF

Info

Publication number
JP2007165615A
JP2007165615A JP2005360313A JP2005360313A JP2007165615A JP 2007165615 A JP2007165615 A JP 2007165615A JP 2005360313 A JP2005360313 A JP 2005360313A JP 2005360313 A JP2005360313 A JP 2005360313A JP 2007165615 A JP2007165615 A JP 2007165615A
Authority
JP
Japan
Prior art keywords
ceramic
multilayer substrate
green sheet
conductor pattern
ceramic green
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005360313A
Other languages
Japanese (ja)
Other versions
JP4821302B2 (en
Inventor
Takashi Kamiya
貴志 神谷
Shinya Nakai
信也 中井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005360313A priority Critical patent/JP4821302B2/en
Publication of JP2007165615A publication Critical patent/JP2007165615A/en
Application granted granted Critical
Publication of JP4821302B2 publication Critical patent/JP4821302B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To provide a ceramic multilayer substrate which facilitates circuit design while exhibiting excellent high frequency characteristics. <P>SOLUTION: The ceramic multilayer substrate 10 has insulation layers 11A-11E composed of low temperature fired ceramics and conductive layers 12A-12E laminated alternately. The conductive layers 12A-12E are constituted of a conductor pattern 13 having an arbitrary plane shape, and an insulator spacer 14 formed in a region other than the region of the conductor pattern 13. Since the insulator spacer 14 plays a role for preventing deformation in cross-sectional shape of the conductor pattern 13 when it is hot pressed, rectangular cross-section of the conductor pattern 13 is sustained even after the ceramic insulation layers 11A-11E and the conductive layers 12A-12E are laminated alternately and hot pressed. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、セラミック多層基板及びその製造方法に関し、特に、移動体通信用の高周波モジュール用として好ましく用いられ、高周波特性に優れたセラミック多層基板及びその製造方法に関するものである。   The present invention relates to a ceramic multilayer substrate and a method for manufacturing the same, and more particularly to a ceramic multilayer substrate that is preferably used for a high-frequency module for mobile communication and has excellent high-frequency characteristics and a method for manufacturing the same.

昨今、LTCC(Low Temperature Co-fired Ceramics:低温焼成セラミック)を用いたセラミック多層基板が広く使用され、チップ型電子部品やモジュール型電子部品でもセラミック多層基板をベースにしたものが主流となっている。LTCCを用いたセラミック多層基板によれば、導体パターンや端子電極を形成するための導体材料としてAg、Cu等の低抵抗金属を用いることができるため、高周波特性に優れ、製造コストな電子部品を実現することが可能となる。このような電子部品の製造では、まず低温焼成可能なセラミックシート上に受動素子となる導体パターンを印刷や転写により形成する。次に、こうして形成された複数のセラミックシートを積層し、乾燥させ、低温にて焼成する。その後、必要に応じて、基板表面に外部電極を形成し、他のチップ部品を実装することにより、セラミック多層基板による電子部品が完成する(特許文献1参照)。   In recent years, ceramic multilayer substrates using LTCC (Low Temperature Co-fired Ceramics) are widely used, and chip-type electronic components and module-type electronic components based on ceramic multilayer substrates are the mainstream. . According to the ceramic multilayer substrate using LTCC, a low resistance metal such as Ag or Cu can be used as a conductor material for forming a conductor pattern or a terminal electrode. It can be realized. In the manufacture of such an electronic component, first, a conductor pattern to be a passive element is formed on a ceramic sheet that can be fired at a low temperature by printing or transferring. Next, the plurality of ceramic sheets thus formed are stacked, dried, and fired at a low temperature. Thereafter, if necessary, external electrodes are formed on the surface of the substrate, and other chip components are mounted to complete an electronic component using a ceramic multilayer substrate (see Patent Document 1).

また、他の製造方法として、内層電極を有する積層シート上に積み重ねられる積層シートの下面における内層電極が当接する位置に凹部を形成し、内層電極をこの凹部に形成することで、高周波積層部品の平坦度を向上させる方法が知られている(特許文献2参照)。
特開2004−63703号公報 特開2005−5153号公報
Further, as another manufacturing method, a concave portion is formed at a position where the inner layer electrode contacts on the lower surface of the laminated sheet stacked on the laminated sheet having the inner layer electrode, and the inner layer electrode is formed in the concave portion, so that the high frequency laminated component A method for improving the flatness is known (see Patent Document 2).
JP 2004-63703 A JP 2005-5153 A

セラミックグリーンシート上に導体パターンを印刷し、このセラミックグリーンシートを積層化するによって作製される従来のセラミック多層基板においては、導体パターン印刷時の導体ペーストの流動性により、さらには各層の導体パターンがシート積層化のための熱圧着時に押しつぶされる結果、図10に示すように、導体パターン92の断面形状が実際には矩形状にならず、外周部が紡鐘形(くちばし形)になるため、表皮効果における表皮厚さよりも薄くなる部分ではこの導体パターン92の周縁部での高周波抵抗が高くなり、たとえば共振器のQ値のような高周波特性が劣化するという問題がある。また、このような導体パターン92でキャパシタパターンを構成する場合には、印刷した導体パターンが熱圧着時につぶされ、キャパシタ電極を構成する導体パターンの周縁部が伸びて厚みが薄くなるため、静電容量がわずかに大きくなる場合があり、逆に導体パターンの周縁部の厚みが薄い部分がキャパシタ電極に寄与しなくなり、静電容量がわずかに小さくなる場合もあり、設計した静電容量値からの誤差の原因となる。このような導体パターンでミアンダ状やヘリカル状のインダクタを構成した場合、インダクタの配線間距離が短くなるため、浮遊容量成分の増大によりインダクタの自己共振周波数が低下し、見かけ上のQ値が低下する。さらにまた、このような導体パターンで伝送線路を構成する場合には、伝送線路の厚みが均一にならないため、その特性インピーダンスも一定にならない。   In a conventional ceramic multilayer substrate produced by printing a conductor pattern on a ceramic green sheet and laminating the ceramic green sheet, the conductor pattern of each layer is further reduced due to the fluidity of the conductor paste at the time of conductor pattern printing. As a result of being crushed at the time of thermocompression bonding for sheet lamination, as shown in FIG. 10, the cross-sectional shape of the conductor pattern 92 is not actually rectangular, and the outer peripheral portion has a bell shape (beak shape). In a portion that is thinner than the skin thickness in the skin effect, the high-frequency resistance at the peripheral portion of the conductor pattern 92 is high, and there is a problem that high-frequency characteristics such as the Q value of the resonator deteriorate. Further, when the capacitor pattern is constituted by such a conductor pattern 92, the printed conductor pattern is crushed at the time of thermocompression bonding, and the peripheral portion of the conductor pattern constituting the capacitor electrode is elongated to reduce the thickness. The capacitance may be slightly increased, and conversely, the portion where the thickness of the peripheral portion of the conductor pattern is thin does not contribute to the capacitor electrode, and the capacitance may be slightly reduced. It causes an error. When a meander or helical inductor is configured with such a conductor pattern, the distance between the wirings of the inductor is shortened, so that the self-resonant frequency of the inductor is lowered due to an increase in the stray capacitance component, and the apparent Q value is lowered. To do. Furthermore, when the transmission line is configured with such a conductor pattern, the thickness of the transmission line is not uniform, and the characteristic impedance is not constant.

したがって、本発明の目的は、内部導電層内の導体パターンの外周部の厚みが薄くなることによる高周波特性の劣化のないセラミック多層基板及びその製造方法を提供することにある。   Accordingly, an object of the present invention is to provide a ceramic multilayer substrate that does not deteriorate high frequency characteristics due to a decrease in the thickness of the outer peripheral portion of a conductor pattern in an internal conductive layer, and a method for manufacturing the same.

本発明の上記目的は、セラミック絶縁層と導電層とが交互に積層された多層基板であって、前記セラミック絶縁層はビアホール導体を有し、前記導電層は、任意の平面形状を有する導体パターンと、前記導体パターンの形成領域を除いた略全面に形成された絶縁体スペーサとを有することを特徴とするセラミック多層基板によって達成される。   The object of the present invention is a multilayer substrate in which ceramic insulating layers and conductive layers are alternately laminated, wherein the ceramic insulating layers have via-hole conductors, and the conductive layers have a conductor pattern having an arbitrary planar shape. And an insulating spacer formed on substantially the entire surface excluding the region where the conductive pattern is formed.

本発明において、前記導体パターンの積層方向の断面形状は、略矩形状である。また、前記絶縁体スペーサの厚みは、前記導体パターンと略同一であることが好ましい。   In this invention, the cross-sectional shape of the lamination direction of the said conductor pattern is a substantially rectangular shape. Moreover, it is preferable that the thickness of the insulator spacer is substantially the same as that of the conductor pattern.

本発明において、前記セラミック絶縁層の厚みは、前記導電層よりも厚いことが好ましく、特に、最上層及び最下層のセラミック絶縁層の厚みが十分に厚いことが好ましい。これによれば、導電層間の絶縁性を十分に確保することができ、またセラミック多層基板の機械的強度を十分に確保することができる。   In the present invention, the thickness of the ceramic insulating layer is preferably thicker than that of the conductive layer, and it is particularly preferable that the uppermost and lowermost ceramic insulating layers are sufficiently thick. According to this, sufficient insulation between the conductive layers can be secured, and the mechanical strength of the ceramic multilayer substrate can be sufficiently secured.

本発明において、前記絶縁体スペーサは、前記セラミック絶縁層とは異なるセラミック材料からなることが好ましい。特に、前記絶縁体スペーサを構成するセラミック材料の焼成時における収縮率は、前記セラミック絶縁層を構成するセラミック材料よりも低いことが好ましい。これによれば、絶縁体スペーサがセラミック絶縁層の平面方向の収縮を矯正する矯正層としての役割を果たすので、焼成後のセラミック多層基板の寸法変動を極めて小さくすることができ、高周波特性に優れた多層基板を製造することが可能となる。   In the present invention, the insulator spacer is preferably made of a ceramic material different from the ceramic insulating layer. In particular, it is preferable that the shrinkage rate during firing of the ceramic material constituting the insulator spacer is lower than that of the ceramic material constituting the ceramic insulating layer. According to this, since the insulator spacer serves as a correction layer for correcting the shrinkage in the plane direction of the ceramic insulating layer, the dimensional fluctuation of the fired ceramic multilayer substrate can be extremely reduced, and the high frequency characteristics are excellent. A multilayer substrate can be manufactured.

本発明の上記目的はまた、ビアホール導体を有するセラミック絶縁層を形成するセラミック絶縁層形成工程と、任意の平面形状を有する導体パターン及び前記導体パターンの形成領域を除いた略全面に形成された絶縁体スペーサを含む導電層を形成する導電層形成工程と、前記セラミック絶縁層及び前記導電層をそれぞれ複数用意し、当該複数のセラミック絶縁層及び当該複数の導電層を交互に重ね合わせて積層体を焼成する積層化工程と、前記積層体を焼成する焼成工程を備えることを特徴とするセラミック多層基板の製造方法によっても達成される。   The above object of the present invention is also to provide a ceramic insulating layer forming step for forming a ceramic insulating layer having via-hole conductors, a conductor pattern having an arbitrary planar shape, and an insulation formed on substantially the entire surface excluding the conductor pattern forming region. A conductive layer forming step for forming a conductive layer including a body spacer, a plurality of ceramic insulating layers and a plurality of conductive layers are prepared, and the plurality of ceramic insulating layers and the plurality of conductive layers are alternately stacked to form a laminate. The present invention is also achieved by a method for producing a ceramic multilayer substrate comprising a lamination step for firing and a firing step for firing the laminate.

本発明において、前記セラミック絶縁層形成工程は、第1のセラミックグリーンシートを用意し、当該第1のセラミックグリーンシートに貫通孔を形成する工程を含み、   In the present invention, the ceramic insulating layer forming step includes a step of preparing a first ceramic green sheet and forming a through hole in the first ceramic green sheet,

前記導電層形成工程は、第2のセラミックグリーンシートを用意し、当該第2のセラミックグリーンシートに任意の溝パターンを形成する工程を含み、前記積層化工程は、前記第2のセラミックグリーンシートを前記第1のセラミックグリーンシートに積層して前記溝パターン及び前記貫通孔を有する第3のセラミックグリーンシートを形成する工程と、前記第3のセラミックグリーンシートの前記溝パターン及び前記貫通孔の内部に導電性ペーストを充填して前記導体パターン及び前記ビアホール導体を形成する工程と、前記導体パターン及び前記ビアホール導体を有する前記第3のセラミックグリーンシートを複数用意し、当該複数の第3のセラミックグリーンシートを積層する工程を含むことが好ましい。   The conductive layer forming step includes a step of preparing a second ceramic green sheet and forming an arbitrary groove pattern on the second ceramic green sheet, and the laminating step includes the step of forming the second ceramic green sheet. Forming a third ceramic green sheet having the groove pattern and the through-hole by laminating on the first ceramic green sheet; and inside the groove pattern and the through-hole of the third ceramic green sheet. A step of filling the conductive paste and forming the conductor pattern and the via-hole conductor, a plurality of the third ceramic green sheets having the conductor pattern and the via-hole conductor, and a plurality of the third ceramic green sheets It is preferable to include the process of laminating | stacking.

本発明によれば、導電層内の導体パターンの外周部の厚みが薄くなることによる高周波特性の劣化を防止し、高周波特性の良好な多層基板及びその製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, deterioration of the high frequency characteristic by the thickness of the outer peripheral part of the conductor pattern in a conductive layer becoming thin can be prevented, and a multilayer substrate with a favorable high frequency characteristic and its manufacturing method can be provided.

以下、添付図面を参照しながら、本発明の好ましい実施の形態について詳細に説明する。   Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.

図1は、本発明の好ましい実施形態に係るセラミック多層基板10を用いた電子部品100の構造を示す略分解斜視図である。   FIG. 1 is a schematic exploded perspective view showing the structure of an electronic component 100 using a ceramic multilayer substrate 10 according to a preferred embodiment of the present invention.

図1に示すように、セラミック多層基板10は、セラミック絶縁層11A乃至11E(第1のセラミックグリーンシートを用いた層)と、導体パターン13が形成された表面導電層12A及び内部導電層12B乃至12E(第2のセラミックグリーンシートを用いた層)とが交互に積層された構造を有している。図示のセラミック多層基板10は5層構造の多層基板であり、最下層(1層目)の内部導電層12E内には導体パターン13によるグランドパターンが形成され、2層目乃至4層目の内部導電層12B乃至12Dには導体パターン13によるキャパシタパターンやインダクタパターンが形成されている。また、最上層(5層目)の導電層12Aには導体パターン13によるランドパターンやトリミング可能なインダクタ/キャパシタパターンが形成されている。そして、このようなセラミック多層基板10の上面に抵抗、インダクタ、キャパシタ、IC等のチップ部品19が実装されることにより、本実施形態によるセラミック多層基板10を用いた電子部品100が構成される。   As shown in FIG. 1, the ceramic multilayer substrate 10 includes ceramic insulating layers 11A to 11E (layers using a first ceramic green sheet), a surface conductive layer 12A on which a conductor pattern 13 is formed, and internal conductive layers 12B to 12B. 12E (layer using a second ceramic green sheet) is alternately laminated. The illustrated ceramic multilayer substrate 10 is a multilayer substrate having a five-layer structure, and a ground pattern is formed by the conductor pattern 13 in the inner conductive layer 12E of the lowermost layer (first layer). Capacitor patterns and inductor patterns by the conductor pattern 13 are formed on the conductive layers 12B to 12D. Further, a land pattern by the conductor pattern 13 and a trimable inductor / capacitor pattern are formed on the uppermost (fifth) conductive layer 12A. An electronic component 100 using the ceramic multilayer substrate 10 according to the present embodiment is configured by mounting chip components 19 such as resistors, inductors, capacitors, and ICs on the upper surface of the ceramic multilayer substrate 10.

図2は、セラミック多層基板10の構造を示す略積層方向の断面図(以下、単に断面図と記す)である。   FIG. 2 is a cross-sectional view (hereinafter simply referred to as a cross-sectional view) in a substantially laminating direction showing the structure of the ceramic multilayer substrate 10.

図2に示すように、セラミック多層基板10は、セラミック絶縁層11A乃至11Eと、セラミック絶縁層11Aの表面に設けられた表面導電層12Aと、各セラミック絶縁層11A乃至11Eの層間に設けられた内部導電層12B乃至12Eを備えており、表面導電層12A及び内部導電層12B乃至12Eには導体パターン13が形成されている。各セラミック絶縁層11A乃至11Dには、内部導電層12B乃至12Eの層間、或いは表面導電層12Aと内部導電層12B乃至12Eとの層間を電気的に接続するためのビアホール導体15が設けられている。また、表面導電層12A及び内部導電層12B乃至12Eにも、ビアホール導体15と対応する所定の位置にはビアホール導体と同等の導体パターン13が設けられている。   As shown in FIG. 2, the ceramic multilayer substrate 10 is provided between the ceramic insulating layers 11A to 11E, the surface conductive layer 12A provided on the surface of the ceramic insulating layer 11A, and the ceramic insulating layers 11A to 11E. Internal conductive layers 12B to 12E are provided, and a conductive pattern 13 is formed on the surface conductive layer 12A and the internal conductive layers 12B to 12E. Each ceramic insulating layer 11A to 11D is provided with a via-hole conductor 15 for electrically connecting between the inner conductive layers 12B to 12E or between the surface conductive layer 12A and the inner conductive layers 12B to 12E. . Also, the conductive pattern 13 equivalent to the via-hole conductor is provided on the surface conductive layer 12A and the internal conductive layers 12B to 12E at predetermined positions corresponding to the via-hole conductor 15.

セラミック絶縁層11A乃至11Eは、誘電率が高く高周波特性に優れた低温焼成セラミック材料を用いて構成されている。低温焼成セラミック材料としては、例えば、ホウ珪酸ガラス粉末にアルミナ粉末を所定の重量比で混合した組成物を挙げることができる。   The ceramic insulating layers 11A to 11E are made of a low-temperature fired ceramic material having a high dielectric constant and excellent high-frequency characteristics. Examples of the low-temperature fired ceramic material include a composition in which alumina powder is mixed with borosilicate glass powder at a predetermined weight ratio.

セラミック絶縁層11の厚みは、導電層間での絶縁性を確保し信頼性を向上させるため、後述する内部導電層12B乃至12Eよりも厚いことが好ましい。特に、最上層及び最下層のセラミック絶縁層11A及び11Eは、セラミック多層基板全体の機械的強度を確保する役割も果たすため、その厚みdは中間層のセラミック絶縁層11B乃至11Dの厚みdよりも厚いことが好ましい。一方、中間層のセラミック絶縁層11B乃至11Dは、キャパシタの絶縁体として用いられ、キャパシタの静電容量を大きくするためには、絶縁不良等の信頼性を考慮した上で、絶縁体層の上下に形成された導体厚みよりも薄くならない範囲で、層厚をできるだけ薄くしたほうがよい。したがって、例えば、最上層及び最下層のセラミック絶縁層11A、11Eの厚みdは10〜200μm程度、中間層のセラミック絶縁層11B乃至11Dの厚みdは5〜60μm程度に設定される。 The thickness of the ceramic insulating layer 11 is preferably thicker than internal conductive layers 12B to 12E, which will be described later, in order to ensure insulation between the conductive layers and improve reliability. In particular, top and bottom layers of the ceramic insulating layers 11A and 11E, the ceramic multilayer substrate is also to fulfill the role of ensuring the mechanical strength of the whole, the thickness d 1 of the ceramic insulating layer 11B to 11D thickness of the intermediate layer d 2 It is preferable that it is thicker. On the other hand, the ceramic insulating layers 11B to 11D, which are intermediate layers, are used as capacitor insulators. In order to increase the capacitance of the capacitor, the upper and lower sides of the insulator layers are taken into consideration in view of reliability such as insulation failure. It is better to make the layer thickness as thin as possible within a range that does not become thinner than the conductor thickness. Therefore, for example, the thickness d 1 of the uppermost and lowermost ceramic insulating layers 11A and 11E is set to about 10 to 200 μm, and the thickness d 2 of the intermediate ceramic insulating layers 11B to 11D is set to about 5 to 60 μm.

表面導電層12A及び内部導電層12B乃至12Eは、上述の通り、任意の平面形状を有する導体パターン13が形成された層であるが、導体パターン13の形成領域を除いた導電層12の全体には絶縁体スペーサ14が形成されている。導体パターン13は、Ag、Cu、Au、Ni、Alの中から選ばれる少なくとも一種類の低抵抗金属を主成分とする導体材料を用いて構成されている。一方、絶縁体スペーサ14は、熱圧着されたときに導体パターン13の断面形状の変形を防止する役割を果たす。この絶縁体スペーサ14が存在することにより、セラミック絶縁層11A乃至11E及び内部導電層12B乃至12Eを交互に重ねて熱圧着した後も、導体パターン13の断面形状は矩形状に維持される。   As described above, the surface conductive layer 12A and the internal conductive layers 12B to 12E are layers in which the conductor pattern 13 having an arbitrary planar shape is formed. However, the surface conductive layer 12A and the internal conductive layers 12B to 12E are formed on the entire conductive layer 12 excluding the formation region of the conductor pattern 13. Insulator spacers 14 are formed. The conductor pattern 13 is configured using a conductor material whose main component is at least one kind of low-resistance metal selected from Ag, Cu, Au, Ni, and Al. On the other hand, the insulator spacer 14 plays a role of preventing the deformation of the cross-sectional shape of the conductor pattern 13 when being thermocompression bonded. Due to the presence of the insulator spacer 14, the cross-sectional shape of the conductor pattern 13 is maintained in a rectangular shape even after the ceramic insulating layers 11A to 11E and the internal conductive layers 12B to 12E are alternately stacked and thermocompression bonded.

絶縁体スペーサ14はセラミック材料からなるが、セラミック絶縁層11と同一材料であってもよく、異なっていてもよい。同一材料を用いた場合には、材料の統一による低コスト化、製造工程の簡素化を図ることができる。また、異なるセラミック材料を用いた場合の一例として、絶縁体スペーサ14の材料に無収縮セラミック材料、或いは収縮率の十分低いセラミック材料を用いた場合には、絶縁体スペーサ14がセラミック絶縁層11A乃至11Eの焼成時に生じる平面方向の収縮を抑制する矯正層としての役割を果たすので、焼成後のセラミック多層基板の寸法変動を極めて小さくすることができる。このことにより、配線導体パターンの高精度化、高密度配線化が容易に達成でき、小型化、高機能化、更には高周波特性に優れた多層基板を製造することが可能となる。   The insulator spacer 14 is made of a ceramic material, but may be the same material as the ceramic insulating layer 11 or may be different. When the same material is used, the cost can be reduced by unifying the materials and the manufacturing process can be simplified. Further, as an example of using a different ceramic material, when a non-shrinkable ceramic material or a ceramic material having a sufficiently low shrinkage rate is used as the material of the insulator spacer 14, the insulator spacer 14 is made of the ceramic insulating layers 11A to 11A. Since it plays a role as a correction layer that suppresses the shrinkage in the planar direction that occurs during firing of 11E, the dimensional variation of the fired ceramic multilayer substrate can be made extremely small. As a result, it is possible to easily achieve high precision and high density wiring of the wiring conductor pattern, and it is possible to manufacture a multilayer substrate that is downsized, highly functional, and further excellent in high frequency characteristics.

なお、第1のセラミックグリーンシートを用いた層は、例えばキャパシタを多層基板内に形成する場合は比較的高い比誘電率を持つことが好ましい。キャパシタがフィルタ回路に使われる場合は比誘電率が5〜50程度のセラミック材料を使うことが好ましく、また、キャパシタが電源回路に使われる場合は比誘電率が30〜5000程度のセラミック材料を使うことが好ましい。   Note that the layer using the first ceramic green sheet preferably has a relatively high relative dielectric constant when, for example, a capacitor is formed in a multilayer substrate. When a capacitor is used for a filter circuit, it is preferable to use a ceramic material having a relative dielectric constant of about 5 to 50. When a capacitor is used for a power supply circuit, a ceramic material having a relative dielectric constant of about 30 to 5000 is used. It is preferable.

また、セラミック絶縁層11A乃至11Eと異なり、絶縁体スペーサ14はあくまでスペーサとしての役割を果たすものであるため、その比誘電率はそれほど高くなくてもかまわない。更に同一平面上に形成された隣り合う導体パターンの間に生じる電磁結合による寄生容量等の影響を考慮すると、むしろ比誘電率が0.1〜10、好ましくは5以下と低い場合の方が良い。   Further, unlike the ceramic insulating layers 11A to 11E, the insulator spacer 14 serves only as a spacer, so that the relative dielectric constant may not be so high. Further, in consideration of the influence of parasitic capacitance due to electromagnetic coupling generated between adjacent conductor patterns formed on the same plane, it is preferable that the relative dielectric constant is as low as 0.1 to 10, preferably 5 or less. .

内部導電層12B乃至12Eの厚みdはセラミック絶縁層11A乃至11Eに比べて十分に薄く、例えば2〜10μm程度に設定される。つまり、上述したセラミック絶縁層11A、11Eの厚みdやセラミック絶縁層11B乃至11Dの厚みdは、内部導電層12B乃至12Eの厚みdよりも十分厚い。 The thickness d 3 of the inner conductive layer 12B through 12E is sufficiently thinner than the ceramic insulating layer 11A to 11E, is set to, for example, about 2 to 10 [mu] m. In other words, the thickness d 2 of the ceramic insulating layers 11A, 11E of the thickness d 1 and a ceramic insulating layer 11B to 11D described above, sufficiently thicker than d 3 of the inner conductive layer 12B through 12E.

導体パターン13及び絶縁体スペーサ14は略同一の厚みを有している。導体パターン13は、所望の回路パターンにあわせて形成された溝パターンを有するセラミックグリーンシートを用意し、この溝パターンの内部に導電性ペーストを充填することで形成される。こうして形成された導体パターン13の断面形状は略矩形状となる。絶縁体スペーサ14の存在により、この断面形状はセラミック多層基板として最終的に完成した後も維持されるので、導体パターン13の外周部の厚みが薄くなることによる、表皮効果に起因するQ値等の高周波特性の劣化が生じることはない。   The conductor pattern 13 and the insulator spacer 14 have substantially the same thickness. The conductor pattern 13 is formed by preparing a ceramic green sheet having a groove pattern formed in accordance with a desired circuit pattern and filling the inside of the groove pattern with a conductive paste. The cross-sectional shape of the conductor pattern 13 formed in this way is substantially rectangular. Due to the presence of the insulator spacers 14, this cross-sectional shape is maintained even after the ceramic multilayer substrate is finally completed, so that the Q value resulting from the skin effect, etc. due to the reduced thickness of the outer peripheral portion of the conductor pattern 13 etc. There will be no deterioration of the high frequency characteristics.

図3は、従来の導体パターン92の形状と本発明の導体パターン13の形状とを比較して示す略断面図である。   FIG. 3 is a schematic cross-sectional view showing a comparison between the shape of the conventional conductor pattern 92 and the shape of the conductor pattern 13 of the present invention.

図3(a)に示すように、従来の導体パターン92の断面形状は矩形状にならず、両端部がくちばし状に薄くなるため、表皮効果における表皮厚さδよりも薄くなる部分Pでは高周波抵抗が高くなるが、図3(b)に示すように、導体パターンの断面形状が矩形状となる場合には、表皮効果における表皮厚さδよりも薄くなる部分が存在せず、表皮厚さδを有する部分が導体パターン13の表面付近において一様に確保されるので、高周波特性を良好にすることができる。 As shown in FIG. 3 (a), the cross-sectional shape of the conventional conductor pattern 92 is not rectangular, and both end portions are thinned in a beak shape. Therefore, in the portion P 0 where the skin thickness δ in the skin effect is thinner. Although the high-frequency resistance is increased, as shown in FIG. 3B, when the cross-sectional shape of the conductor pattern is rectangular, there is no portion thinner than the skin thickness δ in the skin effect, and the skin thickness Since the portion having the thickness δ is ensured uniformly in the vicinity of the surface of the conductor pattern 13, high frequency characteristics can be improved.

以上説明したように、本実施形態のセラミック多層基板10によれば、導体パターン13の周囲に当該導体パターン13と同一の厚みを有する絶縁体スペーサ14を設けているので、セラミック絶縁層11及び内部導電層12を積層化し、熱圧着したとしても、導体パターン13の断面形状を略矩形状に維持することができ、導体パターン13の厚みを均一にすることができる。したがって、高周波特性の良好なセラミック多層基板を用いた電子部品を実現することができる。更に、本実施形態によれば、導体パターンの断面形状が矩形になることで伝送線路等の微細な電極パターンの更なる細線化、高精度パターン形成化を容易に行うことができ、本多層基板を用いた高周波電子部品の更なる小型化にも寄与することができる。   As described above, according to the ceramic multilayer substrate 10 of the present embodiment, since the insulator spacer 14 having the same thickness as the conductor pattern 13 is provided around the conductor pattern 13, the ceramic insulating layer 11 and the interior Even if the conductive layer 12 is laminated and thermocompression bonded, the cross-sectional shape of the conductor pattern 13 can be maintained in a substantially rectangular shape, and the thickness of the conductor pattern 13 can be made uniform. Therefore, it is possible to realize an electronic component using a ceramic multilayer substrate having good high frequency characteristics. Furthermore, according to this embodiment, since the cross-sectional shape of the conductor pattern is rectangular, fine electrode patterns such as transmission lines can be further thinned and highly accurate patterns can be easily formed. This can also contribute to further miniaturization of the high-frequency electronic component using.

次に、図4乃至図8を参照しながら、セラミック多層基板10の製造方法の一例について詳細に説明する。   Next, an example of a method for manufacturing the ceramic multilayer substrate 10 will be described in detail with reference to FIGS.

セラミック多層基板10の製造では、まず、ガラス・セラミック原料粉末に、有機バインダ、可塑剤、溶剤等を含む原料を混合して得られるスラリーを作製する。ガラス・セラミック原料粉末としては、SiO−B−Al−Al−CaO−BaO−MgOガラス粉末にアルミナ粉末を所定の重量比で混合した組成物を用いることができる。更に、材料の焼結性、線膨張を調整するためにSiO(α−石英、β−石英、クリストバライト等の結晶性のもの)粉末を添加しても良く、また、材料の比誘電率を上げるためにTiO、BaTiO等の高誘電率材料粉末を添加しても良い。また、有機バインダとしてはアクリル樹脂やポリビニルブチラールを用いることができ、可塑剤としてはフタル酸エステルやジ−n−ブチルフタレートを用いることができ、溶剤としてはトルエンとエチルアルコールの混合液、或いはエチレンとイソプロピルアルコールとの混合液を用いることができる。次に、PET(ポリエチレンテレフタレート)フィルム等の支持シート31上にスラリーを例えばドクターブレード法によって均一に塗布し、絶縁層用のセラミックグリーンシート(第1のセラミックグリーンシート)32を作製する(図4(a))。特に限定されるものではないが、中間層用のセラミックグリーンシートの厚みは焼成後に15μm程度となるように設定され、最上層用及び最下層用のセラミックグリーンシートの厚みは焼成後に40μm程度となるように設定される。 In the production of the ceramic multilayer substrate 10, first, a slurry obtained by mixing a glass / ceramic raw material powder with a raw material containing an organic binder, a plasticizer, a solvent and the like is prepared. As the glass / ceramic raw material powder, a composition in which alumina powder is mixed with SiO 2 —B 2 O 3 —Al 2 O 3 —Al 2 O 3 —CaO—BaO—MgO glass powder at a predetermined weight ratio is used. it can. Furthermore, in order to adjust the sinterability and linear expansion of the material, SiO 2 (crystalline materials such as α-quartz, β-quartz and cristobalite) powder may be added, and the relative dielectric constant of the material may be increased. In order to increase it, a high dielectric constant material powder such as TiO 2 or BaTiO 3 may be added. Also, acrylic resin or polyvinyl butyral can be used as the organic binder, phthalic acid ester or di-n-butyl phthalate can be used as the plasticizer, and a mixed solution of toluene and ethyl alcohol or ethylene as the solvent. And a mixed liquid of isopropyl alcohol can be used. Next, the slurry is uniformly applied on a support sheet 31 such as a PET (polyethylene terephthalate) film by, for example, a doctor blade method to produce a ceramic green sheet (first ceramic green sheet) 32 for an insulating layer (FIG. 4). (A)). Although not particularly limited, the thickness of the ceramic green sheet for the intermediate layer is set to be about 15 μm after firing, and the thickness of the ceramic green sheet for the uppermost layer and the lowermost layer is about 40 μm after firing. Is set as follows.

次に、必要に応じて、セラミックグリーンシート32の上下面を貫通する貫通孔33を形成する(図4(b))。貫通孔33の形成方法としてはレーザ加工が好ましいが、パンチング、フォトリソグラフィ、ドリル加工等を用いることもできる。特に限定されるものではないが、貫通孔33の直径は10μm程度に設定される。この場合でも、セラミックグリーンシートの厚みが15μm程度と非常に薄いため、貫通孔33を略真円柱状にすることができる。   Next, if necessary, through holes 33 that penetrate the upper and lower surfaces of the ceramic green sheet 32 are formed (FIG. 4B). As a method for forming the through-hole 33, laser processing is preferable, but punching, photolithography, drilling, or the like can also be used. Although not particularly limited, the diameter of the through hole 33 is set to about 10 μm. Even in this case, since the thickness of the ceramic green sheet is as very thin as about 15 μm, the through hole 33 can be formed into a substantially cylindrical shape.

一方、絶縁層用のセラミックグリーンシート32と同様の手法で支持シート41上に例えば3μm程度の厚みを有する導電層用のセラミックグリーンシート(第2のセラミックグリーンシート)42を形成した後(図5(a))、このセラミックグリーンシート42に導体パターン形成用の溝パターン43及び貫通孔44を形成する(図5(b))。溝パターン43及び貫通孔44の形成方法としてはレーザ加工が好ましいが、パンチング、フォトリソグラフィ等を用いることもできる。特に限定されるものではないが、溝パターン43のライン幅及びスペース幅は共に10μmに設定され、貫通孔44の直径は10μm程度に設定される。なお、導電層用のセラミックグリーンシート42に形成された貫通孔の位置及び大きさと絶縁層用のセラミックグリーンシート32に形成された貫通孔の位置及び大きさは互いに一致している。   On the other hand, after forming the ceramic green sheet (second ceramic green sheet) 42 for the conductive layer having a thickness of, for example, about 3 μm on the support sheet 41 by the same method as the ceramic green sheet 32 for the insulating layer (FIG. 5). (A)) A groove pattern 43 and a through hole 44 for forming a conductor pattern are formed in the ceramic green sheet 42 (FIG. 5B). Laser processing is preferable as a method of forming the groove pattern 43 and the through hole 44, but punching, photolithography, or the like can also be used. Although not particularly limited, the line width and space width of the groove pattern 43 are both set to 10 μm, and the diameter of the through hole 44 is set to about 10 μm. The position and size of the through hole formed in the ceramic green sheet 42 for the conductive layer and the position and size of the through hole formed in the ceramic green sheet 32 for the insulating layer are the same.

次に、導電層用のセラミックグリーンシート42を絶縁層用のセラミックグリーンシート32に重ね合わせ、転写法を用いてセラミックグリーンシート32上にセラミックグリーンシート42を積層することにより(図6(a))、溝パターン43及び貫通孔33が形成されたセラミックグリーンシート(第3のセラミックグリーンシート)51を作製する(図6(b))。次に、セラミックグリーンシート51の溝パターン43及び貫通孔33の内部に導電性ペーストを例えばスクリーン印刷によって充填して導体パターン52及びビアホール導体53を形成する(図6(c))。導電性ペーストとしては、例えば、Ag、Cuの少なくとも一種類を主成分とする金属粉体、ガラス粉末、有機溶剤等を混練したものを用いることができる。なお、焼結温度を調節する為にPt、Pd、Ni等の金属粉末を添加したり、AgとCuとを混合したりすることもできる。その後、セラミックグリーンシート51を支持シート31から剥離することにより、導体パターン52及びビアホール導体53が形成されたセラミックグリーンシート51が完成する(図6(d))。   Next, the ceramic green sheet 42 for the conductive layer is superposed on the ceramic green sheet 32 for the insulating layer, and the ceramic green sheet 42 is laminated on the ceramic green sheet 32 using a transfer method (FIG. 6A). ), A ceramic green sheet (third ceramic green sheet) 51 in which the groove pattern 43 and the through-hole 33 are formed is produced (FIG. 6B). Next, the conductive pattern 52 and the via-hole conductor 53 are formed by filling the inside of the groove pattern 43 and the through hole 33 of the ceramic green sheet 51 with a conductive paste, for example, by screen printing (FIG. 6C). As an electrically conductive paste, what knead | mixed the metal powder which has at least one sort of Ag, Cu as a main component, glass powder, an organic solvent, etc. can be used, for example. In addition, in order to adjust sintering temperature, metal powders, such as Pt, Pd, and Ni, can also be added or Ag and Cu can be mixed. Thereafter, the ceramic green sheet 51 is peeled off from the support sheet 31 to complete the ceramic green sheet 51 in which the conductor pattern 52 and the via-hole conductor 53 are formed (FIG. 6D).

こうして作製されたセラミックグリーンシート51を複数枚用意し、これらを所定の順序で重ね合わせた後、100〜300℃の温度で熱圧着するにより(図7(a))、複数のセラミックグリーンシートの積層体61を形成する(図7(b))。次いで、セラミックグリーンシートの積層体61の脱バインダ処理を行い、さらに導電性ペーストの金属成分の融点温度以下で焼成を行うことにより、セラミック多層基板10が完成する。その後、チップ部品72を実装することにより、セラミック多層基板10を用いた電子部品100が完成する(図8)。   A plurality of ceramic green sheets 51 produced in this way are prepared, and after superposing them in a predetermined order, thermocompression bonding is performed at a temperature of 100 to 300 ° C. (FIG. 7A). A laminated body 61 is formed (FIG. 7B). Next, the ceramic green sheet laminate 61 is subjected to a binder removal process, and further fired at a temperature equal to or lower than the melting point of the metal component of the conductive paste, whereby the ceramic multilayer substrate 10 is completed. Thereafter, by mounting the chip component 72, the electronic component 100 using the ceramic multilayer substrate 10 is completed (FIG. 8).

以上説明したように、本実施形態の製造方法によれば、セラミック多層基板の表面導電層12Aや内部導電層12B乃至12Eの導体パターン13の断面形状が略矩形状となるので、導体パターン13の周縁部の厚みが薄くなることによる表皮効果に起因する高周波特性の劣化を防止することができ、高周波特性の良好なチップ型電子部品やモジュール型電子部品を提供することが可能となる。   As described above, according to the manufacturing method of the present embodiment, the cross-sectional shape of the conductive pattern 13 of the surface conductive layer 12A and the internal conductive layers 12B to 12E of the ceramic multilayer substrate is substantially rectangular. It is possible to prevent the deterioration of the high frequency characteristics due to the skin effect due to the reduced thickness of the peripheral portion, and it is possible to provide a chip type electronic component or a module type electronic component with good high frequency characteristics.

本発明は、上記実施形態に限定されることなく、本発明の趣旨を逸脱しない範囲内で種々の変更を加えることが可能であり、これらも本発明の範囲内に包含されるものであることは言うまでもない   The present invention is not limited to the above embodiment, and various modifications can be made without departing from the spirit of the present invention, and these are also included in the scope of the present invention. Needless to say

例えば、上記実施形態においては、導体パターン13が形成される全ての導電層に誘電体スペーサが設けられている場合について説明したが、本発明はインダクタを形成する導体パターンのような細線構造となる線路に対して特に高周波特性を向上させる効果が大きいので、大面積を有しパターン周縁部における高周波損失が無視できる程度に小さい場合、例えば、グランドパターンであるセラミック絶縁層11E上の導体パターン13については、セラミックグリーンシート上にスクリーン印刷により導体パターンを形成する従来の方法を採用してもよい。導電層12A乃至12D内の導体パターン13については第2のセラミックグリーンシートを用いて形成する。こうして作製されたセラミック多層基板においては、図9(a)のように、導体パターン13の周縁部の厚みが薄くなるが、多層基板の高周波特性への影響はない。   For example, in the above-described embodiment, the case where the dielectric spacers are provided in all the conductive layers on which the conductor pattern 13 is formed has been described. However, the present invention has a thin wire structure like the conductor pattern forming the inductor. Since the effect of improving the high-frequency characteristics is particularly great with respect to the line, the conductor pattern 13 on the ceramic insulating layer 11E, which is a ground pattern, for example, has a large area and the high-frequency loss at the pattern periphery is negligible. May adopt a conventional method of forming a conductor pattern on a ceramic green sheet by screen printing. The conductive pattern 13 in the conductive layers 12A to 12D is formed using a second ceramic green sheet. In the ceramic multilayer substrate thus manufactured, the thickness of the peripheral portion of the conductor pattern 13 is reduced as shown in FIG. 9A, but there is no influence on the high frequency characteristics of the multilayer substrate.

また、最上層のセラミック絶縁層11A上の導体パターン13についても、セラミックグリーンシートを積層化した後、フォトリソグラフィや薄膜法などを用いて形成してもよい。こうして形成された導体パターン13は、図9(b)に示すように、その周縁部の厚みが薄くなるが、基板表面にインダクタ/キャパシタパターンを形成しない場合には多層基板の高周波特性への影響は非常に小さいものとなる。基板表面にインダクタ/キャパシタパターンが形成されている場合でも、そのようなインダクタ/キャパシタパターンはレーザトリミングが可能であるから、トリミングにより多層基板の高周波特性への影響を十分に低減することができる。   Also, the conductor pattern 13 on the uppermost ceramic insulating layer 11A may be formed using photolithography, a thin film method, or the like after the ceramic green sheets are laminated. As shown in FIG. 9B, the conductor pattern 13 formed in this way has a thin peripheral portion. However, when the inductor / capacitor pattern is not formed on the substrate surface, the influence on the high frequency characteristics of the multilayer substrate is obtained. Is very small. Even when an inductor / capacitor pattern is formed on the surface of the substrate, such an inductor / capacitor pattern can be laser-trimmed, so that the effect on the high-frequency characteristics of the multilayer substrate can be sufficiently reduced by the trimming.

また、上記実施形態においては、5層構造のセラミック多層基板について説明したが、積層数は特に限定されるものではない。また、上記実施形態ではセラミック絶縁体として誘電体を使用しているが、磁性体を使用してもよく、さらに誘電体シートと磁性体シートを組み合わせてもよい。また、セラミック多層基板の側面や底面にスクリーン印刷等によって外部電極を形成することも可能である。また、セラミック多層基板の表面にチップ部品を実装しなくても構わない。   Moreover, in the said embodiment, although the ceramic multilayer substrate of the 5 layer structure was demonstrated, the number of lamination | stacking is not specifically limited. In the above embodiment, a dielectric is used as the ceramic insulator. However, a magnetic material may be used, and a dielectric sheet and a magnetic sheet may be combined. It is also possible to form external electrodes on the side and bottom surfaces of the ceramic multilayer substrate by screen printing or the like. Further, the chip component may not be mounted on the surface of the ceramic multilayer substrate.

また、上記実施形態においては、第2のセラミックグリーンシートを第1のセラミックグリーンシートに転写してこれらの積層体である第3のセラミックグリーンシートを形成した後、第3のセラミックグリーンシートに形成された貫通孔及び溝パターンの内部に導電性ペーストを充填することにより導体パターン及びビアホール導体しているが、本発明はこのような実施形態に限定されるものではなく、第1のセラミックグリーンシートに形成された貫通孔の内部に導電性ペーストを充填する工程と、第2のセラミックグリーンシートに形成された溝パターンの内部に導電性ペーストを充填する工程とを別々に行った後、これらのシートを貼り合わせることで第3のセラミックグリーンシートを完成させてもよい。   In the above embodiment, the second ceramic green sheet is transferred to the first ceramic green sheet to form a third ceramic green sheet that is a laminate of these, and then formed on the third ceramic green sheet. The conductive pattern and the via hole conductor are formed by filling the inside of the formed through hole and groove pattern with a conductive paste, but the present invention is not limited to such an embodiment, and the first ceramic green sheet The step of filling the conductive paste in the through-hole formed in the step and the step of filling the conductive paste in the groove pattern formed in the second ceramic green sheet are performed separately. The third ceramic green sheet may be completed by laminating the sheets.

本発明の好ましい実施形態に係るセラミック多層基板10を用いた電子部品100の構造を示す略分解斜視図である。1 is a schematic exploded perspective view showing a structure of an electronic component 100 using a ceramic multilayer substrate 10 according to a preferred embodiment of the present invention. セラミック多層基板10の構造を示す略積層方向の断面図である。1 is a cross-sectional view in a substantially laminating direction showing the structure of a ceramic multilayer substrate 10. 導体パターン13の断面形状を示す図である。FIG. 4 is a diagram showing a cross-sectional shape of a conductor pattern 13. セラミック多層基板10の製造工程の一部(第1のセラミックグリーンシートの形成及び加工)を示す略断面図である。3 is a schematic cross-sectional view showing a part of the manufacturing process of the ceramic multilayer substrate 10 (formation and processing of a first ceramic green sheet). FIG. セラミック多層基板10の製造工程の一部(第2のセラミックグリーンシートの形成及び加工))を示す略断面図である。4 is a schematic cross-sectional view showing a part of the manufacturing process of the ceramic multilayer substrate 10 (formation and processing of a second ceramic green sheet). FIG. セラミック多層基板10の製造工程の一部(第3のセラミックグリーンシートの作成)を示す略断面図である。4 is a schematic cross-sectional view showing a part of the manufacturing process of the ceramic multilayer substrate 10 (creation of a third ceramic green sheet). FIG. セラミック多層基板10の製造工程の一部(第3のセラミックグリーンシートの積層化及び焼成)を示す略断面図である。3 is a schematic cross-sectional view showing a part of the manufacturing process of the ceramic multilayer substrate 10 (lamination and firing of a third ceramic green sheet). FIG. セラミック多層基板10の製造工程の一部(表面導電層の形成及び部品の実装)を示す略断面図である。3 is a schematic cross-sectional view showing a part of the manufacturing process of the ceramic multilayer substrate 10 (formation of a surface conductive layer and mounting of components). FIG. 本発明の他の好ましい実施形態に係るセラミック多層基板の構造を示す略断面図である。It is a schematic sectional drawing which shows the structure of the ceramic multilayer substrate based on other preferable embodiment of this invention. 従来の導体パターン91の断面形状を示す図である。It is a figure which shows the cross-sectional shape of the conventional conductor pattern 91. FIG.

符号の説明Explanation of symbols

10 セラミック多層基板
11 セラミック絶縁層
11A−11E セラミック絶縁層
12 導電層
12A 表面導電層
12B−12E 内部導電層
13 導体パターン
14 絶縁体スペーサ
15 ビアホール導体
16 ビアホール導体
19 チップ部品
31 支持シート
32 絶縁層用セラミックグリーンシート(第1のセラミックグリーンシート)
33 貫通孔
41 支持シート
42 導電層用セラミックグリーンシート(第2のセラミックグリーンシート)
43 溝パターン
44 貫通孔
51 第3のセラミックグリーンシート
52 導体パターン
53 ビアホール導体
61 セラミックグリーンシートの積層体
71 導体パターン71
72 チップ部品
91 セラミック絶縁層
92 導体パターン
100 電子部品
DESCRIPTION OF SYMBOLS 10 Ceramic multilayer substrate 11 Ceramic insulating layer 11A-11E Ceramic insulating layer 12 Conductive layer 12A Surface conductive layer 12B-12E Internal conductive layer 13 Conductor pattern 14 Insulator spacer 15 Via-hole conductor 16 Via-hole conductor 19 Chip component 31 Support sheet 32 For insulating layer Ceramic green sheet (first ceramic green sheet)
33 Through-hole 41 Support sheet 42 Ceramic green sheet for conductive layer (second ceramic green sheet)
43 Groove pattern 44 Through hole 51 Third ceramic green sheet 52 Conductor pattern 53 Via-hole conductor 61 Laminate 71 of ceramic green sheet Conductor pattern 71
72 Chip component 91 Ceramic insulating layer 92 Conductive pattern 100 Electronic component

Claims (8)

セラミック絶縁層と導電層とが交互に積層された多層基板であって、
前記セラミック絶縁層はビアホール導体を有し、
前記導電層は、任意の平面形状を有する導体パターンと、前記導体パターンの形成領域を除いた略全面に形成された絶縁体スペーサとを有することを特徴とするセラミック多層基板。
A multilayer substrate in which ceramic insulating layers and conductive layers are alternately laminated,
The ceramic insulating layer has a via-hole conductor;
The ceramic multi-layer substrate, wherein the conductive layer includes a conductor pattern having an arbitrary planar shape and an insulating spacer formed on substantially the entire surface excluding a region where the conductor pattern is formed.
前記導体パターンの断面形状は、略矩形状であることを特徴とする請求項1に記載のセラミック多層基板。   The ceramic multilayer substrate according to claim 1, wherein a cross-sectional shape of the conductor pattern is a substantially rectangular shape. 前記絶縁体スペーサの厚みは、前記導体パターンと略同一であることを特徴とする請求項1又は2に記載のセラミック多層基板。   The ceramic multilayer substrate according to claim 1, wherein a thickness of the insulator spacer is substantially the same as that of the conductor pattern. 前記セラミック絶縁層の厚みは、前記導電層よりも厚いことを特徴とする請求項1乃至3のいずれか一項に記載のセラミック多層基板。   4. The ceramic multilayer substrate according to claim 1, wherein the ceramic insulating layer is thicker than the conductive layer. 5. 前記絶縁体スペーサは、前記セラミック絶縁層とは異なるセラミック材料からなることを特徴とする請求項1乃至4のいずれか一項に記載のセラミック多層基板。   The ceramic multilayer substrate according to any one of claims 1 to 4, wherein the insulator spacer is made of a ceramic material different from the ceramic insulating layer. 前記絶縁体スペーサを構成するセラミック材料の焼成時における収縮率は、前記セラミック絶縁層を構成するセラミック材料よりも低いことを特徴とする請求項5に記載のセラミック多層基板。   6. The ceramic multilayer substrate according to claim 5, wherein a shrinkage rate of the ceramic material constituting the insulator spacer during firing is lower than that of the ceramic material constituting the ceramic insulating layer. ビアホール導体を有するセラミック絶縁層を形成するセラミック絶縁層形成工程と、
任意の平面形状を有する導体パターン及び前記導体パターンの形成領域を除いた略全面に形成された絶縁体スペーサを含む導電層を形成する導電層形成工程と、
前記セラミック絶縁層及び前記導電層をそれぞれ複数用意し、当該複数のセラミック 絶縁層及び当該複数の導電層を交互に重ね合わせて積層体を焼成する積層化工程と、
前記積層体を焼成する焼成工程を備えることを特徴とするセラミック多層基板の製造方法。
A ceramic insulating layer forming step of forming a ceramic insulating layer having a via-hole conductor;
A conductive layer forming step of forming a conductive layer including a conductive pattern having an arbitrary planar shape and an insulating spacer formed on substantially the entire surface excluding the formation region of the conductive pattern;
A plurality of ceramic insulating layers and a plurality of the conductive layers, a stacking step of firing the laminate by alternately stacking the plurality of ceramic insulating layers and the plurality of conductive layers;
The manufacturing method of the ceramic multilayer substrate characterized by including the baking process which bakes the said laminated body.
前記セラミック絶縁層形成工程は、
第1のセラミックグリーンシートを用意し、当該第1のセラミックグリーンシートに貫通孔を形成する工程を含み、
前記導電層形成工程は、
第2のセラミックグリーンシートを用意し、当該第2のセラミックグリーンシートに任意の溝パターンを形成する工程を含み、
前記積層化工程は、
前記第2のセラミックグリーンシートを前記第1のセラミックグリーンシートに積層して前記溝パターン及び前記貫通孔を有する第3のセラミックグリーンシートを形成する工程と、
前記第3のセラミックグリーンシートの前記溝パターン及び前記貫通孔の内部に導電性ペーストを充填して前記導体パターン及び前記ビアホール導体を形成する工程と、
前記導体パターン及び前記ビアホール導体を有する前記第3のセラミックグリーンシートを複数用意し、当該複数の第3のセラミックグリーンシートを積層する工程を含むことを特徴とする請求項7に記載のセラミック多層基板の製造方法。
The ceramic insulating layer forming step includes
Preparing a first ceramic green sheet and forming a through hole in the first ceramic green sheet;
The conductive layer forming step includes
Preparing a second ceramic green sheet and forming an arbitrary groove pattern in the second ceramic green sheet;
The laminating step includes
Laminating the second ceramic green sheet on the first ceramic green sheet to form a third ceramic green sheet having the groove pattern and the through holes;
Filling the inside of the groove pattern and the through hole of the third ceramic green sheet with a conductive paste to form the conductor pattern and the via-hole conductor;
The ceramic multilayer substrate according to claim 7, comprising a step of preparing a plurality of the third ceramic green sheets having the conductor pattern and the via-hole conductor and laminating the plurality of third ceramic green sheets. Manufacturing method.
JP2005360313A 2005-12-14 2005-12-14 Ceramic multilayer substrate and manufacturing method thereof Active JP4821302B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005360313A JP4821302B2 (en) 2005-12-14 2005-12-14 Ceramic multilayer substrate and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005360313A JP4821302B2 (en) 2005-12-14 2005-12-14 Ceramic multilayer substrate and manufacturing method thereof

Publications (2)

Publication Number Publication Date
JP2007165615A true JP2007165615A (en) 2007-06-28
JP4821302B2 JP4821302B2 (en) 2011-11-24

Family

ID=38248174

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005360313A Active JP4821302B2 (en) 2005-12-14 2005-12-14 Ceramic multilayer substrate and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP4821302B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147157A (en) * 2007-12-14 2009-07-02 Hitachi Metals Ltd Multilayer ceramic substrate and manufacturing method thereof, and electronic component
JP2011210828A (en) * 2010-03-29 2011-10-20 Tdk Corp Substrate for forming thin-film circuit, thin-film circuit component, and method of manufacturing the same
JP2013033935A (en) * 2011-07-29 2013-02-14 Ngk Insulators Ltd Laminated sintered ceramic wiring substrate and semiconductor package including the same
JP2013048211A (en) * 2011-08-29 2013-03-07 Ngk Insulators Ltd Laminated sintered ceramic wiring board and semiconductor package including the same
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
KR20160132781A (en) * 2015-05-11 2016-11-21 주식회사 아모센스 Ceramic Board Manufacturing Method and Ceramic Board manufactured by thereof
KR101855275B1 (en) * 2016-12-27 2018-05-08 에스케이씨 주식회사 Preparation method of ceramic multilayer circuit board

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338682A (en) * 1993-05-31 1994-12-06 Oki Electric Ind Co Ltd Manufacture of multilayer substrate
JPH09181450A (en) * 1995-12-27 1997-07-11 Kyocera Corp Method for manufacturing multilayer ceramic circuit board
JP2001015915A (en) * 1999-06-29 2001-01-19 Denso Corp Production of wiring board
JP2003163307A (en) * 2001-11-28 2003-06-06 Kyocera Corp Circuit board
JP2005039068A (en) * 2003-07-15 2005-02-10 Tdk Corp Laminated ceramic electronic part and method of manufacturing the same
JP2005044925A (en) * 2003-07-25 2005-02-17 Kyocera Corp Method of manufacturing composite sheet and method of manufacturing multilayer component
JP2005340305A (en) * 2004-05-24 2005-12-08 Kyocera Corp Composite body and its manufacturing method, and method of manufacturing multilayered component

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06338682A (en) * 1993-05-31 1994-12-06 Oki Electric Ind Co Ltd Manufacture of multilayer substrate
JPH09181450A (en) * 1995-12-27 1997-07-11 Kyocera Corp Method for manufacturing multilayer ceramic circuit board
JP2001015915A (en) * 1999-06-29 2001-01-19 Denso Corp Production of wiring board
JP2003163307A (en) * 2001-11-28 2003-06-06 Kyocera Corp Circuit board
JP2005039068A (en) * 2003-07-15 2005-02-10 Tdk Corp Laminated ceramic electronic part and method of manufacturing the same
JP2005044925A (en) * 2003-07-25 2005-02-17 Kyocera Corp Method of manufacturing composite sheet and method of manufacturing multilayer component
JP2005340305A (en) * 2004-05-24 2005-12-08 Kyocera Corp Composite body and its manufacturing method, and method of manufacturing multilayered component

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009147157A (en) * 2007-12-14 2009-07-02 Hitachi Metals Ltd Multilayer ceramic substrate and manufacturing method thereof, and electronic component
JP2011210828A (en) * 2010-03-29 2011-10-20 Tdk Corp Substrate for forming thin-film circuit, thin-film circuit component, and method of manufacturing the same
JP2013033935A (en) * 2011-07-29 2013-02-14 Ngk Insulators Ltd Laminated sintered ceramic wiring substrate and semiconductor package including the same
JP2013048211A (en) * 2011-08-29 2013-03-07 Ngk Insulators Ltd Laminated sintered ceramic wiring board and semiconductor package including the same
WO2015048808A1 (en) * 2013-09-30 2015-04-02 Wolf Joseph Ambrose Silver thick film paste hermetically sealed by surface thin film multilayer
KR20160132781A (en) * 2015-05-11 2016-11-21 주식회사 아모센스 Ceramic Board Manufacturing Method and Ceramic Board manufactured by thereof
KR102518646B1 (en) * 2015-05-11 2023-04-12 주식회사 아모센스 Ceramic Board Manufacturing Method and Ceramic Board manufactured by thereof
KR101855275B1 (en) * 2016-12-27 2018-05-08 에스케이씨 주식회사 Preparation method of ceramic multilayer circuit board

Also Published As

Publication number Publication date
JP4821302B2 (en) 2011-11-24

Similar Documents

Publication Publication Date Title
US6153290A (en) Multi-layer ceramic substrate and method for producing the same
US7243424B2 (en) Production method for a multilayer ceramic substrate
JP4821302B2 (en) Ceramic multilayer substrate and manufacturing method thereof
KR100519425B1 (en) Composition for insulating ceramics and insulating ceramics using the same
WO2018042846A1 (en) Electronic device and multilayer ceramic substrate
JP4765330B2 (en) MULTILAYER WIRING BOARD HAVING MULTILAYER ELECTRONIC COMPONENT AND METHOD FOR PRODUCING MULTILAYER WIRING BOARD
JP5207854B2 (en) Component built-in ceramic substrate and manufacturing method thereof
JP3669404B2 (en) Manufacturing method of multilayer ceramic substrate
JPS5917233A (en) Method of producing composite laminated ceramic part
JP4501524B2 (en) Ceramic multilayer substrate and manufacturing method thereof
JP2600127Y2 (en) Multilayer chip EMI removal filter
JPH09260144A (en) Coil component and its manufacture
KR100951265B1 (en) Method of manufacturing the laminated ceramic substrate
JP2009027044A (en) Multi-layer capacitor and wiring board with built-in capacitor
WO2018216397A1 (en) Multilayer ceramic substrate and electronic module
JP2009071016A (en) Electronic component and manufacturing method thereof
JPH0963845A (en) Layered component and production thereof
JPH11260647A (en) Composite part and manufacture thereof
KR100899647B1 (en) Ceramic substrate and method for manufacturing the same
JPH0746075A (en) Lc composite parts
JPH09260142A (en) Coil component and its manufacture
KR20070099893A (en) Multi layer ltcc mim capacitor
JPH033299A (en) Ceramic circuit board containing capacitor
JP2009266991A (en) Multilayer capacitor
KR20060062931A (en) Electrode structure of multi-layer inductor

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080708

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101224

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110307

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110809

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110822

R150 Certificate of patent or registration of utility model

Ref document number: 4821302

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140916

Year of fee payment: 3