JP2007158287A - Schottky barrier diode and its manufacturing method - Google Patents

Schottky barrier diode and its manufacturing method Download PDF

Info

Publication number
JP2007158287A
JP2007158287A JP2006060038A JP2006060038A JP2007158287A JP 2007158287 A JP2007158287 A JP 2007158287A JP 2006060038 A JP2006060038 A JP 2006060038A JP 2006060038 A JP2006060038 A JP 2006060038A JP 2007158287 A JP2007158287 A JP 2007158287A
Authority
JP
Japan
Prior art keywords
film
epitaxial layer
protective film
surface protective
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006060038A
Other languages
Japanese (ja)
Inventor
Kaoru Kodama
芳 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2006060038A priority Critical patent/JP2007158287A/en
Publication of JP2007158287A publication Critical patent/JP2007158287A/en
Pending legal-status Critical Current

Links

Images

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To prevent stepped cut of a metal by inhibiting formation of a protruding form right under a resist to improve adhesiveness between a surface protective film and a metal film. <P>SOLUTION: By making the surface protective film 3 have a laminate structure of insulators in which etching rates get higher in sequence from an epitaxial layer 2 side, the etching rate of the insulator in the region right under a resist film, where the protruding form is easy to when an opening part 4 is formed, becomes the highest, so that formation of the protruding form right under the resist is inhibited and adhesiveness between the surface protective film 3 and the metal film 5 is improved to prevent stepped cut of the metal. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、表面保護膜の開口部に金属膜を介して電極を形成するショットキーバリアダイオードとショットキーバリアダイオードの製造方法に関するものである。   The present invention relates to a Schottky barrier diode in which an electrode is formed in an opening of a surface protective film via a metal film, and a method for manufacturing the Schottky barrier diode.

従来のショットキーバリアダイオードの製造方法としては、第1導電型の半導体基板上に第1導電型のエピタキシャル層を形成し、エピタキシャル層の表面に保護膜を形成し、表面保護膜にエピタキシャル層に到達する開口部を形成する方法があった(例えば、特許文献1参照)。   As a conventional Schottky barrier diode manufacturing method, a first conductive type epitaxial layer is formed on a first conductive type semiconductor substrate, a protective film is formed on the surface of the epitaxial layer, and an epitaxial layer is formed on the surface protective film. There was a method of forming a reaching opening (for example, see Patent Document 1).

以下、図5,図6を用いて従来のショットキーバリアダイオードについて説明する。   Hereinafter, a conventional Schottky barrier diode will be described with reference to FIGS.

図5は従来のショットキーバリアダイオードを示す断面図、図6は従来のショットキーバリアダイオードの製造方法を説明する断面図であり、図6(a)〜図6(d)はその製造方法の工程フローに沿った工程断面図、図6(e)は図6(c)のB部拡大図である。   FIG. 5 is a cross-sectional view showing a conventional Schottky barrier diode, FIG. 6 is a cross-sectional view for explaining a conventional method for manufacturing a Schottky barrier diode, and FIGS. 6 (a) to 6 (d) show the manufacturing method. Process sectional drawing along a process flow, Drawing 6 (e) is the B section enlarged view of Drawing 6 (c).

図5において、従来のショットキーバリアダイオードは、高濃度にドーピングされたN型半導体基板101の第1主面上にエピタキシャル層102が形成され、エピタキシャル層102の表面に酸化シリコン膜103aとPSG(Phospho Silicate Glass)膜103bからなる表面保護膜103が形成され、表面保護膜103にはエピタキシャル層102に到達する開口部104が形成され、少なくとも開口部104上とその周辺部分の表面保護膜103上にパターニングされた金属膜105が形成され、金属膜105上とN型半導体基板101の第2主面に電極106が形成されていた。   In FIG. 5, in the conventional Schottky barrier diode, an epitaxial layer 102 is formed on a first main surface of a highly doped N-type semiconductor substrate 101, and a silicon oxide film 103a and a PSG (PSG) are formed on the surface of the epitaxial layer 102. A surface protective film 103 made of a phosphosilicate glass (103) film 103b is formed, and an opening 104 reaching the epitaxial layer 102 is formed in the surface protective film 103. At least on the opening 104 and on the surface protective film 103 in the peripheral portion thereof The patterned metal film 105 is formed, and the electrode 106 is formed on the metal film 105 and on the second main surface of the N-type semiconductor substrate 101.

図6(a)〜(e)に示すように、従来のショットキーバリアダイオードの製造方法は、まず、高濃度にドーピングされたN型半導体基板101の第1主面上に気相成長法によりエピタキシャル層102を形成する(図6(a))。次に、エピタキシャル層102の表面に熱酸化法を用いて酸化シリコン膜103aを形成し、酸化シリコン膜103a上にCVD(Chemical Vapor deposition)法を用いてPSG(Phospho Silicate Glass)膜103bを形成することにより、表面保護膜103を形成する(図6(b))。表面保護膜103にフォトリソグラフィによりパターンニングしたレジスト膜107を形成し、レジスト膜107をマスキングに用いてエピタキシャル層102に到達する表面保護膜103の開口部104をエッチングにより形成する(図6(c))。次に、開口部104上とその周辺部分の表面保護膜103上にパターニングを形成し、金属膜105をCVD法により形成する(図6(d))。最後に、金属膜105上とN型半導体基板101の第2主面にCVD法を用いて電極106を形成する。
特開2003−347540号公報
As shown in FIGS. 6A to 6E, a conventional Schottky barrier diode manufacturing method is first performed by vapor phase growth on the first main surface of a highly doped N-type semiconductor substrate 101. An epitaxial layer 102 is formed (FIG. 6A). Next, a silicon oxide film 103a is formed on the surface of the epitaxial layer 102 using a thermal oxidation method, and a PSG (Phosphorus Silicon Glass) film 103b is formed on the silicon oxide film 103a using a CVD (Chemical Vapor Deposition) method. Thereby, the surface protective film 103 is formed (FIG. 6B). A resist film 107 patterned by photolithography is formed on the surface protective film 103, and an opening 104 of the surface protective film 103 reaching the epitaxial layer 102 is formed by etching using the resist film 107 as a mask (FIG. 6C). )). Next, patterning is formed on the opening 104 and the surface protective film 103 in the periphery thereof, and a metal film 105 is formed by a CVD method (FIG. 6D). Finally, an electrode 106 is formed on the metal film 105 and on the second main surface of the N-type semiconductor substrate 101 using the CVD method.
JP 2003-347540 A

しかし、前記従来の構成では、表面保護膜103にフォトリソグラフィによりパターンニングしたレジスト膜107を形成し、レジスト膜107をマスキングに用いてエピタキシャル層102に到達する表面保護膜103の開口部104をエッチングにより形成する為、レジスト膜107近傍付近では、図6(e)に示す様に、レジスト膜107の下部までまわりこんでエッチングされるために均一的にエッチングできない領域が生じ、表面保護膜103の一部に突起形状108が発生するという問題がある。また、突起形状108は金属膜106との密着性に影響を与え、カバレージの低下によるメタルの段切れが生じる。   However, in the conventional configuration, a resist film 107 patterned by photolithography is formed on the surface protective film 103, and the opening 104 of the surface protective film 103 reaching the epitaxial layer 102 is etched using the resist film 107 for masking. Therefore, in the vicinity of the resist film 107, as shown in FIG. 6E, a region that cannot be uniformly etched is generated because the etching reaches the lower part of the resist film 107, and the surface protective film 103 is formed. There is a problem that the protrusion shape 108 is generated in part. In addition, the protrusion shape 108 affects the adhesion with the metal film 106, and the metal is disconnected due to a decrease in coverage.

本発明のショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法は、前記従来の問題点を解決するものであり、レジスト直下部の突起形状の形成を抑制し、表面保護膜と金属膜の密着性を高めてメタルの段切れを防止することを目的とする。   The Schottky barrier diode and the manufacturing method of the Schottky barrier diode of the present invention solve the above-mentioned conventional problems, suppress the formation of the protrusion shape immediately below the resist, and adhere to the surface protective film and the metal film. The purpose is to prevent breakage of the metal by increasing the height.

上記目的を達成するために、本発明に係るショットキーバリアダイオードは、半導体基板の第1主面上に形成されるエピタキシャル層と、前記エピタキシャル層の表面に形成される表面保護膜と、前記表面保護膜に形成される前記エピタキシャル層に至る開口部と、少なくとも前記開口部に形成される金属膜と、前記金属膜上および前記半導体基板の第2主面に形成される電極とを有し、前記表面保護膜が前記エピタキシャル層側から順番にエッチングレートが速くなる少なくとも3層の絶縁体から成ることを特徴とする。   In order to achieve the above object, a Schottky barrier diode according to the present invention includes an epitaxial layer formed on a first main surface of a semiconductor substrate, a surface protective film formed on the surface of the epitaxial layer, and the surface. An opening reaching the epitaxial layer formed in the protective film, at least a metal film formed in the opening, and an electrode formed on the metal film and on the second main surface of the semiconductor substrate; The surface protective film is made of at least three layers of insulators whose etching rate increases in order from the epitaxial layer side.

本発明に係るショットキーバリアダイオードの製造方法は、半導体基板の第1主面上にエピタキシャル層を形成する工程と、前記エピタキシャル層の表面に前記エピタキシャル層側から順番にエッチングレートが速くなる少なくとも3層の絶縁体から成る表面保護膜を形成する工程と、前記表面保護膜に前記エピタキシャル層に至る開口部を形成する工程と、少なくとも前記開口部に金属膜を形成する工程と、前記金属膜上および前記半導体基板の第2主面に電極を形成する工程とを有することを特徴とする。   The method for manufacturing a Schottky barrier diode according to the present invention includes a step of forming an epitaxial layer on a first main surface of a semiconductor substrate, and an etching rate increasing at least 3 in order from the epitaxial layer side to the surface of the epitaxial layer. A step of forming a surface protection film made of a layer insulator, a step of forming an opening reaching the epitaxial layer in the surface protection film, a step of forming a metal film at least in the opening, and on the metal film And forming an electrode on the second main surface of the semiconductor substrate.

以上により、レジスト直下部の突起形状の形成を抑制し、表面保護膜と金属膜の密着性を高めてメタルの段切れを防止することができる。   As described above, the formation of the protrusion shape immediately below the resist can be suppressed, the adhesion between the surface protective film and the metal film can be improved, and the disconnection of the metal can be prevented.

本発明のショットキーバリアダイオードおよびショットキーバリアダイオードの製造方法は、表面保護膜をエピタキシャル層側から順にエッチングレートが速くなるような絶縁体の積層構造にすることにより、開口部を形成する際に突起形状のできやすいレジスト膜直下領域の絶縁体のエッチングレートが最も速くなるため、レジスト直下部の突起形状の形成を抑制し、表面保護膜と金属膜の密着性を高めてメタルの段切れを防止することができる。   The Schottky barrier diode and the manufacturing method of the Schottky barrier diode according to the present invention have a structure in which an opening is formed by forming a surface protection film in an insulating laminated structure in which an etching rate is increased in order from the epitaxial layer side. The etching rate of the insulator directly under the resist film where the protrusion shape is easily formed becomes the fastest, so the formation of the protrusion shape immediately below the resist is suppressed, and the adhesion between the surface protective film and the metal film is improved to prevent the metal from being cut off. Can be prevented.

以下本発明の実施の形態について、図面を参照しながら説明する。   Embodiments of the present invention will be described below with reference to the drawings.

(実施の形態1)
図1は本発明の実施の形態1におけるショットキーバリアダイオードを示す断面図である。
(Embodiment 1)
FIG. 1 is a sectional view showing a Schottky barrier diode according to Embodiment 1 of the present invention.

図1において、高濃度にドーピングされた第1導電型の半導体基板1の第1主面上にエピタキシャル層2を形成し、エピタキシャル層2の表面に酸化シリコン膜3aと第1のPSG(Phospho Silicate Glass)膜3bと第2のPSG膜3cからなる表面保護膜3を形成し、表面保護膜3にはエピタキシャル層2に到達する開口部4(製造工程を示す図2(c)参照)を形成し、少なくとも開口部4上とその周辺部の表面保護膜3上にパターニングした金属膜5を形成し、金属膜5上と半導体基板1の第2主面とに電極6を形成している。   In FIG. 1, an epitaxial layer 2 is formed on a first main surface of a semiconductor substrate 1 of a first conductivity type doped at a high concentration, and a silicon oxide film 3a and a first PSG (Phospho Silicate) are formed on the surface of the epitaxial layer 2. (Glass) film 3b and second PSG film 3c are formed, and surface protection film 3 is formed with opening 4 (see FIG. 2C showing the manufacturing process) reaching epitaxial layer 2. Then, a patterned metal film 5 is formed on at least the opening 4 and the surface protective film 3 in the periphery thereof, and an electrode 6 is formed on the metal film 5 and the second main surface of the semiconductor substrate 1.

このとき、表面保護膜3は、酸化シリコン膜3a、第1のPSG膜3b、第2のPSG膜3cの順番にエッチングレートが速くなる様に選択して形成している。   At this time, the surface protective film 3 is selected and formed in the order of the silicon oxide film 3a, the first PSG film 3b, and the second PSG film 3c so as to increase the etching rate.

このように、表面保護膜3をエピタキシャル層2側から順にエッチングレートが速くなるような絶縁体の積層構造にすることにより、開口部4を形成する際に突起形状のできやすいレジスト膜7(製造工程を示す図2(c)参照)直下領域の絶縁体のエッチングレートが最も速くなるため、開口部4に保護膜3のエッチング残りが発生することがなく、レジスト膜7近傍付近に突起形状のない連続したテーパー形状を有するため、表面保護膜3と金属膜5の密着性を高めてメタルの段切れを防止することができるものである。   In this way, by forming the surface protective film 3 in an insulating laminated structure in which the etching rate increases in order from the epitaxial layer 2 side, a resist film 7 (manufactured easily in the form of a protrusion when the opening 4 is formed) (See FIG. 2 (c) showing the process) Since the etching rate of the insulator in the region immediately below becomes the fastest, the etching residue of the protective film 3 does not occur in the opening 4, and a protrusion-shaped portion is formed in the vicinity of the resist film 7. Since there is no continuous taper shape, the adhesion between the surface protective film 3 and the metal film 5 can be improved to prevent the metal from being disconnected.

ここで、酸化シリコン膜3aの上に形成する2種類のPSG膜として、濃度の異なる2層のPSG膜(例えば4モルと7モル)を形成しても良い。   Here, as the two types of PSG films formed on the silicon oxide film 3a, two layers of PSG films having different concentrations (for example, 4 mol and 7 mol) may be formed.

また、表面保護膜3が3層構造の場合について説明したが、エピタキシャル層2側から順にエッチングレートが速くなり、突起形状が最も生じやすい領域に最もエッチングレートの速い絶縁膜が形成されるような、3層以上の積層構造構造であっても良い。   Although the case where the surface protection film 3 has a three-layer structure has been described, the etching rate increases in order from the epitaxial layer 2 side, and the insulating film having the highest etching rate is formed in a region where the protrusion shape is most likely to occur. A laminated structure of three or more layers may be used.

図2は本発明の実施の形態1におけるショットキーバリアダイオードの製造方法を説明する断面図であり、図2(a)〜図2(d)は該ショットキーバリアダイオードの製造方法の工程フローに沿った工程断面図、図2(e)は図2(c)のA部拡大図である。   FIG. 2 is a cross-sectional view for explaining a Schottky barrier diode manufacturing method according to Embodiment 1 of the present invention, and FIGS. 2 (a) to 2 (d) show the process flow of the Schottky barrier diode manufacturing method. FIG. 2E is an enlarged view of a portion A in FIG. 2C.

図2(a)〜図2(e)において、まず、第1導電型の半導体基板1の第1主面上に薄膜結晶を成長させエピタキシャル層2を形成する(図2(a))。   2A to 2E, first, a thin film crystal is grown on the first main surface of the first conductivity type semiconductor substrate 1 to form an epitaxial layer 2 (FIG. 2A).

次に、エピタキシャル層2の表面に熱酸化法により酸化シリコン膜3aを形成し、酸化シリコン膜3aの表面にCVD法により第1のPSG膜3bを形成し、PSG膜3bの表面にCVD法により第2のPSG膜3cを形成し、酸化シリコン膜3a、第1のPSG膜3b、第2のPSG膜3cからなる表面保護膜3を形成する(図2(b))。   Next, a silicon oxide film 3a is formed on the surface of the epitaxial layer 2 by a thermal oxidation method, a first PSG film 3b is formed on the surface of the silicon oxide film 3a by a CVD method, and a surface of the PSG film 3b is formed by a CVD method. A second PSG film 3c is formed, and a surface protective film 3 composed of a silicon oxide film 3a, a first PSG film 3b, and a second PSG film 3c is formed (FIG. 2B).

次に、表面保護膜3にフォトリソグラフィ技術によりパターンニングしたレジスト膜7を形成し、レジスト膜7をマスキングとして用いてエピタキシャル層2に到達する表面保護膜3の開口部4をエッチングにより形成する(図2(c))。   Next, a resist film 7 patterned by a photolithography technique is formed on the surface protective film 3, and an opening 4 of the surface protective film 3 reaching the epitaxial layer 2 is formed by etching using the resist film 7 as a mask ( FIG. 2 (c)).

このとき、表面保護膜3は熱酸化法による酸化シリコン膜3a、PSG膜3b、高濃度PSG膜3cの順番にエッチングレートが速くなる構成としている。たとえば、酸化シリコン膜3aの上に濃度の異なる2種類のPSG膜(例えば4モルと7モル)3bと3cを形成する方法がある。   At this time, the surface protective film 3 is configured such that the etching rate increases in the order of the silicon oxide film 3a, the PSG film 3b, and the high-concentration PSG film 3c by thermal oxidation. For example, there is a method of forming two types of PSG films (for example, 4 mol and 7 mol) 3b and 3c having different concentrations on the silicon oxide film 3a.

このように、表面保護膜3をエピタキシャル層2側から順にエッチングレートが速くなるような絶縁体の積層構造にしてエッチングにより開口部4を形成することにより、突起形状のできやすいレジスト膜7直下領域の絶縁体のエッチングレートが最も速くなるため、図2(e)に示すように、開口部4に保護膜3のエッチング残りが発生することがなく、レジスト膜7近傍付近に突起形状のない連続したテーパー形状を有するため、表面保護膜3と金属膜5の密着性を高めてメタルの段切れを防止することができるものである。   In this way, the surface protective film 3 is made of an insulating laminated structure in which the etching rate is increased in order from the epitaxial layer 2 side, and the opening 4 is formed by etching, so that the region immediately below the resist film 7 where the protrusion shape can be easily formed. As shown in FIG. 2E, the etching residue of the protective film 3 is not generated in the opening 4 and the projection film is not continuously formed in the vicinity of the resist film 7 as shown in FIG. Because of the tapered shape, the adhesion between the surface protective film 3 and the metal film 5 can be improved to prevent metal breakage.

次に、少なくとも開口部4上と周辺部を含む表面保護膜3上にパターニング(図示せず)を形成し、金属膜5をCVD法により形成し、金属膜5上と半導体基板1の第2主面にCVD法を用いて電極6を形成する(図2(d))。   Next, patterning (not shown) is formed on at least the opening 4 and the surface protective film 3 including the peripheral portion, the metal film 5 is formed by the CVD method, and the metal film 5 and the second of the semiconductor substrate 1 are formed. An electrode 6 is formed on the main surface by CVD (FIG. 2D).

(実施の形態2)
図3は本発明の実施の形態2におけるショットキーバリアダイオードを示す断面図である。
(Embodiment 2)
FIG. 3 is a sectional view showing a Schottky barrier diode according to the second embodiment of the present invention.

図3において、図1、2と同じ構成要素については同じ符号を用い、説明を省略する。高濃度にドーピングされた第1導電型の半導体基板1の第1主面上にエピタキシャル層2を形成し、エピタキシャル層2の表面に酸化シリコン膜3aとPSG膜3bとシリコン窒化膜3dからなる表面保護膜3を形成し、表面保護膜3にはエピタキシャル層2に到達する開口部4(製造工程を示す図4(c)参照)を形成し、少なくとも開口部4とその周辺部の表面保護膜3上にパターニングした金属膜5を形成し、金属膜5上と半導体基板1の第2主面とに電極6を形成している。   In FIG. 3, the same components as those in FIGS. An epitaxial layer 2 is formed on the first main surface of the first conductivity type semiconductor substrate 1 doped at a high concentration, and a surface comprising the silicon oxide film 3a, the PSG film 3b, and the silicon nitride film 3d is formed on the surface of the epitaxial layer 2. A protective film 3 is formed, and an opening 4 (see FIG. 4 (c) showing a manufacturing process) reaching the epitaxial layer 2 is formed in the surface protective film 3, and at least the opening 4 and the surface protective film around the opening 4 A patterned metal film 5 is formed on 3, and an electrode 6 is formed on the metal film 5 and on the second main surface of the semiconductor substrate 1.

このとき、表面保護膜3は、酸化シリコン膜3a、PSG膜3b、シリコン窒化膜3cの順番にエッチングレートが速くなる様に選択して形成している。   At this time, the surface protective film 3 is formed by selecting the silicon oxide film 3a, the PSG film 3b, and the silicon nitride film 3c in order of increasing the etching rate.

このように、表面保護膜3をエピタキシャル層2側から順にエッチングレートが速くなるような絶縁体の積層構造にすることにより、開口部4を形成する際に突起形状のできやすいレジスト膜7(製造工程を示す図4(c)参照)直下領域の絶縁体のエッチングレートが最も速くなるため、開口部4に保護膜3のエッチング残りが発生することがなく、レジスト膜7近傍付近に突起形状のない連続したテーパー形状を有するため、表面保護膜3と金属膜5の密着性を高めてメタルの段切れを防止することができるものである。   In this way, by forming the surface protective film 3 in an insulating laminated structure in which the etching rate increases in order from the epitaxial layer 2 side, a resist film 7 (manufactured easily in the form of a protrusion when the opening 4 is formed) (See FIG. 4 (c) showing the process) Since the etching rate of the insulator in the region immediately below becomes the fastest, the etching residue of the protective film 3 does not occur in the opening 4, and a protrusion-like shape is formed in the vicinity of the resist film 7 Since there is no continuous taper shape, the adhesion between the surface protective film 3 and the metal film 5 can be improved to prevent the metal from being disconnected.

さらに、表面保護膜3の最表層にシリコン窒化膜3dを形成することで、金属膜5上に形成した電極6をアルミニウムで形成した場合においても、PSG膜3bとアルミニウムが直接接触することがなく、アルミニウムの腐蝕を防止することができる。   Further, by forming the silicon nitride film 3d on the outermost surface layer of the surface protective film 3, even when the electrode 6 formed on the metal film 5 is formed of aluminum, the PSG film 3b and aluminum are not in direct contact with each other. Corrosion of aluminum can be prevented.

図4は本発明の実施の形態2におけるショットキーバリアダイオードの製造方法を説明する断面図であり、図4(a)〜図4(d)は本発明の実施の形態2におけるショットキーバリアダイオードの製造方法の工程フローに沿った工程断面図である。   FIG. 4 is a cross-sectional view illustrating a method for manufacturing a Schottky barrier diode according to the second embodiment of the present invention, and FIGS. 4A to 4D are Schottky barrier diodes according to the second embodiment of the present invention. It is process sectional drawing along the process flow of this manufacturing method.

図4(a)〜図4(d)において、まず、第1導電型の半導体基板1の第1主面上に薄膜結晶を成長させエピタキシャル層2を形成する(図4(a))。   4A to 4D, first, a thin film crystal is grown on the first main surface of the first conductivity type semiconductor substrate 1 to form an epitaxial layer 2 (FIG. 4A).

次に、エピタキシャル層2の表面に熱酸化法により酸化シリコン膜3aを形成し、酸化シリコン膜3aの表面にCVD法によりPSG膜3bを形成し、PSG膜3bの表面にLPCVD(Low Pressure CVD)法によりシリコン窒化膜3dを形成し、酸化シリコン膜3a、PSG膜3b、シリコン窒化膜3dからなる表面保護膜3を形成する(図4(b))。   Next, a silicon oxide film 3a is formed on the surface of the epitaxial layer 2 by thermal oxidation, a PSG film 3b is formed on the surface of the silicon oxide film 3a by CVD, and LPCVD (Low Pressure CVD) is formed on the surface of the PSG film 3b. A silicon nitride film 3d is formed by the method, and a surface protective film 3 composed of the silicon oxide film 3a, the PSG film 3b, and the silicon nitride film 3d is formed (FIG. 4B).

次に、表面保護膜3にフォトリソグラフィ技術によりパターンニングしたレジスト膜7を形成し、レジスト膜7をマスキングとして用いてエピタキシャル層2に到達する表面保護膜3の開口部4をエッチングにより形成する(図4(c))。   Next, a resist film 7 patterned by a photolithography technique is formed on the surface protective film 3, and an opening 4 of the surface protective film 3 reaching the epitaxial layer 2 is formed by etching using the resist film 7 as a mask ( FIG. 4 (c)).

このとき、表面保護膜3は熱酸化法による酸化シリコン膜3a、PSG膜3b、シリコン窒化膜3dの順番にエッチングレートが速くなる構成としている。   At this time, the surface protection film 3 is configured such that the etching rate increases in the order of the silicon oxide film 3a, the PSG film 3b, and the silicon nitride film 3d by thermal oxidation.

このように、表面保護膜3をエピタキシャル層2側から順にエッチングレートが速くなるような絶縁体の積層構造にしてエッチングにより開口部3を形成することにより、突起形状のできやすいレジスト膜7直下領域の絶縁体のエッチングレートが最も速くなるため、開口部4に保護膜3のエッチング残りが発生することがなく、レジスト膜7近傍付近に突起形状のない連続したテーパー形状を有するため、表面保護膜3と金属膜5の密着性を高めてメタルの段切れを防止することができるものである。   Thus, by forming the opening 3 by etching with the surface protective film 3 having an insulating laminated structure in which the etching rate becomes higher in order from the epitaxial layer 2 side, a region immediately below the resist film 7 where the protrusion shape can be easily formed. Since the etching rate of the insulator is the fastest, the etching residue of the protective film 3 does not occur in the opening 4, and the surface protective film has a continuous tapered shape with no protrusions in the vicinity of the resist film 7. 3 and the metal film 5 can be improved to prevent metal breakage.

次に、少なくとも開口部4上と周辺部を含む表面保護膜3上にパターニング(図示せず)を形成し、金属膜5をCVD法により形成し、金属膜5上と半導体基板1の第2主面にCVD法を用いて電極6を形成する(図4(d))。   Next, patterning (not shown) is formed on at least the opening 4 and the surface protective film 3 including the peripheral portion, the metal film 5 is formed by the CVD method, and the metal film 5 and the second of the semiconductor substrate 1 are formed. The electrode 6 is formed on the main surface using the CVD method (FIG. 4D).

なお、酸化膜の種類を3層にすることによりレジスト直下部の突起形状の形成を防ぐことは、上記の熱酸化法による酸化シリコン膜の上に濃度の異なる2種類のPSG膜を形成する方法に限らず、熱酸化法による酸化シリコン膜の上にNSG(nonphospho Silicate Glass)膜を形成した後、PSG膜(例えば7モル)を形成する方法や、熱酸化法による酸化シリコン膜の上にPSG膜(例えば4モル)を形成してアニールした後、さらに濃度の等しいPSG膜(例えば4モル)を形成してアニールを行わない方法など、エッチングレートの異なる3種類、またはそれ以上の酸化膜を形成する方法であれば、本発明の思想に逸脱しない限り適宜変更可能である。   In order to prevent the formation of the protrusion shape immediately below the resist by making the oxide film into three layers, a method of forming two types of PSG films having different concentrations on the silicon oxide film by the thermal oxidation method described above. Not only, but also a method of forming a PSG film (for example, 7 mol) after forming an NSG (nonphosphosilicate glass) film on a silicon oxide film by a thermal oxidation method, or a PSG on a silicon oxide film by a thermal oxidation method. After forming a film (for example, 4 moles) and annealing, and further forming a PSG film (for example, 4 moles) having the same concentration and performing annealing, three or more oxide films having different etching rates are used. As long as it is a method to form, it can change suitably, unless it deviates from the thought of this invention.

本発明は、レジスト直下部の突起形状の形成を抑制し、表面保護膜と金属膜の密着性を高めてメタルの段切れを防止することができ、表面保護膜の開口部に金属膜を介して電極を形成するショットキーバリアダイオードとショットキーバリアダイオードの製造方法等に有用である。   The present invention suppresses the formation of the protrusion shape immediately below the resist, improves the adhesion between the surface protective film and the metal film, and prevents metal disconnection. The metal protective film is interposed in the opening of the surface protective film. This is useful for a Schottky barrier diode for forming an electrode and a method for manufacturing the Schottky barrier diode.

本発明の実施の形態1におけるショットキーバリアダイオードを示す断面図Sectional drawing which shows the Schottky barrier diode in Embodiment 1 of this invention 本発明の実施の形態1におけるショットキーバリアダイオードの製造方法を説明する断面図Sectional drawing explaining the manufacturing method of the Schottky barrier diode in Embodiment 1 of this invention 本発明の実施の形態2におけるショットキーバリアダイオードを示す断面図Sectional drawing which shows the Schottky barrier diode in Embodiment 2 of this invention 本発明の実施の形態2におけるショットキーバリアダイオードの製造方法を説明する断面図Sectional drawing explaining the manufacturing method of the Schottky barrier diode in Embodiment 2 of this invention 従来のショットキーバリアダイオードを示す断面図Sectional view showing a conventional Schottky barrier diode 従来のショットキーバリアダイオードの製造方法を説明する断面図Sectional drawing explaining the manufacturing method of the conventional Schottky barrier diode

符号の説明Explanation of symbols

1 半導体基板
2 エピタキシャル層
3a 酸化シリコン膜
3b PSG膜
3c PSG膜
3d シリコン窒化膜
3 表面保護膜
4 開口部
5 金属膜
6 電極
7 レジスト膜


DESCRIPTION OF SYMBOLS 1 Semiconductor substrate 2 Epitaxial layer 3a Silicon oxide film 3b PSG film 3c PSG film 3d Silicon nitride film 3 Surface protective film 4 Opening part 5 Metal film 6 Electrode 7 Resist film


Claims (4)

半導体基板の第1主面上に形成されるエピタキシャル層と、
前記エピタキシャル層の表面に形成される表面保護膜と、
前記表面保護膜に形成される前記エピタキシャル層に至る開口部と、
少なくとも前記開口部に形成される金属膜と、
前記金属膜上および前記半導体基板の第2主面に形成される電極とを有し、
前記表面保護膜が前記エピタキシャル層側から順番にエッチングレートが速くなる少なくとも3層の絶縁体から成ることを特徴とするショットキーバリアダイオード。
An epitaxial layer formed on the first main surface of the semiconductor substrate;
A surface protective film formed on the surface of the epitaxial layer;
An opening reaching the epitaxial layer formed in the surface protective film;
A metal film formed at least in the opening;
An electrode formed on the metal film and on the second main surface of the semiconductor substrate;
The Schottky barrier diode is characterized in that the surface protective film is made of at least three layers of insulators whose etching rate increases in order from the epitaxial layer side.
前記表面保護膜が、少なくとも前記エピタキシャル層上に酸化膜、前記酸化膜上にPSG膜、前記PSG膜上に窒化膜の順番に積層された絶縁体を有したことを特徴とする請求項1記載のショットキーバリアダイオード。   2. The surface protection film includes an insulator in which an oxide film is stacked on at least the epitaxial layer, a PSG film on the oxide film, and a nitride film on the PSG film in this order. Schottky barrier diode. 半導体基板の第1主面上にエピタキシャル層を形成する工程と、
前記エピタキシャル層の表面に前記エピタキシャル層側から順番にエッチングレートが速くなる少なくとも3層の絶縁体から成る表面保護膜を形成する工程と、
前記表面保護膜に前記エピタキシャル層に至る開口部を形成する工程と、
少なくとも前記開口部に金属膜を形成する工程と、
前記金属膜上および前記半導体基板の第2主面に電極を形成する工程と
を有することを特徴とするショットキーバリアダイオードの製造方法。
Forming an epitaxial layer on the first main surface of the semiconductor substrate;
Forming on the surface of the epitaxial layer a surface protective film made of at least three layers of insulators whose etching rate increases in order from the epitaxial layer side;
Forming an opening reaching the epitaxial layer in the surface protective film;
Forming a metal film at least in the opening;
And a step of forming an electrode on the metal film and on the second main surface of the semiconductor substrate.
前記表面保護膜形成工程が、少なくとも前記エピタキシャル層上に酸化膜、前記酸化膜上にPSG膜、前記PSG膜上に窒化膜の順番に積層した絶縁体を形成する工程を備えたことを特徴とする請求項3記載のショットキーバリアダイオードの製造方法。


The surface protective film forming step includes a step of forming an insulator in which at least an oxide film on the epitaxial layer, a PSG film on the oxide film, and a nitride film on the PSG film are sequentially stacked. A method for manufacturing a Schottky barrier diode according to claim 3.


JP2006060038A 2005-11-09 2006-03-06 Schottky barrier diode and its manufacturing method Pending JP2007158287A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006060038A JP2007158287A (en) 2005-11-09 2006-03-06 Schottky barrier diode and its manufacturing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005324220 2005-11-09
JP2006060038A JP2007158287A (en) 2005-11-09 2006-03-06 Schottky barrier diode and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007158287A true JP2007158287A (en) 2007-06-21

Family

ID=38242178

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006060038A Pending JP2007158287A (en) 2005-11-09 2006-03-06 Schottky barrier diode and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007158287A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115411095A (en) * 2022-11-02 2022-11-29 天津赛米卡尔科技有限公司 SBD structure with dielectric regulation mixed field plate terminal and preparation method thereof

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237964A (en) * 1985-08-13 1987-02-18 Tdk Corp Schottky barrier type semiconductor device and manufacture thereof
JPS634623A (en) * 1986-06-25 1988-01-09 Hitachi Ltd Semiconductor device
JPH05326494A (en) * 1992-05-15 1993-12-10 Fuji Electric Co Ltd Manufacture of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6237964A (en) * 1985-08-13 1987-02-18 Tdk Corp Schottky barrier type semiconductor device and manufacture thereof
JPS634623A (en) * 1986-06-25 1988-01-09 Hitachi Ltd Semiconductor device
JPH05326494A (en) * 1992-05-15 1993-12-10 Fuji Electric Co Ltd Manufacture of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115411095A (en) * 2022-11-02 2022-11-29 天津赛米卡尔科技有限公司 SBD structure with dielectric regulation mixed field plate terminal and preparation method thereof

Similar Documents

Publication Publication Date Title
JP6296445B2 (en) Schottky barrier diode
US11145711B2 (en) Capacitor and method for manufacturing capacitor
TW201232833A (en) Light-emitting diode chip and method for producing a light-emitting diode chip
JP2010109221A (en) Semiconductor device
JP2009224365A (en) Semiconductor device and method for fabricating the same
US10784408B2 (en) Optoelectronic semiconductor chip and method of producing an optoelectronic semiconductor chip
US8441017B2 (en) Schottky barrier diode and method for making the same
JP2014241436A5 (en)
JP2014241436A (en) Schottky barrier diode and process of manufacturing the same
JP2008028110A (en) Semiconductor device
JP2007158287A (en) Schottky barrier diode and its manufacturing method
JP2008294189A (en) Static induction thyristor
JP2013004606A (en) Semiconductor device and manufacturing method of the same
JP2008053559A (en) Semiconductor device and method for manufacturing same
JP2016086002A (en) Semiconductor device and manufacturing method of the same
JP2006245237A (en) Schottky barrier diode and its manufacturing method
JP2014187204A (en) Semiconductor device manufacturing method and semiconductor device
JP2019036591A (en) Semiconductor device and manufacturing method of the same
JP2007027164A (en) Manufacturing method of semiconductor light emitting device and semiconductor light emitting device
JP5877658B2 (en) Semiconductor device and manufacturing method thereof
WO2015033623A1 (en) Semiconductor device and method for manufacturing same
JP2009238865A (en) Semiconductor device and its manufacturing method
JP6289760B2 (en) Manufacturing method of semiconductor device
JP2020202251A (en) Capacitor
JP2008071964A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090303

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110613

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110803

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110825

RD02 Notification of acceptance of power of attorney

Effective date: 20110826

Free format text: JAPANESE INTERMEDIATE CODE: A7422