JP2007158002A - Organic electronic device and method for forming the same - Google Patents
Organic electronic device and method for forming the same Download PDFInfo
- Publication number
- JP2007158002A JP2007158002A JP2005350843A JP2005350843A JP2007158002A JP 2007158002 A JP2007158002 A JP 2007158002A JP 2005350843 A JP2005350843 A JP 2005350843A JP 2005350843 A JP2005350843 A JP 2005350843A JP 2007158002 A JP2007158002 A JP 2007158002A
- Authority
- JP
- Japan
- Prior art keywords
- fine particles
- electronic device
- insulating
- organic
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Thin Film Transistor (AREA)
Abstract
Description
本発明は有機半導体材料を含む有機電子デバイスに関するものであり、特にインクジェット描画プロセスを用いた有機薄膜電子デバイスに関するものである。 The present invention relates to an organic electronic device including an organic semiconductor material, and more particularly to an organic thin film electronic device using an ink jet drawing process.
近年有機材料を使った電子デバイス研究が盛んである。有機材料を薄膜化しデバイスに応用することによって、プロセスの低温化や携帯性に優れ、コスト的にも安価な電子デバイスの実現が期待されている。 In recent years, research on electronic devices using organic materials has been active. By making organic materials into thin films and applying them to devices, it is expected to realize electronic devices that are excellent in low-temperature process and portability and are inexpensive.
例えば、有機EL、有機IDタグ、有機FET等の電子デバイス研究が盛んであるが、なかでも有機FETは、その機能の心臓部である半導体材料自身が有機分子の集合体であり、部分的に共有結合している比較的弱い結合体であるため、プロセスの低温化が期待でき、かつ、フレキシブル性に富み軽量化が可能な為、携帯性に優れている。このため、ペーパーライクディスプレイはもとより、液晶ディスプレイにも応用の可能性があり、近年急速に研究が活発になっている。このような電子デバイス分野への有機電子デバイス応用実現の為の一つの方法として、インクジェット描画プロセスを利用した有機電子デバイス作成方法があげられ、次世代低温プロセス・高携帯性電子デバイスへの応用が期待されている。 For example, research on electronic devices such as organic EL, organic ID tags, and organic FETs is active. Among them, organic FETs are semiconductor materials themselves that are the heart of their functions. Since it is a relatively weakly bonded body that is covalently bonded, it can be expected to lower the temperature of the process, and since it is flexible and can be reduced in weight, it is excellent in portability. For this reason, there is a possibility of application to liquid crystal displays as well as paper-like displays, and in recent years, research has become active rapidly. One method for realizing the application of organic electronic devices in the field of electronic devices is to create an organic electronic device using an ink jet drawing process, which can be applied to next-generation low-temperature processes and highly portable electronic devices. Expected.
有機電子デバイスの作製にあたっては様々な方法が挙げられるが、例えば非特許文献1や非特許文献2などにピエゾインクジェット描画プロセスと表面自由エネルギー制御による表面マッピングを用いた有機TFTの作製方法が記載されている。
There are various methods for manufacturing an organic electronic device. For example, Non-Patent
又、別の従来例としては、特許文献1をあげることが出来る。
インクジェット描画プロセスとして幾つかの方式を挙げることができる。主な方式としては、圧電アクチュエーターを用いた方式(ピエゾ方式)、サーマル方式、静電誘引方式などであるが、特にピエゾ方式、サーマル方式は民生用のプリンターとして近年飛躍的な進化をとげ、微細液滴化・高速度化が進んでいる。また高精度着弾性も大きく進んでいるが、インクジェット描画法の原理上、微小液滴化すればするほど外的な要因により液滴の正確な着弾は困難になり、通常の民生用インクジェット描画法においては3σ<10μmの領域は殆ど不可能な領域と現状考えられている。しかしながらFETなどの電子デバイスではチャネル長において1μm以下の高精度が要求されており、様々な利点を備えたインクジェット描画法の適応を妨げる大きな障壁となっている。 There are several methods for the ink jet drawing process. The main methods are a method using a piezoelectric actuator (piezo method), a thermal method, an electrostatic attraction method, etc. Especially, the piezo method and the thermal method have made remarkable progress in recent years as printers for consumer use. Increasing droplet speed and speed. In addition, high precision landing elasticity has greatly advanced, but due to the principle of ink jet drawing method, the more accurate the droplets are, the more difficult it is to land due to external factors. Currently, the region of 3σ <10 μm is considered to be almost impossible. However, electronic devices such as FETs are required to have a high accuracy of 1 μm or less in channel length, which is a major barrier that hinders the application of inkjet drawing methods with various advantages.
このような問題点を解決するためには、基板表面を表面自由エネルギーでマッピングし、微細な液滴を誘導して微細なチャネルを形成する方法が有効である。基板表面を表面自由エネルギーでマッピングしてチャネルを形成する方法としては、表面自由エネルギーの比較的高い材料上のチャネルを形成したい部分に表面自由エネルギーの低い撥液材料をセパレーターとして形成し、表面自由エネルギーの高い溶液状の電極材料を分離するものが代表的である。この場合、表面自由エネルギーの低い材料上に有機半導体層が形成されるが、有機FETの特性を左右する有機半導体層の移動度を向上させる配向処理は困難である。一方、このような問題点の解決法として、ポリイミド系の材料をセパレーターとして形成し、電極を分離形成した後にラビングして配向規制力を付与する方法が提案されている。有機半導体、特にホッピング伝導が主体の分子量の小さい材料の配向制御には、基板面から大きな角度を持ち、かつ平面方向の配向規制力(方位角アンカリング)を高めることが重要と考えられているが、ポリイミド系の配向膜をそのままラビングすると方位角アンカリングは増加するが、基板面からの角度は大きく減少してしまう。また電極焼成後にラビングを行い配向規制力を付与する際に、ソース・ドレイン両電極も一緒にラビングされてしまい、低温焼成タイプの導電性ペースト等を用いた場合、基板から剥離しやすいという問題が発生する。本発明は、非常に簡便な構成・手段で表面自由エネルギーによるマッピングを基板表面に施し、かつ有機半導体分子の配向において基板面からの大きな角度と十分な方位角アンカリングを実現し、さらにチャネルを形成する電極材料がラビング工程においても剥離しない高い密着性を持つ優れた有機電子デバイス構造を実現する事を目的とする。 In order to solve such problems, it is effective to map the substrate surface with surface free energy and induce fine droplets to form fine channels. As a method of forming a channel by mapping the surface of the substrate with surface free energy, a liquid repellent material with a low surface free energy is formed as a separator on the part where the channel on the material with a relatively high surface free energy is to be formed. A material that separates a high-energy solution-like electrode material is typical. In this case, an organic semiconductor layer is formed on a material having a low surface free energy, but an alignment treatment that improves the mobility of the organic semiconductor layer that affects the characteristics of the organic FET is difficult. On the other hand, as a method for solving such a problem, a method has been proposed in which a polyimide material is formed as a separator, and electrodes are separated and then rubbed to impart an alignment regulating force. In order to control the orientation of organic semiconductors, especially materials with a low molecular weight mainly composed of hopping conduction, it is considered important to have a large angle from the substrate surface and to increase the alignment regulating force (azimuth anchoring) in the planar direction. However, when the polyimide-based alignment film is rubbed as it is, the azimuth angle anchoring increases, but the angle from the substrate surface greatly decreases. In addition, when rubbing is performed after electrode firing and alignment regulation force is applied, both the source and drain electrodes are rubbed together, and when using a low-temperature firing type conductive paste or the like, there is a problem that it is easy to peel off from the substrate. appear. The present invention provides surface free energy mapping on the surface of the substrate with a very simple structure and means, realizes a large angle from the substrate surface and sufficient azimuth anchoring in the orientation of organic semiconductor molecules, and further provides a channel. The object is to realize an excellent organic electronic device structure having high adhesion that the electrode material to be formed does not peel even in the rubbing process.
前記目的を達成するための本発明の構成は以下のようになる。 The configuration of the present invention for achieving the above object is as follows.
本発明の第一は、有機半導体材料と絶縁層と複数の電極を含む有機電子デバイスにおいて、その絶縁層として、絶縁性微粒子を含む絶縁層と絶縁性微粒子を含まない絶縁層の積層体を有し、かつ絶縁性微粒子を含まない絶縁層側の積層体の表面は100nm以下の凹凸形状を有することを特徴とする有機電子デバイス、にある。 According to a first aspect of the present invention, an organic electronic device including an organic semiconductor material, an insulating layer, and a plurality of electrodes has a laminate of an insulating layer containing insulating fine particles and an insulating layer not containing insulating fine particles as the insulating layer. The surface of the laminate on the insulating layer side that does not contain insulating fine particles has an uneven shape of 100 nm or less.
本発明の第二は、前記有機電子デバイスが、トランジスタであることを特徴とする、本発明の第一に記載の有機電子デバイス、にある。 A second aspect of the present invention is the organic electronic device according to the first aspect of the present invention, wherein the organic electronic device is a transistor.
本発明の第三は、前記有機材料を用いたトランジスタが、電界効果型トランジスタ(FET)であることを特徴とする本発明の第二に記載の有機電子デバイス、にある。 A third aspect of the present invention is the organic electronic device according to the second aspect of the present invention, wherein the transistor using the organic material is a field effect transistor (FET).
本発明の第四は、前記絶縁性微粒子を含まない絶縁層が、2つの異なる電極間に配置されることを特徴とする、本発明の第一〜第三に記載の有機電子デバイス、にある。 A fourth aspect of the present invention is the organic electronic device according to any one of the first to third aspects of the present invention, wherein the insulating layer not containing the insulating fine particles is disposed between two different electrodes. .
本発明の第五は、前記絶縁性微粒子の密度が10個/μm2〜100個/μm2であることを特徴とする、本発明の第四に記載の有機電子デバイス、にある。 A fifth aspect of the present invention is the organic electronic device according to the fourth aspect of the present invention, wherein the insulating fine particles have a density of 10 / μm 2 to 100 / μm 2.
本発明の第六は、前記絶縁性微粒子の直径が10nm〜100nmであることを特徴とする、本発明の第四〜第五に記載の有機電子デバイス、にある。 A sixth aspect of the present invention is the organic electronic device according to the fourth to fifth aspects of the present invention, wherein the insulating fine particles have a diameter of 10 nm to 100 nm.
本発明の第七は、前記絶縁性微粒子の材料が無機系材料であることを特徴とする、本発明の第四〜第六に記載の有機電子デバイス、にある。 A seventh aspect of the present invention is the organic electronic device according to the fourth to sixth aspects of the present invention, wherein the material of the insulating fine particles is an inorganic material.
本発明の第八は、前記絶縁性微粒子を含む絶縁層の材料が、無機材料であることを特徴とする、本発明の第四〜第七に記載の有機電子デバイス、にある。 An eighth aspect of the present invention is the organic electronic device according to the fourth to seventh aspects of the present invention, wherein the material of the insulating layer containing the insulating fine particles is an inorganic material.
本発明の第九は、前記絶縁性微粒子を含まない絶縁層の材料が、有機材料であることを特徴とする本発明の第四〜第八に記載の有機電子デバイス、にある。 A ninth aspect of the present invention is the organic electronic device according to the fourth to eighth aspects of the present invention, wherein the material of the insulating layer that does not contain the insulating fine particles is an organic material.
本発明の第十は、前記絶縁性微粒子を含まない絶縁層の材料が、高分子材料であることを特徴とする本発明の第四〜第九に記載の有機電子デバイス、にある。 A tenth aspect of the present invention is the organic electronic device according to any one of the fourth to ninth aspects of the present invention, wherein the material of the insulating layer not including the insulating fine particles is a polymer material.
本発明の第十一は、前記絶縁性微粒子を含まない絶縁層の材料が、フッ素を含有する高分子材料であることを特徴とする本発明の第四〜第十に記載の有機電子デバイス、にある。 An eleventh aspect of the present invention is the organic electronic device according to any one of the fourth to tenth aspects of the present invention, wherein the material of the insulating layer not containing the insulating fine particles is a polymer material containing fluorine, It is in.
本発明の第十二は、前記絶縁性微粒子を含まない絶縁層の材料が、フッ素を含有するポリイミド系材料であることを特徴とする本発明の第四〜第十一に記載の有機電子デバイス、にある。 A twelfth aspect of the present invention is the organic electronic device according to any one of the fourth to eleventh aspects of the present invention, wherein the material of the insulating layer not containing the insulating fine particles is a polyimide-based material containing fluorine. ,It is in.
本発明の第十三は、前記絶縁性微粒子を含まない絶縁層の厚さが、前記絶縁性微粒子の平均直径より小さいことを特徴とする本発明の第四〜第十二に記載の有機電子デバイス、にある。 The thirteenth aspect of the present invention is the organic electron according to any one of the fourth to twelfth aspects of the present invention, wherein a thickness of the insulating layer not including the insulating fine particles is smaller than an average diameter of the insulating fine particles. On the device.
本発明の第十四は、有機半導体材料を用いた有機電子デバイスの作成方法において、有機電子デバイスを構成する電極材料をインクジェット法で吐出し、前記絶縁性微粒子を含む無機系絶縁層と絶縁性微粒子を含まない絶縁層の積層体によって、電極材料が分離されることを特徴とする有機電子デバイス形成方法、にある。 According to a fourteenth aspect of the present invention, in the method for producing an organic electronic device using an organic semiconductor material, an electrode material constituting the organic electronic device is ejected by an inkjet method, and the inorganic insulating layer containing the insulating fine particles and the insulating material are insulated. An organic electronic device forming method is characterized in that an electrode material is separated by a laminate of insulating layers not containing fine particles.
(作用)
有機FETのチャネル形成手段として、本発明者は凹凸形状を持つ低表面自由エネルギーの高分子配向膜に着目した。低表面自由エネルギーの高分子配向膜としては、フッ素基を側鎖に持つポリイミド系の材料が代表例として挙げられるが、この材料の下地に絶縁性微粒子を含む絶縁層を用いることによって表面凹凸形状をもつ低表面自由エネルギーの配向膜を形成することが可能である。配向膜表面に微細な凹凸形状があることで、強いラビングで高い方位角アンカリングを実現しつつ、基板面からの大きな角度を維持した配向制御が可能になる。また一方で、ソース・ドレインなどの電極に用いる低温焼成型の導電性ペーストやインクは、焼成後にほぼ金属成分しか残らない為、基板との密着性が大きな問題となる。特に平坦な高分子との密着性は高くなく、ラビング処理によって剥がれる可能性が高かったが、絶縁性微粒子を持つ絶縁膜を用いることによって、絶縁膜と電極との形状的なアンカリング効果によって基板密着性を高めることが可能になる。従って、凹凸形状を持つ低表面自由エネルギーの高分子配向膜をセパレータとして用い、セパレータ以外の部分は絶縁性微粒子を含む絶縁層で覆うことによって、高精度でチャネルを形成でき、かつ、ラビングによっても剥がれない高密着性の電極を形成でき、さらにラビングによって有機半導体層を高い配向角を維持しつつ高配向に制御して高い移動度を実現することが可能になる。
(Function)
As a means for forming a channel of an organic FET, the present inventor has paid attention to a polymer alignment film having a concavo-convex shape and a low surface free energy. Typical examples of low surface free energy polymer alignment films include polyimide-based materials having fluorine groups in the side chain. By using an insulating layer containing insulating fine particles as the base of this material, surface irregularities can be formed. It is possible to form a low surface free energy alignment film having Since the surface of the alignment film has a fine concavo-convex shape, it is possible to control the alignment while maintaining a large angle from the substrate surface while realizing high azimuth anchoring with strong rubbing. On the other hand, a low-temperature firing type conductive paste or ink used for an electrode such as a source or a drain has only a metal component remaining after firing, so that adhesion to the substrate becomes a big problem. In particular, the adhesion with the flat polymer was not high, and the possibility of peeling off by rubbing treatment was high. However, by using an insulating film with insulating fine particles, the substrate has a shape anchoring effect between the insulating film and the electrode. It becomes possible to improve adhesiveness. Therefore, a low-surface free energy polymer alignment film having a concavo-convex shape is used as a separator, and a portion other than the separator is covered with an insulating layer containing insulating fine particles, so that a channel can be formed with high accuracy and also by rubbing. A highly adhesive electrode that does not peel off can be formed, and furthermore, the organic semiconductor layer can be controlled to a high orientation while maintaining a high orientation angle by rubbing to realize a high mobility.
以上説明したように、本発明によれば、有機FETの構成において、基板上に絶縁性微粒子を含む絶縁層を形成し、その絶縁層上のチャネル部分に発液性の高い高分子配向層を形成することにより、ソース・ドレイン電極をチャネル部分で表面エネルギー差を用いて正確に分離でき、かつラビング処理を行ってもソース・ドレイン電極の下地との密着性が高く、剥がれ落ちることが無い。更にラビング後のチャネル部分の配向膜上に低分子の有機半導体層を形成する事により、有機半導体分子の配向角が高く、かつ一方向に並んだ、ホッピング伝導において非常に高い移動度実現できる配向構造を実現することが可能である。またこの構造を利用して、優れた有機FETを実現することができる。また、有機FET以外にも様々な有機デバイスにおいて電極間の有機半導体を高配向角で並べることが可能になり、有機機能性薄膜を利用した様々なデバイス、有機FET、有機IDタグ、有機EL等様々なデバイスへの応用が期待できる。 As described above, according to the present invention, in the configuration of the organic FET, an insulating layer containing insulating fine particles is formed on the substrate, and a polymer alignment layer having a high liquid emitting property is formed on the channel portion on the insulating layer. By forming it, the source / drain electrodes can be accurately separated by using the surface energy difference at the channel portion, and even when the rubbing treatment is performed, the adhesiveness with the base of the source / drain electrodes is high and does not peel off. Furthermore, by forming a low-molecular organic semiconductor layer on the alignment film in the channel part after rubbing, the orientation angle of the organic semiconductor molecules is high and aligned in one direction, which can realize very high mobility in hopping conduction. A structure can be realized. Further, an excellent organic FET can be realized by utilizing this structure. In addition to organic FETs, organic semiconductors between electrodes can be arranged at high orientation angles in various organic devices, and various devices using organic functional thin films, organic FETs, organic ID tags, organic EL, etc. Application to various devices can be expected.
次に、本発明の詳細を実施例の記述に従って説明する。 Next, details of the present invention will be described in accordance with the description of the embodiments.
以下、本発明を詳細に説明する。本発明は、有機半導体層と絶縁層と複数の電極を含み、その絶縁層として絶縁性の微粒子を含む絶縁層と絶縁性の微粒子を含まない絶縁層の積層体を有する、様々な機能を持った電子デバイスを作製することができるが、本実施例、比較例においては有機電子デバイスとして有機FETの作製を行った例を示す。 Hereinafter, the present invention will be described in detail. The present invention has various functions including an organic semiconductor layer, an insulating layer, and a plurality of electrodes, and the insulating layer includes an insulating layer including insulating fine particles and an insulating layer not including insulating fine particles. In this example and a comparative example, an example in which an organic FET is manufactured as an organic electronic device is shown.
本発明における絶縁性微粒子には、有機無機に関わらず、絶縁性を示すあらゆる材料を用いることができるが、特にSiO2、Al2O3などの硬度の高い無機系材料、特に複合酸化物系材料を用いることが望ましい。また、絶縁性微粒子を含む無機系絶縁膜には、絶縁性を示すあらゆる材料を用いることができるが、特に、SiO2、Al2O3、Ta2O5、Ti-Si系酸化物などの無機系、特に複合酸化物系絶縁材料を用いるのが望ましい。さらに、絶縁性微粒子を含まない絶縁層には、絶縁性を示すあらゆる材料を用いることができ、絶縁性微粒子を含む無機系絶縁層との積層による凹凸形状により積層される有機半導体分子に高い配向角度を与えることが可能であるが、特にラビング処理などにより一軸配向規制力を発生するポリイミドやPVP(ポリビニルフェノール)などの有機系絶縁膜が望ましく、特に、フッ素を含有したポリイミドなどの表面自由エネルギーが低くかつラビング等による配向規制力を発生可能なフッ素含有高分子有機材料が望ましい。本発明における絶縁膜の形成は、スピンコート法やインクジェット描画法、オフセット印刷、スクリーン印刷など様々な方法で容易に作製可能である。またゲート電極、ソース・ドレイン電極もインクジェット描画法やスクリーン印刷法など様々な方法で形成可能である。いずれの成膜方法も本発明の有機電子電子デバイスにおいて十分に機能する薄膜を作成する事が可能である。 For the insulating fine particles in the present invention, any material showing insulating properties can be used regardless of organic or inorganic, but in particular, an inorganic material having high hardness such as SiO2, Al2O3, particularly a composite oxide material should be used. Is desirable. In addition, any material that exhibits insulating properties can be used for the inorganic insulating film containing insulating fine particles, but in particular, inorganic materials such as SiO2, Al2O3, Ta2O5, Ti-Si oxides, especially complex oxides. It is desirable to use an insulating material. Furthermore, any material that exhibits insulating properties can be used for the insulating layer that does not contain the insulating fine particles, and the organic semiconductor molecules are highly oriented due to the uneven shape formed by the lamination with the inorganic insulating layer containing the insulating fine particles. An organic insulating film such as polyimide or PVP (polyvinylphenol) that can provide an angle but generates uniaxial orientation regulation force by rubbing is desirable, especially surface free energy such as polyimide containing fluorine It is desirable to use a fluorine-containing polymer organic material that has a low surface roughness and can generate an alignment regulating force due to rubbing or the like. The insulating film in the present invention can be easily formed by various methods such as spin coating, ink jet drawing, offset printing, and screen printing. The gate electrode and the source / drain electrode can also be formed by various methods such as an ink jet drawing method and a screen printing method. Any film formation method can produce a thin film that functions sufficiently in the organic electronic device of the present invention.
本発明における絶縁性微粒子を含む絶縁層と絶縁性微粒子を含まない絶縁層の積層体はどのような厚みでも問題はないが、デバイス特性上の知見からできるだけ薄く形成されることが望ましい。特に絶縁性微粒子を含まない絶縁層は、アイランド状にならずに膜化する10〜20nm程度が望ましい。 The laminated body of the insulating layer containing the insulating fine particles and the insulating layer not containing the insulating fine particles in the present invention may have any thickness, but it is desirable that the laminated body be formed as thin as possible from the knowledge of device characteristics. In particular, the insulating layer that does not contain the insulating fine particles is preferably about 10 to 20 nm which forms a film without forming an island shape.
本発明における有機半導体層には、低分子系、高分子系様々な材料が挙げられ、公知のあらゆる材料を用いることができるが、特にホッピング伝導が主体で分子が垂直に並んだ場合に高移動度を示す可能性の高いペンタセンなどの低分子材料が好ましい。ペンタセンなどの低分子系有機半導体は、蒸着法で形成することも可能であるが、本発明においては、特に前駆体溶液を溶解し塗布法によって形成し、その後焼成して結晶化することが望ましい。 The organic semiconductor layer in the present invention includes various materials such as low molecular weight and high molecular weight materials, and any known material can be used, but high mobility is achieved especially when molecules are aligned vertically mainly with hopping conduction. A low molecular material such as pentacene, which has a high possibility of exhibiting a degree, is preferable. Low molecular organic semiconductors such as pentacene can be formed by vapor deposition. However, in the present invention, it is desirable to dissolve the precursor solution and form it by a coating method, and then baked to crystallize. .
図1、図2に沿って本発明における絶縁性微粒子を含む絶縁層と絶縁性微粒子を含まない絶縁層の積層体を設けた有機FETについて簡単に説明する。図1は本発明を最も良く表わすトップゲート型有機FET構造の一実施例である。図1に示されるように、十分に厚い基板11上に絶縁性微粒子を含む絶縁層12が形成され、さらに微粒子を含まない絶縁層である配向膜13が一部分にのみ形成される。その両側ソース・ドレイン電極15が形成され、配向膜の上にチャネル形成用の半導体層14が形成される。ソース・ドレイン電極や半導体層の上に絶縁膜16が積層され、さらにゲート電極17を形成する。図2はボトムゲート型の構造である。図2に示されるように、十分に厚い基板11上にゲート電極17が形成され、その上に絶縁層16が形成される。さらにその上に絶縁性微粒子を含む絶縁層が形成され、その上の一部分に絶縁性の微粒子を含まない絶縁層である配向膜が形成される。その両側ソース・ドレイン電極15が形成され、配向膜の上にチャネル形成用の半導体層14が形成される。図3は配向規制力を付与するラビング処理の概念図である。以下に詳細な具体例を示す。
An organic FET provided with a laminate of an insulating layer containing insulating fine particles and an insulating layer not containing insulating fine particles according to the present invention will be briefly described with reference to FIGS. FIG. 1 shows an embodiment of a top gate type organic FET structure that best represents the present invention. As shown in FIG. 1, an insulating layer 12 containing insulating fine particles is formed on a sufficiently
絶縁性微粒子を含む絶縁層と絶縁性微粒子を含まない絶縁層の積層体を設けたトップゲート型の有機FETを、ソース・ドレイン及びゲートの形成方法としてインクジェット描画法を用いて作製した例を挙げる。液晶性ポリマー基板上に絶縁性微粒子を含む絶縁層として、直径50nmのSiO2微粒子を含むSiO2系酸化物を微粒子以外の部分が約20nmの厚さになるように液晶ポリマー基板にオフセット印刷で塗布し、UVを照射した後250℃のオーブンで60分焼成した。SiO2微粒子部分の凹凸はSiO2系酸化物層に対して平均で40nm程度露出されていた。またSiO2微粒子の密度は約50個/μm2であった。この上に、絶縁性微粒子を含まない絶縁層として、フッ素系の側鎖を持つ低表面エネルギーのポリイミドを10nm、オフセット印刷で形成し200℃のオーブンで60分焼成を行った。このポリイミド表面をレジストでマスクし、チャネルを形成したい部分を5μm幅で残してポリイミドをケミカルドライエッチングで除去した。絶縁性微粒子を含む絶縁層は無機材料でありエッチストップ層として機能し、全て残っている。レジストを除去した後、ソース・ドレイン電極をインクジェット描画法を用いて形成を行った。電極材料には金コロイドを水系の溶液に分散した物を用い、この溶液をチャネルとなる低表面エネルギーのポリイミド上にインクジェット描画で塗布したところ、表面エネルギーが30mN/mと非常に低い為、金コロイド溶液はポリイミド上で二つに分離し、チャネル部分の両側に自発的に移動して安定化した。この状態で250℃のオーブンで60分焼成を行い、ソース・ドレインとなる金コロイドを粒子同士を融着して完全に金属化して電極化した。ソースドレイン電極形成後、コットン製のラビングローラーを用いて1000rpmでラビング処理を行い、配向処理を行った。ラビング処理を行っても、ソース・ドレイン電極と絶縁性微粒子を含む絶縁層の密着性は高く、剥がれなどの欠陥は生じなかった。ラビング終了後、基板の洗浄を行い、その後チャネルとなる低表面エネルギーのポリイミド上に半導体層としてペンタセン前駆体クロロホルム溶液をインクジェット描画法にて100nm形成し、200℃のオーブンで60分焼成を行って結晶化させた。結晶状態をXRDで測定したところ、高い配向角を保ち、ラビングした一方向に配向していた。またチャネル長は5μmであった。さらにその上に絶縁膜となる高耐圧のポリイミド層をスピンコートにて形成し200℃のオーブンで60分焼成を行った。その上にチャネル長の直上となる部分にゲート電極層をインクジェット描画法で形成した。電極材料にはソース・ドレイン電極と同様、金コロイドの分散溶液を用い、液滴径は20μmで行った。焼成は250℃のオーブンで60分行った。 An example in which a top gate type organic FET provided with a laminate of an insulating layer containing insulating fine particles and an insulating layer not containing insulating fine particles was produced using an ink jet drawing method as a method of forming a source / drain and a gate is given. . As an insulating layer containing insulating fine particles on a liquid crystalline polymer substrate, a SiO2 oxide containing SiO2 fine particles with a diameter of 50 nm is applied to the liquid crystal polymer substrate by offset printing so that the portion other than the fine particles has a thickness of about 20 nm. After irradiating with UV, baking was performed in an oven at 250 ° C. for 60 minutes. The unevenness of the SiO2 fine particle portion was exposed to about 40 nm on the average with respect to the SiO2 oxide layer. The density of SiO2 fine particles was about 50 particles / μm2. On top of this, 10 nm of low surface energy polyimide having fluorine side chains as an insulating layer containing no insulating fine particles was formed by offset printing and baked in an oven at 200 ° C. for 60 minutes. The polyimide surface was masked with a resist, and the polyimide was removed by chemical dry etching, leaving a portion where the channel was to be formed with a width of 5 μm. The insulating layer containing the insulating fine particles is an inorganic material and functions as an etch stop layer, and all remains. After the resist was removed, source / drain electrodes were formed using an ink jet drawing method. The electrode material used was a colloidal gold colloid dispersed in an aqueous solution, and this solution was applied by ink-jet drawing onto a low surface energy polyimide that would become the channel. The surface energy was very low at 30 mN / m, so gold The colloidal solution separated into two on the polyimide, and it moved and stabilized spontaneously on both sides of the channel part. In this state, baking was performed in an oven at 250 ° C. for 60 minutes, and the gold colloid to be the source and drain was fused to each other and completely metallized to form an electrode. After forming the source / drain electrodes, a rubbing treatment was performed at 1000 rpm using a cotton rubbing roller to perform an orientation treatment. Even when the rubbing treatment was performed, the adhesion between the source / drain electrodes and the insulating layer containing the insulating fine particles was high, and defects such as peeling did not occur. After the rubbing is completed, the substrate is cleaned, and then a pentacene precursor chloroform solution is formed as a semiconductor layer on a low surface energy polyimide that becomes a channel by 100 nm by an ink jet drawing method and baked in an oven at 200 ° C. for 60 minutes. Crystallized. When the crystal state was measured by XRD, it was oriented in one rubbed direction while maintaining a high orientation angle. The channel length was 5 μm. Further, a high pressure-resistant polyimide layer serving as an insulating film was formed thereon by spin coating and baked in an oven at 200 ° C. for 60 minutes. A gate electrode layer was formed on the portion directly above the channel length by an ink jet drawing method. Similar to the source / drain electrodes, a gold colloid dispersion was used as the electrode material, and the droplet diameter was 20 μm. Firing was performed in an oven at 250 ° C. for 60 minutes.
本実施例においては、絶縁性微粒子と絶縁性微粒子を含む絶縁層に共にSiO2を用いているが、Al2O3やTa2O5などの他の無機系絶縁材料も使用可能である。また、ポリイミド、ポリアミド、ポリアミドイミドなどの有機系絶縁材料も共に使用可能である。 In this embodiment, both the insulating fine particles and the insulating layer containing the insulating fine particles use SiO2, but other inorganic insulating materials such as Al2O3 and Ta2O5 can also be used. In addition, organic insulating materials such as polyimide, polyamide, and polyamideimide can be used together.
また本実施例においては、直径50nmの絶縁性微粒子を用いているが、本発明者の鋭意検討の結果、直径10nm〜100nmの範囲のあらゆる直径において効果が期待できる。絶縁性微粒子の直径が10nmを下回る場合はラビング後に有機半導体分子が高配向角化する効果が低く、また絶縁性微粒子の直径が100nmを上回る場合はラビング後に有機半導体分子が一方向に並ぶ一軸配向効果が弱くなり、本発明の効果が期待できない。またそれぞれの直径において、絶縁性微粒子を含む絶縁層の厚さを絶縁性微粒子の直径以下の範囲で制御することにより微粒子による凹凸(頭だし)をコントロールすることができる。 In this embodiment, insulating fine particles having a diameter of 50 nm are used. However, as a result of intensive studies by the present inventors, an effect can be expected at any diameter in the range of 10 nm to 100 nm. When the diameter of the insulating fine particles is less than 10 nm, the effect of increasing the orientation angle of the organic semiconductor molecules after rubbing is low, and when the diameter of the insulating fine particles exceeds 100 nm, the organic semiconductor molecules are aligned in one direction after rubbing. The effect becomes weak and the effect of the present invention cannot be expected. Further, by controlling the thickness of the insulating layer containing the insulating fine particles in each diameter within a range equal to or smaller than the diameter of the insulating fine particles, unevenness (heading) due to the fine particles can be controlled.
また本実施例においては、絶縁性微粒子の密度は約50個/μm2であったが、本発明者の鋭意検討の結果、絶縁性微粒子の密度10個/μm2〜100個/μm2の範囲のあらゆる密度において効果が期待できる。絶縁性微粒子の密度が10個/μm2を下回る場合はラビング後に有機半導体分子が高配向角化する効果が低く、また絶縁性微粒子の密度が100個/μm2を上回る場合はラビング後に有機半導体分子が一方向に並ぶ一軸配向効果が弱くなり、本発明の効果が期待できない。 Further, in this example, the density of the insulating fine particles was about 50 particles / μm 2, but as a result of intensive studies by the present inventors, the density of the insulating fine particles was in the range of 10 particles / μm 2 to 100 particles / μm 2. An effect can be expected in density. When the density of insulating fine particles is less than 10 particles / μm2, the effect of increasing the orientation angle of organic semiconductor molecules after rubbing is low, and when the density of insulating fine particles exceeds 100 particles / μm2, organic semiconductor molecules are The uniaxial alignment effect arranged in one direction becomes weak, and the effect of the present invention cannot be expected.
本実施例においては半導体層にペンタセンを用いているが、その他の低分子半導体材料の可溶性前駆体や、材料そのものが可溶性の低分子半導体材料を用いることも可能である。また高分子系の有機半導体材料でホッピング伝導が主鎖伝導よりも支配的な材料を用いて形成することも可能である。 In this embodiment, pentacene is used for the semiconductor layer, but it is also possible to use a soluble precursor of another low molecular semiconductor material or a low molecular semiconductor material in which the material itself is soluble. It is also possible to form a polymer organic semiconductor material using a material in which hopping conduction is more dominant than main chain conduction.
また本実施例においては、ソース・ドレイン、ゲートそれぞれの導電材料に金コロイドを分散させた溶液を用いているが、Ptなどのナノ粒子化による低温焼成が可能なあらゆる高導電性金属コロイド溶液を用いることも可能である。またインクジェット描画で塗布可能なPEDOT・PSS溶液などの有機系の導電性材料も使用可能である。 In this embodiment, a solution in which colloidal gold is dispersed in the conductive materials of the source, drain, and gate is used. However, any highly conductive metal colloid solution that can be fired at a low temperature by forming nanoparticles such as Pt is used. It is also possible to use it. Organic conductive materials such as PEDOT / PSS solutions that can be applied by ink jet drawing can also be used.
さらに、本実施例においてはトップゲート型の有機FETを作製した例を示しているが、各層を同様の製法で形成し、図2のようなボトムゲート型の有機TFTを作製することも可能である。 Furthermore, in this embodiment, an example in which a top gate type organic FET is fabricated is shown, but it is also possible to fabricate a bottom gate type organic TFT as shown in FIG. 2 by forming each layer by the same manufacturing method. is there.
形成したトップゲート型の有機FET上のゲート、ソース・ドレインに配線を行った。半導体パラメーターアナライザーを用いて形成した有機FETの特性を測定したところ、1cm2/V・s程度の高い移動度を持ち、良好なFET特性を示した。 Wiring was performed on the gate, source and drain on the formed top gate type organic FET. When the characteristics of the organic FET formed using a semiconductor parameter analyzer were measured, it had high mobility of about 1 cm2 / V · s and showed good FET characteristics.
(比較例)
基板上に絶縁性微粒子を含む絶縁層を設けない以外は、実施例1と同様にトップゲート型の有機FET作製を行った。液晶性ポリマー基板上にフッ素系の側鎖を持つ低表面エネルギーのポリイミドを配向膜としてオフセット印刷にて10nm形成し、200℃で焼成を行った。このポリイミド表面をレジストでマスクし、チャネルを形成したい部分を5μm幅で残してポリイミドをケミカルドライエッチングで除去した。レジストを除去した後、ソース・ドレイン電極をインクジェット描画法を用いて形成を行った。電極材料には金コロイドを水系の溶液に分散した物を用い、この溶液をチャネルとなる低表面エネルギーのポリイミド上にインクジェット描画で塗布したところ、表面エネルギーが30mN/mと非常に低い為、金コロイド溶液はポリイミド上で二つに分離し、チャネル部分の両側に自発的に移動して安定化した。この状態で250℃で焼成を行い、ソース・ドレインとなる金電極を完全に金属化した。ソースドレイン電極形成後、コットン製のラビングローラーを用いて1000rpmでラビング処理を行い、配向処理を行ったところ、ソース・ドレイン電極と基板の密着性が悪い為、一部で剥がれの欠陥が生じた。ラビング終了後、基板の洗浄を行い、その後チャネルとなる低表面エネルギーのポリイミド上に半導体層としてペンタセン前駆体溶液をインクジェット描画法にて100nm形成し、乾燥を行って結晶化させた。結晶状態をXRDで測定したところ、ラビングした一方向に配向していたが、配向角度は基板面に対しほぼ0度で完全に軸がラビング方向に向いた状態であり、低分子有機半導体の結晶状態としては好ましくない状態であった。またチャネル長は5μmであった。更にその上に絶縁膜となる高耐圧のポリイミド層をスピンコートにて形成し200℃で焼成を行った。その上にチャネル長の直上となる部分にゲート電極層をインクジェット描画法で形成した。電極材料にはソース・ドレイン電極と同様、金コロイドの分散溶液を用い、液滴径は20μmで行った。焼成は250℃で行った。
(Comparative example)
A top gate type organic FET was fabricated in the same manner as in Example 1 except that an insulating layer containing insulating fine particles was not provided on the substrate. On the liquid crystal polymer substrate, a low surface energy polyimide having a fluorine-based side chain was formed as an alignment film to a thickness of 10 nm by offset printing, and baked at 200 ° C. The polyimide surface was masked with a resist, and the polyimide was removed by chemical dry etching, leaving a portion where the channel was to be formed with a width of 5 μm. After the resist was removed, source / drain electrodes were formed using an ink jet drawing method. The electrode material used was a colloidal gold colloid dispersed in an aqueous solution, and this solution was applied by ink-jet drawing onto a low surface energy polyimide that would become the channel. The surface energy was very low at 30 mN / m, so gold The colloidal solution separated into two on the polyimide, and it moved and stabilized spontaneously on both sides of the channel part. In this state, firing was performed at 250 ° C. to completely metallize the gold electrode serving as the source / drain. After forming the source / drain electrodes, a rubbing process was performed at 1000 rpm using a cotton rubbing roller, and an alignment process was performed. Due to poor adhesion between the source / drain electrodes and the substrate, some peeling defects occurred. . After completion of the rubbing, the substrate was washed, and then a pentacene precursor solution was formed as a semiconductor layer to 100 nm on the low surface energy polyimide serving as a channel by an ink jet drawing method, followed by drying to crystallize. When the crystal state was measured by XRD, it was oriented in one direction of rubbing, but the orientation angle was almost 0 degrees with respect to the substrate surface and the axis was completely oriented in the rubbing direction. The state was not preferable. The channel length was 5 μm. Further, a high pressure-resistant polyimide layer serving as an insulating film was formed thereon by spin coating and baked at 200 ° C. A gate electrode layer was formed on the portion directly above the channel length by an ink jet drawing method. Similar to the source / drain electrodes, a gold colloid dispersion was used as the electrode material, and the droplet diameter was 20 μm. Firing was performed at 250 ° C.
形成した有機FET上のゲート、ソース・ドレインに配線を行った。半導体パラメーターアナライザー用いて、電極がラビング時に剥がれ落ちなかった有機FETの特性を測定したところ、0.01cm2/V・s程度とペンタセンの配向角が高いときに比べて2桁程度移動度が低く、十分なFET特性を得られなかった。 Wiring was performed on the gate, source and drain on the formed organic FET. Using a semiconductor parameter analyzer, we measured the characteristics of the organic FET that did not peel off when the electrode was rubbed. As a result, the mobility was about 0.01 cm2 / V · s, which was about two orders of magnitude lower than when the orientation angle of pentacene was high. FET characteristics could not be obtained.
11 有機FETを形成する基板
12 微粒子含有絶縁膜
13 配向膜
14 半導体層
15 ソース&ドレイン電極
16 絶縁膜
17 ゲート電極
18 ラビングローラー
11 Substrate on which organic FETs are formed
12 Insulating film containing fine particles
13 Alignment film
14 Semiconductor layer
15 Source and drain electrodes
16 Insulating film
17 Gate electrode
18 Rubbing roller
Claims (14)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005350843A JP2007158002A (en) | 2005-12-05 | 2005-12-05 | Organic electronic device and method for forming the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005350843A JP2007158002A (en) | 2005-12-05 | 2005-12-05 | Organic electronic device and method for forming the same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007158002A true JP2007158002A (en) | 2007-06-21 |
Family
ID=38241971
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005350843A Withdrawn JP2007158002A (en) | 2005-12-05 | 2005-12-05 | Organic electronic device and method for forming the same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007158002A (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009014067A1 (en) * | 2007-07-25 | 2009-01-29 | Japan Gore-Tex Inc. | Field effect transistor |
JP2015509660A (en) * | 2012-02-15 | 2015-03-30 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングMerck Patent Gesellschaft mit beschraenkter Haftung | Planarization layer for organic electronic devices |
-
2005
- 2005-12-05 JP JP2005350843A patent/JP2007158002A/en not_active Withdrawn
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009014067A1 (en) * | 2007-07-25 | 2009-01-29 | Japan Gore-Tex Inc. | Field effect transistor |
JP2009032818A (en) * | 2007-07-25 | 2009-02-12 | Japan Gore Tex Inc | Field-effect type transistor |
JP2015509660A (en) * | 2012-02-15 | 2015-03-30 | メルク パテント ゲゼルシャフト ミット ベシュレンクテル ハフツングMerck Patent Gesellschaft mit beschraenkter Haftung | Planarization layer for organic electronic devices |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7485576B2 (en) | Method of forming conductive pattern, thin film transistor, and method of manufacturing the same | |
JP4996846B2 (en) | Field effect transistor and manufacturing method thereof | |
JP4961819B2 (en) | Field effect transistor and manufacturing method thereof | |
CN101023529B (en) | Method of forming a solution processed device | |
JP4502382B2 (en) | Organic transistor | |
JP4652866B2 (en) | Organic transistor | |
US20160072086A1 (en) | Thin film transistor, transistor array, method of manufacturing thin film transistor, and method of manufacturing transistor array | |
Keum et al. | Control of the molecular order and cracks of the 6, 13-bis (triisopropylsilylethynyl)-pentacene on a polymeric insulator by anisotropic solvent drying | |
JP5017338B2 (en) | Manufacturing method of organic transistor | |
JP2007158002A (en) | Organic electronic device and method for forming the same | |
JP6393937B2 (en) | Thin film transistor manufacturing method, thin film transistor, and transistor array | |
JP5305461B2 (en) | Thin film laminate and organic transistor using the same | |
JP2011258824A (en) | Organic crystalline structure, organic transistor and method for manufacturing organic crystalline structure | |
JP5017339B2 (en) | Manufacturing method of organic transistor | |
GB2569637A (en) | Electronic device | |
JP6369098B2 (en) | Thin film transistor manufacturing method | |
JP2008263045A (en) | Pattern formation method and manufacturing method of electronic element | |
WO2009096525A1 (en) | Thin film transistor | |
Pham et al. | Bending tests of carbon nanotube thin-film transistors on flexible substrate | |
JP2007081164A (en) | Organic transistor | |
JP2007081165A (en) | Method of manufacturing organic transistor | |
JP6330408B2 (en) | Thin film transistor and manufacturing method thereof | |
JP6202714B2 (en) | Thin film transistor element manufacturing method and coating type semiconductor layer patterning method | |
WO2009090966A1 (en) | Thin film transistor and method for manufacturing the same | |
KR101325452B1 (en) | Organic Thin Film Transistor Having DLC Layer And Method For Manufacturing The Same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090303 |