JP2007157993A - Manufacturing method of optical semiconductor element - Google Patents
Manufacturing method of optical semiconductor element Download PDFInfo
- Publication number
- JP2007157993A JP2007157993A JP2005350677A JP2005350677A JP2007157993A JP 2007157993 A JP2007157993 A JP 2007157993A JP 2005350677 A JP2005350677 A JP 2005350677A JP 2005350677 A JP2005350677 A JP 2005350677A JP 2007157993 A JP2007157993 A JP 2007157993A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- cladding layer
- semi
- optical functional
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
本発明は、光ファイバ通信などに用いる光半導体素子の製造方法に関し、特に、光導波路上に複数の光増幅器や光変調器など光機能を有する領域がある半導体素子の電極形成方法に関する。 The present invention relates to a method for manufacturing an optical semiconductor device used for optical fiber communication, and more particularly to a method for forming an electrode of a semiconductor device having a region having an optical function such as a plurality of optical amplifiers and optical modulators on an optical waveguide.
近年、光ファイバ通信の発展に伴い、これに用いられる光素子の高機能化・複合化への要求が高まっており、その一環から、例えば、半導体を用いた光増幅器や光変調器など複数の機能の異なる光機能を集積化した構造を持つ光半導体素子の実現がますます重要になってきている。 In recent years, with the development of optical fiber communication, there has been an increasing demand for higher functionality and combination of optical elements used therefor. From some of them, for example, a plurality of optical amplifiers and optical modulators using semiconductors. Realization of an optical semiconductor device having a structure in which optical functions having different functions are integrated is becoming more and more important.
その様な集積化した光半導体素子においては、搭載された各光機能を制御するために、素子の表面に電気的に分離された複数の電極を形成する必要がある。この要求に対してこれまで様々な方法が行われてきた。 In such an integrated optical semiconductor device, it is necessary to form a plurality of electrically separated electrodes on the surface of the device in order to control each mounted optical function. Various methods have been used to meet this requirement.
例えば、図8に模式的な光半導体素子断面図によって示す方法は、隣り合う異なる機能を有する各光機能領域の境界部分におけるコンタクト層と電極とを除去して、各光機能領域間を電気的に分離する方法である(例えば特許文献1に示された装置断面図)。同図において、基板101(たとえばn型半導体基板)上にコア層102−1(たとえばノンドープ半導体層)とクラッド層102−2(たとえば半絶縁体層)とからなる機能領域層102が形成され、機能領域層102には図示するように光機能領域Aと光機能領域Bとが隣り合って形成されている。そして、この機能領域層102上にクラッド層103(たとえばp型半導体層)が光機能領域Aと光機能領域Bを覆うように形成されている。光機能領域Aと光機能領域Bとをそれぞれ個別に電気的に制御するために、クラッド層103上に各々の電極を形成する必要があるが、この場合、たとえばクラッド層103上に一様にコンタクト層104(たとえばp型コンタクト層)を形成した後に所定の各光機能領域の境界相当部分のコンタクト層104を一部除去して溝107を形成するような方法で、光機能領域Aの上方にコンタクト層104Aが、光機能領域Bの上方にコンタクト層104Bが、それぞれ形成されている。さらに各コンタクト層上に電極105A、105B(たとえばp側電極)と、基板101の下部に電極106(たとえばn側電極)を形成し、図中の破線矢印a、およびbに示すように、各電極間で、各光機能領域に対して電気的に印加可能とする。しかし、このような構成では、たとえば電極105Aと電極105Bの間で電位差がある場合、図中の破線曲線cで示すように、クラッド層103を通じて電極間に電流リークが発生しやすくなる。
For example, in the method shown by the schematic cross-sectional view of the optical semiconductor element in FIG. 8, the contact layer and the electrode at the boundary portion between the optical functional regions having different functions adjacent to each other are removed to electrically connect the optical functional regions. (For example, a cross-sectional view of the device shown in Patent Document 1). In the figure, a
このような電流リークの発生を抑制するための方法として、クラッド層103において各光機能領域の境界上方に高抵抗領域を形成する方法がある。図9に示す模式的な光半導体素子断面図は、図8に示した構造と基本的に同様な構造であるが、異なる所は、溝107の下部のクラッド層103内に各光機能領域のクラッド層を分けるように高抵抗領域108が形成されている点である。
As a method for suppressing the occurrence of such current leakage, there is a method in which a high resistance region is formed above the boundary of each optical functional region in the
このような高抵抗領域108を形成する手法としては、たとえば、イオン注入法がある(たとえば特許文献2)。この方法は、たとえば、図9において、コンタクト層104Aと104Bをマスクとして、この間の溝107にプロトンを注入し高抵抗化する。これにより、電極105A,105B間の電流リークを低減させることはできるが、このようなイオン注入法は注入領域にダメージが入りやすいことが知られておる。特に光機能領域へのダメージ、たとえば光機能領域に含まれる活性層・受光層などにイオンの注入が及ぶことでそれらの層が損傷を受け、光機能などが劣化する可能性が高い。またイオン注入法は一般的に製造コストが高くなるという課題もある。
As a method of forming such a
高抵抗領域を形成する他の手法として、高抵抗層を選択的に埋め込み成長をする方法がある(たとえば特許文献3)。この方法は、たとえば、図9において、機能領域層102には図示するように光機能領域Aと光機能領域Bとが隣り合って形成され、その上の全面にクラッド層103、次いで全面にコンタクト層104を形成した後、その上に、光機能領域A、Bの境界領域上部に開口部を設けた誘電体マスクをパターニングする。そしてこのマスクを介して、たとえばウエットエッチングにより、機能領域層102が露出するまで、境界領域のコンタクト層104、クラッド層103を除去して穴部を開口する。その後、その穴部に高抵抗層の埋め込み成長を行うことで、高抵抗領域を形成する。この様な方法の場合、この穴部の深さは通常2〜3μm程度以上と比較的深く、これに埋め込み成長を行うこととなるが、誘電体マスクの開口部に平坦な表面を有する埋め込み成長層を得ることは困難であり、通常、誘電体マスクの開口部エッジ近傍に突起状成長部を有する成長層が形成されやすい。この後、誘電体マスクをエッチングで除去してから、たとえば単一モード動作の光半導体素子化するための目的で、この素子をメサストライプ構造とするために、メサストライプ用マスクの形成などのパターニング処理を行う必要がある。この様なプロセスにおいて形成されたストライプ用マスクの一部が突起状成長部で切断するなどの問題が発生し、メサストライプ形成する際に歩留が低下するといった課題を有している。
As another method of forming the high resistance region, there is a method of selectively embedding and growing a high resistance layer (for example, Patent Document 3). In this method, for example, in FIG. 9, an optical functional region A and an optical functional region B are formed adjacent to each other in the
高抵抗領域を形成する別の手法として、上記の二つの手法とは逆に、半絶縁体のクラッド層を機能領域層上に形成した後、異なる機能領域の境界の上部の半絶縁体クラッド層以外のクラッド層の抵抗を、たとえば不純物拡散によって、低くする方法が提案されている(特許文献4)。図10を用いて、この不純物拡散によって行う方法の工程を、光半導体素子の断面図によって説明する。図10の(1)において、基板101上にコア層102−1とクラッド層102−2とからなる機能領域層102が形成され、機能領域層102には図示するように光機能領域Aと光機能領域Bとが隣り合って形成されている。そして、この機能領域層102上に半絶縁性クラッド層109(たとえばFeドープの半絶縁性層)が光機能領域Aと光機能領域Bを覆うように形成されている。次に図10(2)に示す様に異なる光機能領域の境界の上部に誘電体マスク110(たとえばSiO2膜)を形成し、これをマスクにして半絶縁性クラッド層109にp型ドーパントである、たとえばZnを選択的に拡散することで、拡散クラッド層領域109A,109B(導電性領域)と、半絶縁性領域109C(非拡散クラッド領域)が形成される。そして図10(3)のように、誘電体マスク110を除去した後、電極とのコンタクトをとるために、素子表面全体にZnドープのp型コンタクト層104を成長させる。しかし、この成長プロセス時において、半絶縁性領域109Cの表面にコンタクト層中のZnの拡散が生じ、p型領域109Dが形成されてしまう。この結果、図10(4)のように、コンタクト層104を機能領域A、B用に分けて、コンタクト層104A、104Bとし、その上に電極105A、105B、そして下部電極106を形成して、電極間に電位差があるように各電極に電圧印加したとき、電極105Aと電極105B間で電流リーク(図中の破線曲線cで表示)が生じてしまうといった問題が生じる。
As another method for forming the high resistance region, contrary to the above two methods, after forming a semi-insulator cladding layer on the functional region layer, the semi-insulator cladding layer above the boundary of the different functional regions A method has been proposed in which the resistance of other cladding layers is reduced by, for example, impurity diffusion (Patent Document 4). The steps of the method performed by impurity diffusion will be described with reference to the cross-sectional view of the optical semiconductor element, using FIG. In FIG. 10A, a
なお、以上の説明において、基板上にコア層とクラッド層とからなる機能領域層が形成され、その機能領域層に光機能領域Aと光機能領域Bとが隣り合って形成されるような光半導体素子の作製方法については、上記の特許文献1〜4で示されるような、基本的に各種の層を同一基板上に平面的に成長積層しながら作製する方法のほかに、同一基板上において、その基板上に成長された半導体結晶層の端面に他の半導体結晶層の端面を直接結合(バットジョイント:Butt−joint)して作製する方法(バットジョイント法と称する)も用いられるようになっている(たとえば、特許文献5)。
上記の様に、隣り合った二つの光機能領域の、境界上部にあるクラッド層を分けるように高抵抗領域化する方法においては、従来のプロトン注入する方法は光機能領域層へのダメージが懸念され、他の従来方法である高抵抗層の埋め込み成長を行う方法は、平坦な面を有する成長層が得られ難く、その結果、メサストライプ化において欠陥が生じる可能性が高くなる。また半絶縁性クラッド層に選択的な拡散層を形成する従来の方法では、高不純物濃度を有するコンタクト層の成長時に、このコンタクト層中の不純物が、所定の境界部に形成されている半絶縁性クラッド層の表面領域に拡散されてしまうため電流リークが生じるといった、いずれも課題を有している。 As described above, in the method of increasing the resistance region so as to divide the cladding layer at the upper boundary between two adjacent optical functional regions, the conventional proton implantation method may cause damage to the optical functional region layer. In other conventional methods, in which the high resistance layer is embedded and grown, it is difficult to obtain a growth layer having a flat surface, and as a result, there is a high possibility that a defect will occur in mesa stripe formation. Further, in the conventional method of forming a selective diffusion layer in the semi-insulating clad layer, when the contact layer having a high impurity concentration is grown, the impurities in the contact layer are formed in the predetermined boundary portion. Both have problems such as current leakage due to diffusion into the surface region of the conductive cladding layer.
そこで、本発明の課題は、各光機能領域へのダメージを与えること無く、効果的に電極願のリーク電流を抑制できる光半導体素子を、歩留良く製造することができる方法を提供することにある。 Accordingly, an object of the present invention is to provide a method capable of manufacturing an optical semiconductor element capable of effectively suppressing the leakage current of an electrode application without causing damage to each optical functional region with a high yield. is there.
本発明の目的は、第1の導電型を有する半導体基板上にノンドープのコア層と第1の半絶縁性のクラッド層からなる複数の半導体光機能領域を形成する工程と、
上記複数の半導体光機能領域の互いに隣り合う、少なくとも一組の半導体光機能領域の上に、第2の半絶縁性のクラッド層、次いで第1の導電型を有する、またはノンドープのキャップ層を形成する工程と、
前記少なくとも一組の半導体光機能領域のそれぞれの上に、エッチング用マスク開口部を有する誘電体マスクを形成する工程と、
前記エッチング用マスク開口部に露出した前記キャップ層を除去して、少なくとも一組の拡散用キャップ開口部を形成する工程と、
前記拡散用キャップ開口部から前記第2の半絶縁性のクラッド層及び第1の半絶縁性のクラッド層に、第2の導電型のドーパントを選択熱拡散する工程と、
前記拡散用キャップ開口部に第2の導電型を有するコンタクト用半導体層を選択的に成長して、少なくとも一組のコンタクトを形成する工程と、
を有することを特徴とする光半導体素子の製造方法、によって可能となる。
An object of the present invention is to form a plurality of semiconductor optical functional regions comprising a non-doped core layer and a first semi-insulating cladding layer on a semiconductor substrate having a first conductivity type;
A second semi-insulating cladding layer and then a first conductivity type or non-doped cap layer are formed on at least one set of semiconductor optical functional regions adjacent to each other in the plurality of semiconductor optical functional regions. And a process of
Forming a dielectric mask having an etching mask opening on each of the at least one set of semiconductor optical functional regions;
Removing the cap layer exposed in the etching mask opening to form at least one set of diffusion cap openings;
Selectively thermally diffusing a second conductivity type dopant from the diffusion cap opening into the second semi-insulating cladding layer and the first semi-insulating cladding layer;
Selectively growing a contact semiconductor layer having a second conductivity type in the diffusion cap opening to form at least one set of contacts;
It is possible by the manufacturing method of the optical semiconductor element characterized by having.
また、さらに、前記少なくとも一組の半導体光機能領域上にメサストライプ形成用誘電体マスクを形成し、前記少なくとも一組の半導体光機能領域をエッチングによりメサストライプ構造とする工程と、
前記メサストライプ構造の両サイド側に半絶縁性半導体層を埋め込む工程と、
を有することを特徴とする。
Further, a step of forming a mesa stripe forming dielectric mask on the at least one set of semiconductor optical functional regions, and etching the at least one set of semiconductor optical functional regions into a mesa stripe structure;
Embedding a semi-insulating semiconductor layer on both sides of the mesa stripe structure;
It is characterized by having.
また、さらに、前記メサストライプ構造の前記少なくとも一組のコンタクト間の前記キャップ層を除去する工程と、
を有することを特徴とする。
Further, the step of removing the cap layer between the at least one set of contacts of the mesa stripe structure;
It is characterized by having.
そして、前記少なくとも一組の拡散用キャップ開口部を形成する工程に次いで、前記拡散用キャップ開口部から前記第2の半絶縁性のクラッド層の所定の深さをエッチングして、クラッド層開口部を形成する工程と、
前記クラッド層開口部から前記第2の半絶縁性のクラッド層及び第1の半絶縁性のクラッド層に、第2の導電型のドーパントを選択熱拡散する工程と、
前記クラッド層開口部に第2の導電型を有するクラッド層を選択的に成長する工程と、
前記拡散用キャップ開口部に第2の導電型を有するコンタクト用半導体層を選択的に成長して、少なくとも一組のコンタクトを形成する工程と、
を有することを特徴とする。
Then, following the step of forming the at least one set of diffusion cap openings, a predetermined depth of the second semi-insulating clad layer is etched from the diffusion cap openings to form a cladding layer opening Forming a step;
Selectively thermally diffusing a dopant of the second conductivity type from the opening of the cladding layer into the second semi-insulating cladding layer and the first semi-insulating cladding layer;
Selectively growing a cladding layer having a second conductivity type in the opening of the cladding layer;
Selectively growing a contact semiconductor layer having a second conductivity type in the diffusion cap opening to form at least one set of contacts;
It is characterized by having.
また、前記第1の導電型はn型であり、前記第2の導電型はp型であることを特徴とする。 The first conductivity type is n-type, and the second conductivity type is p-type.
同一基板上に異なる光機能領域が隣り合って形成されるような、光機能が集積された光半導体素子を作製する際、素子上に各光機能領域を制御するための電極の形成において、本発明の方法を適用することにより、各光機能領域の機能層であるコア層などへのダメージを与えること無く、電極間(素子上部のp側電極間)の電流リークを大幅に低減し、かつ、特にメサストライプ構造としたときに、歩留良く作製することができるといった効果を得ることができる。 When manufacturing an optical semiconductor element in which optical functions are integrated such that different optical functional areas are formed adjacent to each other on the same substrate, in forming electrodes for controlling each optical functional area on the element, By applying the method of the invention, the current leakage between the electrodes (between the p-side electrodes on the element) is greatly reduced without damaging the core layer, which is the functional layer of each optical functional region, and In particular, when the mesa stripe structure is used, an effect that it can be manufactured with a high yield can be obtained.
以下に、本発明の実施の形態を、添付図を参照しつつ説明する。
(本発明の基準となる実施の形態)
先ず、本発明の基準となる実施の形態を説明する。図1〜図2は、その製造方法を説明するための、各工程の断面を示す模式図である。ここでの製造工程例では、先に述べた、バットジョイント法を用いて隣り合う異なる光機能領域をもつ光機能素子を形成する工程を採用しているが、本発明の製造方法はこれに限られない。
Embodiments of the present invention will be described below with reference to the accompanying drawings.
(Embodiment serving as a reference of the present invention)
First, an embodiment serving as a reference of the present invention will be described. 1 to 2 are schematic views showing cross sections of respective steps for explaining the manufacturing method. In this example of the manufacturing process, the above-described process of forming optical functional elements having different optical functional areas adjacent to each other using the butt joint method is employed. However, the manufacturing method of the present invention is not limited to this. I can't.
図1(1)において、基板1(たとえばn型基板)上に、コア層2A(たとえばノンドープ層)とクラッド層3−1A(たとえば半絶縁性層)からなる光機能領域Aが形成され、その上にこれを覆うように誘電体マスク4(たとえば半導体酸化膜)が形成される。次にバットジョイント法により、コア層2Aおよびクラッド層3−1Aに、それぞれ突合せ接合するように、コア層2B(たとえばノンドープ層)とクラッド層3−1B(たとえば半絶縁性層)からなる、異なる光機能を有する光機能領域Bが成長形成される。こうした構成において、コア層2Aおよびコア層2Bは連続した光の伝搬領域であるコア層2をなし、クラッド層3−1Aおよびクラッド層3−1Bは連続した光のクラッド領域であるクラッド層3−1をなす。
In FIG. 1 (1), an optical functional region A composed of a
次に、図1(2)において、誘電体マスク4を除去した後、クラッド層3−1上に、更にこれと同一組成のクラッド層3−2(たとえば半絶縁性層)を成長してクラッド層3−1とクラッド層3−2は連続したクラッド領域であるクラッド層3をなし、こうして異なる光機能領域A,Bを有する光半導体素子が構成される。
Next, in FIG. 1B, after the
そして、キャップ層5(たとえばn型層)をクラッド層3上に連続して成長する。キャップ層5の組成はクラッド層3と異なる組成であれば良い。
Then, a cap layer 5 (for example, an n-type layer) is continuously grown on the
そして、図1(3)に示すように、各光機能領域A、Bの上部の電極を設ける部分に開口部を有する誘電体マスク6(たとえば半導体酸化膜)をキャップ層5の上に形成する。
Then, as shown in FIG. 1 (3), a dielectric mask 6 (for example, a semiconductor oxide film) having an opening at a portion where the electrodes above the optical functional regions A and B are provided is formed on the
次に、図2(4)に示すように、誘電体マスク6を用いて、キャップ層5をエッチングにより開口溝7を形成する。
Next, as shown in FIG. 2 (4), the
その後、図2(5)に示すように、開口溝7からクラッド層3内に不純物(たとえばp型ドーパントのZn)を選択的に熱拡散して不純物拡散領域8を形成し、光機能領域AおよびBの境界上部のクラッド層3には、不純物の非拡散領域9が残る。
Thereafter, as shown in FIG. 2 (5), an
最後に、開口溝7の部分にコンタクト層10(たとえばp型層)の選択的な埋め込み成長を行う。この際、埋め込みを行うキャップ層5の開口溝7の深さを、1μm以下とすることで、埋め込み成長されるコンタクト層10の表面を平坦に成長することが可能である。このコンタクト層の平坦な成長は重要であり、これによってキャップ層5を含めた面での平坦性を保証し、後述する光半導体素子のメサストライプ化のプロセスにおいて、メサストライプ形成用のマスクを平坦な面上に高精度かつ安定に形成でき、高い歩留を確保する上で不可欠な条件である。
Finally, selective buried growth of the contact layer 10 (for example, p-type layer) is performed in the portion of the
この後、誘電体マスク6の除去、コンタクト層10へ電極(p側電極)、基板1の下部への電極(n側電極)の形成を行って光半導体素子化を行う。
Thereafter, the
以上説明したような本発明の製造方法では、非拡散領域9の上部にはコンタクト層10が成長形成されないため、先述の特許文献4に関して議論したような、コンタクト層からの非拡散領域の上層への不純物(Zn)の拡散、そして電極間の電流リークの発生といった問題を回避することができる。
In the manufacturing method of the present invention as described above, the
なお、図2(4)において、キャップ層5のみをエッチングして開口溝7を形成したが、さらにクラッド層3の一部の深さまでエッチングして、開口溝7を形成しても良い。この場合は、この開口溝7から不純物(たとえばp型ドーパントのZn)を選択的に熱拡散して不純物拡散領域8を形成した後、まず、クラッド層3のエッチングされた部分に不純物(たとえば、p型不純物)を含むクラッド層を埋め込み、次いでコンタクト層(たとえば、p型層)の埋め込み成長を行う。この方法は、良好な電極コンタクトを得る上や電極間リーク電流をより低減化する上で、不純物(たとえばp型不純物)を含むクラッド層の不純物濃度分布の制御を行いやすいといった利点がある。
In FIG. 2 (4), only the
また、電極間のリーク電流を更に減少させるためには、上記方法で形成された光半導体素子を、たとえば光の単一モード伝搬を行わせる目的で、メサストライプ化した後、メサ側面部を半絶縁性層で埋め込む方法を用いることが好ましい。 Further, in order to further reduce the leakage current between the electrodes, the optical semiconductor element formed by the above method is formed into a mesa stripe for the purpose of, for example, carrying out single mode propagation of light, and then the mesa side surface portion is half-finished. It is preferable to use a method of embedding with an insulating layer.
図3は、本発明の光半導体素子をメサストライプ化するときの工程を説明するための、光半導体素子の斜視図を示す。図3(1)は、光機能領域AおよびBが隣り合って形成されていて、光の伝搬方向に長いメサストライプ構造の光半導体素子を形成するために、メサストライプ用誘電体マスク11を用いて、素子側面の各層を基板1までエッチングしたときの斜視図である。基板1上に光機能領域AおよびBが形成されており、それぞれコア層2、クラッド層3を有し、光機能領域Aと光機能領域Bの境界上のクラッド層3には、非拡散領域9があり、それ以外のクラッド層3の領域は不純物が拡散され、不純物拡散領域となっている。その領域上には、それぞれコンタクト層10が形成され、非拡散領域9の上にはキャップ層5が形成されている。コンタクト層10とキャップ層5からなる平面上に、メサストライプ用誘電体マスク11が形成されている。
FIG. 3 is a perspective view of an optical semiconductor element for explaining a process when forming the mesa stripe of the optical semiconductor element of the present invention. In FIG. 3A, the mesa stripe
次に、図3(2)に示すように、メサ側面部を半絶縁性層12で埋め込む。
Next, as shown in FIG. 3B, the mesa side surface portion is embedded with the
そして、図3(3)に示すように、メサストライプ用誘電体マスク11を除去する。この後、電極をコンタクト層10上に形成する前に、コンタクト層10の間にあるキャップ層5を除去すると良い。キャップ層5は通常n型層を用いており、この後コンタクト層にp型電極を形成するために、電極間で、p−n−p接合が存在することとなり、電流が流れる可能性があるためである。このようにキャップ層5を除去後、電極を形成して、本発明の方法になるメサストライプ型光半導体素子とする。
Then, as shown in FIG. 3C, the mesa stripe
この様に、本発明の製造方法を用いることにより、光機能領域の活性層であるコア層およびその近傍へのダメージを与えること無く、表面が平坦に成長可能であって、電極間の電流リークを大幅に低減することが可能となる。 Thus, by using the manufacturing method of the present invention, the surface can be grown flat without damaging the core layer, which is the active layer of the optical functional region, and the vicinity thereof, and the current leakage between the electrodes Can be greatly reduced.
以上のような本発明の基準となる製造方法により、具体的に行った実施例を以下に示す。
(第1の実施例)
図4〜図6に、本発明の第1の実施例の工程を説明する素子断面図および斜視図を示す。この実施例では、TDA−DFBレーザ(Tunable Distributed Amplification - Distributed Feed Back Laser) である光半導体素子を製造する工程において、この素子の上部となるp側電極を形成製造工程を示す。
Examples specifically carried out by the above-described manufacturing method serving as a reference of the present invention will be described below.
(First embodiment)
4 to 6 are element sectional views and perspective views for explaining the steps of the first embodiment of the present invention. In this embodiment, in a process of manufacturing an optical semiconductor element which is a TDA-DFB laser (Tunable Distributed Amplification-Distributed Feed Back Laser), a manufacturing process of forming a p-side electrode which is an upper part of the element is shown.
図4(1)に示すように、n型InP基板11上に、電流注入による発光する活性層領域Xと屈折率が変化するチューニング領域Yとが、交互に、たとえばバットジョイント法などにより、それぞれ接合されてコア層12(たとえば、X:ノンドープのInGaAsPからなる1.55μm帯歪量子井戸、Y:ノンドープの1.38μm組成InGaAsP)が形成される。この上に、先ず半絶縁性InPからなるクラッド層13を、たとえば、層厚2.5μm、その上に、n型InGaAsPからなるキャップ層14を、たとえば、層厚0.3μm、MOCVD法(有機金属化学気相成長法)を用いて成長する。
As shown in FIG. 4A, on the n-
次に、図4(2)に示すように、各領域上部のp側電極を設ける部分のみに開口部15があるSiO2膜からなるマスク16を形成する。
Next, as shown in FIG. 4B, a
次に、図4(3)に示すように、マスク16を介して、キャップ層14のみを、たとえば、硫酸と過酸化水素と水の混合液を用いてウエットエッチングし、キャップ層14に開口溝17を形成する。
Next, as shown in FIG. 4 (3), only the
次に、図5(4)に示すように、開口溝17からp型ドーパントであるZnの拡散を行って拡散領域18を形成し、p側電極下部のクラッド層のみをp型化する。この拡散工程には、たとえば拡散源となるZn化合物と本素子を閉管中に設置して加熱処理を行う気相拡散を用いる。
Next, as shown in FIG. 5 (4), the
そして、図5(5)に示すように、キャップ層14の開口溝17部分に、p型ドーパントとしてZnを用い、InGaAsからなるコンタクト層19の埋め込み成長をMOCVD法により行う。ここにおいて、埋め込み成長を行う深さが、開口溝の深さである0.3μm程度であるため、この表面を十分な平坦性を有する膜に成長することが可能である。
Then, as shown in FIG. 5 (5), in the
この後、マスク16を弗化水素水などで除去し、本素子をメサストライプ化するために、図5(6)の斜視図(二つの隣り合う光機能領域分以外の他の光機能領域の部分は省略)に示すように、SiO2膜からなる、メサストライプ用マスク20をパターニングする。そしてメサストライプ用マスク20を用いて、たとえば、反応性イオンエッチング装置を用いたドライエッチングにより、光を単一モードで伝搬するようにすべく、たとえば、幅1〜2μmのメサストライプを形成する。
Thereafter, the
次に、図6(7)に示すように、MOCVD法を用いて、メサストライプ脇に半絶縁性のInPからなる半絶縁層21を埋め込む。
Next, as shown in FIG. 6 (7), a
そして、図6(8)に示すように、メサストライプ用マスク20を弗化水素水などで除去し、InGaAsからなるコンタクト層19上に、たとえばAu/Zn/Auからなるp側電極を形成する。上部のp側電極間の電流リークをより低減するために、電極間にあるキャップ層14を除去するのが望ましい。
(第2の実施例)
図7に、本発明の第2の実施例の工程を説明する素子断面図を示す。この実施例においても、第1の実施例と同様に、TDA−DFBレーザである光半導体素子を製造する工程において、この素子の上部となるp側電極を形成製造工程を示す。
Then, as shown in FIG. 6 (8), the
(Second embodiment)
FIG. 7 shows an element cross-sectional view for explaining the process of the second embodiment of the present invention. In this embodiment, similarly to the first embodiment, in the process of manufacturing an optical semiconductor element that is a TDA-DFB laser, a p-side electrode that forms the upper portion of this element is shown.
本実施例においては、第1の実施例で示した、図4(2)における、各領域上部のp側電極を設ける部分のみに開口部15があるSiO2膜からなるマスク16を形成する工程までは、同様に実施する。
In the present embodiment, the process up to the step of forming the
次に、図7(1)に示すように、マスク16を介してキャップ層14(0.3μm厚)と半絶縁性クラッド層13の一部(たとえば、0,2μmの深さ)を、たとえばウエットエッチングし、深さ0.5μmの開口溝17を形成する。
Next, as shown in FIG. 7A, the cap layer 14 (0.3 μm thickness) and a part of the semi-insulating cladding layer 13 (for example, a depth of 0.2 μm) are passed through the
次に、図7(2)に示すように、開口溝17部分からp型ドーパントであるZnの拡散を行って拡散領域18を形成し、p側電極下部のクラッド層のみをp型化する。
Next, as shown in FIG. 7B, the
そして、開口溝17の部分に、p型ドーパントとしてZnを用いたInPからなる埋め込みクラッド層22を、次いでp型ドーパントとしてZnを用いたInGaAsからなるコンタクト層19を埋め込み成長する。この実施例において、埋め込み成長を行う深さが、開口溝の深さである0.5μm程度であるため、第1の実施例と同様に、この表面を十分な平坦性を有する膜に成長することが可能である。
Then, a buried
以後、第1の実施例で行った工程と同様に実施して、メサストライプ構造を有する光半導体素子を形成する。 Thereafter, an optical semiconductor element having a mesa stripe structure is formed in the same manner as the process performed in the first embodiment.
上記の実施例では、キャップ層14の組成としてInGaAsPを挙げたが、これに限らず、クラッド層13と異なる組成であれば良く、たとえば、InGaAsでも構わない。また、半絶縁性クラッド層13は、バックグラウンド濃度が非常に低いアンドープ型の他、半絶縁性ドーパントであるFe,Ruを、このクラッド層のドーパントとして用いたものでも構わない。
In the above embodiment, InGaAsP is used as the composition of the
このような本発明の方法によって、各光機能領域のコア層である機能層へのダメージを与えること無く、電極間(p側電極間)の電流リークを大幅に低減した、光機能が集積された光半導体素子を、歩留良く作製することができた。 By such a method of the present invention, the optical function is integrated, which significantly reduces current leakage between electrodes (between the p-side electrodes) without damaging the functional layer that is the core layer of each optical functional region. The optical semiconductor device could be manufactured with good yield.
以上の実施例を含む実施の形態に関し、さらに以下の付記を開示する。 The following supplementary notes are further disclosed with respect to the embodiments including the above examples.
(付記1)
第1の導電型を有する半導体基板上にノンドープのコア層と第1の半絶縁性のクラッド層からなる複数の半導体光機能領域を形成する工程と、
上記複数の半導体光機能領域の互いに隣り合う、少なくとも一組の半導体光機能領域の上に、第2の半絶縁性のクラッド層、次いで第1の導電型を有する、またはノンドープのキャップ層を形成する工程と、
前記少なくとも一組の半導体光機能領域のそれぞれの上に、エッチング用マスク開口部を有する誘電体マスクを形成する工程と、
前記エッチング用マスク開口部に露出した前記キャップ層を除去して、少なくとも一組の拡散用キャップ開口部を形成する工程と、
前記拡散用キャップ開口部から前記第2の半絶縁性のクラッド層及び第1の半絶縁性のクラッド層に、第2の導電型のドーパントを選択熱拡散する工程と、
前記拡散用キャップ開口部に第2の導電型を有するコンタクト用半導体層を選択的に成長して、少なくとも一組のコンタクトを形成する工程と、
を有することを特徴とする光半導体素子の製造方法。
(Appendix 1)
Forming a plurality of semiconductor optical functional regions comprising a non-doped core layer and a first semi-insulating cladding layer on a semiconductor substrate having a first conductivity type;
A second semi-insulating cladding layer and then a first conductivity type or non-doped cap layer are formed on at least one set of semiconductor optical functional regions adjacent to each other in the plurality of semiconductor optical functional regions. And a process of
Forming a dielectric mask having an etching mask opening on each of the at least one set of semiconductor optical functional regions;
Removing the cap layer exposed in the etching mask opening to form at least one set of diffusion cap openings;
Selectively thermally diffusing a second conductivity type dopant from the diffusion cap opening into the second semi-insulating cladding layer and the first semi-insulating cladding layer;
Selectively growing a contact semiconductor layer having a second conductivity type in the diffusion cap opening to form at least one set of contacts;
A method for producing an optical semiconductor element, comprising:
(付記2)
さらに、前記少なくとも一組の半導体光機能領域上にメサストライプ形成用誘電体マスクを形成し、前記少なくとも一組の半導体光機能領域をエッチングによりメサストライプ構造とする工程と、
前記メサストライプ構造の両サイド側に半絶縁性半導体層を埋め込む工程と、
を有することを特徴とする付記1記載の光半導体素子の製造方法。
(Appendix 2)
A step of forming a mesa stripe forming dielectric mask on the at least one set of semiconductor optical functional regions, and etching the at least one set of semiconductor optical functional regions into a mesa stripe structure;
Embedding a semi-insulating semiconductor layer on both sides of the mesa stripe structure;
The method for producing an optical semiconductor element according to
(付記3)
さらに、前記メサストライプ構造の前記少なくとも一組のコンタクト間の前記キャップ層を除去する工程と、
を有することを特徴とする付記2記載の光半導体素子の製造方法。
(Appendix 3)
And removing the cap layer between the at least one set of contacts of the mesa stripe structure;
The method for producing an optical semiconductor element according to
(付記4)
前記少なくとも一組の拡散用キャップ開口部を形成する工程に次いで、前記拡散用キャップ開口部から前記第2の半絶縁性のクラッド層の所定の深さをエッチングして、クラッド層開口部を形成する工程と、
前記クラッド層開口部から前記第2の半絶縁性のクラッド層及び第1の半絶縁性のクラッド層に、第2の導電型のドーパントを選択熱拡散する工程と、
前記クラッド層開口部に第2の導電型を有するクラッド層を選択的に成長する工程と、
前記拡散用キャップ開口部に第2の導電型を有するコンタクト用半導体層を選択的に成長して、少なくとも一組のコンタクトを形成する工程と、
を有することを特徴とする付記1ないし3のいずれかに記載の光半導体素子の製造方法。
(Appendix 4)
Following the step of forming the at least one set of diffusion cap openings, a predetermined depth of the second semi-insulating cladding layer is etched from the diffusion cap openings to form a cladding layer opening. And a process of
Selectively thermally diffusing a dopant of the second conductivity type from the opening of the cladding layer into the second semi-insulating cladding layer and the first semi-insulating cladding layer;
Selectively growing a cladding layer having a second conductivity type in the opening of the cladding layer;
Selectively growing a contact semiconductor layer having a second conductivity type in the diffusion cap opening to form at least one set of contacts;
The method for producing an optical semiconductor element according to any one of
(付記5)
前記第1の導電型はn型であり、前記第2の導電型はp型であることを特徴とする付記1ないし4のいずれかに記載の光半導体素子の製造方法。
(Appendix 5)
5. The method of manufacturing an optical semiconductor element according to any one of
(付記6)
前記半絶縁性のクラッド層は、ノンドープのクラッド層であることを特徴とする付記1ないし5のいずれかに記載の光半導体素子の製造方法。
(Appendix 6)
6. The method of manufacturing an optical semiconductor element according to any one of
(付記7)
前記半絶縁性のクラッド層のドーパントは、FeもしくはRuであることを特徴とする付記1ないし5のいずれかに記載の光半導体素子の製造方法。
(Appendix 7)
6. The method of manufacturing an optical semiconductor element according to any one of
(付記8)
前記半導体基板及び前記クラッド層はInPからなり、前記コア層及び前記キャップ層はInGaAsPもしくはInGaAsからなることを特徴とする付記1ないし7のいずれかに記載の光半導体素子の製造方法。
(Appendix 8)
8. The method of manufacturing an optical semiconductor element according to any one of
(付記9)
前記選択熱拡散のための前記第2の導電型のドーパントはZnであることを特徴とする付記1ないし8のいずれかに記載の光半導体素子の製造方法。
(Appendix 9)
9. The method of manufacturing an optical semiconductor element according to any one of
1、11 基板
2、12 コア層
3、13 クラッド層
4、6、16 誘電体マスク
5、14 キャップ層
7、17 開口溝
8、18 不純物拡散領域
9 非拡散領域
10、19 コンタクト層
11、20 メサストライプ用誘電体マスク
12、21 半絶縁性層
15 開口部
22 埋め込みクラッド層
1, 11
Claims (5)
上記複数の半導体光機能領域の互いに隣り合う、少なくとも一組の半導体光機能領域の上に、第2の半絶縁性のクラッド層、次いで第1の導電型を有する、またはノンドープのキャップ層を形成する工程と、
前記少なくとも一組の半導体光機能領域のそれぞれの上に、エッチング用マスク開口部を有する誘電体マスクを形成する工程と、
前記エッチング用マスク開口部に露出した前記キャップ層を除去して、少なくとも一組の拡散用キャップ開口部を形成する工程と、
前記拡散用キャップ開口部から前記第2の半絶縁性のクラッド層及び第1の半絶縁性のクラッド層に、第2の導電型のドーパントを選択熱拡散する工程と、
前記拡散用キャップ開口部に第2の導電型を有するコンタクト用半導体層を選択的に成長して、少なくとも一組のコンタクトを形成する工程と、
を有することを特徴とする光半導体素子の製造方法。 Forming a plurality of semiconductor optical functional regions comprising a non-doped core layer and a first semi-insulating cladding layer on a semiconductor substrate having a first conductivity type;
A second semi-insulating cladding layer and then a first conductivity type or non-doped cap layer are formed on at least one set of semiconductor optical functional regions adjacent to each other in the plurality of semiconductor optical functional regions. And a process of
Forming a dielectric mask having an etching mask opening on each of the at least one set of semiconductor optical functional regions;
Removing the cap layer exposed in the etching mask opening to form at least one set of diffusion cap openings;
Selectively thermally diffusing a second conductivity type dopant from the diffusion cap opening into the second semi-insulating cladding layer and the first semi-insulating cladding layer;
Selectively growing a contact semiconductor layer having a second conductivity type in the diffusion cap opening to form at least one set of contacts;
A method for producing an optical semiconductor element, comprising:
前記メサストライプ構造の両サイド側に半絶縁性半導体層を埋め込む工程と、
を有することを特徴とする請求項1記載の光半導体素子の製造方法。 A step of forming a mesa stripe forming dielectric mask on the at least one set of semiconductor optical functional regions, and etching the at least one set of semiconductor optical functional regions into a mesa stripe structure;
Embedding a semi-insulating semiconductor layer on both sides of the mesa stripe structure;
The method of manufacturing an optical semiconductor element according to claim 1, wherein:
を有することを特徴とする請求項2記載の光半導体素子の製造方法。 And removing the cap layer between the at least one set of contacts of the mesa stripe structure;
The method of manufacturing an optical semiconductor element according to claim 2, wherein:
前記クラッド層開口部から前記第2の半絶縁性のクラッド層及び第1の半絶縁性のクラッド層に、第2の導電型のドーパントを選択熱拡散する工程と、
前記クラッド層開口部に第2の導電型を有するクラッド層を選択的に成長する工程と、
前記拡散用キャップ開口部に第2の導電型を有するコンタクト用半導体層を選択的に成長して、少なくとも一組のコンタクトを形成する工程と、
を有することを特徴とする請求項1ないし3のいずれかに記載の光半導体素子の製造方法。 Following the step of forming the at least one set of diffusion cap openings, a predetermined depth of the second semi-insulating cladding layer is etched from the diffusion cap openings to form a cladding layer opening. And a process of
Selectively thermally diffusing a dopant of the second conductivity type from the opening of the cladding layer into the second semi-insulating cladding layer and the first semi-insulating cladding layer;
Selectively growing a cladding layer having a second conductivity type in the opening of the cladding layer;
Selectively growing a contact semiconductor layer having a second conductivity type in the diffusion cap opening to form at least one set of contacts;
The method for producing an optical semiconductor element according to claim 1, wherein:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005350677A JP2007157993A (en) | 2005-12-05 | 2005-12-05 | Manufacturing method of optical semiconductor element |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005350677A JP2007157993A (en) | 2005-12-05 | 2005-12-05 | Manufacturing method of optical semiconductor element |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007157993A true JP2007157993A (en) | 2007-06-21 |
Family
ID=38241966
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005350677A Withdrawn JP2007157993A (en) | 2005-12-05 | 2005-12-05 | Manufacturing method of optical semiconductor element |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007157993A (en) |
-
2005
- 2005-12-05 JP JP2005350677A patent/JP2007157993A/en not_active Withdrawn
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008053649A (en) | Buried semiconductor laser | |
JP2008053501A (en) | Integrated optical device, and its manufacturing method | |
JP2006276497A (en) | Method for manufacturing optical semiconductor device | |
JP5170869B2 (en) | Optical semiconductor device and method for manufacturing optical semiconductor device | |
JP4947778B2 (en) | Optical semiconductor device and manufacturing method thereof | |
KR20080014613A (en) | Semiconductor optical device and manufacturing method therefor | |
JP4213154B2 (en) | Manufacturing method of semiconductor device | |
CN115133397B (en) | Ridge waveguide semiconductor laser and preparation method thereof | |
JP2005286192A (en) | Optically integrated device | |
JP2007157993A (en) | Manufacturing method of optical semiconductor element | |
WO2019193679A1 (en) | Semiconductor laser and method for manufacturing same | |
JPH07254750A (en) | Semiconductor laser | |
JPH03250684A (en) | Manufacture of mesa buried type optical semiconductor device | |
JP7168138B1 (en) | Semiconductor laser element and method for manufacturing semiconductor laser element | |
JP3108183B2 (en) | Semiconductor laser device and method of manufacturing the same | |
JP2000183459A (en) | Ridge waveguide semiconductor laser | |
JP2542570B2 (en) | Method for manufacturing optical integrated device | |
US20220397802A1 (en) | Optical modulator and method of manufacturing optical modulator | |
JP2000012975A (en) | Semiconductor laser device and its manufacture | |
JP5025898B2 (en) | Manufacturing method of semiconductor laser device | |
JP4502867B2 (en) | Semiconductor laser device and manufacturing method of semiconductor laser device | |
JP2956255B2 (en) | Method for manufacturing ridge waveguide semiconductor laser | |
WO2020090078A1 (en) | Optical semiconductor device and method for manufacturing optical semiconductor device | |
JP2005064512A (en) | Integrated optical device and manufacturing method therefor | |
JP2016127131A (en) | Optical semiconductor device and method for manufacturing the same |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20090303 |