JP2007150157A - Thin-film transistor - Google Patents
Thin-film transistor Download PDFInfo
- Publication number
- JP2007150157A JP2007150157A JP2005345457A JP2005345457A JP2007150157A JP 2007150157 A JP2007150157 A JP 2007150157A JP 2005345457 A JP2005345457 A JP 2005345457A JP 2005345457 A JP2005345457 A JP 2005345457A JP 2007150157 A JP2007150157 A JP 2007150157A
- Authority
- JP
- Japan
- Prior art keywords
- active layer
- film transistor
- thin film
- semiconductor active
- oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
Description
本発明は、酸化物半導体を用いた薄膜トランジスタに関するものである。 The present invention relates to a thin film transistor using an oxide semiconductor.
一般に、電子デバイスの駆動用トランジスタとして、アモルファスシリコンや多結晶シリコン等を用いた薄膜トランジスタが用いられてきた。しかしながら、高品質なアモルファスシリコンや多結晶シリコンは、成膜に２００℃以上の温度を必要とするため、フレキシブルなポリマーフィルムを基材として用いて、フレキシブルデバイスを実現することは困難であった。
また近年、有機半導体材料を用いた薄膜トランジスタが盛んに研究されている。有機半導体材料は、真空プロセスを用いず、例えば、印刷プロセスで作成できるため、低温でトランジスタの製造の可能性があり、可撓性のプラスチック基材上に設けられる等の利点を有する。
しかしながら、有機半導体材料は、移動度が極めて低く、また経時劣化にも弱いという難点があり、未だ広範な使用、実用に至っていない。
In general, a thin film transistor using amorphous silicon, polycrystalline silicon, or the like has been used as a transistor for driving an electronic device. However, since high-quality amorphous silicon and polycrystalline silicon require a temperature of 200 ° C. or higher for film formation, it has been difficult to realize a flexible device using a flexible polymer film as a base material.
In recent years, thin film transistors using organic semiconductor materials have been actively studied. The organic semiconductor material can be produced by, for example, a printing process without using a vacuum process. Therefore, the organic semiconductor material can be manufactured at a low temperature, and has an advantage that it is provided on a flexible plastic substrate.
However, organic semiconductor materials have a drawback that they have extremely low mobility and are weak against deterioration over time, and have not yet been widely used and put into practical use.
以上のような状況を踏まえて、透明酸化物半導体を用いたデバイスの開発が行われている。透明酸化物は、低温で作成可能で、しかも高い移動度を示す特性を有しているので、例えば、基材、電極、絶縁膜等に透明材料を用いれば透明なデバイスを実現できる等、従来の材料になかった特性を持つ。前記透明酸化物半導体として、例えば、非晶質In-Ga-Zn-O材料を用いた電界効果型トランジスタが提案されている（非特許文献１参照）。
上記非特許文献１に記載の材料を用いたアモルファス酸化物半導体を半導体活性層として用いることで、室温でPET基板上に移動度が１０cm2/Vs前後の優れた特性を持つ透明電界効果型トランジスタの作成に成功している。
A transparent field effect transistor having excellent characteristics with a mobility of around 10 cm 2 / Vs on a PET substrate at room temperature by using an amorphous oxide semiconductor using the material described in Non-Patent Document 1 as a semiconductor active layer Has been successfully created.
ここで、アモルファスシリコン膜やポリシリコン膜は可視光領域において高い吸収係数を持つため、半導体活性層に光が入射すると、光によって光生成キャリアが発生し、薄膜トランジスタが異常な動作を起こすことがある。
そこで、ゲート電極に金属皮膜等の光の遮断層を用いて、半導体活性層への光の進入を防ぎ、光による異常動作を防止している。
しかしながら、このような光の遮断層が形成されると、画素の面積の割合（開口率）が減少する。そのため、輝度の明るい表示素子の開発には、バックライトの高輝度化が必要となるが、これはエネルギー消費電力の増大につながるという欠点があった。
Here, since an amorphous silicon film or a polysilicon film has a high absorption coefficient in the visible light region, when light enters the semiconductor active layer, photogenerated carriers are generated by the light, and the thin film transistor may behave abnormally. .
Therefore, a light blocking layer such as a metal film is used for the gate electrode to prevent light from entering the semiconductor active layer and to prevent abnormal operation due to light.
However, when such a light blocking layer is formed, the ratio of the pixel area (aperture ratio) decreases. For this reason, the development of a display device with high brightness requires the backlight to have high brightness, but this has the drawback of leading to an increase in energy consumption.
一方、酸化物半導体は透明であるため、前記アモルファスシリコン膜やポリシリコン膜のように可視光領域において光を吸収しない。そのため酸化物半導体を用いたデバイスは、アモルファスシリコン膜やポリシリコン膜を用いたデバイスのように、半導体活性層への光の進入を防ぐための遮光膜を必要としないので、開口率を大きく取れるというメリットもあると考えられてきた。 On the other hand, since an oxide semiconductor is transparent, it does not absorb light in the visible light region unlike the amorphous silicon film or the polysilicon film. Therefore, a device using an oxide semiconductor does not require a light shielding film for preventing light from entering the semiconductor active layer unlike a device using an amorphous silicon film or a polysilicon film, so that a large aperture ratio can be obtained. It has been considered that there is also a merit.
しかしながら、一般的に用いられている酸化物半導体は、バンドギャップが3〜3.5eV程度であるのに対して、例えば、太陽光のフォトンエネルギーは、最大で4.2eV程度のエネルギーを持っている。
そのため、酸化物半導体に使用されるような非縮退の材料は、光の照射下において比較的高い光感度（光導電度／暗導電度）を有している。
例えば、暗状態の導電率（暗導電度）と擬似太陽光（AM1.5）照射下の導電率（光導電度）を比較してみると、価電子制御のための不純物を含まないZnO薄膜においては、暗導電度が1.1×10-8 S/cm、光導電度が9.5×10-6 S/cmという結果が得られた。
このように、明らかに前記酸化物半導体薄膜は、光照射状態と暗状態では導電率に大きな差が出ている。
また、実際にZnOを活性層として用いた電界効果トランジスタを作製し、暗状態と光照射状態下でトランジスタ特性を測定すると、光照射によって酸化物半導体トランジスタの特性は大きな影響を受けてしまい、正常に動作しないことを我々は見いだした。
つまり、従来遮光膜が必要ないとされている透明酸化物半導体においても、遮光膜以外の手段で、実用上光の影響を排除する必要があることを見出した。
However, a generally used oxide semiconductor has a band gap of about 3 to 3.5 eV, whereas, for example, the photon energy of sunlight has an energy of about 4.2 eV at the maximum.
Therefore, a non-degenerate material used for an oxide semiconductor has relatively high photosensitivity (photoconductivity / dark conductivity) under light irradiation.
For example, comparing the conductivity in the dark state (dark conductivity) with the conductivity under simulated sunlight (AM1.5) irradiation (photoconductivity), the ZnO thin film does not contain impurities for valence electron control. In Example 1, the dark conductivity was 1.1 × 10 −8 S / cm and the photoconductivity was 9.5 × 10 −6 S / cm.
Thus, obviously, the oxide semiconductor thin film has a large difference in conductivity between the light irradiation state and the dark state.
In addition, when a field effect transistor using ZnO as an active layer was actually fabricated and the transistor characteristics were measured in the dark state and the light irradiation state, the characteristics of the oxide semiconductor transistor were greatly affected by the light irradiation. We found that it doesn't work.
In other words, it has been found that even in the case of a transparent oxide semiconductor, which does not require a light shielding film, it is necessary to practically eliminate the influence of light by means other than the light shielding film.
本発明は、以上の点に鑑み、酸化物半導体を用いた薄膜トランジスタの動作に影響を与えずに、透明な酸化物半導体の利点である開口率を高く保つことができる薄膜トランジスタを提供透過型ディスプレーに用いることができる、可視光領域（４１０ｎｍ〜７００ｎｍ）において実質的に透明な薄膜トランジスタを提供することである。
すなわち、本発明は、非晶質シリコンや多結晶シリコンのように遮光膜を用いずに、可視光領域においてほぼ透明である酸化物半導体を用い、光照射時においても正常な動作を行う薄膜トランジスタを提供することである。
In view of the above, the present invention provides a thin film transistor capable of maintaining a high aperture ratio, which is an advantage of a transparent oxide semiconductor, without affecting the operation of the thin film transistor using an oxide semiconductor. It is to provide a thin film transistor that can be used and is substantially transparent in the visible light region (410 nm to 700 nm).
That is, the present invention provides a thin film transistor that uses an oxide semiconductor that is substantially transparent in the visible light region without using a light-shielding film, such as amorphous silicon or polycrystalline silicon, and that operates normally even during light irradiation. Is to provide.
請求項１に記載の発明は、透明な基材上に、酸化物からなる半導体活性層、ゲート電極、ソース電極、ドレイン電極及び前記ゲート電極と前記半導体活性層の間に配置されたゲート絶縁膜を有することを薄膜トランジスタにおいて、少なくとも前記基材の、半導体活性層のバンドギャップエネルギー波長よりも波長が短い光に対する透過率が１０％以下であることを特徴とする薄膜トランジスタである。 The invention according to claim 1 is a semiconductor active layer made of oxide, a gate electrode, a source electrode, a drain electrode, and a gate insulating film disposed between the gate electrode and the semiconductor active layer on a transparent substrate It is a thin film transistor characterized by having a transmittance of 10% or less for light having a wavelength shorter than the band gap energy wavelength of the semiconductor active layer of at least the base material.
請求項２に記載の発明は、前記バンドギャップエネルギー波長よりも波長が短い光が、紫外線であることを特徴とする請求項１記載の薄膜トランジスタである。 The invention according to claim 2 is the thin film transistor according to claim 1, wherein the light having a wavelength shorter than the band gap energy wavelength is ultraviolet light.
請求項３に記載の発明は、前記半導体活性層は、バンドギャップが3.1eV以上4.2eV以下の範囲であることを特徴とする請求項１または２記載の薄膜トランジスタである。 A third aspect of the present invention is the thin film transistor according to the first or second aspect, wherein the semiconductor active layer has a band gap in the range of 3.1 eV to 4.2 eV.
請求項４に記載の発明は、請求項１ないし３のいずれかに記載のトランジスタが、可視光領域（４１０ｎｍ〜７００ｎｍ）において実質的に透明であることを特徴とする薄膜トランジスタである。 A fourth aspect of the present invention is a thin film transistor, wherein the transistor according to any one of the first to third aspects is substantially transparent in a visible light region (410 nm to 700 nm).
請求項５に記載の発明は、請求項１ないし４のいずれかに記載の薄膜トランジスタを用いたことを特徴とする透過型電子ディスプレーである。 A fifth aspect of the present invention is a transmission type electronic display using the thin film transistor according to any one of the first to fourth aspects.
請求項１記載の発明のように、基材が、半導体活性層のバンドギャップエネルギー波長よりも波長が短い光に対する透過率を１０％以下としたので、つまり半導体活性層のバンドギャップよりも高いエネルギーをもつ光が半導体に照射されるとキャリアが励起され、導電率が上昇することが防止でき、入射光による誤作動を防止することが可能となった。 As in the first aspect of the invention, since the substrate has a transmittance of 10% or less for light having a wavelength shorter than the band gap energy wavelength of the semiconductor active layer, that is, the energy higher than the band gap of the semiconductor active layer. When the semiconductor is irradiated with light having, the carriers are excited and the conductivity can be prevented from increasing, and malfunction due to incident light can be prevented.
請求項２記載の発明のように、透明基材が紫外線吸収機能をもつことで、基材面から進入する紫外線を吸収することができ、紫外線による半導体活性層の誤作動を防ぐことが可能となった。 As in the invention described in claim 2, since the transparent substrate has an ultraviolet absorbing function, it can absorb ultraviolet rays entering from the substrate surface and prevent malfunction of the semiconductor active layer due to ultraviolet rays. became.
請求項３記載の発明のように、半導体活性層のバンドギャップを、3.1eV以上4.2eV以下範囲とした、可視光に対して該半導体活性層は実質的に透明となり、透明な薄膜トランジスタとすることが可能となった。 The semiconductor active layer has a band gap of 3.1 eV or more and 4.2 eV or less in a range of 3.1 eV or more and 4.2 eV or less as in the invention described in claim 3, and the semiconductor active layer is substantially transparent with respect to visible light, and is a transparent thin film transistor. Became possible.
請求項４に記載の発明のように、薄膜トランジスタが、可視光領域（４１０ｎｍ〜７００ｎｍ）において実質的に透明であるので、透過型電子ディスプレーへの使用が可能となった。 Since the thin film transistor is substantially transparent in the visible light region (410 nm to 700 nm) as in the invention described in claim 4, it can be used for a transmission type electronic display.
本発明の実施形態を図示して説明するが、本発明はこれらに限定されるものではない。
本発明の薄膜トランジスタの一例として、図１にトップゲート型の例を、図２にボトムゲート型の例を示す。
Although embodiments of the present invention are illustrated and described, the present invention is not limited to these.
As an example of the thin film transistor of the present invention, FIG. 1 shows an example of a top gate type, and FIG. 2 shows an example of a bottom gate type.
図１に示したトップゲート型薄膜トランジスタは、半導体活性層のバンドギャップエネルギー波長よりも波長が短い光に対する透過率が１０％以下、特に、紫外線透過率が１０％以下である紫外線吸収機能を有する透明な基材１上に、酸化物からなる半導体活性層５が設けられ、該半導体活性層５上に、ソース電極８とドレイン電極７が、離間した状態で配置され、さらに、前記ソース電極８とドレイン電極７上にゲート絶縁膜４が設けられている。
そして、前記ゲート絶縁膜４上にゲート電極２および補助コンデンサー電極３が形成されている。ここで、前記ゲート電極２は、前記半導体活性層５の上方に位置するように、また、補助コンデンサー電極３は、ドレイン電極７の上方に位置するように設けられている。
The top-gate thin film transistor shown in FIG. 1 has a transparent property having an ultraviolet absorbing function in which the transmittance with respect to light having a wavelength shorter than the band gap energy wavelength of the semiconductor active layer is 10% or less, in particular, the ultraviolet transmittance is 10% or less. A semiconductor active layer 5 made of an oxide is provided on a base material 1, and a source electrode 8 and a drain electrode 7 are arranged on the semiconductor active layer 5 in a state of being separated from each other. A gate insulating film 4 is provided on the drain electrode 7.
A gate electrode 2 and an auxiliary capacitor electrode 3 are formed on the gate insulating film 4. Here, the gate electrode 2 is provided above the semiconductor active layer 5, and the auxiliary capacitor electrode 3 is provided above the drain electrode 7.
また、図２に示したボトムゲート型薄膜トランジスタは、半導体活性層のバンドギャップエネルギー波長よりも波長が短い光に対する透過率が１０％以下、特に、紫外線透過率が１０％以下である紫外線吸収機能を有する透明な基材１上に、ゲート電極２および補助コンデンサー電極３を離間した状態で配置、形成し、このゲート電極２および補助コンデンサー電極３上にゲート絶縁膜４を設ける。
そして、該ゲート絶縁膜４上に酸化物からなる半導体活性層５および画素電極６を設ける。ここで、前記半導体活性層５は、ゲート電極２の上方に位置するように、また、画素電極６は、補助コンデンサー電極３の上方に位置するように設ける。
さらに、前記半導体活性層５上にドレイン電極７とソース電極８をそれぞれ離間した状態で形成する。ここで、ドレイン電極７は、前記半導体活性層５と画素電極６とを跨ぐように形成する。
Further, the bottom gate type thin film transistor shown in FIG. 2 has an ultraviolet absorption function in which the transmittance for light having a wavelength shorter than the band gap energy wavelength of the semiconductor active layer is 10% or less, in particular, the ultraviolet transmittance is 10% or less. A gate electrode 2 and an auxiliary capacitor electrode 3 are arranged and formed on a transparent substrate 1 having a space therebetween, and a gate insulating film 4 is provided on the gate electrode 2 and the auxiliary capacitor electrode 3.
Then, an active semiconductor layer 5 and a pixel electrode 6 made of oxide are provided on the gate insulating film 4. Here, the semiconductor active layer 5 is provided above the gate electrode 2, and the pixel electrode 6 is provided above the auxiliary capacitor electrode 3.
Further, the drain electrode 7 and the source electrode 8 are formed on the semiconductor active layer 5 in a separated state. Here, the drain electrode 7 is formed so as to straddle the semiconductor active layer 5 and the pixel electrode 6.
なお、前記構成に限定されるものではなく、ゲート絶縁膜４上に画素電極６、ドレイン電極７、ソース電極８を先ず形成し、その後、半導体活性層５を、前記ドレイン電極７、ソース電極８上に形成した構成でも構わない。 The pixel electrode 6, the drain electrode 7 and the source electrode 8 are first formed on the gate insulating film 4, and then the semiconductor active layer 5 is formed on the drain electrode 7 and the source electrode 8. The structure formed above may be used.
ボトムゲート型の薄膜トランジスタ素子においては、基材１側から入射する光は、ゲート電極２や絶縁膜４で遮光することも可能であるが、本発明の透明な基材を使用すれば、ゲート電極や絶縁膜に透明な材料を用いることができるため、透明な薄膜トランジスタを実現することができる上、材料の選択も大いに広がり、効果的である。
なお、本発明において、透明とは可視光領域（４１０ｎｍ〜７００ｎｍ）において実質的に透明なことである。具体的には、波長４１０ｎｍ〜７００ｎｍの透過率が３０％以上、好ましくは、５０％以上有することである。
In the bottom gate type thin film transistor element, light incident from the substrate 1 side can be shielded by the gate electrode 2 or the insulating film 4, but if the transparent substrate of the present invention is used, the gate electrode In addition, since a transparent material can be used for the insulating film, a transparent thin film transistor can be realized, and the selection of the material is greatly expanded and effective.
In the present invention, “transparent” means substantially transparent in the visible light region (410 nm to 700 nm). Specifically, the transmittance at a wavelength of 410 nm to 700 nm is 30% or more, preferably 50% or more.
本発明に用いる半導体活性層のバンドギャップエネルギー波長よりも波長が短い光に対する透過率が１０％以下、特に、紫外線透過率が１０％以下である紫外線吸収機能をもつ基材１は、紫外線透過率が１０％以下である紫外線吸収機能をもつガラス、プラスチックなどの基材で、特に、可視光領域（４１０ｎｍ〜７００ｎｍ）において実質的に透明な基材であればよい。さらに、フレキシブル基材を用いることでフレキシブルな薄膜トランジスタとすることができる。 The base material 1 having an ultraviolet absorption function, in which the transmittance for light having a wavelength shorter than the band gap energy wavelength of the semiconductor active layer used in the present invention is 10% or less, in particular, the ultraviolet transmittance is 10% or less, May be a substrate such as glass or plastic having an ultraviolet absorption function of 10% or less, and in particular, a substrate that is substantially transparent in the visible light region (410 nm to 700 nm). Furthermore, a flexible thin film transistor can be obtained by using a flexible base material.
基材に紫外線透過率が１０％以下である紫外線吸収機能を発現させる手段はどのようなものであっても構わない。例えば、基材がガラスの場合は、ガラス中にTiO2、CeO2、SO3、V2O5、CoOなどを０．１wt%〜３%wt程度分散させることで、可視光領域において透明性を保持しつつ、紫外線を吸収させることもできる。
また、基材が、プラスチックの場合は、透明なプラスチック基材に酸化亜鉛超微粒子、酸化チタン超微粒子、蛍光増白剤などを塗布することで、透明性を保持しつつ、紫外線を吸収させることもできる。これらは単独の基材として使用してもよいが、二種以上を積層した複合基材を使用することもできる。また、ガラス基材上に粘着剤等を用いてプラスチック基材を貼り付けた積層構成としてもよい。
Any means may be used for causing the substrate to exhibit an ultraviolet absorption function having an ultraviolet transmittance of 10% or less. For example, when the substrate is glass, TiO 2 , CeO 2 , SO 3 , V 2 O 5 , CoO, etc. are dispersed in the glass in a range of 0.1 wt% to 3% wt so that the glass is transparent in the visible light region. It is also possible to absorb ultraviolet rays while maintaining.
In addition, when the base material is plastic, by applying zinc oxide ultrafine particles, titanium oxide ultrafine particles, fluorescent whitening agent, etc. to a transparent plastic base material, UV rays can be absorbed while maintaining transparency. You can also. These may be used as a single substrate, but a composite substrate in which two or more kinds are laminated can also be used. Moreover, it is good also as a laminated structure which affixed the plastic base material using the adhesive etc. on the glass base material.
本発明で用いる基材１は、酸化物からなる半導体活性層のバンドギャップエネルギー波長よりも波長が短い光に対して、該透明基材の半導体活性層のバンドギャップエネルギー波長よりも波長が短い光に対する透過率が１０％以下、紫外線透過率が１０％以下である紫外線透過率が１０％以下、好ましくは５％以下であるのが好ましい。このような基材を用いることで、薄膜トランジスタに光が照射されても、光電流の誘起が抑えられ、トランジスタは誤作動を起こさなくなる。 The substrate 1 used in the present invention is light having a wavelength shorter than the bandgap energy wavelength of the semiconductor active layer of the transparent substrate, with respect to light having a wavelength shorter than the bandgap energy wavelength of the oxide semiconductor active layer. The ultraviolet transmittance is 10% or less, and the ultraviolet transmittance is 10% or less, preferably 5% or less. By using such a base material, even when the thin film transistor is irradiated with light, induction of photocurrent is suppressed, and the transistor does not malfunction.
本発明の酸化物からなる半導体活性層５は、亜鉛、インジウム、スズ、タングステン、マグネシウム、ガリウムのうち一種類以上の元素を含む酸化物である、酸化亜鉛、酸化インジウム、酸化スズ、酸化タングステン、酸化亜鉛ガリウムインジウム等の酸化物半導体材料を用いることができるが、これらに限定されるものではない。
前記半導体活性層５は、前記酸化物半導体で、バンドギャップが、3.1eV以上、4.2eV以下の範囲、好ましくは3.1eV以上、3.5eV以下範囲の材料を用いる。
The semiconductor active layer 5 made of the oxide of the present invention is an oxide containing one or more elements of zinc, indium, tin, tungsten, magnesium, gallium, zinc oxide, indium oxide, tin oxide, tungsten oxide, An oxide semiconductor material such as zinc gallium indium oxide can be used, but is not limited thereto.
The semiconductor active layer 5 is made of the oxide semiconductor and uses a material having a band gap in the range of 3.1 eV to 4.2 eV, preferably in the range of 3.1 eV to 3.5 eV.
前記半導体活性層５は、酸化物半導体のバンドギャップが、3.1eVよりも小さければ、酸化物からなる半導体活性層は実質的に透明ではなくなる。また、バンドギャップが、4.2eVよりも大きければ、実質的に外光やバックライト等の入射によるトランジスタの誤作動が防止できるので、紫外線の遮光は必要ではなくなる。
これらの材料の構造は単結晶、多結晶、微結晶、結晶/アモルファスの混晶、ナノ結晶散在アモルファス、アモルファスのいずれであってもかまわない。
半導体活性層５は、膜厚は少なくとも２０ｎｍ以上が望ましい。また、半導体活性層５は、スパッタリング法、パルスレーザー堆積法、真空蒸着法、CVD（Chemical Vapor Deposition)法、MBE （Molecular Beam Epitaxy)法、ゾルゲル法などのいずれの方法を用いて形成してもよいが、スパッタリング法、パルスレーザー堆積法、真空蒸着法、CVD（Chemical Vapor Deposition)法を用いて形成するのが好ましい。
なお、前記スパッタリング法は、具体的にRFマグネトロンスパッタリング法、DCスパッタリング法挙げられ、真空蒸着法は、具体的に抵抗加熱蒸着法、電子ビーム蒸着法、イオンプレーティング法が挙げられ、CVD法は、具体的にホットワイヤーCVD法、プラズマCVD法などが挙げられるが、これらに限定されるものではない。
In the semiconductor active layer 5, if the band gap of the oxide semiconductor is smaller than 3.1 eV, the semiconductor active layer made of oxide is not substantially transparent. Further, if the band gap is larger than 4.2 eV, it is possible to substantially prevent the malfunction of the transistor due to the incidence of external light, backlight, etc., so that it is not necessary to block ultraviolet rays.
The structure of these materials may be single crystal, polycrystal, microcrystal, crystal / amorphous mixed crystal, nanocrystal scattered amorphous, or amorphous.
The semiconductor active layer 5 desirably has a thickness of at least 20 nm. The semiconductor active layer 5 may be formed using any method such as sputtering, pulse laser deposition, vacuum deposition, CVD (Chemical Vapor Deposition), MBE (Molecular Beam Epitaxy), and sol-gel. It is preferable to use a sputtering method, a pulse laser deposition method, a vacuum evaporation method, or a CVD (Chemical Vapor Deposition) method.
The sputtering method specifically includes RF magnetron sputtering method and DC sputtering method, and the vacuum vapor deposition method specifically includes resistance heating vapor deposition method, electron beam vapor deposition method, ion plating method, and CVD method. Specific examples include a hot wire CVD method and a plasma CVD method, but are not limited thereto.
次に、本発明の絶縁層４は、絶縁材料であれば特に限定されないが、無機酸化物および無機窒化物もしくは無機酸化-窒化物（オキシナイトライド）を用いるのが好ましい。
具体的には、酸化シリコン、窒化シリコン、酸化アルミニウム、酸化タンタル、酸化イットリウム、酸化ハフニウム、ハフニウムアルミネート、酸化ジルコニアなどのいずれかの単独、もしくは二種以上の混合系、または二層以上積層して使用できるが、これらに限定されるものではない。
特に、金属電極間のリーク電流を抑えるために、絶縁膜４に用いる絶縁材料は、抵抗率が1012 Ω・ｍ以上であることが好ましい。
そして、絶縁層４は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD（Chemical Vapor Deposition）、光CVD法、ホットワイヤーCVD法、ゾルゲル法などの方法を用いて形成される。
絶縁層４は、厚さが４０ｎｍnm〜１μｍの範囲であることが望ましいが、これらに限定されるものではない。
Next, the insulating layer 4 of the present invention is not particularly limited as long as it is an insulating material, but it is preferable to use an inorganic oxide and an inorganic nitride or an inorganic oxide-nitride (oxynitride).
Specifically, any one of silicon oxide, silicon nitride, aluminum oxide, tantalum oxide, yttrium oxide, hafnium oxide, hafnium aluminate, zirconia oxide, or a mixture of two or more kinds, or two or more layers are laminated. However, the present invention is not limited to these.
In particular, in order to suppress the leakage current between the metal electrodes, the insulating material used for the insulating film 4 preferably has a resistivity of 10 12 Ω · m or more.
The insulating layer 4 is formed using a method such as a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD (Chemical Vapor Deposition), a photo CVD method, a hot wire CVD method, or a sol-gel method. The
The insulating layer 4 desirably has a thickness in the range of 40 nm nm to 1 μm, but is not limited thereto.
本発明のゲート電極２、ソース電極８、ドレイン電極７は、インジウム（In）、アルミニウム（Al）、金（Au）、銀（Ag）等の金属薄膜であってもよいし、酸化インジウム（In2O3）、酸化スズ（SnO2）、酸化亜鉛（ZnO）、酸化カドミウム（CdO）、酸化インジウムカドミウム（CdIn2O4）、酸化カドミウムスズ（Cd2SnO4）、酸化亜鉛スズ（Zn2SnO4）等の酸化物材料でもよい。
また、前記酸化物材料に不純物をドープしたものも好適に用いられる。例えば、In2O3にスズ（Sn）やモリブデン（Mo）、チタン（Ti）をドープしたもの、SnO2にアンチモン（Sb）やフッ素（F）をドープしたもの、ZnOにインジウム、アルミニウム、ガリウム（Ga）をドープしたものなどである。
ゲート電極、ソース電極及びドレイン電極の材料は、全て同じ材料、または異なる材料を用いてもよい。また、前記電極は、真空蒸着法、イオンプレーティング法、スパッタリング法、レーザーアブレーション法、プラズマCVD法、光CVD法、ホットワイヤーCVD法、または、導電性ペーストを用いてスクリーン印刷等の方法を用いて形成される。そして、それぞれの電極は、膜厚が１５ｎｍ以上とすること好ましい。
The gate electrode 2, the source electrode 8, and the drain electrode 7 of the present invention may be a metal thin film such as indium (In), aluminum (Al), gold (Au), silver (Ag), or indium oxide (In 2 O 3 ), tin oxide (SnO 2 ), zinc oxide (ZnO), cadmium oxide (CdO), indium cadmium oxide (CdIn 2 O 4 ), cadmium tin oxide (Cd 2 SnO 4 ), zinc oxide tin (Zn 2 An oxide material such as SnO 4 ) may be used.
Moreover, what doped the impurity to the said oxide material is used suitably. For example, In 2 O 3 doped with tin (Sn), molybdenum (Mo), titanium (Ti), SnO 2 doped with antimony (Sb) or fluorine (F), ZnO indium, aluminum, gallium For example, doped with (Ga).
The gate electrode, the source electrode, and the drain electrode may all be the same material or different materials. In addition, the electrode may be a vacuum deposition method, an ion plating method, a sputtering method, a laser ablation method, a plasma CVD method, a photo CVD method, a hot wire CVD method, or a method such as screen printing using a conductive paste. Formed. Each electrode preferably has a thickness of 15 nm or more.
本発明の薄膜トランジスタは、液晶ディスプレー、有機ELディスプレー、光書き込み型コレステリック液晶型ディスプレー、TwistingBall 方式ディスプレー、トナーディスプレー方式ディスプレー、可動フィルム方式ディスプレー、センサーなどのデバイスに使用することができる。 The thin film transistor of the present invention can be used in devices such as a liquid crystal display, an organic EL display, a light writing cholesteric liquid crystal display, a TwistingBall display, a toner display display, a movable film display, and a sensor.
本発明の実施例について図面を用いて説明する。
本発明は、これら実施例により限定されるものではない。
図３に示すように、紫外線の透過率が異なる４種類のガラス基材を用い、それぞれの基材上に以下に示す工程を経て、４種類の薄膜トランジスタを作製した。
まず、基材上に、ターゲットとしてZnOの焼結体を用いRFマグネトロンスパッタリング法（スパッタリングガスはAr 19.7SCCM、酸素0.3SCCM（酸素流量比１．５％）によって、４０ｎｍの膜厚のZnO層を形成し、エッチング法によりパターニングし、半導体活性層を形成した。
次に、スズドープ酸化インジウム（ITO）からなるソース電極およびドレイン電極を前記半導体活性層上に、RFマグネトロンスパッタリング法で、膜厚１００ｎｍの電極層を形成し、この電極層を、リフトオフ法を用い、離間した状態でそれぞれの電極を形成した。ここで、それぞれの電極は、チャネル長が５０μｍ、チャネル幅が５０μｍとした。
次に、ターゲットとしてSiNの焼結体を用い、RFマグネトロンスパッタリング法（Ar 40SCCM、酸素2SCCM）により、絶縁膜としてSiONを２８０ｎｍの厚みで積層した。
最後に、マスクを用いてスズドープ酸化インジウム（ITO）からなるゲート電極をRFマグネトロンスパッタリング法で膜厚１００ｎｍとなるように形成した。
ここで作製した半導体活性層ZnOのバンドギャップは、3.2eVであった。
なお、半導体活性層を形成するためのZnO層、絶縁膜、および電極を形成するための電極層の作製条件について、表１に示す。
The present invention is not limited to these examples.
As shown in FIG. 3, four types of glass substrates having different ultraviolet transmittances were used, and four types of thin film transistors were produced on the respective substrates through the following steps.
First, a ZnO layer having a thickness of 40 nm is formed on a base material by a RF magnetron sputtering method using a ZnO sintered body as a target (sputtering gas is Ar 19.7 SCCM, oxygen 0.3 SCCM (oxygen flow rate ratio 1.5%)). It formed and patterned by the etching method, and the semiconductor active layer was formed.
Next, a source electrode and a drain electrode made of tin-doped indium oxide (ITO) are formed on the semiconductor active layer by an RF magnetron sputtering method, and an electrode layer having a film thickness of 100 nm is formed. Each electrode was formed in a separated state. Here, each electrode has a channel length of 50 μm and a channel width of 50 μm.
Next, a sintered body of SiN was used as a target, and SiON was laminated to a thickness of 280 nm as an insulating film by RF magnetron sputtering (Ar 40 SCCM, oxygen 2 SCCM).
Finally, a gate electrode made of tin-doped indium oxide (ITO) was formed by RF magnetron sputtering using a mask so as to have a film thickness of 100 nm.
The band gap of the semiconductor active layer ZnO produced here was 3.2 eV.
Table 1 shows the conditions for forming the ZnO layer for forming the semiconductor active layer, the insulating film, and the electrode layer for forming the electrode.
ここで、図３に示した光の透過率を有する基材１（バンドギャップエネルギー波長透過率７６．７％）、基材２（バンドギャップエネルギー波長透過率２２．１％）、基材３（バンドギャップエネルギー波長透過率２．６％）、および基材４（バンドギャップエネルギー波長透過率０％）、それぞれ用いて作製した薄膜トランジスタを、それぞれ試料１〜４とし、この試料１〜４について、ｏｎ／ｏｆｆ比、移動度を測定した。
上記の４種類（試料１〜４）の薄膜トランジスタの、それぞれ基材側から標準太陽光（AM1.5）の光を入射させながら、トランスファー特性を測定した。この測定したトランスファー特性基づき、ｏｎ／ｏｆｆ比と移動度を計算した。その結果を表１に示す。
また、試料１のトランスファー特性を図４、試料３のトランスファー特性を図５に示す。
The transfer characteristics of the above-described four types (samples 1 to 4) of thin film transistors were measured while light of standard sunlight (AM1.5) was incident from the substrate side. Based on the measured transfer characteristics, the on / off ratio and mobility were calculated. The results are shown in Table 1.
Further, FIG. 4 shows the transfer characteristics of Sample 1, and FIG. 5 shows the transfer characteristics of Sample 3.
表２から明らかなように、試料３は、バンドギャップエネルギー波長よりも短い波長光が半導体活性層に入射し、光電流が流れてしまうため、試料１、２と比較してｏｎ／ｏｆｆ比が大幅に悪化した。
また、試料４は、ｏｎ／ｏｆｆ比および移動度は優れた値を示しているが、波長４００ｎｍ〜４５０ｎｍの透過率が５０％以下であり、透過型ディスプレーの基材としては適さないものであった。
As apparent from Table 2, sample 3 has a shorter on / off ratio than samples 1 and 2 because light having a wavelength shorter than the band gap energy wavelength enters the semiconductor active layer and a photocurrent flows. Deteriorated significantly.
Sample 4 shows excellent values for the on / off ratio and mobility, but the transmittance at a wavelength of 400 nm to 450 nm is 50% or less, and is not suitable as a base material for a transmissive display. It was.
１・・・基材
２・・・ゲート電極
３・・・補助コンデンサー電極
４・・・絶縁膜
５・・・半導体活性層
６・・・画素電極
７・・・ドレイン電極
８・・・ソース電極
DESCRIPTION OF SYMBOLS 1 ... Base material 2 ... Gate electrode 3 ... Auxiliary capacitor electrode 4 ... Insulating film 5 ... Semiconductor active layer 6 ... Pixel electrode 7 ... Drain electrode 8 ... Source electrode
Claims (5)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005345457A JP4904789B2 (en) | 2005-11-30 | 2005-11-30 | Thin film transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005345457A JP4904789B2 (en) | 2005-11-30 | 2005-11-30 | Thin film transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007150157A true JP2007150157A (en) | 2007-06-14 |
| JP4904789B2 JP4904789B2 (en) | 2012-03-28 |
Family
ID=38211160
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005345457A Expired - Fee Related JP4904789B2 (en) | 2005-11-30 | 2005-11-30 | Thin film transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4904789B2 (en) |
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250984A (en) * | 2006-03-17 | 2007-09-27 | Canon Inc | Light-emitting element employing oxide semiconductor thin-film transistor and image display device employing same |
| JP2009267399A (en) * | 2008-04-04 | 2009-11-12 | Fujifilm Corp | Semiconductor device, manufacturing method therefor, display device, and manufacturing method therefor |
| JP2012084762A (en) * | 2010-10-14 | 2012-04-26 | Idemitsu Kosan Co Ltd | Core shell semiconductor fine particles |
| US8513661B2 (en) | 2008-01-23 | 2013-08-20 | Canon Kabushiki Kaisha | Thin film transistor having specified transmittance to light |
| KR101343677B1 (en) | 2009-02-25 | 2013-12-20 | 후지필름 가부시키가이샤 | Top gate type field effect transistor, manufacturing method thereof, and display device comprising the same |
| KR20140003470A (en) | 2011-01-13 | 2014-01-09 | 샤프 가부시키가이샤 | Semiconductor device |
| JP2014116617A (en) * | 2008-12-25 | 2014-06-26 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| US9171895B2 (en) | 2011-08-22 | 2015-10-27 | Joled Inc. | Display and method of manufacturing the same |
| JP2015228032A (en) * | 2009-09-04 | 2015-12-17 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2016136634A (en) * | 2010-01-15 | 2016-07-28 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | Display substrate |
| JP2017028298A (en) * | 2009-07-18 | 2017-02-02 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| KR20190065996A (en) * | 2010-06-25 | 2019-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Transistor and semiconductor device |
| JP2020014014A (en) * | 2009-12-28 | 2020-01-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| KR20200103887A (en) * | 2009-12-11 | 2020-09-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing the same |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103957A (en) * | 2002-09-11 | 2004-04-02 | Japan Science & Technology Corp | Transparent thin film field effect type transistor using homologous thin film as active layer |
| JP2004190052A (en) * | 2002-12-06 | 2004-07-08 | Hokkaido Electric Power Co Inc:The | Film deposition method of transparent conductive oxide film |
-
2005
- 2005-11-30 JP JP2005345457A patent/JP4904789B2/en not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004103957A (en) * | 2002-09-11 | 2004-04-02 | Japan Science & Technology Corp | Transparent thin film field effect type transistor using homologous thin film as active layer |
| JP2004190052A (en) * | 2002-12-06 | 2004-07-08 | Hokkaido Electric Power Co Inc:The | Film deposition method of transparent conductive oxide film |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007250984A (en) * | 2006-03-17 | 2007-09-27 | Canon Inc | Light-emitting element employing oxide semiconductor thin-film transistor and image display device employing same |
| US8513661B2 (en) | 2008-01-23 | 2013-08-20 | Canon Kabushiki Kaisha | Thin film transistor having specified transmittance to light |
| JP2014225680A (en) * | 2008-04-04 | 2014-12-04 | 富士フイルム株式会社 | Semiconductor device, method of manufacturing semiconductor device, display device, and method of manufacturing display device |
| JP2009267399A (en) * | 2008-04-04 | 2009-11-12 | Fujifilm Corp | Semiconductor device, manufacturing method therefor, display device, and manufacturing method therefor |
| JP2015164205A (en) * | 2008-12-25 | 2015-09-10 | 株式会社半導体エネルギー研究所 | semiconductor device |
| US9112043B2 (en) | 2008-12-25 | 2015-08-18 | Semiconductor Energy Laboratory Co., Ltd. | Display device and manufacturing method thereof |
| JP2014116617A (en) * | 2008-12-25 | 2014-06-26 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
| KR101343677B1 (en) | 2009-02-25 | 2013-12-20 | 후지필름 가부시키가이샤 | Top gate type field effect transistor, manufacturing method thereof, and display device comprising the same |
| JP2022003693A (en) * | 2009-07-18 | 2022-01-11 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2017028298A (en) * | 2009-07-18 | 2017-02-02 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2015228032A (en) * | 2009-09-04 | 2015-12-17 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| US11545579B2 (en) | 2009-12-11 | 2023-01-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| KR20200103887A (en) * | 2009-12-11 | 2020-09-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing the same |
| KR102273623B1 (en) * | 2009-12-11 | 2021-07-05 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing the same |
| JP2020014014A (en) * | 2009-12-28 | 2020-01-23 | 株式会社半導体エネルギー研究所 | Semiconductor device |
| JP2016136634A (en) * | 2010-01-15 | 2016-07-28 | 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． | Display substrate |
| KR20190065996A (en) * | 2010-06-25 | 2019-06-12 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Transistor and semiconductor device |
| KR102257045B1 (en) * | 2010-06-25 | 2021-05-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Transistor and semiconductor device |
| JP2012084762A (en) * | 2010-10-14 | 2012-04-26 | Idemitsu Kosan Co Ltd | Core shell semiconductor fine particles |
| KR20140003470A (en) | 2011-01-13 | 2014-01-09 | 샤프 가부시키가이샤 | Semiconductor device |
| US9171895B2 (en) | 2011-08-22 | 2015-10-27 | Joled Inc. | Display and method of manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4904789B2 (en) | 2012-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4904789B2 (en) | Thin film transistor | |
| US11705523B2 (en) | Field-effect transistor including transparent oxide and light-shielding member, and display utilizing the transistor | |
| JP6567711B2 (en) | Display device | |
| JP5261979B2 (en) | Image display device | |
| TWI578535B (en) | Semiconductor device and manufacturing method thereof | |
| KR101489652B1 (en) | Thin film transistor array substrate and method of fabricating the same | |
| TWI458110B (en) | Photodiode, light sensor device and preparation method thereof | |
| TWI433312B (en) | Amorphous oxide, field effect transistor and display apparatus | |
| US7804088B2 (en) | Semiconductor device, manufacturing method of semiconductor device, display device, and manufacturing method of display device | |
| JP4141309B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20090013090A (en) | Process for producing thin-film device, and devices produced by the process | |
| KR20130136063A (en) | Thin film transistor, thin film transistor array panel including the same and manufacturing method thereof | |
| JP2011071476A (en) | Thin film transistor, display device using the same, and method of manufacturing thin film transistor | |
| US8377760B2 (en) | Thin film transistor | |
| TWI500179B (en) | Thin film transistor with uv light absorber layer | |
| KR20110112030A (en) | Thin film transistor, method for manufacturing the same, and liquid crystal display including this | |
| JP5655277B2 (en) | Thin film transistor and active matrix display | |
| WO2016197526A1 (en) | Thin film transistor and manufacturing method therefor, array substrate and display device | |
| TW201608705A (en) | Thin film transistor and display panel using the same | |
| TWI566388B (en) | Display panel | |
| KR20140143615A (en) | Oxide thin film transistor, method for fabricating tft, array substrate for display device having tft and method for fabricating the same | |
| KR101895720B1 (en) | Photoelectric device using the characteristics of insulator-semiconductor interface | |
| KR101706090B1 (en) | Thin film transistor, method for manufacturing the same, and liquid crystal display including this | |
| JP2009272534A (en) | Semiconductor device, display and integrated circuit | |
| CN114171604A (en) | Array substrate and display panel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081022 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100922 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110920 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111213 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111226 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150120 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4904789 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |