JP2007149865A - Semiconductor device and method of manufacturing electronic apparatus - Google Patents

Semiconductor device and method of manufacturing electronic apparatus Download PDF

Info

Publication number
JP2007149865A
JP2007149865A JP2005340725A JP2005340725A JP2007149865A JP 2007149865 A JP2007149865 A JP 2007149865A JP 2005340725 A JP2005340725 A JP 2005340725A JP 2005340725 A JP2005340725 A JP 2005340725A JP 2007149865 A JP2007149865 A JP 2007149865A
Authority
JP
Japan
Prior art keywords
electrical connection
connection portion
wiring
extending
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005340725A
Other languages
Japanese (ja)
Other versions
JP4894999B2 (en
Inventor
Nobuaki Hashimoto
伸晃 橋元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2005340725A priority Critical patent/JP4894999B2/en
Publication of JP2007149865A publication Critical patent/JP2007149865A/en
Application granted granted Critical
Publication of JP4894999B2 publication Critical patent/JP4894999B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method of manufacturing a highly reliable electronic apparatus and a highly reliable semiconductor device. <P>SOLUTION: The method of manufacturing an electronic apparatus includes a process of preparing a semiconductor device 1 including a semiconductor chip 10 in which a surface 15 having electrodes 14 formed thereon has a rectangular shape, a resin projection 20 arranged on an end region 18 of a short side 17 of the surface 15 of the semiconductor chip 10, and a wiring 30 having an electric connection portion 32 provided on the resin projection 20 and electrically connected to the electrodes 14; a process of preparing a wiring board 40 having a conductive portion 44; a process of mounting the semiconductor device 1 on the wiring board 40 and allowing the electric connection portion 32 to contact the conductive portion 44 to electrically connect them; and a process of cutting the wiring 30. The wiring 30 includes the electric connection portion 32; first and second extending portions 34, 36 and a led-out portion 38 led out from the first extending portion 34 and wired so as to reach the electrodes 14. The wiring 30 is cut on a boundary between the electric connection portion 32 and the second extending portion 36. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、半導体装置、及び、電子機器の製造方法に関する。   The present invention relates to a semiconductor device and a method for manufacturing an electronic device.

半導体装置が配線基板等に実装された電子機器が知られている。そして、半導体装置や配線基板は、電子機器の動作環境の温度変化や、熱サイクル試験による温度変化などの影響を受けて膨張収縮することがある。そして、半導体装置と配線基板との熱膨張係数が異なる場合などには、半導体装置の配線等に力がかかることがある。半導体装置の信頼性を高めるためには、配線等にかかるストレスを軽減させることが好ましい。
特開平2−272737号公報
An electronic device in which a semiconductor device is mounted on a wiring board or the like is known. And a semiconductor device and a wiring board may expand and contract under the influence of the temperature change of the operating environment of an electronic device or the temperature change by a thermal cycle test. When the semiconductor device and the wiring board have different coefficients of thermal expansion, force may be applied to the wiring of the semiconductor device. In order to increase the reliability of the semiconductor device, it is preferable to reduce stress on the wiring and the like.
JP-A-2-272737

本発明の目的は、信頼性の高い半導体装置、及び、信頼性の高い電子機器を製造する方法を提供することにある。   An object of the present invention is to provide a highly reliable semiconductor device and a method for manufacturing a highly reliable electronic device.

(1)本発明に係る電子機器の製造方法は、
電極が形成されてなり、前記電極が形成された面が長方形をなす半導体チップと、前記半導体チップの前記面の短辺の端部領域に配置された樹脂突起と、前記樹脂突起の上端部に設けられた電気的接続部を有する、前記電極と電気的に接続された配線と、を含む半導体装置を用意する工程と、
ベース基板と、前記ベース基板上に形成された導電部とを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記電気的接続部と前記導電部とを接触させて電気的に接続させる工程と、
前記樹脂突起上で、前記配線を切断する工程と、
を含み、
前記配線は、前記電気的接続部と、前記電気的接続部に延設された第1及び第2の延設部と、前記第1の延設部から引き出されて前記電極上に至るように引き回された引き出し部とを有し、
前記第1の延設部は、前記電気的接続部よりも前記面の中央側に配置されてなり、
前記第2の延設部は、前記電気的接続部よりも前記面の外側に配置されてなり、
前記配線を切断する工程で、前記電気的接続部と前記第2の延設部との境界で前記配線を切断する。
(1) A method of manufacturing an electronic device according to the present invention includes:
An electrode is formed, a semiconductor chip in which the surface on which the electrode is formed has a rectangular shape, a resin protrusion disposed in an end region of a short side of the surface of the semiconductor chip, and an upper end portion of the resin protrusion A step of providing a semiconductor device including a wiring electrically connected to the electrode having an electrical connection portion provided;
Preparing a wiring board having a base substrate and a conductive portion formed on the base substrate;
Mounting the semiconductor device on the wiring board and bringing the electrical connection portion and the conductive portion into contact with each other to electrically connect;
Cutting the wiring on the resin protrusion;
Including
The wiring is led out from the electrical connecting portion, first and second extending portions extending to the electrical connecting portion, and the first extending portion to reach the electrode. A drawn-out portion that is routed,
The first extending portion is disposed closer to the center of the surface than the electrical connection portion,
The second extending portion is disposed outside the surface with respect to the electrical connection portion,
In the step of cutting the wiring, the wiring is cut at a boundary between the electrical connection portion and the second extending portion.

本発明によると、半導体装置を配線基板に搭載した後に、配線を切断する。このとき、配線を、電気的接続部と第2の延設部との境界で切断するため、電気的接続部と電極との電気的な接続を維持することができる。また、配線を切断することで、電気的接続部、第1の延設部、及び、引き出し部にかかるストレスを小さくすることができる。すなわち、本発明によると、信頼性の高い電子機器を、効率よく製造することができる。   According to the present invention, the wiring is cut after the semiconductor device is mounted on the wiring board. At this time, since the wiring is cut at the boundary between the electrical connection portion and the second extending portion, the electrical connection between the electrical connection portion and the electrode can be maintained. Moreover, the stress applied to the electrical connection portion, the first extension portion, and the lead-out portion can be reduced by cutting the wiring. That is, according to the present invention, a highly reliable electronic device can be efficiently manufactured.

(2)この電子機器の製造方法において、
前記電気的接続部と前記第1及び第2の延設部とは、前記短辺と直交する方向に配列されていてもよい。
(2) In this method of manufacturing an electronic device,
The electrical connection portion and the first and second extending portions may be arranged in a direction orthogonal to the short side.

(3)この電子機器の製造方法において、
前記電気的接続部と前記第1及び第2の延設部とは、前記面の中央領域から放射状に延びる仮想直線に沿って配列されていてもよい。
(3) In this method of manufacturing an electronic device,
The electrical connection portion and the first and second extending portions may be arranged along an imaginary straight line that extends radially from a central region of the surface.

(4)本発明に係る半導体装置は、
複数の電極が形成されてなり、前記電極が形成された面が長方形をなす半導体チップと、
前記半導体チップの前記面に設けられた樹脂突起と、
前記樹脂突起の上端部に設けられた複数の電気的接続部を有する、前記複数の電極と電気的に接続された複数の配線と、
を含み、
それぞれの前記配線は、前記電気的接続部と、前記電気的接続部に延設された延設部と、前記延設部から引き出されて前記電極上に至るように引き回された引き出し部とを有し、
前記面の短辺の端部領域において、前記延設部はすべて、前記電気的接続部よりも前記面の中央側に配置されている。
(4) A semiconductor device according to the present invention includes:
A plurality of electrodes formed, a semiconductor chip having a rectangular surface on which the electrodes are formed;
A resin protrusion provided on the surface of the semiconductor chip;
A plurality of wirings electrically connected to the plurality of electrodes, the plurality of wirings having a plurality of electrical connection portions provided on an upper end portion of the resin protrusion;
Including
Each of the wirings includes the electrical connection portion, an extension portion extended to the electrical connection portion, and a lead portion drawn from the extension portion so as to reach the electrode. Have
In the end region of the short side of the surface, all of the extending portions are disposed on the center side of the surface with respect to the electrical connection portion.

本発明に係る半導体装置によると、電気的接続部は、延設部及び引き出し部を介して、電極と電気的に接続されてなる。そして、延設部は、電気的接続部よりも、面の中央側に配置されてなる。すなわち、本発明によると、半導体チップの端部領域において、電気的接続部と延設部との境界で配線の断線が起こりにくい、電気的接続部と電極との電気的な接続信頼性の高い半導体装置を提供することができる。   According to the semiconductor device of the present invention, the electrical connection portion is electrically connected to the electrode via the extension portion and the lead portion. And the extension part is arrange | positioned rather than the electrical connection part at the center side of a surface. That is, according to the present invention, in the end region of the semiconductor chip, the disconnection of the wiring hardly occurs at the boundary between the electrical connection portion and the extension portion, and the electrical connection reliability between the electrical connection portion and the electrode is high. A semiconductor device can be provided.

(5)本発明に係る半導体装置は、
複数の電極が形成されてなり、前記電極が形成された面が長方形をなす半導体チップと、
前記半導体チップの前記面の短辺の端部領域に配置されてなり、前記短辺に沿って延びる形状をなす樹脂突起と、
前記樹脂突起の上端部に設けられた複数の電気的接続部を有する、前記複数の電極と電気的に接続された複数の配線と、
を含み、
それぞれの前記配線は、前記電気的接続部と、前記電気的接続部に延設された延設部と、前記延設部から引き出されて前記電極上に至るように引き回された引き出し部とを有し、
前記延設部は、前記電気的接続部よりも、前記面の中央側に配置されている。
(5) A semiconductor device according to the present invention includes:
A plurality of electrodes formed, a semiconductor chip having a rectangular surface on which the electrodes are formed;
A resin protrusion which is disposed in an end region of the short side of the surface of the semiconductor chip and has a shape extending along the short side;
A plurality of wirings electrically connected to the plurality of electrodes, the plurality of wirings having a plurality of electrical connection portions provided on an upper end portion of the resin protrusion;
Including
Each of the wirings includes the electrical connection portion, an extension portion extended to the electrical connection portion, and a lead portion drawn from the extension portion so as to reach the electrode. Have
The extending portion is disposed closer to the center of the surface than the electrical connection portion.

本発明に係る半導体装置によると、電気的接続部は、延設部及び引き出し部を介して、電極と電気的に接続されてなる。そして、延設部は、電気的接続部よりも、面の中央側に配置されてなる。すなわち、本発明によると、半導体チップの端部領域において、電気的接続部と延設部との境界で配線の断線が起こりにくい、電気的接続部と電極との電気的な接続信頼性の高い半導体装置を提供することができる。   According to the semiconductor device of the present invention, the electrical connection portion is electrically connected to the electrode via the extension portion and the lead portion. And the extension part is arrange | positioned rather than the electrical connection part at the center side of a surface. That is, according to the present invention, in the end region of the semiconductor chip, the disconnection of the wiring hardly occurs at the boundary between the electrical connection portion and the extension portion, and the electrical connection reliability between the electrical connection portion and the electrode is high. A semiconductor device can be provided.

以下、本発明を適用した実施の形態について図面を参照して説明する。ただし、本発明は以下の実施の形態に限定されるものではない。また、本発明は、以下の内容を自由に組み合わせたものを含む。   Embodiments to which the present invention is applied will be described below with reference to the drawings. However, the present invention is not limited to the following embodiments. Moreover, this invention includes what combined the following content freely.

図1(A)〜図4は、本発明を適用した実施の形態に係る電子機器の製造方法について説明するための図である。   FIG. 1A to FIG. 4 are diagrams for explaining a method of manufacturing an electronic device according to an embodiment to which the present invention is applied.

本実施の形態に係る電子機器の製造方法は、図1(A)〜図1(C)に示す、半導体装置1を用意することを含む。なお、図1(A)は、半導体装置1の上視図である。但し、図1(A)では、説明のため、電極14及び配線30を省略する。また、図1(B)は、図1(A)の一部拡大図である。そして、図1(C)は、図1(B)のIC−IC線断面の一部拡大図である。   A method for manufacturing an electronic device according to this embodiment includes preparing a semiconductor device 1 shown in FIGS. 1 (A) to 1 (C). FIG. 1A is a top view of the semiconductor device 1. However, in FIG. 1A, the electrode 14 and the wiring 30 are omitted for explanation. FIG. 1B is a partially enlarged view of FIG. FIG. 1C is a partially enlarged view of a cross section taken along the line IC-IC in FIG.

半導体装置1は、図1(A)〜図1(C)に示すように、半導体チップ10を含む。半導体チップ10は、例えばシリコンチップであってもよい。半導体チップ10には、集積回路12が形成されていてもよい(図1(C)参照)。集積回路12の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含んでいてもよい。   The semiconductor device 1 includes a semiconductor chip 10 as shown in FIGS. 1 (A) to 1 (C). The semiconductor chip 10 may be a silicon chip, for example. An integrated circuit 12 may be formed on the semiconductor chip 10 (see FIG. 1C). The configuration of the integrated circuit 12 is not particularly limited, and may include, for example, an active element such as a transistor or a passive element such as a resistor, a coil, or a capacitor.

半導体チップ10には、図1(B)及び図1(C)に示すように、複数の電極14が形成されてなる。そして、半導体チップ10の電極14が形成された面15は、図1(A)に示すように、長方形をなす。面15は、半導体チップ10の能動面であってもよい。すなわち、半導体チップ10の面15は、集積回路12が形成された面であってもよい。電極14は、面15の中央部を避けて周縁部のみに形成されていてもよい。あるいは、電極14は、面15にエリアアレイ状に(中央部を含む領域に)形成されていてもよい。このとき、電極は、複数行複数列に格子状に配列されていてもよく、ランダム配列されていてもよい。   As shown in FIGS. 1B and 1C, the semiconductor chip 10 is formed with a plurality of electrodes 14. And the surface 15 in which the electrode 14 of the semiconductor chip 10 was formed makes a rectangle as shown to FIG. 1 (A). The surface 15 may be an active surface of the semiconductor chip 10. That is, the surface 15 of the semiconductor chip 10 may be a surface on which the integrated circuit 12 is formed. The electrode 14 may be formed only on the peripheral edge, avoiding the central portion of the surface 15. Alternatively, the electrode 14 may be formed on the surface 15 in an area array shape (in a region including the central portion). At this time, the electrodes may be arranged in a lattice pattern in a plurality of rows and a plurality of columns, or may be arranged randomly.

電極14は、集積回路12と電気的に接続されていてもよい。あるいは、集積回路12に電気的に接続されていない導電体を含めて、電極14と称してもよい。電極14は、半導体チップの内部配線の一部であってもよい。電極14は、アルミニウム又は銅等の金属で形成されていてもよい。図1(C)に示すように、半導体チップ10の面15にはパッシベーション膜16が形成されていてもよく、このとき、電極14は、パッシベーション膜16からの露出領域であってもよい。なお、パッシベーション膜は、例えば、SiOやSiN等の無機絶縁膜であってもよい。あるいは、パッシベーション膜16は、ポリイミド樹脂などの有機絶縁膜であってもよい。 The electrode 14 may be electrically connected to the integrated circuit 12. Alternatively, a conductor that is not electrically connected to the integrated circuit 12 may be referred to as the electrode 14. The electrode 14 may be a part of the internal wiring of the semiconductor chip. The electrode 14 may be formed of a metal such as aluminum or copper. As shown in FIG. 1C, a passivation film 16 may be formed on the surface 15 of the semiconductor chip 10, and at this time, the electrode 14 may be an exposed region from the passivation film 16. The passivation film may be an inorganic insulating film such as SiO 2 or SiN. Alternatively, the passivation film 16 may be an organic insulating film such as a polyimide resin.

半導体装置1は、図1(A)〜図1(C)に示すように、樹脂突起20を含む。樹脂突起20は、半導体チップ10上に形成されてなる。樹脂突起20は、パッシベーション膜16上に形成されていてもよい。樹脂突起20は、電極14を避けて(露出させるように)形成されていてもよい。   As shown in FIGS. 1A to 1C, the semiconductor device 1 includes a resin protrusion 20. The resin protrusion 20 is formed on the semiconductor chip 10. The resin protrusion 20 may be formed on the passivation film 16. The resin protrusion 20 may be formed so as to avoid (expose) the electrode 14.

樹脂突起20は、半導体チップ10の電極14が形成された面(面15)に形成されてなる。樹脂突起20は、面15の短辺17の端部領域18に形成されていてもよい。なお、短辺17の端部領域18とは、面15における短辺17の周辺の領域を指していてもよい。短辺17の端部領域18とは、例えば、面15内の、短辺17を1つの辺とする正方形の領域を指していてもよい。あるいは、短辺17の端部領域18とは、面15の短辺17から、半導体チップ10の厚みと同じ幅の領域であってもよい。あるいは、短辺17の端部領域18とは、面15における、集積回路12又は電極14よりも外側の領域を指していてもよい。あるいは、短辺17の端部領域18とは、面15における、樹脂突起22(後述)よりも外側の領域を指していてもよい。   The resin protrusion 20 is formed on the surface (surface 15) on which the electrode 14 of the semiconductor chip 10 is formed. The resin protrusion 20 may be formed in the end region 18 of the short side 17 of the surface 15. The end region 18 of the short side 17 may refer to a region around the short side 17 on the surface 15. For example, the end region 18 of the short side 17 may indicate a square region in the surface 15 with the short side 17 as one side. Alternatively, the end region 18 of the short side 17 may be a region having the same width as the thickness of the semiconductor chip 10 from the short side 17 of the surface 15. Alternatively, the end region 18 of the short side 17 may indicate a region on the surface 15 outside the integrated circuit 12 or the electrode 14. Alternatively, the end region 18 of the short side 17 may refer to a region outside the resin protrusion 22 (described later) on the surface 15.

樹脂突起20は、図1(A)及び図1(B)に示すように、面15の短辺17の端部領域18内で、短辺17に沿って延びる形状をなしていてもよい。なお、半導体装置1では、端部領域18内に、1つの樹脂突起20のみが形成されていてもよい。ただし、端部領域18には、複数の樹脂突起20が形成されていてもよい。これによると、後述する電気的接続部32の形成可能領域を広くすることができるため、半導体チップ10の外形を大きくすることなく多数の接続点を確保することができ、また、電気的接続部32配置の自由度を高めることができる。   As shown in FIGS. 1A and 1B, the resin protrusion 20 may have a shape extending along the short side 17 in the end region 18 of the short side 17 of the surface 15. In the semiconductor device 1, only one resin protrusion 20 may be formed in the end region 18. However, a plurality of resin protrusions 20 may be formed in the end region 18. According to this, since it is possible to widen a region where an electrical connection portion 32 described later can be formed, a large number of connection points can be secured without increasing the outer shape of the semiconductor chip 10, and the electrical connection portion can be secured. 32 The degree of freedom of arrangement can be increased.

半導体装置1は、図1(A)及び図1(B)に示すように、半導体チップ10の面15に形成された他の樹脂突起22を含んでいてもよい。樹脂突起22は、面15の長辺19に沿って延びる形状をなしていてもよい。なお、樹脂突起22は、図1に示すように、面15の長辺19に沿って1つのみが形成されていてもよい。ただし、面15の長辺19に沿って、複数の樹脂突起が形成されていてもよい(図示せず)。   The semiconductor device 1 may include other resin protrusions 22 formed on the surface 15 of the semiconductor chip 10 as shown in FIGS. 1 (A) and 1 (B). The resin protrusion 22 may have a shape extending along the long side 19 of the surface 15. As shown in FIG. 1, only one resin protrusion 22 may be formed along the long side 19 of the surface 15. However, a plurality of resin protrusions may be formed along the long side 19 of the surface 15 (not shown).

樹脂突起20,22の材料は特に限定されず、既に公知となっているいずれかの材料を適用してもよい。例えば、樹脂突起20,22は、ポリイミド樹脂、シリコーン変性ポリイミド樹脂、エポキシ樹脂、シリコーン変性エポキシ樹脂、ベンゾシクロブテン(BCB;benzocyclobutene)、ポリベンゾオキサゾール(PBO;polybenzoxazole)、フェノール樹脂等の樹脂で形成されていてもよい。   The material of the resin protrusions 20 and 22 is not particularly limited, and any known material may be applied. For example, the resin protrusions 20 and 22 are formed of a resin such as polyimide resin, silicone-modified polyimide resin, epoxy resin, silicone-modified epoxy resin, benzocyclobutene (BCB), polybenzoxazole (PBO), or phenol resin. May be.

半導体装置1は、図1(B)及び図1(C)に示すように、配線30を含む。配線30は電極14と電気的に接続されてなる。配線30は、樹脂突起20の上端部に設けられた電気的接続部32を有する。電気的接続部32は、外部端子として利用される部分である。配線30は、また、電気的接続部32に延設された第1及び第2の延設部34,36を有する。第1及び第2の延設部34,36は、樹脂突起22(樹脂突起22の基端部)上のみに形成されていてもよい。すなわち、第1及び第2の延設部34,36とは、配線30のうち、樹脂突起20とオーバーラップする領域を指してもよい。ただし、第1及び第2の延設部34,36は、半導体チップ10(面15)上に至るように形成されていてもよい。半導体装置1では、第1の延設部34は、電気的接続部32よりも、面15の中央側に配置されている。また、第2の延設部36は、電気的接続部32よりも、面15の外側に配置されてなる。すなわち、第1及び第2の延設部34,36は、電気的接続部32の両側に配置されていてもよい。このとき、電気的接続部32と、第1及び第2の延設部34,36とは、図1(B)に示すように、短辺17に直交する方向に配列されていてもよい。そして、配線30は、第1の延設部34から引き出された引き出し部38を有する。引き出し部38は、第1の延設部34から引き出されて、電極14上に至るように引き回されていてもよい。すなわち、電気的接続部32は、第1の延設部34及び引き出し部38を介して、電極14と電気的に接続されていてもよい。   As shown in FIGS. 1B and 1C, the semiconductor device 1 includes a wiring 30. The wiring 30 is electrically connected to the electrode 14. The wiring 30 has an electrical connection portion 32 provided at the upper end portion of the resin protrusion 20. The electrical connection portion 32 is a portion used as an external terminal. The wiring 30 also has first and second extending portions 34 and 36 extending to the electrical connection portion 32. The first and second extending portions 34 and 36 may be formed only on the resin protrusion 22 (the base end portion of the resin protrusion 22). That is, the first and second extending portions 34 and 36 may refer to a region of the wiring 30 that overlaps the resin protrusion 20. However, the first and second extending portions 34 and 36 may be formed so as to reach the semiconductor chip 10 (surface 15). In the semiconductor device 1, the first extending portion 34 is disposed closer to the center of the surface 15 than the electrical connection portion 32. Further, the second extending portion 36 is disposed outside the surface 15 with respect to the electrical connecting portion 32. That is, the first and second extending portions 34 and 36 may be disposed on both sides of the electrical connection portion 32. At this time, the electrical connection portion 32 and the first and second extending portions 34 and 36 may be arranged in a direction orthogonal to the short side 17 as shown in FIG. The wiring 30 has a lead portion 38 that is drawn from the first extending portion 34. The lead portion 38 may be drawn out from the first extending portion 34 so as to reach the electrode 14. That is, the electrical connection portion 32 may be electrically connected to the electrode 14 via the first extension portion 34 and the lead portion 38.

配線30の構造及び材料は特に限定されるものではない。配線30は、単層で形成されていてもよい。あるいは、配線30は、複数層で形成されていてもよい。このとき、配線30は、チタンタングステンによって形成された第1の層と、金によって形成された第2の層とを含んでいてもよい(図示せず)。   The structure and material of the wiring 30 are not particularly limited. The wiring 30 may be formed of a single layer. Alternatively, the wiring 30 may be formed of a plurality of layers. At this time, the wiring 30 may include a first layer formed of titanium tungsten and a second layer formed of gold (not shown).

本実施の形態に係る電子機器の製造方法は、配線基板40を用意することを含む(図2(A)及び図2(B)参照)。配線基板40は、ベース基板42と、ベース基板42上に形成された導電部44とを含んでいてもよい。ベース基板42の材料は特に限定されず、有機系又は無機系のいずれの材料であってもよく、これらの複合構造からなるものであってもよい。ベース基板42として、無機系の材料から形成された基板を利用してもよい。このとき、ベース基板42は、セラミックス基板やガラス基板であってもよい。ベース基板42がガラス基板である場合、配線基板40は、電気光学パネル(液晶パネル・エレクトロルミネッセンスパネル等)の一部であってもよい。また、導電部44は、ベース基板42に形成された配線パターンの一部であってもよい。導電部44は、ITO(Indium Tin Oxide)、Cr、Alなどの金属膜、金属化合物膜、又は、それらの複合膜によって形成されていてもよい。このとき、導電部44は、液晶を駆動する電極(走査電極、信号電極、対向電極等)に電気的に接続されていてもよい。あるいは、ベース基板42は、ポリエチレンテレフタレート(PET)からなる基板又はフィルムであってもよい。あるいは、ベース基板42としてポリイミド樹脂からなるフレキシブル基板を使用してもよい。フレキシブル基板としてFPC(Flexible Printed Circuit)や、TAB(Tape Automated Bonding)技術で使用されるテープを使用してもよい。このとき、導電部44は、例えば、銅(Cu)、クロム(Cr)、チタン(Ti)、ニッケル(Ni)、チタンタングステン(Ti−W)のうちのいずれかを積層して形成されていてもよい。   The method for manufacturing an electronic device according to the present embodiment includes preparing a wiring board 40 (see FIGS. 2A and 2B). The wiring substrate 40 may include a base substrate 42 and a conductive portion 44 formed on the base substrate 42. The material of the base substrate 42 is not particularly limited, and may be any organic or inorganic material, or may be composed of a composite structure thereof. As the base substrate 42, a substrate formed of an inorganic material may be used. At this time, the base substrate 42 may be a ceramic substrate or a glass substrate. When the base substrate 42 is a glass substrate, the wiring substrate 40 may be a part of an electro-optical panel (liquid crystal panel, electroluminescence panel, etc.). Further, the conductive portion 44 may be a part of the wiring pattern formed on the base substrate 42. The conductive portion 44 may be formed of a metal film such as ITO (Indium Tin Oxide), Cr, or Al, a metal compound film, or a composite film thereof. At this time, the conductive portion 44 may be electrically connected to an electrode (scanning electrode, signal electrode, counter electrode, etc.) that drives the liquid crystal. Alternatively, the base substrate 42 may be a substrate or film made of polyethylene terephthalate (PET). Alternatively, a flexible substrate made of polyimide resin may be used as the base substrate 42. As the flexible substrate, a tape used in FPC (Flexible Printed Circuit) or TAB (Tape Automated Bonding) technology may be used. At this time, the conductive portion 44 is formed by stacking any one of, for example, copper (Cu), chromium (Cr), titanium (Ti), nickel (Ni), and titanium tungsten (Ti-W). Also good.

本実施の形態に係る電子機器の製造方法は、半導体装置1を配線基板40に搭載することを含む。半導体装置1を配線基板40に搭載して、電気的接続部32と導電部44とを接触させて電気的に接続させる。以下、図2(A)及び図2(B)に示すように、半導体装置1を配線基板40に搭載する工程について説明する。   The manufacturing method of the electronic device according to the present embodiment includes mounting the semiconductor device 1 on the wiring board 40. The semiconductor device 1 is mounted on the wiring board 40 and the electrical connection portion 32 and the conductive portion 44 are brought into contact with each other to be electrically connected. Hereinafter, as shown in FIGS. 2A and 2B, a process of mounting the semiconductor device 1 on the wiring board 40 will be described.

はじめに、図2(A)に示すように、半導体装置1を配線基板40上に配置して、半導体装置1の電気的接続部32(樹脂突起20)と配線基板40の導電部44とが対向するように位置合わせをする。   First, as shown in FIG. 2A, the semiconductor device 1 is arranged on the wiring substrate 40, and the electrical connection portion 32 (resin protrusion 20) of the semiconductor device 1 and the conductive portion 44 of the wiring substrate 40 face each other. Align so that

このとき、図示しない治具(ボンディングツール)によって、半導体装置1を保持してもよい。治具にはヒータが内蔵されていてもよく、これにより、半導体装置1(電気的接続部32)を加熱してもよい。半導体装置1を加熱することによって、電気的接続部32が加熱され、電気的接続部32と導電部44とを確実に電気的に接続することができる。   At this time, the semiconductor device 1 may be held by a jig (bonding tool) (not shown). A heater may be built in the jig, and thereby the semiconductor device 1 (electrical connection portion 32) may be heated. By heating the semiconductor device 1, the electrical connection portion 32 is heated, and the electrical connection portion 32 and the conductive portion 44 can be reliably electrically connected.

なお、半導体装置1と配線基板40との間には、図示しない接着剤を設けておいてもよい。接着剤は、例えば、フィルム状の接着剤を利用してもよい。あるいは、接着剤として、ペースト状の接着剤を利用してもよい。接着剤は、絶縁性の接着剤であってもよい。接着剤は、樹脂系接着剤であってもよい。   Note that an adhesive (not shown) may be provided between the semiconductor device 1 and the wiring board 40. For example, a film-like adhesive may be used as the adhesive. Alternatively, a paste adhesive may be used as the adhesive. The adhesive may be an insulating adhesive. The adhesive may be a resin adhesive.

その後、図2(B)に示すように、半導体装置1と配線基板40とを近接させて、電気的接続部32と導電部44とを接触させる。これにより、電気的接続部32と導電部44とを電気的に接続する。すなわち、配線30のうち、導電部44と接触する部分を指して、電気的接続部32と称してもよい。本工程では、半導体チップ10と配線基板40とによって樹脂突起20を押しつぶして、樹脂突起20を弾性変形させてもよい。これにより、樹脂突起20の弾性力によって、電気的接続部32と導電部44とを押し付けることができるため、電気的な接続信頼性の高い電子機器を製造することができる。   Thereafter, as shown in FIG. 2B, the semiconductor device 1 and the wiring substrate 40 are brought close to each other, and the electrical connection portion 32 and the conductive portion 44 are brought into contact with each other. Thereby, the electrical connection portion 32 and the conductive portion 44 are electrically connected. That is, the portion of the wiring 30 that contacts the conductive portion 44 may be referred to as the electrical connection portion 32. In this step, the resin protrusion 20 may be crushed by the semiconductor chip 10 and the wiring substrate 40 to elastically deform the resin protrusion 20. Thereby, since the electrical connection part 32 and the electroconductive part 44 can be pressed by the elastic force of the resin protrusion 20, an electronic device with high electrical connection reliability can be manufactured.

さらに、半導体装置1と配線基板40との間に、図示しない接着層を形成してもよい。接着層によって、半導体チップ10と配線基板40との間隔を維持してもよい。すなわち、接着層によって、樹脂突起20が弾性変形した状態を維持してもよい。例えば、樹脂突起20が弾性変形した状態で接着層を形成することで、樹脂突起20が弾性変形した状態を維持することができる。   Further, an adhesive layer (not shown) may be formed between the semiconductor device 1 and the wiring board 40. The distance between the semiconductor chip 10 and the wiring board 40 may be maintained by the adhesive layer. That is, the state in which the resin protrusion 20 is elastically deformed may be maintained by the adhesive layer. For example, by forming the adhesive layer in a state where the resin protrusion 20 is elastically deformed, the state where the resin protrusion 20 is elastically deformed can be maintained.

本実施の形態に係る電子機器の製造方法は、図3に示すように、樹脂突起20上で、配線30を切断することを含む。配線30は、電気的接続部32と第2の延設部36との境界で切断する。配線30は、半導体チップ10と配線基板40(ベース基板42)との膨張収縮量の違いを利用して切断してもよい。   As shown in FIG. 3, the method for manufacturing the electronic device according to the present embodiment includes cutting the wiring 30 on the resin protrusion 20. The wiring 30 is cut at the boundary between the electrical connection portion 32 and the second extension portion 36. The wiring 30 may be cut using a difference in expansion and contraction between the semiconductor chip 10 and the wiring substrate 40 (base substrate 42).

半導体装置1及び配線基板40は、上記の実装工程の過程で、あるいは、実装工程後に、その寸法を変化させることがある。例えば、先に説明したように、半導体装置1を配線基板40に実装する工程で、半導体装置1を配線基板40に搭載した後に、治具による熱の供給がなくなると、半導体装置1及び配線基板40は冷却され、収縮し、外部寸法が小さくなる。あるいは、半導体装置1及び配線基板40は、実装後の動作環境の変化や、検査のための熱サイクル試験が行われると、その寸法が変化する。   The dimensions of the semiconductor device 1 and the wiring board 40 may be changed during the mounting process or after the mounting process. For example, as described above, in the process of mounting the semiconductor device 1 on the wiring substrate 40, after the semiconductor device 1 is mounted on the wiring substrate 40 and the supply of heat by the jig is stopped, the semiconductor device 1 and the wiring substrate 40 cools and shrinks, reducing external dimensions. Alternatively, the dimensions of the semiconductor device 1 and the wiring board 40 change when a change in the operating environment after mounting or a thermal cycle test for inspection is performed.

特に、半導体チップ10は、長方形をなすため、短辺17の端部領域18に向かって寸法の変化が累積する。そのため、半導体チップ10の面15は、短辺17の端部領域18で、中央領域に較べて大きく寸法が変化する。また、半導体チップ10は、短辺17の端部領域18で、長辺19に沿った方向への寸法の変化量が、短辺17に沿った方向への寸法の変化量に較べて大きくなる。そのため、半導体チップ10の短辺17の端部領域18に配置された樹脂突起20(配線30)に、半導体チップ10の短辺17に交差する方向に大きな力をかけることができる。   In particular, since the semiconductor chip 10 has a rectangular shape, dimensional changes accumulate toward the end region 18 of the short side 17. Therefore, the size of the surface 15 of the semiconductor chip 10 is greatly changed in the end region 18 of the short side 17 as compared with the central region. In the semiconductor chip 10, the dimensional change amount in the direction along the long side 19 is larger in the end region 18 of the short side 17 than the dimensional change amount in the direction along the short side 17. . Therefore, a large force can be applied to the resin protrusion 20 (wiring 30) disposed in the end region 18 of the short side 17 of the semiconductor chip 10 in the direction intersecting the short side 17 of the semiconductor chip 10.

そして、配線30の電気的接続部32は、導電部44と接触している。そのため、電気的接続部32は、配線基板40の膨張収縮にあわせて位置が変化する。これに対して、第1及び第2の延設部34,36は、半導体装置1(半導体チップ10)の膨張収縮にあわせて位置が変化する。そのため、電気的接続部32と、第1及び第2の延設部34,36との境界には、大きな力がかかる。特に、電気的接続部32と第2の延設部36とには、大きな力が集中する。なぜなら、半導体チップ10(面15)の外側ほど膨張収縮量が大きくなり、半導体チップ10と配線基板40との位置ずれが大きくなるためである。本実施の形態に係る電子機器の製造方法では、この力を利用して、配線30を、電気的接続部32と第2の延設部36との境界で切断してもよい。すなわち、本実施の形態に係る電子機器の製造方法では、半導体チップ10と配線基板40(ベース基板42)との膨張収縮量の違いを利用して、配線30を切断してもよい。   The electrical connection portion 32 of the wiring 30 is in contact with the conductive portion 44. Therefore, the position of the electrical connection portion 32 changes according to the expansion and contraction of the wiring board 40. In contrast, the positions of the first and second extending portions 34 and 36 change in accordance with the expansion and contraction of the semiconductor device 1 (semiconductor chip 10). Therefore, a large force is applied to the boundary between the electrical connection portion 32 and the first and second extending portions 34 and 36. In particular, a large force is concentrated on the electrical connection portion 32 and the second extending portion 36. This is because the expansion / contraction amount increases toward the outside of the semiconductor chip 10 (surface 15), and the positional deviation between the semiconductor chip 10 and the wiring substrate 40 increases. In the electronic device manufacturing method according to the present embodiment, this force may be used to cut the wiring 30 at the boundary between the electrical connection portion 32 and the second extension portion 36. That is, in the electronic device manufacturing method according to the present embodiment, the wiring 30 may be cut using the difference in expansion and contraction between the semiconductor chip 10 and the wiring substrate 40 (base substrate 42).

以上の工程によって、図4に示す、電子機器1000を製造してもよい。電子機器1000は、表示デバイスであってもよい。表示デバイスは、例えば液晶表示デバイスやEL(Electrical Luminescence)表示デバイスであってもよい。そして、半導体装置1(半導体チップ10)は、表示デバイスを制御するドライバICであってもよい。   The electronic device 1000 shown in FIG. 4 may be manufactured through the above steps. The electronic device 1000 may be a display device. The display device may be, for example, a liquid crystal display device or an EL (Electrical Luminescence) display device. The semiconductor device 1 (semiconductor chip 10) may be a driver IC that controls the display device.

本発明によると、先に説明したように、配線30を、電気的接続部32と第2の延設部36との境界で切断する。これにより、配線30(電気的接続部32、第1の延設部34、及び、引き出し部38)にかかるストレスを小さくすることができる。そのため、電気的接続部32と第1の延設部34との境界にかかる力を軽減することができる。すなわち、本発明によると、電気的接続部32と電極14との間で配線の断線が起こりにくい、信頼性の高い電子機器を提供することができる。   According to the present invention, as described above, the wiring 30 is cut at the boundary between the electrical connection portion 32 and the second extending portion 36. Thereby, the stress concerning the wiring 30 (the electrical connection part 32, the 1st extension part 34, and the drawer | drawing-out part 38) can be made small. Therefore, the force applied to the boundary between the electrical connection portion 32 and the first extension portion 34 can be reduced. In other words, according to the present invention, it is possible to provide a highly reliable electronic device in which wiring disconnection hardly occurs between the electrical connection portion 32 and the electrode 14.

また、本発明によると、半導体装置1を配線基板40に搭載した後に、配線30を切断する。そのため、配線30と導電部44との位置合わせを容易に行うことができ、電子機器を効率よく製造することができる。   Further, according to the present invention, the wiring 30 is cut after the semiconductor device 1 is mounted on the wiring board 40. Therefore, the alignment between the wiring 30 and the conductive portion 44 can be easily performed, and the electronic device can be manufactured efficiently.

なお、半導体装置1では、電気的接続部32は、第1の延設部34及び引き出し部38を介して電極14と電気的に接続される。そのため、電気的接続部32と第2の延設部36との境界で配線30を切断しても、電気的接続部32と電極14との電気的な接続を維持することができる。すなわち、半導体装置1によると、半導体チップ10の短辺17の端部領域18で配線30の断線があった場合にも、電極14と電気的接続部32との電気的な接続を確保することが可能な、信頼性の高い半導体装置を提供することができる。   In the semiconductor device 1, the electrical connection portion 32 is electrically connected to the electrode 14 via the first extension portion 34 and the lead portion 38. Therefore, even if the wiring 30 is cut at the boundary between the electrical connection portion 32 and the second extension portion 36, the electrical connection between the electrical connection portion 32 and the electrode 14 can be maintained. That is, according to the semiconductor device 1, electrical connection between the electrode 14 and the electrical connection portion 32 is ensured even when the wiring 30 is disconnected in the end region 18 of the short side 17 of the semiconductor chip 10. Therefore, a highly reliable semiconductor device capable of achieving the above can be provided.

なお、本実施の形態に係る電子機器の製造方法では、第2の延設部36を除去する工程をさらに含んでいてもよい。これによると、第2の延設部36による電気的なショートの発生を防止することができるため、さらに信頼性の高い電子機器を製造することができる。   Note that the electronic device manufacturing method according to the present embodiment may further include a step of removing the second extending portion 36. According to this, since it is possible to prevent the occurrence of an electrical short due to the second extending portion 36, it is possible to manufacture a more reliable electronic device.

(変形例)
図5は、本発明を適用した実施の形態の変形例について説明するための図である。本変形例に係る電子機器の製造方法は、図5に示す、半導体装置2を用意することを含む。以下、半導体装置2の構成について説明する。
(Modification)
FIG. 5 is a diagram for explaining a modification of the embodiment to which the present invention is applied. The method for manufacturing an electronic apparatus according to this modification includes preparing the semiconductor device 2 shown in FIG. Hereinafter, the configuration of the semiconductor device 2 will be described.

半導体装置2は、図5に示すように、複数の樹脂突起25を有する。樹脂突起25は、半導体チップ10の短辺の端部領域18に形成されてなる。そして、半導体装置2は、複数の配線50を有する。配線50は、樹脂突起25上に配置された電気的接続部52を有する。配線50は、また、電気的接続部52から延設された第1及び第2の延設部54,56を有する。配線50では、電気的接続部52と、第1及び第2の延設部54,56とは、仮想直線100に沿って配列されている。ここで、仮想直線100とは、半導体チップ10の面15の中央領域から放射状に延びる直線である。そして、配線50は、引き出し部58を有する。引き出し部58は、第1の延設部54から引き出されて、電極14に至るように引き回されてなる。   As shown in FIG. 5, the semiconductor device 2 has a plurality of resin protrusions 25. The resin protrusion 25 is formed in the end region 18 on the short side of the semiconductor chip 10. The semiconductor device 2 has a plurality of wirings 50. The wiring 50 has an electrical connection portion 52 disposed on the resin protrusion 25. The wiring 50 also has first and second extending portions 54 and 56 extending from the electrical connection portion 52. In the wiring 50, the electrical connection portion 52 and the first and second extending portions 54 and 56 are arranged along the virtual straight line 100. Here, the virtual straight line 100 is a straight line extending radially from the central region of the surface 15 of the semiconductor chip 10. The wiring 50 has a lead portion 58. The lead-out portion 58 is drawn out from the first extending portion 54 and routed to reach the electrode 14.

半導体チップ10は、温度変化の影響を受けて、中央領域を基点に放射状に膨張収縮する場合がある。本変形例によると、半導体チップ10が中央領域を基点に放射状に膨張収縮した場合に、電気的接続部52と第2の延設部56との境界において、配線50を切断しやすくなる。そのため、半導体装置2を利用した場合にも、信頼性の高い電子機器を製造することが可能になる。   The semiconductor chip 10 may expand and contract radially from the central region under the influence of temperature change. According to this modification, when the semiconductor chip 10 expands and contracts radially from the central region, the wiring 50 is easily cut at the boundary between the electrical connection portion 52 and the second extending portion 56. Therefore, even when the semiconductor device 2 is used, a highly reliable electronic device can be manufactured.

なお、半導体装置2では、半導体チップ10の短辺17の端部領域18において、第1の延設部54はすべて、電気的接続部52よりも面15の中央側に配置されていてもよい。これによると、いずれの配線50で断線が発生しても、電極14と電気的接続部52との電気的な接続を維持することが可能になるため、信頼性の高い電子機器を提供することができる。   In the semiconductor device 2, all of the first extending portions 54 may be disposed closer to the center of the surface 15 than the electrical connection portion 52 in the end region 18 of the short side 17 of the semiconductor chip 10. . According to this, since it becomes possible to maintain the electrical connection between the electrode 14 and the electrical connection portion 52 regardless of the occurrence of disconnection in any of the wirings 50, it is possible to provide a highly reliable electronic device. Can do.

なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成(例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成)を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成又は同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。   In addition, this invention is not limited to embodiment mentioned above, A various deformation | transformation is possible. For example, the present invention includes substantially the same configuration as the configuration described in the embodiment (for example, a configuration having the same function, method, and result, or a configuration having the same purpose and effect). In addition, the invention includes a configuration in which a non-essential part of the configuration described in the embodiment is replaced. In addition, the present invention includes a configuration that exhibits the same operational effects as the configuration described in the embodiment or a configuration that can achieve the same object. Further, the invention includes a configuration in which a known technique is added to the configuration described in the embodiment.

図1(A)から図1(C)は、本発明を適用した実施の形態に係る電子機器の製造方法を説明するための図である。1A to 1C are diagrams for explaining a method of manufacturing an electronic device according to an embodiment to which the invention is applied. 図2(A)及び図2(B)は、本発明を適用した実施の形態に係る電子機器の製造方法を説明するための図である。2A and 2B are diagrams for explaining a method of manufacturing an electronic device according to an embodiment to which the invention is applied. 図3は、本発明を適用した実施の形態に係る電子機器の製造方法を説明するための図である。FIG. 3 is a diagram for explaining a method of manufacturing an electronic apparatus according to an embodiment to which the present invention is applied. 図4は、本発明を適用した実施の形態に係る電子機器の製造方法を説明するための図である。FIG. 4 is a diagram for explaining a method of manufacturing an electronic apparatus according to an embodiment to which the present invention is applied. 図5は、本発明を適用した実施の形態の変形例に係る電子機器の製造方法を説明するための図である。FIG. 5 is a diagram for explaining a method for manufacturing an electronic apparatus according to a modification of the embodiment to which the present invention is applied.

符号の説明Explanation of symbols

1…半導体装置、 10…半導体チップ、 12…集積回路、 14…電極、15…面、 16…パッシベーション膜、 17…短辺、 18…端部領域、 19…長辺、 20…樹脂突起、 22…樹脂突起、 30…配線、 32…電気的接続部、 34…第1の延設部、 36…第2の延設部、 38…引き出し部、 40…配線基板、 42…ベース基板、 44…導電部、 50…配線、 52…電気的接続部、 54…第1の延設部、 56…第2の延設部、 58…引き出し部   DESCRIPTION OF SYMBOLS 1 ... Semiconductor device, 10 ... Semiconductor chip, 12 ... Integrated circuit, 14 ... Electrode, 15 ... Surface, 16 ... Passivation film, 17 ... Short side, 18 ... End region, 19 ... Long side, 20 ... Resin protrusion, 22 ... resin protrusion, 30 ... wiring, 32 ... electrical connection part, 34 ... first extension part, 36 ... second extension part, 38 ... drawer part, 40 ... wiring board, 42 ... base board, 44 ... Conductive part 50 ... wiring 52 ... electrical connection part 54 ... first extension part 56 ... second extension part 58 ... drawing part

Claims (5)

電極が形成されてなり、前記電極が形成された面が長方形をなす半導体チップと、前記半導体チップの前記面の短辺の端部領域に配置された樹脂突起と、前記樹脂突起の上端部に設けられた電気的接続部を有する、前記電極と電気的に接続された配線と、を含む半導体装置を用意する工程と、
ベース基板と、前記ベース基板上に形成された導電部とを有する配線基板を用意する工程と、
前記半導体装置を前記配線基板に搭載して、前記電気的接続部と前記導電部とを接触させて電気的に接続させる工程と、
前記樹脂突起上で、前記配線を切断する工程と、
を含み、
前記配線は、前記電気的接続部と、前記電気的接続部に延設された第1及び第2の延設部と、前記第1の延設部から引き出されて前記電極上に至るように引き回された引き出し部とを有し、
前記第1の延設部は、前記電気的接続部よりも前記面の中央側に配置されてなり、
前記第2の延設部は、前記電気的接続部よりも前記面の外側に配置されてなり、
前記配線を切断する工程で、前記電気的接続部と前記第2の延設部との境界で前記配線を切断する電子機器の製造方法。
An electrode is formed, a semiconductor chip in which the surface on which the electrode is formed has a rectangular shape, a resin protrusion disposed in an end region of a short side of the surface of the semiconductor chip, and an upper end portion of the resin protrusion A step of providing a semiconductor device including a wiring electrically connected to the electrode having an electrical connection portion provided;
Preparing a wiring board having a base substrate and a conductive portion formed on the base substrate;
Mounting the semiconductor device on the wiring board and bringing the electrical connection portion and the conductive portion into contact with each other to electrically connect;
Cutting the wiring on the resin protrusion;
Including
The wiring is led out from the electrical connecting portion, first and second extending portions extending to the electrical connecting portion, and the first extending portion to reach the electrode. A drawn-out portion that is routed,
The first extending portion is disposed closer to the center of the surface than the electrical connection portion,
The second extending portion is disposed outside the surface with respect to the electrical connection portion,
A method of manufacturing an electronic device, wherein the wiring is cut at a boundary between the electrical connection portion and the second extending portion in the step of cutting the wiring.
請求項1記載の電子機器の製造方法において、
前記電気的接続部と前記第1及び第2の延設部とは、前記短辺と直交する方向に配列されてなる電子機器の製造方法。
In the manufacturing method of the electronic device of Claim 1,
The method for manufacturing an electronic device, wherein the electrical connection portion and the first and second extending portions are arranged in a direction orthogonal to the short side.
請求項1記載の電子機器の製造方法において、
前記電気的接続部と前記第1及び第2の延設部とは、前記面の中央領域から放射状に延びる仮想直線に沿って配列されてなる電子機器の製造方法。
In the manufacturing method of the electronic device of Claim 1,
The method for manufacturing an electronic device, wherein the electrical connection portion and the first and second extending portions are arranged along a virtual straight line extending radially from a central region of the surface.
複数の電極が形成されてなり、前記電極が形成された面が長方形をなす半導体チップと、
前記半導体チップの前記面に設けられた樹脂突起と、
前記樹脂突起の上端部に設けられた複数の電気的接続部を有する、前記複数の電極と電気的に接続された複数の配線と、
を含み、
それぞれの前記配線は、前記電気的接続部と、前記電気的接続部に延設された延設部と、前記延設部から引き出されて前記電極上に至るように引き回された引き出し部とを有し、
前記面の短辺の端部領域において、前記延設部はすべて、前記電気的接続部よりも前記面の中央側に配置されてなる半導体装置。
A plurality of electrodes formed, a semiconductor chip having a rectangular surface on which the electrodes are formed;
A resin protrusion provided on the surface of the semiconductor chip;
A plurality of wirings electrically connected to the plurality of electrodes, the plurality of wirings having a plurality of electrical connection portions provided on an upper end portion of the resin protrusion;
Including
Each of the wirings includes the electrical connection portion, an extension portion extended to the electrical connection portion, and a lead portion drawn from the extension portion so as to reach the electrode. Have
In the end region of the short side of the surface, all the extending portions are arranged closer to the center side of the surface than the electrical connection portion.
複数の電極が形成されてなり、前記電極が形成された面が長方形をなす半導体チップと、
前記半導体チップの前記面の短辺の端部領域に配置されてなり、前記短辺に沿って延びる形状をなす樹脂突起と、
前記樹脂突起の上端部に設けられた複数の電気的接続部を有する、前記複数の電極と電気的に接続された複数の配線と、
を含み、
それぞれの前記配線は、前記電気的接続部と、前記電気的接続部に延設された延設部と、前記延設部から引き出されて前記電極上に至るように引き回された引き出し部とを有し、
前記延設部は、前記電気的接続部よりも、前記面の中央側に配置されてなる半導体装置。
A plurality of electrodes formed, a semiconductor chip having a rectangular surface on which the electrodes are formed;
A resin protrusion which is disposed in an end region of the short side of the surface of the semiconductor chip and has a shape extending along the short side;
A plurality of wirings electrically connected to the plurality of electrodes, the plurality of wirings having a plurality of electrical connection portions provided on an upper end portion of the resin protrusion;
Including
Each of the wirings includes the electrical connection portion, an extension portion extended to the electrical connection portion, and a lead portion drawn from the extension portion so as to reach the electrode. Have
The extending portion is a semiconductor device that is disposed closer to the center of the surface than the electrical connection portion.
JP2005340725A 2005-11-25 2005-11-25 Semiconductor device Expired - Fee Related JP4894999B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005340725A JP4894999B2 (en) 2005-11-25 2005-11-25 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005340725A JP4894999B2 (en) 2005-11-25 2005-11-25 Semiconductor device

Publications (2)

Publication Number Publication Date
JP2007149865A true JP2007149865A (en) 2007-06-14
JP4894999B2 JP4894999B2 (en) 2012-03-14

Family

ID=38210927

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005340725A Expired - Fee Related JP4894999B2 (en) 2005-11-25 2005-11-25 Semiconductor device

Country Status (1)

Country Link
JP (1) JP4894999B2 (en)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (en) * 1989-04-14 1990-11-07 Citizen Watch Co Ltd Projecting electrode structure of semiconductor and formation of projecting electrode
JPH05144823A (en) * 1991-11-15 1993-06-11 Tanaka Kikinzoku Kogyo Kk High density bump forming method
JPH11145199A (en) * 1997-11-11 1999-05-28 Fujitsu Ltd Semiconductor device
JP2003068934A (en) * 2001-08-30 2003-03-07 Ibiden Co Ltd Semiconductor chip
JP2005277034A (en) * 2004-03-24 2005-10-06 Yamaha Corp Semiconductor device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02272737A (en) * 1989-04-14 1990-11-07 Citizen Watch Co Ltd Projecting electrode structure of semiconductor and formation of projecting electrode
JPH05144823A (en) * 1991-11-15 1993-06-11 Tanaka Kikinzoku Kogyo Kk High density bump forming method
JPH11145199A (en) * 1997-11-11 1999-05-28 Fujitsu Ltd Semiconductor device
JP2003068934A (en) * 2001-08-30 2003-03-07 Ibiden Co Ltd Semiconductor chip
JP2005277034A (en) * 2004-03-24 2005-10-06 Yamaha Corp Semiconductor device

Also Published As

Publication number Publication date
JP4894999B2 (en) 2012-03-14

Similar Documents

Publication Publication Date Title
US7705454B2 (en) Semiconductor device
US8421248B2 (en) Electronic device and electronic apparatus
JP4305667B2 (en) Semiconductor device
JP4645832B2 (en) Semiconductor device and manufacturing method thereof
US7582967B2 (en) Semiconductor device, electronic module, and method of manufacturing electronic module
JP2007081039A (en) Semiconductor device
JP4273347B2 (en) Semiconductor device
JP4894999B2 (en) Semiconductor device
JP2007019410A (en) Semiconductor device, and method of manufacturing electronic module
JP4720992B2 (en) Semiconductor device
JP2007281216A (en) Semiconductor device, method of manufacturing same, and electronic apparatus
KR100773408B1 (en) Semiconductor device
KR100759309B1 (en) Semiconductor device
KR100755354B1 (en) Semiconductor device
JP2008103584A (en) Semiconductor device, electronic device, and their manufacturing methods
JP2010171190A (en) Semiconductor device and electronic module, manufacturing methods of semiconductor device and electronic module, and inspection method of electronic module
JP2009043830A (en) Semiconductor device

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080627

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080630

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091021

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110126

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110602

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111213

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150106

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees