KR100755354B1 - Semiconductor device - Google Patents

Semiconductor device Download PDF

Info

Publication number
KR100755354B1
KR100755354B1 KR20060073271A KR20060073271A KR100755354B1 KR 100755354 B1 KR100755354 B1 KR 100755354B1 KR 20060073271 A KR20060073271 A KR 20060073271A KR 20060073271 A KR20060073271 A KR 20060073271A KR 100755354 B1 KR100755354 B1 KR 100755354B1
Authority
KR
South Korea
Prior art keywords
semiconductor device
resin
straight line
semiconductor substrate
electrical connection
Prior art date
Application number
KR20060073271A
Other languages
Korean (ko)
Other versions
KR20070017028A (en
Inventor
슈이치 다나카
Original Assignee
세이코 엡슨 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 엡슨 가부시키가이샤 filed Critical 세이코 엡슨 가부시키가이샤
Priority to KR20060073271A priority Critical patent/KR100755354B1/en
Publication of KR20070017028A publication Critical patent/KR20070017028A/en
Application granted granted Critical
Publication of KR100755354B1 publication Critical patent/KR100755354B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body

Landscapes

  • Wire Bonding (AREA)

Abstract

본 발명은 실장성이 우수한 반도체 장치를 제공하는 것을 과제로 한다.An object of this invention is to provide the semiconductor device excellent in mountability.

반도체 장치는 전극(14)이 형성되어 이루어지는 반도체 기판(10)과, 반도체 기판(10) 위에 형성된, 1개의 직선(100)을 따라서 배열되어 이루어지는 복수의 수지 돌기(20)와, 수지 돌기(20) 위에 형성된, 전극(14)과 전기적으로 접속되어 이루어지는 복수의 전기적 접속부(30)를 포함한다. 복수의 수지 돌기(20)는 각각 직선(100)에 교차하는 방향으로 연장되는 형상을 이룬다.The semiconductor device includes a semiconductor substrate 10 on which electrodes 14 are formed, a plurality of resin protrusions 20 formed along one straight line 100 formed on the semiconductor substrate 10, and a resin protrusion 20. And a plurality of electrical connections 30 formed on the electrodes 14 and electrically connected to the electrodes 14. The plurality of resin protrusions 20 form a shape each extending in a direction crossing the straight line 100.

패시베이션막, 전기적 접속부, 배선 패턴 Passivation film, electrical connection, wiring pattern

Description

반도체 장치{SEMICONDUCTOR DEVICE}Semiconductor device {SEMICONDUCTOR DEVICE}

도 1의 (a)∼도 1의 (c)는 본 발명을 적용한 실시예에 따른 반도체 장치에 관하여 설명하기 위한 도면.1A to 1C are diagrams for explaining a semiconductor device according to an embodiment to which the present invention is applied.

도 2의 (a)∼도 2의 (c)는 본 발명을 적용한 실시예에 따른 반도체 장치에 관하여 설명하기 위한 도면.2A to 2C are diagrams for explaining the semiconductor device according to the embodiment to which the present invention is applied.

도 3은 본 발명을 적용한 실시예에 따른 반도체 장치에 관하여 설명하기 위한 도면.3 is a diagram for explaining a semiconductor device according to an embodiment to which the present invention is applied.

도 4는 본 발명을 적용한 실시예의 변형예에 따른 반도체 장치에 관하여 설명하기 위한 도면.4 is a diagram for explaining a semiconductor device according to a modification of the embodiment to which the present invention is applied;

도 5는 본 발명을 적용한 실시예의 변형예에 따른 반도체 장치에 관하여 설명하기 위한 도면.5 is a diagram for explaining a semiconductor device according to a modification of the embodiment to which the present invention is applied;

도면의 주요 부분에 대한 부호의 설명Explanation of symbols for the main parts of the drawings

1 : 반도체 장치 10 : 반도체 기판1 semiconductor device 10 semiconductor substrate

12 : 집적 회로 14 : 전극12 integrated circuit 14 electrode

16 : 패시베이션막 20 : 수지 돌기16: passivation film 20: resin projection

21 : 수지 돌기 22 : 수지 돌기21: resin projection 22: resin projection

30 : 전기적 접속부 32 : 배선30: electrical connection 32: wiring

40 : 배선 기판 42 : 베이스 기판 40: wiring board 42: base board

44 : 배선 패턴 45 : 전기적 접속부44: wiring pattern 45: electrical connection

50 : 접착제 52 : 접착층50: adhesive 52: adhesive layer

100 : 직선100: straight

본 발명은 반도체 장치에 관한 것이다.The present invention relates to a semiconductor device.

배선 기판에 반도체 장치(예를 들면, 일본국 공개 특허 평2-272737호 공보 참조)가 실장된 타입의 전자 모듈이 알려져 있다. 신뢰성이 높은 전자 모듈을 제조하기 위해서는, 배선 기판의 배선 패턴과 반도체 장치의 전기적 접속부를 전기적으로 접속시키는 것이 중요하다.BACKGROUND ART An electronic module of a type in which a semiconductor device (see, for example, Japanese Unexamined Patent Publication No. 2-272737) is mounted on a wiring board is known. In order to manufacture a highly reliable electronic module, it is important to electrically connect the wiring pattern of a wiring board and the electrical connection part of a semiconductor device.

본 발명의 목적은 실장성이 높은 반도체 장치를 제공하는 것에 있다.An object of the present invention is to provide a semiconductor device having high mountability.

(1) 본 발명에 따른 반도체 장치는 복수의 전극이 형성되어 이루어지는 반도체 기판과,(1) The semiconductor device according to the present invention includes a semiconductor substrate on which a plurality of electrodes are formed;

상기 반도체 기판 위에 형성된, 1개의 직선을 따라서 배열되어 이루어지는 복수의 수지 돌기와,A plurality of resin protrusions formed on the semiconductor substrate and arranged along one straight line,

상기 수지 돌기 위에 형성된, 상기 전극과 전기적으로 접속되어 이루어지는 복수의 전기적 접속부를 포함하고,A plurality of electrical connection portions formed on the resin protrusions and electrically connected to the electrodes;

상기 복수의 수지 돌기는 상기 직선에 교차하는 방향으로 연장되는 형상을 이룬다. 본 발명에 의하면, 실장성이 우수한 반도체 장치를 제공할 수 있다.The plurality of resin protrusions form a shape extending in the direction crossing the straight line. According to the present invention, a semiconductor device excellent in mountability can be provided.

(2) 이 반도체 장치에 있어서,(2) In this semiconductor device,

상기 수지 돌기는 상기 직선과 비스듬히 교차하도록 연장되는 형상을 이루고 있어도 좋다.The resin protrusions may have a shape extending so as to intersect the straight line at an angle.

(3) 이 반도체 장치에 있어서,(3) In this semiconductor device,

상기 수지 돌기는 상기 직선과 직교하도록 연장되는 형상을 이루고 있어도 좋다.The resin protrusions may have a shape extending to be orthogonal to the straight line.

(4) 이 반도체 장치에 있어서,(4) In this semiconductor device,

상기 반도체 기판은 반도체 칩이며,The semiconductor substrate is a semiconductor chip,

상기 직선은 상기 반도체 기판의 상기 전극이 형성된 면의 변을 따라 연장되어 있어도 좋다.The straight line may extend along the side of the surface on which the electrode of the semiconductor substrate is formed.

(5) 이 반도체 장치에 있어서,(5) In this semiconductor device,

상기 반도체 기판의 상기 전극이 형성된 면은 직사각형을 이루고,The surface on which the electrode of the semiconductor substrate is formed has a rectangular shape,

상기 직선은 상기 직사각형의 긴 변을 따라 연장되어 있어도 좋다.The straight line may extend along the long side of the rectangle.

(6) 이 반도체 장치에 있어서,(6) In this semiconductor device,

각각의 상기 수지 돌기 위에는, 복수의 상기 전기적 접속부가 형성되어 있어도 좋다.A plurality of the electrical connection portions may be formed on each of the resin protrusions.

이하, 본 발명을 적용한 실시예에 관해서 도면을 참조하여 설명한다. 단, 본 발명은 이하의 실시예에 한정되는 것이 아니다. 또한, 본 발명은 이하의 실시예 및 변형예를 자유롭게 조합시킨 것을 포함하는 것으로 한다.EMBODIMENT OF THE INVENTION Hereinafter, the Example which applied this invention is described with reference to drawings. However, the present invention is not limited to the following examples. In addition, this invention shall include what combined the following Examples and modifications freely.

도 1의 (a)∼도 3은 본 발명을 적용한 실시예에 따른 반도체 장치에 관하여 설명하기 위한 도면이다. 여기서, 도 1의 (a)는 본 발명을 적용한 실시예에 따른 반도체 장치(1)의 위에서 본 도면이다. 단, 도 1의 (a)에서는, 설명을 위해, 전극(14) 및 전기적 접속부(30)(배선(32))에 대해서는 생략했다. 또한, 도 1의 (b)는 도 1의 (a)의 일부 확대도이고, 도 1의 (c)는 도 1의 (b)의 IC-IC선을 따른 단면도이다.1A to 3 are views for explaining a semiconductor device according to an embodiment to which the present invention is applied. 1A is a view from above of the semiconductor device 1 according to the embodiment to which the present invention is applied. However, in FIG. 1A, the electrode 14 and the electrical connection portion 30 (wiring 32) are omitted for the sake of explanation. FIG. 1B is a partially enlarged view of FIG. 1A, and FIG. 1C is a cross-sectional view along the IC-IC line of FIG. 1B.

본 실시예에 따른 반도체 장치는 반도체 기판(10)을 포함한다. 반도체 기판(10)은, 예를 들면, 실리콘 기판이라도 좋다. 반도체 기판(10)은 도 1의 (a)에 나타낸 바와 같이, 칩 형상을 이루고 있어도 좋다. 즉, 반도체 기판(10)은 반도체 칩이라도 좋다. 또는, 반도체 기판(10)은 웨이퍼 형상을 이루고 있어도 좋다(도시 생략). 이 때, 반도체 기판(10)은 복수의 반도체 칩(반도체 장치)이 되는 영역을 포함하고 있어도 좋다. 반도체 기판(10)에는, 집적 회로(12)가 형성되어 있어도 좋다(도 1의 (c) 참조). 집적 회로(12)의 구성은 특별히 한정되지 않지만, 예를 들면, 트랜지스터 등의 능동 소자나, 저항, 코일, 콘덴서 등의 수동 소자를 포함하고 있어도 좋다. 반도체 기판(10)이 칩 형상을 이루는 경우, 반도체 기판(10)의 집적 회로(12)가 형성된 면(능동면)은 직사각형을 이루고 있어도 좋다(도 1의 (a) 참조). 단, 반도체 기판(10)의 능동면은 정사각형을 이루고 있어도 좋다(도시 생략).The semiconductor device according to the present embodiment includes a semiconductor substrate 10. The semiconductor substrate 10 may be, for example, a silicon substrate. As illustrated in FIG. 1A, the semiconductor substrate 10 may have a chip shape. In other words, the semiconductor substrate 10 may be a semiconductor chip. Alternatively, the semiconductor substrate 10 may have a wafer shape (not shown). At this time, the semiconductor substrate 10 may include the area | region which becomes a some semiconductor chip (semiconductor device). The integrated circuit 12 may be formed in the semiconductor substrate 10 (see FIG. 1C). Although the structure of the integrated circuit 12 is not specifically limited, For example, active elements, such as a transistor, and passive elements, such as a resistor, a coil, and a capacitor, may be included. When the semiconductor substrate 10 has a chip shape, the surface (active surface) on which the integrated circuit 12 of the semiconductor substrate 10 is formed may have a rectangular shape (see FIG. 1A). However, the active surface of the semiconductor substrate 10 may be square (not shown).

반도체 기판(10)에는, 도 1의 (b) 및 도 1의 (c)에 나타낸 바와 같이, 복수의 전극(14)이 형성되어 이루어진다. 전극(14)은, 예를 들면, 반도체 기판(10)의 집적 회로(12)가 형성된 면(능동면)에 형성되어 있어도 좋다. 전극(14)은 반도체 기판(10)의 1개의 변을 따라 배열되어 있어도 좋다. 전극(14)은 반도체 기판(10)의 복수의 변을 따라 배열되어 있어도 좋다. 반도체 기판(10)의 능동면이 직사각형을 이루는 경우, 전극(14)은 그 2개의 긴 변만을 따라 배열되어 있어도 좋다. 단, 반도체 장치는 반도체 기판(10)의 능동면의 짧은 변을 따라 배열된 전극을 더 포함하고 있어도 좋다(도시 생략). 전극(14)은 반도체 기판(10)의 1개의 변을 따라 일렬로 배열되어 있어도 좋다. 단, 전극(14)은 1개의 변을 따라 복수열로 배열되어 있어도 좋다(도시 생략).In the semiconductor substrate 10, as shown in FIGS. 1B and 1C, a plurality of electrodes 14 are formed. The electrode 14 may be formed on the surface (active surface) in which the integrated circuit 12 of the semiconductor substrate 10 was formed, for example. The electrodes 14 may be arranged along one side of the semiconductor substrate 10. The electrodes 14 may be arranged along a plurality of sides of the semiconductor substrate 10. When the active surface of the semiconductor substrate 10 is rectangular, the electrodes 14 may be arranged along only two long sides thereof. However, the semiconductor device may further include electrodes arranged along the short side of the active surface of the semiconductor substrate 10 (not shown). The electrodes 14 may be arranged in a line along one side of the semiconductor substrate 10. However, the electrodes 14 may be arranged in a plurality of rows along one side (not shown).

전극(14)은 집적 회로(12)와 전기적으로 접속되어 있어도 좋다. 또는, 집적 회로(12)에 전기적으로 접속되어 있지 않은 도전체를 포함하여, 전극(14)이라고 칭해도 좋다. 전극(14)은 반도체 기판의 내부 배선(전극)의 일부라도 좋다. 전극(14)은 알루미늄 또는 구리 등의 금속으로 형성되어 있어도 좋다.The electrode 14 may be electrically connected to the integrated circuit 12. Alternatively, the electrode 14 may be referred to including a conductor that is not electrically connected to the integrated circuit 12. The electrode 14 may be part of an internal wiring (electrode) of the semiconductor substrate. The electrode 14 may be formed of a metal such as aluminum or copper.

반도체 기판(10)은 도 1의 (c)에 나타낸 바와 같이, 패시베이션막(16)을 갖고 있어도 좋다. 패시베이션막(16)은 전극(14)을 노출시키도록 형성되어 있어도 좋다. 패시베이션막(16)은 전극(14)을 노출시키는 개구를 갖고 있어도 좋다. 패시베이션 막은, 예를 들면, SiO2나 SiN 등의 무기 절연막이라도 좋다. 또는, 패시베이션막(16)은 폴리이미드 수지 등의 유기 절연막이라도 좋다.As shown in FIG. 1C, the semiconductor substrate 10 may have a passivation film 16. The passivation film 16 may be formed to expose the electrode 14. The passivation film 16 may have an opening which exposes the electrode 14. The passivation film may be, for example, an inorganic insulating film such as SiO 2 or SiN. Alternatively, the passivation film 16 may be an organic insulating film such as polyimide resin.

본 실시예에 따른 반도체 장치는 도 1의 (a)∼도 1의 (c)에 나타낸 바와 같이, 복수의 수지 돌기(20)를 포함한다. 수지 돌기(20)는 반도체 기판(10) 위에 형성되어 이루어진다. 복수의 수지 돌기(20)는 1개의 직선(100)을 따라 배열되어 이루어진다. 즉, 본 실시예에 따른 반도체 장치는 1개의 직선(100)을 따라 배열된 그룹으로 나누는 것이 가능한 복수의 수지 돌기(20)를 포함한다고 해도 좋다. 이 때, 수지 돌기(20)는 1개 또는 복수의 그룹으로 나눌 수 있도록 설치되어 있어도 좋다. 또한, 직선(100)은 반도체 기판(10)(반도체 칩)의 외형의 1개의 변을 따라 연장되는 직선이라도 좋다. 반도체 기판(10)의 전극(14)이 형성된 면의 외형이 직사각형을 이루는 경우, 직선(100)은 그 긴 변을 따라 연장되는 직선이라도 좋다. 즉, 복수의 수지 돌기(20)는 반도체 칩의 긴 변을 따라 배열되어 있어도 좋다. 또한, 복수의 수지 돌기(20)는 간격을 두고 배열되어 있어도 좋다.The semiconductor device according to the present embodiment includes a plurality of resin protrusions 20 as shown in Figs. 1A to 1C. The resin protrusion 20 is formed on the semiconductor substrate 10. The plurality of resin protrusions 20 are arranged along one straight line 100. That is, the semiconductor device according to the present embodiment may include a plurality of resin protrusions 20 which can be divided into groups arranged along one straight line 100. At this time, the resin protrusions 20 may be provided so as to be divided into one or a plurality of groups. The straight line 100 may be a straight line extending along one side of the outer shape of the semiconductor substrate 10 (semiconductor chip). When the external shape of the surface on which the electrode 14 of the semiconductor substrate 10 is formed has a rectangular shape, the straight line 100 may be a straight line extending along the long side thereof. That is, the plurality of resin protrusions 20 may be arranged along the long side of the semiconductor chip. In addition, the some resin protrusion 20 may be arrange | positioned at intervals.

수지 돌기(20)는 각각, 직선(100)에 교차하는 방향으로 연장되는 형상을 이룬다. 수지 돌기(20)는 도 1의 (a) 및 도 1의 (b)에 나타낸 바와 같이, 직선(100)과 비스듬히 교차하도록 연장되는 형상을 이루고 있어도 좋다. 수지 돌기(20)는, 예를 들면, 반도체 기판(10)(반도체 칩)의 중심으로부터 방사상으로 뻗는 직선을 따라 연장되는 형상을 이루고 있어도 좋다.The resin protrusions 20 each have a shape extending in the direction crossing the straight line 100. The resin protrusion 20 may form the shape extended so that it may obliquely cross the straight line 100, as shown to FIG. 1 (a) and FIG. 1 (b). The resin protrusion 20 may have a shape extending along a straight line extending radially from the center of the semiconductor substrate 10 (semiconductor chip), for example.

수지 돌기(20)의 재료는 특별히 한정되지 않고, 이미 공지가 되어 있는 어느한 재료를 적용해도 좋다. 예를 들면, 수지 돌기(20)는 폴리이미드 수지, 실리콘 변성 폴리이미드 수지, 에폭시 수지, 실리콘 변성 에폭시 수지, 벤조시클로부텐(BCB ; benzocyclobutene), 폴리벤즈옥사졸(PBO ; polybenzoxazole), 페놀 수지 등의 수지로 형성되어 있어도 좋다.The material of the resin protrusion 20 is not specifically limited, You may apply any material already known. For example, the resin protrusion 20 may be made of polyimide resin, silicone modified polyimide resin, epoxy resin, silicone modified epoxy resin, benzocyclobutene (BCB; benzocyclobutene), polybenzoxazole (PBO; polybenzoxazole), phenol resin, or the like. It may be formed of resin.

본 실시예에 따른 반도체 장치는 복수의 전기적 접속부(30)를 포함한다. 전기적 접속부(30)는 수지 돌기(20) 위에 형성되어 이루어진다. 이 때, 1개의 수지 돌기(20) 위에, 복수의 전기적 접속부(30)가 형성되어 있어도 좋다(도 1의 (b) 참조). 또는, 1개의 수지 돌기(20) 위에, 1개의 전기적 접속부(30)만 형성되어 있어도 좋다(도시 생략). 전기적 접속부(30)는 각각, 전극(14)과 전기적으로 접속되어 있어도 좋다. 예를 들면, 전기적 접속부(30)는 전극(14) 위로부터 인출되어 수지 돌기(20) 위에 이르도록 형성된 배선(32)의 일부(수지 돌기(20)와 오버랩하는 영역)를 가리키고 있어도 좋다. 이 때, 전기적 접속부(30)는 배선(32) 중, 외부 단자로서 이용되는 부분을 가리키고 있어도 좋다. 또한, 배선(32)은 수지 돌기(20)의 양측에서, 반도체 기판(10)(패시베이션막(16))과 접촉하도록 형성되어도 좋다. 또한, 배선(32)은 직선(100)과 교차하는 방향으로 연장되어 있어도 좋다.The semiconductor device according to the present embodiment includes a plurality of electrical connections 30. The electrical connection portion 30 is formed on the resin protrusion 20. At this time, the some electrical connection part 30 may be formed on one resin protrusion 20 (refer FIG. 1 (b)). Alternatively, only one electrical connection portion 30 may be formed on one resin protrusion 20 (not shown). The electrical connecting portions 30 may be electrically connected to the electrodes 14, respectively. For example, the electrical connection portion 30 may point to a part of the wiring 32 (region overlapping with the resin protrusion 20) formed to extend from the electrode 14 to reach the resin protrusion 20. At this time, the electrical connection part 30 may point to the part of the wiring 32 used as an external terminal. The wiring 32 may be formed to contact the semiconductor substrate 10 (passivation film 16) on both sides of the resin protrusion 20. In addition, the wiring 32 may extend in the direction crossing the straight line 100.

배선(32)(전기적 접속부(30))의 구조 및 재료는 특별히 한정되는 것이 아니다. 예를 들면, 배선(32)은 단층으로 형성되어 있어도 좋다. 또는, 배선(32)은 복수층으로 형성되어 있어도 좋다. 이 때, 배선(32)은 티탄 텅스텐으로 형성된 제 1 층과, 금으로 형성된 제 2 층을 포함하고 있어도 좋다(도시 생략).The structure and material of the wiring 32 (electrical connecting portion 30) are not particularly limited. For example, the wiring 32 may be formed in a single layer. Alternatively, the wiring 32 may be formed in plural layers. At this time, the wiring 32 may include the first layer made of titanium tungsten and the second layer made of gold (not shown).

본 실시예에 따른 반도체 장치(1)는 이상의 구성을 이루고 있어도 좋다. 반도체 장치(1)에 의하면, 실장성이 우수한 반도체 장치를 제공할 수 있다. 즉, 반도체 장치(1)에 의하면, 신뢰성이 높은 전자 모듈(1000)(도 3 참조)을 효율적으로 제조하는 것이 가능하게 된다. 이하, 그 효과에 관하여 설명한다.The semiconductor device 1 according to the present embodiment may have the above configuration. According to the semiconductor device 1, the semiconductor device excellent in mountability can be provided. That is, according to the semiconductor device 1, it becomes possible to manufacture the highly reliable electronic module 1000 (refer FIG. 3) efficiently. Hereinafter, the effect is demonstrated.

반도체 장치(1)를 배선 기판(40)에 실장하는 방법은 특별히 한정되지 않지만, 도 2의 (a)∼도 2의 (c)를 참조하여, 그 일례에 관해서 설명한다. 처음에, 배선 기판(40)에 관하여 설명한다. 배선 기판(40)은 베이스 기판(42)과 배선 패턴(44)을 포함하고 있어도 좋다. 베이스 기판(42)의 재료는 특별히 한정되지 않고, 유기계 또는 무기계 중 어느 재료라도 좋으며, 이들의 복합 구조로 이루어지는 것이라도 좋다. 베이스 기판(42)으로서, 무기계의 재료로 형성된 기판을 이용해도 좋다. 이 때, 베이스 기판(42)은 세라믹 기판이나 유리 기판이라도 좋다. 베이스 기판(42)이 유리 기판인 경우, 배선 기판(40)은 전기 광학 패널(액정 패널·일렉트로 루미네선스 패널 등)의 일부라도 좋다. 배선 패턴(44)은 ITO(Indium Tin Oxide), Cr, Al 등의 금속막, 금속 화합물막, 또는, 그들의 복합막에 의해 형성되어 있어도 좋다. 이 때, 배선 패턴(44)은 액정을 구동하는 전극(주사 전극, 신호 전극, 대향 전극 등)에 전기적으로 접속되어 있어도 좋다. 또는, 베이스 기판(42)은 폴리에틸렌 테레프탈레이트(PET)로 이루어지는 기판 또는 필름이라도 좋다. 또는, 베이스 기판(42)으로서 폴리이미드 수지로 이루어지는 플렉시블 기판을 사용해도 좋다. 플렉시블 기판으로서 FPC(Flexible Printed Circuit)나, TAB(Tape Automated Bonding) 기술에서 사용되는 테이프를 사용해도 좋다. 이 때, 배선 패턴(44)은, 예를 들면, 구리(Cu), 크롬(Cr), 티탄(Ti), 니켈(Ni), 티탄 텅스텐(Ti-W) 중 어느 하나를 적층해서 형성되어 있어도 좋다. 그리고, 배선 패턴(44)은 전기적 접속부(45)를 포함한다. 전기적 접속부(45)는 배선 패턴(44) 중, 다른 부재와의 전기적인 접속에 이용되는 부분이다. 또한, 배선 패턴(44)은 그 일부가 베이 스 기판(42)의 내측을 통과하도록 형성되어 있어도 좋다(도시 생략).Although the method of mounting the semiconductor device 1 on the wiring board 40 is not specifically limited, The example is demonstrated with reference to FIG.2 (a)-FIG.2 (c). First, the wiring board 40 will be described. The wiring board 40 may include the base board 42 and the wiring pattern 44. The material of the base substrate 42 is not specifically limited, Any material of an organic type or an inorganic type may be sufficient, and it may be what consists of these composite structures. As the base substrate 42, a substrate formed of an inorganic material may be used. At this time, the base substrate 42 may be a ceramic substrate or a glass substrate. When the base substrate 42 is a glass substrate, the wiring board 40 may be part of an electro-optical panel (liquid crystal panel, electro luminescence panel, etc.). The wiring pattern 44 may be formed of a metal film such as ITO (Indium Tin Oxide), Cr, Al, a metal compound film, or a composite film thereof. At this time, the wiring pattern 44 may be electrically connected to an electrode (scanning electrode, signal electrode, counter electrode, etc.) for driving the liquid crystal. Alternatively, the base substrate 42 may be a substrate or a film made of polyethylene terephthalate (PET). Alternatively, a flexible substrate made of polyimide resin may be used as the base substrate 42. As the flexible substrate, a flexible printed circuit (FPC) or a tape used in Tape Automated Bonding (TAB) technology may be used. At this time, the wiring pattern 44 may be formed by stacking any one of copper (Cu), chromium (Cr), titanium (Ti), nickel (Ni), and titanium tungsten (Ti-W), for example. good. The wiring pattern 44 includes an electrical connection portion 45. The electrical connection part 45 is a part of the wiring pattern 44 used for electrical connection with another member. In addition, the wiring pattern 44 may be formed so that a part may pass inside the base substrate 42 (not shown).

이하, 배선 기판(40)에 반도체 장치(1)를 탑재하는 공정에 관하여 설명한다. 처음에, 도 2의 (a)에 나타낸 바와 같이, 반도체 장치(1)를 배선 기판(40) 위에 배치하고, 반도체 장치(1)의 전기적 접속부(30)(수지 돌기(20))와 배선 기판(40)의 배선 패턴(44)(전기적 접속부(45))이 대향하도록 위치 맞춤을 한다. 이 때, 반도체 장치(1)와 배선 기판(40) 사이에 접착제(50)를 설치해 두어도 좋다. 접착제(50)는 도 2의 (a)에 나타낸 바와 같이, 배선 기판(40) 위에 설치해도 좋다. 접착제(50)는, 예를 들면, 필름 형상의 접착제를 이용해도 좋다. 또는, 접착제(50)로서, 페이스트 형상의 접착제를 이용해도 좋다. 접착제(50)는 절연성의 접착제라도 좋다. 접착제(50)는 수지계 접착제라도 좋다. 그 후, 도 2의 (b)에 나타낸 바와 같이, 반도체 장치(1)와 배선 기판(40)을 가압한다. 본 공정에서, 수지 돌기(20)에 의해서, 접착제(50)를 유동시켜도 좋다(도 2의 (b) 참조). 그리고, 전기적 접속부(30)와 배선 패턴(44)(전기적 접속부(45))을 접촉시킨다(도 2의 (c) 참조). 본 공정은 가열 환경하에서 행해도 좋다. 이에 따라, 접착제(50)의 유동성을 높일 수 있다. 또한, 본 공정에서는, 반도체 기판(10)과 배선 기판(40)에 의해서 수지 돌기(20)를 눌러 찌부러뜨려, 수지 돌기(20)를 탄성 변형시켜도 좋다(도 2의 (c) 참조). 이에 따라, 수지 돌기(20)의 탄성력에 의해, 전기적 접속부(30)와 전기적 접속부(45)(배선 패턴(44))를 가압할 수 있기 때문에, 전기적인 접속 신뢰성이 높은 전자 모듈을 제조할 수 있다. 그리고, 접착제(50)를 경화시켜서, 도 2의 (c)에 나타낸 바와 같이, 접착층(52)을 형성해도 좋다. 접착층(52)에 의해서, 반도체 기판(10)과 배선 기판(40)의 간격을 유지해도 좋다. 즉, 접착층(52)에 의해서, 수지 돌기(20)가 탄성 변형된 상태를 유지해도 좋다. 예를 들면, 수지 돌기(20)를 눌러 찌부러뜨린 상태에서 접착제(50)를 경화시킴으로써, 수지 돌기(20)가 탄성 변형된 상태를 유지할 수 있다.Hereinafter, the process of mounting the semiconductor device 1 on the wiring board 40 will be described. First, as shown in FIG. 2A, the semiconductor device 1 is disposed on the wiring board 40, and the electrical connection portion 30 (resin protrusion 20) and the wiring board of the semiconductor device 1 are disposed. Positioning is performed so that the wiring pattern 44 (electrical connection part 45) of 40 opposes. At this time, the adhesive agent 50 may be provided between the semiconductor device 1 and the wiring board 40. The adhesive agent 50 may be provided on the wiring board 40 as shown in Fig. 2A. The adhesive agent 50 may use a film adhesive, for example. Alternatively, a paste-like adhesive may be used as the adhesive 50. The adhesive agent 50 may be an insulating adhesive agent. The adhesive agent 50 may be a resin adhesive. Thereafter, as shown in FIG. 2B, the semiconductor device 1 and the wiring board 40 are pressed. In this step, the adhesive 50 may be flown by the resin protrusions 20 (see FIG. 2B). Then, the electrical connecting portion 30 and the wiring pattern 44 (electrical connecting portion 45) are brought into contact with each other (see FIG. 2C). You may perform this process in a heating environment. Thereby, the fluidity | liquidity of the adhesive agent 50 can be improved. In this step, the resin protrusions 20 may be pressed and crushed by the semiconductor substrate 10 and the wiring board 40 to elastically deform the resin protrusions 20 (see FIG. 2C). Thereby, since the electrical connection part 30 and the electrical connection part 45 (wiring pattern 44) can be pressed by the elastic force of the resin protrusion 20, the electronic module with high electrical connection reliability can be manufactured. have. And the adhesive agent 50 may be hardened | cured and the adhesive layer 52 may be formed as shown in FIG.2 (c). By the adhesive layer 52, the gap between the semiconductor substrate 10 and the wiring substrate 40 may be maintained. In other words, the resin protrusions 20 may be kept elastically deformed by the adhesive layer 52. For example, by hardening the adhesive agent 50 in the state which pressed and crushed the resin protrusion 20, the state in which the resin protrusion 20 was elastically deformed can be maintained.

이상의 공정에 의해서, 반도체 장치(1)를 배선 기판(40)에 실장해도 좋다. 또한, 검사 공정 등을 거쳐, 도 3에 나타낸 전자 모듈(1000)을 제조해도 좋다. 전자 모듈(1000)은 표시 디바이스라도 좋다. 표시 디바이스는, 예를 들면, 액정 표시 디바이스나 EL(Electrical Luminescence) 표시 디바이스라도 좋다. 그리고, 반도체 장치(1)(반도체 기판(10))는 표시 디바이스를 제어하는 드라이버(IC)라도 좋다.By the above process, the semiconductor device 1 may be mounted on the wiring board 40. In addition, you may manufacture the electronic module 1000 shown in FIG. 3 through an inspection process. The electronic module 1000 may be a display device. The display device may be, for example, a liquid crystal display device or an EL (electrical luminescence) display device. In addition, the semiconductor device 1 (semiconductor board | substrate 10) may be the driver IC which controls a display device.

앞에서 설명한 바와 같이, 반도체 장치(1)를 배선 기판(40)에 실장하는 공정에서, 미리, 반도체 장치(1)와 배선 기판(40) 사이에 접착제(50)를 설치해 둘 경우에는, 수지 돌기(20)(전기적 접속부(30))에 의해 접착제(50)를 유동시키게 된다. 이 때, 반도체 장치(1)의 전기적 접속부(30)와 배선 패턴(44)(전기적 접속부(45))을 전기적으로 접속시키기 위해서는, 전기적 접속부(30)와 전기적 접속부(45) 사이에, 접착제(50)가 남지 않도록 반도체 장치(1)의 실장 공정을 행하는 것이 중요하다. 환언하면, 배선 기판(40)에 반도체 장치(1)를 실장하는 공정에서, 전기적 접속부(30)와 전기적 접속부(45)의 사이로부터, 접착제(50)를 효율적으로 배출시킬 수 있으면, 신뢰성이 높은 전자 모듈을 효율적으로 제조하는 것이 가능하다. 즉, 반도체 장치(1)와 배선 기판(40)의 사이에서 접착제(50)를 효율적으로 유동시킬 수 있으면, 신뢰성이 높은 전자 모듈을 효율적으로 제조할 수 있다.As described above, in the step of mounting the semiconductor device 1 on the wiring board 40, when the adhesive agent 50 is provided between the semiconductor device 1 and the wiring board 40 in advance, the resin protrusion ( 20) (the electrical connection 30) causes the adhesive 50 to flow. At this time, in order to electrically connect the electrical connection part 30 and the wiring pattern 44 (electrical connection part 45) of the semiconductor device 1, an adhesive agent (B) between the electrical connection part 30 and the electrical connection part 45 is formed. It is important to perform the mounting process of the semiconductor device 1 so that 50 does not remain. In other words, in the step of mounting the semiconductor device 1 on the wiring board 40, if the adhesive 50 can be efficiently discharged between the electrical connection portion 30 and the electrical connection portion 45, the reliability is high. It is possible to manufacture the electronic module efficiently. That is, as long as the adhesive agent 50 can be efficiently flowed between the semiconductor device 1 and the wiring board 40, a highly reliable electronic module can be manufactured efficiently.

그런데, 앞에서 설명한 바와 같이, 반도체 장치(1)는 1개의 직선(100)을 따라서 배열된 복수의 수지 돌기(20)를 포함한다. 그리고, 수지 돌기(20)는 직선(100)과 교차하는 방향으로 연장되는 형상을 이룬다. 그 때문에, 반도체 장치(1)에 의하면, 접착제(50)를 직선(100)과 교차하는 방향으로 유동시키기 쉬워진다. 상세하게는, 반도체 장치(1)에 의하면, 접착제(50)는 인접하는 2개의 수지 돌기(20) 사이를 유동할 수 있다. 즉, 접착제(50)는 수지 돌기(20)의 사이를 통과하여, 직선(100)과 교차하는 방향으로 유동할 수 있다. 또한, 수지 돌기(20)는 직선(100)과 교차하는 방향으로 연장되는 형상을 이룬다. 그 때문에, 접착제(50)가 직선(100)과 교차하는 방향으로 유동하는 경우에는, 접착제(50)는 수지 돌기(20)를 따라서 유동한다. 즉, 수지 돌기(20)에 의해서, 접착제(50)의 유동 방향이 제어된다. 이것으로부터, 반도체 장치(1)에 의하면, 실장시의 접착제(50)의 유동 저항을 작게 할 수 있다. 그 때문에, 반도체 장치(1)에 의하면, 실장시에 접착제(50)가 수지 돌기(20)와 배선 기판(40)(전기적 접속부(45))의 사이에 남기 어려워져, 전기적 접속부(30)와 전기적 접속부(45)를 확실하게 전기적으로 접속시킬 수 있다. 또한, 접착제(50)의 유동 저항이 작아지기 때문에, 반도체 장치(1)를 효율적으로 실장할 수 있다.However, as described above, the semiconductor device 1 includes a plurality of resin protrusions 20 arranged along one straight line 100. And the resin protrusion 20 forms the shape extended in the direction which intersects the straight line 100. FIG. Therefore, according to the semiconductor device 1, it is easy to make the adhesive agent 50 flow in the direction which intersects the straight line 100. FIG. In detail, according to the semiconductor device 1, the adhesive agent 50 can flow between two adjacent resin protrusions 20. As shown in FIG. That is, the adhesive agent 50 may pass between the resin protrusions 20 and flow in a direction intersecting the straight line 100. In addition, the resin protrusion 20 forms a shape extending in the direction crossing the straight line 100. Therefore, when the adhesive agent 50 flows in the direction which intersects the straight line 100, the adhesive agent 50 flows along the resin protrusion 20. As shown in FIG. That is, the flow direction of the adhesive agent 50 is controlled by the resin protrusion 20. From this, according to the semiconductor device 1, the flow resistance of the adhesive agent 50 at the time of mounting can be made small. Therefore, according to the semiconductor device 1, it is difficult for the adhesive agent 50 to remain between the resin protrusion 20 and the wiring board 40 (electrical connection part 45) at the time of mounting, and the electrical connection part 30 and The electrical connection part 45 can be reliably electrically connected. Moreover, since the flow resistance of the adhesive agent 50 becomes small, the semiconductor device 1 can be mounted efficiently.

즉, 본 실시예에 따른 반도체 장치에 의하면, 신뢰성이 높은 전자 모듈을 효율적으로 제조하는 것이 가능한 반도체 장치를 제공할 수 있다.That is, the semiconductor device according to the present embodiment can provide a semiconductor device capable of efficiently manufacturing highly reliable electronic modules.

도 4 및 도 5는 본 발명을 적용한 실시예의 변형예에 따른 반도체 장치에 관 하여 설명하기 위한 도면이다.4 and 5 are views for explaining a semiconductor device according to a modification of the embodiment to which the present invention is applied.

도 4에 나타낸 예에서는, 수지 돌기(21)는 직선(100)에 직교하도록 연장되는 형상을 이룬다. 또한, 도 4에 나타낸 예에서는, 전극(14)은 직선(100)에 교차하는 방향으로 나란히 배열되어 있어도 좋다. 환언하면, 전극(14)은 직선(100)에 교차하는 방향으로 연장되는 복수의 그룹으로 나눌 수 있도록 배치되어 있어도 좋다. 이 때, 상기 그룹은 수지 돌기(21)와 평행하게 배열된 복수의 전극(14)으로 구성되어 있어도 좋다.In the example shown in FIG. 4, the resin protrusion 21 has a shape extending to be orthogonal to the straight line 100. In the example shown in FIG. 4, the electrodes 14 may be arranged side by side in the direction intersecting the straight line 100. In other words, the electrode 14 may be arranged so as to be divided into a plurality of groups extending in the direction crossing the straight line 100. At this time, the group may be composed of a plurality of electrodes 14 arranged in parallel with the resin protrusion 21.

도 5에 나타낸 예에서는, 수지 돌기(22)는 중심이 반도체 기판(10)의 대각선의 교점과 일치하는 가상의 원 또는 타원(도시 생략)의 접선 방향으로 연장되는 형상을 이룬다.In the example shown in FIG. 5, the resin protrusions 22 have a shape in which the center extends in the tangential direction of an imaginary circle or ellipse (not shown) coinciding with the intersection point of the diagonal of the semiconductor substrate 10.

이들의 반도체 장치에 의해서도, 반도체 장치(1)와 동일한 효과를 얻을 수 있다. 그 때문에, 신뢰성이 높은 전자 모듈을 효율적으로 제조할 수 있다.Also with these semiconductor devices, the same effects as in the semiconductor device 1 can be obtained. Therefore, a highly reliable electronic module can be manufactured efficiently.

또한, 본 발명은 상술한 실시예에 한정되는 것이 아니고, 각종 변형이 가능하다. 예를 들면, 본 발명은 실시예에서 설명한 구성과 실질적으로 동일한 구성(예를 들면, 기능, 방법 및 결과가 동일한 구성, 또는 목적 및 효과가 동일한 구성)을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성의 본질적이지 않은 부분을 치환한 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성과 동일한 작용 효과를 이루는 구성 또는 동일한 목적을 달성할 수 있는 구성을 포함한다. 또한, 본 발명은 실시예에서 설명한 구성에 공지 기술을 부가한 구성을 포함한다.In addition, this invention is not limited to the Example mentioned above, A various deformation | transformation is possible. For example, the present invention includes a configuration substantially the same as the configuration described in the embodiment (for example, a configuration having the same function, method, and result, or a configuration having the same purpose and effect). In addition, this invention includes the structure which substituted the non-essential part of the structure demonstrated in the Example. In addition, the present invention includes a configuration that achieves the same operation and effect as the configuration described in the embodiment, or a configuration capable of achieving the same object. Moreover, this invention includes the structure which added a well-known technique to the structure demonstrated in the Example.

본 발명에 의하면, 실장성이 높은 반도체 장치를 제공할 수 있다.According to the present invention, a semiconductor device having high mountability can be provided.

Claims (6)

복수의 전극이 형성되어 이루어지는 반도체 기판과,A semiconductor substrate formed with a plurality of electrodes, 상기 반도체 기판 위에 형성된, 1개의 직선을 따라서 배열되어 이루어지는 복수의 수지 돌기와,A plurality of resin protrusions formed on the semiconductor substrate and arranged along one straight line, 상기 수지 돌기 위에 형성된, 상기 전극과 전기적으로 접속되어 이루어지는 복수의 전기적 접속부를 포함하고,A plurality of electrical connection portions formed on the resin protrusions and electrically connected to the electrodes; 상기 복수의 수지 돌기는 상기 직선에 교차하는 방향으로 연장되는 형상을 이루는 반도체 장치.And the plurality of resin protrusions extend in a direction crossing the straight line. 제 1 항에 있어서,The method of claim 1, 상기 수지 돌기는 상기 직선과 비스듬히 교차하도록 연장되는 형상을 이루는 반도체 장치.And the resin protrusions extend in an oblique manner with the straight line. 제 1 항에 있어서,The method of claim 1, 상기 수지 돌기는 상기 직선과 직교하도록 연장되는 형상을 이루는 반도체 장치.And the resin protrusion is formed to extend in a direction perpendicular to the straight line. 제 1 항에 있어서,The method of claim 1, 상기 반도체 기판은 반도체 칩이며,The semiconductor substrate is a semiconductor chip, 상기 직선은 상기 반도체 기판의 상기 전극이 형성된 면의 변을 따라서 연장되어 이루어지는 반도체 장치.The straight line extends along a side of a surface on which the electrode of the semiconductor substrate is formed. 제 4 항에 있어서,The method of claim 4, wherein 상기 반도체 기판의 상기 전극이 형성된 면은 직사각형을 이루고,The surface on which the electrode of the semiconductor substrate is formed has a rectangular shape, 상기 직선은 상기 직사각형의 긴 변을 따라서 연장되어 이루어지는 반도체 장치.And the straight line extends along the long side of the rectangle. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,The method according to any one of claims 1 to 5, 각각의 상기 수지 돌기 위에는, 복수의 상기 전기적 접속부가 형성되어 이루어지는 반도체 장치.A plurality of said electrical connection parts are formed on each said resin protrusion.
KR20060073271A 2005-08-03 2006-08-03 Semiconductor device KR100755354B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20060073271A KR100755354B1 (en) 2005-08-03 2006-08-03 Semiconductor device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2005-00225452 2005-08-03
KR20060073271A KR100755354B1 (en) 2005-08-03 2006-08-03 Semiconductor device

Publications (2)

Publication Number Publication Date
KR20070017028A KR20070017028A (en) 2007-02-08
KR100755354B1 true KR100755354B1 (en) 2007-09-04

Family

ID=41632383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20060073271A KR100755354B1 (en) 2005-08-03 2006-08-03 Semiconductor device

Country Status (1)

Country Link
KR (1) KR100755354B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097909A (en) * 1996-07-12 2003-12-31 후지쯔 가부시끼가이샤 Method for manufacturing semiconductor device and semiconductor device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030097909A (en) * 1996-07-12 2003-12-31 후지쯔 가부시끼가이샤 Method for manufacturing semiconductor device and semiconductor device

Also Published As

Publication number Publication date
KR20070017028A (en) 2007-02-08

Similar Documents

Publication Publication Date Title
US7705454B2 (en) Semiconductor device
JP4645832B2 (en) Semiconductor device and manufacturing method thereof
US8138612B2 (en) Semiconductor device
US8115309B2 (en) Semiconductor device
JP2007081039A (en) Semiconductor device
CN1901149B (en) Semiconductor device and method of manufacturing the same
JP4273347B2 (en) Semiconductor device
JP2007042736A (en) Semiconductor device and electronic module, and process for manufacturing electronic module
KR100755354B1 (en) Semiconductor device
JP2007019410A (en) Semiconductor device, and method of manufacturing electronic module
KR100759309B1 (en) Semiconductor device
JP4720992B2 (en) Semiconductor device
JP4858161B2 (en) Semiconductor device and method for manufacturing electronic device
KR100773408B1 (en) Semiconductor device
JP4894999B2 (en) Semiconductor device
JP2008103584A (en) Semiconductor device, electronic device, and their manufacturing methods
JP2010171191A (en) Semiconductor device, and semiconductor module and manufacturing method thereof
JP2009043830A (en) Semiconductor device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110720

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20120802

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee