JP2007148203A - 液晶表示パネル - Google Patents

液晶表示パネル Download PDF

Info

Publication number
JP2007148203A
JP2007148203A JP2005345172A JP2005345172A JP2007148203A JP 2007148203 A JP2007148203 A JP 2007148203A JP 2005345172 A JP2005345172 A JP 2005345172A JP 2005345172 A JP2005345172 A JP 2005345172A JP 2007148203 A JP2007148203 A JP 2007148203A
Authority
JP
Japan
Prior art keywords
liquid crystal
pixel electrode
crystal display
display panel
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005345172A
Other languages
English (en)
Other versions
JP4830468B2 (ja
Inventor
Shinichiro Tanaka
慎一郎 田中
Hironori Taniguchi
博教 谷口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Epson Imaging Devices Corp
Original Assignee
Epson Imaging Devices Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epson Imaging Devices Corp filed Critical Epson Imaging Devices Corp
Priority to JP2005345172A priority Critical patent/JP4830468B2/ja
Publication of JP2007148203A publication Critical patent/JP2007148203A/ja
Application granted granted Critical
Publication of JP4830468B2 publication Critical patent/JP4830468B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Abstract

【課題】 MVA方式の液晶表示パネルにおいて、ドレイン電極と画素電極との導通をとるためのコンタクトホールの影響による表示品位の低下を抑えた、表示品位の高い、MVA方式の液晶表示パネルを提供することを目的とする。。
【解決手段】
マトリクス状に配置された走査線13及び信号線14により区画されるそれぞれの位置にTFT16と画素電極15が形成された第一基板と、液晶分子の傾斜を規制する突起23bを形成した第二基板において、TFT16のドレイン電極Dと画素電極15bとを導通させるためのコンタクトホール31と、突起23bとが重なるように形成することにより、コンタクトホール31の物理的な力による液晶分子の傾斜を突起23bの規制力によって抑制し、表示品位の低下を抑えている。
【選択図】 図1

Description

本発明は、液晶表示パネル関し、特にディスクリネーションが抑制され、表示品質の良好なMVA(Multi-domain Vertically Aligned)方式の透過型ないし半透過型の液晶表示パネルに関する。
一般に液晶表示装置には薄型軽量、低消費電力という特徴があり、携帯端末から大型テレビに至るまで幅広く利用されている。この液晶表示装置に使用する液晶表示パネルとして、VA(vertically aligned)方式のものが知られている。
このVA方式の液晶表示パネル60は、図4に示したように、一対の基板62、64間に誘電率異方性が負の液晶が封入され、一方の基板62には画素電極61が、他方の基板64には共通電極63が配置されている。両基板62、64上の配向膜66、67には共に垂直配向処理が施され、電極61、63に電界を印加しないときは、図4(a)に示したように、液晶分子65は垂直に配列している。両基板62、64の外側には偏光板68、69がクロスニコル配置されている。
そして両電極61、63間に電界を印加していないときは基板間の液晶分子65が垂直に配列しているので、一方の偏光板を通過した直線偏光の透過光がそのまま液晶層を通過して他方の偏光板によって遮られ、暗状態すなわち黒表示となる。また両電極61、63間に電界を印加したときは、図4(b)に示したように、基板間の液晶分子65が略水平に配列するので、一方の偏光板を通過した直線偏光の透過光は液晶層を通過するときに複屈折され楕円偏光の通過光になり、他方の偏光板を通過し、明状態すなわち白表示となる。
そしてこのVA型液晶表示パネルの視野角を更に改善するために、画素内に突起や溝を設けて一画素内に複数のドメインを形成するMVA(Multi-domain vertically aligned)方式が提案されている。(特許文献1)
この従来のMVA方式の液晶表示パネルの画素構成を図5及び図6を用いて説明する。なお、図5は従来のMVA方式の液晶表示パネル70の画素の平面図であり、図6は図5のC−C線に沿った断面図である。
ガラス基板等の透明な第一基板71上には、ゲート絶縁膜71’を介して、走査線72と信号線73がマトリクス状に配線されている。走査線72と信号線73で囲まれる領域が一画素に相当し、この領域内に画素電極74が配置され、走査線72と信号線73の交差部には画素電極74と接続するスイッチング素子であるTFT75が形成される。画素電極74の一部分は絶縁膜71”を介在させて隣接する走査線72と重なっており、この部分が保持容量として作用する。画素電極74には後述するスリット76が複数形成されている。画素電極74を覆う配向膜77には、垂直配向処理が施されている。
ガラス基板等の透明な第二基板78上には、各画素を構成するサブ画素を区切るようにブラックマトリックス79が形成され、各サブ画素に対応してカラーフィルタ80が積層されている。カラーフィルタ80は各サブ画素に対応して赤色(R)、緑色(G)、青色(B)のうち何れか一色のカラーフィルタ80が配置されている。カラーフィルタ80上には例えばITOなどの透明電極からなる共通電極81が積層され、共通電極81上には所定パターンの突起82が形成され、共通電極81及び突起82を垂直配向処理が施された配向膜83で覆っている。
両基板71、78間には誘電率異方性が負の液晶層84が介在する。そして画素電極74と共通電極81の間に電界が生じないときは液晶分子84’が配向膜77、83に規制されて垂直配列し、画素電極74と共通電極81の間に電界が発生したときは液晶分子84’が水平方向に傾斜する。このとき液晶分子84’はスリット76や突起82に規制されて所定の方向に傾斜し、一画素内に複数のドメインを形成することができる。なお、図6は画素電極74と共通電極81の間に電界が発生した状態を模式的に示している。
第一基板71の外側には第一偏光板85が、第二基板78の外側には第二偏光板86がそれぞれ配置され、第一偏光板85と第二偏光板86は互いの透過軸が直交するように設定されている。両偏光板85、86の向きはその透過軸と傾斜したときの液晶分子84’の向きとの関係により設定されるが、偏光板85、86の透過軸と液晶分子84’の傾斜方向との関係については後述するため、ここでは便宜上、第一偏光板85の透過軸が走査線72の延在方向と一致し、第二偏光板86の透過軸が信号線73の延在方向と一致するように設定する。
そして画素電極74と共通電極81の間に電界が生じないときは液晶分子84’が垂直配列するため、第一偏光板85を通過した直線偏光の透過光が液晶層84を直線偏光のまま通過して第二偏光板86で遮断され、黒表示になる。また画素電極74に所定の電圧が印加されて画素電極74と共通電極81の間に電界が発生したとき、液晶分子84’が水平方向に傾斜するため、第一偏光板85を通過した直線偏光の透過光が液晶層84で楕円偏光になり第二偏光板86を通過して、白表示になる。
次に、スリット76と突起82の形状について説明する。スリット76は画素電極74の一部分をフォトリソグラフィー法等によって取除いて形成され、突起82は例えばアクリル樹脂等からなるレジストをフォトリソグラフィー法によって所定パターンにして形成される。
突起82は複数のサブ画素にまたがってジグザグ状に形成され、その直線部分は第二基板78の法線方向から見たときに信号線73に対して45°の方向に延在している。一つのサブ画素の略中央部分では一方の隣接するサブ画素から伸びる突起82aが90°屈曲して再び隣接するサブ画素まで延在し、他方の隣接するサブ画素から伸びる突起82bは直角に屈曲した突起82aの直線部分と平行に配置され、サブ画素の隅部付近に位置している。
スリット76は、複数の突起82の中間にそれぞれ位置するように形成され、この例では、図5に示すように、各画素電極74に3個のスリット76が形成されている。突起82aと突起82bの間にそれぞれスリット76aが形成され、突起82aと画素電極74のエッジ部との間にスリット76bが形成されている。スリット76aはその中心線が隣接する突起82と平行であり、信号線73に対して45°方向になっている。このスリット76aの中心線がスリット76aの延在方向に相当する。また、スリット76bについても同様に、その延在方向は隣接する突起82aと平行である。なおスリット76bに隣接する突起82aは延在方向がサブ画素内で直角に屈曲しているので、スリット76bの延在方向も屈曲している。
液晶分子84’は、突起82及びスリット76に対して90°方向に傾斜し、突起82やスリット76を境にして逆方向に傾斜する。一対のガラス基板の外側にはクロスニコル配置の一対の偏光板が配置され、偏光板の透過軸と突起82の方向との成す角度が45°になるように設定し、偏光板の法線方向から見たときに傾斜した液晶分子と偏光板の透過軸との成す角度が45°になるようにしている。傾斜した液晶分子と偏光板の透過軸との角度が45°になるとき、最も効率よく偏光板から透過光を得ることができる。
このような構造の液晶表示パネルは、特に広視野角が要求されるTV用やモニター用の大型のパネルとして用いられている。
一方、携帯電話等に代表されるモバイル機器における小型の表示部には、その使用者が限定されていること等から、液晶表示パネルに対する広視野角の要求は従来さほど高くはなかった。ところが最近ますます高機能化するモバイル機器において、表示部における液晶表示パネルの広視野角の要求が急激に高まってきている。
このようなモバイル機器に対する広視野角化の要求に基づき、従来モバイル機器に多用されていたTN方式の液晶表示パネルに変り、上記のようなMVA方式の液晶表示パネルの開発も最近では進んでいる。
とりわけモバイル機器に用いられる液晶表示パネルでは、野外や室内での使用を想定し、消費電力を減少させるために、透過型と反射型の性質を併せ持つ半透過型の液晶表示パネルの開発が従来から進められているが、このような半透過型の液晶表示パネルにおいても、特許文献2、特許文献3等に開示されているように、MVA方式の液晶表示パネルの開発が進んでいる。
本発明者らも、MVA方式の半透過型液晶表示パネルの開発を行うなかで、まず図5に示すような従来のジグザグ状に形成される突起とスリットの形状を試してみたが、モバイル機器における小型の液晶表示パネルにはあまり適さないということに気付いた。
これは小型の液晶表示パネルにおいても最近の高精細化により、一つの画素またそれを構成するサブ画素の大きさが非常に小さくなってきていることに起因すると思われ、従来のようなTV用、モニター用に作られた中小型の液晶表示パネルのように、ジグザグ状の突起とスリットでは、結果として見栄えの悪い液晶表示パネルとなってしまう。
そこで特許文献3の図13(b)、(d)、(f)、(h)に示されているような画素電極のコーナーを面取りする形状を試みた。
図7には画素電極のコーナーを面取りしたVA方式半透過型液晶表示パネルの一例の平面図を示し、図8には図7のD−D´線の断面図を示す。なお図5、図6と同様のものには同様の符号を付して説明を省略する。
74aは半透過型の表示パネルにおける所謂光透過部に形成された画素電極であり、透明電極材料であるITO等で形成されている。この画素電極74aは光透過部の領域の略全域に形成されているが、コーナー部分を面取りした八角形状をしている。このように面取りした画素電極74aは、その画素電極74aの中心から画素電極74bの端部までの距離が、全方向で略同一となっている。
74bは所謂反射部に形成された画素電極であり、74aと同様にITO等で同時に形成されている。74´は反射部において外光を反射するために形成された反射電極である。反射電極74´はAl等の反射率の高い金属材料で形成されている。なお反射電極74´は画素電極74bの下層に形成され導通をとって、電極としても機能しているが、画素電極74bと導通をとらず、電極として機能しなくても構わず、要は反射部において外光を反射する機能を有していればよい。
82´は光透過部に形成された突起である。この突起はサブ画素全域に渡って形成される直線状の突起とは異なり、光透過部だけに独立して形成された十字状の突起となっている。このよう突起82´とコーナー部を面取りした画素電極74aにより、特に小さなサブ画素における光透過部においても液晶分子の配向を均等に規制でき、広視野のVA方式の液晶表示パネルをつくることができる。
82´´と反射部に形成された突起である。この突起もサブ画素全域に渡って形成されるものではなく、反射部だけに独立して形成された逆Y字状の突起となっている。なお第二基板78上に形成されている90は、反射部を通過する外光の距離と光透過部を通過するバックライトからの光の距離を略同じにするために設けられているものであり、トップコートと呼んでいる。また91はコンタクトホールと呼んでいるものであり、TFT75のドレイン電極75´と画素電極74bとを、このコンタクトホール91を介して導通させている。
特開平11−024225号公報 特開2003−167253号公報 特開2004−069767号公報
図7、図8に示すコンタクトホール91は画素電極74bとドレイン電極75´との導通を確実にとる必要があるため、ある程度の大きさを有している。
また通常反射部においては外光を散乱させて反射させるために画素電極表面が凹凸となるようにしている。この凹凸は画素電極74bの下方に位置する絶縁膜71´´の表面をフォトリソグラフィー法などにより凹凸を付与するなどの方法がとられる。特に図では絶縁膜71´´しか示していないが、絶縁材料からなる有機膜などを厚く塗布し、その表面に凹凸を付与するなどの方法も取られている。
したがってコンタクトホール91はある程度の大きさ、深さを有することになる。このようなコンタクトホール91の傾斜が液晶分子84´に物理的な力を与え、液晶分子84´を傾斜させてしまう。なお図7のE−E´の断面図を図9に示しており、その状態を概念的に示している。
特に画素電極74bと共通電極81との間に電位差を生じさせ液晶分子84´を配向させた際にも、コンタクトホール91の物理的な力による影響の方を強く受け、希望する方向へ液晶分子84´が傾斜せず、表示に悪影響を与えることで表示品位を低下させる。またコンタクトホール91は、文字通り孔が形成されているため、図示していない配向膜にムラができたりしているなど、コンタクトホールが存在する影響で配向が不安定になりやすく、結局表示に影響を与え、表示品位の低下を招いてしまう。
そこで、本発明者らはMVA方式の液晶表示パネルにおいて、ドレイン電極と画素電極との導通をとるためのコンタクトホールの影響による表示品位の低下を抑えた、表示品位の高い、MVA方式の液晶表示パネルを提供することを目的とする。また更には小型のパネルとして最適な液晶表示パネルを提供することを目的とする。
上記課題を解決するため、マトリクス状に配置された信号線及び走査線により区画されるそれぞれの位置にスイッチング素子と画素電極が形成された第一基板と、液晶分子の傾斜を規制する突起と共通電極を形成した第二基板と、前記両基板上に積層された垂直配向処理を施した配向膜と、前記両基板間に配置された誘電率異方性が負の液晶層とを有する液晶表示パネルにおいて、平面視した際、前記スイッチング素子の電極と前記画素電極とを導通させるためのコンタクトホールに、前記突起が重なるように形成されていることを特徴とする。
またマトリクス状に配置された信号線及び走査線により区画される位置においてTFT素子と画素電極とが形成されるとともに外光を反射する反射部を備える第一基板と、液晶分子の傾斜を規制する突起と共通電極を形成した第二基板と、前記両基板上に積層された垂直配向処理を施した配向膜と、前記両基板間に配置された誘電率異方性が負の液晶層とを有する液晶表示パネルにおいて、平面視した際、前記反射部において、前記TFT素子のドレイン電極と前記画素電極とを導通させためのコンタクトホールに、前記突起が重なるように形成されていることを特徴とする。
更には、前記突起は前記反射部における前記画素電極の略中心において前記コンタクトホールに重なるとともに、前記突起は前記画素電極の略中心から延在していることを特徴とし、特に前記突起の形状は逆Y字状であることを特徴とする。
また前記ドレイン電極の下方には、該ドレイン電極と重なるようにして補助容量線が形成されていることを特徴とする。
コンタクトホールと突起とが重なるように形成することで、コンタクトホールの物理的な力による液晶分子の傾斜を、突起の規制力によって抑制することで表示品位の低下を抑えることができる。また特に外光を反射する反射部を備えた液晶表示パネルにおいては、反射部においてコンタクトホールの位置を調整しやすいため、突起との位置合せを容易に行うことができる。
また、突起が画素電極の略中心から延在しているため、特に小型のMVA方式の液晶パネルにおいて、液晶分子の配向を均一に行うことができる。
また小型の液晶パネルにおいて補助容量を大きく確保することができるので、非常に小型の液晶パネルとして適したものとなる。
以下、図面を参照にして本発明の実施例を説明するが、以下に示す実施例は、本発明の技術思想を具体化するための透過型ないし半透過型の液晶表示パネルの実施形態を示すものであり、本発明をここに記載したものに限定することを意図するものではない。また実施例にて示す液晶表示パネルは、主にデジタルカメラや携帯電話などのモバイル機器向けの表示部に用いられる小型の液晶表示パネルについて示しており、精細度が300ppiを超えるような2.2インチ程度の画素数640×480画素(VGA)のパネルや、320×240画素(QVGA)について示しており、一画素のサイズについても40インチ等のTV用の液晶表示パネル等に比べるとかなり小さなものとなっている。
実施例に係る半透過型液晶表示パネルを図1及び図2に示す。なお図1は、半透過型液晶表示パネルにおける連続する二つのサブ画素の部分について、カラーフィルタを透視して表した概略平面図であり、図2は図1のA−A´線に沿った断面図である。したがって、このサブ画素三つで一つの画素が構成される。
図1及び図2において、半透過型液晶表示パネル10は、ガラス基板等の透明な第一基板11上に、ゲート絶縁膜12を介して走査線13及び信号線14がマトリクス状に配線されている。走査線13と信号線14で囲まれる領域が一つのサブ画素に相当し、この領域内にはITO等の透明導電性の材料からなる画素電極15が形成されている。またこのサブ画素は、中間部で反射部と光透過部とに区分されており、画素電極15は、光透過部に存在する画素電極15aと、反射部に存在する画素電極15bとで構成されている。なお画素電極15aの形状等については詳細を後述する。
画素電極15bの下層には図1の斜線部で示しているように反射電極15b´を形成している。この反射電極15b´は反射部において外光を反射するために形成されたものである。図1では画素電極15bより小さく記しているが、画素電極15bと略同様の大きさを有している。この反射電極15b´が存在している領域は外光を反射するため、一つのサブ画素における反射部となる。この反射電極15b´はAl等の反射率の高い金属材料で形成されている。なお反射電極15b´は画素電極15bと導通をとって、電極としても機能しているが、画素電極15bと導通をとらず、電極として機能しなくても構わない。要は反射部において外光を反射する機能を有していればよい。
走査線13と信号線14の交差部には画素電極15と接続するスイッチング素子であるTFT16が形成されている。このTFT16は、走査線13に接続するゲート電極Gと、信号線14に接続するソース電極Sと、アモルファスシリコン等の半導体や、ゲート絶縁膜12、画素電極15bと接続するドレイン電極D等で構成されている。
ドレイン電極Dは一つのサブ画素における反射部の領域の大部分を覆う大きさで形成している。このような大きなドレイン電極Dを形成することで、図示していないが補助容量線を形成した際に、補助容量線も大きく形成することにより、大きな補助容量を確保することができる。
特に高精細な小型の液晶表示パネルを作ると、一つのサブ画素の大きさも非常に小さいため画素電極と共通電極間で形成される画素容量だけでは表示を行う上で十分ではないことが考えられる。そこで、いかに大きな補助容量を確保するかが重要になるが、このような大きなドレイン電極Dを形成することで、大きな補助容量を確保することが可能となる。なお図示していない補助容量線は、例えば走査線13を形成する際に、走査線13と同一平面上で、平行に、かつ同時に形成すればよく、この構造は所謂Csオンコモンと呼ばれている構造である。また図示していないが、画素電極15を覆う配向膜には垂直配向処理が施されている。
ゲート絶縁膜12及びドレイン電極D上には絶縁膜層30が形成されており、この絶縁膜層30にはコンタクトホール31が形成されている。コンタクトホール31を介して画素電極15とドレイン電極Dとが導通する。実施例では絶縁膜層30は一層となっているが、例えば有機材料からなる他の絶縁膜層が形成されていてもよく、図示はしていないがこの絶縁膜層表面に凹凸を形成し、反射電極15b´を凹凸形状とすることで外光を散乱反射させている。
コンタクトホール31は、反射部において大きく形成したドレイン電極Dの略中心となる位置に形成するとともに、反射部における中心にもなるように形成している。
また、ガラス基板等の透明な第二基板19上には、各サブ画素を区切るようにブラックマトリックス(図示せず)が形成され、各サブ画素に対応してカラーフィルタ21が積層されている。カラーフィルタ21は各サブ画素に対応して赤色(R)、緑色(G)、青色(B)のうち何れか一色のカラーフィルタ21が配置されている。なおサブ画素から構成される一つの画素の構成は、今述べたような
R、G、Bの3色に本発明は限定するものではない。例えば一つの画素を4つからなるサブ画素で構成してもよく、5つからなるサブ画素によって構成してあってもよい。その場合にはサブ画素の数によって、R、G、Bとその他の色からなるカラーフィルタを用いてもよいし、或いはすべて他の色から構成されるカラーフィルタを用いてもよい。
そして、反射部においてはカラーフィルタ21上に所謂トップコート37と呼ぶ層を反射部に形成し、液晶層25を通過する光の距離を反射部と光透過部とで略同じになるように調整している。
光透過部においてはカラーフィルタ21上に、また反射部においてはトップコート37上に、例えばITOなどの透明電極からなる共通電極22が積層されている。
光透過部における共通電極22上には十字状の突起23aが形成され、反射部における共通電極22上には逆Y字状の突起23bが形成されている。そして共通電極22及び突起23a、23bは、垂直配向処理が施された配向膜(図示せず)で覆われている。
実施例のような小型で高精細な液晶パネルにおいては、突起23a、23bはともに少なくとも光透過部、反射部の中心に存在しており、光透過部及び反射部の真ん中を中心として液晶分子の配向を規制している。このように光透過部、反射部の中心に配向規制手段を形成しておくと、それぞれの領域全体において均等に配向しやすくなる。
なお、突起23a、23bは今述べたような、十字状あるいは逆Y字状に本発明は限定するわけではなく、例えば、光透過部及び反射部それぞれの略真ん中に、円形状は四角形状の突起を形成しておいてもよい。しかしながら、円形状や四角形状の突起では、突起と画素電極のエッジまでの距離が一定ではないので、光透過部および反射部において、領域全体で均等に配向を制御することが難しい。特に反射部では少しでも多く外光を反射するよう、画素電極15bや反射電極15b´を矩形状にしているため、突起23bがコンタクトホール31と単に重なる程度の大きさでは、反射部全体にわたっての配向を均一にすることが困難である。そこで突起23bは画素電極の略中心から上下左右など様々な方向に延在するものがよく、例えば本実施例のような逆Y字状や、或いはY字状、十字状、×字状など、画素電極の中心から分岐して伸びる形状が好ましい。更には画素電極15aと画素電極15bとの間のスリットによっても液晶分子の配向が制御されることを考慮すると、光透過部側ではあまり突起23bは必要なく、突起23bの形状は逆Y字状が特に好ましい形状であることはわかった。
両基板11、19間には誘電率異方性が負の液晶層25が介在する。そして画素電極15と共通電極22の間に電界が生じないときは液晶分子が配向膜18、24に規制されて垂直配列し、画素電極15と共通電極22の間に電界が発生したときは液晶分子が水平方向に傾斜する。このとき液晶分子は突起23や画素電極22の端部により所定の方向に傾斜し、一つのサブ画素内に複数のドメインを形成することができる。なお従来液晶分子23の配向規制を突起23や画素内に形成したスリットで行っていたが、画素電極15の端部がこのスリットと同様の機能を果たすため、画素電極15の端部でも液晶分子の傾斜方向を規制することができる。
第一基板11の外側に及び第二基板19の外側にはそれぞれ偏光板やλ/4位相差板が配置されている。またそれぞれの偏光板は互いの透過軸が直交するように設定されている。そして画素電極15と共通電極22の間に電界が生じないときは、液晶分子が垂直配列するため、第一偏光板を通過した直線偏光の透過光が液晶層25を直線偏光のまま通過して第二偏光板で遮断され、黒表示になる。また画素電極15に所定の電圧が印加されて画素電極15と共通電極22の間に電界が発生したとき、液晶分子が水平方向に傾斜するため、第一偏光板を通過した直線偏光の透過光が液晶層25で楕円偏光になり第二偏光板を通過して、白表示になる。なお半透過型の液晶表示パネルにおける偏光板や位相差板についの詳細は、上記した特許文献3や特開2000−29010号公報に記載されている構成を適用すればよい。
なお、第二基板19にはカラーフィルタ21上に所謂トップコート37と呼ぶ層を反射部に形成し、液晶層25を通過する光の距離を反射部と光透過部とで略同じになるように調整している。
本発明においては、従来コンタクトホール31が存在する影響で表示品位の低下を招いていた問題を、コンタクトホール31に突起23bを重ねるように配置することで防止している。図3には図1のB−B´線に沿った断面図をしている。このようにコンタクトホール31と突起23bとが重なる位置にそれぞれを形成することでコンタクトホール31の物理的な力による液晶分子の傾斜を、突起23bの規制力によって抑制するとともに、突起23bによりコンタクトホール31近傍での表示への影響を隠すことにより、表示品位の低下を抑えている。したがって突起23bはコンタクトホール31よりも十分に大きい方が好ましく、実施例においてはコンタクトホール31の大きさが約7×7μmなのに対し、突起23bの形状をまず逆Y字形状とするとともに、コンタクトホール31と重なる箇所の幅は約8μmとなっている。
特に反射部を有する反射型や半透過型の液晶表示パネルにおいてはTFT上も表示として有効に利用できるよう反射部にコンタクトホールが形成される。したがってドレイン電極Dは反射電極15b´に覆われために表示への影響がないので、ドレイン電極Dを大きくすることができ、コンタクトホールの位置と突起との位置を重ねることが容易である。
次に、光透過部に形成される画素電極15a等の形状について説明する。本発明においても光透過部における画素電極15aは、基本的には矩形状の光透過部領域の略全域に形成しつつコーナー部分を面取りしたような八角形状をしている。この画素電極15aと、画素電極15aの中心付近に形成された突起23により光透過部における液晶分子の配向を規制している。
また画素電極15aの端部は走査線12上に重畳するとともに、面取りしたコーナー部分と走査線12との間において、画素電極15aから走査線12の方向に沿って延びる突起電極40を形成している。従来画素電極15aのコーナー部の面取りをした位置において、走査線12が剥き出し状態となり、走査線12と共通電極22との間に生じる電位差の影響で液晶分子が常に傾斜してしまっていたが、突起電極40により液晶分子は突起電極40と共通電極22との間に生じる電位差の影響を受けるので、面取り位置における液晶分子の傾斜を防止し、コントラストの低減を防止することができる。
特に、バックライトからの光が必ず通過する光透過部とは異なり、安定しない外光を反射する反射部では、まず少しでも大きくその領域を確保するため、反射電極15b´を走査線12と重なるように形成するなど、反射部においては走査線12と共通電極22との間に生じる電位差の影響で液晶分子が傾斜していてもその影響は少ない。しかし光透過部では、まず液晶分子の配向を均一に規制するため、コーナー部を面取りした画素電極15aを形成している。
なお、突起電極40は図1で走査線12と重畳するように示しているが、必ずしも重畳する必要はない。走査線12と共通電極22との間に生じる電位差によって傾斜した液晶分子が表示に影響を与えなければよいので、走査線12と突起電極40が重畳せずに面位置となっていても構わない。しかしながら製造の際のマスクずれなどを考慮し走査線12と突起電極40が若干重なるように形成している。
実施例では突起電極40は約4μmであり、走査線12とは約2μm程度重なっている。また光透過部における画素電極15aの大きさは約60×40μmで、この大きさの画素電極15aのコーナー部を面取りしている。面取りした画素電極15aの端部と突起電極40との距離が最大となる位置では、その距離が約9μmとなっている。
また、実施例においてはTFT16を構成するドレイン電極Dにコンタクトホール31が位置するものについて説明したが、例えば所謂MIMと呼ばれるような他のスイッチング素子でも構わない。コンタクトホールを介してスイッチング素子の電極と画素電極とが導通するものであれば本発明を適用することができる。
また、画素電極15aの基本的な形状は本実施例において八角形状としているが、より多くの多角形状でもよく、また画素電極15aが楕円形状でもよい。ようは矩形状のサブ画素において、画素電極のコーナー部を面取りしたものであればよい。そして本発明は、画素電極のコーナー部を面取りすることにより生じたコーナー部の面取り位置と走査線との間に突起電極40を形成し、コーナー部と走査線との間において液晶分子の傾斜を制御することで、コントラストの低下を防ぐものである。
本発明による半透過型液晶表示パネルの画素部分をカラーフィルタを透視して表した概略平面図である。 図1のA−A´線に沿った断面図である。 図1のB−B´線に沿った断面図である。 従来のVA方式の液晶表示装置の概略平面図である。 従来のMVA方式の液晶表示パネル70の画素の平面図である。 図5のC−C´線に沿った断面図である。 従来における画素電極のコーナーを面取りしたVA方式半透過型液晶表示パネルの平面図である。 図7のD−D´線の断面図を示す。 図8のE−E´線の断面図を示す。
符号の説明
10:半透過型液晶表示パネル
13:走査線
14:信号線
15:画素電極
15a:光透過部における画素電極
15b:反射部における画素電極
15b´:反射電極
16:TFT
22:共通電極
23b:突起
31:コンタクトホール

Claims (7)

  1. マトリクス状に配置された信号線及び走査線により区画されるそれぞれの位置にスイッチング素子と画素電極が形成された第一基板と、
    液晶分子の傾斜を規制する突起と共通電極を形成した第二基板と、
    前記両基板上に積層された垂直配向処理を施した配向膜と、
    前記両基板間に配置された誘電率異方性が負の液晶層とを有する液晶表示パネルにおいて、
    平面視した際、前記スイッチング素子の電極と前記画素電極とを導通させるためのコンタクトホールに、前記突起が重なるように形成されていることを特徴とする液晶表示パネル。
  2. 前記突起は前記画素電極の略中心において前記コンタクトホールに重なるとともに、
    前記突起は前記画素電極の略中心から延在していることを特徴とする請求項1に記載の液晶表示パネル。
  3. マトリクス状に配置された信号線及び走査線により区画される位置においてTFT素子と画素電極とが形成されるとともに外光を反射する反射部を備える第一基板と、
    液晶分子の傾斜を規制する突起と共通電極を形成した第二基板と、
    前記両基板上に積層された垂直配向処理を施した配向膜と、
    前記両基板間に配置された誘電率異方性が負の液晶層とを有する液晶表示パネルにおいて、
    平面視した際、前記反射部において、前記TFT素子のドレイン電極と前記画素電極とを導通させためのコンタクトホールに、前記突起が重なるように形成されていることを特徴とする液晶表示パネル。
  4. マトリクス状に配置された信号線及び走査線により区画されるそれぞれの位置に、光透過部も備えていることを特徴とする請求項3に記載の液晶表示パネル。
  5. 前記突起は前記反射部における前記画素電極の略中心において前記コンタクトホールに重なるとともに、
    前記突起は前記画素電極の略中心から延在していることを特徴とする請求項4に記載の液晶表示パネル。
  6. 前記突起の形状は逆Y字状であることを特徴とする請求項5に記載の液晶表示パネル。
  7. 前記ドレイン電極の下方には、該ドレイン電極と重なるようにして補助容量線が形成されていることを特徴とする請求項3から6の何れかに記載の液晶表示パネル。
JP2005345172A 2005-11-30 2005-11-30 液晶表示パネル Active JP4830468B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005345172A JP4830468B2 (ja) 2005-11-30 2005-11-30 液晶表示パネル

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005345172A JP4830468B2 (ja) 2005-11-30 2005-11-30 液晶表示パネル

Publications (2)

Publication Number Publication Date
JP2007148203A true JP2007148203A (ja) 2007-06-14
JP4830468B2 JP4830468B2 (ja) 2011-12-07

Family

ID=38209655

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005345172A Active JP4830468B2 (ja) 2005-11-30 2005-11-30 液晶表示パネル

Country Status (1)

Country Link
JP (1) JP4830468B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156805A (ja) * 2008-12-26 2010-07-15 Casio Computer Co Ltd 液晶表示素子

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6430299B2 (ja) * 2015-03-11 2018-11-28 スタンレー電気株式会社 液晶表示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001154200A (ja) * 1999-11-18 2001-06-08 Ind Technol Res Inst マルチ分割垂直配列の液晶ディスプレー構造及びマルチ分割垂直配列の液晶ディスプレーの十字型突起構造の製造方法
JP2003167253A (ja) * 2001-04-11 2003-06-13 Sharp Corp 液晶表示装置
JP2005258183A (ja) * 2004-03-12 2005-09-22 Seiko Epson Corp 液晶表示装置および電子機器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001154200A (ja) * 1999-11-18 2001-06-08 Ind Technol Res Inst マルチ分割垂直配列の液晶ディスプレー構造及びマルチ分割垂直配列の液晶ディスプレーの十字型突起構造の製造方法
JP2003167253A (ja) * 2001-04-11 2003-06-13 Sharp Corp 液晶表示装置
JP2005258183A (ja) * 2004-03-12 2005-09-22 Seiko Epson Corp 液晶表示装置および電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010156805A (ja) * 2008-12-26 2010-07-15 Casio Computer Co Ltd 液晶表示素子

Also Published As

Publication number Publication date
JP4830468B2 (ja) 2011-12-07

Similar Documents

Publication Publication Date Title
JP4248835B2 (ja) 液晶表示装置用基板及びそれを備えた液晶表示装置
KR100812474B1 (ko) 액정 표시 패널
JP4249544B2 (ja) 液晶表示装置、及び電子機器
US20060066790A1 (en) Semitransmissive liquid crystal display panel
JP2005107454A (ja) 液晶表示装置および電子機器
US20130044283A1 (en) Liquid crystal display device
WO2006101083A1 (ja) 液晶表示装置
JP5332548B2 (ja) カラーフィルタ及びそれを備えた液晶表示装置
JP4390595B2 (ja) 液晶表示装置
EP2196846B1 (en) Liquid crystal display panel and liquid crystal display device
JP2003255395A (ja) 液晶表示装置
JP4830468B2 (ja) 液晶表示パネル
JP2006154362A (ja) 液晶表示パネル
JP4586481B2 (ja) 半透過型液晶表示パネル
JP4245473B2 (ja) 液晶表示装置
JP2006106101A (ja) 液晶表示パネル
JP4184216B2 (ja) 液晶表示装置
JP2005274668A (ja) 液晶表示装置
JP4386105B2 (ja) 液晶表示装置
JP4407234B2 (ja) 液晶表示装置および電子機器
JP2005189476A (ja) 液晶表示装置
JP4349961B2 (ja) 液晶表示装置
JP2009150952A (ja) 液晶表示装置
KR101115791B1 (ko) 액정표시장치
JP4249776B2 (ja) 液晶表示装置、及び電子機器

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070404

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080117

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100526

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100526

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110823

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110905

R151 Written notification of patent or utility model registration

Ref document number: 4830468

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140930

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250