JP2007142342A - Multi-layer ceramic capacitor and its manufacturing method - Google Patents

Multi-layer ceramic capacitor and its manufacturing method Download PDF

Info

Publication number
JP2007142342A
JP2007142342A JP2005337569A JP2005337569A JP2007142342A JP 2007142342 A JP2007142342 A JP 2007142342A JP 2005337569 A JP2005337569 A JP 2005337569A JP 2005337569 A JP2005337569 A JP 2005337569A JP 2007142342 A JP2007142342 A JP 2007142342A
Authority
JP
Japan
Prior art keywords
ceramic
layer
average particle
protective layer
ceramic layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005337569A
Other languages
Japanese (ja)
Inventor
Hideyuki Osuzu
英之 大鈴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005337569A priority Critical patent/JP2007142342A/en
Publication of JP2007142342A publication Critical patent/JP2007142342A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors

Abstract

<P>PROBLEM TO BE SOLVED: To provide a multi-layer ceramic capacitor whose sintering performance of ceramic layers of a center functional portion and a protective layer side functional portion in a functional portion can be improved simultaneously and is excellent in the reliability of the insulation and characteristic of a DC bias even if the ceramic layer and an inside electrode layer of the functional portion which composes the capacitor body and contributes to the electrostatic capacity is a thin layer or a high multilayer, and to provide a its manufacturing method. <P>SOLUTION: With a ceramic layer 5 positioned in the center in the direction of the multi-layer of the functional portion 9 as a center ceramic layer 5b, and with the ceramic layer 5 adjacent to the protective layer 11 of the functional portion 9 as a protective layer side ceramic layer 5a, the number of voids of a section of 100 μm<SP>2</SP>in the center ceramic layer 5b is 0-2, a mean particle-diameter D5bb of a ceramic particle 5bb in the center ceramic layer 5b is 0.1 μm-0.5 μm, the number of voids of a section of 100 μm<SP>2</SP>in the protective layer side ceramic layer 5a is 4-6, and a mean particle-diameter D5aa of a ceramic particle 5aa in the protective layer side ceramic layer 5a is 0.15 μm-0.6 μm. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は積層セラミックコンデンサおよびその製法に関し、特に、セラミック層および内部電極層を薄層、高積層化して得られる小型、高容量の積層セラミックコンデンサおよびその製法に関する。   The present invention relates to a multilayer ceramic capacitor and a method for manufacturing the same, and more particularly, to a small and high capacity multilayer ceramic capacitor obtained by thinning and stacking a ceramic layer and internal electrode layers and a method for manufacturing the same.

図6は、従来の積層セラミックコンデンサを示す断面模式図である。例示した積層セラミックコンデンサは、強誘電性を示すセラミック層101と内部電極層103とが交互に積層されたコンデンサ本体109が形成されており、さらに、このコンデンサ本体109の端面に外部電極111が形成されている。   FIG. 6 is a schematic cross-sectional view showing a conventional multilayer ceramic capacitor. In the illustrated multilayer ceramic capacitor, a capacitor body 109 in which ceramic layers 101 and internal electrode layers 103 exhibiting ferroelectricity are alternately stacked is formed, and an external electrode 111 is formed on the end face of the capacitor body 109. Has been.

このような積層セラミックコンデンサは、近年、小型、高容量化が要求され、このためセラミック層101および内部電極層103の薄層化とそれらの多層化が図られているが、現在ではセラミック層101として用いる誘電体粉末は平均粒径が0.4μm以下の微細な誘電体粉末が用いられるようになってきている(例えば、特許文献1参照)。
特開平11−354370号公報
In recent years, such a multilayer ceramic capacitor has been required to be small in size and high in capacity. For this reason, the ceramic layer 101 and the internal electrode layer 103 have been thinned and multi-layered. As the dielectric powder used as the above, fine dielectric powder having an average particle diameter of 0.4 μm or less has been used (for example, see Patent Document 1).
Japanese Patent Laid-Open No. 11-354370

しかしながら、平均粒径が0.4μm以下の微粒の誘電体粉末を用いて薄層、高積層の積層セラミックコンデンサを形成した場合、焼結後においてもセラミック粒子が微粒であるためにセラミック層101は比誘電率が低いものとなり積層セラミックコンデンサは所望の静電容量が得難くなるという問題があった。   However, when a thin-layer, highly-laminated multilayer ceramic capacitor is formed using fine dielectric powder having an average particle size of 0.4 μm or less, the ceramic layer 101 is fine because the ceramic particles are fine even after sintering. Since the relative dielectric constant is low, the multilayer ceramic capacitor has a problem that it is difficult to obtain a desired capacitance.

一方、上記のような問題に対して、セラミック層101の焼結性を高めるべく高い温度での焼成を行った場合には、セラミック層101の焼結性を高くでき、高誘電率化できるものの、セラミック層101におけるセラミック粒子101の平均粒径が大きくなり、高温負荷試験での信頼性やDCバイアス特性が低下することになる。   On the other hand, when firing at a high temperature to increase the sinterability of the ceramic layer 101 with respect to the above problems, the sinterability of the ceramic layer 101 can be increased and the dielectric constant can be increased. As a result, the average particle size of the ceramic particles 101 in the ceramic layer 101 is increased, and the reliability and DC bias characteristics in the high temperature load test are lowered.

従って本発明は、セラミック層や内部電極層が薄層、高積層化されてもセラミック層の焼結性を高めることができ、かつ高温負荷試験での信頼性やDCバイアス特性の良好な積層セラミックコンデンサを提供することを目的とする。   Therefore, the present invention can improve the sinterability of the ceramic layer even when the ceramic layer and internal electrode layer are thin and highly laminated, and has a good reliability and DC bias characteristics in a high temperature load test. The object is to provide a capacitor.

本願発明の積層セラミックコンデンサは、複数のセラミック粒子を有するセラミック層および内部電極層が交互に積層された機能部ならびに該機能部の上下面に設けられた前記セラミック層からなる保護層により構成されたコンデンサ本体と、該コンデンサ本体の対向する端面に設けられた一対の外部電極とを具備する積層セラミックコンデンサにおいて、
前記機能部の積層方向の中央部に配置された前記セラミック層を中央セラミック層とし、かつ前記機能部の保護層に隣接する前記セラミック層を保護層側セラミック層とし、
前記中央セラミック層の断面100μmにおけるボイド数が0〜2個、該中央セラミック層におけるセラミック粒子の平均粒径が0.1μm以上0.5μm以下であり、かつ前記保護層側セラミック層の断面100μmにおけるボイド数が4〜6個、前記保護層側セラミック層中のセラミック粒子の平均粒径が0.15μm以上0.6μm以下であるとともに、前記中央セラミック層中のセラミック粒子の平均粒径よりも小さいことを特徴とする。
The multilayer ceramic capacitor of the present invention is composed of a functional part in which ceramic layers having a plurality of ceramic particles and internal electrode layers are alternately laminated, and a protective layer comprising the ceramic layer provided on the upper and lower surfaces of the functional part. In a multilayer ceramic capacitor comprising a capacitor body and a pair of external electrodes provided on opposite end surfaces of the capacitor body,
The ceramic layer disposed in the central portion of the functional unit in the stacking direction is a central ceramic layer, and the ceramic layer adjacent to the protective layer of the functional unit is a protective layer side ceramic layer,
The number of voids in a cross section of 100 μm 2 of the central ceramic layer is 0 to 2, the average particle size of ceramic particles in the central ceramic layer is 0.1 μm or more and 0.5 μm or less, and the cross section of the protective layer side ceramic layer is 100 μm The number of voids in 2 is 4 to 6, the average particle size of the ceramic particles in the protective layer-side ceramic layer is 0.15 μm or more and 0.6 μm or less, and the average particle size of the ceramic particles in the central ceramic layer Is also small.

また、上記積層セラミックコンデンサでは、前記コンデンサ本体の積層方向の厚みをt、前記保護層の厚みをtとしたときに、0.2≧t/t≧0.15であることが望ましい。 In the multilayer ceramic capacitor, when the thickness of the capacitor body in the stacking direction is t 0 and the thickness of the protective layer is t 1 , 0.2 ≧ t 1 / t 0 ≧ 0.15. desirable.

本願発明の積層セラミックコンデンサの製法は、(a)平均粒径DMの球状のセラミック粉末を基準としたセラミックグリーンシートとともに、前記平均粒径DMよりも大きい平均粒径DLのネッキングしたセラミック粉末を用いて形成されたセラミックグリーンシートを形成する工程と、(b)前記平均粒径DMのセラミック粉末を含むセラミックグリーンシートの一方主面に複数の内部電極パターンを形成したパターンシートSMMを形成するとともに、前記平均粒径DLのネッキングしたセラミック粉末を含むセラミックグリーンシートの一方主面に複数の内部電極パターンを形成したパターンシートSLLを形成する工程と、(c)前記パターンシートSMMを積層方向の中央部に、またパターンシートSLLを積層方向の最上下層側に積層し加圧加熱して積層体を形成する工程と、(d)前記積層体を切断した後焼成して端面に内部電極パターンが露出したコンデンサ本体を形成する工程と、(e)前記コンデンサ本体の前記内部電極パターンが露出した端面に外部電極を形成する工程とを具備することを特徴とする。   The manufacturing method of the multilayer ceramic capacitor of the present invention uses (a) a ceramic green sheet based on a spherical ceramic powder having an average particle diameter DM and a necked ceramic powder having an average particle diameter DL larger than the average particle diameter DM. Forming a ceramic green sheet formed in a step, and (b) forming a pattern sheet SMM in which a plurality of internal electrode patterns are formed on one main surface of the ceramic green sheet containing the ceramic powder having the average particle size DM, Forming a pattern sheet SLL having a plurality of internal electrode patterns formed on one main surface of a ceramic green sheet containing the necked ceramic powder having the average particle diameter DL; and (c) a central portion in the stacking direction of the pattern sheet SMM. In addition, the pattern sheet SLL is the uppermost layer in the stacking direction. And (d) a step of forming a capacitor body in which an inner electrode pattern is exposed on an end surface by cutting and firing the laminate, and (e) the capacitor. Forming an external electrode on an end surface of the main body where the internal electrode pattern is exposed.

本願発明の積層セラミックコンデンサでは、静電容量の発現に寄与する機能部の積層方向の中央部に配置されたセラミック層を中央セラミック層とし、かつ前記機能部の保護層に接するセラミック層を保護層側セラミック層としたときに、保護層側セラミック層としてネッキングしたセラミック粉末を用い、中央セラミック層に球状のセラミック粉末を用いることにより、保護層側セラミック層における単位面積当たりの平均ボイド数および中央セラミック層における単位面積当たりの平均ボイド数、並びに、保護層側セラミック層におけるセラミック粒子の平均粒径および中央セラミック層におけるセラミック粒子の平均粒径を上記範囲に設定することにより、セラミック層や内部電極層が薄層、高積層化されても、機能部内における中央および保護層側セラミック層の焼結性を同時に高めることができ、これにより高温負荷試験での信頼性やDCバイアス特性の良好な積層セラミックコンデンサを得ることができる。   In the multilayer ceramic capacitor of the present invention, the ceramic layer disposed in the central portion in the stacking direction of the functional portion that contributes to the development of capacitance is the central ceramic layer, and the ceramic layer in contact with the protective layer of the functional portion is the protective layer When the side ceramic layer is used, the ceramic powder that is necked as the protective layer side ceramic layer is used, and the spherical ceramic powder is used for the central ceramic layer, so that the average number of voids per unit area in the protective layer side ceramic layer and the central ceramic layer By setting the average number of voids per unit area in the layer, the average particle size of the ceramic particles in the protective layer-side ceramic layer, and the average particle size of the ceramic particles in the central ceramic layer within the above ranges, the ceramic layer and the internal electrode layer Even if the layer is thin or highly stacked, the center in the functional part It is possible to improve sinterability of the preliminary protective layer side ceramic layer at the same time, thereby to obtain a good multilayer ceramic capacitor of reliability and DC bias characteristics at high-temperature load test.

(構造)
本願発明の積層セラミックコンデンサについて詳細に説明する。図1は本発明の積層セラミックコンデンサの断面模式図である。
(Construction)
The multilayer ceramic capacitor of the present invention will be described in detail. FIG. 1 is a schematic cross-sectional view of a multilayer ceramic capacitor of the present invention.

本願発明の積層セラミックコンデンサはコンデンサ本体1の端面に外部電極3が形成されている。コンデンサ本体1はセラミック層5および内部電極層7が交互に積層された機能部9と、この機能部9の上下面に設けられたセラミック層5からなる保護層11により構成されている。外部電極3はコンデンサ本体1の前記内部電極層7が導出された端面に接続されている。   In the multilayer ceramic capacitor of the present invention, an external electrode 3 is formed on the end face of the capacitor body 1. The capacitor body 1 includes a functional part 9 in which ceramic layers 5 and internal electrode layers 7 are alternately stacked, and a protective layer 11 made of a ceramic layer 5 provided on the upper and lower surfaces of the functional part 9. The external electrode 3 is connected to the end surface of the capacitor body 1 from which the internal electrode layer 7 is derived.

図2は、薄層、高積層の積層セラミックコンデンサについて、積層方向の中央に配置された中央セラミック層と保護層に隣接する保護層側セラミック層におけるボイドとセラミック粒子の違いについて示すための本発明の積層セラミックコンデンサの断面模式図である。   FIG. 2 shows the present invention for showing the difference between voids and ceramic particles in a central ceramic layer disposed in the center in the stacking direction and a protective layer side ceramic layer adjacent to the protective layer in a thin-layer, highly-laminated multilayer ceramic capacitor. It is a cross-sectional schematic diagram of this multilayer ceramic capacitor.

本願発明によれば、例えば、平均粒径が0.3μm以下の微粒の誘電体粉末を用いて薄層、高積層の積層セラミックコンデンサを形成した場合、積層セラミックコンデンサにおいて、セラミック層5と内部電極層7とが交互に積層された機能部9では、その機能部9の積層方向の中央に配置されたセラミック層5を中央セラミック層5bとし、かつ機能部25の保護層11に接するセラミック層5を保護層側セラミック層5aとしたときに、中央セラミック層5bに比較して保護層側セラミック層5aは焼結性が低くなり、そのため保護層側セラミック層5a中には多くのボイドVが発生しやすくなることを知見した。   According to the present invention, for example, when a thin-layer, highly-laminated multilayer ceramic capacitor is formed using fine dielectric powder having an average particle size of 0.3 μm or less, the ceramic layer 5 and the internal electrode are formed in the multilayer ceramic capacitor. In the functional unit 9 in which the layers 7 are alternately stacked, the ceramic layer 5 disposed in the center of the functional unit 9 in the stacking direction is used as the central ceramic layer 5 b and the ceramic layer 5 in contact with the protective layer 11 of the functional unit 25. When the protective layer side ceramic layer 5a is used, the protective layer side ceramic layer 5a is less sinterable than the central ceramic layer 5b, and therefore many voids V are generated in the protective layer side ceramic layer 5a. I knew that it would be easier to do.

また、このように保護層側セラミック層5bの焼結性が低下するために、この保護層側セラミック層5a中のセラミック粒子5aaの平均粒径も小さくなる。このため保護層側セラミック層5aにおける多くのボイドVと粒成長が抑制されたセラミック粒子5aaのために、そのようなセラミック層5は比誘電率が低いものとなり積層セラミックコンデンサは所望の静電容量が得難くなる。また、セラミック層5中に形成される多くのボイドVのために高温負荷試験での信頼性も低下していた。   In addition, since the sinterability of the protective layer side ceramic layer 5b is thus reduced, the average particle size of the ceramic particles 5aa in the protective layer side ceramic layer 5a is also reduced. For this reason, because of the many voids V in the protective layer side ceramic layer 5a and the ceramic particles 5aa in which grain growth is suppressed, such a ceramic layer 5 has a low relative dielectric constant, and the multilayer ceramic capacitor has a desired capacitance. Becomes difficult to obtain. Further, because of many voids V formed in the ceramic layer 5, the reliability in the high temperature load test was also lowered.

この場合、セラミック層5や内部電極層7が薄層高積層化されたとき、保護層側セラミック層5aの焼結性が低くなるのは、機能部9の上下面に設けられたセラミック層からなる保護層11の焼結性が、元々内部電極層9に挟持されたセラミック層の多い中央セラミック層5b側よりも低いために、保護層11側の低い焼結性に影響されて保護層側セラミック層5aまで焼結性が低下することからきている。   In this case, when the ceramic layer 5 and the internal electrode layer 7 are made thin and highly laminated, the sinterability of the protective layer side ceramic layer 5a is lowered from the ceramic layers provided on the upper and lower surfaces of the functional part 9. Since the sinterability of the protective layer 11 is originally lower than that of the central ceramic layer 5b with many ceramic layers sandwiched between the internal electrode layers 9, the protective layer side is affected by the low sinterability of the protective layer 11 side. This is because the sinterability decreases to the ceramic layer 5a.

一方、上記のような問題に対して、保護層側セラミック層21aの焼結性を高めるために高い温度での焼成を行った場合には中央セラミック層5bおよび保護層側セラミック層5aの焼結性を高くできるものの、両部のセラミック層5a、5bにおけるセラミック粒子5aa、5bbの平均粒径が大きくなり、高温負荷試験での信頼性やDCバイアス特性が低下することになってしまう。これらの知見に基づき、本願発明を想起するに至った。   On the other hand, in order to improve the sinterability of the protective layer side ceramic layer 21a, the central ceramic layer 5b and the protective layer side ceramic layer 5a are sintered when the firing is performed at a high temperature to improve the sinterability of the protective layer side ceramic layer 21a. However, the average particle size of the ceramic particles 5aa and 5bb in the ceramic layers 5a and 5b at both portions is increased, and reliability and DC bias characteristics in a high temperature load test are deteriorated. Based on these findings, the present invention has been recalled.

即ち、本願発明に係るコンデンサ本体1は、図1の拡大図に示すように、コンデンサ本体1を構成するセラミック層5はボイドVを有するものであるが、本願発明では、機能部9の積層方向の中央部に配置されたセラミック層5を中央セラミック層5bとし、また、機能部9の保護層11に隣接するセラミック層5を保護層側セラミック層5aとしたときに、保護層側セラミック層5aの外部電極間中央部の積層断面の100μmの領域における平均ボイド数Aと、中央セラミック層5bの外部電極間中央部の積層断面の100μmの領域における平均ボイド数Bとの関係において、保護層側セラミック層5aの単位面積当たりの平均ボイド数Bを中央セラミック層5bの単位面積当たりの平均ボイド数Aよりも多くするものであり、特に、B=4〜6個、A=0〜2個の関係であることが重要である。 That is, in the capacitor main body 1 according to the present invention, the ceramic layer 5 constituting the capacitor main body 1 has voids V as shown in the enlarged view of FIG. When the ceramic layer 5 disposed at the center of the ceramic layer 5 is a central ceramic layer 5b, and the ceramic layer 5 adjacent to the protective layer 11 of the functional unit 9 is a protective layer side ceramic layer 5a, the protective layer side ceramic layer 5a In the relationship between the average number of voids A in the 100 μm 2 region of the laminated cross section of the central portion between the external electrodes and the average number of voids B in the 100 μm 2 region of the central cross section of the central ceramic layer 5 b between the external electrodes The average number of voids B per unit area of the layer-side ceramic layer 5a is made larger than the average number of voids A per unit area of the central ceramic layer 5b. , B = 4 to 6 carbon atoms, it is important that the A = 0 to 2 amino relationship.

また本願発明では、上記したセラミック層5中のボイドVとともに、保護層側セラミック層5aにおけるセラミック粒子5aaの平均粒径D5aaを中央セラミック層5bにおけるセラミック粒子5bbの平均粒径D5bbよりも小さくすることを特徴とするものであり、中央セラミック層5bの積層断面の100μmの領域におけるセラミック粒子5bbの平均粒径D5bbが0.1μm以上0.5μm以下であり、前記保護層側セラミック層5aの積層断面の100μmの領域におけるセラミック粒子5aaの平均粒径D5aaが0.15μm以上0.6μm以下としたことが重要である。この場合、例えば、セラミック層5の厚みが2μmであるときは、幅50μmの領域について評価を行うものである。 In the present invention, together with the void V in the ceramic layer 5 described above, the average particle diameter D5aa of the ceramic particles 5aa in the protective layer side ceramic layer 5a is made smaller than the average particle diameter D5bb of the ceramic particles 5bb in the central ceramic layer 5b. The average particle diameter D5bb of the ceramic particles 5bb in the region of 100 μm 2 in the laminated section of the central ceramic layer 5b is 0.1 μm or more and 0.5 μm or less, and the laminate of the protective layer side ceramic layer 5a It is important that the average particle diameter D5aa of the ceramic particles 5aa in the region of 100 μm 2 in the cross section is 0.15 μm or more and 0.6 μm or less. In this case, for example, when the thickness of the ceramic layer 5 is 2 μm, the evaluation is performed on a region having a width of 50 μm.

つまり本願発明では、セラミック層5を多層化してコンデンサ本体1を形成した場合に、中央セラミック層5bと保護層側セラミック層5aにおけるボイドVの数を上記の関係となるように、また、これら中央セラミック層5bおよび保護層側セラミック層5aにおけるボイドVとともにセラミック粒子5bb、5aaの大きさを制御することにより、セラミック粒子5aa、5bb間の電界強度を高めることができるために高誘電率化と高い絶縁性を達成できる。   That is, in the present invention, when the ceramic body 5 is formed by multilayering the ceramic layers 5, the number of voids V in the central ceramic layer 5b and the protective layer side ceramic layer 5a is set to the above relationship, By controlling the size of the ceramic particles 5bb and 5aa together with the void V in the ceramic layer 5b and the protective layer side ceramic layer 5a, the electric field strength between the ceramic particles 5aa and 5bb can be increased. Insulation can be achieved.

本願発明では、特に、中央セラミック層5bにおけるボイド数が4〜5個、セラミック粒子5bbの平均粒径D5bbが0.12μm以上0.15μm以下であり、一方、保護層側セラミック層5aにおけるボイド数が0〜1個、セラミック粒子5aaの平均粒径D5aaが0.18μm以上0.3μm以下であれば、静電容量が高く、静電容量の温度特性での変化率が小さく、静電容量のDCバイアス特性が小さくなり、さらには高温負荷(HALT)試験も良好となる。   In the present invention, in particular, the number of voids in the central ceramic layer 5b is 4-5, and the average particle diameter D5bb of the ceramic particles 5bb is 0.12 μm or more and 0.15 μm or less, while the number of voids in the protective layer-side ceramic layer 5a. 0 to 1 and the average particle diameter D5aa of the ceramic particles 5aa is 0.18 μm or more and 0.3 μm or less, the capacitance is high, the rate of change in the temperature characteristics of the capacitance is small, and the capacitance The DC bias characteristic is reduced, and the high temperature load (HALT) test is also improved.

また本願発明によれば、中央セラミック層5bのセラミック粒子5bbに対して保護層側セラミック層5aのセラミック粒子5aaを小さくすると積層セラミックコンデンサにおいては平均粒径の小さい方が静電容量の温度特性(温度依存性)を小さくできるという利点がある。   Further, according to the present invention, when the ceramic particles 5aa of the protective layer-side ceramic layer 5a are made smaller than the ceramic particles 5bb of the central ceramic layer 5b, the smaller the average particle diameter in the multilayer ceramic capacitor, the temperature characteristics of the capacitance ( There is an advantage that (temperature dependence) can be reduced.

これに対して保護層側セラミック層5aにおける平均ボイド数および中央セラミック層5bにおける平均ボイド数が本発明の範囲外になるような場合には、保護層側セラミック層5a中に形成される多くのボイドのために静電容量が低下し、また高温負荷の信頼性(HALT試験)が劣るものとなる。   On the other hand, when the average number of voids in the protective layer side ceramic layer 5a and the average number of voids in the central ceramic layer 5b are out of the scope of the present invention, a large number of formed in the protective layer side ceramic layer 5a. The capacitance decreases due to voids, and the reliability of the high temperature load (HALT test) becomes inferior.

また、保護層側セラミック層5aにおけるセラミック粒子5aaの平均粒径D5aa、中央セラミック層5bにおけるセラミック粒子5bbの平均粒径D5bbが本発明の範囲外であると静電容量のDCバイアス特性の変化が大きく、また、高温負荷信頼性も劣るものとなる。   Further, if the average particle diameter D5aa of the ceramic particles 5aa in the protective layer side ceramic layer 5a and the average particle diameter D5bb of the ceramic particles 5bb in the central ceramic layer 5b are out of the range of the present invention, the change in the DC bias characteristic of the capacitance is changed. It is large and the high temperature load reliability is inferior.

なお、中央セラミック層5bが内部電極層7を介して挟持された配置にあるときは、その挟持した中央セラミック層5bにおけるボイド数の平均値とする。また、ボイドや平均粒径の測定は観察するセラミック層の断面についての100μmの範囲で複数の箇所測定し平均化する。 When the central ceramic layer 5b is sandwiched between the internal electrode layers 7, the average number of voids in the sandwiched central ceramic layer 5b is used. In addition, the measurement of voids and average particle diameter is performed by measuring a plurality of locations in the range of 100 μm 2 with respect to the cross section of the ceramic layer to be observed and averaging.

ここで本願発明に係る保護層側セラミック層5aおよび中央セラミック層5b中のボイドVとはこれら保護層側セラミック層5aおよび中央セラミック層5bの厚みの1/10以上の直径を有するものである。   Here, the void V in the protective layer side ceramic layer 5a and the central ceramic layer 5b according to the present invention has a diameter of 1/10 or more of the thickness of the protective layer side ceramic layer 5a and the central ceramic layer 5b.

また、本願発明の積層セラミックコンデンサの構成は、上述のように中央セラミック層5bと保護層側セラミック層5a間におけるボイドVの数やセラミック粒子5aa、5bbの大きさの差が制御されているために積層数が100層以上であるものにさらに好適となる。   In the multilayer ceramic capacitor of the present invention, the number of voids V and the difference in the size of the ceramic particles 5aa and 5bb between the central ceramic layer 5b and the protective layer side ceramic layer 5a are controlled as described above. Further, it is more suitable for those having 100 or more layers.

また、セラミック層5の厚みは絶縁性の確保および高容量化という点で0.5μm以上3μm以下が望ましい。   The thickness of the ceramic layer 5 is preferably 0.5 μm or more and 3 μm or less from the viewpoint of ensuring insulation and increasing the capacity.

また、本願発明に係るコンデンサ本体1の機能部9において、その積層方向の厚みtを1としたときに、上下合わせた保護層11の同方向の厚みt(=t+t’)が0.15以上の割合であること、即ち0.2≧t/t≧0.15が望ましい。本発明では、保護層11の厚みを大きくすることにより積層セラミックコンデンサが高い機械的強度を有するものとなり実装部品として有用性が高まる。また、保護層11の焼結性が大きく影響するような上記構造の積層セラミックコンデンサの場合に高温負荷試験での信頼性やDCバイアス特性をさらに高められるという効果がある。保護層11の厚みは積層セラミックコンデンサの規格寸法においてより高い静電容量が得られるという点でt/tは0.2を越えないものが望ましい。 Moreover, in the functional part 9 of the capacitor body 1 according to the present invention, when the thickness t 0 in the stacking direction is 1, the thickness t 1 (= t 2 + t 2 ′) in the same direction of the protective layer 11 aligned vertically. Is a ratio of 0.15 or more, that is, 0.2 ≧ t 1 / t 0 ≧ 0.15. In the present invention, by increasing the thickness of the protective layer 11, the multilayer ceramic capacitor has a high mechanical strength, and its usefulness as a mounting component increases. In addition, in the case of the multilayer ceramic capacitor having the above structure in which the sinterability of the protective layer 11 greatly affects, there is an effect that the reliability and DC bias characteristics in the high temperature load test can be further improved. The thickness of the protective layer 11 is preferably such that t 1 / t 0 does not exceed 0.2 in that a higher capacitance can be obtained in the standard dimension of the multilayer ceramic capacitor.

本願発明に係るセラミック粒子5aa、5bbはチタン酸バリウムを主成分とし、Ca、Mg、希土類元素、Mnなどの添加物を含んでいることが絶縁性、耐還元性、温度特性、比誘電率向上の点で好ましく、さらには、チタン酸バリウム系の誘電体として、BaをAモルとし、TiをBモルとしたときに、A/B比が1.003以上であると粒成長を抑制できる。このような理由からA/B比が1.003以上のセラミック粒子5aa、5bbによってセラミック層5が形成されていることが好ましい。   The ceramic particles 5aa and 5bb according to the present invention are mainly composed of barium titanate and contain additives such as Ca, Mg, rare earth elements, Mn, etc. to improve insulation, reduction resistance, temperature characteristics, and dielectric constant. Further, as a barium titanate-based dielectric, when Ba is A mole and Ti is B mole, grain growth can be suppressed when the A / B ratio is 1.003 or more. For this reason, it is preferable that the ceramic layer 5 is formed of ceramic particles 5aa and 5bb having an A / B ratio of 1.003 or more.

さらに、内部電極層7はセラミック層5上における段差を低減し、高積層を可能としつつ有効面積を確保するという点で0.3μm以上1.5μm以下が望ましい。   Further, the internal electrode layer 7 is desirably 0.3 μm or more and 1.5 μm or less from the viewpoint of reducing a step on the ceramic layer 5 and ensuring an effective area while enabling high lamination.

本願発明において、機能部9の保護層側セラミック層5aおよび中央セラミック層5bの各セラミック粒子5aa、5bbの平均粒径D5aa、D5bbの対象とする箇所はコンデンサ本体1内で電位的に対極の内部電極層7が交互に積層されている容量を形成する電極の範囲内に存在する。   In the present invention, the target portions of the average particle diameters D5aa and D5bb of the ceramic particles 5aa and 5bb of the protective layer side ceramic layer 5a and the central ceramic layer 5b of the functional unit 9 are within the capacitor body 1 in terms of the potential. The electrode layers 7 are present in the range of the electrodes forming a capacity in which the electrode layers 7 are alternately stacked.

内部電極層7は低コスト化という点でNiやCuまたはこれらの合金が好ましいが、セラミック層5にチタン酸バリウム系の誘電体材料を用い、それとの同時焼成を可能とする点でNiを主成分とするものがより好ましい。   The internal electrode layer 7 is preferably Ni, Cu or an alloy thereof in terms of cost reduction. However, Ni is mainly used in that the ceramic layer 5 is made of a barium titanate-based dielectric material and can be simultaneously fired therewith. What is made into a component is more preferable.

(製法)
次に、本発明の積層セラミックコンデンサの製法について説明する。図3は、本発明の積層セラミックコンデンサを製造するための工程を示す模式図である。本発明の積層セラミックコンデンサは以下の工程を具備することを特徴とする。
(Manufacturing method)
Next, a method for producing the multilayer ceramic capacitor of the present invention will be described. FIG. 3 is a schematic view showing a process for manufacturing the multilayer ceramic capacitor of the present invention. The multilayer ceramic capacitor of the present invention comprises the following steps.

先ず、(a)工程は、平均粒径DMの球状のセラミック粉末を含むセラミックグリーンシート31とともに、平均粒径DMよりも大きい平均粒径DLのネッキングしたセラミック粉末を用いて形成されたセラミックグリーンシート32を形成する工程である。   First, in the step (a), a ceramic green sheet 31 formed using a necked ceramic powder having an average particle diameter DL larger than the average particle diameter DM together with a ceramic green sheet 31 containing spherical ceramic powder having an average particle diameter DM. 32.

図4は、本発明に係るネッキングしたセラミック粉末を示す模式図である。ネッキングしたセラミック粉末NPとは球状のセラミック粉末どうしが一部分で焼結し連結された状態のものである。   FIG. 4 is a schematic view showing a necked ceramic powder according to the present invention. The necked ceramic powder NP is a state in which spherical ceramic powders are partially sintered and connected.

ネッキングしたセラミック粉末NPは、一旦調製された球状のセラミック粉末を焼結温度よりも低い温度で弱く焼結させ、これを解砕し篩い分けすることにより得ることができる。ネックNeは個々のセラミック粉末の最大直径よりも小さく、雪だるまのように球状のセラミック粉末の形状を保持していることがネッキングしたセラミック粉末NPの反応性を高めるという点で望ましい。ネッキングしたセラミック粉末NPの平均粒径は電子顕微鏡写真の画像処理(MAC−VIEW)により求まる円相当径である。なお、球状のセラミック粉末とは個々に分散された粉末であり、表面が丸みを帯びたものはすべて含むものである。   The necked ceramic powder NP can be obtained by sintering the spherical ceramic powder once prepared weakly at a temperature lower than the sintering temperature, and crushing and sieving it. The neck Ne is smaller than the maximum diameter of the individual ceramic powders, and it is desirable to maintain the shape of the spherical ceramic powder like a snowman in terms of enhancing the reactivity of the necked ceramic powder NP. The average particle diameter of the necked ceramic powder NP is an equivalent circle diameter determined by image processing (MAC-VIEW) of an electron micrograph. Note that the spherical ceramic powder is a powder dispersed individually, and includes all rounded surfaces.

次に、(b)工程は、平均粒径がDMの球状のセラミック粉末を含むセラミックグリーンシート31および平均粒径がDLのネッキングしたセラミック粉末を含むセラミックグリーンシート32のそれぞれの一方主面に複数の内部電極パターン33を形成する工程である。   Next, in step (b), a plurality of ceramic green sheets 31 containing spherical ceramic powder having an average particle diameter of DM and ceramic green sheets 32 containing necked ceramic powder having an average particle diameter of DL are provided on one main surface of each. This is a step of forming the internal electrode pattern 33.

ここで場合によっては内部電極パターンの段差を低減するために、下記のように内部電極パターン33の周囲にセラミックパターンを形成する((b’)工程))。つまり平均粒径DMのセラミック粉末を含むセラミックグリーンシート31の前記内部電極パターン33の周囲に、セラミックグリーンシート31に用いたものと同じセラミック粉末を含むセラミックパターン35aを形成したパターンシートSMMを形成する。それとともに、前記平均粒径DLのネッキングしたセラミック粉末NPを含むセラミックグリーンシート32上にも同じくネッキングしたセラミック粉末NPを含むようにセラミックパターン35bを形成したパターンシートSLLを形成する。   Here, in some cases, in order to reduce the step of the internal electrode pattern, a ceramic pattern is formed around the internal electrode pattern 33 as described below (step (b ')). That is, a pattern sheet SMM is formed around the internal electrode pattern 33 of the ceramic green sheet 31 containing the ceramic powder having an average particle size DM, in which the ceramic pattern 35a containing the same ceramic powder as that used for the ceramic green sheet 31 is formed. . At the same time, a pattern sheet SLL in which the ceramic pattern 35b is formed so as to include the ceramic powder NP that is also necked is formed on the ceramic green sheet 32 that includes the ceramic powder NP that is necked with the average particle diameter DL.

次に、(c)工程は、パターンシートSMMを積層方向の中央部に、パターンシートSLLを積層方向の最上下層側に積層し加圧加熱して積層体を形成する工程である。   Next, step (c) is a step in which the pattern sheet SMM is laminated at the center in the laminating direction and the pattern sheet SLL is laminated on the uppermost lower layer side in the laminating direction and heated under pressure to form a laminate.

次に、(d)工程は、この積層体を切断後、焼成して端面に内部電極パターン33が露出したコンデンサ本体1を形成する工程である。なお、図の(e)はサイドマージン方向とエンドマージン方向の状態を示す。   Next, step (d) is a step of forming the capacitor main body 1 with the internal electrode pattern 33 exposed at the end face after firing the laminate and firing. In addition, (e) of a figure shows the state of a side margin direction and an end margin direction.

次に、得られたコンデンサ本体37の端面に外部電極39を形成する。   Next, the external electrode 39 is formed on the end surface of the obtained capacitor main body 37.

ここで、球状のセラミック粉末の平均粒径DMは、セラミック粉末の比誘電率の確保および粒成長の抑制ならびにより薄層化した高密度のセラミックグリーンシートを形成できるという点で0.1μm以上0.5μm以下、特に、0.12〜0.15μmが望ましい。   Here, the average particle diameter DM of the spherical ceramic powder is 0.1 μm or more in terms of ensuring the relative dielectric constant of the ceramic powder, suppressing grain growth, and forming a thinner and denser ceramic green sheet. 0.5 μm or less, particularly 0.12 to 0.15 μm is desirable.

一方、ネッキングしたセラミック粉末NPの平均粒径DLは、過度の変形を抑制しつつ焼結性を高めて耐熱衝撃試験に対して高い強度が得られるという点で0.15〜0.6μm、特に、0.18〜0.3μmであることが望ましい。   On the other hand, the average particle diameter DL of the necked ceramic powder NP is 0.15 to 0.6 μm, particularly in that high strength can be obtained with respect to the thermal shock test while suppressing excessive deformation and improving sinterability. 0.18 to 0.3 μm is desirable.

本願発明にかかるセラミック粉末がチタン酸バリウム系粉末の場合は格子定数比c/aが1.005以上であると、ネッキングしたセラミック粉末NPの粒成長を抑制しつつボイド率を低減して高密度のセラミック層を容易に形成できる。   When the ceramic powder according to the present invention is a barium titanate-based powder, if the lattice constant ratio c / a is 1.005 or more, the void ratio is reduced while suppressing the grain growth of the necked ceramic powder NP, and the density is increased. The ceramic layer can be easily formed.

本願発明では保護層11側に位置するセラミックグリーンシート32に平均粒径の大きいネッキングしたセラミック粉末NPを用いることでセラミック粉末を焼結させた際にボイドVの形成を抑えることができ、このことにより積層セラミックコンデンサの高温負荷の信頼性やDCバイアス特性を向上できる。   In the present invention, the formation of voids V can be suppressed when the ceramic powder is sintered by using the necked ceramic powder NP having a large average particle size for the ceramic green sheet 32 located on the protective layer 11 side. As a result, the reliability and DC bias characteristics of the multilayer ceramic capacitor can be improved.

なお、セラミックグリーンシート31、32の厚みは高容量という点で1μm以上4μm以下が好ましい。   The thickness of the ceramic green sheets 31 and 32 is preferably 1 μm or more and 4 μm or less in terms of high capacity.

また、本願発明の製法における加圧加熱はセラミックグリーンシート31、32に用いているバインダの量をセラミックグリーンシート31、32が接着力を有する程度の添加量とし、そのバインダのガラス転移点よりも高い温度の条件で行うことで高い密着性が達成される。   In addition, the pressure heating in the production method of the present invention is such that the amount of the binder used for the ceramic green sheets 31 and 32 is an added amount such that the ceramic green sheets 31 and 32 have adhesive strength, and is more than the glass transition point of the binder. High adhesion is achieved by carrying out the process at a high temperature.

焼成温度は用いるセラミック粉末の平均粒径や、添加剤の組成および量によって条件を適正化するができ、そのことによって高密度の焼結体を得ることができる。   The firing temperature can be optimized depending on the average particle diameter of the ceramic powder used and the composition and amount of the additive, whereby a high-density sintered body can be obtained.

また本願発明では、上述したようにコンデンサ本体1を構成する機能部9の積層方向の中央部に位置する中央セラミック層5bに用いる球状のセラミック粉末に比較して、保護層側セラミック層5aに焼結性の高いセラミック粉末を用いるために、内部電極層7を有しない低い焼結性の保護層11が隣接していても、その影響を軽減して保護層側セラミック層5aを高密度にできる。しかもネッキングしたセラミック粉末NPを用いることで焼結後のセラミック粒子の平均粒径を適正な大きさに制御でき、そのためにDCバイアス特性の特性に加えて高温負荷寿命試験(HALT)などの信頼性も高めることができる。   Further, in the present invention, as described above, the protective layer side ceramic layer 5a is sintered as compared with the spherical ceramic powder used for the central ceramic layer 5b located in the central portion in the stacking direction of the functional unit 9 constituting the capacitor body 1. Since ceramic powder having high cohesiveness is used, even if a low-sintering protective layer 11 having no internal electrode layer 7 is adjacent, the influence can be reduced and the protective layer-side ceramic layer 5a can be made dense. . In addition, by using the necked ceramic powder NP, the average particle size of the sintered ceramic particles can be controlled to an appropriate size. Therefore, in addition to the characteristics of DC bias characteristics, reliability such as high temperature load life test (HALT) is also available. Can also be increased.

本願発明に係るネッキングしたセラミック粉末NPは、特に積層方向の中央部と保護層側との間でセラミック層5における焼結性が大きく異なるような積層数が100層以上の積層セラミックコンデンサに好適である。   The necked ceramic powder NP according to the present invention is particularly suitable for a multilayer ceramic capacitor having 100 or more layers so that the sinterability of the ceramic layer 5 is greatly different between the central portion in the stacking direction and the protective layer side. is there.

本願発明に係る積層セラミックコンデンサを以下のようにして作製した。ここではチタン酸バリウム系粉末として球状およびネッキングしたBT(チタン酸バリウム)を用いた。その粉末はバリウムをAモル、チタンをBモルとしたときに、A/B比は1および1.003とした。また、両粉末の格子定数比c/aは球状のセラミック粉末を1.008、ネッキングしたセラミック粉末を1.006とした。   The multilayer ceramic capacitor according to the present invention was produced as follows. Here, spherical and necked BT (barium titanate) was used as the barium titanate powder. The powder had an A / B ratio of 1 and 1.003 when barium was A mol and titanium was B mol. The lattice constant ratio c / a between the two powders was 1.008 for spherical ceramic powder and 1.006 for necked ceramic powder.

図5は、平均粒径が0.1μmの球状のチタン酸バリウム粉末と平均粒径が0.15μmのネッキングしたセラミック粉末の成形体の焼成収縮曲線である。このようにネッキングしたセラミック粉末の方が最終焼結段階において収縮率が大きくなっている。   FIG. 5 is a firing shrinkage curve of a shaped body of spherical barium titanate powder having an average particle diameter of 0.1 μm and necked ceramic powder having an average particle diameter of 0.15 μm. The ceramic powder thus necked has a higher shrinkage rate in the final sintering stage.

添加物は平均粒径が0.5μmのMgO、Y、MnOを用いた。これらの添加量はチタン酸バリウム粉末100モルに対して、ともに0.5モルとした。その他に、SiO 50モル%、LiO 10モル%、BaO 20モル%、CaO 20モル%で構成されたガラス粉末をチタン酸バリウム系粉末100質量部に対して1.2質量部添加した。ガラス粉末の平均粒径も0.5μmとした。用いた球状セラミック粉末およびネッキングしたセラミック粉末のそれぞれの平均粒径は表1に示した。 As the additive, MgO, Y 2 O 3 , or MnO having an average particle diameter of 0.5 μm was used. These addition amounts were both 0.5 mol per 100 mol of barium titanate powder. In addition, 1.2 parts by mass of glass powder composed of SiO 2 50 mol%, Li 2 O 10 mol%, BaO 20 mol%, and CaO 20 mol% was added to 100 parts by mass of the barium titanate powder. . The average particle size of the glass powder was also 0.5 μm. The average particle diameters of the spherical ceramic powder and the necked ceramic powder used are shown in Table 1.

次に、上記各DM、DLのチタン酸バリウム系粉末それぞれに対して、上記MgO、Y、MnO(MnCOとして添加)を加えた混合粉末を直径5mmのジルコニアボールを用いて、溶媒としてトルエンとアルコールとの混合溶媒を添加し湿式混合した。 Next, a mixed powder obtained by adding the above MgO, Y 2 O 3 , MnO (added as MnCO 3 ) to each of the DM and DL barium titanate-based powders using zirconia balls having a diameter of 5 mm is used as a solvent. As a mixed solvent of toluene and alcohol was added and wet mixed.

次に、湿式混合したそれぞれ(平均粒径DM,DL)粉末にポリビニルブチラール樹脂およびトルエン・アルコールの混合溶媒を添加し、同じく直径5mmのジルコニアボールを用いて湿式混合しセラミックスラリを調製し、ドクターブレード法により厚み3μmのセラミックグリーンシートを作製した。   Next, a mixed solvent of polyvinyl butyral resin and toluene / alcohol is added to each wet-mixed powder (average particle size DM, DL), and wet mixed using zirconia balls having a diameter of 5 mm to prepare a ceramic slurry. A ceramic green sheet having a thickness of 3 μm was prepared by a blade method.

次に、平均粒径DM、DLのそれぞれのセラミックグリーンシートの上面に平均粒径0.2μmのNi粉末を主成分とする矩形状の内部電極パターンを複数形成した。内部電極パターンを印刷したセラミックグリーンシートの内部電極パターンの周囲に、それぞれ同じセラミック粉末が適用されるように平均粒径DMまたはDLのチタン酸バリウム系粉末を含むセラミックスラリを用いてセラミックパターンを形成した。セラミックパターンは内部電極パターンと実質的に同一厚みとした。   Next, a plurality of rectangular internal electrode patterns mainly composed of Ni powder having an average particle diameter of 0.2 μm were formed on the upper surfaces of the ceramic green sheets having the average particle diameters DM and DL. Form ceramic pattern using ceramic slurry containing barium titanate powder with mean particle size DM or DL so that the same ceramic powder is applied around the internal electrode pattern of ceramic green sheet printed with internal electrode pattern did. The ceramic pattern had substantially the same thickness as the internal electrode pattern.

次に、上記の平均粒径がDMまたはDLのセラミックグリーンシート上に上記の内部電極パターンおよびセラミックパターンを形成したパターンシートSMM、SMLを表1の層構成になるように一括積層し、加圧加熱して母体の積層体を形成し、この後、母体の積層体を切断してコンデンサ本体成形体を作製した。機能部の積層数は100層、保護層はセラミック粉末の平均粒径がDM、厚み3μmのセラミックグリーンシートを上下層に各々の厚み比率になるように積層した。加圧加熱条件は温度60℃、圧力10Pa、時間10分の条件とした。 Next, pattern sheets SMM and SML in which the internal electrode pattern and the ceramic pattern are formed on the ceramic green sheet having the average particle diameter of DM or DL are collectively laminated so as to have the layer configuration shown in Table 1 and then pressed. A matrix laminate was formed by heating, and then the matrix laminate was cut to produce a capacitor body molded body. The number of functional parts stacked was 100, and the protective layer was formed by stacking ceramic green sheets having an average particle diameter of DM and a thickness of 3 μm on the upper and lower layers so as to have respective thickness ratios. The pressure heating conditions were a temperature of 60 ° C., a pressure of 10 7 Pa, and a time of 10 minutes.

次に、コンデンサ本体成形体を10℃/hの昇温速度で大気中で300℃/hにて脱バインダ処理を行い、500℃からの昇温速度が300℃/hの昇温速度で、1170℃(酸素分圧10−6Paで2時間焼成し、続いて300℃/hの降温速度で1000℃まで冷却し、窒素雰囲気中1000℃で7.5時間再酸化処理をし、300℃/hの降温速度で冷却し、コンデンサ本体を作製した。このコンデンサ本体の大きさは2×1mmの面積で厚みは0.7〜0.8mmとした。誘電体層の厚みは2.5μmであった。 Next, the capacitor body molded body was subjected to binder removal treatment at 300 ° C./h in the air at a temperature increase rate of 10 ° C./h, and the temperature increase rate from 500 ° C. was 300 ° C./h. 1170 ° C. (calcined at an oxygen partial pressure of 10 −6 Pa for 2 hours, subsequently cooled to 1000 ° C. at a temperature lowering rate of 300 ° C./h, and reoxidized at 1000 ° C. for 7.5 hours in a nitrogen atmosphere. The capacitor body was manufactured by cooling at a temperature drop rate of / h, the size of the capacitor body was 2 × 1 mm 2 and the thickness was 0.7 to 0.8 mm, and the thickness of the dielectric layer was 2.5 μm. Met.

次に、焼成したコンデンサ本体をバレル研磨した後、コンデンサ本体の両端部にCu粉末とガラスを含んだ外部電極ペーストを塗布し、850℃で焼き付けを行い外部電極を形成した。その後、電解バレル機を用いて、この外部電極の表面に、順にNiメッキ及びSnメッキを行い、積層セラミックコンデンサを作製した。   Next, the fired capacitor body was barrel-polished, and then an external electrode paste containing Cu powder and glass was applied to both ends of the capacitor body and baked at 850 ° C. to form external electrodes. Thereafter, using an electrolytic barrel machine, Ni plating and Sn plating were sequentially performed on the surface of the external electrode to produce a multilayer ceramic capacitor.

次に、これらの積層セラミックコンデンサについて以下の評価を行った。   Next, the following evaluation was performed on these multilayer ceramic capacitors.

コンデンサ本体の全厚みに対する保護層の厚み比率は得られた積層セラミックコンデンサについて積層方向の断面研磨を行い、コンデンサ本体の全厚みと、容量電極部の上下に位置する保護層の厚み(上下層の合計厚み)比を測定した。試料数は各10個とした。   The thickness ratio of the protective layer to the total thickness of the capacitor body is obtained by polishing the cross-section in the stacking direction of the obtained multilayer ceramic capacitor, and the thickness of the capacitor body and the thickness of the protective layer positioned above and below the capacitor electrode portion The total thickness) ratio was measured. The number of samples was 10 each.

セラミック層におけるセラミック粒子の平均粒径は下記の手法を用いて行った。まず、積層セラミックコンデンサの外部電極面を下にして樹脂に埋め、研磨紙を用いて磁器の中央部まで研磨した。次に溶液(HCl=0.09%、HF=0.04%)を用いてケミカルエッチングを25℃で5秒間行い粒界を露出させた。粒界の露出した研磨面の積層方向の中央部と保護側を電子顕微鏡(SEM)で撮影し、100μmの領域についてセラミック粒子断面の面積を測定し、得られたセラミック粒子の輪郭から直径を換算して求め、平均化した。 The average particle size of the ceramic particles in the ceramic layer was measured using the following method. First, the external electrode surface of the multilayer ceramic capacitor was buried in a resin and polished to the center of the porcelain using abrasive paper. Next, chemical etching was performed using a solution (HCl = 0.09%, HF = 0.04%) at 25 ° C. for 5 seconds to expose the grain boundaries. The central part in the stacking direction of the polished surface where the grain boundary is exposed and the protective side are photographed with an electron microscope (SEM), the area of the cross section of the ceramic particle is measured for a region of 100 μm 2 , and the diameter is determined from the contour of the obtained ceramic particle. Calculated and averaged.

ここで中央セラミック層は中央層±2層について各10箇所、また保護層側セラミック層は保護層に接したセラミック層を上下2層について各10箇所測定し平均化した。なお、その観察箇所は外部電極間の中央部とした。また、粒径計算に用いたセラミック粒子の粒子数はn=100とした。   Here, the central ceramic layer was measured and averaged at 10 locations for each of the central layer ± 2 layers, and the protective layer side ceramic layer was measured at 10 locations for the upper and lower 2 layers of the ceramic layers. In addition, the observation location was made into the center part between external electrodes. The number of ceramic particles used for the particle size calculation was n = 100.

セラミック層中のボイド数も上記セラミック粒子を観察した箇所と同じ領域について電子顕微鏡写真を撮り、その写真から直接数えて求めた。測定数も同じとした。   The number of voids in the ceramic layer was also determined by taking an electron micrograph of the same region where the ceramic particles were observed and counting directly from the photograph. The number of measurements was also the same.

静電容量は、LCRメータを用いて、室温(25℃)にて、AC1V、測定周波数1kHzの条件で静電容量を測定した。   The capacitance was measured using an LCR meter at room temperature (25 ° C.) under the conditions of AC 1 V and measurement frequency 1 kHz.

静電容量の温度特性は、LCRメータを用いて−55および85℃の温度で、AC1V、測定周波数1kHzの条件で静電容量を測定し、25℃における静電容量を基準として変化率を求めた。   For the temperature characteristics of capacitance, the capacitance is measured using an LCR meter at temperatures of −55 and 85 ° C. under the conditions of AC1V and measurement frequency of 1 kHz, and the rate of change is obtained based on the capacitance at 25 ° C. It was.

静電容量のDCバイアス特性は得られた積層セラミックコンデンサについて、直流電圧DC3.15Vと6.3Vで測定し、高電圧および低電圧下で測定したそれぞれの静電容量を低電圧での静電容量に対する高電圧での静電容量の低下率を評価した。試料数は各30個とした。   The DC bias characteristics of the capacitance were measured with respect to the obtained multilayer ceramic capacitor at DC voltages of 3.15 V and 6.3 V, and the respective capacitances measured at high voltage and low voltage were measured at low voltage. The rate of decrease in capacitance at a high voltage relative to the capacitance was evaluated. The number of samples was 30 each.

HALT(高温負荷信頼性)試験は、125℃で直流電圧を22V印可した状態で行い、漏れ電流が10mAを超えた試料を不良とした。測定時間は1000時間とし、1個以上不良があったものを不良ありとした。試料数は各100個とした。   The HALT (high temperature load reliability) test was performed with a DC voltage of 22 V applied at 125 ° C., and a sample having a leakage current exceeding 10 mA was regarded as defective. The measurement time was 1000 hours, and one or more defects were considered defective. The number of samples was 100 each.

積層セラミックコンデンサの機械的強度は荷重試験装置を用いて直径1mmのシリンダを2×10Paの圧力にてコンデンサ試料に押し当ててクラックの発生を評価した。試験後の試料は実体顕微鏡を用いて観察を行い、試料表面にクラックの見られたものをクラック有りとした。試料数は各10個とした。 The mechanical strength of the multilayer ceramic capacitor was evaluated by generating a crack by pressing a cylinder having a diameter of 1 mm against the capacitor sample at a pressure of 2 × 10 5 Pa using a load test apparatus. The sample after the test was observed using a stereomicroscope, and a sample with a crack on the sample surface was regarded as having a crack. The number of samples was 10 each.

なお、保護層の厚み比率t/tが0.2を越えた試料では規格寸法外となること、または、上記した本発明に係る試料と同じ外形寸法にする場合、容量に寄与する層数が減り静電容量の低下が見られた。
It should be noted that a layer that contributes to capacity when the thickness ratio t 1 / t 0 of the protective layer exceeds the standard dimension for a sample that exceeds 0.2, or when the outer dimensions are the same as those of the sample according to the present invention described above. The number decreased and the capacitance decreased.

表1、2の結果から、コンデンサ本体の中央機能部のセラミック層に球状のセラミック粉末を用い、保護層側機能部にネッキングしたセラミック粉末を用いた試料No.2〜12では、静電容量が0.3μF以上、静電容量の温度特性が−15%以内、DCバイアス特性が−30%以下、高温負荷の信頼性(HALT)での不良が無く、強度試験でのクラックも無かった。   From the results of Tables 1 and 2, Sample No. using a spherical ceramic powder for the ceramic layer of the central functional part of the capacitor body and a ceramic powder necked for the protective layer side functional part. 2 to 12, the capacitance is 0.3 μF or more, the capacitance temperature characteristic is within −15%, the DC bias characteristic is −30% or less, there is no defect in high temperature load reliability (HALT), and the strength There were no cracks in the test.

特に、保護層の厚みを厚くした試料では強度試験においてクラックの発生も無かった。また、平均粒径が0.18〜0.3μmのネッキングしたセラミック粉末を保護側機能部のセラミック層として用いた試料No.3〜5では、静電容量が0.4μF以上、静電容量の温度特性が−7.01%以内、静電容量のDCバイアス特性が−9%以下、高温負荷の信頼性(HALT)での不良が無く、強度試験でのクラックも無かった。   In particular, in the sample having a thick protective layer, no crack was generated in the strength test. Further, Sample No. using a necked ceramic powder having an average particle size of 0.18 to 0.3 μm as the ceramic layer of the protection side functional part. 3 to 5, the capacitance is 0.4 μF or more, the capacitance temperature characteristic is within −7.01%, the capacitance DC bias characteristic is −9% or less, and high temperature load reliability (HALT). No cracks were found in the strength test.

これに対して、全層のセラミック層に球状のセラミック粉末を用いた試料や平均粒径およびボイド率が本発明の範囲にない試料では、静電容量が低いか、静電容量のDCバイアス特性が大きいか、または高温負荷信頼性での不良が見られた。   On the other hand, in samples using spherical ceramic powder for all ceramic layers or samples in which the average particle size and void ratio are not within the scope of the present invention, the capacitance is low or the DC bias characteristics of the capacitance Is large, or a defect in high-temperature load reliability was observed.

本発明の積層セラミックコンデンサの断面模式図である。It is a cross-sectional schematic diagram of the multilayer ceramic capacitor of the present invention. 薄層、高積層の積層セラミックコンデンサについて、積層方向の中央に配置された中央セラミック層と保護層27に隣接する保護層側セラミック層におけるボイドとセラミック粒子の違いについて示すための本発明の積層セラミックコンデンサの断面模式図である。For a thin-layer, highly-laminated multilayer ceramic capacitor, the multilayer ceramic of the present invention is used to show the difference between voids and ceramic particles in the central ceramic layer disposed in the center in the stacking direction and the protective layer-side ceramic layer adjacent to the protective layer 27 It is a cross-sectional schematic diagram of a capacitor. 本発明の積層セラミックコンデンサの製法を示す工程図である。It is process drawing which shows the manufacturing method of the multilayer ceramic capacitor of this invention. 本発明に係るネッキングしたセラミック粉末を示す模式図である。It is a schematic diagram which shows the necked ceramic powder which concerns on this invention. 本発明に係る平均粒径が0.1μmの球状のチタン酸バリウム粉末と平均粒径が0.15μmのネッキングしたセラミック粉末の成形体の焼成収縮曲線である。2 is a firing shrinkage curve of a shaped body of spherical barium titanate powder having an average particle diameter of 0.1 μm and necked ceramic powder having an average particle diameter of 0.15 μm according to the present invention. 従来の積層セラミックコンデンサを示す断面模式図である。It is a cross-sectional schematic diagram which shows the conventional multilayer ceramic capacitor.

符号の説明Explanation of symbols

1 コンデンサ本体
3 外部電極
5 セラミック層
5a 保護層側セラミック層
5b 中央セラミック層
5aa、5bb セラミック粒子
7 内部電極層
9 機能部
11 保護層
t0 保護層の厚み
31 セラミックグリーンシート
33 内部電極パターン
NP ネッキングしたセラミック粉末
DESCRIPTION OF SYMBOLS 1 Capacitor main body 3 External electrode 5 Ceramic layer 5a Protective layer side ceramic layer 5b Central ceramic layer 5aa, 5bb Ceramic particle 7 Internal electrode layer 9 Function part 11 Protective layer t0 Protective layer thickness 31 Ceramic green sheet 33 Internal electrode pattern NP Ceramic powder

Claims (3)

複数のセラミック粒子を有するセラミック層および内部電極層が交互に積層された機能部ならびに該機能部の上下面に設けられた前記セラミック層からなる保護層により構成されたコンデンサ本体と、該コンデンサ本体の対向する端面に設けられた一対の外部電極とを具備する積層セラミックコンデンサにおいて、
前記機能部の積層方向の中央部に配置された前記セラミック層を中央セラミック層とし、かつ前記機能部の保護層に隣接する前記セラミック層を保護層側セラミック層とし、
前記中央セラミック層の断面100μmにおけるボイド数が0〜2個、該中央セラミック層におけるセラミック粒子の平均粒径が0.1μm以上0.5μm以下であり、かつ前記保護層側セラミック層の断面100μmにおけるボイド数が4〜6個、前記保護層側セラミック層中のセラミック粒子の平均粒径が0.15μm以上0.6μm以下であるとともに、前記中央セラミック層中のセラミック粒子の平均粒径よりも小さいことを特徴とする積層セラミックコンデンサ。
A capacitor body comprising a functional part in which ceramic layers having a plurality of ceramic particles and internal electrode layers are alternately laminated, and a protective layer comprising the ceramic layer provided on the upper and lower surfaces of the functional part, and In a multilayer ceramic capacitor comprising a pair of external electrodes provided on opposite end faces,
The ceramic layer disposed in the central portion of the functional unit in the stacking direction is a central ceramic layer, and the ceramic layer adjacent to the protective layer of the functional unit is a protective layer side ceramic layer,
The number of voids in a cross section of 100 μm 2 of the central ceramic layer is 0 to 2, the average particle size of ceramic particles in the central ceramic layer is 0.1 μm or more and 0.5 μm or less, and the cross section of the protective layer side ceramic layer is 100 μm The number of voids in 2 is 4 to 6, the average particle size of the ceramic particles in the protective layer-side ceramic layer is 0.15 μm or more and 0.6 μm or less, and the average particle size of the ceramic particles in the central ceramic layer Multilayer ceramic capacitors characterized by being small.
前記コンデンサ本体の積層方向の厚みをt、前記保護層の厚みをtとしたときに、0.2≧t/t≧0.15である請求項1記載の積層セラミックコンデンサ。 Wherein t 0 the stacking direction of the thickness of the capacitor body, the thickness of the protective layer is taken as t 1, 0.2 ≧ t 1 / t 0 ≧ 0.15 a multilayer ceramic capacitor according to claim 1, wherein. (a)平均粒径DMの球状のセラミック粉末を基準としたセラミックグリーンシートとともに、前記平均粒径DMよりも大きい平均粒径DLのネッキングしたセラミック粉末を用いて形成されたセラミックグリーンシートを形成する工程と、(b)前記平均粒径DMのセラミック粉末を含むセラミックグリーンシートの一方主面に複数の内部電極パターンを形成したパターンシートSMMを形成するとともに、前記平均粒径DLのネッキングしたセラミック粉末を含むセラミックグリーンシートの一方主面に複数の内部電極パターンを形成したパターンシートSLLを形成する工程と、(c)前記パターンシートSMMを積層方向の中央部に、またパターンシートSLLを積層方向の最上下層側に積層し加圧加熱して積層体を形成する工程と、(d)前記積層体を切断した後焼成して端面に内部電極パターンが露出したコンデンサ本体を形成する工程と、(e)前記コンデンサ本体の前記内部電極パターンが露出した端面に外部電極を形成する工程とを具備することを特徴とする積層セラミックコンデンサの製法。 (A) A ceramic green sheet formed using a necked ceramic powder having an average particle diameter DL larger than the average particle diameter DM is formed together with a ceramic green sheet based on a spherical ceramic powder having an average particle diameter DM. And (b) forming a pattern sheet SMM having a plurality of internal electrode patterns formed on one main surface of a ceramic green sheet containing the ceramic powder having the average particle size DM, and necking the ceramic powder having the average particle size DL Forming a pattern sheet SLL in which a plurality of internal electrode patterns are formed on one main surface of a ceramic green sheet including: (c) the pattern sheet SMM in the center of the stacking direction and the pattern sheet SLL in the stacking direction Laminating on the uppermost layer side and pressurizing and heating to form a laminate (D) forming the capacitor body with the internal electrode pattern exposed on the end face by firing after cutting the laminate, and (e) forming the external electrode on the end face with the internal electrode pattern exposed on the capacitor body. And a process for producing a multilayer ceramic capacitor.
JP2005337569A 2005-11-22 2005-11-22 Multi-layer ceramic capacitor and its manufacturing method Pending JP2007142342A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005337569A JP2007142342A (en) 2005-11-22 2005-11-22 Multi-layer ceramic capacitor and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005337569A JP2007142342A (en) 2005-11-22 2005-11-22 Multi-layer ceramic capacitor and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007142342A true JP2007142342A (en) 2007-06-07

Family

ID=38204808

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005337569A Pending JP2007142342A (en) 2005-11-22 2005-11-22 Multi-layer ceramic capacitor and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007142342A (en)

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008013694A (en) * 2006-07-07 2008-01-24 Murata Mfg Co Ltd Resin ceramic composite material, method for producing the same, composite material sheet, film capacitor and multilayer capacitor
KR101124091B1 (en) * 2009-12-10 2012-03-20 삼성전기주식회사 Multilayer ceramic capacitor
CN102842427A (en) * 2011-06-23 2012-12-26 三星电机株式会社 Chip type laminated capacitor
CN102842424A (en) * 2011-06-23 2012-12-26 三星电机株式会社 Chip type laminated capacitor
US8345405B2 (en) 2009-12-10 2013-01-01 Samsung Electronics Co., Ltd. Multilayer ceramic capacitor
JP2013093522A (en) * 2011-10-27 2013-05-16 Kyocera Corp Electronic component
EP2669914A1 (en) * 2012-05-30 2013-12-04 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
EP2669915A1 (en) * 2012-05-30 2013-12-04 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
KR101376839B1 (en) 2012-10-12 2014-03-20 삼성전기주식회사 Multi-layered ceramic capacitor
JP2014103371A (en) * 2012-11-20 2014-06-05 Samsung Electro-Mechanics Co Ltd Multilayer ceramic capacitor, circuit board packaging structure of multilayer ceramic capacitor, and packaging body of multilayer ceramic capacitor
KR101422928B1 (en) * 2012-07-20 2014-07-24 삼성전기주식회사 Laminated chip electronic component, board for mounting the same, packing unit thereof
JP2014220476A (en) * 2013-04-30 2014-11-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic electronic component and board for mounting the same
US8934215B2 (en) 2012-07-20 2015-01-13 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
JP2015128177A (en) * 2011-06-23 2015-07-09 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor
KR101548904B1 (en) 2015-04-30 2015-09-01 삼성전기주식회사 Chip type laminated capacitor
JP2015226053A (en) * 2014-05-28 2015-12-14 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor, method of manufacturing multilayer ceramic capacitor, and board with multilayer ceramic capacitor mounted thereon
CN105428062A (en) * 2015-12-31 2016-03-23 株洲宏达陶电科技有限公司 Multi-core assembly ceramic capacitor with low ESR value and manufacturing method thereof
US20190304693A1 (en) * 2018-03-27 2019-10-03 Tdk Corporation Multilayer ceramic electronic component
JP2019212716A (en) * 2018-06-01 2019-12-12 太陽誘電株式会社 Laminated ceramic capacitor and manufacturing method thereof
US20200211776A1 (en) * 2018-08-01 2020-07-02 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor

Cited By (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008013694A (en) * 2006-07-07 2008-01-24 Murata Mfg Co Ltd Resin ceramic composite material, method for producing the same, composite material sheet, film capacitor and multilayer capacitor
KR101124091B1 (en) * 2009-12-10 2012-03-20 삼성전기주식회사 Multilayer ceramic capacitor
US8345405B2 (en) 2009-12-10 2013-01-01 Samsung Electronics Co., Ltd. Multilayer ceramic capacitor
US8390983B2 (en) 2009-12-10 2013-03-05 Samsung Electronics Co., Ltd. Multilayer ceramic capacitor
US8908352B2 (en) 2011-06-23 2014-12-09 Samsung Electro-Mechanics Co., Ltd Chip type laminated capacitor
CN102842427A (en) * 2011-06-23 2012-12-26 三星电机株式会社 Chip type laminated capacitor
CN102842424A (en) * 2011-06-23 2012-12-26 三星电机株式会社 Chip type laminated capacitor
JP2013008972A (en) * 2011-06-23 2013-01-10 Samsung Electro-Mechanics Co Ltd Chip type multilayer capacitor
JP2017118152A (en) * 2011-06-23 2017-06-29 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor
KR101548771B1 (en) * 2011-06-23 2015-09-01 삼성전기주식회사 Chip type laminated capacitor
JP2015128177A (en) * 2011-06-23 2015-07-09 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor
JP2013093522A (en) * 2011-10-27 2013-05-16 Kyocera Corp Electronic component
EP2827351A1 (en) * 2012-05-30 2015-01-21 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component and board for mounting the laminated component
US9576728B2 (en) 2012-05-30 2017-02-21 Samsung Electro-Mechanics Co., Ltd. Laminated chip electronic component, board for mounting the same, and packing unit thereof
EP2669914A1 (en) * 2012-05-30 2013-12-04 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
EP2669915A1 (en) * 2012-05-30 2013-12-04 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
US9099242B2 (en) 2012-05-30 2015-08-04 Samsung Electro-Mechanics Co., Ltd. Laminated chip electronic component, board for mounting the same, and packing unit thereof
US20130321981A1 (en) 2012-05-30 2013-12-05 Young Ghyu Ahn Laminated chip electronic component, board for mounting the same, and packing unit thereof
US8638543B2 (en) 2012-05-30 2014-01-28 Samsung Electro-Mechanics Co., Ltd. Laminated chip electronic component, board for mounting the same, and packing unit thereof
EP2819134A3 (en) * 2012-05-30 2015-05-06 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
KR101422928B1 (en) * 2012-07-20 2014-07-24 삼성전기주식회사 Laminated chip electronic component, board for mounting the same, packing unit thereof
US8934215B2 (en) 2012-07-20 2015-01-13 Samsung Electro-Mechanics Co., Ltd Laminated chip electronic component, board for mounting the same, and packing unit thereof
KR101376839B1 (en) 2012-10-12 2014-03-20 삼성전기주식회사 Multi-layered ceramic capacitor
JP2014103371A (en) * 2012-11-20 2014-06-05 Samsung Electro-Mechanics Co Ltd Multilayer ceramic capacitor, circuit board packaging structure of multilayer ceramic capacitor, and packaging body of multilayer ceramic capacitor
JP2018085517A (en) * 2012-11-20 2018-05-31 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayered ceramic capacitor, mounting structure of circuit board having multilayered ceramic capacitor thereon, and packing unit for multilayered ceramic capacitor
KR101565643B1 (en) * 2013-04-30 2015-11-03 삼성전기주식회사 Multi-layered ceramic electronic part and board for mounting the same
US9336944B2 (en) 2013-04-30 2016-05-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and board for mounting the same
JP2014220476A (en) * 2013-04-30 2014-11-20 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic electronic component and board for mounting the same
JP2015226053A (en) * 2014-05-28 2015-12-14 サムソン エレクトロ−メカニックス カンパニーリミテッド. Multilayer ceramic capacitor, method of manufacturing multilayer ceramic capacitor, and board with multilayer ceramic capacitor mounted thereon
KR101548904B1 (en) 2015-04-30 2015-09-01 삼성전기주식회사 Chip type laminated capacitor
CN105428062A (en) * 2015-12-31 2016-03-23 株洲宏达陶电科技有限公司 Multi-core assembly ceramic capacitor with low ESR value and manufacturing method thereof
US20190304693A1 (en) * 2018-03-27 2019-10-03 Tdk Corporation Multilayer ceramic electronic component
US11114246B2 (en) * 2018-03-27 2021-09-07 Tdk Corporation Multilayer ceramic electronic component
JP2019212716A (en) * 2018-06-01 2019-12-12 太陽誘電株式会社 Laminated ceramic capacitor and manufacturing method thereof
US20200211776A1 (en) * 2018-08-01 2020-07-02 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor
US10930439B2 (en) * 2018-08-01 2021-02-23 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor including liquid pocket

Similar Documents

Publication Publication Date Title
JP2007142342A (en) Multi-layer ceramic capacitor and its manufacturing method
JP5287869B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP5773445B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
JP5121311B2 (en) Dielectric porcelain and multilayer ceramic capacitor
TWI436387B (en) Laminated ceramic electronic parts and manufacturing method thereof
JP4587924B2 (en) Multilayer ceramic capacitor
JP4859593B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JP2007266223A (en) Laminated ceramic capacitor
WO2006082833A1 (en) Stacked ceramic capacitor and process for producing said stacked ceramic capacitor
JP2013098312A (en) Multilayer ceramic capacitor
JP4771787B2 (en) Multilayer electronic components
WO2009119158A1 (en) Laminated ceramic capacitor
JPWO2016084876A1 (en) Multilayer ceramic capacitor
JP6707850B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
JPWO2013022064A1 (en) Dielectric ceramic, multilayer ceramic electronic component, multilayer ceramic capacitor, and multilayer ceramic capacitor manufacturing method
JP4809173B2 (en) Multilayer ceramic capacitor
JP2012094696A (en) Laminated ceramic capacitor
JP4771818B2 (en) Multilayer ceramic capacitor
JP2012214334A (en) Dielectric ceramic composition, and electronic component
JP2014232850A (en) Lamination type electronic part
JP6075457B2 (en) Ceramic green sheet, multilayer ceramic capacitor manufacturing method, and multilayer ceramic capacitor
JP2008081351A (en) Dielectric ceramic, multilayer ceramic capacitor, and method for manufacturing the same
JP6781065B2 (en) Capacitor
JP5159682B2 (en) Multilayer ceramic capacitor
JP6193778B2 (en) Capacitor