JP2007140501A - Display device and method of driving the same - Google Patents
Display device and method of driving the same Download PDFInfo
- Publication number
- JP2007140501A JP2007140501A JP2006284608A JP2006284608A JP2007140501A JP 2007140501 A JP2007140501 A JP 2007140501A JP 2006284608 A JP2006284608 A JP 2006284608A JP 2006284608 A JP2006284608 A JP 2006284608A JP 2007140501 A JP2007140501 A JP 2007140501A
- Authority
- JP
- Japan
- Prior art keywords
- emitting element
- light emitting
- driving
- switching
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 39
- 230000015654 memory Effects 0.000 description 39
- 239000010410 layer Substances 0.000 description 33
- 239000010408 film Substances 0.000 description 18
- 239000000463 material Substances 0.000 description 18
- 230000000694 effects Effects 0.000 description 8
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000000758 substrate Substances 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 6
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005192 partition Methods 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 230000006870 function Effects 0.000 description 5
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- KPUWHANPEXNPJT-UHFFFAOYSA-N disiloxane Chemical class [SiH3]O[SiH3] KPUWHANPEXNPJT-UHFFFAOYSA-N 0.000 description 4
- 238000005401 electroluminescence Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000005525 hole transport Effects 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 125000001424 substituent group Chemical group 0.000 description 3
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000001413 cellular effect Effects 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 125000001153 fluoro group Chemical group F* 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000005283 ground state Effects 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910003437 indium oxide Inorganic materials 0.000 description 2
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 229910052750 molybdenum Inorganic materials 0.000 description 2
- 239000011733 molybdenum Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 125000000962 organic group Chemical group 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 239000011787 zinc oxide Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- 229910002808 Si–O–Si Inorganic materials 0.000 description 1
- 125000000217 alkyl group Chemical group 0.000 description 1
- 150000004945 aromatic hydrocarbons Chemical class 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
Images
Classifications
-
- Y02B20/343—
-
- Y02B20/346—
Landscapes
- Electroluminescent Light Sources (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
Abstract
Description
本発明は、デジタルビデオ信号を入力して、画像の表示を行う表示装置に関する。また、表示装置を用いた電子機器に関する。 The present invention relates to a display device that receives a digital video signal and displays an image. Further, the present invention relates to an electronic device using the display device.
近年、画素を発光ダイオード(LED)などの表示素子で形成した、いわゆる自発光型の表示装置が注目を浴びている。このような自発光型の表示装置に用いられる表示素子としては、有機発光ダイオード(OLED(Organic Light Emitting Diode)、有機EL素子、エレクトロルミネッセンス(Electro Luminescence:EL)素子などとも言う)が注目を集めており、ELディスプレイなどに用いられるようになってきている。OLEDなどの表示素子は自発光型であるため、液晶ディスプレイに比べて画素の視認性が高く、バックライトが不要で対応速度が速いなどの利点がある。なお、表示素子の輝度は、そこを流れる電流値によって制御される。 In recent years, a so-called self-luminous display device in which a pixel is formed of a display element such as a light emitting diode (LED) has attracted attention. As a display element used in such a self-luminous display device, an organic light-emitting diode (also referred to as an organic light emitting diode (OLED), an organic EL element, or an electroluminescence (EL) element) attracts attention. It has been used for EL displays and the like. Since a display element such as an OLED is a self-luminous type, there are advantages such that the visibility of pixels is higher than that of a liquid crystal display, a backlight is unnecessary, and the response speed is fast. Note that the luminance of the display element is controlled by the value of current flowing therethrough.
このような表示装置の階調を表現する駆動方式として、アナログ階調方式とデジタル階調方式がある。アナログ方式には、表示素子の発光強度をアナログ制御する方式と表示素子の発光時間をアナログ制御する方式がある。アナログ階調方式においては、表示素子の発光強度をアナログ制御する方式がよく用いられている。 There are an analog gradation method and a digital gradation method as drive methods for expressing the gradation of such a display device. As the analog method, there are a method of analog control of the light emission intensity of the display element and a method of analog control of the light emission time of the display element. In the analog gradation method, a method of analog control of the light emission intensity of the display element is often used.
しかし、発光強度をアナログ制御する方式は、画素毎の薄膜トランジスタ(以下TFTともいう)の特性バラツキの影響を受けやすく、画素毎の輝度にもバラツキが生じてしまう。一方、デジタル階調方式はデジタル制御で表示素子をオンオフさせ、階調を表現している。デジタル階調方式の場合、画素毎の輝度の均一性に優れているが、発光、非発光の2状態しかないため、このままでは、2階調しか表現できない。そこで、別の手法としては、画素の発光面積に重みを付けてその選択により階調表示を行う面積階調方式と、発光時間に重みをつけてその選択により階調表示を行う時間階調方式とがある。そして、デジタル階調方式の場合には、高精細化にも適している時間階調法が用いられることが多い(特許文献1参照。)。
デジタル階調方式において、時間階調法を用いることにより高精細化が可能となる。しかし、高精細化が進むにつれて画素数が増える。よって、信号の書き込みを行う画素数も増加することになる。 In the digital gradation method, high definition can be achieved by using the time gradation method. However, the number of pixels increases as the definition becomes higher. Therefore, the number of pixels for signal writing also increases.
また、高階調表示を行うためにも、サブフレーム数を増加しなければならない。よって、画素への信号の書き込みの回数が増加する。 Also, the number of subframes must be increased in order to perform high gradation display. Accordingly, the number of signal writings to the pixels increases.
そこで、時間階調方式を行う場合、1フレーム期間をビット数で分割し、階調表現するための信号の書き込み回数を減らし、消費電力の低減を図ることが可能な表示装置を提供することを課題とする。また、時間階調方式で表示を行う電子機器の小型化を実現することを課題とする。 Therefore, in the case of performing the time gray scale method, to provide a display device that can divide one frame period by the number of bits, reduce the number of times of writing a signal for gray scale expression, and reduce power consumption. Let it be an issue. It is another object of the present invention to reduce the size of an electronic device that performs display using a time gray scale method.
上記課題を鑑み本発明は、1個の発光素子に対して、同じ構成を有する回路が設けられたことを特徴とする。該回路は、それぞれ該発光素子を選択するためのスイッチング用素子と、該発光素子を駆動するための駆動用素子とが設けられている。例えば、該回路に機能の異なるスイッチング用素子を複数設けることにより、フレームメモリを削減することができる。または該回路は1つのスイッチング素子を有するが、複数の回路間で信号線を複数設けることによりフレームメモリを削減することができる。このようにフレームメモリの縮小又は削除を行うことにより、狭額縁化が図られた表示装置を得ることができる。 In view of the above problems, the present invention is characterized in that a circuit having the same configuration is provided for one light-emitting element. The circuit is provided with a switching element for selecting the light emitting element and a driving element for driving the light emitting element. For example, the frame memory can be reduced by providing a plurality of switching elements having different functions in the circuit. Alternatively, the circuit includes one switching element, but the frame memory can be reduced by providing a plurality of signal lines between a plurality of circuits. By reducing or deleting the frame memory in this way, a display device with a narrowed frame can be obtained.
本発明の一形態は、発光素子と、発光素子に対して並列に接続された複数の駆動用トランジスタと、発光素子と複数の駆動用トランジスタとの間にそれぞれの駆動用トランジスタが別々に一つのスイッチング用トランジスタと対応するように設けられた複数のスイッチング用トランジスタと、を有することを特徴とする表示装置である。 According to one embodiment of the present invention, a light-emitting element, a plurality of driving transistors connected in parallel to the light-emitting element, and each driving transistor is provided separately between the light-emitting element and the plurality of driving transistors. A display device comprising: a plurality of switching transistors provided to correspond to the switching transistors.
本発明の別形態は、発光素子と、発光素子に対して並列に接続された複数の駆動用トランジスタと、発光素子と、複数の駆動用トランジスタとの間にそれぞれの駆動用トランジスタが別々に一つの第1のスイッチング用トランジスタと対応するように設けられた複数の第1のスイッチング用トランジスタと、駆動用トランジスタにそれぞれの駆動用トランジスタが別々に一つの第2のスイッチング用トランジスタと対応するように接続され、且つ複数の信号線にそれぞれの信号線が別々に一つの第2のスイッチング用トランジスタと対応するように接続された複数の第2のスイッチング用トランジスタと、を有することを特徴とする表示装置である。 In another embodiment of the present invention, a light emitting element, a plurality of driving transistors connected in parallel to the light emitting element, and each driving transistor is separately provided between the light emitting element and the plurality of driving transistors. A plurality of first switching transistors provided so as to correspond to one first switching transistor, and each driving transistor corresponding to one driving transistor separately from one second switching transistor And a plurality of second switching transistors connected to the plurality of signal lines so that each signal line separately corresponds to one second switching transistor. Device.
本発明において、信号線の数は、駆動用トランジスタの数と等しいことを特徴とする。 In the present invention, the number of signal lines is equal to the number of driving transistors.
本発明の別形態は、発光素子と、発光素子に対して並列に接続された第1の駆動用トランジスタ及び第2の駆動用トランジスタと、発光素子と第1の駆動用トランジスタとの間に設けられた第1のスイッチング用トランジスタと、発光素子と第2の駆動用トランジスタとの間に設けられた第2のスイッチング用トランジスタと、を有することを特徴とする表示装置である。 Another embodiment of the present invention includes a light emitting element, a first driving transistor and a second driving transistor connected in parallel to the light emitting element, and the light emitting element and the first driving transistor. And a second switching transistor provided between the light emitting element and the second driving transistor. The display device includes: a first switching transistor;
本発明の別形態は、発光素子と、発光素子に対して並列に接続された第1の駆動用トランジスタ、及び第2の駆動用トランジスタと、発光素子と第1の駆動用トランジスタとの間に設けられた第1のスイッチング用トランジスタと、発光素子と第2の駆動用トランジスタとの間に設けられた第2のスイッチング用トランジスタと、第1の駆動用トランジスタに接続され、且つ信号線に接続された第3のスイッチング用トランジスタと、第2の駆動用トランジスタに接続され、且つ信号線に接続された第4のスイッチング用トランジスタと、を有することを特徴とする表示装置である。 Another embodiment of the present invention includes a light emitting element, a first driving transistor connected in parallel to the light emitting element, a second driving transistor, and the light emitting element and the first driving transistor. The first switching transistor provided, the second switching transistor provided between the light emitting element and the second driving transistor, and the first driving transistor connected to the signal line And a fourth switching transistor connected to the signal line and connected to the second driving transistor.
本発明の別形態は、発光素子と、発光素子に対して並列に接続された第1の駆動用トランジスタ、及び第2の駆動用トランジスタと、発光素子と第1の駆動用トランジスタとの間に設けられた第1のスイッチング用トランジスタと、発光素子と第2の駆動用トランジスタとの間に設けられた第2のスイッチング用トランジスタと、第1の駆動用トランジスタに接続され、且つ第1の信号線に接続された第3のスイッチング用トランジスタと、第2の駆動用トランジスタに接続され、且つ第2の信号線に接続された第4のスイッチング用トランジスタと、を有することを特徴とする表示装置である。 Another embodiment of the present invention includes a light emitting element, a first driving transistor connected in parallel to the light emitting element, a second driving transistor, and the light emitting element and the first driving transistor. A first switching transistor provided; a second switching transistor provided between the light emitting element and the second driving transistor; and a first signal connected to the first driving transistor. A display device comprising: a third switching transistor connected to the line; and a fourth switching transistor connected to the second driving transistor and connected to the second signal line. It is.
本発明の別形態は、発光素子と、発光素子に対して並列に接続された第1の駆動用トランジスタ、第2の駆動用トランジスタ、及び第3の駆動用トランジスタと、第1の駆動用トランジスタに接続され、且つ第1の信号線に接続された第1のスイッチング用トランジスタと、第2の駆動用トランジスタに接続され、且つ第2の信号線に接続された第2のスイッチング用トランジスタと、第3の駆動用トランジスタに接続され、且つ第3の信号線に接続された第3のスイッチング用トランジスタと、を有することを特徴とする表示装置である。 Another embodiment of the present invention includes a light emitting element, a first driving transistor connected in parallel to the light emitting element, a second driving transistor, a third driving transistor, and a first driving transistor. And a first switching transistor connected to the first signal line; a second switching transistor connected to the second driving transistor and connected to the second signal line; And a third switching transistor connected to a third signal line and connected to a third driving transistor.
本発明の別形態は、発光素子と、発光素子に対して並列に接続された第1の駆動用トランジスタ、第2の駆動用トランジスタ、及び第3の駆動用トランジスタとを有し、第1の駆動用トランジスタは第1の電源供給線に接続され、第2の駆動用トランジスタは第2の電源供給線に接続され、第3の駆動用トランジスタは第3の電源供給線に接続されることを特徴とする表示装置である。 Another embodiment of the present invention includes a light emitting element, and a first driving transistor, a second driving transistor, and a third driving transistor connected in parallel to the light emitting element. The driving transistor is connected to the first power supply line, the second driving transistor is connected to the second power supply line, and the third driving transistor is connected to the third power supply line. This is a characteristic display device.
本発明の別形態は、発光素子と、発光素子と接続され、且つ並列に接続された複数の駆動用トランジスタと、発光素子及び複数の駆動用トランジスタの間にそれぞれの駆動用トランジスタが別々に一つのスイッチング用トランジスタと対応するように設けられた複数のスイッチング用トランジスタと、を有し、第1の書き込み期間で、複数の駆動用トランジスタのいずれか一の駆動用トランジスタが選択され、発光素子が発光し、第1の書き込み期間後に第2の書き込み期間で、複数の駆動用トランジスタの駆動用トランジスタとは異なる駆動用トランジスタが選択され、発光素子が発光することを特徴とする表示装置の駆動方法である。 In another embodiment of the present invention, a light emitting element, a plurality of driving transistors connected to the light emitting element and connected in parallel, and each driving transistor is separately provided between the light emitting element and the plurality of driving transistors. A plurality of switching transistors provided so as to correspond to the one switching transistor, and in the first writing period, one of the plurality of driving transistors is selected, and the light emitting element is A driving method of a display device, wherein a driving transistor different from driving transistors of a plurality of driving transistors is selected in a second writing period after the first writing period and the light emitting element emits light It is.
本発明の別形態は、発光素子と、発光素子と接続され、且つ並列に接続された複数の駆動用トランジスタと、発光素子及び複数の駆動用トランジスタの間にそれぞれの駆動用トランジスタが別々に一つのスイッチング用トランジスタと対応するように設けられた複数のスイッチング用トランジスタと、を有し、第1の書き込み期間で、複数の駆動用トランジスタのいずれか一の駆動用トランジスタが選択され、発光素子が発光し、第1の書き込み期間後に第2の書き込み期間で、複数の駆動用トランジスタの駆動用トランジスタとは異なる駆動用トランジスタが選択され、発光素子が発光し、第1の書き込み期間後の第1の表示期間と、第2の書き込み期間後の第2の表示期間との比は1:2となることを特徴とする表示装置の駆動方法である。 In another embodiment of the present invention, a light emitting element, a plurality of driving transistors connected to the light emitting element and connected in parallel, and each driving transistor is separately provided between the light emitting element and the plurality of driving transistors. A plurality of switching transistors provided so as to correspond to the one switching transistor, and in the first writing period, one of the plurality of driving transistors is selected, and the light emitting element is In the second writing period after the first writing period, a driving transistor different from the driving transistors of the plurality of driving transistors is selected, the light emitting element emits light, and the first writing period after the first writing period is reached. The display device driving method is characterized in that the ratio of the display period to the second display period after the second writing period is 1: 2. .
上記信号線はソース信号線とすることができる。また上記駆動用トランジスタは発光素子を駆動するための駆動用トランジスタとして用いることができる。 The signal line can be a source signal line. The driving transistor can be used as a driving transistor for driving a light emitting element.
時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能な表示装置を提供することができる。また、ICに含まれるフレームメモリの縮小又は削除することができるため、電子機器の小型化を提供することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。 A display device that can reduce the number of signal writings to pixels by a time gray scale method and can reduce power consumption can be provided. Further, since the frame memory included in the IC can be reduced or deleted, the electronic device can be downsized. Furthermore, in the pixel configuration of the present invention, it is possible to reduce pseudo contours in addition to the above effects.
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。 Embodiments of the present invention will be described below with reference to the drawings. However, the present invention can be implemented in many different modes, and those skilled in the art can easily understand that the modes and details can be variously changed without departing from the spirit and scope of the present invention. Is done. Therefore, the present invention is not construed as being limited to the description of this embodiment mode. Note that in all the drawings for describing the embodiments, the same portions or portions having similar functions are denoted by the same reference numerals, and repetitive description thereof is omitted.
(実施の形態1)
本実施の形態における画素構成を図1に示し説明する。なお、本実施の形態で用いている画素構成は、1画素のみを図示しているが、表示装置の画素部には行方向と列方向にマトリクスに複数の画素が配置されている。本実施の形態では、スイッチング用素子にTFTを用いて説明するが、トランジスタ機能を有する素子であれば本発明に適用することができる。
(Embodiment 1)
A pixel structure in this embodiment is described with reference to FIG. Note that although the pixel configuration used in this embodiment mode illustrates only one pixel, a plurality of pixels are arranged in a matrix in the row direction and the column direction in the pixel portion of the display device. In this embodiment mode, a TFT is used as a switching element. However, any element having a transistor function can be applied to the present invention.
図1に示す画素は、スイッチング用TFT101、102、104、105、駆動用TFT103、106、発光素子107、ゲート信号線108、109、ゲート走査線110、111、ソース信号線112、電源供給線113を有している。駆動用TFT103、106は、発光素子107に並列に接続している。スイッチング用TFT101のゲート配線の一部、つまりゲート端子はゲート走査線110に接続され、ソース配線又はドレイン配線の一方の一部(これを第1端子と記す)はソース信号線112に接続され、ソース配線又はドレイン配線の他方の一部(これを第2端子と記す)は駆動用TFT103のゲート端子に接続されている。そして、駆動用TFT103の第1端子は電源供給線113に接続され、第2端子はスイッチング用TFT102の第1端子に接続されている。さらに、スイッチング用TFT102のゲート端子はゲート信号線108に接続され、第2端子は発光素子107の第1電極に接続されている。同様に、スイッチング用TFT104のゲート端子はゲート走査線111に接続され、第1端子はソース信号線112に接続され、第2端子は駆動用TFT106のゲート端子に接続される。そして、駆動用TFT106の第1端子は電源供給線113に接続され、第2端子はスイッチング用TFT105の第1端子に接続されている。さらに、スイッチング用TFT105のゲート端子はゲート信号線109に接続され、第2端子は発光素子107の第1電極に接続されている。なお、スイッチング用TFT102及び105の第2端子は互いに接続され、かつ、発光素子107の第1電極に接続されている。
1 includes switching
つまり、本実施の形態の画素は、1個の発光素子に対して、2つのスイッチング用TFTと駆動用TFTを有する回路が2つ接続されているような構成になっている。このように本発明は、1つの発光素子に対して、同じ構成を有する回路を一つの画素に複数個設けたことを特徴とする。一の回路で書き込んでいるときに、他の回路で次に書き込む情報を保持することができる。それにより、フレームメモリを縮小又は削除することができる。 In other words, the pixel of this embodiment has a structure in which two circuits each having two switching TFTs and a driving TFT are connected to one light emitting element. As described above, the present invention is characterized in that a plurality of circuits having the same configuration are provided in one pixel for one light-emitting element. When data is written in one circuit, information to be written next in another circuit can be held. Thereby, the frame memory can be reduced or deleted.
ここで、発光素子の第2電極には低電位側電位が設定されている。なお、低電位側電位とは、電源供給線113に設定される高電位側電位を基準にして低電位側電位<高電位側電位を満たす電位であり、低電位側電位としては例えばGND、0Vなどが設定されていても良い。この高電位側電位と低電位側電位との電位差を発光素子107に印加して、発光素子に電流を流して発光素子107を発光させるため、高電位側電位と低電位側電位との電位差が発光素子107の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
Here, a low potential side potential is set to the second electrode of the light emitting element. Note that the low potential side potential is a potential satisfying the low potential side potential <the high potential side potential with respect to the high potential side potential set in the
また、本実施の形態において、スイッチング用TFT101、104はnチャネル型TFTであり、スイッチング用TFT102、105、駆動用TFT103、106はpチャネル型TFTである。但し、本発明はTFTの極性には限定されず、スイッチング用TFT101、104がpチャネル型TFTであり、スイッチング用TFT102、105、駆動用TFT103、106がnチャネル型TFTであってもよい。この場合、ソース信号線や電源供給線の電位の高低を反転させればよい。
In this embodiment mode, the switching
続いて、本実施の形態の動作について図6を用いて説明する。 Next, the operation of this embodiment will be described with reference to FIG.
ゲート走査線110及び111が順に選択され、ソース信号線112からスイッチング用TFT101及び104を介して、Lレベル又はHレベルの信号が駆動用TFT103及び106のゲート端子に入力される。駆動用TFT103及び106のゲート端子に、Lレベルの信号が入力されると駆動用TFT103及び106はオンとなる。このとき、ゲート信号線108にHレベルが書き込まれ、ゲート信号線109にはLレベルが書き込まれて、それぞれスイッチング用TFT102、105のゲート端子に入力されると、スイッチング用TFT101又は104を介して、駆動用TFTのゲート端子にLレベルの信号が入力された場合、かつ、スイッチング用TFT102及び105のゲート端子にLレベルが入力されたとき、発光素子107は発光する。つまり、SF1期間では、スイッチング用TFT105のゲート端子にLレベルが入力されているので、スイッチング用TFT104を介してソース信号線112からLレベルの信号が入力されたとき、発光素子107は発光する。
The
次に、ゲート信号線108にLレベルが書き込まれ、ゲート信号線109にHレベルが書き込まれて、スイッチング用TFT102、105のゲート端子に入力されると、スイッチング用TFT101又は104を介して、駆動用TFTのゲート端子にLレベルの信号が入力された場合、かつ、スイッチング用TFT102及び105のゲート端子にLレベルが入力されたとき、発光素子107は発光する。つまり、SF2期間では、スイッチング用TFT102のゲート端子にLレベルが入力されているので、スイッチング用TFT101を介してソース信号線112からLレベルの信号が入力されたとき、発光素子107は発光する。
Next, when the L level is written to the
ここで、ゲート信号線108及び109のLレベル及びHレベルの信号は、電源供給線113の電位並びにスイッチング用TFT102及び105のしきい値を考慮し(Lレベルは低く、Hレベルは高く設定)、スイッチング用TFT102及び105を確実にオン又はオフできる値にする。また、ソース信号線112のLレベル及びHレベルの信号は、電源供給線113の電位並びに駆動用TFT103及び106のしきい値を考慮し、駆動用TFT103及び106を確実にオン又はオフできる値にする。また、ゲート走査線110及び111の電位は、前記ソース信号線112の電位並びにスイッチング用TFT101及び104の閾値を考慮し、スイッチング用TFT101及び104を確実にオン又はオフできる値にする。
Here, the L level and H level signals of the
本実施の形態では、図6に示すように1フレーム期間を2個のサブフレーム期間に 分割し、各サブフレームで発光時間の割合を変え、発光時間の総量(合計)が(目的とする)階調毎に差が付く(異なる)ことによって、階調を表現する。つまりここでは、発光期間の割合、つまり発光期間の長さはT s1:Ts2=1:2である。 In this embodiment, as shown in FIG. 6, one frame period is divided into two subframe periods, the ratio of the light emission time is changed in each subframe, and the total amount (total) of the light emission time is (target). A gradation is expressed by a difference (different) for each gradation. That is, here, the ratio of the light emission period, that is, the length of the light emission period is Ts1: Ts2 = 1: 2.
このような画素構成により、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。 With such a pixel configuration, the number of signal writings to the pixel by the time gray scale method can be reduced, and power consumption can be reduced. Further, the frame memory can be reduced or deleted. Furthermore, in the pixel configuration of the present invention, it is possible to reduce pseudo contours in addition to the above effects.
(実施の形態2)
本実施の形態における画素構成を図5に示し説明する。本実施の形態は、実施の形態1のソース信号線112を2本に分け、ゲート走査線110、111を1本に共通化したものである。
(Embodiment 2)
The pixel configuration in this embodiment is described with reference to FIG. In the present embodiment, the
図5に示す画素は、ソース信号線512、514、ゲート走査線510を有し、スイッチング用TFT501の第1端子をソース信号線512に接続し、スイッチング用TFT504の第1端子をソース信号線514に接続している。そして、スイッチング用TFT501、504のゲート端子は共に、ゲート走査線510に接続されている。他のスイッチング用TFT502および505、駆動用TFT503および506、発光素子507、ゲート信号線508、509、電源供給線513による接続関係は実施の形態1と同様であるため、ここでは説明を省略する。
The pixel illustrated in FIG. 5 includes
スイッチング用TFT501、504のゲート端子は、ゲート走査線510に接続されているため同時に選択されてしまうが、ソース信号線を512、514の2本に分けることで、所望のタイミングで制御することができる。
The gate terminals of the switching
このような画素構成により、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。 With such a pixel configuration, the number of signal writings to the pixel by the time gray scale method can be reduced, and power consumption can be reduced. Further, the frame memory can be reduced or deleted. Furthermore, in the pixel configuration of the present invention, it is possible to reduce pseudo contours in addition to the above effects.
(実施の形態3)
本実施の形態における画素構成を図2に示し説明する。
(Embodiment 3)
A pixel structure in this embodiment mode will be described with reference to FIG.
図2に示す画素は、スイッチング用TFT201、203、204、205、207、208、駆動用TFT202、206、発光素子209、ゲート信号線210、211、ゲート走査線212、213、ソース信号線214、電源供給線215を有している。スイッチング用TFT201のゲート端子がゲート走査線212に接続され、第1端子(ソース又はドレイン端子)がソース信号線214に接続され、第2端子は駆動用TFT202及びスイッチング用TFT203のゲート端子に接続されている。そして、駆動用TFT202の第1端子は電源供給線215に接続され、第2端子は発光素子209の第1電極に接続されている。スイッチング用TFT204のゲート端子はゲート信号線210に接続され、第1端子は電源供給線215に接続され、第2端子はスイッチング用TFT203の第1端子に接続されている。同様に、スイッチング用TFT205のゲート端子はゲート走査線213に接続され、第1端子はソース信号線214に接続され、第2端子は駆動用TFT206及びスイッチング用TFT207のゲート端子に接続されている。そして、駆動用TFT206の第1端子は電源供給線215に接続され、第2端子は発光素子209の第1電極に接続されている。スイッチング用TFT208のゲート端子はゲート信号線211に接続され、第1端子は電源供給線215に接続され、第2端子はスイッチング用TFT207の第1端子に接続されている。さらに、スイッチング用TFT203の第2端子はスイッチング用TFT205の第2端子に接続され、スイッチング用TFT207の第2端子はスイッチング用TFT201の第2端子に接続されている。なお、駆動用TFT202及び206の第2端子は互いに接続され、かつ、発光素子209の第1電極に接続されている。
2 includes switching
発光素子の第2電極には低電位側電位が設定されている。なお、低電位側電位とは、電源供給線215に設定される高電位側電位を基準にして低電位側電位<高電位側電位を満たす電位であり、低電位側電位としては例えばGND、0Vなどが設定されていても良い。この高電位側電位と低電位側電位との電位差を発光素子209に印加して、発光素子に電流を流して発光素子209を発光させるため、高電位側電位と低電位側電位との電位差が発光素子209の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
A low potential side potential is set for the second electrode of the light emitting element. Note that the low potential side potential is a potential satisfying the low potential side potential <the high potential side potential with respect to the high potential side potential set in the
また、本実施の形態において、スイッチング用TFT201、203、204、205、207、208はnチャネル型TFTであり、駆動用TFT202、206はpチャネル型TFTである。
In this embodiment mode, the switching
続いて、本実施の形態の動作について説明する。 Subsequently, the operation of the present embodiment will be described.
ゲート信号線210及び211にLレベルが書き込まれている場合、スイッチング用TFT204及び208はオフとなる。ゲート走査線212及び213が順に選択され、ソース信号線214から、スイッチング用TFT201及び205を介して、Lレベル又はHレベルの信号が駆動用TFT202及び206、スイッチング用TFT203及び207のゲート端子に入力される。ソース信号線214からスイッチング用TFT201を介してLレベルの信号が入力され、スイッチング用TFT205を介してHレベルの信号が入力された場合、Lレベルの信号が入力された駆動用TFT202がオンとなり、発光素子209は発光する。そして、ゲート信号線211にHレベルが書き込まれると、スイッチング用TFT208及び207がオンし、Aの電位がHレベルに変わる。すると、オンしていた駆動用TFT202がオフするので、発光素子209の発光は終わる。また、ゲート信号線210及び211にLレベルが書き込まれていて、ソース信号線214からスイッチング用TFT201を介してHレベルの信号が入力され、スイッチング用TFT205を介してLレベルの信号が入力された場合、Lレベルの信号が入力された駆動用TFT206がオンとなり、発光素子209は発光する。そして、ゲート信号線210にHレベルが書き込まれると、スイッチング用TFT204及び203がオンし、Bの電位がLレベルからHレベルに変わる。すると、オンしていた駆動用TFT206がオフするので、発光素子209の発光は終わる。また、ゲート信号線210及び211にLレベルが書き込まれていて、ソース信号線214からスイッチング用TFT201及び205を介してLレベルの信号が入力された場合、Lレベルの信号が入力された駆動用TFT202及び206がオンとなり、発光素子209は発光する。また、ソース信号線214からスイッチング用TFT201及び205を介して、Hレベルの信号が入力された場合、発光素子209は発光しない。
When the L level is written in the
ここで、ゲート信号線210及び211のLレベル及びHレベルの信号は、電源供給線215の電位並びにスイッチング用TFT204及び208のしきい値を考慮し、スイッチング用TFT204及び208を確実にオン又はオフできる値にする。また、ソース信号線214のLレベル及びHレベルの信号は、電源供給線215の電位並びに駆動用TFT202及び206、スイッチング用TFT203及び207のしきい値を考慮し、駆動用TFT202及び206、スイッチング用TFT203及び207を確実にオン又はオフできる値にする。また、ゲート走査線212及び213の電位は、前記ソース信号線214の電位並びにスイッチング用TFT201及び205のしきい値を考慮し、スイッチング用TFT201及び205を確実にオン又はオフできる値にする。
Here, the L level and H level signals of the
本実施の形態では、実施の形態1に比べTFTの数が増え、回路が複雑になっている。しかし、発光期間に重み付けがされてなく、疑似輪郭を低減することが可能である。 In this embodiment, the number of TFTs is increased and the circuit is complicated as compared with the first embodiment. However, the light emission period is not weighted, and the pseudo contour can be reduced.
このような画素構成により、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。 With such a pixel configuration, the number of signal writings to the pixel by the time gray scale method can be reduced, and power consumption can be reduced. Further, the frame memory can be reduced or deleted. Furthermore, in the pixel configuration of the present invention, it is possible to reduce pseudo contours in addition to the above effects.
(実施の形態4)
本実施の形態における画素構成を図3に示し説明する。
(Embodiment 4)
A pixel structure in this embodiment mode will be described with reference to FIG.
図3に示す画素は、スイッチング用TFT301、303、305、駆動用TFT302、304、306、発光素子307、ゲート走査線308、電源供給線309、310、311、ソース信号線312、313、314を有している。駆動用TFT302、304、306は、発光素子307に並列に接続している。スイッチング用TFT301のゲート端子はゲート走査線308に接続され、第1端子はソース信号線312に接続され、第2端子は駆動用TFT302のゲート端子に接続されている。そして、駆動用TFT302の第1端子は電源供給線309に接続され、第2端子は発光素子307の第1電極に接続されている。同様に、スイッチング用TFT303のゲート端子はゲート走査線308に接続され、第1端子はソース信号線313に接続され、第2端子は駆動用TFT304のゲート端子に接続されている。そして、駆動用TFT304の第1端子は電源供給線310に接続され、第2端子は発光素子307の第1電極に接続されている。また、同様に、スイッチング用TFT305のゲート端子はゲート走査線308に接続され、第1端子はソース信号線314に接続され、第2端子は駆動用TFT306のゲート端子に接続されている。そして、駆動用TFT306の第1端子は電源供給線311に接続され、第2端子は発光素子の第1電極に接続されている。なお、駆動用TFT302及び304及び306の第2端子は互いに接続され、かつ、発光素子307の第1電極に接続されている。
3 includes switching
発光素子の第2電極には低電位側電位が設定されている。なお、低電位側電位とは、電源供給線309、310、311に設定される高電位側電位を基準にして低電位側電位<高電位側電位を満たす電位であり、低電位側電位としては例えばGND、0Vなどが設定されていても良い。この高電位側電位と低電位側電位との電位差を発光素子307に印加して、発光素子に電流を流して発光素子307を発光させるため、高電位側電位と低電位側電位との電位差が発光素子307の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
A low potential side potential is set for the second electrode of the light emitting element. Note that the low potential side potential is a potential that satisfies the low potential side potential <the high potential side potential with respect to the high potential side potential set in the
また、本実施の形態において、スイッチング用TFT301、303、305はnチャネル型TFTであり、駆動用TFT302、304、306はpチャネル型TFTである。
In this embodiment mode, the switching
続いて、本実施の形態の動作について説明する。 Subsequently, the operation of the present embodiment will be described.
ゲート走査線308により、スイッチング用TFT301、303、305が同時に選択され、ソース信号線312、313、314からスイッチング用TFT301、303、305を介して、Lレベル又はHレベルの信号が駆動用TFT302、304、306のゲート端子にそれぞれ入力される。このとき、スイッチング用TFT301、303、305が同時に選択されても、ソース信号線が3本に分かれているため、所望のタイミングで発光素子307の発光を制御することができる。駆動用TFT302、304、306のゲート端子にHレベルの信号が入力された場合、発光素子307は発光しない。駆動用TFT302又は304又は306のどれか1つのゲート端子にLレベルの信号が入力された場合、発光素子307は発光する。ゲート走査線308は3つのスイッチング用TFTのゲート端子に対して共通であり、ソース信号線は312、313、314の3本に分かれている。
The switching
電源供給線309、310、311の電位は異なる。そのため、駆動用TFT302、304、306の2つ以上のゲート端子にLレベルの信号が入力されないようにする。したがって、本実施の形態では、時間階調による階調表現において信号をメモリ(保持)する作業をせずに3ビットで4階調を表現することができる。
The potentials of the
ここで、ソース信号線312、313、314のLレベル及びHレベルの信号は、電源供給線309、310、311の電位及び駆動用TFT302、304、306のしきい値を考慮し、駆動用TFT302、304、306を確実にオン又はオフできる値にする。また、ゲート走査線308の電位は、前記ソース信号線312の電位及びスイッチング用TFT301、303、305のしきい値を考慮し、スイッチング用TFT301、303、305を確実にオン又はオフできる値にする。
Here, the L-level and H-level signals of the
このような画素構成により、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。 With such a pixel configuration, the number of signal writings to the pixel by the time gray scale method can be reduced, and power consumption can be reduced. Further, the frame memory can be reduced or deleted. Furthermore, in the pixel configuration of the present invention, it is possible to reduce pseudo contours in addition to the above effects.
(実施の形態5)
本実施の形態における画素構成を図4に示し説明する。
(Embodiment 5)
A pixel configuration in this embodiment mode will be described with reference to FIG.
図4に示す画素は、スイッチング用TFT401、403、405、駆動用TFT402、404、406、発光素子407、ゲート走査線408、409、410、ソース信号線411、電源供給線412、413、414を有している。スイッチング用TFT401のゲート端子はゲート走査線408に接続され、第1端子はソース信号線411に接続され、第2端子は駆動用TFT402のゲート端子に接続されている。そして、駆動用TFT402の第1端子は電源供給線412に接続され、第2端子は発光素子407の第1電極に接続されている。同様に、スイッチング用TFT403のゲート端子はゲート走査線409に接続され、第1端子はソース信号線411に接続され、第2端子は駆動用TFT404のゲート端子に接続されている。駆動用TFT404の第1端子は電源供給線413に接続され、第2端子は発光素子407の第1電極に接続されている。また、同様に、スイッチング用TFT405のゲート端子はゲート走査線410に接続され、第1端子はソース信号線411に接続され、第2端子は駆動用TFT406のゲート端子に接続されている。駆動用TFT406の第1端子は電源供給線414に接続され、第2端子は発光素子407の第1電極に接続されている。なお、駆動用TFT402、404、406の第2端子は互いに接続され、かつ、発光素子407の第1電極に接続されている。
4 includes switching
発光素子の第2電極には低電位側電位が設定されている。なお、低電位側電位とは、電源供給線412、413、414に設定される高電位側電位を基準にして低電位側電位<高電位側電位を満たす電位であり、低電位側電位としては例えばGND、0Vなどが設定されていても良い。この高電位側電位と低電位側電位との電位差を発光素子407に印加して、発光素子に電流を流して発光素子407を発光させるため、高電位側電位と低電位側電位との電位差が発光素子407の順方向しきい値電圧以上となるようにそれぞれの電位を設定する。
A low potential side potential is set for the second electrode of the light emitting element. Note that the low potential side potential is a potential that satisfies the low potential side potential <the high potential side potential with respect to the high potential side potential set in the
また、本実施の形態において、スイッチング用TFT401、403、405はnチャネル型TFTであり、駆動用TFT402、404、406はpチャネル型TFTである。
In this embodiment mode, the switching
続いて、本実施の形態の動作について説明する。 Subsequently, the operation of the present embodiment will be described.
ゲート走査線408、409、410が順に選択され、ソース信号線411からLレベル又はHレベルの信号が、スイッチング用TFT401、403、405を介して、駆動用TFT402、404、406のゲート端子に入力される。駆動用TFT402、404、406のゲート端子にHレベルの信号が入力された場合、発光素子407は発光しない。駆動用TFT402又は404又は406のどれか1つのゲート端子にLレベルの信号が入力された場合、発光素子407は発光する。
The
電源供給線412、413、414の電位は異なる。そのため、駆動用TFT402及び404及び406の2つ以上のゲート端子にLレベルの信号が入力されないようにする。したがって、本実施の形態では、時間階調による階調表現で信号をメモリする作業をせずに3ビットで4階調を表現することができる。
The potentials of the
ここで、ソース信号線411のLレベル及びHレベルの信号は、電源供給線412、413、414の電位及び駆動用TFT402、404、406のしきい値を考慮し、駆動用TFT402、404、406を確実にオン又はオフできる値にする。また、ゲート走査線408、409、410の電位は、前記ソース信号線411の電位及びスイッチング用TFT401、403、405のしきい値を考慮し、スイッチング用TFT401、403、405を確実にオン又はオフできる値にする。
Here, the L level and H level signals of the
このような画素構成により、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。 With such a pixel configuration, the number of signal writings to the pixel by the time gray scale method can be reduced, and power consumption can be reduced. Further, the frame memory can be reduced or deleted. Furthermore, in the pixel configuration of the present invention, it is possible to reduce pseudo contours in addition to the above effects.
(実施の形態6)
本実施の形態では、発光素子を有する画素の断面構造について説明する。上述したような発光素子への電流の供給を制御する駆動用TFTがpチャネル型TFTの場合における、画素の断面構造について、図10を用いて説明する。なお本発明では、発光素子が有する陽極と陰極の2つの電極のうち、トランジスタによって電位を制御することができる一方の電極を第1の電極、他方の電極を第2の電極とする。そして図10では、第1の電極が陽極、第2の電極が陰極の場合について説明するが、第1の電極が陰極、第2の電極が陽極であってもよい。
(Embodiment 6)
In this embodiment, a cross-sectional structure of a pixel having a light-emitting element will be described. A cross-sectional structure of a pixel in the case where the driving TFT for controlling supply of current to the light-emitting element as described above is a p-channel TFT will be described with reference to FIGS. Note that in the present invention, of the two electrodes of the anode and the cathode included in the light-emitting element, one electrode whose potential can be controlled by a transistor is a first electrode and the other electrode is a second electrode. 10 illustrates the case where the first electrode is an anode and the second electrode is a cathode, the first electrode may be a cathode and the second electrode may be an anode.
図10(A)に、第1の駆動用TFT6001及び第2の駆動用TFT6101がp型で、発光素子6003から発せられる光を第1の電極6004側から取り出す場合の、画素の断面図を示す。図10(A)では、発光素子6003の第1の電極6004と、第1の駆動用TFT6001及び第2の駆動用TFT6101が電気的に接続されている。但し、図10(A)では、第2の駆動用TFT6101と第1の電極6004との接続領域は図示しない。
FIG. 10A is a cross-sectional view of a pixel in the case where the
第1の駆動用TFT6001及び第2の駆動用TFT6101は層間絶縁膜6007で覆われており、層間絶縁膜6007上には開口部を有する隔壁6008が形成されている。隔壁6008の開口部において第1の電極6004が一部露出しており、該開口部において第1の電極6004、電界発光層6005、第2の電極6006が順に積層されている。
The
電界発光層6005は、基本的に、陽極、発光層、陰極の順に積み重ねた構造で示されるが、この他に、陽極、正孔注入層、発光層、電子注入層、陰極の順に積み重ねた構造や、陽極、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層、陰極の順に積み重ねた構造などがある。
The
なお、電界発光層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等が、明確に区別された積層構造を有するものに限定されない。つまり、電界発光層は、正孔注入層、正孔輸送層、発光層、電子輸送層、電子注入層等を構成する材料が、混合した層を有する構造であってもよい。 Note that the electroluminescent layer is not limited to a layer in which a hole injection layer, a hole transport layer, a light emitting layer, an electron transport layer, an electron injection layer, and the like are clearly distinguished. In other words, the electroluminescent layer may have a structure in which materials constituting the hole injection layer, the hole transport layer, the light emitting layer, the electron transport layer, the electron injection layer, and the like are mixed.
また電界発光層は、一重項励起子から基底状態に遷移する際の発光(蛍光)を利用するものと、三重項励起子から基底状態に遷移する際の発光(燐光)を利用するものの両方を示すものとしている。 The electroluminescent layer uses both light emission (fluorescence) when transitioning from singlet excitons to the ground state and light emission (phosphorescence) when transitioning from triplet excitons to the ground state. It is meant to be shown.
また電界発光層は、無機物が混合された層を有していてもよい。 The electroluminescent layer may have a layer in which an inorganic substance is mixed.
層間絶縁膜6007は、有機樹脂膜、無機絶縁膜またはシロキサン系材料を出発材料として形成されたSi−O−Si結合を含む絶縁膜(以下、シロキサン系絶縁膜と記載する)を用いて形成することができる。なお、シロキサンとは、シリコン(Si)と酸素(O)との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基(例えばアルキル基、芳香族炭化水素)が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。層間絶縁膜6007に、低誘電率材料(low−k材料)と呼ばれる材料を用いていてもよい。
The
隔壁6008は、有機樹脂膜、無機絶縁膜またはシロキサン系絶縁膜を用いて形成することができる。有機樹脂膜ならば、例えばアクリル、ポリイミド、ポリアミドなど、無機絶縁膜ならば酸化珪素、窒化酸化珪素などを用いることができる。特に感光性の有機樹脂膜を隔壁6008に用い、第1の電極6004上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することで、第1の電極6004と第2の電極6006とが接続してしまうのを防ぐことができる。
The
第1の電極6004は、光を透過する材料または光を透過する膜厚で形成し、なおかつ陽極として用いるのに適する材料で形成する。具体的な材料は、アルミニウム(Al)の他、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSOとも表記する)、酸化亜鉛を含む酸化インジウム等の透光性材料の他、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、若しくはパラジウム(Pd)等の金属材料を用いることができ、いずれか一つからなる単層構造、又はこれらの積層構造を用いることができる。なお透光性材料以外の材料を用いる場合、光が透過する程度の膜厚(好ましくは、5nm〜30nm程度)として、第1の電極6004を形成する。
The
また第2の電極6006は、光を反射もしくは遮蔽する材料で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。具体的には、インジウム錫酸化物(ITO)、酸化珪素を含むインジウム錫酸化物(ITSO)、酸化亜鉛を含む酸化インジウム等の透光性材料の他、金(Au)、白金(Pt)、ニッケル(Ni)、タングステン(W)、クロム(Cr)、モリブデン(Mo)、鉄(Fe)、コバルト(Co)、銅(Cu)、若しくはパラジウム(Pd)、アルミニウム(Al)、マグネシウム(Mg)、銀(Ag)等の金属材料を用いることができ、いずれか一つからなる単層構造、又はこれらの積層構造を用いることができる。
The
図10(A)に示した画素の場合、発光素子6003から発せられる光を、白抜きの矢印で示すように第1の電極6004側から取り出すことができる。
In the case of the pixel shown in FIG. 10A, light emitted from the light-emitting
次に図10(B)に、第1の駆動用TFT6011及び第2の駆動用TFT6111がp型で、発光素子6013から発せられる光を第2の電極6016側から取り出す場合の、画素の断面図を示す。図10(B)では、発光素子6013の第1の電極6014と、第1の駆動用TFT6011及び第2の駆動用TFT6111が電気的に接続されている。また、第1の駆動用TFT6011および第2の駆動用TFT6111は層間絶縁膜6017で覆われており、6017上には開口部を有する隔壁6018が形成されている。また第1の電極6014上に電界発光層6015、第2の電極6016が順に積層されている。
Next, FIG. 10B is a cross-sectional view of a pixel in the case where the
第1の電極6014は、光を反射もしくは遮蔽する材料で形成し、なおかつ陽極として用いるのに適する材料で形成する。図10(A)で示した第2の電極材料と同様な材料から形成することができる。 The first electrode 6014 is formed using a material that reflects or shields light and is formed using a material that is suitable for use as an anode. It can be formed of a material similar to the second electrode material shown in FIG.
また第2の電極6016は、光を透過する材料またはを透過する膜厚で形成し、なおかつ仕事関数の小さい金属、合金、電気伝導性化合物、およびこれらの混合物などで形成することができる。図10(A)で示した第1の電極材料と同様な材料から形成することができる。
The
電界発光層6015は、図10(A)の電界発光層6005と同様に形成することができる。
The
図10(B)に示した画素の場合、発光素子6013から発せられる光を、白抜きの矢印で示すように第2の電極6016側から取り出すことができる。
In the case of the pixel shown in FIG. 10B, light emitted from the light-emitting
次に図10(C)に、第1の駆動用TFT6021及び第2の駆動用TFT6121がp型で、発光素子6023から発せられる光を、第1の電極6024側及び第2の電極6026側から取り出す場合の、画素の断面図を示す。図10(C)では、発光素子6023の第1の電極6024と、第1の駆動用TFT6021及び第2の駆動用TFT6121が電気的に接続されている。また第1の駆動用TFT6021および第2の駆動用TFT6121は層間絶縁膜6027で覆われており、6027上には開口部を有する隔壁6028が形成されている。また第1の電極6024上に電界発光層6025、第2の電極6026が順に積層されている。
Next, in FIG. 10C, the
第1の電極6024は、図10(A)の第1の電極6004と同様に形成することができる。また第2の電極6026は、図10(B)の第2の電極6016と同様に形成することができる。電界発光層6025は、図10(A)の電界発光層6005と同様に形成することができる。
The
図10(C)に示した画素の場合、発光素子6023から発せられる光を、白抜きの矢印で示すように第1の電極6024側及び第2の電極6026側から取り出すことができる。
In the case of the pixel shown in FIG. 10C, light emitted from the light-emitting
このような画素構成において、基板とそれに対向する基板(以下、対向基板と記す)とに、それぞれ偏光板、又は円偏光板を設けてもよい。このような構成により、コントラストを高めることができる。特に図10(C)に示す第1の電極6024側及び第2の電極6026側から光を取り出す場合、偏光板、又は円偏光板を設けて、コントラストを高めることは有効である。
In such a pixel structure, a polarizing plate or a circularly polarizing plate may be provided on each of a substrate and a substrate facing the substrate (hereinafter referred to as a counter substrate). With such a configuration, the contrast can be increased. In particular, when light is extracted from the
このような画素構造を有し、上記実施の形態のような駆動方法を行うことにより、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の画素構成では、前記効果に加え疑似輪郭を低減することが可能である。 By having such a pixel structure and performing the driving method as in the above embodiment mode, the number of times of signal writing to the pixel by the time gray scale method can be reduced, and power consumption can be reduced. . Further, the frame memory can be reduced or deleted. Furthermore, in the pixel configuration of the present invention, it is possible to reduce pseudo contours in addition to the above effects.
本実施の形態は、上記の実施の形態と自由に組み合わせることができる。 This embodiment mode can be freely combined with the above embodiment modes.
(実施の形態7)
本実施の形態では、表示装置の構成について図7を用いて説明する。
(Embodiment 7)
In this embodiment, a structure of a display device is described with reference to FIG.
表示装置は、絶縁表面を有する基板(画素基板と記す)706上に、画素部701が形成され、画素部701を囲むようにソース信号線駆動回路702、第1のゲート信号線駆動回路703、第2のゲート信号線駆動回路704を有する。画素部701は、上記した画素を複数有する。
In the display device, a
ソース信号線駆動回路702から配線(ケーブルとも記す)708を介して外付け基板707が設けられている。外付け基板707は、コントロール回路709及び信号分割回路710を有する。コントロール回路709には、IC705が設けられている。このIC705内に設けられていたフレームメモリを本発明により縮小又は削除することができる。
An external substrate 707 is provided from the source signal line driver circuit 702 through a wiring (also referred to as a cable) 708. The external board 707 includes a control circuit 709 and a
(実施の形態8)
本発明の発光装置を備えた電子機器として、テレビジョン装置(単にテレビ、又はテレビジョン受信機ともよぶ)、デジタルカメラ、デジタルビデオカメラ、携帯電話装置(単に携帯電話機、携帯電話ともよぶ)、PDA等の携帯情報端末、携帯型ゲーム機、コンピュータ用のモニター、コンピュータ、カーオーディオ等の音響再生装置、家庭用ゲーム機等の記録媒体を備えた画像再生装置等が挙げられる。その具体例について、図9を参照して説明する。
(Embodiment 8)
As electronic devices including the light emitting device of the present invention, a television device (also simply referred to as a television or a television receiver), a digital camera, a digital video camera, a mobile phone device (also simply referred to as a mobile phone or a mobile phone), a PDA Such as portable information terminals, portable game machines, computer monitors, computers, sound reproduction apparatuses such as car audio, and image reproduction apparatuses equipped with recording media such as home game machines. A specific example will be described with reference to FIG.
図9(A)に示す携帯情報端末機器は、本体9201、表示部9202等を含んでいる。表示部9202は、本発明の発光装置を適用することができる。その結果、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化された携帯情報端末機器を提供することができる。
A portable information terminal device illustrated in FIG. 9A includes a
図9(B)に示すデジタルビデオカメラは、表示部9701、表示部9702等を含んでいる。表示部9701及び表示部9702は本発明の発光装置を適用することができる。その結果、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化されたデジタルビデオカメラを提供することができる。
A digital video camera shown in FIG. 9B includes a
図9(C)に示す携帯電話機は、本体9101、表示部9102等を含んでいる。表示部9102は、本発明の発光装置を適用することができる。その結果、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化された携帯電話機を提供することができる。
A cellular phone shown in FIG. 9C includes a
図9(D)に示す携帯型のテレビジョン装置は、本体9301、表示部9302等を含んでいる。表示部9302は、本発明の発光装置を適用することができる。その結果、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化された携帯型のテレビジョン装置を提供することができる。
またテレビジョン装置としては、携帯電話機などの携帯端末に搭載する小型のものから、持ち運びをすることができる中型のもの、また、大型のもの(例えば40インチ以上)まで、幅広いものに、本発明の発光装置を適用することができる。
A portable television device illustrated in FIG. 9D includes a
In addition, the present invention can be applied to a wide variety of television devices, from a small one mounted on a portable terminal such as a cellular phone to a medium-sized one that can be carried and a large one (for example, 40 inches or more). The light emitting device can be applied.
図9(E)に示す携帯型のコンピュータは、本体9401、表示部9402等を含んでいる。表示部9402は、本発明の発光装置を適用することができる。その結果、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化された携帯型のコンピュータを提供することができる。
A portable computer shown in FIG. 9E includes a
図9(F)に示すテレビジョン装置は、本体9501、表示部9502等を含んでいる。表示部9502は、本発明の発光装置を適用することができる。その結果、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化されたテレビジョン装置を提供することができる。
A television device illustrated in FIG. 9F includes a
このように本発明の発光装置により、信号書き込みの回数を減らすことができ、消費電力の低減を図ることが可能で、さらにフレームメモリの縮小又は削除することができるため、狭額縁化された電子機器を提供することができる。 As described above, the light-emitting device of the present invention can reduce the number of signal writing, reduce power consumption, and further reduce or delete the frame memory. Equipment can be provided.
時間階調方式の駆動方法を行うための信号を、ディスプレイ801のソース信号線駆動回路805及びゲート信号線駆動回路806に入力する回路について図8を用いて説明する。
A circuit for inputting a signal for performing the time gray scale driving method to the source signal line driver circuit 805 and the gate signal
本明細書中では、表示装置に入力される映像信号を、デジタルビデオ信号と呼ぶことにする。なお、ここでは4ビットのデジタルビデオ信号を入力して、画像を表示する表示装置を例に説明する。ただし、本発明は4ビットに限定されるものではない。 In this specification, a video signal input to the display device is referred to as a digital video signal. Note that, here, a display device that inputs a 4-bit digital video signal and displays an image will be described as an example. However, the present invention is not limited to 4 bits.
信号制御回路819にデジタルビデオ信号が読み込まれ、ディスプレイ801にデジタル映像信号(VD)が出力される。
A digital video signal is read into the signal control circuit 819 and a digital video signal (VD) is output to the
また、本明細書中では、信号制御回路819においてデジタルビデオ信号をディスプレイ801に入力する信号に変換したものを、デジタル映像信号と呼ぶ。
In this specification, the signal control circuit 819 that converts a digital video signal into a signal input to the
ディスプレイの、ソース信号線駆動回路805及びゲート信号線駆動回路806を駆動するための信号および駆動電圧は、ディスプレイコントローラ820によって入力されている。
Signals and driving voltages for driving the source signal line driving circuit 805 and the gate signal
信号制御回路819及びディスプレイコントローラ820の構成について説明する。
The configurations of the signal control circuit 819 and the
なお、ディスプレイ801のソース信号線駆動回路805は、シフトレジスタ810、LAT(A)811、LAT(B)812によって構成される。他に、図示していないが、レベルシフタやバッファ等を設けてもよい。また、本発明はこのような構成に限定するものではない。
Note that the source signal line driver circuit 805 of the
信号制御回路819は、CPU815、メモリA816、メモリB817及びメモリコントローラ818によって構成されている。
The signal control circuit 819 includes a
信号制御回路819に入力されたデジタルビデオ信号は、メモリコントローラ818によって制御されるスイッチを介してメモリA816に入力される。ここで、メモリA816は、ディスプレイ801の画素部804の全画素分の4ビットのデジタルビデオ信号を、記憶可能な容量を有する。メモリA816に1フレーム期間分の信号が記憶されると、メモリコントローラ818によって、各ビットの信号が順に読み出され、デジタル映像信号VDとして、ソース信号線駆動回路805に入力される。
The digital video signal input to the signal control circuit 819 is input to the memory A 816 via a switch controlled by the memory controller 818. Here, the memory A 816 has a capacity capable of storing 4-bit digital video signals for all the pixels of the pixel portion 804 of the
メモリA816に記憶された信号の読み出しが始まると、今度は、メモリB817にメモリコントローラ818を介して次のフレーム期間に対応するデジタルビデオ信号が入力され、記憶され始める。メモリB817もメモリA816と同様に、表示装置の全画素分の4ビットのデジタルビデオ信号を記憶可能な容量を有するとする。 When reading of the signal stored in the memory A 816 starts, a digital video signal corresponding to the next frame period is input to the memory B 817 via the memory controller 818 and stored. Similarly to the memory A816, the memory B817 is assumed to have a capacity capable of storing a 4-bit digital video signal for all the pixels of the display device.
このように、信号制御回路819は、それぞれ1フレーム期間分ずつの4ビットのデジタルビデオ信号を記憶することができるメモリA816及びメモリB817を有し、このメモリA816とメモリB817とを交互に用いて、デジタルビデオ信号をサンプリングする。 As described above, the signal control circuit 819 includes the memory A 816 and the memory B 817 that can store 4-bit digital video signals each for one frame period. The memory A 816 and the memory B 817 are alternately used. Sampling a digital video signal.
ここでは、2つのメモリA816及びメモリB817を、交互に用いて信号を記憶する信号制御回路819について示したが、複数フレーム分の情報を記憶することができるメモリを複数有し、これらのメモリを交互に用いることができる。 Here, the signal control circuit 819 for storing signals by alternately using the two memories A816 and B817 is shown. However, a plurality of memories capable of storing information for a plurality of frames are provided. Can be used alternately.
このような表示装置により、時間階調方式による画素への信号書き込みの回数を減らすことができ、消費電力の低減を図ることができる。また、フレームメモリの縮小又は削除することができる。さらに、本発明の表示装置では、前記効果に加え疑似輪郭を低減することが可能である。 With such a display device, the number of signal writings to pixels by a time gray scale method can be reduced, and power consumption can be reduced. Further, the frame memory can be reduced or deleted. Furthermore, in the display device of the present invention, it is possible to reduce pseudo contours in addition to the above effects.
Claims (13)
並列に接続された複数の駆動用トランジスタと、
前記発光素子と、前記複数の駆動用トランジスタとの間にそれぞれ設けられたスイッチング用トランジスタと、を有する
ことを特徴とする表示装置。 A light emitting element;
A plurality of driving transistors connected in parallel;
A display device comprising: the light-emitting element; and a switching transistor provided between each of the plurality of driving transistors.
並列に接続された複数の駆動用トランジスタと、
前記発光素子と、前記複数の駆動用トランジスタとの間にそれぞれ設けられた第1のスイッチング用トランジスタと、
前記駆動用トランジスタに接続され、且つ複数の信号線のそれぞれに接続された第2のスイッチング用トランジスタと、を有する
ことを特徴とする表示装置。 A light emitting element;
A plurality of driving transistors connected in parallel;
A first switching transistor provided between the light emitting element and the plurality of driving transistors;
And a second switching transistor connected to the driving transistor and connected to each of the plurality of signal lines.
並列に接続された第1の駆動用トランジスタ及び第2の駆動用トランジスタと、
前記発光素子と前記第1の駆動用トランジスタとの間に設けられた第1のスイッチング用トランジスタと、
前記発光素子と前記第2の駆動用トランジスタとの間に設けられた第2のスイッチング用トランジスタと、を有する
ことを特徴とする表示装置。 A light emitting element;
A first driving transistor and a second driving transistor connected in parallel;
A first switching transistor provided between the light emitting element and the first driving transistor;
A display device comprising: a second switching transistor provided between the light emitting element and the second driving transistor.
並列に接続された第1の駆動用トランジスタ、及び第2の駆動用トランジスタと、
前記発光素子と前記第1の駆動用トランジスタとの間に設けられた第1のスイッチング用トランジスタと、
前記発光素子と前記第2の駆動用トランジスタとの間に設けられた第2のスイッチング用トランジスタと、
前記第1の駆動用トランジスタに接続され、且つ信号線に接続された第3のスイッチング用トランジスタと、
前記第2の駆動用トランジスタに接続され、且つ前記信号線に接続された第4のスイッチング用トランジスタと、を有する
ことを特徴とする表示装置。 A light emitting element;
A first driving transistor and a second driving transistor connected in parallel;
A first switching transistor provided between the light emitting element and the first driving transistor;
A second switching transistor provided between the light emitting element and the second driving transistor;
A third switching transistor connected to the first driving transistor and connected to a signal line;
A display device comprising: a fourth switching transistor connected to the second driving transistor and connected to the signal line.
並列に接続された第1の駆動用トランジスタ、及び第2の駆動用トランジスタと、
前記発光素子と前記第1の駆動用トランジスタとの間に設けられた第1のスイッチング用トランジスタと、
前記発光素子と前記第2の駆動用トランジスタとの間に設けられた第2のスイッチング用トランジスタと、
前記第1の駆動用トランジスタに接続され、且つ第1の信号線に接続された第3のスイッチング用トランジスタと、
前記第2の駆動用トランジスタに接続され、且つ第2の信号線に接続された第4のスイッチング用トランジスタと、を有する
ことを特徴とする表示装置。 A light emitting element;
A first driving transistor and a second driving transistor connected in parallel;
A first switching transistor provided between the light emitting element and the first driving transistor;
A second switching transistor provided between the light emitting element and the second driving transistor;
A third switching transistor connected to the first driving transistor and connected to the first signal line;
And a fourth switching transistor connected to the second signal line and connected to the second driving transistor.
並列に接続された第1の駆動用トランジスタ、第2の駆動用トランジスタ、及び第3の駆動用トランジスタと、
前記第1の駆動用トランジスタに接続され、且つ第1の信号線に接続された第3のスイッチング用トランジスタと、
前記第2の駆動用トランジスタに接続され、且つ第2の信号線に接続された第4のスイッチング用トランジスタと、
前記第2の駆動用トランジスタに接続され、且つ第3の信号線に接続された第6のスイッチング用トランジスタと、を有する
ことを特徴とする表示装置。 A light emitting element;
A first driving transistor, a second driving transistor, and a third driving transistor connected in parallel;
A third switching transistor connected to the first driving transistor and connected to the first signal line;
A fourth switching transistor connected to the second driving transistor and connected to a second signal line;
A display device comprising: a sixth switching transistor connected to the second driving transistor and connected to a third signal line.
並列に接続された第1の駆動用トランジスタ、第2の駆動用トランジスタ、及び第3の駆動用トランジスタとを有し、
前記第1の駆動用トランジスタは第1の電源供給線と接続され、
前記第2の駆動用トランジスタは第2の電源供給線と接続され、
前記第3の駆動用トランジスタは第3の電源供給線と接続される
ことを特徴とする表示装置。 A light emitting element;
A first driving transistor, a second driving transistor, and a third driving transistor connected in parallel;
The first driving transistor is connected to a first power supply line;
The second driving transistor is connected to a second power supply line;
The display device, wherein the third driving transistor is connected to a third power supply line.
前記発光素子と接続され、且つ並列に接続された複数の駆動用トランジスタと、
前記発光素子及び前記複数の駆動用トランジスタの間にそれぞれ設けられたスイッチング用トランジスタと、を有し、
第1の書き込み期間で、前記複数の駆動用トランジスタのいずれか一の駆動用トランジスタが選択され、前記発光素子が発光し、
前記第1の書き込み期間後に第2の書き込み期間で、前記複数の駆動用トランジスタの前記駆動用トランジスタとは異なる駆動用トランジスタが選択され、前記発光素子が発光することを特徴とする表示装置の駆動方法。 A light emitting element;
A plurality of driving transistors connected to the light emitting element and connected in parallel;
A switching transistor provided between the light emitting element and the plurality of driving transistors,
In the first writing period, any one of the plurality of driving transistors is selected, and the light emitting element emits light,
Driving the display device, wherein a driving transistor different from the driving transistor of the plurality of driving transistors is selected in the second writing period after the first writing period, and the light emitting element emits light. Method.
前記発光素子と接続され、且つ並列に接続された複数の駆動用トランジスタと、
前記発光素子及び前記複数の駆動用トランジスタの間にそれぞれ設けられたスイッチング用トランジスタと、を有し、
第1の書き込み期間で、前記複数の駆動用トランジスタのいずれか一の駆動用トランジスタが選択され、前記発光素子が発光し、
前記第1の書き込み期間後に第2の書き込み期間で、前記複数の駆動用トランジスタの前記駆動用トランジスタとは異なる駆動用トランジスタが選択され、前記発光素子が発光し、
前記第1の書き込み期間後の第1の表示期間と、前記第2の書き込み期間後の第2の表示期間との比は1:2となることを特徴とする表示装置の駆動方法。 A light emitting element;
A plurality of driving transistors connected to the light emitting element and connected in parallel;
A switching transistor provided between the light emitting element and the plurality of driving transistors,
In the first writing period, any one of the plurality of driving transistors is selected, and the light emitting element emits light,
In the second writing period after the first writing period, a driving transistor different from the driving transistor of the plurality of driving transistors is selected, and the light emitting element emits light,
A method for driving a display device, wherein a ratio of a first display period after the first writing period and a second display period after the second writing period is 1: 2.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006284608A JP4879700B2 (en) | 2005-10-21 | 2006-10-19 | Display device and driving method thereof |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005307906 | 2005-10-21 | ||
JP2005307906 | 2005-10-21 | ||
JP2006284608A JP4879700B2 (en) | 2005-10-21 | 2006-10-19 | Display device and driving method thereof |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010289336A Division JP5312443B2 (en) | 2005-10-21 | 2010-12-27 | Display device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2007140501A true JP2007140501A (en) | 2007-06-07 |
JP2007140501A5 JP2007140501A5 (en) | 2009-11-26 |
JP4879700B2 JP4879700B2 (en) | 2012-02-22 |
Family
ID=38203359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006284608A Expired - Fee Related JP4879700B2 (en) | 2005-10-21 | 2006-10-19 | Display device and driving method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4879700B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009013806A1 (en) * | 2007-07-23 | 2009-01-29 | Pioneer Corporation | Active matrix type display device |
JP2015092284A (en) * | 2015-01-30 | 2015-05-14 | セイコーエプソン株式会社 | Electro-optic device, driving method of electro-optic device, controller of electro-optic device and electronic apparatus |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003066909A (en) * | 2001-08-29 | 2003-03-05 | Nec Corp | Light-emitting element driving circuit and light-emitting display device using the same |
JP2003150104A (en) * | 2001-11-15 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Method for driving el display device, and el display device and information display device |
JP2004046128A (en) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Display device |
JP2004046129A (en) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Display device |
JP2004054200A (en) * | 2001-09-21 | 2004-02-19 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2005031534A (en) * | 2003-07-10 | 2005-02-03 | Nec Electronics Corp | Current load element drive circuit and its driving method |
JP2005070227A (en) * | 2003-08-21 | 2005-03-17 | Seiko Epson Corp | Electro-optical device, method for driving the electro-optical device and electronic apparatus |
-
2006
- 2006-10-19 JP JP2006284608A patent/JP4879700B2/en not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003066909A (en) * | 2001-08-29 | 2003-03-05 | Nec Corp | Light-emitting element driving circuit and light-emitting display device using the same |
JP2004054200A (en) * | 2001-09-21 | 2004-02-19 | Semiconductor Energy Lab Co Ltd | Semiconductor device |
JP2003150104A (en) * | 2001-11-15 | 2003-05-23 | Matsushita Electric Ind Co Ltd | Method for driving el display device, and el display device and information display device |
JP2004046128A (en) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Display device |
JP2004046129A (en) * | 2002-05-17 | 2004-02-12 | Semiconductor Energy Lab Co Ltd | Display device |
JP2005031534A (en) * | 2003-07-10 | 2005-02-03 | Nec Electronics Corp | Current load element drive circuit and its driving method |
JP2005070227A (en) * | 2003-08-21 | 2005-03-17 | Seiko Epson Corp | Electro-optical device, method for driving the electro-optical device and electronic apparatus |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009013806A1 (en) * | 2007-07-23 | 2009-01-29 | Pioneer Corporation | Active matrix type display device |
JP4937353B2 (en) * | 2007-07-23 | 2012-05-23 | パイオニア株式会社 | Active matrix display device |
JP2015092284A (en) * | 2015-01-30 | 2015-05-14 | セイコーエプソン株式会社 | Electro-optic device, driving method of electro-optic device, controller of electro-optic device and electronic apparatus |
Also Published As
Publication number | Publication date |
---|---|
JP4879700B2 (en) | 2012-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5312443B2 (en) | Display device | |
US10672329B2 (en) | Light emitting device and method of driving the light emitting device | |
JP4494214B2 (en) | Display device, electronic equipment | |
US7324123B2 (en) | Display device and electronic apparatus | |
US6583576B2 (en) | Light-emitting device, and electric device using the same | |
TW582000B (en) | Display device and method of driving a display device | |
KR101317253B1 (en) | Active matrix display device,method for driving the same, and electronic device | |
JP2009181143A (en) | Semiconductor device | |
JP4364803B2 (en) | Semiconductor device and display device using the same | |
JP4879700B2 (en) | Display device and driving method thereof | |
JP4467900B2 (en) | Driving method of light emitting device | |
JP5759661B2 (en) | Display device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091008 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091008 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101013 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110412 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111129 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111130 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4879700 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |