JP2007136863A - Image forming apparatus - Google Patents
Image forming apparatus Download PDFInfo
- Publication number
- JP2007136863A JP2007136863A JP2005334067A JP2005334067A JP2007136863A JP 2007136863 A JP2007136863 A JP 2007136863A JP 2005334067 A JP2005334067 A JP 2005334067A JP 2005334067 A JP2005334067 A JP 2005334067A JP 2007136863 A JP2007136863 A JP 2007136863A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- error check
- power
- memory error
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Accessory Devices And Overall Control Thereof (AREA)
- Record Information Processing For Printing (AREA)
- Control Or Security For Electrophotography (AREA)
Abstract
Description
本発明は、用紙を搬送して用紙に画像を形成する、プリンタ、複写機、ファクシミリ又は複合機等の画像形成装置に係り、特に、大容量のメモリを搭載した場合に好適な画像形成装置に関する。 The present invention relates to an image forming apparatus such as a printer, a copier, a facsimile machine, or a multi-function peripheral that conveys paper and forms an image on the paper, and more particularly, to an image forming apparatus suitable when a large-capacity memory is mounted. .
画像形成装置では、搭載メモリの全ビットに対してエラーチェックが行われ、正常であることを確認してシステムが起動される。 In the image forming apparatus, an error check is performed on all bits of the mounted memory, and the system is activated after confirming that the bit is normal.
一方、形成画像の高解像度化及びカラー化並びにメモリの安価化に伴い、装置に搭載されるメモリの大容量化が進んでいる。 On the other hand, with an increase in resolution and color of the formed image and a reduction in the cost of the memory, the capacity of the memory mounted in the apparatus is increasing.
このため、メモリエラーチェック時間が数分にも及ぶ場合があり、ユーザに不快感を与えることになる。 For this reason, the memory error check time may take several minutes, which causes discomfort to the user.
他方、メモリの製造及び検査技術の進歩により、メモリの信頼性が向上している。メモリエラーチェックでエラーとなる原因の多くは、メモリに長期間熱が加わることによる劣化と、メモリの増設や取り外しが行われたときの端子接触不良である。 On the other hand, advances in memory manufacturing and inspection technologies have improved memory reliability. Many of the causes of errors in the memory error check are deterioration due to heat applied to the memory for a long period of time, and poor terminal contact when the memory is added or removed.
そこで、下記特許文献1では、システム起動時のメモリエラーチェックを原則として行わず、用紙の合計処理枚数が設定値以上であった場合及びメモリの記憶容量が前回起動時と異なる場合のみ、メモリエラーチェックを行うことが提案されている。
Therefore, in
この方法によれば、メモリ故障が生ずる可能性が比較的高い場合のみメモリエラーチェックが行われるので、無駄なメモリエラーチェック処理が省略され、ユーザの不快感を解消させることができる。 According to this method, since the memory error check is performed only when the possibility of a memory failure is relatively high, useless memory error check processing is omitted, and the user's discomfort can be eliminated.
しかしながら、メモリの製造日時やメーカ等によりメモリエラー発生率が異なり、また、製造上の原因により初期故障が生ずる場合がある。画像データ領域でメモリエラーが発生して画質が劣化した場合、その原因がメモリエラーであるのか否かを長期間判定することができず、また、部分的であるため画質の劣化に長期間気付かない場合も生ずる。
本発明は、このような問題点に鑑み、システム起動時のメモリエラーチェックを適当に省略してシステム起動時間を短縮するとともに、メモリエラー発見の遅延を防止することが可能な画像形成装置を提供することにある。 In view of such problems, the present invention provides an image forming apparatus capable of appropriately omitting a memory error check at the time of system start-up to shorten the system start-up time and prevent a delay in finding a memory error. There is to do.
本発明による画像形成装置の第1態様では、
プロセッサと、
該プロセッに結合され、プログラムが格納される記憶手段と、
該プロセッに結合された揮発性メモリと、
該プロセッに結合され、該揮発性メモリの全記憶領域を複数のメモリブロックに分割したものの1つを示すメモリエラーチェック対象領域情報が格納される不揮発性記憶手段と、
該プロセッに結合された表示装置と、
を有し、
該プログラムは該プロセッサに対し、
該メモリエラーチェック対象領域情報で示される領域に対するメモリエラーチェックを電源投入毎に行わせるとともに、複数回の電源投入で該全記憶領域についてメモリエラーチェックが完了するように該メモリエラーチェック対象領域情報を更新させ、メモリエラーが検出された場合には該メモリエラーの情報を該表示装置に表示させる。
In the first aspect of the image forming apparatus according to the present invention,
A processor;
Storage means coupled to the processor for storing programs;
Volatile memory coupled to the process;
Non-volatile storage means coupled to the processor for storing memory error check target area information indicating one of the entire storage areas of the volatile memory divided into a plurality of memory blocks;
A display device coupled to the process;
Have
The program for the processor
The memory error check target area information is set so that the memory error check for the area indicated by the memory error check target area information is performed every time the power is turned on, and the memory error check is completed for all the storage areas when the power is turned on multiple times When a memory error is detected, the memory error information is displayed on the display device.
本発明による画像形成装置の第2態様では、第1態様において、
該メモリエラーチェック対象領域は、該揮発性メモリの全記憶領域をnメモリブロックに等分割したものの互いに離れたm個(m<n)のグループであり、該nメモリブロックは互いにメモリブロックが重ならないkグループ(k≧2)に分けられ、
該プログラムは該プロセッサに対し、該kグループの1つが電源投入毎に順にシフトするように該メモリエラーチェック対象領域情報を更新させる。
In a second aspect of the image forming apparatus according to the present invention, in the first aspect,
The memory error check target area is a group of m pieces (m <n) separated from each other even though the entire storage area of the volatile memory is equally divided into n memory blocks. The n memory blocks overlap each other. Divided into k groups (k ≧ 2),
The program causes the processor to update the memory error check target area information so that one of the k groups is sequentially shifted every time the power is turned on.
本発明による画像形成装置の第3態様では、第2態様において、
該不揮発性記憶手段にはさらに、電源投入回数及びその設定値を示す情報が格納され、
該プログラムは該プロセッサに対し、電源投入毎に該電源投入回数を示す情報を更新させ、該電源投入回数が該設定値以上になった場合には、該kグループのうち複数のグループについてメモリエラーチェックを行わせ、電源投入毎に順に該複数のグループがシフトするように該メモリエラーチェック対象領域情報を更新させる。
In a third aspect of the image forming apparatus according to the present invention, in the second aspect,
The nonvolatile storage means further stores information indicating the number of times of power-on and its set value,
The program causes the processor to update the information indicating the number of times of power-on each time the power is turned on, and if the number of times of power-on exceeds the set value, a memory error occurs for a plurality of groups of the k groups. The check is performed, and the memory error check target area information is updated so that the plurality of groups shift in order every time the power is turned on.
本発明による画像形成装置の第4態様では、上記いずれかの態様において、
該プロセッサに結合され又は該プロセッサに内蔵され、タイムアップを検知して該プロセッサに割込をかけるウォッチドッグタイマをさらに有し、
該プログラムは該プロセッサに対し、該割込に応答して、該揮発性メモリの全記憶領域についてメモリエラーチェックを行わせ、エラーが検出された場合にはその情報を該表示装置に表示させる。
In a fourth aspect of the image forming apparatus according to the present invention, in any one of the above aspects,
A watchdog timer coupled to or built into the processor for detecting time-up and interrupting the processor;
In response to the interrupt, the program causes the processor to perform a memory error check on the entire storage area of the volatile memory, and if an error is detected, displays the information on the display device.
上記第1態様の構成によれば、揮発性メモリの全記憶領域を複数のメモリブロックに分割したものの1つが電源投入時にメモリエラーチェックされるので、メモリエラーチェック時間が短縮されてユーザに与える不快感を軽減することができるとともに、複数回の電源投入で該揮発性メモリの全記憶領域についてメモリエラーチェックが完了するので、原則として電源投入毎にメモリエラーチェックを行わない方法よりも、メモリエラーによるプログラムの暴走や画質の劣化を早期に発見でき、ユーザに安心感を与えることになる。 According to the configuration of the first aspect, since one of the volatile memory divided into a plurality of memory blocks is subjected to a memory error check when the power is turned on, the memory error check time is shortened and the error is given to the user. Pleasant feeling can be reduced and memory error check is completed for all storage areas of the volatile memory by turning on the power multiple times. Can detect program runaway and image quality degradation at an early stage, giving users peace of mind.
上記第2態様の構成によれば、該揮発性メモリが複数のメモリカードで構成されてメモリカード毎にメモリエラー発生率が異なっても、電源投入毎に各メモリカードの一部の記憶領域がメモリエラーチェックされるので、メモリエラー検出率が一般に高くなる。 According to the configuration of the second aspect, even if the volatile memory is composed of a plurality of memory cards and the memory error occurrence rate is different for each memory card, a part of the storage area of each memory card is stored every time the power is turned on. Since the memory error check is performed, the memory error detection rate is generally increased.
上記第3態様の構成によれば、電源投入回数が設定値以上になった場合には、複数のグループについてメモリエラーチェックが行われるので、メモリに熱が長期間加わることによりメモリが劣化してメモリエラー発生率が増加するのに伴い、チェック対象領域が増え、メモリエラー検出漏れを低減することが可能となる。 According to the configuration of the third aspect, when the number of power-on times exceeds the set value, a memory error check is performed for a plurality of groups. As the memory error occurrence rate increases, the number of check target areas increases, and it becomes possible to reduce omission of memory error detection.
上記第4態様の構成によれば、1回の電源投入時のメモリエラーチェック領域が該揮発性メモリの全領域でないことにより、プログラムの暴走等の異常が発生したとしても、ウォッチドッグタイマ割込処理により該全領域についてメモリエラーチェックが行われるので、メモリエラーによるプログラムの暴走や画質の劣化をより早期に発見でき、ユーザに安心感を与えることになる。 According to the configuration of the fourth aspect, even if an error such as a program runaway occurs because the memory error check area at the time of power-on is not the entire area of the volatile memory, the watchdog timer interrupt Since the memory error check is performed for the entire area by the processing, the program runaway and the deterioration of the image quality due to the memory error can be detected at an early stage, which gives the user a sense of security.
本発明の他の目的、構成及び効果は以下の説明から明らかになる。 Other objects, configurations and effects of the present invention will become apparent from the following description.
図1は、本発明の実施例1に係る画像形成装置のハードウェア構成を示す概略ブロック図である。
FIG. 1 is a schematic block diagram illustrating a hardware configuration of an image forming apparatus according to
この画像形成装置10は、例えば複合機であり、制御装置11に操作・表示部12及び画像形成装置本体13が結合されて構成されている。制御装置11は、操作・表示部12で設定された情報やディフォルトの設定値に基づいて、画像形成装置本体13で読み取られた原稿画像を処理し、又は、外部のホストコンピュータ20から供給される設定情報及び画像データに基づいて、画像形成装置本体13に対し画像を形成させる。
The
制御装置11は、MPU110に不揮発性メモリ111、電気的に書き換え可能な不揮発性メモリ111A、揮発性メモリ112及びインタフェース113〜115がバスで結合され、インタフェース113〜115はそれぞれ操作・表示部12、画像形成装置本体13及びホストコンピュータ20に結合されている。不揮発性メモリ111には、プログラム及びシステムの初期値等のデータが格納されている。不揮発性メモリ111Aは、EPROM又はフラッシュメモリ等であり、操作・表示部12で設定された値及び後述のチェック対象領域識別フラグFが格納される。
In the
メモリの故障等によりプログラムが暴走するなどの異常が発生した場合の対策として、MPU110には、ウォッチドッグタイマ116が結合されている。ウォッチドッグタイマ116は、比較的長い時間、例えば2秒でタイムアップ出力信号を活性にする。この信号はMPU110の割込入力端子IRQに供給され、該タイムアップ出力信号が活性になる前にウォッチドッグタイマ116がリセットされないと、MPU110に対し割込がかけられる。ウォッチドッグタイマ116は、リセットされると再スタートする。したがって、不揮発性メモリ111のプログラム領域には、プログラムの暴走等の異常が発生しない限りウォッチドッグタイマ116がタイムアップしないように、リセット信号出力命令が挿入されている。この命令が実行されると、ウォッチドッグタイマ116の入力端子RSTにリセットパルスが供給されて、ウォッチドッグタイマ116がリセットされる。
A
図2は、不揮発性メモリ111に格納されたプログラムの処理を示すフローチャートであり、このプログラムは、電源投入により開始される。以下、括弧内は図中のステップ識別符号を示す。
FIG. 2 is a flowchart showing processing of a program stored in the
(S0)チェック対象領域識別フラグFが‘0’であればステップS1へ進み、‘1’であればステップS3へ進む。 (S0) If the check target area identification flag F is “0”, the process proceeds to step S1, and if it is “1”, the process proceeds to step S3.
(S1)揮発性メモリ112の全領域を2分割したときの一方の領域であるメモリブロックB0について、メモリエラーチェックを行う。図5(A)は、2分割されたメモリブロックB0とメモリブロックB1とを示す。
(S1) A memory error check is performed on the memory block B0 which is one area when the entire area of the
メモリエラーチェックでは、不揮発性メモリ111に格納されたチェックパターン、例えば'01010101'及び'10101010'の各々について、揮発性メモリ112にチェックパターンを書き込み、揮発性メモリ112の内容を読み出してこれが書込値と一致しているか否かを判定し、不一致であればエラーと判定する。使用されるチェックパターン数は3以上であってもよい。
In the memory error check, for each of the check patterns stored in the
(S2)チェック対象領域識別フラグFを‘1’にし、ステップS5へ進む。 (S2) The check target area identification flag F is set to “1”, and the process proceeds to step S5.
(S3)他方の領域であるメモリブロックB1について、メモリエラーチェックを行う。 (S3) A memory error check is performed on the memory block B1, which is the other area.
(S4)チェック対象領域識別フラグFを‘0’にする。 (S4) The check target area identification flag F is set to “0”.
(S5)エラーが検出されればステップS6へ進み、そうでなければステップS8へ進む。 (S5) If an error is detected, the process proceeds to step S6, and if not, the process proceeds to step S8.
(S6)MPU110は、メモリエラーの箇所を示す情報を操作・表示部12に表示させる。また、システムをリセットさせて再スタートさせるか、処理を続行するか、終了するかの選択をユーザの判断に委ねるために、この選択を操作・表示部12に表示させる。
(S6) The
(S7)再スタートが選択された場合には、MPU110は自身をリセットさせてシステムを再起動させ、続行する場合にはステップS8へ進み、そうでなければ処理を終了する。終了の場合には、画像形成装置10の電源をオフにするようにしてもよい。
(S7) If restart is selected, the
(S8)MPU110は、オペレーティングシステム(OS)及びこのOS上で動作する専用プログラムを起動させて画像形成装置10をレディ状態にさせる。
(S8) The
図3は、不揮発性メモリ111に格納されたプログラムの処理を示すフローチャートであり、このプログラムは、プログラムの暴走等の異常発生によりウォッチドッグタイマ(WDT)ウォッチドッグタイマ116からMPU110へ上記割込がかけられたときに、MPU110により実行されるWDT割込処理である。
FIG. 3 is a flowchart showing the processing of the program stored in the
(S10)画像形成装置本体13に備えられた定着器のヒータ、用紙搬送ローラ、プリントエンジン若しくはスキャナのモータ又はスキャナの光源がオンになっていれば、MPU110はインタフェース114を介し当該機器をオフにすることにより、装置の損傷を防止するとともに安全を確保する。
(S10) If the heater of the fixing device, the paper conveyance roller, the motor of the print engine or the scanner, or the light source of the scanner provided in the image forming apparatus
(S11)MPU110はメモリ111、111A及び112の全領域に対しメモリエラーチェックを行う。
(S11) The
例えば、不揮発性メモリ111にはその所定領域のハッシュ値が予め計算されて格納されており、MPU110はこの領域のハッシュ値を計算し、これを該格納された値と比較し、両者が不一致であればエラーと判定する。ここにハッシュ値は、例えばハッシュトータルであり、所定領域は、ハッシュ値格納領域を除いた不揮発性メモリ111内の全領域であって、メモリエラーチェックプログラムも含まれる。書き換え可能な不揮発性メモリ111Aについては、揮発性メモリ112と同様のメモリエラーチェックを行う。
For example, the hash value of the predetermined area is calculated and stored in advance in the
(S12、S13)次に、図2のステップS4及びステップS5と同じ処理を行う。 (S12, S13) Next, the same processing as step S4 and step S5 in FIG. 2 is performed.
本実施例1によれば、揮発性メモリ112の全領域を2分割し、チェック対象領域識別フラグFで示される領域に対するメモリエラーチェックを電源投入毎に行うとともに、チェック対象領域識別フラグFを反転させるので、メモリエラーチェック時間が半減されてユーザに与える不快感を軽減することができるとともに、2回電源投入を行えば揮発性メモリ112の全領域についてメモリエラーチェックが行われることになるので、原則として電源投入毎にメモリエラーチェックを行わない方法よりも、メモリエラーによるプログラムの暴走や画質の劣化を早期に発見でき、ユーザに安心感を与えることになる。
According to the first embodiment, the entire area of the
また、メモリエラーチェック時間を半減させたことにより、プログラムの暴走等の異常が発生したとしても、ウォッチドッグタイマ116からMPU110に割込がかけられて、メモリの全領域に対しメモリエラーチェックが行われるので、メモリエラーによるプログラムの暴走や画質の劣化をより早期に発見でき、ユーザに安心感を与えることになる。
In addition, even if an abnormality such as a program runaway occurs due to halving the memory error check time, the
実装されているメモリカードの製造日時やメーカにより、メモリエラー発生率が一般に異なる。実装されているどのカードのメモリエラー発生率が高いかは、ユーザにとって不明である。 The memory error occurrence rate generally differs depending on the date and time of manufacture of the memory card mounted and the manufacturer. It is unknown to the user which card has a high memory error occurrence rate.
そこで、本実施例2では、図5(B)に示すように、例えば標準実装メモリをメモリブロックB01とメモリブロックB02とに2分割し、オプション実装メモリをメモリブロックB03とメモリブロックB04とに2分割する。そして、奇数回目のシステム起動時には、メモリブロックB01及びB03のメモリエラーチェックを行い、偶数回目のシステム起動時にはメモリブロックB02及びB04のメモリエラーチェックを行う。 Therefore, in the second embodiment, as shown in FIG. 5B, for example, the standard mounting memory is divided into two memory blocks B01 and B02, and optional mounting memory is divided into two memory blocks B03 and B04. To divide. Then, at the time of odd-numbered system activation, the memory error check of the memory blocks B01 and B03 is performed, and at the time of even-numbered system activation, the memory error check of the memory blocks B02 and B04 is performed.
このようにすれば、メモリカードによってメモリエラー発生率が異なっても、毎回起動時に両メモリカードの半分の記憶領域がメモリエラーチェックされるので、メモリエラー検出率が一般に高くなる。 In this way, even if the memory error occurrence rate differs depending on the memory card, the memory error detection rate is generally increased because half of the storage areas of both memory cards are checked for memory error at each activation.
ここで、標準実装メモリカードとオプション実装メモリカードとの記憶容量は一般に異なり、また、オプション実装メモリが複数のメモリカードで構成されている場合もある。 Here, the storage capacities of the standard mounting memory card and the option mounting memory card are generally different, and the option mounting memory may be composed of a plurality of memory cards.
そこで、図6に示す如く、揮発性メモリ112の全記憶領域を多数のブロックに等分割し、所定のブロック間隔で複数ブロックについてメモリエラーチェックを行い、電源投入毎にチェック対象のブロックをシフトさせる。
Therefore, as shown in FIG. 6, the entire storage area of the
このようにすれば、毎回全てのメモリカードについてメモリエラーチェックが行われるので、揮発性メモリ112の構成によらず上記のような効果が得られる。
In this way, the memory error check is performed for all the memory cards every time, so that the above effects can be obtained regardless of the configuration of the
図6では、全記憶領域を16ブロックに等分割し、初期値が0の変数iを電源投入毎にインクリメントするとともに、i=4になった場合にはi=0と初期化し、メモリブロックB0i、B1i、B2i及びB3iについてメモリエラーチェックを行うようにしている。 In FIG. 6, the entire storage area is equally divided into 16 blocks, a variable i having an initial value of 0 is incremented every time the power is turned on, and when i = 4, i = 0 is initialized and the memory block B0i is initialized. , B1i, B2i and B3i are checked for memory errors.
図4は電源投入後にこのような処理を行う、不揮発性メモリ111に格納されたプログラムのフローチャートを示す。このフローチャートでは、図2のステップS0〜S4の処理の代わりに、ステップS20〜S27の処理が行われる。
FIG. 4 shows a flowchart of a program stored in the
ここで、次のような変数及び定数を用いる。 Here, the following variables and constants are used.
Xs:任意のメモリブロックの先頭アドレス
Xe:このメモリブロックの最終アドレス
A0:揮発性メモリ112の先頭アドレス
S:1回の電源投入でメモリエラーチェックを行う記憶領域のサイズ(語数)
D:このサイズに含まれるメモリブロック数
これらの変数及び定数並びにチェック対象領域識別変数iの内、A0、S及びDは不揮発性メモリ111に格納され、iは不揮発性メモリ111Aに格納され、Xs及びXeは揮発性メモリ112の、その回でメモリエラーチェックが行われない領域に格納される。
Xs: start address of an arbitrary memory block Xe: final address of this memory block A0: start address of volatile memory 112 S: size of storage area (number of words) for memory error check upon power-on
D: Number of memory blocks included in this size Among these variables and constants and check target area identification variable i, A0, S, and D are stored in the
(S20)XsにA0+(S/D)*iの計算結果を代入する。 (S20) The calculation result of A0 + (S / D) * i is substituted for Xs.
(S21)Xeに、Xs+S/D−1の計算結果を代入する。 (S21) The calculation result of Xs + S / D-1 is substituted into Xe.
(S22)アドレス範囲Xs〜Xeをメモリエラーチェックする。 (S22) A memory error check is performed on the address range Xs to Xe.
(S23)XsにSを加算する。 (S23) S is added to Xs.
(S24)実装メモリの範囲内であればステップS21へ戻り、そうでなければステップS25へ進む。 (S24) If it is within the range of the mounted memory, the process returns to step S21; otherwise, the process proceeds to step S25.
(S25)チェック対象領域識別変数iを1だけインクリメントする。 (S25) The check target area identification variable i is incremented by one.
(S26)i=DであればステップS27へ進み、そうでなければステップS5へ進む。 (S26) If i = D, the process proceeds to step S27. Otherwise, the process proceeds to step S5.
(S27)チェック対象領域識別変数iに0を代入し、ステップS5へ進む。 (S27) 0 is substituted into the check target area identification variable i, and the process proceeds to step S5.
その後の処理は、図2のステップS5以下の処理と同一である。 The subsequent processing is the same as the processing after step S5 in FIG.
このような処理により、図6を用いて説明した上述のようなメモリエラーチェックが行われる。 By such processing, the memory error check described above with reference to FIG. 6 is performed.
上記実施例2では、経年変化によるメモリエラー発生率の変化を考慮していない。そこで、実施例3では、これを考慮し、電源投入に応答して図7に示すような処理を行う。 In the second embodiment, the change in the memory error occurrence rate due to the secular change is not taken into consideration. Therefore, in the third embodiment, in consideration of this, processing as shown in FIG. 7 is performed in response to power-on.
図7のフローチャートにおいて、ステップS30〜S34は図4のステップS20〜S27の代わりに用いられる。 In the flowchart of FIG. 7, steps S30 to S34 are used instead of steps S20 to S27 of FIG.
(S30)電源投入回数Nを1だけインクリメントする。この電源投入回数Nは、図1の不揮発性メモリ111Aに格納され、その初期値は0である。
(S30) The power-on count N is incremented by 1. The power-on count N is stored in the
(S31)電源投入回数Nの値がN0以下であればステップS32へ進み、N0+1〜N1の範囲であればステップS32へ進み、(N1+1)以上であればステップS34へ進む。例えば、N0=500、N1=600である。 (S31) If the value N of power-on times is equal to or less than N0, the process proceeds to step S32. If it is in the range of N0 + 1 to N1, the process proceeds to step S32, and if greater than (N1 + 1), the process proceeds to step S34. For example, N0 = 500 and N1 = 600.
(S32)図4のステップS20〜S27の処理1回を行い、ステップS5へ進む。 (S32) Steps S20 to S27 of FIG. 4 are performed once, and the process proceeds to step S5.
(S33)図4のステップS20〜S27の処理を2回行い、ステップS5へ進む。 (S33) Steps S20 to S27 of FIG. 4 are performed twice, and the process proceeds to step S5.
(S34)図4のステップS20〜S27の処理を4回行い、すなわち揮発性メモリ112の全領域についてメモリチェックを行い、ステップS5へ進む。
(S34) Steps S20 to S27 of FIG. 4 are performed four times, that is, a memory check is performed for all areas of the
このような処理によれば、電源投入回数Nが500以下の場合には図8(A)に示すように電源投入毎にチェック対象領域識別変数iの値に対応した領域のメモリエラーチェックが行われるとともに、チェック対象領域識別変数iの値が更新される。すなわち、4回の電源投入で揮発性メモリ112の全領域についてメモリエラーチェックが行われたことになる。
According to such processing, when the power-on count N is 500 or less, as shown in FIG. 8A, a memory error check is performed on the area corresponding to the value of the check target area identification variable i every time the power is turned on. And the value of the check target area identification variable i is updated. That is, the memory error check is performed on the entire area of the
電源投入回数Nの値が501〜600の場合には、図8(B)に示すように電源投入毎にi=0及びi=1に対応した領域と、i=2及びi=3に対応した領域とが交互にメモリエラーチェックされる。 When the value of the power-on count N is 501-600, as shown in FIG. 8B, the area corresponding to i = 0 and i = 1, and i = 2 and i = 3 correspond to each time the power is turned on. Memory errors are checked alternately with the selected area.
また、電源投入回数Nが601以上の場合には、図8(C)に示すように揮発性メモリ112の全領域についてメモリエラーチェックが行われる。
When the power-on count N is 601 or more, a memory error check is performed on the entire area of the
したがって、本実施例3によれば、メモリに熱が長期間加わることによりメモリが劣化してメモリエラー発生率が増加するのに伴い、チェック対象領域が増えるので、メモリエラーチェックを適当に省略するとともに、メモリエラー検出漏れを低減することが可能となる。 Therefore, according to the third embodiment, as the memory deteriorates due to the heat applied to the memory for a long time and the memory error occurrence rate increases, the check target area increases, so the memory error check is appropriately omitted. At the same time, omission of memory error detection can be reduced.
なお、本発明には外にも種々の変形例が含まれる。 Note that the present invention includes various other modifications.
例えば、一般に電源投入時にシステムリセットが行われるので、本明細書及び特許請求の範囲において、「電源投入時」は「電源投入時又はシステムリセット時」を含む意味である。 For example, since a system reset is generally performed when the power is turned on, in the present specification and claims, “when the power is turned on” means “when the power is turned on or when the system is reset”.
また、上記実施例では電源投入時に不揮発性メモリ111及び111Aについてメモリチェックを行わない場合を説明したが、電源投入毎時にその全領域又は揮発性メモリ112と同様に分割された領域についてメモリエラーチェックを行う構成であってもよい。
In the above embodiment, the case where the memory check is not performed for the
さらに、図3でメモリエラーチェックを行わずに次回電源投入時にメモリの全領域についてメモリエラーチェックを行う構成であってもよい。 Further, the memory error check may be performed on the entire memory area at the next power-on without performing the memory error check in FIG.
また、ウォッチドッグタイマがMPUに内蔵された構成であってもよい。 Further, a configuration in which a watchdog timer is built in the MPU may be employed.
また、上記実施例ではプログラムが不揮発性メモリ111に格納されている場合を説明したが、プログラムは不揮発性記憶装置に格納されていればよく、ハードディスク等の外部記憶装置に格納された場合であってもよい。
In the above embodiment, the case where the program is stored in the
10 画像形成装置
11 制御装置
110 MPU
111、111A 不揮発性メモリ
112 揮発性メモリ
113〜115 インタフェース
116 ウォッチドッグタイマ
12 操作・表示部
13 画像形成装置本体
20 ホストコンピュータ
F チェック対象領域識別フラグ
i チェック対象領域識別変数
N 電源投入回数
B0、B1、B00〜B03、B10〜B13、B20〜B23、B30〜B33 メモリブロック
DESCRIPTION OF
111, 111A
Claims (5)
該プロセッに結合され、プログラムが格納される記憶手段と、
該プロセッに結合された揮発性メモリと、
該プロセッに結合され、該揮発性メモリの全記憶領域を複数のメモリブロックに分割したものの1つを示すメモリエラーチェック対象領域情報が格納される不揮発性記憶手段と、
該プロセッに結合された表示装置と、
を有し、
該プログラムは該プロセッサに対し、
該メモリエラーチェック対象領域情報で示される領域に対するメモリエラーチェックを電源投入毎に行わせるとともに、複数回の電源投入で該全記憶領域についてメモリエラーチェックが完了するように該メモリエラーチェック対象領域情報を更新させ、メモリエラーが検出された場合には該メモリエラーの情報を該表示装置に表示させる、
ことを特徴とする画像形成装置。 A processor;
Storage means coupled to the processor for storing programs;
Volatile memory coupled to the process;
Non-volatile storage means coupled to the processor for storing memory error check target area information indicating one of the entire storage areas of the volatile memory divided into a plurality of memory blocks;
A display device coupled to the process;
Have
The program for the processor
The memory error check target area information is set so that the memory error check for the area indicated by the memory error check target area information is performed every time the power is turned on, and the memory error check is completed for all the storage areas when the power is turned on multiple times When a memory error is detected, the memory error information is displayed on the display device.
An image forming apparatus.
該プログラムは該プロセッサに対し、該複数のメモリブロックの1つが電源投入毎に順にシフトするように該メモリエラーチェック対象領域情報を更新させる、
ことを特徴とする請求項1に記載の画像形成装置。 The memory error check target area information indicates one of the entire storage area of the volatile memory divided into a plurality of memory blocks,
The program causes the processor to update the memory error check target area information so that one of the plurality of memory blocks is sequentially shifted every time the power is turned on.
The image forming apparatus according to claim 1.
該プログラムは該プロセッサに対し、該kグループの1つが電源投入毎に順にシフトするように該メモリエラーチェック対象領域情報を更新させる、
ことを特徴とする請求項1に記載の画像形成装置。 The memory error check target area is a group of m pieces (m <n) separated from each other even though the entire storage area of the volatile memory is equally divided into n memory blocks. The n memory blocks overlap each other. Divided into k groups (k ≧ 2),
The program causes the processor to update the memory error check target area information so that one of the k groups is sequentially shifted every time the power is turned on.
The image forming apparatus according to claim 1.
該プログラムは該プロセッサに対し、電源投入毎に該電源投入回数を示す情報を更新させ、該電源投入回数が該設定値以上になった場合には、該kグループのうち複数のグループについてメモリエラーチェックを行わせ、電源投入毎に順に該複数のグループがシフトするように該メモリエラーチェック対象領域情報を更新させる、
ことを特徴とする請求項3に記載の画像形成装置。 The nonvolatile storage means further stores information indicating the number of times of power-on and its set value,
The program causes the processor to update the information indicating the number of times of power-on each time the power is turned on, and if the number of times of power-on exceeds the set value, a memory error occurs for a plurality of groups of the k groups. Check the memory error check target area information so that the plurality of groups shift in order every time the power is turned on,
The image forming apparatus according to claim 3.
該プログラムは該プロセッサに対し、該割込に応答して、該揮発性メモリの全記憶領域についてメモリエラーチェックを行わせ、エラーが検出された場合にはその情報を該表示装置に表示させる、
ことを特徴とする請求項1乃至4のいずれか1つに記載の画像形成装置。 A watchdog timer coupled to or built into the processor for detecting time-up and interrupting the processor;
The program causes the processor to perform a memory error check on all storage areas of the volatile memory in response to the interrupt, and to display the information on the display device when an error is detected.
The image forming apparatus according to claim 1, wherein the image forming apparatus is an image forming apparatus.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005334067A JP4482515B2 (en) | 2005-11-18 | 2005-11-18 | Image forming apparatus |
CN2006101484905A CN1968337B (en) | 2005-11-18 | 2006-11-17 | Image forming device |
US11/601,651 US7797586B2 (en) | 2005-11-18 | 2006-11-20 | Image forming apparatus with memory properly error-checked |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005334067A JP4482515B2 (en) | 2005-11-18 | 2005-11-18 | Image forming apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007136863A true JP2007136863A (en) | 2007-06-07 |
JP4482515B2 JP4482515B2 (en) | 2010-06-16 |
Family
ID=38200299
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005334067A Expired - Fee Related JP4482515B2 (en) | 2005-11-18 | 2005-11-18 | Image forming apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4482515B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015148859A (en) * | 2014-02-05 | 2015-08-20 | コニカミノルタ株式会社 | Information processing device and start control program, and start control method |
-
2005
- 2005-11-18 JP JP2005334067A patent/JP4482515B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015148859A (en) * | 2014-02-05 | 2015-08-20 | コニカミノルタ株式会社 | Information processing device and start control program, and start control method |
Also Published As
Publication number | Publication date |
---|---|
JP4482515B2 (en) | 2010-06-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2008097148A (en) | Information processor and data saving method | |
JP4482514B2 (en) | Image forming apparatus | |
JP2011095952A (en) | Method for updating firmware and electronic equipment | |
US10628374B2 (en) | Electronic apparatus, image forming apparatus, and control method and program therefor | |
US7797586B2 (en) | Image forming apparatus with memory properly error-checked | |
JP6658417B2 (en) | Electronic control unit | |
US9772905B2 (en) | Updating control firmware of information processing apparatus, method of controlling the same, and storage medium | |
JP4482515B2 (en) | Image forming apparatus | |
CN112667442B (en) | Control method, device and equipment based on nonvolatile memory device starting system | |
JP6021597B2 (en) | Information processing apparatus, information processing method, and computer program | |
JP2022142263A (en) | Information processing apparatus and information processing program | |
JP2014186454A (en) | Electronic control device for vehicle | |
JP2020016511A (en) | Semiconductor integrated circuit and rotation detector | |
JP4864056B2 (en) | Control device | |
US11556632B2 (en) | Information processing apparatus and method of controlling information processing apparatus | |
US11822928B2 (en) | Information processing apparatus, method of controlling same, storage medium, and image forming apparatus | |
JP4372089B2 (en) | Image forming apparatus | |
EP3159795B1 (en) | Image forming apparatus that ensures operation while hdd is inoperative, and recording medium therefor | |
JP2021082106A (en) | Information processing system and initialization method of the same | |
US10452595B2 (en) | Information processing apparatus and method of controlling the same | |
JP2007047426A (en) | Video display device and control circuit for display | |
JP6952006B2 (en) | Electronic control device for vehicles and starting method | |
JP2010049407A (en) | Data processing apparatus, information processing apparatus, image formation apparatus, and data processing program | |
JP2006344022A (en) | Equipment and program starting method | |
JP4372090B2 (en) | Image forming apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091110 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091221 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100223 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100319 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4482515 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130326 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |