JP2007134562A

JP2007134562A - Solid-state imaging device and its manufacturing method

Info

Publication number: JP2007134562A
Application number: JP2005327335A
Authority: JP
Inventors: Shinji Horii; 新司堀井; Takashi Yokoyama; 敬横山
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-11-11
Filing date: 2005-11-11
Publication date: 2007-05-31

Abstract

PROBLEM TO BE SOLVED: To improve image quality of a solid-state imaging device by enlarging an area of a photo diode. SOLUTION: A semiconductor substrate 10 includes a substrate body 110 and a protrusion 120 on the substrate body 110. A p-type layer 21 with impurity concentration similar to that of the p-well region 111 of the substrate body 110 is formed from the surface 113 of the body 110 to a predetermined height in the protrusion 120, and an n-type layer 22 is formed in a higher part. The photo-diode 20 is formed of both layers 21 and 22. A readout gate 31 is provided oppositely to the side face 125 of the protrusion 120, and a gate insulation film 32 is provided between the gate 31 and the substrate 10. An n-type region 40 for reading electric charge is provided in the substrate 10 from the lower part 121 of the protrusion 120 to the body 110. The readout gate 31, the gate insulation film 32, the n-type layer 22 and the n-type region 40 form a MOS transistor structure. COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、固体撮像装置およびそれの製造方法に関し、具体的にはフォトダイオードの面積を大きくして固体撮像装置の高画質化を図る技術に関する。 The present invention relates to a solid-state imaging device and a method for manufacturing the same, and more specifically to a technique for increasing the area of a photodiode to improve the image quality of the solid-state imaging device.

近年、撮像管に代わるものとして、撮像管よりも小型、軽量、長寿命という特長を有するＣＣＤ（Charge Coupled Device）やＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサという固体撮像装置が広く用いられるようになっている。特に近年家庭用ビデオカメラ、放送用ビデオカメラやデジタルスチルカメラ等に広く用いられる他、携帯電話やいわゆるデジタル家電といわれる家電製品にも広く用いられるようになっている。 In recent years, solid-state imaging devices such as CCD (Charge Coupled Device) and CMOS (Complementary Metal Oxide Semiconductor) image sensors, which are smaller, lighter, and have a longer life than imaging tubes, are widely used as an alternative to imaging tubes. ing. In particular, in recent years, in addition to being widely used for home video cameras, broadcast video cameras, digital still cameras, and the like, it is also widely used for home appliances called mobile phones and so-called digital home appliances.

図１７に従来の第１の固体撮像装置としてのＣＭＯＳイメージセンサ１Ｘを説明するための断面図を示す。ＣＭＯＳイメージセンサ１Ｘは、光信号を受光して光電変換し電荷を蓄積するフォトダイオード２０Ｘと、そのフォトダイオード２０Ｘの電荷を読み出すための読み出しゲート３１Ｚとを有する。 FIG. 17 shows a cross-sectional view for explaining a CMOS image sensor 1X as a conventional first solid-state imaging device. The CMOS image sensor 1X includes a photodiode 20X that receives an optical signal, performs photoelectric conversion, and accumulates charges, and a readout gate 31Z for reading out the charges of the photodiode 20X.

ＣＭＯＳイメージセンサ１Ｘでは、例えば、Ｐ型半導体基板１１２Ｚ上にＰ型のウェル領域（以下「Ｐウェル領域」と呼ぶ）１１１Ｚが設けられており、このＰウェル領域１１１Ｚの表面部には素子分離用絶縁膜６０Ｚが選択的に設けられている。この素子分離用絶縁膜６０Ｚによって画定される素子領域内において、Ｐウェル領域１１１Ｚの表面上にはゲート酸化膜３２Ｚが設けられている。そして、このゲート酸化膜３２Ｚを介してＰウェル領域１１１Ｚ上に読み出しゲート３１Ｚが設けられている。 In the CMOS image sensor 1X, for example, a P-type well region (hereinafter referred to as “P-well region”) 111Z is provided on a P-type semiconductor substrate 112Z, and the surface portion of the P-well region 111Z is for element isolation. An insulating film 60Z is selectively provided. In the element region defined by the element isolation insulating film 60Z, a gate oxide film 32Z is provided on the surface of the P well region 111Z. A read gate 31Z is provided on the P well region 111Z via the gate oxide film 32Z.

Ｐウェル領域１１１Ｚの表面部には、素子分離用絶縁膜６０Ｚと読み出しゲート３１Ｚとの間に対応する部分に、Ｐウェル領域１１１Ｚ内にＮ型不純物を導入することによって形成されたＮ型領域２２Ｚが設けられている。このＮ型領域２２ＺとＰウェル領域１１１ＺとによるＰＮ接合によってフォトダイオード２０Ｘが形成されている。さらに、Ｐウェル領域１１１Ｚの表面部には、読み出しゲート３１Ｚに対してＮ型領域２２Ｚとは反対側に、読み出しゲート３１Ｚによってフォトダイオード２０Ｘから読み出された電荷が転送され当該電荷を貯蔵する浮遊拡散領域４０Ｚが設けられている。 An N-type region 22Z formed by introducing an N-type impurity into the P-well region 111Z on the surface portion of the P-well region 111Z in a portion corresponding to between the element isolation insulating film 60Z and the read gate 31Z. Is provided. A photodiode 20X is formed by a PN junction between the N-type region 22Z and the P-well region 111Z. Further, on the surface of the P well region 111Z, a charge read from the photodiode 20X by the read gate 31Z is transferred to the opposite side of the read gate 31Z from the N-type region 22Z, and the charge is stored. A diffusion region 40Z is provided.

このＣＭＯＳイメージセンサ１Ｘでは、入射光がフォトダイオード２０Ｘで光電変換され、信号電荷として蓄積される。当該電荷は、読み出しゲート３１Ｚを介して浮遊拡散領域４０Ｚへ転送される。転送された電荷は浮遊拡散領域４０Ｚの電位を変化させ、当該電位変化によって、浮遊拡散領域４０Ｚに接続された駆動トランジスタ（図示せず）のゲート電極がＯＮ（オン）／ＯＦＦ（オフ）を行い、データが出力される。このような動作を各画素で行い、フォトダイオード２０Ｘによって光電変換された電荷が転送され、イメージセンサを構成している。 In the CMOS image sensor 1X, incident light is photoelectrically converted by the photodiode 20X and accumulated as signal charges. The electric charge is transferred to the floating diffusion region 40Z through the read gate 31Z. The transferred charge changes the potential of the floating diffusion region 40Z, and the gate electrode of the driving transistor (not shown) connected to the floating diffusion region 40Z is turned ON / OFF by the potential change. The data is output. Such an operation is performed in each pixel, and electric charges photoelectrically converted by the photodiode 20X are transferred to constitute an image sensor.

このようなＣＭＯＳイメージセンサ１Ｘについて高画質化を図るためにはフォトダイオード２０Ｘの感度および容量を増大させるという手法が考えられ、そのための構造例が例えば下記特許文献２に提案されている。当該特許文献２に提案されるＭＯＳ型固体イメージセンサを従来の第２の固体撮像装置として図１８の断面図に示す。なお、図１８は特許文献２の図２に開示されている。 In order to improve the image quality of such a CMOS image sensor 1X, a method of increasing the sensitivity and capacitance of the photodiode 20X is conceivable. A structure example for this is proposed in, for example, Patent Document 2 below. The MOS type solid-state image sensor proposed in Patent Document 2 is shown as a conventional second solid-state imaging device in the sectional view of FIG. Note that FIG. 18 is disclosed in FIG.

図１８に示すように、ＭＯＳ型固体イメージセンサ１Ｙでは、Ｎ型領域２２Ｚに凸部２９Ｙを形成している。これにより、フォトダイオード２０Ｙにおける空乏層２４Ｙの面積が凸部２９Ｙの存在しない場合に比べ増大し、光電変換の容量を減少させることなく、電荷蓄積用の容量を上昇させることが可能になるとしている。 As shown in FIG. 18, in the MOS type solid-state image sensor 1Y, a convex portion 29Y is formed in the N-type region 22Z. As a result, the area of the depletion layer 24Y in the photodiode 20Y increases as compared with the case where the convex portion 29Y does not exist, and the charge storage capacity can be increased without decreasing the photoelectric conversion capacity. .

特開昭５８−６０５６８号公報Japanese Patent Laid-Open No. 58-60568 特開２０００−３１４５１号公報JP 2000-31451 A 特開２０００−９１５５２号公報JP 2000-91552 A

上述のＭＯＳ型固体イメージセンサ１Ｙによれば、電荷蓄積用の容量を上昇させることは可能であるが、フォトダイオード２０Ｙそのものの面積を増加させることは困難であると考えられる。すなわち、高画質化のためには、より多くの入射光を光電変換することが求められるが、ＭＯＳ型固体イメージセンサ１ＹにおいてＰウェル領域１１１Ｚの表面部にはフォトダイオード２０Ｙの他にも読み出しゲート３１Ｚが設けられているので、フォトダイオード２０Ｙのためにより大きな面積を取ることが困難であると考えられる。なお、フォトダイオードのために大面積を確保することが困難なのは上述のＣＭＯＳイメージセンサ１Ｘについても同様である。 According to the MOS type solid-state image sensor 1Y described above, it is possible to increase the charge storage capacity, but it is considered difficult to increase the area of the photodiode 20Y itself. That is, in order to improve the image quality, it is required to photoelectrically convert more incident light. However, in the MOS type solid-state image sensor 1Y, a reading gate other than the photodiode 20Y is provided on the surface portion of the P well region 111Z. Since 31Z is provided, it is considered difficult to take a larger area for the photodiode 20Y. Note that it is difficult to secure a large area for the photodiode as well in the above-described CMOS image sensor 1X.

さらに、一般的にＣＭＯＳイメージセンサでは各画素にフォトダイオードの他に３〜４個のトランジスタが必要であるので、各画素おいてフォトダイオードが占める面積は限られたものとなる。 Further, in general, a CMOS image sensor requires 3 to 4 transistors in addition to a photodiode in each pixel, so that the area occupied by the photodiode in each pixel is limited.

また、ＣＣＤでも同様に各画素にフォトダイオードの他に読み出し用ゲート（転送ゲート）等が必要であるので、各画素おいてフォトダイオードが占める面積は限られたものとなる。 Similarly, in a CCD, since each pixel requires a readout gate (transfer gate) in addition to the photodiode, the area occupied by the photodiode in each pixel is limited.

本発明は、かかる点にかんがみてなされたものであり、フォトダイオードの面積を大きくして高画質化が可能な固体撮像装置およびそれの製造方法を提供することを目的とする。 The present invention has been made in view of this point, and an object of the present invention is to provide a solid-state imaging device capable of increasing the image area by increasing the area of the photodiode and a method for manufacturing the same.

上記目的を達成するために本発明は、固体撮像装置において、基板本体部および前記基板本体部の表面上に設けられた突出部を含む半導体基板と、前記突出部内に設けられたフォトダイオードと、前記突出部の側面の全周囲のうちの少なくとも一部に対面して配置された読み出しゲートとを備えることを特徴とする。このような構成によれば、読み出しゲートが突出部の側面に対面して配置されているので、読み出しゲートが基板本体部の表面上に配置された構造よりも、読み出しゲートの面積を小さくすることができる。このため、フォトダイオードの面積、すなわち突出部の面積（頂上面の面積）を大きくすることができる。したがって、光電変換による電荷発生量を増加させて、高画質化を図ることができる。また、読み出しゲートの面積縮小により、画素密度を高くして高精細化を図ることができる。 In order to achieve the above object, in the solid-state imaging device, the present invention provides a semiconductor substrate including a substrate body and a protrusion provided on a surface of the substrate body, a photodiode provided in the protrusion, And a readout gate arranged to face at least a part of the entire periphery of the side surface of the protrusion. According to such a configuration, since the read gate is arranged to face the side surface of the protruding portion, the area of the read gate can be made smaller than the structure in which the read gate is arranged on the surface of the substrate body. Can do. For this reason, the area of the photodiode, that is, the area of the protrusion (the area of the top surface) can be increased. Therefore, the amount of charge generated by photoelectric conversion can be increased to improve image quality. Further, by reducing the area of the reading gate, the pixel density can be increased and high definition can be achieved.

そして、前記基板本体部は、前記表面から所定深さの第１領域と、前記第１領域よりも深い第２領域とを含み、前記第１領域は前記第２領域よりも不純物濃度が高いことが好ましい。このような構成によれば、半導体基板の配線抵抗を低減できるし、半導体基板の不純物濃度を任意に設定できるし、ディープＮウェル構造への適用が可能になる。 The substrate body includes a first region having a predetermined depth from the surface and a second region deeper than the first region, and the first region has a higher impurity concentration than the second region. Is preferred. According to such a configuration, the wiring resistance of the semiconductor substrate can be reduced, the impurity concentration of the semiconductor substrate can be arbitrarily set, and application to a deep N well structure becomes possible.

また、前記突出部は頂上面に凹凸を有することが好ましい。このような構成によれば、フォトダイオードの表面積が増加するので、電荷発生量を増加させることができ、これにより高画質化を図ることができる。 Moreover, it is preferable that the said protrusion part has an unevenness | corrugation in the top surface. According to such a configuration, the surface area of the photodiode is increased, so that the amount of generated charges can be increased, thereby improving the image quality.

また、前記突出部の頂上面内に設けられており、前記フォトダイオードにおける前記頂上面の側の不純物層とは逆の導電型を有する、不純物層をさらに備えることが好ましい。このような構成によれば、当該不純物層はいわゆるサーフェイスシールド層として作用するので、暗電流を低減することができる。 Further, it is preferable to further include an impurity layer provided in the top surface of the protruding portion and having a conductivity type opposite to that of the impurity layer on the top surface side of the photodiode. According to such a configuration, since the impurity layer functions as a so-called surface shield layer, dark current can be reduced.

また、前記フォトダイオードは凹凸形状と凸形状とのいずれかの形状のＰＮ接合面を有することが好ましい。このような構成によれば、平坦なＰＮ接合面に比べて接合面積を大きくすることができるので、フォトダイオードの容量を減少させることなく、感度を増大させることができる。 Moreover, it is preferable that the photodiode has a PN junction surface having a concavo-convex shape or a convex shape. According to such a configuration, since the junction area can be increased as compared with a flat PN junction surface, the sensitivity can be increased without reducing the capacitance of the photodiode.

また、前記突出部は円柱形状と円すい台形状とのいずれかであることが好ましく、このような構成によれば、電界集中効果によって特性を向上させることができる。または、前記突出部は角柱形状と角すい台形状とのいずれかであることが好ましく、このような構成によれば、突出部の側面の面方位に対応させたチャネル注入をすることやゲート絶縁膜としてのシリコン酸化膜の面方位依存がないことによって、円柱形状等の場合よりも特性の制御が容易になる。 Moreover, it is preferable that the said protrusion part is either cylindrical shape or a truncated cone shape, According to such a structure, a characteristic can be improved by the electric field concentration effect. Alternatively, it is preferable that the projecting portion has either a prismatic shape or a truncated cone shape. According to such a configuration, channel implantation corresponding to the surface orientation of the side surface of the projecting portion or gate insulation is performed. Due to the fact that the silicon oxide film as a film does not depend on the plane orientation, control of characteristics becomes easier than in the case of a cylindrical shape or the like.

また、前記突出部の下部から前記基板本体部に渡って前記側面内および前記表面内に設けられた電荷読み出し用不純物領域をさらに備えることが好ましい。このような構成によれば、フォトダイオードによって光電変換された電荷を読み出す（取り出す）ことができる。このとき、電荷読み出し用不純物層は基板本体部の表面内へ至っているので、当該部分から次段の回路や配線へ電気的接続が可能である。 In addition, it is preferable that the semiconductor device further includes a charge readout impurity region provided in the side surface and in the surface from the lower portion of the projecting portion to the substrate main body portion. According to such a configuration, the charge photoelectrically converted by the photodiode can be read (taken out). At this time, since the charge readout impurity layer reaches the surface of the substrate body, electrical connection from the portion to the next stage circuit or wiring is possible.

さらに本発明は、固体撮像装置の製造方法において、半導体基板に突出部を形成する突出部形成工程と、前記突出部の側面の全周囲のうちの少なくとも一部に対面するように読み出しゲートを形成する読み出しゲート形成工程と、前記突出部内にフォトダイオードを形成するフォトダイオード形成工程とを備えることを特徴とする。このような構成によれば、上述の固体撮像装置を製造することができる。 Furthermore, the present invention provides a method for manufacturing a solid-state imaging device, wherein a protruding portion is formed on a semiconductor substrate, and a readout gate is formed so as to face at least a part of the entire periphery of the side surface of the protruding portion. A read gate forming step, and a photodiode forming step of forming a photodiode in the projecting portion. According to such a configuration, the above-described solid-state imaging device can be manufactured.

このように本発明によれば、フォトダイオードの面積を大きくして固体撮像装置の高画質化を図ることができる。 As described above, according to the present invention, the area of the photodiode can be increased to improve the image quality of the solid-state imaging device.

図１に実施形態に係る第１の固体撮像装置１Ａを説明するための平面図（上段）および断面図（下段）を示す。なお、図面を分かりやすくするために、平面図にも断面図における対応部分と同様のハッチングを施しており、後述の図８等の平面図についても同様である。 FIG. 1 shows a plan view (upper stage) and a cross-sectional view (lower stage) for explaining the first solid-state imaging device 1A according to the embodiment. In order to make the drawings easy to understand, the plan view is also hatched in the same manner as the corresponding portion in the sectional view, and the same applies to the plan view of FIG.

図１に示すように、固体撮像装置１Ａは、１つの画素内に、半導体基板１０と、フォトダイオード２０と、読み出しゲートとしてのゲート電極３１（以下「読み出しゲート３１」とも呼ぶ）と、ゲート絶縁膜３２と、電荷読み出し用のＮ型領域（電荷読み出し用不純物領域）４０とを含んでいる。なお、固体撮像装置１Ａ全体においては多数の画素が平面視において例えばマトリクス配置されている。 As shown in FIG. 1, the solid-state imaging device 1 A includes a semiconductor substrate 10, a photodiode 20, a gate electrode 31 as a readout gate (hereinafter also referred to as “readout gate 31”), and gate insulation in one pixel. The film 32 and an N-type region for reading out charges (impurity region for reading out charges) 40 are included. In the entire solid-state imaging device 1A, for example, a large number of pixels are arranged in a matrix in a plan view.

詳細には、半導体基板１０は、例えばシリコンから成り、基板本体部１１０と、突出部１２０とを含んでいる。基板本体部１１０は、表面１１３から所定深さまで設けられたＰ型のウェル領域（第１領域）１１１と、当該Ｐ型ウェル領域１１１に接し当該領域１１１よりも深くに位置するＰ型領域（第２領域）１１２とを含んでいる。なお、「Ｐ型ウェル領域」を「Ｐウェル領域」とも呼ぶことにする。ここで、Ｐウェル領域１１１はＰ型領域１１２よりも不純物濃度が高い。他方、突出部１２０は、基板本体部１１０の表面１１３上に設けられており、基板本体部１１０に結合している。突出部１２０は、固体撮像装置１Ａでは角柱形状をしており、図１等では４角柱の突出部１２０を例示している。突出部１２０において、基板本体部１１０の表面１１３から所定高さまでは上記Ｐウェル領域１１１と同様の不純物濃度のＰ型層２１が形成されており、それ以上の高さ部分にはＮ型の不純物層２２（以下「Ｎ型層２２」とも呼ぶ）が形成されている。Ｎ型層２２は、固体撮像装置１Ａでは、突出部１２０の頂上面１２６まで至っている。 Specifically, the semiconductor substrate 10 is made of, for example, silicon, and includes a substrate body 110 and a protrusion 120. The substrate main body 110 includes a P-type well region (first region) 111 provided from the surface 113 to a predetermined depth, and a P-type region (first region) in contact with the P-type well region 111 and located deeper than the region 111. 2 regions) 112. The “P-type well region” is also referred to as “P-well region”. Here, the P well region 111 has a higher impurity concentration than the P type region 112. On the other hand, the protrusion 120 is provided on the surface 113 of the substrate body 110 and is coupled to the substrate body 110. The protrusion 120 has a prismatic shape in the solid-state imaging device 1 A, and a quadrangular prism protrusion 120 is illustrated in FIG. 1 and the like. In the protruding portion 120, a P-type layer 21 having an impurity concentration similar to that of the P-well region 111 is formed at a predetermined height from the surface 113 of the substrate body 110, and an N-type impurity is formed at a higher portion than that. A layer 22 (hereinafter also referred to as “N-type layer 22”) is formed. The N-type layer 22 reaches the top surface 126 of the protrusion 120 in the solid-state imaging device 1A.

このとき、Ｐ型層２１とＮ型層２２とによってＰＮ接合が形成され、これにより突出部１２０内にフォトダイオード２０が形成されている。フォトダイオード２０のＰＮ接合面２３は突出部１２０の頂上面１２６から所定距離に設けられており、当該所定距離は例えば受光光の波長等に基づいて設定される。なお、図１等ではフォトダイオード２０（の接合面２３）が突出部１２０の上部１２１、すなわち基板本体部１１０から遠い側に設けられた場合を例示している。また、固体撮像装置１Ａでは、ＰＮ接合面２３は全体として突出部１２０の頂上面１２６からほぼ一定距離に在り平坦である。 At this time, a PN junction is formed by the P-type layer 21 and the N-type layer 22, thereby forming the photodiode 20 in the protruding portion 120. The PN junction surface 23 of the photodiode 20 is provided at a predetermined distance from the top surface 126 of the protrusion 120, and the predetermined distance is set based on, for example, the wavelength of received light. 1 and the like illustrate a case where the photodiode 20 (joint surface 23 thereof) is provided on the upper portion 121 of the protruding portion 120, that is, on the side far from the substrate main body 110. Further, in the solid-state imaging device 1 A, the PN junction surface 23 as a whole is flat at a substantially constant distance from the top surface 126 of the protrusion 120.

そして、突出部１２０の側面１２５に対面するように読み出しゲート３１が配置されており、当該読み出しゲート３１は、突出部１２０の下部１２２（基板本体部１１１側の部分）とＮ型層２２のＰＮ接合面２３付近との間に渡って設けられている。ここで、図１では読み出しゲート３１が突出部１２０の側面１２５の全周囲に対面している場合を図示しているが、当該全周囲の一部に対面するように読み出しゲート３１を設けてもよい。この点は後述の固体撮像装置１Ｂ（図８参照）等においても同様である。なお、読み出しゲート３１はＮ型多結晶シリコン等の導電性材料から成る。 The read gate 31 is disposed so as to face the side surface 125 of the protruding portion 120, and the read gate 31 is connected to the lower portion 122 (the portion on the substrate body 111 side) of the protruding portion 120 and the PN of the N-type layer 22. It is provided between the vicinity of the joint surface 23. Here, FIG. 1 illustrates the case where the read gate 31 faces the entire periphery of the side surface 125 of the protrusion 120. However, the read gate 31 may be provided so as to face a part of the entire periphery. Good. This also applies to a solid-state imaging device 1B (see FIG. 8) described later. The read gate 31 is made of a conductive material such as N-type polycrystalline silicon.

読み出しゲート３１と半導体基板１０との間には、より具体的には読み出しゲート３１と突出部１２０の側面１２５との間および読み出しゲート３１と基板本体部１１０の表面１１３との間には、読み出しゲート３１および半導体基板１０に接して、例えばシリコン酸化膜から成るゲート絶縁膜３２が配置されている。 More specifically, between the read gate 31 and the semiconductor substrate 10, more specifically, between the read gate 31 and the side surface 125 of the protrusion 120 and between the read gate 31 and the surface 113 of the substrate main body 110, the read is performed. A gate insulating film 32 made of, for example, a silicon oxide film is disposed in contact with the gate 31 and the semiconductor substrate 10.

さらに、半導体基板１０内には突出部１２０の下部１２２から基板本体部１１０に渡ってＮ型領域（電荷読み出し用不純物領域）４０が設けられている。より具体的には、突出部１２０の下部１２２には当該突出部１２０の側面１２５内にＮ型領域４０が設けられており、当該Ｎ型領域４０は基板本体部１１０の表面１１３内へ延在している。なお、当該Ｎ型領域４０のうちで突出部１２０内の部分はゲート絶縁膜３２を介して読み出しゲート３１の端部に対面しており、当該Ｎ型領域４０のうちで基板本体部１１０内の部分は平面視において突出部１２０よりも外側まで延在している。ここで、図１の平面図では当該Ｎ型領域４０が突出部１２０を取り囲むように形成されている場合を図示しているが、図２の平面図に示すようにＮ型領域４０を突出部１２０付近から周辺の素子や配線等（図示せず）へ向けて引き出してもよい。この点は後述の固体撮像装置１Ｂ（図８参照）等においても同様である。 Further, in the semiconductor substrate 10, an N-type region (charge reading impurity region) 40 is provided from the lower portion 122 of the projecting portion 120 to the substrate main body 110. More specifically, an N-type region 40 is provided in the side surface 125 of the protrusion 120 at the lower portion 122 of the protrusion 120, and the N-type region 40 extends into the surface 113 of the substrate body 110. is doing. In the N-type region 40, the portion in the protruding portion 120 faces the end portion of the read gate 31 through the gate insulating film 32, and in the N-type region 40, the portion in the substrate main body 110. The portion extends to the outside of the protrusion 120 in plan view. Here, in the plan view of FIG. 1, a case where the N-type region 40 is formed so as to surround the projecting portion 120 is illustrated, but the N-type region 40 is projected as shown in the plan view of FIG. 2. You may pull out from 120 vicinity toward a periphery element, wiring, etc. (not shown). This also applies to a solid-state imaging device 1B (see FIG. 8) described later.

なお、読み出しゲート３１、ゲート絶縁膜３２、Ｎ型層２２およびＮ型領域４０によってＭＯＳ（Metal Oxide Semiconductor）トランジスタ構造が形成されている。ここで、ゲート絶縁膜３２にシリコン酸化膜以外の絶縁膜、例えばシリコン窒化膜を用いてもよく、その場合にはＭＩＳ（Metal Insulator Semiconductor）トランジスタ構造を形成することになる。 The read gate 31, the gate insulating film 32, the N-type layer 22 and the N-type region 40 form a MOS (Metal Oxide Semiconductor) transistor structure. Here, an insulating film other than a silicon oxide film, such as a silicon nitride film, may be used for the gate insulating film 32. In this case, a MIS (Metal Insulator Semiconductor) transistor structure is formed.

このような構成下、固体撮像装置１Ａに入射してきた光は、フォトダイオード２０によって光電変換され、信号電荷として蓄積される。この信号電荷は、読み出しゲート３１をＯＮ（オン）することにより、突出部１２０の側面１２５付近のチャネルを通って（したがって基板本体部１１０の表面１１３に垂直な方向に）移動し、電荷読み出し用のＮ型領域４０へ転送される。 Under such a configuration, light incident on the solid-state imaging device 1A is photoelectrically converted by the photodiode 20 and accumulated as signal charges. The signal charge moves through the channel near the side surface 125 of the projecting portion 120 (and thus in a direction perpendicular to the surface 113 of the substrate main body 110) by turning on the read gate 31 to read the charge. Are transferred to the N-type region 40.

固体撮像装置１Ａによれば、読み出しゲート３１が突出部１２０の側面１２５に対面して配置されているので、従来の固体撮像装置１Ｘ，１Ｙ（図１７および図１８参照）のように読み出しゲート３１Ｚおよびフォトダイオード２０Ｘ，２０ＹをＰウェル領域１１１Ｚの表面部に平面的に２次元配置した構造に比べて、半導体基板１０の平面視（図１の平面視を参照）において読み出しゲート３１が占める面積を小さくすることができる。このため、フォトダイオード２０の面積、すなわち突出部１２０の面積（頂上面１２６の面積）を大きくすることができる。したがって、光電変換による電荷発生量を増加させて、高画質化を図ることができる。 According to the solid-state imaging device 1A, the readout gate 31 is disposed so as to face the side surface 125 of the protrusion 120. Therefore, the readout gate 31Z as in the conventional solid-state imaging devices 1X and 1Y (see FIGS. 17 and 18). Compared with the structure in which the photodiodes 20X and 20Y are two-dimensionally arranged on the surface of the P well region 111Z, the area occupied by the read gate 31 in the plan view of the semiconductor substrate 10 (see the plan view in FIG. 1) is larger. Can be small. For this reason, the area of the photodiode 20, that is, the area of the protrusion 120 (the area of the top surface 126) can be increased. Therefore, the amount of charge generated by photoelectric conversion can be increased to improve image quality.

ここで、一般的に電荷発生量はフォトダイオードの面積、フォトダイオードを構成するＰ型層または／およびＮ型層の不純物濃度、動作電圧等によって決まる。この点について、固体撮像装置１Ａによれば、回路内の動作電圧を上昇させることなく、また、フォトダイオードの上記不純物濃度の低下に伴う電荷蓄積量の低下を招くことなく、また、画素の実効的な２次元的面積を増加させることなく、光電変換による電荷発生量を増加させることができる。 Here, generally, the amount of charge generation is determined by the area of the photodiode, the impurity concentration of the P-type layer and / or N-type layer constituting the photodiode, the operating voltage, and the like. In this regard, according to the solid-state imaging device 1A, the operating voltage in the circuit is not increased, the charge accumulation amount is not decreased due to the decrease in the impurity concentration of the photodiode, and the effective pixel is not affected. The amount of charge generated by photoelectric conversion can be increased without increasing the typical two-dimensional area.

また、読み出しゲート３１の面積縮小によって、画素の面積を小さくすることが可能となり、画素密度を高くして高精細化を図ることもできる。 In addition, the area of the readout gate 31 can be reduced, so that the area of the pixel can be reduced, and the pixel density can be increased to achieve higher definition.

さらに、上述のように光電変換された電荷は電荷読み出し用Ｎ型領域４０を介して読み出される（取り出される）が、当該Ｎ型領域４０は基板本体部１１０の表面１１３内へ至っているので、当該部分から次段の回路や配線へ電気的接続が可能である。 Furthermore, the photoelectrically converted charges as described above are read out (taken out) through the charge readout N-type region 40, but the N-type region 40 reaches the surface 113 of the substrate body 110, so Electrical connection is possible from the part to the next stage circuit and wiring.

さらに、半導体基板１０ではＰ型領域１１２よりも不純物濃度が高いＰウェル領域１１１を含んでいるので、配線抵抗を低減できるし、半導体基板１０の不純物濃度を任意に設定できるし、ディープＮウェル構造への適用が可能になる。 Further, since the semiconductor substrate 10 includes the P well region 111 having an impurity concentration higher than that of the P type region 112, the wiring resistance can be reduced, the impurity concentration of the semiconductor substrate 10 can be arbitrarily set, and the deep N well structure Application to is possible.

次に、図３〜図７の断面図を参照しつつ、固体撮像装置１Ａの製造方法を説明する。なお、以下の説明では、例えばイオン注入後のアニール工程、レジストの剥離工程、洗浄工程等は、特に記載しないが、適宜実施されるものとする。 Next, a manufacturing method of the solid-state imaging device 1A will be described with reference to cross-sectional views of FIGS. In the following description, for example, an annealing process after ion implantation, a resist peeling process, a cleaning process, and the like are not particularly described, but are appropriately performed.

まず、例えばＰ型シリコンから成る半導体基板１０Ａの表面に例えばイオン注入法を利用してＰ型不純物を導入することによって、Ｐウェル領域１１１Ａを形成する（図３参照）。このとき、半導体基板１０ＡのうちでＰ型領域１１１Ａより深い領域が既述のＰ型領域１１２に成る。なお、Ｐウェル領域１１１Ａの選択的形成には公知のフォトリソグラフィ技術によってパターニングされたレジストをマスクとして用いることができる。イオン注入に関しては、例えば、燐（リン）を注入エネルギー１００ｋｅｖ〜１０ＭｅＶおよび注入量１×１０¹²／ｃｍ²〜１×１０¹⁸／ｃｍ²程度で注入するというドーズ条件が挙げられる。 First, a P well region 111A is formed by introducing a P type impurity into the surface of a semiconductor substrate 10A made of, for example, P type silicon by using, for example, an ion implantation method (see FIG. 3). At this time, a region deeper than the P-type region 111A in the semiconductor substrate 10A becomes the P-type region 112 described above. Note that a resist patterned by a known photolithography technique can be used as a mask for the selective formation of the P well region 111A. With respect to ion implantation, for example, phosphorus may be implanted at an implantation energy of 100 kev to 10 MeV and an implantation amount of about 1 × 10 ¹² / cm ² to 1 × 10 ¹⁸ / cm ² .

なお、Ｐウェル領域１１１Ａの形成は、後述する突出部１２０の形成後に行ってもよいし、また、Ｐ型シリコン基板上にエピタキシャル成長させて形成してもよい。すなわち、所望の濃度プロファイルが得られる限り、形成方法および形成時期は特に限定しない。ここで、上述のようにＰウェル領域１１１ＡをＰ型シリコン基板上にエピタキシャル成長させて形成する場合には、下地となる上記Ｐ型シリコン基板が既述のＰ型領域１１２に当たり、当該Ｐ型領域１１２およびＰウェル領域１１１Ａから成る積層体が半導体基板１０Ａに当たる。 The formation of the P well region 111A may be performed after the formation of a protrusion 120 described later, or may be formed by epitaxial growth on a P-type silicon substrate. That is, as long as a desired concentration profile is obtained, the formation method and the formation time are not particularly limited. Here, when the P-well region 111A is formed by epitaxial growth on the P-type silicon substrate as described above, the P-type silicon substrate serving as a base hits the P-type region 112 described above, and the P-type region 112 is formed. The stacked body composed of the P well regions 111A hits the semiconductor substrate 10A.

次に、図３に示すように、Ｐウェル領域１１１Ａの表面上にシリコン酸化膜８１を形成する。例えば、まず、Ｐウェル領域１１１Ａ上にシリコン酸化膜（例えば厚さ２００〜２０００ｎｍ）およびレジストを順次形成する。そして、上記レジストを公知のフォトリソグラフィ技術によってパターニングし、当該パターニングされたレジストをマスクにして反応性イオンエッチングによって上記シリコン酸化膜をパターニングする。これにより、上記シリコン酸化膜からシリコン酸化膜８１が形成される。なお、シリコン酸化膜８１の形成方法はこれに限定されない。 Next, as shown in FIG. 3, a silicon oxide film 81 is formed on the surface of the P well region 111A. For example, first, a silicon oxide film (for example, a thickness of 200 to 2000 nm) and a resist are sequentially formed on the P well region 111A. Then, the resist is patterned by a known photolithography technique, and the silicon oxide film is patterned by reactive ion etching using the patterned resist as a mask. Thereby, a silicon oxide film 81 is formed from the silicon oxide film. The method for forming the silicon oxide film 81 is not limited to this.

そして、シリコン酸化膜８１をマスクに用いて、例えば反応性イオンエッチングによって、半導体基板１０ＡのＰウェル領域１１１Ａを１〜５０００ｎｍエッチングし、その後、シリコン酸化膜８１を選択的に除去する（図４参照）。これにより、Ｐウェル領域１１１Ａから突出部１２０およびＰウェル領域１１１が形成される。 Then, using the silicon oxide film 81 as a mask, the P well region 111A of the semiconductor substrate 10A is etched by 1 to 5000 nm, for example, by reactive ion etching, and then the silicon oxide film 81 is selectively removed (see FIG. 4). ). Thereby, the protrusion 120 and the P well region 111 are formed from the P well region 111A.

このようにして、半導体基板１０Ａに突出部１２０が形成される（突出部形成工程）。 Thus, the protrusion 120 is formed on the semiconductor substrate 10A (protrusion formation process).

なお、上述のシリコン酸化膜８１に代えて例えば、シリコン窒化膜等の絶縁膜、導電膜、２種以上の材料からなる積層膜等を用いてもよい。すなわち、半導体基板１０Ａに対する上述の反応性エッチング時にエッチングされない材料またはエッチング速度がシリコンに対するよりも遅い材料を、シリコン酸化膜８１の代わりに用いることができる。 Instead of the silicon oxide film 81 described above, for example, an insulating film such as a silicon nitride film, a conductive film, a laminated film made of two or more materials, or the like may be used. That is, a material that is not etched during the above-described reactive etching for the semiconductor substrate 10A or a material that has a slower etching rate than that for silicon can be used in place of the silicon oxide film 81.

次に、例えば半導体基板１０を熱酸化することによって、図５に示すように、Ｐウェル領域１１１の露出した表面１１１３ならびに突出部１２０の露出した表面（具体的には側面１２５および頂上面１２６）にシリコン酸化膜３２Ａを形成する。なお、シリコン酸化膜３２Ａは、例えばＣＶＤ（Chemical Vapor Deposition）法によって堆積してもよく、特にその形成方法は限定しない。 Next, for example, by thermally oxidizing the semiconductor substrate 10, as shown in FIG. 5, the exposed surface 1113 of the P well region 111 and the exposed surface of the protrusion 120 (specifically, the side surface 125 and the top surface 126). Then, a silicon oxide film 32A is formed. The silicon oxide film 32A may be deposited by, for example, a CVD (Chemical Vapor Deposition) method, and the formation method is not particularly limited.

その後、突出部１２０の側面１２５内に対して例えばイオン注入法によって不純物を導入し、これにより読み出しゲート３１（図１参照）に対向するチャネル領域の不純物濃度を調整する。なお、イオン注入について、例えば、０〜６０°程度傾斜した方向から、５〜１００ｋｅＶの注入エネルギーで、硼素を１×１０¹⁰〜１×１０¹⁷／ｃｍ²程度注入する。なお、チャネル領域への不純物導入は行わなくてもよく、また、シリコン酸化膜３２Ａの形成前に行ってもよい。つまり、所望の不純物濃度が得られる限り、チャネル領域への不純物導入の有無、方法、工程の順序等について特に限定しない。 Thereafter, an impurity is introduced into the side surface 125 of the protruding portion 120 by, for example, ion implantation, thereby adjusting the impurity concentration of the channel region facing the read gate 31 (see FIG. 1). As for ion implantation, for example, boron is implanted at about 1 × 10 ¹⁰ to 1 × 10 ¹⁷ / cm ² with an implantation energy of 5 to 100 keV from a direction inclined about 0 to 60 °. Note that the impurity introduction into the channel region may not be performed, and may be performed before the formation of the silicon oxide film 32A. That is, as long as a desired impurity concentration can be obtained, the presence / absence of impurity introduction into the channel region, the method, the order of steps, and the like are not particularly limited.

そして、図５に示すように、シリコン酸化膜３２Ａ上に例えば多結晶シリコン膜３１Ａを２０ｎｍ〜２００ｎｍ程度堆積し、当該多結晶シリコン膜３１Ａに対して例えばイオン注入法によって不純物を導入する。当該イオン注入に関して、例えば、砒素または燐を５〜１００ｋｅＶの注入エネルギーで１×１０¹²〜１×１０¹⁷／ｃｍ²の注入量でもって注入するというドーズが挙げられる。なお、多結晶シリコン３１Ａへの不純物導入は、イオン注入法に限らず、例えば多結晶シリコン膜３１Ａの堆積時にin-situで行ってもよく、その方法は問わない。また、多結晶シリコン３１Ａを堆積した直後に行わなくてもよく、後工程において行ってもよい。 Then, as shown in FIG. 5, a polycrystalline silicon film 31A, for example, is deposited to a thickness of about 20 nm to 200 nm on the silicon oxide film 32A, and impurities are introduced into the polycrystalline silicon film 31A by, eg, ion implantation. With respect to the ion implantation, for example, a dose of implanting arsenic or phosphorus with an implantation energy of 5 to 100 keV and an implantation amount of 1 × 10 ¹² to 1 × 10 ¹⁷ / cm ² can be mentioned. The introduction of impurities into the polycrystalline silicon 31A is not limited to the ion implantation method, and may be performed in-situ at the time of depositing the polycrystalline silicon film 31A, for example, and the method is not limited. Moreover, it does not need to be performed immediately after depositing the polycrystalline silicon 31A, and may be performed in a later step.

次に、多結晶シリコン膜３１Ａおよびシリコン酸化膜３２Ａを例えば反応性イオンエッチングによって異方性エッチングして、図６に示すように読み出しゲート３１およびゲート絶縁膜３１を形成する。なお、多結晶シリコン膜３１Ａおよびシリコン酸化膜３２Ａのエッチングは、反応性イオンエッチングに限らず、読み出しゲート３１およびゲート絶縁膜３２についての既述の所定形状が得られる限りその方法は特に限定しない。例えば、シリコン酸化膜やシリコン窒化膜等の堆積および異方性エッチングによってハードマスクを形成し、当該ハードマスクを利用してＣＤＥ(Chemical Dry Etching)等の等方性エッチング等を行うことによって、多結晶シリコン膜３１Ａおよびシリコン酸化膜３２Ａをエッチングしてもよい。 Next, the polycrystalline silicon film 31A and the silicon oxide film 32A are anisotropically etched by, for example, reactive ion etching to form the read gate 31 and the gate insulating film 31 as shown in FIG. The etching of the polycrystalline silicon film 31A and the silicon oxide film 32A is not limited to reactive ion etching, and the method is not particularly limited as long as the predetermined shapes for the readout gate 31 and the gate insulating film 32 are obtained. For example, a hard mask is formed by deposition of silicon oxide film or silicon nitride film and anisotropic etching, and isotropic etching such as CDE (Chemical Dry Etching) is performed using the hard mask. The crystalline silicon film 31A and the silicon oxide film 32A may be etched.

このようにして、読み出しゲート３１が形成される（読み出しゲート形成工程）とともに、ゲート絶縁膜３２が形成される。 In this manner, the read gate 31 is formed (read gate forming step), and the gate insulating film 32 is formed.

次に、図７に示すように、Ｐウェル領域１１１の表面１１３上にレジスト８２を形成する。当該レジスト８２は突出部１２０およびこれの周辺が露出するように公知のリソグラフィー技術によってパターニングされている。そして、レジスト８２をマスクにして例えばイオン注入法によってＮ型の不純物９２を導入することによって、突出部１２０の頂上面１２６内およびＰウェル領域１１１の表面１１３内にＮ型層２２およびＮ型領域４０をそれぞれ形成する。このとき、例えばＮ型不純物９２としての砒素または燐を５〜２００ｋｅＶの注入エネルギーおよび１×１０¹³〜１×１０¹⁸／ｃｍ²の注入量でイオン注入する。なお、Ｎ型層２２およびＮ型領域４０は必ずしも同時に形成する必要はなく、別々に形成してもよい。また、イオン注入法に限らず、所望の不純物濃度プロファイルが得られる限り、その形成方法、順序等は特に限定しない。 Next, as shown in FIG. 7, a resist 82 is formed on the surface 113 of the P well region 111. The resist 82 is patterned by a known lithography technique so that the protruding portion 120 and its periphery are exposed. Then, by introducing an N-type impurity 92 by, for example, ion implantation using the resist 82 as a mask, the N-type layer 22 and the N-type region are formed in the top surface 126 of the protrusion 120 and the surface 113 of the P-well region 111. 40 is formed. At this time, for example, arsenic or phosphorus as the N-type impurity 92 is ion-implanted with an implantation energy of 5 to 200 keV and an implantation amount of 1 × 10 ¹³ to 1 × 10 ¹⁸ / cm ² . Note that the N-type layer 22 and the N-type region 40 are not necessarily formed at the same time, and may be formed separately. In addition to the ion implantation method, the formation method, order, and the like are not particularly limited as long as a desired impurity concentration profile is obtained.

このようなＮ型層２２の形成によって、フォトダイオード２０が形成される（フォトダイオード形成工程）。 By forming the N-type layer 22 as described above, the photodiode 20 is formed (photodiode formation step).

このようにして、図１および図２に示す固体撮像装置１Ａを製造することができる。 In this way, the solid-state imaging device 1A shown in FIGS. 1 and 2 can be manufactured.

ここで、固体撮像装置１Ａの突出部１２０は角柱形状であるが、突出部１２０は、図８に示す第２の固体撮像装置１Ｂのように円柱形状であってもよいし、図９に示す第３の固体撮像装置１Ｃのように角すい台形状（角すい形状の先端頂部を切り落とした形状であり、突出部１２０の側面１２５は基板本体部１１０の表面１１３に対して傾斜している）であってもよいし、円すい台形状（図示せず）であってもよい。かかる点は後述の固体撮像装置１Ｄ（図１０参照）等においても同様である。なお、角すい台形状および円すい台形状は、例えばエッチングガスの流量や圧力等の調整によって形成可能である。円柱形状および円すい台形状の突出部１２０によれば、電界集中効果によって特性を向上させることができる。また、角柱形状および角すい台形状の突出部１２０によれば、側面１２５の面方位に対応させたチャネル注入をすることやゲート絶縁膜３２を成すシリコン酸化膜の面方位依存がないことによって、円柱形状等の場合よりも特性の制御が容易になる。 Here, the projecting portion 120 of the solid-state imaging device 1A has a prismatic shape, but the projecting portion 120 may have a cylindrical shape like the second solid-state imaging device 1B illustrated in FIG. 8, or illustrated in FIG. A rectangular trapezoidal shape as in the third solid-state imaging device 1C (a shape obtained by cutting off the top end of the rectangular shape, and the side surface 125 of the protruding portion 120 is inclined with respect to the surface 113 of the substrate main body 110). It may be a conical trapezoid (not shown). This also applies to a solid-state imaging device 1D (see FIG. 10) described later. The truncated cone shape and the truncated cone shape can be formed, for example, by adjusting the flow rate or pressure of the etching gas. According to the columnar and frustoconical protrusions 120, the characteristics can be improved by the electric field concentration effect. In addition, according to the prism 120 and the trapezoid trapezoidal protrusion 120, the channel implantation corresponding to the surface orientation of the side surface 125 and the dependence on the surface orientation of the silicon oxide film forming the gate insulating film 32 can be achieved. Control of characteristics becomes easier than in the case of a cylindrical shape or the like.

図１０に、実施形態に係る第４の固体撮像装置１Ｄを説明するための平面図および断面図を示す。固体撮像装置１Ｄは、固体撮像装置１Ａ（図１参照）において突出部１２０の頂上面１２６およびＰＮ接合面２３を凹凸形状にまたは波打った形状に形成した構成に当たる。 FIG. 10 shows a plan view and a cross-sectional view for explaining a fourth solid-state imaging device 1D according to the embodiment. The solid-state imaging device 1D corresponds to a configuration in which the top surface 126 and the PN junction surface 23 of the protrusion 120 are formed in an uneven shape or a wavy shape in the solid-state imaging device 1A (see FIG. 1).

詳細には、固体撮像装置１Ｄでは、突出部１２０の頂上面１２６は平坦ではなく凹凸に形成されており、さらに当該頂上面１２６の凹凸に対応してＰＮ接合面２３も凹凸に形成されている。このとき、頂上面１２６とＰＮ接合面２３との間の距離（具体的には突出部１２０の突出方向における距離、換言すれば基板本体部１１０の表面１１３に垂直な方向における距離）は、頂上面１２６またはＰＮ接合面２３の任意の点（箇所）においてほぼ等しい。このような頂上面１２６が凹凸の突出部１２０によれば、フォトダイオード２０の表面積（入射光の取り入れ面積）が増加するので、電荷発生量を増加させることができ、これにより高画質化を図ることができる。 Specifically, in the solid-state imaging device 1 D, the top surface 126 of the protrusion 120 is not flat, but is uneven, and the PN junction surface 23 is also uneven corresponding to the unevenness of the top surface 126. . At this time, the distance between the top surface 126 and the PN junction surface 23 (specifically, the distance in the protruding direction of the protruding portion 120, in other words, the distance in the direction perpendicular to the surface 113 of the substrate body 110) is It is almost equal at any point (location) on the surface 126 or the PN junction surface 23. If the top surface 126 has the projections 120 with the projections and depressions, the surface area (incident light incident area) of the photodiode 20 increases, so that the amount of charge generation can be increased, thereby improving the image quality. be able to.

なお、図１０および後述の図１３等の平面図ではＮ型領域４０の図示を省略しているが、当該Ｎ型領域４０を図１および図２の平面図のいずれの平面パターンで形成してもよいことは既述の通りである。 Note that the N-type region 40 is not shown in the plan view of FIG. 10, FIG. 13 and the like, which will be described later, but the N-type region 40 is formed by any one of the plane patterns of the plan views of FIGS. As described above, it is good.

凹凸形状の頂上面１２６を有する突出部１２０は、例えば、シリコン酸化膜８１（図３参照）を形成する前にあらかじめＰウェル領域１１１Ａの表面に凹凸を設けることによって、形成できる。具体的には、Ｐウェル領域１１１Ａの形成後に、例えばシリコン酸化膜等の絶縁膜の堆積およびエッチングによって、Ｐウェル領域１１１Ａの表面上に絶縁膜８３を形成する（図１１参照）。なお、当該絶縁膜のエッチングは公知のフォトリソグラフィ技術を用いてパターニングされたレジストを用いて実施可能である。この際、エッチング時の粗密依存性を利用したり、エッチング条件を調整したりすることによって、絶縁膜８３に意図的にテーパー角を有するように形成する。その後、絶縁膜８３をマスクにしてＰウェル領域１１１Ａをエッチングすることにより、エッチング後の表面が凹凸に形成される（図１２参照）。なお、図１２には絶縁膜８３が全て無くなるまで上記エッチングを行った場合を示しているが、必ずしもそれに限定されるわけではない。また、その他の形成方法によって凹凸を形成してもかまわない。 The protruding portion 120 having the uneven top surface 126 can be formed, for example, by providing unevenness on the surface of the P well region 111A in advance before forming the silicon oxide film 81 (see FIG. 3). Specifically, after the formation of the P well region 111A, an insulating film 83 is formed on the surface of the P well region 111A by depositing and etching an insulating film such as a silicon oxide film (see FIG. 11). Note that the insulating film can be etched using a resist patterned by a known photolithography technique. At this time, the insulating film 83 is intentionally formed to have a taper angle by utilizing the density dependency during etching or adjusting the etching conditions. Thereafter, the P well region 111A is etched using the insulating film 83 as a mask, whereby the etched surface is formed uneven (see FIG. 12). Although FIG. 12 shows the case where the etching is performed until the insulating film 83 is completely removed, the present invention is not necessarily limited thereto. Further, the unevenness may be formed by other forming methods.

このような凹凸形状の上に既述のシリコン酸化膜８１（図３参照）を形成して、固体撮像装置１Ａについて説明した既述の製造方法を適用することによって、固体撮像装置１Ｄを製造することができる。頂上面１２６が凹凸形状の突出部１２０に対して既述の製造方法と同様にＮ型層２２用のＮ型不純物９２（図７参照）を導入することにより、ＰＮ接合面２３は頂上面１２６の凹凸に対応した凹凸形状に形成される。このような凹凸形状のＰＮ接合面２３によれば、平坦なＰＮ接合面に比べて接合面積を大きくすることができるので、フォトダイオード２０の容量を減少させることなく、感度を増大させることができる。 A solid-state imaging device 1D is manufactured by forming the above-described silicon oxide film 81 (see FIG. 3) on such an uneven shape and applying the above-described manufacturing method described for the solid-state imaging device 1A. be able to. By introducing the N-type impurity 92 (see FIG. 7) for the N-type layer 22 into the protrusion 120 having the concavo-convex shape on the top surface 126 in the same manner as the manufacturing method described above, the PN junction surface 23 is formed on the top surface 126. It is formed in an uneven shape corresponding to the unevenness. According to such a concavo-convex PN junction surface 23, the junction area can be made larger than that of a flat PN junction surface, so that the sensitivity can be increased without reducing the capacitance of the photodiode 20. .

なお、頂上面１２６が凹凸の突出部１２０を、後述の固体撮像装置１Ｅ（図１３参照）等に適用してもよい。 Note that the protrusion 120 having an uneven top surface 126 may be applied to a solid-state imaging device 1E described later (see FIG. 13) or the like.

図１３に、実施形態に係る第５の固体撮像装置１Ｅを説明するための平面図および断面図を示す。固体撮像装置１Ｅは、固体撮像装置１Ａ（図１参照）にＰ型の不純物層５０（以下「Ｐ型層５０」とも呼ぶ）を追加した構成に当たる。 FIG. 13 shows a plan view and a cross-sectional view for explaining a fifth solid-state imaging device 1E according to the embodiment. The solid-state imaging device 1E has a configuration in which a P-type impurity layer 50 (hereinafter also referred to as “P-type layer 50”) is added to the solid-state imaging device 1A (see FIG. 1).

詳細には、図１３に示すように、Ｐ型層５０は突出部１２０の頂上面１２６内に設けられており、このため固体撮像装置１ＥではＮ型層２２は突出部１２０の頂上面１２６に到達していない。つまり、突出部１２０内には、頂上面１２６の側から、Ｐ型層５０、Ｎ型層２２およびＰ型層２１がこの順序で並んでいる。Ｐ型層５０は、例えばフォトダイオード２０を成すＰ型層２１よりも不純物濃度が高く、フォトダイオード２０の光入射側における空乏化を回避しうる程度に高濃度に不純物が導入されている。なお、Ｐ型層５０は、フォトダイオード２０を構成する不純物層２１，２２のうちで頂上面１２６側のＮ型層２２とは逆の導電型を有している。 Specifically, as shown in FIG. 13, the P-type layer 50 is provided in the top surface 126 of the projecting portion 120, and therefore the N-type layer 22 is formed on the top surface 126 of the projecting portion 120 in the solid-state imaging device 1 E. Not reached. That is, the P-type layer 50, the N-type layer 22, and the P-type layer 21 are arranged in this order from the top surface 126 side in the projecting portion 120. The P-type layer 50 has, for example, a higher impurity concentration than the P-type layer 21 that constitutes the photodiode 20, and an impurity is introduced at such a high concentration that it can avoid depletion on the light incident side of the photodiode 20. The P-type layer 50 has a conductivity type opposite to that of the N-type layer 22 on the top surface 126 side in the impurity layers 21 and 22 constituting the photodiode 20.

このようにフォトダイオード２０の前（入射光の進入方向に関して前）に不純物濃度が高いＰ型層５０が設けられているので、入射光により生成された電荷が突出部１２０の頂上面１２６付近で再結合するのを抑制することができ、その結果、暗電流を低減することができる。すなわち、Ｐ型層５０は、いわゆるサーフェイスシールド層として作用する。 As described above, since the P-type layer 50 having a high impurity concentration is provided in front of the photodiode 20 (before the incident light entering direction), the charge generated by the incident light is near the top surface 126 of the protrusion 120. Recombination can be suppressed, and as a result, dark current can be reduced. That is, the P-type layer 50 functions as a so-called surface shield layer.

なお、サーフェイスシールド層を成すＰ型層５０を、上述の固体撮像装置１Ｄ（図１０参照）および後述の固体撮像装置１Ｆ（図１４参照）等に適用してもよい。 Note that the P-type layer 50 constituting the surface shield layer may be applied to the above-described solid-state imaging device 1D (see FIG. 10), a solid-state imaging device 1F (see FIG. 14) described later, and the like.

図１４に、実施形態に係る第６の固体撮像装置１Ｆを説明するための平面図および断面図を示す。固体撮像装置１Ｆは、固体撮像装置１Ａ（図１参照）においてＰＮ接合面２３を凹凸形状にまたは波打った形状に形成した構成に当たる。詳細には、固体撮像装置１Ｆでは、突出部１２０の頂上面１２６は平坦であるが、ＰＮ接合面２３の全面が突出部１２０の頂上面１２６から一定距離に位置しているのではない。すなわち、頂上面１２６上の任意の点（箇所）から、突出部１２０の突出方向に沿った、換言すれば基板本体部１１０の表面１１３に垂直な方向に沿った、ＰＮ接合面２３までの距離は、全ての上記任意点について同じではない。このようなＰＮ接合面２３は、例えば、Ｎ型層２２用のＮ型不純物９２（図７参照）を注入箇所、注入角度、注入深さ等を違えて複数回注入することによって、形成することができる。当該ＰＮ接合面２３によれば、平坦なＰＮ接合面に比べて接合面積を大きくすることができるので、フォトダイオード２０の容量を減少させることなく、感度を増大させることができる。 FIG. 14 shows a plan view and a cross-sectional view for explaining a sixth solid-state imaging device 1F according to the embodiment. The solid-state imaging device 1F corresponds to a configuration in which the PN junction surface 23 is formed in an uneven shape or a wavy shape in the solid-state imaging device 1A (see FIG. 1). Specifically, in the solid-state imaging device 1F, the top surface 126 of the protrusion 120 is flat, but the entire surface of the PN junction surface 23 is not located at a certain distance from the top surface 126 of the protrusion 120. That is, the distance from an arbitrary point (location) on the top surface 126 to the PN junction surface 23 along the protruding direction of the protruding portion 120, in other words, along the direction perpendicular to the surface 113 of the substrate body 110. Are not the same for all the above arbitrary points. Such a PN junction surface 23 is formed by, for example, injecting an N-type impurity 92 (see FIG. 7) for the N-type layer 22 a plurality of times with different implantation locations, implantation angles, implantation depths, and the like. Can do. According to the PN junction surface 23, the junction area can be made larger than that of a flat PN junction surface, so that the sensitivity can be increased without reducing the capacitance of the photodiode 20.

図１５に、実施形態に係る第７の固体撮像装置１Ｇを説明するための平面図および断面図を示す。固体撮像装置１Ｇは、固体撮像装置１Ａ（図１参照）においてＰＮ接合面２３を凸形状に形成した構成に当たる。詳細には、固体撮像装置１Ｇでは、凸形状のＰＮ接合面２３が当該凸形状の頂部を突出部１２０の頂上面１２６の側に向けて設けられている。このとき、固体撮像装置１Ｇにおいても突出部１２０の頂上面１２６は平坦であるので、ＰＮ接合面２３の全面が頂上面１２６から一定距離に位置しているのではない。具体的には、頂上面１２６において端部に近いほど頂上面１２６とＰＮ接合面２３との距離が大きい。このようなＰＮ接合面２３は、例えば、図１６に示すようにＮ型層２２用のＮ型不純物９２を斜め注入することによって形成することができ、当該斜め注入によれば容易に形成することができる。当該ＰＮ接合面２３によっても、平坦なＰＮ接合面に比べて接合面積を大きくすることができるので、フォトダイオード２０の容量を減少させることなく、感度を増大させることができる。 FIG. 15 shows a plan view and a cross-sectional view for explaining a seventh solid-state imaging device 1G according to the embodiment. The solid-state imaging device 1G corresponds to a configuration in which the PN junction surface 23 is formed in a convex shape in the solid-state imaging device 1A (see FIG. 1). Specifically, in the solid-state imaging device 1G, the convex PN junction surface 23 is provided with the convex top portion facing the top surface 126 side of the protruding portion 120. At this time, since the top surface 126 of the protrusion 120 is also flat in the solid-state imaging device 1G, the entire surface of the PN junction surface 23 is not located at a certain distance from the top surface 126. Specifically, the distance between the top surface 126 and the PN junction surface 23 increases as the top surface 126 is closer to the end. Such a PN junction surface 23 can be formed, for example, by obliquely implanting N-type impurities 92 for the N-type layer 22 as shown in FIG. 16, and can be easily formed by the oblique implantation. Can do. The PN junction surface 23 can also increase the junction area compared to a flat PN junction surface, so that the sensitivity can be increased without reducing the capacitance of the photodiode 20.

なお、固体撮像装置１Ｆ，１ＧにおけるＰＮ接合面２３を、上述の固体撮像装置１Ｄ（図１０参照）等に適用してもよい。 Note that the PN junction surface 23 in the solid-state imaging devices 1F and 1G may be applied to the above-described solid-state imaging device 1D (see FIG. 10) and the like.

なお、上述の説明における半導体材料の導電型を逆にして固体撮像装置を構成することも可能である。 Note that it is also possible to configure the solid-state imaging device by reversing the conductivity type of the semiconductor material in the above description.

は、実施形態に係る第１の固体撮像装置を説明するための平面図および断面図である。These are the top view and sectional drawing for demonstrating the 1st solid-state imaging device which concerns on embodiment. は、実施形態に係る第１の固体撮像装置を説明するための平面図である。These are the top views for demonstrating the 1st solid-state imaging device which concerns on embodiment. は、実施形態に係る第１の固体撮像装置の製造方法を説明するための断面図である。These are sectional drawings for demonstrating the manufacturing method of the 1st solid-state imaging device which concerns on embodiment. は、実施形態に係る第１の固体撮像装置の製造方法を説明するための断面図である。These are sectional drawings for demonstrating the manufacturing method of the 1st solid-state imaging device which concerns on embodiment. は、実施形態に係る第１の固体撮像装置の製造方法を説明するための断面図である。These are sectional drawings for demonstrating the manufacturing method of the 1st solid-state imaging device which concerns on embodiment. は、実施形態に係る第１の固体撮像装置の製造方法を説明するための断面図である。These are sectional drawings for demonstrating the manufacturing method of the 1st solid-state imaging device which concerns on embodiment. は、実施形態に係る第１の固体撮像装置の製造方法を説明するための断面図である。These are sectional drawings for demonstrating the manufacturing method of the 1st solid-state imaging device which concerns on embodiment. は、実施形態に係る第２の固体撮像装置を説明するための平面図および断面図である。These are the top view and sectional drawing for demonstrating the 2nd solid-state imaging device which concerns on embodiment. は、実施形態に係る第３の固体撮像装置を説明するための平面図および断面図である。These are the top view and sectional drawing for demonstrating the 3rd solid-state imaging device which concerns on embodiment. は、実施形態に係る第４の固体撮像装置を説明するための平面図および断面図である。These are the top view and sectional drawing for demonstrating the 4th solid-state imaging device which concerns on embodiment. は、実施形態に係る第４の固体撮像装置の製造方法を説明するための断面図である。These are sectional drawings for demonstrating the manufacturing method of the 4th solid-state imaging device which concerns on embodiment. は、実施形態に係る第４の固体撮像装置の製造方法を説明するための断面図である。These are sectional drawings for demonstrating the manufacturing method of the 4th solid-state imaging device which concerns on embodiment. は、実施形態に係る第５の固体撮像装置を説明するための平面図および断面図である。These are the top view and sectional drawing for demonstrating the 5th solid-state imaging device which concerns on embodiment. は、実施形態に係る第６の固体撮像装置を説明するための平面図および断面図である。These are the top view and sectional drawing for demonstrating the 6th solid-state imaging device which concerns on embodiment. は、実施形態に係る第７の固体撮像装置を説明するための平面図および断面図である。These are the top view and sectional drawing for demonstrating the 7th solid-state imaging device which concerns on embodiment. は、実施形態に係る第７の固体撮像装置の製造方法を説明するための断面図である。These are sectional drawings for demonstrating the manufacturing method of the 7th solid-state imaging device which concerns on embodiment. は、従来の第１の固体撮像装置（ＣＭＯＳイメージセンサ）を説明するための断面図である。These are sectional drawings for demonstrating the conventional 1st solid-state imaging device (CMOS image sensor). は、従来の第２の固体撮像装置（ＭＯＳ型固体イメージセンサ）を説明するための断面図である。These are sectional drawings for demonstrating the conventional 2nd solid-state imaging device (MOS type solid-state image sensor).

Explanation of symbols

１Ａ〜１Ｇ固体撮像装置
１０，１０Ａ半導体基板
１１０基板本体部
１１１Ｐウェル領域（第１領域）
１１２Ｐ型領域（第２領域）
１１３表面
１２０突出部
１２２下部
１２５側面
１２６頂上面
２０フォトダイオード
２２Ｎ型層（頂上面側の不純物層）
２３ＰＮ接合面
３１読み出しゲート
４０Ｎ型領域（電荷読み出し用不純物領域）
５０Ｐ型層（不純物層） 1A to 1G Solid-state imaging device 10, 10A Semiconductor substrate 110 Substrate body 111 P-well region (first region)
112 P-type region (second region)
113 surface 120 projecting part 122 lower part 125 side face 126 top surface 20 photodiode 22 N-type layer (impurity layer on the top surface side)
23 PN junction surface 31 readout gate 40 N-type region (impurity region for charge readout)
50 P-type layer (impurity layer)

Claims

A semiconductor substrate including a substrate body portion and a protrusion provided on a surface of the substrate body portion;
A photodiode provided in the protruding portion;
A solid-state imaging device, comprising: a reading gate disposed to face at least a part of the entire periphery of the side surface of the protruding portion.

The substrate body includes a first region having a predetermined depth from the surface and a second region deeper than the first region,
The solid-state imaging device according to claim 1, wherein the first region has a higher impurity concentration than the second region.

3. The solid-state imaging device according to claim 1, wherein the projecting portion has irregularities on the top surface. 4.

The impurity layer which is provided in the top surface of the said protrusion part, and has a conductivity type opposite to the impurity layer of the said top surface side in the said photodiode is further provided. The solid-state imaging device according to any one of 3.

The solid-state imaging device according to any one of claims 1 to 4, wherein the photodiode has a PN junction surface having a concavo-convex shape or a convex shape.

The solid-state imaging device according to any one of claims 1 to 5, wherein the protruding portion has one of a cylindrical shape and a truncated cone shape.

The solid-state imaging device according to any one of claims 1 to 6, wherein the protruding portion has one of a prismatic shape and a rectangular trapezoidal shape.

8. The charge readout impurity region further provided in the side surface and in the surface from a lower part of the projecting portion to the substrate main body portion. 9. Solid-state imaging device.

A protrusion forming step of forming the protrusion on the semiconductor substrate;
A read gate forming step of forming a read gate so as to face at least a part of the entire periphery of the side surface of the protruding portion;
A method of manufacturing a solid-state imaging device, comprising: a photodiode forming step of forming a photodiode in the protruding portion.