JP2007134562A - Solid-state imaging device and its manufacturing method - Google Patents

Solid-state imaging device and its manufacturing method Download PDF

Info

Publication number
JP2007134562A
JP2007134562A JP2005327335A JP2005327335A JP2007134562A JP 2007134562 A JP2007134562 A JP 2007134562A JP 2005327335 A JP2005327335 A JP 2005327335A JP 2005327335 A JP2005327335 A JP 2005327335A JP 2007134562 A JP2007134562 A JP 2007134562A
Authority
JP
Japan
Prior art keywords
solid
imaging device
state imaging
surface
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005327335A
Other languages
Japanese (ja)
Inventor
Shinji Horii
Takashi Yokoyama
新司 堀井
敬 横山
Original Assignee
Sharp Corp
シャープ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp, シャープ株式会社 filed Critical Sharp Corp
Priority to JP2005327335A priority Critical patent/JP2007134562A/en
Publication of JP2007134562A publication Critical patent/JP2007134562A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To improve image quality of a solid-state imaging device by enlarging an area of a photo diode. <P>SOLUTION: A semiconductor substrate 10 includes a substrate body 110 and a protrusion 120 on the substrate body 110. A p-type layer 21 with impurity concentration similar to that of the p-well region 111 of the substrate body 110 is formed from the surface 113 of the body 110 to a predetermined height in the protrusion 120, and an n-type layer 22 is formed in a higher part. The photo-diode 20 is formed of both layers 21 and 22. A readout gate 31 is provided oppositely to the side face 125 of the protrusion 120, and a gate insulation film 32 is provided between the gate 31 and the substrate 10. An n-type region 40 for reading electric charge is provided in the substrate 10 from the lower part 121 of the protrusion 120 to the body 110. The readout gate 31, the gate insulation film 32, the n-type layer 22 and the n-type region 40 form a MOS transistor structure. <P>COPYRIGHT: (C)2007,JPO&INPIT

Description

本発明は、固体撮像装置およびそれの製造方法に関し、具体的にはフォトダイオードの面積を大きくして固体撮像装置の高画質化を図る技術に関する。 The present invention relates to a solid-state imaging device and method of manufacturing it, in particular to a technique for achieving high image quality of the solid-state imaging device by increasing the area of ​​the photodiode.

近年、撮像管に代わるものとして、撮像管よりも小型、軽量、長寿命という特長を有するCCD(Charge Coupled Device)やCMOS(Complementary Metal Oxide Semiconductor)イメージセンサという固体撮像装置が広く用いられるようになっている。 Recently, it as an alternative to the imaging tube, smaller than an image pickup tube, light weight, as CCD (Charge Coupled Device) or CMOS solid-state imaging device that (Complementary Metal Oxide Semiconductor) image sensor is widely used with advantage that a long life ing. 特に近年家庭用ビデオカメラ、放送用ビデオカメラやデジタルスチルカメラ等に広く用いられる他、携帯電話やいわゆるデジタル家電といわれる家電製品にも広く用いられるようになっている。 Particularly, in recent years home video camera, other widely used in broadcast video camera, a digital still camera and the like, have become widely used in consumer electronics products, which is said to mobile phones and so-called digital consumer electronics.

図17に従来の第1の固体撮像装置としてのCMOSイメージセンサ1Xを説明するための断面図を示す。 It shows a cross-sectional view for explaining a CMOS image sensor 1X as a first solid-state imaging device of the conventional Figure 17. CMOSイメージセンサ1Xは、光信号を受光して光電変換し電荷を蓄積するフォトダイオード20Xと、そのフォトダイオード20Xの電荷を読み出すための読み出しゲート31Zとを有する。 CMOS image sensor 1X includes a photodiode 20X for accumulating photoelectric conversion charges by receiving light signals, and a read gate 31Z for reading the charge of the photodiode 20X.

CMOSイメージセンサ1Xでは、例えば、P型半導体基板112Z上にP型のウェル領域(以下「Pウェル領域」と呼ぶ)111Zが設けられており、このPウェル領域111Zの表面部には素子分離用絶縁膜60Zが選択的に設けられている。 In the CMOS image sensor 1X, for example, (hereinafter referred to as "P-well region") P-type well region on the P-type semiconductor substrate 112Z 111Z is provided for device isolation on the surface portion of the P-well region 111Z insulating film 60Z is selectively provided. この素子分離用絶縁膜60Zによって画定される素子領域内において、Pウェル領域111Zの表面上にはゲート酸化膜32Zが設けられている。 In the element region defined by the element isolation insulating film 60Z, a gate oxide film 32Z is ​​provided on the surface of the P-well region 111Z. そして、このゲート酸化膜32Zを介してPウェル領域111Z上に読み出しゲート31Zが設けられている。 The read gate 31Z is provided on the P-well region 111Z through the gate oxide film 32Z.

Pウェル領域111Zの表面部には、素子分離用絶縁膜60Zと読み出しゲート31Zとの間に対応する部分に、Pウェル領域111Z内にN型不純物を導入することによって形成されたN型領域22Zが設けられている。 P in the surface portion of the well region 111Z is a portion corresponding to between the element isolation insulating film 60Z and the read gate 31Z, P-well region 111Z N-type region formed by introducing an N-type impurity into the 22Z It is provided. このN型領域22ZとPウェル領域111ZとによるPN接合によってフォトダイオード20Xが形成されている。 Photodiode 20X is formed by a PN junction by the N-type region 22Z and the P-well region 111Z. さらに、Pウェル領域111Zの表面部には、読み出しゲート31Zに対してN型領域22Zとは反対側に、読み出しゲート31Zによってフォトダイオード20Xから読み出された電荷が転送され当該電荷を貯蔵する浮遊拡散領域40Zが設けられている。 Further, the surface portion of the P-well region 111Z, the N-type region 22Z on the read gate 31Z to the opposite side, the charges read from the photodiode 20X by read gate 31Z is to store transferred the charge floating diffusion region 40Z is provided.

このCMOSイメージセンサ1Xでは、入射光がフォトダイオード20Xで光電変換され、信号電荷として蓄積される。 In the CMOS image sensor 1X, the incident light is photoelectrically converted by the photodiode 20X, are accumulated as signal charges. 当該電荷は、読み出しゲート31Zを介して浮遊拡散領域40Zへ転送される。 The charge is transferred to the floating diffusion region 40Z via the read gate 31Z. 転送された電荷は浮遊拡散領域40Zの電位を変化させ、当該電位変化によって、浮遊拡散領域40Zに接続された駆動トランジスタ(図示せず)のゲート電極がON(オン)/OFF(オフ)を行い、データが出力される。 Transferred charge changes the potential of the floating diffusion region 40Z, by the potential change, the gate electrode of the connected to the floating diffusion region 40Z the drive transistor (not shown) performs the ON (ON) / OFF (OFF) , data is output. このような動作を各画素で行い、フォトダイオード20Xによって光電変換された電荷が転送され、イメージセンサを構成している。 Perform such an operation at each pixel, charge photoelectrically converted by the photodiode 20X is transferred, and constitutes an image sensor.

このようなCMOSイメージセンサ1Xについて高画質化を図るためにはフォトダイオード20Xの感度および容量を増大させるという手法が考えられ、そのための構造例が例えば下記特許文献2に提案されている。 Such CMOS image in order to improve image quality for the sensor 1X considered a technique of increasing the sensitivity and capacitance of the photodiode 20X, has been proposed structure example therefor, for example in Patent Document 2. 当該特許文献2に提案されるMOS型固体イメージセンサを従来の第2の固体撮像装置として図18の断面図に示す。 It is shown in the sectional view of FIG. 18 a MOS type solid-state image sensor is proposed in the Patent Document 2 as a second conventional solid-state imaging device. なお、図18は特許文献2の図2に開示されている。 Note that FIG. 18 is disclosed in FIG. 2 of Patent Document 2.

図18に示すように、MOS型固体イメージセンサ1Yでは、N型領域22Zに凸部29Yを形成している。 As shown in FIG. 18, the MOS type solid-state image sensor 1Y, to form a convex portion 29Y in the N-type region 22Z. これにより、フォトダイオード20Yにおける空乏層24Yの面積が凸部29Yの存在しない場合に比べ増大し、光電変換の容量を減少させることなく、電荷蓄積用の容量を上昇させることが可能になるとしている。 Thus, is the area of ​​the depletion layer 24Y in the photodiode 20Y is increased as compared to the absence of the projections 29Y, without reducing the capacity of the photoelectric conversion, it is possible to increase the capacity of the charge storage .

特開昭58−60568号公報 JP-A-58-60568 JP 特開2000−31451号公報 JP 2000-31451 JP 特開2000−91552号公報 JP 2000-91552 JP

上述のMOS型固体イメージセンサ1Yによれば、電荷蓄積用の容量を上昇させることは可能であるが、フォトダイオード20Yそのものの面積を増加させることは困難であると考えられる。 According to the MOS type solid-state image sensor 1Y described above, it is possible to increase the capacity of the charge storage, to increase the area of ​​the photodiode 20Y itself is considered difficult. すなわち、高画質化のためには、より多くの入射光を光電変換することが求められるが、MOS型固体イメージセンサ1YにおいてPウェル領域111Zの表面部にはフォトダイオード20Yの他にも読み出しゲート31Zが設けられているので、フォトダイオード20Yのためにより大きな面積を取ることが困難であると考えられる。 That is, for the image quality is more Many be incident light to photoelectric conversion is desired, in addition to the read gate of the MOS-type solid-state image sensor 1Y P-well region photodiode 20Y in a surface portion of the 111Z in since 31Z is provided, it is considered to be difficult to take a large area by order of the photodiode 20Y. なお、フォトダイオードのために大面積を確保することが困難なのは上述のCMOSイメージセンサ1Xについても同様である。 Incidentally, it is difficult to secure a large area for the photodiode is the same for the above-described CMOS image sensor 1X.

さらに、一般的にCMOSイメージセンサでは各画素にフォトダイオードの他に3〜4個のトランジスタが必要であるので、各画素おいてフォトダイオードが占める面積は限られたものとなる。 Further, since the general CMOS image sensor is required in addition to three to four transistors for the photodiode in each pixel, the area occupied by the photodiode keep each pixel becomes a limited.

また、CCDでも同様に各画素にフォトダイオードの他に読み出し用ゲート(転送ゲート)等が必要であるので、各画素おいてフォトダイオードが占める面積は限られたものとなる。 In addition to so read gate is necessary (transfer gate) or the like of the photo diodes in each pixel similarly in CCD, the area occupied by the photodiode keep each pixel becomes a limited.

本発明は、かかる点にかんがみてなされたものであり、フォトダイオードの面積を大きくして高画質化が可能な固体撮像装置およびそれの製造方法を提供することを目的とする。 The present invention has been made in view of the above points, and an object thereof is to provide a solid-state imaging device and manufacturing method which enables high image quality by increasing the area of ​​the photodiode.

上記目的を達成するために本発明は、固体撮像装置において、基板本体部および前記基板本体部の表面上に設けられた突出部を含む半導体基板と、前記突出部内に設けられたフォトダイオードと、前記突出部の側面の全周囲のうちの少なくとも一部に対面して配置された読み出しゲートとを備えることを特徴とする。 To accomplish the above object, in the solid-state imaging device, a semiconductor substrate comprising a protruding portion provided on a surface of the substrate main body portion and the substrate body, and the photo diode provided on the projecting portion, characterized in that it comprises a reading gate which is arranged to face at least a portion of the entire periphery of the side surface of the projecting portion. このような構成によれば、読み出しゲートが突出部の側面に対面して配置されているので、読み出しゲートが基板本体部の表面上に配置された構造よりも、読み出しゲートの面積を小さくすることができる。 According to this structure, since the readout gate is disposed facing the side surface of the projecting portion, than the read gate is disposed on a surface of the substrate body structure, reducing the area of ​​the readout gate can. このため、フォトダイオードの面積、すなわち突出部の面積(頂上面の面積)を大きくすることができる。 Therefore, it is possible to increase the area of ​​the photodiode, i.e. the area of ​​the projecting portion (the area of ​​the top surface). したがって、光電変換による電荷発生量を増加させて、高画質化を図ることができる。 Thus, increasing the charge generation amount by the photoelectric conversion, thereby achieving a high display quality. また、読み出しゲートの面積縮小により、画素密度を高くして高精細化を図ることができる。 Also, the area reduction of the read gate, can be made higher and a high definition pixel density.

そして、前記基板本体部は、前記表面から所定深さの第1領域と、前記第1領域よりも深い第2領域とを含み、前記第1領域は前記第2領域よりも不純物濃度が高いことが好ましい。 Then, the substrate body has a first region of a predetermined depth from the surface, and a the deep second region than the first region, the first region is higher in impurity concentration than said second region It is preferred. このような構成によれば、半導体基板の配線抵抗を低減できるし、半導体基板の不純物濃度を任意に設定できるし、ディープNウェル構造への適用が可能になる。 According to such a configuration, to be reduced wiring resistance of the semiconductor substrate, to be arbitrarily set the impurity concentration of the semiconductor substrate, it is possible to apply to the deep N-well structure.

また、前記突出部は頂上面に凹凸を有することが好ましい。 Further, the protrusion preferably has an uneven top surface. このような構成によれば、フォトダイオードの表面積が増加するので、電荷発生量を増加させることができ、これにより高画質化を図ることができる。 According to such a configuration, the surface area of ​​the photodiode is increased, it is possible to increase the charge-generating amount, thereby achieving a high display quality.

また、前記突出部の頂上面内に設けられており、前記フォトダイオードにおける前記頂上面の側の不純物層とは逆の導電型を有する、不純物層をさらに備えることが好ましい。 Further, provided within the top surface of the projecting portion, said having a conductivity type opposite to that of the impurity layer on the side of the top surface of the photodiode, it is preferable to further comprising an impurity layer. このような構成によれば、当該不純物層はいわゆるサーフェイスシールド層として作用するので、暗電流を低減することができる。 According to this structure, since the impurity layer serves as a so-called surface shield layer, it is possible to reduce the dark current.

また、前記フォトダイオードは凹凸形状と凸形状とのいずれかの形状のPN接合面を有することが好ましい。 Further, the photodiode preferably has a PN junction surface of any shape of the uneven shape and a convex shape. このような構成によれば、平坦なPN接合面に比べて接合面積を大きくすることができるので、フォトダイオードの容量を減少させることなく、感度を増大させることができる。 According to such a configuration, it is possible to increase the bonding area than the flat PN junction surface, without decreasing the capacitance of the photodiode, it is possible to increase sensitivity.

また、前記突出部は円柱形状と円すい台形状とのいずれかであることが好ましく、このような構成によれば、電界集中効果によって特性を向上させることができる。 It is preferable that the projecting portion is either a cylindrical shape with a truncated cone shape, according to such a configuration, it is possible to improve the characteristics by the electric field concentration effect. または、前記突出部は角柱形状と角すい台形状とのいずれかであることが好ましく、このような構成によれば、突出部の側面の面方位に対応させたチャネル注入をすることやゲート絶縁膜としてのシリコン酸化膜の面方位依存がないことによって、円柱形状等の場合よりも特性の制御が容易になる。 Alternatively, the preferably protrusion is either the prismatic and square pyramid trapezoidal shape, according to such a configuration, it or the gate insulating that the channel implantation is made to correspond to the plane orientation of the side surface of the projecting portion the absence of the plane orientation dependence of silicon oxide film as a film, it is easy to control characteristics than that of a cylindrical shape.

また、前記突出部の下部から前記基板本体部に渡って前記側面内および前記表面内に設けられた電荷読み出し用不純物領域をさらに備えることが好ましい。 Further, it is preferable to further comprise a charge reading impurity region provided on the substrate main body the inner surface over the unit and the inner surface from the bottom of the protrusion. このような構成によれば、フォトダイオードによって光電変換された電荷を読み出す(取り出す)ことができる。 According to such a configuration, it is possible to read out the charge photoelectrically converted by the photodiode (retrieve). このとき、電荷読み出し用不純物層は基板本体部の表面内へ至っているので、当該部分から次段の回路や配線へ電気的接続が可能である。 At this time, the impurity layer for charge readout so has come into the surface of the substrate body, it is possible to electrically connect the portion to the next-stage circuit or wiring.

さらに本発明は、固体撮像装置の製造方法において、半導体基板に突出部を形成する突出部形成工程と、前記突出部の側面の全周囲のうちの少なくとも一部に対面するように読み出しゲートを形成する読み出しゲート形成工程と、前記突出部内にフォトダイオードを形成するフォトダイオード形成工程とを備えることを特徴とする。 The invention further formed in the manufacturing method of the solid-state imaging device, and a projecting portion forming step of forming a protrusion on a semiconductor substrate, a read gate so as to face at least a portion of the entire periphery of the side surface of the projecting portion a read gate forming step of, characterized in that it comprises a photodiode formation step of forming a photodiode on the projecting portion. このような構成によれば、上述の固体撮像装置を製造することができる。 According to such a configuration, it is possible to manufacture the above-described solid-state imaging device.

このように本発明によれば、フォトダイオードの面積を大きくして固体撮像装置の高画質化を図ることができる。 Thus, according to the present invention, it is possible to improve image quality of the solid-state imaging device by increasing the area of ​​the photodiode.

図1に実施形態に係る第1の固体撮像装置1Aを説明するための平面図(上段)および断面図(下段)を示す。 Plan view for explaining a first solid-state imaging device 1A according to the embodiment in FIG. 1 (top) and a cross-sectional view of the (lower) shows. なお、図面を分かりやすくするために、平面図にも断面図における対応部分と同様のハッチングを施しており、後述の図8等の平面図についても同様である。 Note that for clarity, in plan view and subjected to the same hatching as the corresponding portions in cross section is the same for a plan view of such Figure 8 below.

図1に示すように、固体撮像装置1Aは、1つの画素内に、半導体基板10と、フォトダイオード20と、読み出しゲートとしてのゲート電極31(以下「読み出しゲート31」とも呼ぶ)と、ゲート絶縁膜32と、電荷読み出し用のN型領域(電荷読み出し用不純物領域)40とを含んでいる。 As shown in FIG. 1, the solid-state image pickup apparatus 1A, in one pixel, the semiconductor substrate 10, a photodiode 20, a gate electrode 31 as a readout gate (hereinafter also referred to as "readout gate 31"), a gate insulating a membrane 32, and an N-type region (impurity regions for charge reading) 40 for charge readout. なお、固体撮像装置1A全体においては多数の画素が平面視において例えばマトリクス配置されている。 Incidentally, in the entire solid-state image pickup device 1A is a large number of pixels are e.g. matrix arrangement in a plan view.

詳細には、半導体基板10は、例えばシリコンから成り、基板本体部110と、突出部120とを含んでいる。 Specifically, the semiconductor substrate 10 is, for example, a silicon includes a substrate body 110, and a projecting portion 120. 基板本体部110は、表面113から所定深さまで設けられたP型のウェル領域(第1領域)111と、当該P型ウェル領域111に接し当該領域111よりも深くに位置するP型領域(第2領域)112とを含んでいる。 Substrate body 110 includes a predetermined depth is provided a P-type well region (first region) 111 from the surface 113, P-type region located deeper than the region 111 in contact with the P-type well region 111 (the and a second region) 112. なお、「P型ウェル領域」を「Pウェル領域」とも呼ぶことにする。 Incidentally, it is also referred to as a 'P-type well region, "" P-well region. " ここで、Pウェル領域111はP型領域112よりも不純物濃度が高い。 Here, P-well region 111 has a higher impurity concentration than the P-type region 112. 他方、突出部120は、基板本体部110の表面113上に設けられており、基板本体部110に結合している。 On the other hand, the protrusion 120 is provided on the surface 113 of the substrate body 110 is bonded to the substrate body 110. 突出部120は、固体撮像装置1Aでは角柱形状をしており、図1等では4角柱の突出部120を例示している。 Protrusion 120 is a solid-state image pickup device 1A in prismatic illustrates a protrusion 120 of the quadrangular prism in FIG. 1 and the like. 突出部120において、基板本体部110の表面113から所定高さまでは上記Pウェル領域111と同様の不純物濃度のP型層21が形成されており、それ以上の高さ部分にはN型の不純物層22(以下「N型層22」とも呼ぶ)が形成されている。 In the protruding portion 120 from the surface 113 of the substrate body 110 to a predetermined height is P-type layer 21 is formed of the impurity concentration similar to the P-well region 111, N-type impurity in the higher height portion layer 22 (hereinafter also referred to as "N-type layer 22") is formed. N型層22は、固体撮像装置1Aでは、突出部120の頂上面126まで至っている。 N-type layer 22, the solid-state imaging device 1A, and reaches to the top surface 126 of the protrusion 120.

このとき、P型層21とN型層22とによってPN接合が形成され、これにより突出部120内にフォトダイオード20が形成されている。 In this case, the PN junction formed by the P-type layer 21 and the N-type layer 22, thereby the photodiode 20 is formed in the projecting portion 120. フォトダイオード20のPN接合面23は突出部120の頂上面126から所定距離に設けられており、当該所定距離は例えば受光光の波長等に基づいて設定される。 PN junction surface 23 of the photodiode 20 is provided from the top surface 126 of the protrusion 120 at a predetermined distance, the predetermined distance is set for example on the basis of the wavelength or the like of the received light. なお、図1等ではフォトダイオード20(の接合面23)が突出部120の上部121、すなわち基板本体部110から遠い側に設けられた場合を例示している。 Incidentally, in FIG. 1 or the like shows an example where provided on the side farther from the top 121, or substrate main body 110 of the photodiode 20 (joining surface 23) of the protruding portion 120. また、固体撮像装置1Aでは、PN接合面23は全体として突出部120の頂上面126からほぼ一定距離に在り平坦である。 Further, in the solid-state image pickup device 1A, PN junction surface 23 is substantially flat lies a certain distance from the top surface 126 of the protrusion 120 as a whole.

そして、突出部120の側面125に対面するように読み出しゲート31が配置されており、当該読み出しゲート31は、突出部120の下部122(基板本体部111側の部分)とN型層22のPN接合面23付近との間に渡って設けられている。 Then, and the readout gate 31 is arranged to face the side surface 125 of the protrusion 120, the read gate 31, the lower 122 (substrate body 111 side portion of) the protrusion 120 and the PN of N-type layer 22 It is provided across between the vicinity of the junction surface 23. ここで、図1では読み出しゲート31が突出部120の側面125の全周囲に対面している場合を図示しているが、当該全周囲の一部に対面するように読み出しゲート31を設けてもよい。 Here, it illustrates the case where the readout gate 31 in FIG. 1 is facing the entire circumference of the side surface 125 of the protrusion 120, be provided with a read gate 31 so as to face a portion of the entire periphery good. この点は後述の固体撮像装置1B(図8参照)等においても同様である。 This also applies like described later of the solid-state imaging device 1B (see FIG. 8). なお、読み出しゲート31はN型多結晶シリコン等の導電性材料から成る。 The read gate 31 is made of a conductive material such as N-type polycrystalline silicon.

読み出しゲート31と半導体基板10との間には、より具体的には読み出しゲート31と突出部120の側面125との間および読み出しゲート31と基板本体部110の表面113との間には、読み出しゲート31および半導体基板10に接して、例えばシリコン酸化膜から成るゲート絶縁膜32が配置されている。 Between the readout gate 31 and the semiconductor substrate 10, between the surface 113 and between the readout gate 31 and the substrate main body portion 110 of the read gate 31 and more specifically the side surface 125 of the projecting portion 120 reads in contact with the gate 31 and the semiconductor substrate 10, for example, a gate insulating film 32 made of silicon oxide film is disposed.

さらに、半導体基板10内には突出部120の下部122から基板本体部110に渡ってN型領域(電荷読み出し用不純物領域)40が設けられている。 Further, N-type region (charge read impurity region) 40 is provided over the bottom 122 of the protrusion 120 on the substrate main body 110 on the semiconductor substrate 10. より具体的には、突出部120の下部122には当該突出部120の側面125内にN型領域40が設けられており、当該N型領域40は基板本体部110の表面113内へ延在している。 More specifically, N-type region 40 to the inner surface 125 of the protrusion 120 is provided on the lower portion 122 of the projection 120, extending into the N-type region 40 in the surface 113 of the substrate body 110 doing. なお、当該N型領域40のうちで突出部120内の部分はゲート絶縁膜32を介して読み出しゲート31の端部に対面しており、当該N型領域40のうちで基板本体部110内の部分は平面視において突出部120よりも外側まで延在している。 The portion of the projecting portion 120 among the N-type region 40 are facing the end of the readout gate 31 through the gate insulating film 32, in the substrate main body 110 among the N-type region 40 portion extends to the outside than the projection portion 120 in a plan view. ここで、図1の平面図では当該N型領域40が突出部120を取り囲むように形成されている場合を図示しているが、図2の平面図に示すようにN型領域40を突出部120付近から周辺の素子や配線等(図示せず)へ向けて引き出してもよい。 Here, in the plan view of FIG. 1 illustrates a case where the N-type region 40 is formed to surround the protruding portion 120, the projecting portion of the N-type region 40 as shown in the plan view of FIG. 2 surrounding elements and wiring 120 near the like may be drawn out toward the (not shown). この点は後述の固体撮像装置1B(図8参照)等においても同様である。 This also applies like described later of the solid-state imaging device 1B (see FIG. 8).

なお、読み出しゲート31、ゲート絶縁膜32、N型層22およびN型領域40によってMOS(Metal Oxide Semiconductor)トランジスタ構造が形成されている。 The read gate 31, the gate insulating film 32, N-type layer 22 and the N-type region 40 MOS (Metal Oxide Semiconductor) transistor structure is formed. ここで、ゲート絶縁膜32にシリコン酸化膜以外の絶縁膜、例えばシリコン窒化膜を用いてもよく、その場合にはMIS(Metal Insulator Semiconductor)トランジスタ構造を形成することになる。 Here, the silicon oxide film other than the insulating film in the gate insulating film 32, for example, a silicon nitride film may be used, it will form a MIS (Metal Insulator Semiconductor) transistor structure in that case.

このような構成下、固体撮像装置1Aに入射してきた光は、フォトダイオード20によって光電変換され、信号電荷として蓄積される。 Such configuration under light incident on the solid-state image pickup device 1A is photoelectrically converted by the photodiode 20 is accumulated as the signal charges. この信号電荷は、読み出しゲート31をON(オン)することにより、突出部120の側面125付近のチャネルを通って(したがって基板本体部110の表面113に垂直な方向に)移動し、電荷読み出し用のN型領域40へ転送される。 The signal charge by ON (on) a readout gate 31, (in a direction perpendicular to the surface 113 of the thus substrate body 110) through a channel in the vicinity of the side surface 125 of the projecting portion 120 moves, for charge readout It is transferred to the N type region 40.

固体撮像装置1Aによれば、読み出しゲート31が突出部120の側面125に対面して配置されているので、従来の固体撮像装置1X,1Y(図17および図18参照)のように読み出しゲート31Zおよびフォトダイオード20X,20YをPウェル領域111Zの表面部に平面的に2次元配置した構造に比べて、半導体基板10の平面視(図1の平面視を参照)において読み出しゲート31が占める面積を小さくすることができる。 According to the solid-state imaging device 1A, since the readout gate 31 is arranged to face the side surface 125 of the protrusion 120, the read gate 31Z as in the conventional solid-state imaging device 1X, 1Y (see FIGS. 17 and 18) and photodiode 20X, 20Y and compared to a plane two-dimensionally arranged structure on the surface portion of the P-well region 111Z, plan view of the semiconductor substrate 10 and the area occupied by the readout gate 31 (refer to the plan view of FIG. 1) it can be reduced. このため、フォトダイオード20の面積、すなわち突出部120の面積(頂上面126の面積)を大きくすることができる。 Therefore, it is possible to increase the area of ​​the photodiode 20, i.e. the area of ​​the projecting portion 120 (area of ​​the top surface 126). したがって、光電変換による電荷発生量を増加させて、高画質化を図ることができる。 Thus, increasing the charge generation amount by the photoelectric conversion, thereby achieving a high display quality.

ここで、一般的に電荷発生量はフォトダイオードの面積、フォトダイオードを構成するP型層または/およびN型層の不純物濃度、動作電圧等によって決まる。 Here, generally charge generation amount impurity concentration of the P-type layer and / or N-type layer constitutes an area of ​​a photodiode, a photodiode is determined by the operation voltage and the like. この点について、固体撮像装置1Aによれば、回路内の動作電圧を上昇させることなく、また、フォトダイオードの上記不純物濃度の低下に伴う電荷蓄積量の低下を招くことなく、また、画素の実効的な2次元的面積を増加させることなく、光電変換による電荷発生量を増加させることができる。 In this regard, according to the solid-state imaging device 1A, without increasing the operating voltage of the circuit and without deteriorating the charge storage amount due to lowering of the impurity concentration of the photodiode, also, the pixel effective , two-dimensional area without increasing, it is possible to increase the charge amount of generated by the photoelectric conversion.

また、読み出しゲート31の面積縮小によって、画素の面積を小さくすることが可能となり、画素密度を高くして高精細化を図ることもできる。 Further, the reduction in the area of ​​the readout gate 31, it is possible to reduce the area of ​​the pixel, it is also possible to increase to high definition pixel density.

さらに、上述のように光電変換された電荷は電荷読み出し用N型領域40を介して読み出される(取り出される)が、当該N型領域40は基板本体部110の表面113内へ至っているので、当該部分から次段の回路や配線へ電気的接続が可能である。 Moreover, the charge that has been photoelectrically converted as described above is read via the charge read N-type region 40 (taken out) is, since the N-type region 40 is led into the surface 113 of the substrate main body 110, the it is possible to electrically connect the portion to the next stage of the circuitry and wiring.

さらに、半導体基板10ではP型領域112よりも不純物濃度が高いPウェル領域111を含んでいるので、配線抵抗を低減できるし、半導体基板10の不純物濃度を任意に設定できるし、ディープNウェル構造への適用が可能になる。 Further, since the impurity concentration than the P-type region 112 in the semiconductor substrate 10 includes a high P-well region 111, to be reduced wiring resistance, to be arbitrarily set the impurity concentration of the semiconductor substrate 10, a deep N-well structure application to become possible.

次に、図3〜図7の断面図を参照しつつ、固体撮像装置1Aの製造方法を説明する。 Next, with reference to sectional views of FIGS. 3-7, a method for manufacturing the solid-state imaging device 1A. なお、以下の説明では、例えばイオン注入後のアニール工程、レジストの剥離工程、洗浄工程等は、特に記載しないが、適宜実施されるものとする。 In the following description, for example, an annealing step after ion implantation, resist stripping step, a washing step, etc. is not particularly described, and shall be appropriately performed.

まず、例えばP型シリコンから成る半導体基板10Aの表面に例えばイオン注入法を利用してP型不純物を導入することによって、Pウェル領域111Aを形成する(図3参照)。 First, for example, by introducing a P-type impurity into the surface of the semiconductor substrate 10A made of P-type silicon for example, using an ion implantation method to form a P-well region 111A (see FIG. 3). このとき、半導体基板10AのうちでP型領域111Aより深い領域が既述のP型領域112に成る。 At this time, a region deeper than the P-type region 111A among the semiconductor substrate 10A is made to P-type region 112 described above. なお、Pウェル領域111Aの選択的形成には公知のフォトリソグラフィ技術によってパターニングされたレジストをマスクとして用いることができる。 Incidentally, it is possible to use a patterned resist by a known photolithographic technique as a mask to selectively form the P-well region 111A. イオン注入に関しては、例えば、燐(リン)を注入エネルギー100kev〜10MeVおよび注入量1×10 12 /cm 2 〜1×10 18 /cm 2程度で注入するというドーズ条件が挙げられる。 For the ion implantation, for example, phosphorus dose condition that an implantation energy 100kev~10MeV and implantation amount 1 × 10 12 / cm 2 ~1 × 10 18 / cm 2 about the (phosphorus).

なお、Pウェル領域111Aの形成は、後述する突出部120の形成後に行ってもよいし、また、P型シリコン基板上にエピタキシャル成長させて形成してもよい。 The formation of the P-well region 111A may be performed after the formation of the projecting portion 120 to be described later, or may be formed by epitaxial growth on the P-type silicon substrate. すなわち、所望の濃度プロファイルが得られる限り、形成方法および形成時期は特に限定しない。 That is, the desired concentration profile as long as the resulting forming method and forming time is not particularly limited. ここで、上述のようにPウェル領域111AをP型シリコン基板上にエピタキシャル成長させて形成する場合には、下地となる上記P型シリコン基板が既述のP型領域112に当たり、当該P型領域112およびPウェル領域111Aから成る積層体が半導体基板10Aに当たる。 Here, the case of forming a P-well region 111A is epitaxially grown on the P-type silicon substrate as described above, the P-type silicon substrate serving as a base hits the P-type region 112 described above, the P-type region 112 and laminates comprising a P-well region 111A strikes the semiconductor substrate 10A.

次に、図3に示すように、Pウェル領域111Aの表面上にシリコン酸化膜81を形成する。 Next, as shown in FIG. 3, a silicon oxide film 81 on the surface of the P-well region 111A. 例えば、まず、Pウェル領域111A上にシリコン酸化膜(例えば厚さ200〜2000nm)およびレジストを順次形成する。 For example, firstly, sequentially forming a silicon oxide film (a thickness of 200 to 2000 nm) and the resist on the P-well region 111A. そして、上記レジストを公知のフォトリソグラフィ技術によってパターニングし、当該パターニングされたレジストをマスクにして反応性イオンエッチングによって上記シリコン酸化膜をパターニングする。 Then, the resist is patterned by a known photolithography technique, patterning the silicon oxide film by the patterned resist as a mask by reactive ion etching. これにより、上記シリコン酸化膜からシリコン酸化膜81が形成される。 Thus, the silicon oxide film 81 from the silicon oxide film is formed. なお、シリコン酸化膜81の形成方法はこれに限定されない。 In addition, the method of forming the silicon oxide film 81 is not limited to this.

そして、シリコン酸化膜81をマスクに用いて、例えば反応性イオンエッチングによって、半導体基板10AのPウェル領域111Aを1〜5000nmエッチングし、その後、シリコン酸化膜81を選択的に除去する(図4参照)。 Then, using the silicon oxide film 81 as a mask, for example, by reactive ion etching, a P-well region 111A of the semiconductor substrate 10A and 1~5000nm etching, then, the silicon oxide film 81 is selectively removed (see FIG. 4 ). これにより、Pウェル領域111Aから突出部120およびPウェル領域111が形成される。 Thus, P-well protrusion from the region 111A 120 and P-well region 111 is formed.

このようにして、半導体基板10Aに突出部120が形成される(突出部形成工程)。 In this way, the protruding portion 120 is formed on the semiconductor substrate 10A (the projecting portion forming step).

なお、上述のシリコン酸化膜81に代えて例えば、シリコン窒化膜等の絶縁膜、導電膜、2種以上の材料からなる積層膜等を用いてもよい。 Incidentally, for example, instead of the silicon oxide film 81 described above, the insulating film such as a silicon nitride film, the conductive film may be a multilayer film or the like made of two or more materials. すなわち、半導体基板10Aに対する上述の反応性エッチング時にエッチングされない材料またはエッチング速度がシリコンに対するよりも遅い材料を、シリコン酸化膜81の代わりに用いることができる。 That is, the material or etch rate which is not etched during the above-mentioned reactive etching to the semiconductor substrate 10A is a slower materials than for silicon, it can be used in place of the silicon oxide film 81.

次に、例えば半導体基板10を熱酸化することによって、図5に示すように、Pウェル領域111の露出した表面1113ならびに突出部120の露出した表面(具体的には側面125および頂上面126)にシリコン酸化膜32Aを形成する。 Then, for example, by thermally oxidizing the semiconductor substrate 10, as shown in FIG. 5, (sides 125 and top surface 126 in particular) the exposed surface of the exposed surface 1113 and protruding portions 120 of the P-well region 111 forming a silicon oxide film 32A on. なお、シリコン酸化膜32Aは、例えばCVD(Chemical Vapor Deposition)法によって堆積してもよく、特にその形成方法は限定しない。 The silicon oxide film 32A, for example may be deposited by CVD (Chemical Vapor Deposition) method, it is not limited in particular its formation method.

その後、突出部120の側面125内に対して例えばイオン注入法によって不純物を導入し、これにより読み出しゲート31(図1参照)に対向するチャネル領域の不純物濃度を調整する。 Then, an impurity is introduced by an ion implantation method with respect to inner surface 125 of the protrusion 120, thereby adjusting the impurity concentration of the channel region facing the readout gate 31 (see FIG. 1). なお、イオン注入について、例えば、0〜60°程度傾斜した方向から、5〜100keVの注入エネルギーで、硼素を1×10 10 〜1×10 17 /cm 2程度注入する。 As for the ion implantation, for example, from a direction inclined about 0 to 60 °, at an implantation energy of 5~100KeV, boron is a 1 × implantation 10 10 ~1 × 10 17 / cm 2 approximately. なお、チャネル領域への不純物導入は行わなくてもよく、また、シリコン酸化膜32Aの形成前に行ってもよい。 Incidentally, may not be performed impurities introduced into the channel region, it may also be carried out before the formation of the silicon oxide film 32A. つまり、所望の不純物濃度が得られる限り、チャネル領域への不純物導入の有無、方法、工程の順序等について特に限定しない。 In other words, as long as the desired impurity concentration is obtained, no particular limitation for impurity presence of introduction, method, order of the steps or the like into the channel region.

そして、図5に示すように、シリコン酸化膜32A上に例えば多結晶シリコン膜31Aを20nm〜200nm程度堆積し、当該多結晶シリコン膜31Aに対して例えばイオン注入法によって不純物を導入する。 Then, as shown in FIG. 5, the silicon oxide film 32A on the polycrystalline silicon film, for example 31A is deposited to about 20 nm to 200 nm, an impurity is introduced by an ion implantation method with respect to the polycrystalline silicon film 31A. 当該イオン注入に関して、例えば、砒素または燐を5〜100keVの注入エネルギーで1×10 12 〜1×10 17 /cm 2の注入量でもって注入するというドーズが挙げられる。 Regard the ion implantation, for example, a dose that is injected with arsenic or phosphorus in 1 injection volume of × 10 12 ~1 × 10 17 / cm 2 at an implantation energy of 5~100KeV. なお、多結晶シリコン31Aへの不純物導入は、イオン注入法に限らず、例えば多結晶シリコン膜31Aの堆積時にin-situで行ってもよく、その方法は問わない。 The impurity introduction into the polysilicon 31A is not limited to the ion implantation may be carried out in in-situ during e.g. polysilicon film 31A deposited, regardless the method. また、多結晶シリコン31Aを堆積した直後に行わなくてもよく、後工程において行ってもよい。 Also, may not be performed immediately after depositing a polycrystalline silicon 31A, it may be performed in a later step.

次に、多結晶シリコン膜31Aおよびシリコン酸化膜32Aを例えば反応性イオンエッチングによって異方性エッチングして、図6に示すように読み出しゲート31およびゲート絶縁膜31を形成する。 Then anisotropically etched by a polycrystalline silicon film 31A and the silicon oxide film 32A for example, reactive ion etching, to form the readout gate 31 and the gate insulating film 31 as shown in FIG. なお、多結晶シリコン膜31Aおよびシリコン酸化膜32Aのエッチングは、反応性イオンエッチングに限らず、読み出しゲート31およびゲート絶縁膜32についての既述の所定形状が得られる限りその方法は特に限定しない。 The etching of the polycrystalline silicon film 31A and the silicon oxide film 32A is not limited to the reactive ion etching, the method is not particularly limited as long as the predetermined shape described above for the readout gate 31 and the gate insulating film 32 is obtained. 例えば、シリコン酸化膜やシリコン窒化膜等の堆積および異方性エッチングによってハードマスクを形成し、当該ハードマスクを利用してCDE(Chemical Dry Etching)等の等方性エッチング等を行うことによって、多結晶シリコン膜31Aおよびシリコン酸化膜32Aをエッチングしてもよい。 For example, a hard mask is formed by deposition and anisotropic etching such as a silicon oxide film or a silicon nitride film, by performing isotropic etching such as CDE (Chemical Dry Etching) using the hard mask, multi crystalline silicon film 31A and the silicon oxide film 32A may be etched.

このようにして、読み出しゲート31が形成される(読み出しゲート形成工程)とともに、ゲート絶縁膜32が形成される。 In this way, the readout gate 31 is formed with (read gate formation step), a gate insulating film 32 is formed.

次に、図7に示すように、Pウェル領域111の表面113上にレジスト82を形成する。 Next, as shown in FIG. 7, a resist 82 on the upper surface 113 of the P-well region 111. 当該レジスト82は突出部120およびこれの周辺が露出するように公知のリソグラフィー技術によってパターニングされている。 The resist 82 is patterned by known lithography so as to expose the protruding portion 120 and its vicinity. そして、レジスト82をマスクにして例えばイオン注入法によってN型の不純物92を導入することによって、突出部120の頂上面126内およびPウェル領域111の表面113内にN型層22およびN型領域40をそれぞれ形成する。 Then, by introducing the impurity 92 of N-type by using the resist 82 as a mask, for example, ion implantation, N-type layer 22 and N-type regions in the surface 113 of the top surface 126 and in the P-well region 111 of the protrusion 120 40 to form, respectively. このとき、例えばN型不純物92としての砒素または燐を5〜200keVの注入エネルギーおよび1×10 13 〜1×10 18 /cm 2の注入量でイオン注入する。 In this case, for example, arsenic or phosphorus ions are implanted as the N-type impurity 92 injected amount of injection energy and 1 × 10 13 ~1 × 10 18 / cm 2 of 5~200KeV. なお、N型層22およびN型領域40は必ずしも同時に形成する必要はなく、別々に形成してもよい。 Incidentally, N-type layer 22 and the N-type region 40 need not necessarily be formed at the same time, it may be formed separately. また、イオン注入法に限らず、所望の不純物濃度プロファイルが得られる限り、その形成方法、順序等は特に限定しない。 Further, not limited to the ion implantation, as long as the desired impurity concentration profile is obtained, a method of forming the same, the order and the like are not particularly limited.

このようなN型層22の形成によって、フォトダイオード20が形成される(フォトダイオード形成工程)。 The formation of such N type layer 22, the photodiode 20 is formed (photodiode formation step).

このようにして、図1および図2に示す固体撮像装置1Aを製造することができる。 In this way, it is possible to manufacture the solid-state imaging device 1A shown in FIGS.

ここで、固体撮像装置1Aの突出部120は角柱形状であるが、突出部120は、図8に示す第2の固体撮像装置1Bのように円柱形状であってもよいし、図9に示す第3の固体撮像装置1Cのように角すい台形状(角すい形状の先端頂部を切り落とした形状であり、突出部120の側面125は基板本体部110の表面113に対して傾斜している)であってもよいし、円すい台形状(図示せず)であってもよい。 Here, although the projecting portion 120 of the solid-state image pickup device 1A is prismatic protrusions 120 may be a cylindrical shape as in the second solid-state imaging device 1B shown in FIG. 8, 9 square pyramid trapezoidal as in the third solid-state imaging device 1C (a shape obtained by cutting off the tip apex of the corner pyramid shape, the side surface 125 of the protrusion 120 is inclined relative to the surface 113 of the substrate body 110) it may be, or may be a truncated cone shape (not shown). かかる点は後述の固体撮像装置1D(図10参照)等においても同様である。 This point is the same in such later of the solid-state imaging device 1D (see FIG. 10). なお、角すい台形状および円すい台形状は、例えばエッチングガスの流量や圧力等の調整によって形成可能である。 Incidentally, the angular pyramid trapezoidal and conical shape can be formed, for example, by adjusting the flow rate and pressure, etc. of the etching gas. 円柱形状および円すい台形状の突出部120によれば、電界集中効果によって特性を向上させることができる。 According to the projecting portion 120 of the cylindrical and conical shapes, it is possible to improve the characteristics by the electric field concentration effect. また、角柱形状および角すい台形状の突出部120によれば、側面125の面方位に対応させたチャネル注入をすることやゲート絶縁膜32を成すシリコン酸化膜の面方位依存がないことによって、円柱形状等の場合よりも特性の制御が容易になる。 Further, according to the projecting portion 120 of prismatic shape and square pyramid trapezoidal shape, by the absence of surface orientation dependency of silicon oxide film constituting the and gate insulating film 32 to the channel implantation is made to correspond to the plane orientation of the side surface 125, control characteristic becomes easier than in the case of cylindrical shape or the like.

図10に、実施形態に係る第4の固体撮像装置1Dを説明するための平面図および断面図を示す。 Figure 10 shows a plan view and a sectional view for explaining the fourth solid-state imaging device 1D according to the embodiment. 固体撮像装置1Dは、固体撮像装置1A(図1参照)において突出部120の頂上面126およびPN接合面23を凹凸形状にまたは波打った形状に形成した構成に当たる。 The solid-state imaging device 1D to a solid-state imaging device 1A or the concave-convex shape the top surface 126 and the PN junction surface 23 of the projecting portion 120 (see FIG. 1) strikes the structure formed in wavy shape.

詳細には、固体撮像装置1Dでは、突出部120の頂上面126は平坦ではなく凹凸に形成されており、さらに当該頂上面126の凹凸に対応してPN接合面23も凹凸に形成されている。 Specifically, the solid-state imaging device 1D, the top surface 126 of the protrusion 120 is formed is formed in irregularities not flat, even PN junction surface 23 further response to the irregularities of the top surface 126 irregularities . このとき、頂上面126とPN接合面23との間の距離(具体的には突出部120の突出方向における距離、換言すれば基板本体部110の表面113に垂直な方向における距離)は、頂上面126またはPN接合面23の任意の点(箇所)においてほぼ等しい。 At this time, the distance (specifically distance in the protruding direction of the protruding portion 120, the distance in the direction perpendicular to the surface 113 of the substrate body 110 in other words) between the top surface 126 and the PN junction surface 23, the top approximately equal at any point of the surface 126 or the PN junction surface 23 (portion). このような頂上面126が凹凸の突出部120によれば、フォトダイオード20の表面積(入射光の取り入れ面積)が増加するので、電荷発生量を増加させることができ、これにより高画質化を図ることができる。 According Such top surface 126 on the protrusion 120 of the irregularities, the surface area of ​​the photodiode 20 (intake area of ​​the incident light) is increased, it is possible to increase the charge-generating amount, thereby achieving a high display quality be able to.

なお、図10および後述の図13等の平面図ではN型領域40の図示を省略しているが、当該N型領域40を図1および図2の平面図のいずれの平面パターンで形成してもよいことは既述の通りである。 Incidentally, although not shown in the N-type region 40 is a plan view of FIG. 13, etc. in FIG. 10 and described below, to form the N-type region 40 at any plane pattern of a plan view of FIG. 1 and FIG. 2 also it may be as described above.

凹凸形状の頂上面126を有する突出部120は、例えば、シリコン酸化膜81(図3参照)を形成する前にあらかじめPウェル領域111Aの表面に凹凸を設けることによって、形成できる。 Protrusion 120 having a top surface 126 of the concavo-convex shape, for example, by providing the unevenness in advance the surface of the P-well region 111A before forming the silicon oxide film 81 (see FIG. 3) can be formed. 具体的には、Pウェル領域111Aの形成後に、例えばシリコン酸化膜等の絶縁膜の堆積およびエッチングによって、Pウェル領域111Aの表面上に絶縁膜83を形成する(図11参照)。 More specifically, after formation of the P-well region 111A, for example, by deposition and etching of the insulating film such as a silicon oxide film, an insulating film 83 on the surface of the P-well region 111A (see FIG. 11). なお、当該絶縁膜のエッチングは公知のフォトリソグラフィ技術を用いてパターニングされたレジストを用いて実施可能である。 The etching of the insulating film can be performed using the patterned resist using known photolithographic techniques. この際、エッチング時の粗密依存性を利用したり、エッチング条件を調整したりすることによって、絶縁膜83に意図的にテーパー角を有するように形成する。 At this time, or by using the density dependency of the etching, by or adjust the etching conditions, intentionally formed to have a taper angle in the insulating film 83. その後、絶縁膜83をマスクにしてPウェル領域111Aをエッチングすることにより、エッチング後の表面が凹凸に形成される(図12参照)。 Then, by etching the P-well region 111A and the insulating film 83 as a mask, the surface after etching is formed in an uneven (see Fig. 12). なお、図12には絶縁膜83が全て無くなるまで上記エッチングを行った場合を示しているが、必ずしもそれに限定されるわけではない。 Although in FIG. 12 shows the case of performing the etching until no all insulating film 83, but is not necessarily limited thereto. また、その他の形成方法によって凹凸を形成してもかまわない。 In addition, it is also possible to form the irregularities by other forming methods.

このような凹凸形状の上に既述のシリコン酸化膜81(図3参照)を形成して、固体撮像装置1Aについて説明した既述の製造方法を適用することによって、固体撮像装置1Dを製造することができる。 Such (see FIG. 3) the silicon oxide film 81 described above on the uneven shape to form, by applying aforementioned manufacturing method described solid-state imaging device. 1A, producing a solid-state imaging device 1D be able to. 頂上面126が凹凸形状の突出部120に対して既述の製造方法と同様にN型層22用のN型不純物92(図7参照)を導入することにより、PN接合面23は頂上面126の凹凸に対応した凹凸形状に形成される。 By the top surface 126 to introduce the previously described manufacturing method as well as N-type impurities 92 for N-type layer 22 (see FIG. 7) with respect to the projecting portion 120 of the concave-convex shape, PN junction surface 23 top surface 126 It formed in the uneven shape corresponding to the unevenness. このような凹凸形状のPN接合面23によれば、平坦なPN接合面に比べて接合面積を大きくすることができるので、フォトダイオード20の容量を減少させることなく、感度を増大させることができる。 According to the PN junction surface 23 of such irregularities, it is possible to increase the bonding area than the flat PN junction surface, without decreasing the capacitance of the photodiode 20, it is possible to increase the sensitivity .

なお、頂上面126が凹凸の突出部120を、後述の固体撮像装置1E(図13参照)等に適用してもよい。 Incidentally, the top surface 126 is protrusion 120 of the irregularities may be applied to the later-described solid-state imaging device 1E (see FIG. 13) or the like.

図13に、実施形態に係る第5の固体撮像装置1Eを説明するための平面図および断面図を示す。 Figure 13 shows a plan view and a cross-sectional view for explaining a fifth solid-state imaging device 1E according to the embodiment. 固体撮像装置1Eは、固体撮像装置1A(図1参照)にP型の不純物層50(以下「P型層50」とも呼ぶ)を追加した構成に当たる。 The solid-state imaging device 1E is equivalent to the structure to add the solid-state image pickup device 1A impurity layer 50 of the P-type (see FIG. 1) (hereinafter also referred to as "P-type layer 50").

詳細には、図13に示すように、P型層50は突出部120の頂上面126内に設けられており、このため固体撮像装置1EではN型層22は突出部120の頂上面126に到達していない。 Specifically, as shown in FIG. 13, P-type layer 50 is provided in the top surface 126 of the protrusion 120, N-type layer 22 in this order the solid-state imaging device 1E on the top surface 126 of the protrusion 120 It has not been reached. つまり、突出部120内には、頂上面126の側から、P型層50、N型層22およびP型層21がこの順序で並んでいる。 That, in the projecting portion 120, from the side of the top surface 126, P-type layer 50, N-type layer 22 and the P-type layer 21 are arranged in this order. P型層50は、例えばフォトダイオード20を成すP型層21よりも不純物濃度が高く、フォトダイオード20の光入射側における空乏化を回避しうる程度に高濃度に不純物が導入されている。 P-type layer 50 is, for example, higher impurity concentration than the P-type layer 21 constituting the photodiode 20 is introduced impurity at a high concentration to the extent that can avoid the depletion in the light incident side of the photodiode 20. なお、P型層50は、フォトダイオード20を構成する不純物層21,22のうちで頂上面126側のN型層22とは逆の導電型を有している。 Incidentally, P-type layer 50 has a conductivity type opposite to that of the N-type layer 22 of the top surface 126 side of the impurity layers 21 and 22 constituting the photodiode 20.

このようにフォトダイオード20の前(入射光の進入方向に関して前)に不純物濃度が高いP型層50が設けられているので、入射光により生成された電荷が突出部120の頂上面126付近で再結合するのを抑制することができ、その結果、暗電流を低減することができる。 Since the P-type layer 50 is high impurity concentration before (previously for entering direction of the incident light) of the photo diode 20 is provided, electric charge generated by incident light in the vicinity of the top surface 126 of the protrusion 120 it is possible to suppress the recombination. As a result, it is possible to reduce the dark current. すなわち、P型層50は、いわゆるサーフェイスシールド層として作用する。 That, P-type layer 50 acts as a so-called surface shield layer.

なお、サーフェイスシールド層を成すP型層50を、上述の固体撮像装置1D(図10参照)および後述の固体撮像装置1F(図14参照)等に適用してもよい。 Incidentally, the P-type layer 50 constituting the surface shield layer, may be applied to such above-described solid-state imaging device 1D (see FIG. 10) and below the solid-state imaging device 1F (see Fig. 14).

図14に、実施形態に係る第6の固体撮像装置1Fを説明するための平面図および断面図を示す。 Figure 14 shows a plan view and a cross-sectional view for explaining a sixth solid-state imaging device 1F according to the embodiment. 固体撮像装置1Fは、固体撮像装置1A(図1参照)においてPN接合面23を凹凸形状にまたは波打った形状に形成した構成に当たる。 The solid-state imaging device 1F is equivalent to the structure formed on or wavy shape PN junction surface 23 to the irregularities in the solid-state imaging device 1A (see Fig. 1). 詳細には、固体撮像装置1Fでは、突出部120の頂上面126は平坦であるが、PN接合面23の全面が突出部120の頂上面126から一定距離に位置しているのではない。 Specifically, the solid-state imaging device 1F, although the top surface 126 of the protrusion 120 is flat, the entire surface of the PN junction surface 23 is not than being located a fixed distance from the top surface 126 of the protrusion 120. すなわち、頂上面126上の任意の点(箇所)から、突出部120の突出方向に沿った、換言すれば基板本体部110の表面113に垂直な方向に沿った、PN接合面23までの距離は、全ての上記任意点について同じではない。 That is, the distance from any point on the top surface 126 (point) along the protruding direction of the protruding portion 120, along a direction perpendicular to the surface 113 of the substrate body 110 in other words, until the PN junction surface 23 It is not the same for all the arbitrary point. このようなPN接合面23は、例えば、N型層22用のN型不純物92(図7参照)を注入箇所、注入角度、注入深さ等を違えて複数回注入することによって、形成することができる。 Such PN junction surface 23, for example, N-type impurity 92 (see FIG. 7) the injection point for the N-type layer 22, the implantation angle, by which Chigae the implantation depth, etc. injected a plurality of times, forming that can. 当該PN接合面23によれば、平坦なPN接合面に比べて接合面積を大きくすることができるので、フォトダイオード20の容量を減少させることなく、感度を増大させることができる。 According to the PN junction surface 23, it is possible to increase the bonding area than the flat PN junction surface, without decreasing the capacitance of the photodiode 20, it is possible to increase sensitivity.

図15に、実施形態に係る第7の固体撮像装置1Gを説明するための平面図および断面図を示す。 Figure 15 shows a plan view and a cross-sectional view for explaining a seventh solid-state imaging device 1G according to the embodiment. 固体撮像装置1Gは、固体撮像装置1A(図1参照)においてPN接合面23を凸形状に形成した構成に当たる。 The solid-state imaging device 1G is equivalent to the structure to form a PN junction surface 23 in a convex shape in the solid-state imaging device 1A (see Fig. 1). 詳細には、固体撮像装置1Gでは、凸形状のPN接合面23が当該凸形状の頂部を突出部120の頂上面126の側に向けて設けられている。 Specifically, the solid-state imaging device 1G, PN junction surface 23 of the convex shape is provided towards the top of the convex shape on the side of the top surface 126 of the protrusion 120. このとき、固体撮像装置1Gにおいても突出部120の頂上面126は平坦であるので、PN接合面23の全面が頂上面126から一定距離に位置しているのではない。 At this time, since the top surface 126 also projecting portion 120 in the solid-state imaging device 1G is flat, but the embodiment is not entirely the PN junction plane 23 is positioned at a predetermined distance from the top surface 126. 具体的には、頂上面126において端部に近いほど頂上面126とPN接合面23との距離が大きい。 Specifically, a large distance between the top surface 126 and the PN junction surface 23 closer to the end portion at the top surface 126. このようなPN接合面23は、例えば、図16に示すようにN型層22用のN型不純物92を斜め注入することによって形成することができ、当該斜め注入によれば容易に形成することができる。 Such PN junction surface 23, for example, can be formed by the N-type impurity 92 for N-type layer 22 as shown in FIG. 16 obliquely implanted, be readily formed according to the oblique implantation can. 当該PN接合面23によっても、平坦なPN接合面に比べて接合面積を大きくすることができるので、フォトダイオード20の容量を減少させることなく、感度を増大させることができる。 By the PN junction surface 23, it is possible to increase the bonding area than the flat PN junction surface, without decreasing the capacitance of the photodiode 20, it is possible to increase sensitivity.

なお、固体撮像装置1F,1GにおけるPN接合面23を、上述の固体撮像装置1D(図10参照)等に適用してもよい。 The solid-state imaging device 1F, the PN junction surfaces 23 of 1G, may be applied to the above-described solid-state imaging device 1D (see FIG. 10) or the like.

なお、上述の説明における半導体材料の導電型を逆にして固体撮像装置を構成することも可能である。 It is also possible to configure the solid-state imaging device by reversing the conductivity type of the semiconductor material in the above description.

は、実施形態に係る第1の固体撮像装置を説明するための平面図および断面図である。 Is a plan view and a sectional view for explaining the first solid-state imaging device according to the embodiment. は、実施形態に係る第1の固体撮像装置を説明するための平面図である。 Is a plan view for explaining a first solid-state imaging device according to the embodiment. は、実施形態に係る第1の固体撮像装置の製造方法を説明するための断面図である。 Is a sectional view for explaining the manufacturing method of the first solid-state imaging device according to the embodiment. は、実施形態に係る第1の固体撮像装置の製造方法を説明するための断面図である。 Is a sectional view for explaining the manufacturing method of the first solid-state imaging device according to the embodiment. は、実施形態に係る第1の固体撮像装置の製造方法を説明するための断面図である。 Is a sectional view for explaining the manufacturing method of the first solid-state imaging device according to the embodiment. は、実施形態に係る第1の固体撮像装置の製造方法を説明するための断面図である。 Is a sectional view for explaining the manufacturing method of the first solid-state imaging device according to the embodiment. は、実施形態に係る第1の固体撮像装置の製造方法を説明するための断面図である。 Is a sectional view for explaining the manufacturing method of the first solid-state imaging device according to the embodiment. は、実施形態に係る第2の固体撮像装置を説明するための平面図および断面図である。 Is a plan view and a cross-sectional view for explaining a second solid state imaging device according to the embodiment. は、実施形態に係る第3の固体撮像装置を説明するための平面図および断面図である。 Is a plan view and a sectional view for explaining a third solid-state imaging device according to the embodiment. は、実施形態に係る第4の固体撮像装置を説明するための平面図および断面図である。 Is a plan view and a sectional view for explaining the fourth solid-state imaging device according to the embodiment. は、実施形態に係る第4の固体撮像装置の製造方法を説明するための断面図である。 Is a sectional view for explaining the manufacturing method of the fourth solid-state imaging device according to the embodiment. は、実施形態に係る第4の固体撮像装置の製造方法を説明するための断面図である。 Is a sectional view for explaining the manufacturing method of the fourth solid-state imaging device according to the embodiment. は、実施形態に係る第5の固体撮像装置を説明するための平面図および断面図である。 Is a plan view and a cross-sectional view for explaining a solid-state imaging device of the fifth according to the embodiment. は、実施形態に係る第6の固体撮像装置を説明するための平面図および断面図である。 Is a plan view and a cross-sectional view for explaining a solid-state imaging device of the sixth according to the embodiment. は、実施形態に係る第7の固体撮像装置を説明するための平面図および断面図である。 Is a plan view and a cross-sectional view for explaining a solid-state imaging device of the seventh according to the embodiment. は、実施形態に係る第7の固体撮像装置の製造方法を説明するための断面図である。 Is a sectional view for explaining the manufacturing method of the seventh solid-state imaging device according to the embodiment. は、従来の第1の固体撮像装置(CMOSイメージセンサ)を説明するための断面図である。 Is a cross-sectional view for explaining the first conventional solid-state imaging device (CMOS image sensor). は、従来の第2の固体撮像装置(MOS型固体イメージセンサ)を説明するための断面図である。 Is a sectional view for explaining a second conventional solid-state imaging device (MOS type solid-state image sensor).

符号の説明 DESCRIPTION OF SYMBOLS

1A〜1G 固体撮像装置 10,10A 半導体基板 110 基板本体部 111 Pウェル領域(第1領域) 1A~1G solid-state imaging device 10,10A semiconductor substrate 110 substrate body 111 P-well region (first region)
112 P型領域(第2領域) 112 P-type region (second region)
113 表面 120 突出部 122 下部 125 側面 126 頂上面 20 フォトダイオード 22 N型層(頂上面側の不純物層) 113 surface 120 protrusion 122 lower 125 side 126 top surface 20 photodiode 22 N-type layer (impurity layer of the top surface side)
23 PN接合面 31 読み出しゲート 40 N型領域(電荷読み出し用不純物領域) 23 PN junction surface 31 read gate 40 N-type region (impurity regions for charge readout)
50 P型層(不純物層) 50 P-type layer (impurity layer)

Claims (9)

  1. 基板本体部および前記基板本体部の表面上に設けられた突出部を含む半導体基板と、 A semiconductor substrate including a protruding portion provided on a surface of the substrate main body portion and said substrate body,
    前記突出部内に設けられたフォトダイオードと、 A photodiode provided on the projecting portion,
    前記突出部の側面の全周囲のうちの少なくとも一部に対面して配置された読み出しゲートとを備えることを特徴とする固体撮像装置。 The solid-state imaging device characterized by comprising a reading gate which is arranged to face at least a portion of the entire periphery of the side surface of the projecting portion.
  2. 前記基板本体部は、前記表面から所定深さの第1領域と、前記第1領域よりも深い第2領域とを含み、 The substrate body may include a first region of a predetermined depth from the surface, and a deep second region than the first region,
    前記第1領域は前記第2領域よりも不純物濃度が高いことを特徴とする請求項1に記載の固体撮像装置。 Wherein the first region is a solid-state imaging device according to claim 1, wherein the high impurity concentration than said second region.
  3. 前記突出部は頂上面に凹凸を有することを特徴とする請求項1ないし請求項2のいずれかに記載の固体撮像装置。 The protrusion solid-state imaging device according to any one of claims 1 to 2, characterized in that it has an uneven top surface.
  4. 前記突出部の頂上面内に設けられており、前記フォトダイオードにおける前記頂上面の側の不純物層とは逆の導電型を有する、不純物層をさらに備えることを特徴とする請求項1ないし請求項3のいずれかに記載の固体撮像装置。 Is provided in the top surface of the protruding portion, according to claim 1 or claim wherein having a conductivity type opposite to that of the impurity layer on the side of the top surface of the photodiode, and further comprising an impurity layer the solid-state imaging device according to any one of the three.
  5. 前記フォトダイオードは凹凸形状と凸形状とのいずれかの形状のPN接合面を有することを特徴とする請求項1ないし請求項4のいずれかに記載の固体撮像装置。 The photodiode solid state imaging device according to any one of claims 1 to 4 characterized by having a PN junction surface of any shape of the uneven shape and a convex shape.
  6. 前記突出部は円柱形状と円すい台形状とのいずれかであることを特徴とする請求項1ないし請求項5のいずれかに記載の固体撮像装置。 The solid-state imaging device according to any one of claims 1 to 5, wherein the projecting portion is either a cylindrical shape with a truncated cone shape.
  7. 前記突出部は角柱形状と角すい台形状とのいずれかであることを特徴とする請求項1ないし請求項6のいずれかに記載の固体撮像装置。 The solid-state imaging device according to any one of claims 1 to 6, characterized in that said projection is either a prismatic shape and square pyramid trapezoidal shape.
  8. 前記突出部の下部から前記基板本体部に渡って前記側面内および前記表面内に設けられた電荷読み出し用不純物領域をさらに備えることを特徴とする請求項1ないし請求項7のいずれかに記載の固体撮像装置。 According to any one of claims 1 to 7, characterized by further comprising a charge readout impurity region provided in the side surface and in the inner surface over the bottom to the substrate main body portion of the projecting portion a solid-state imaging device.
  9. 半導体基板に突出部を形成する突出部形成工程と、 A protrusion forming step of forming a protrusion on a semiconductor substrate,
    前記突出部の側面の全周囲のうちの少なくとも一部に対面するように読み出しゲートを形成する読み出しゲート形成工程と、 A read gate formation step of forming a read gate so as to face at least a portion of the entire periphery of the side surface of the projecting portion,
    前記突出部内にフォトダイオードを形成するフォトダイオード形成工程とを備えることを特徴とする固体撮像装置の製造方法。 Method for manufacturing a solid-state imaging device characterized by comprising a photodiode formation step of forming a photodiode on the projecting portion.
JP2005327335A 2005-11-11 2005-11-11 Solid-state imaging device and its manufacturing method Pending JP2007134562A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005327335A JP2007134562A (en) 2005-11-11 2005-11-11 Solid-state imaging device and its manufacturing method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005327335A JP2007134562A (en) 2005-11-11 2005-11-11 Solid-state imaging device and its manufacturing method

Publications (1)

Publication Number Publication Date
JP2007134562A true JP2007134562A (en) 2007-05-31

Family

ID=38155966

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005327335A Pending JP2007134562A (en) 2005-11-11 2005-11-11 Solid-state imaging device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP2007134562A (en)

Cited By (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034360A (en) * 2008-07-30 2010-02-12 Victor Co Of Japan Ltd Solid-state imaging element, solid-state imaging device including the same, and method of manufacturing solid-state imaging element
JP2011049579A (en) * 2010-10-13 2011-03-10 Sony Corp Solid-state image pickup device, manufacturing method of the same, and imaging device
US8384809B2 (en) 2008-10-23 2013-02-26 Sony Corporation Solid-state imaging device and method of manufacturing the same, and imaging apparatus
KR101255457B1 (en) 2010-07-30 2013-04-17 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 Solid-state imaging device
JP2013513253A (en) * 2009-12-08 2013-04-18 ゼーナ テクノロジーズ,インク.Zena Technologies,Inc. Vertical photogate having a nanowire (VPG) pixel structure
JP2013513254A (en) * 2009-12-08 2013-04-18 ゼーナ テクノロジーズ,インク.Zena Technologies,Inc. Active pixel sensor comprising a photodetector nanowire structure
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US9054008B2 (en) 2010-06-22 2015-06-09 Zena Technologies, Inc. Solar blind ultra violet (UV) detector and fabrication methods of the same
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US9123841B2 (en) 2009-12-08 2015-09-01 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US9177985B2 (en) 2009-06-04 2015-11-03 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
US9304035B2 (en) 2008-09-04 2016-04-05 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
JP2016511539A (en) * 2013-01-31 2016-04-14 アップル インコーポレイテッド Vertically stacked-type image sensor
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
US9410843B2 (en) 2008-09-04 2016-08-09 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires and substrate
US9429723B2 (en) 2008-09-04 2016-08-30 Zena Technologies, Inc. Optical waveguides in image sensors
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US9543458B2 (en) 2010-12-14 2017-01-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet Si nanowires for image sensors

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034360A (en) * 2008-07-30 2010-02-12 Victor Co Of Japan Ltd Solid-state imaging element, solid-state imaging device including the same, and method of manufacturing solid-state imaging element
US9429723B2 (en) 2008-09-04 2016-08-30 Zena Technologies, Inc. Optical waveguides in image sensors
US9410843B2 (en) 2008-09-04 2016-08-09 Zena Technologies, Inc. Nanowire arrays comprising fluorescent nanowires and substrate
US9337220B2 (en) 2008-09-04 2016-05-10 Zena Technologies, Inc. Solar blind ultra violet (UV) detector and fabrication methods of the same
US9601529B2 (en) 2008-09-04 2017-03-21 Zena Technologies, Inc. Light absorption and filtering properties of vertically oriented semiconductor nano wires
US9304035B2 (en) 2008-09-04 2016-04-05 Zena Technologies, Inc. Vertical waveguides with various functionality on integrated circuits
US9515218B2 (en) 2008-09-04 2016-12-06 Zena Technologies, Inc. Vertical pillar structured photovoltaic devices with mirrors and optical claddings
US8773559B2 (en) 2008-10-23 2014-07-08 Sony Corporation Solid-state imaging device and method of manufacturing the same, and imaging apparatus
US8384809B2 (en) 2008-10-23 2013-02-26 Sony Corporation Solid-state imaging device and method of manufacturing the same, and imaging apparatus
US9177985B2 (en) 2009-06-04 2015-11-03 Zena Technologies, Inc. Array of nanowires in a single cavity with anti-reflective coating on substrate
US9082673B2 (en) 2009-10-05 2015-07-14 Zena Technologies, Inc. Passivated upstanding nanostructures and methods of making the same
US9490283B2 (en) 2009-11-19 2016-11-08 Zena Technologies, Inc. Active pixel sensor with nanowire structured photodetectors
JP2013513253A (en) * 2009-12-08 2013-04-18 ゼーナ テクノロジーズ,インク.Zena Technologies,Inc. Vertical photogate having a nanowire (VPG) pixel structure
JP2015097284A (en) * 2009-12-08 2015-05-21 ゼーナ テクノロジーズ,インク.Zena Technologies,Inc. Vertical photogate (vpg) pixel structure with nanowire
US9263613B2 (en) 2009-12-08 2016-02-16 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
JP2014241413A (en) * 2009-12-08 2014-12-25 ゼーナ テクノロジーズ,インク.Zena Technologies,Inc. Active pixel sensor with nanowire structured photodetectors
JP2013513254A (en) * 2009-12-08 2013-04-18 ゼーナ テクノロジーズ,インク.Zena Technologies,Inc. Active pixel sensor comprising a photodetector nanowire structure
US9123841B2 (en) 2009-12-08 2015-09-01 Zena Technologies, Inc. Nanowire photo-detector grown on a back-side illuminated image sensor
US9000353B2 (en) 2010-06-22 2015-04-07 President And Fellows Of Harvard College Light absorption and filtering properties of vertically oriented semiconductor nano wires
US9054008B2 (en) 2010-06-22 2015-06-09 Zena Technologies, Inc. Solar blind ultra violet (UV) detector and fabrication methods of the same
US9406709B2 (en) 2010-06-22 2016-08-02 President And Fellows Of Harvard College Methods for fabricating and using nanowires
KR101255457B1 (en) 2010-07-30 2013-04-17 유니산티스 일렉트로닉스 싱가포르 프라이빗 리미티드 Solid-state imaging device
JP2011049579A (en) * 2010-10-13 2011-03-10 Sony Corp Solid-state image pickup device, manufacturing method of the same, and imaging device
US9543458B2 (en) 2010-12-14 2017-01-10 Zena Technologies, Inc. Full color single pixel including doublet or quadruplet Si nanowires for image sensors
US9299866B2 (en) 2010-12-30 2016-03-29 Zena Technologies, Inc. Nanowire array based solar energy harvesting device
JP2016511539A (en) * 2013-01-31 2016-04-14 アップル インコーポレイテッド Vertically stacked-type image sensor
JP2018011351A (en) * 2013-01-31 2018-01-18 アップル インコーポレイテッド Vertically stacked-type image sensor
US10003759B2 (en) 2013-01-31 2018-06-19 Apple Inc. Vertically stacked image sensor
US9343490B2 (en) 2013-08-09 2016-05-17 Zena Technologies, Inc. Nanowire structured color filter arrays and fabrication method of the same
US9478685B2 (en) 2014-06-23 2016-10-25 Zena Technologies, Inc. Vertical pillar structured infrared detector and fabrication method for the same

Similar Documents

Publication Publication Date Title
US6960795B2 (en) Pixel sensor cell for use in an imaging device
US7102184B2 (en) Image device and photodiode structure
JP4341421B2 (en) The solid-state imaging device
KR100749888B1 (en) Isolation techniques for reducing dark current in cmos image sensors
US6423993B1 (en) Solid-state image-sensing device and method for producing the same
US7595213B2 (en) Semiconductor devices, CMOS image sensors, and methods of manufacturing same
KR100758321B1 (en) Image sensor with embedded photodiode region and fabrication method thereof
US6908839B2 (en) Method of producing an imaging device
US20050051701A1 (en) Image sensor having pinned floating diffusion diode
US20050274988A1 (en) Imager with reflector mirrors
US6765246B2 (en) Solid-state imaging device with multiple impurity regions and method for manufacturing the same
US7585707B2 (en) Low dark current image sensors with epitaxial SiC and/or carbonated channels for array transistors
US8570409B2 (en) Image sensors and methods of manufacturing image sensors
JP4051059B2 (en) Cmos image sensor and a manufacturing method thereof
US6825878B1 (en) Twin P-well CMOS imager
JP5306294B2 (en) Cmos image sensor and a manufacturing method thereof
US7205584B2 (en) Image sensor for reduced dark current
US20030089929A1 (en) Trench photosensor for a CMOS imager
JP4539176B2 (en) A solid-state imaging device and a manufacturing method thereof
US8067261B2 (en) Solid-state imaging device and manufacturing method thereof
JP4218894B2 (en) A solid-state imaging device and manufacturing method thereof
KR20080057356A (en) Imaging with gate controlled charge storage
JP2004193547A (en) Solid-state image sensing device and camera system using the same
CN103050501A (en) Solid-state imaging device, method for producing same, and camera
US7115925B2 (en) Image sensor and pixel having an optimized floating diffusion

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20071107