JP2007133922A - Comparison method for copied content for information storage medium and comparison device therefor - Google Patents
Comparison method for copied content for information storage medium and comparison device therefor Download PDFInfo
- Publication number
- JP2007133922A JP2007133922A JP2005323124A JP2005323124A JP2007133922A JP 2007133922 A JP2007133922 A JP 2007133922A JP 2005323124 A JP2005323124 A JP 2005323124A JP 2005323124 A JP2005323124 A JP 2005323124A JP 2007133922 A JP2007133922 A JP 2007133922A
- Authority
- JP
- Japan
- Prior art keywords
- information storage
- storage medium
- block
- data
- comparison result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
本発明は、情報記憶媒体の複写内容の比較方法及びその為の比較装置に関し、更に詳しくは、複写元の情報記憶媒体から複数の複写先の情報記憶媒体へ記憶データを複写する手続において、複写元の情報記憶媒体の記憶データが複数の複写先の情報記憶媒体に正しく複写されたか否かを比較する方法とその為の装置に関し、情報記憶媒体を扱う技術分野に広く利用される発明に関する。
The present invention relates to a method for comparing copy contents of an information storage medium and a comparison apparatus therefor, and more particularly, in a procedure for copying stored data from a copy source information storage medium to a plurality of copy destination information storage media. BACKGROUND OF THE
周知の通り、プログラム（データ及び命令）を記憶する情報記憶媒体を取り扱う分野、例えば、電子産業、電気産業、情報機器産業、通信機器産業等々においては、ある情報記憶媒体（何らかの物理的手段によってプログラムの命令及びデータが格納されているもの、例えば、磁気テープ、ＦＤ、ＨＤのような磁気ディスク、ＭＯ、ＣＤ、ＤＶＤのような光利用媒体やメモリカードのような半導体メモリ等である。）に記憶されたデータをその他の情報記憶媒体に複写することが広く行われ、かつ、通常は、複写元の情報記憶媒体の記憶データと複数の複写先の記憶データが一致しているか比較され、その一致不一致の確認が行われている。 As is well known, in the field of handling information storage media for storing programs (data and instructions), such as the electronics industry, electrical industry, information equipment industry, communication equipment industry, etc., an information storage medium (program by some physical means). For example, magnetic tapes, magnetic disks such as FD and HD, optical media such as MO, CD and DVD, and semiconductor memories such as memory cards). Copying stored data to other information storage media is widely performed, and usually, the storage data of the copy source information storage medium and the storage data of a plurality of copy destinations are compared to determine whether the data matches. A match / mismatch check has been performed.
この比較の為の従来技術を見ると、図４の通りである。即ち、図４において、従来の情報記憶媒体の複写内容の比較装置は、中央処理装置ブロック（１０１）（電子情報処理装置の中心部であって、情報処理装置全体の制御及び情報の処理を行うもの）、２個以上の情報記憶媒体ブロック（１０４、１０５、１０６・・・）及びシステムバスブロック（１０３）よりなる。中央処理装置ブロック（１０１）は、内部記憶部（１０２）（中央処理装置ブロック内部の記憶装置であり、例えば、レジスタ、キャッシュ及びメインメモリ等がこれに当たる。）を備え、システムバスブロック（１０３）に接続されている。各情報記憶媒体ブロック（１０４、１０５、１０６、１０７・・・）は、情報記憶媒体を備え、上記システムバスブロック（１０３）に接続されている。なお、複写元データが記憶されている情報記憶媒体を備えた情報記憶媒体ブロックが、複写元の情報記憶媒体ブロック（１０４）であり、複写先データが記憶されている情報記憶媒体を備えた情報記憶媒体ブロックが、複写先の情報記憶媒体ブロック（１０５、１０６、１０７・・・）である。 A prior art for this comparison is shown in FIG. That is, in FIG. 4, a conventional comparison device for copying contents of an information storage medium is a central processing unit block (101) (the central part of an electronic information processing device, which controls the entire information processing device and processes information). 1) Two or more information storage medium blocks (104, 105, 106...) And a system bus block (103). The central processing unit block (101) includes an internal storage unit (102) (a storage unit inside the central processing unit block, such as a register, a cache, and a main memory), and a system bus block (103). It is connected to the. Each information storage medium block (104, 105, 106, 107...) Includes an information storage medium and is connected to the system bus block (103). Note that the information storage medium block including the information storage medium storing the copy source data is the copy source information storage medium block (104), and the information storage medium including the copy destination data is stored in the information storage medium block (104). The storage medium block is a copy destination information storage medium block (105, 106, 107...).
そして、この従来の技術を用いた情報記憶媒体の複写内容の比較方法は、図４及び図６を参照しながら説明すると、次のようにして行われる。 The method for comparing the contents copied on the information storage medium using this conventional technique will be described as follows with reference to FIGS. 4 and 6. FIG.
（処理１）中央処理装置ブロック（１０１）が複写元の情報記憶媒体ブロック（１０４）にデータ読出し命令を出すと、複写元データは、複写元の情報記憶媒体から、複写元の情報記憶媒体ブロック（１０４）及びシステムバスブロック（１０３）を経由して内部記憶部（１０２）に記憶される。尚、この処理は、図６では処理番号０にあたる。
(Process 1) When the central processing unit block (101) issues a data read command to the copy source information storage medium block (104), the copy source data is copied from the copy source information storage medium to the copy source information storage medium block. (104) and the system bus block (103) to be stored in the internal storage unit (102). This process corresponds to process
（処理２）同様に、中央処理装置ブロック（１０１）が複写先の情報記憶媒体ブロックの一つ(１０５）にデータ読出し命令を出すと、複写先データは、複写先の情報記憶媒体から、複写先の情報記憶媒体ブロックの一つ（１０５）及びシステムバスブロック（１０３）を経由して内部記憶部（１０２）に記憶される。尚、処理１と処理２は、時間的な前後を問わない。また、この処理は、図６では処理番号１−ａ、２−ａ、３−ａ、４−ａ、５−ａ、６−ａ、７−ａ、８−ａ及び９−ａにあたる。
(Process 2) Similarly, when the central processing unit block (101) issues a data read command to one of the copy destination information storage medium blocks (105), the copy destination data is copied from the copy destination information storage medium. The data is stored in the internal storage unit (102) via one of the information storage medium blocks (105) and the system bus block (103).
（処理３）処理１及び処理２の後、中央処理装置ブロック（１０１）は、内部記憶部（１０２）に記憶された複写元データと複写先データを比較し、その一致不一致を判定する。尚、この処理は、図６では処理番号１−ｂ、２−ｂ、３−ｂ、４−ｂ、５−ｂ、６−ｂ、７−ｂ、８−ｂ及び９−ｂにあたる。
(Process 3) After
（処理４）処理２及び処理３を、複写先の情報記憶媒体数に応じて繰り返す。その際、複写先の情報記憶媒体ブロックの符号は、１０６、１０７・・・と昇順に付される。
(Process 4)
（処理５）処理１から処理４を、複写元データの量に応じて繰り返す。
(Process 5)
処理１から処理４までの比較処理ステップの更なる詳細については、図６により示されている。
Further details of the comparison process steps from
以上に示された比較動作にかかる時間は、複写元データの全データをｍ個（ｍは正の整数。以下同じ。）、複写先の情報記憶媒体数をｎ個（ｎは１以上の整数。以下同じ。）、情報記憶媒体から内部記憶部までの１データの読込み時間をＴｒ、内部記憶部に記憶された１データの比較時間をＴｃ（Ｔｒ及びＴｃは正数。以下同じ。）とすると、全比較時間は（２×Ｔｒ＋Ｔｃ）×ｍ×ｎとなる。 The time required for the comparison operation described above is m for all data of the copy source data (m is a positive integer; the same applies hereinafter), and the number of information storage media of the copy destination is n (n is an integer of 1 or more). The same applies hereinafter.), The reading time of one data from the information storage medium to the internal storage unit is Tr, and the comparison time of one data stored in the internal storage unit is Tc (Tr and Tc are positive numbers; the same applies hereinafter). Then, the total comparison time is (2 × Tr + Tc) × m × n.
上記従来技術によると、複写元データの全データをｍ個、複写先の情報記憶媒体数をｎ個、情報記憶媒体から内部記憶部までの１データの読込み時間をＴｒ、内部記憶部に記憶された１データの比較時間をＴｃとすると、全比較時間は（２×Ｔｒ＋Ｔｃ）×ｍ×ｎとなるので、複写先の情報記憶媒体数が増えると、その数ｎに比例して比較時間が大きくなり、複写データの比較作業時間短縮に関する効率向上に限界を与える。 According to the above prior art, all the data of the copy source data is m, the number of information storage media of the copy destination is n, the reading time of one data from the information storage medium to the internal storage unit is Tr, and stored in the internal storage unit If the comparison time of one data is Tc, the total comparison time is (2 × Tr + Tc) × m × n. Therefore, when the number of information storage media at the copy destination increases, the comparison time increases in proportion to the number n. Thus, there is a limit to the improvement in efficiency related to shortening the comparison work time of copy data.
そこで、本発明の目的は、複写先の情報記憶媒体数に比例して複写データ内容の比較時間が増大する問題を解決し、複写先の情報記憶媒体数が増えても、複写先情報記憶媒体数が一つである場合の比較時間以下で全ての比較を終了できる情報記憶媒体の複写内容の比較方法及びその為の装置を提供することである。 Accordingly, an object of the present invention is to solve the problem that the comparison time of copy data contents increases in proportion to the number of information storage media at the copy destination, and even if the number of information storage media at the copy destination increases, the copy destination information storage medium It is an object of the present invention to provide a method for comparing copy contents of an information storage medium and an apparatus therefor that can complete all comparisons within a comparison time when the number is one.
上記目的を達成するために、本願の請求項１の発明は、
中央処理装置ブロック、複数の情報記憶媒体ブロック及びシステムバスブロックを備え、上記複数の情報記憶媒体ブロックの一つに記憶された複写元のデータと、それ以外の上記複数の情報記憶媒体ブロックに記憶された複写先のデータを比較し、その一致不一致を判定する方法に於いて、
上記中央処理装置ブロックに比較結果記憶部を設け、各情報記憶媒体ブロックに比較部と比較結果出力線を設け、
上記中央処理装置ブロックは、複写元のデータを読出して、当該データを上記システムバスブロックに通して上記情報記憶媒体ブロックの各々の各比較部に流すステップと、
複写先の上記情報記憶媒体ブロックは、各々の情報記憶媒体からデータを読出し、各比較部に於いて上記複写元のデータと比較し、当該比較結果を比較結果出力線及び上記システムバスブロックに通すステップと、
上記比較結果が、比較結果記憶部に記憶されるステップと、
上記中央処理装置ブロックは、比較結果記憶部に記憶される上記比較結果を読出し、正しく複写されているか否かを確認するステップからなる情報記憶媒体の複写内容の比較方法である。
In order to achieve the above object, the invention of
A central processing unit block, a plurality of information storage medium blocks, and a system bus block are provided, and the original data stored in one of the plurality of information storage medium blocks and the other information storage medium blocks are stored. In the method of comparing the copied data at the copy destination and judging the match / mismatch,
The central processing unit block is provided with a comparison result storage unit, each information storage medium block is provided with a comparison unit and a comparison result output line,
The central processing unit block reads the original data and passes the data through the system bus block to each comparison unit of the information storage medium block;
The information storage medium block at the copy destination reads data from each information storage medium, compares it with the copy source data at each comparison section, and passes the comparison result to the comparison result output line and the system bus block. Steps,
A step in which the comparison result is stored in a comparison result storage unit;
The central processing unit block is a method for comparing the copy contents of an information storage medium, comprising the step of reading the comparison result stored in the comparison result storage unit and confirming whether or not the copy is correctly performed.
更に、本願の請求項２の発明は、
中央処理装置ブロック、複数の情報記憶媒体ブロック及びシステムバスブロックを備え、上記複数の情報記憶媒体ブロックの一つに記憶された複写元のデータと、それ以外の上記複数の情報記憶媒体ブロックに記憶された複写先のデータを比較し、その一致不一致を判定する装置に於いて、
上記した複数の複写先情報記憶媒体ブロックは、各々の情報記憶媒体からデータを読出して、上記中央処理装置ブロックにより読出され上記システムバスブロックに流された複写元のデータと比較する為の比較部と、当該比較結果を上記システムバスブロックに出力する比較結果出力線を備え、
上記中央処理装置ブロックは、上記システムバスブロックを経由して上記比較結果を取得し記憶する比較結果記憶部を備え、上記比較結果記憶部に記憶される比較結果を読出し、正しく複写されているか否かを確認する情報記憶媒体の複写内容の比較装置である。
Furthermore, the invention of
A central processing unit block, a plurality of information storage medium blocks, and a system bus block are provided, and the original data stored in one of the plurality of information storage medium blocks and the other information storage medium blocks are stored. In the device for comparing the copied data at the copy destination and judging the match / mismatch,
The plurality of copy destination information storage medium blocks read out data from each information storage medium, and are compared with copy source data read out by the central processing unit block and sent to the system bus block. And a comparison result output line for outputting the comparison result to the system bus block,
The central processing unit block includes a comparison result storage unit that acquires and stores the comparison result via the system bus block, reads the comparison result stored in the comparison result storage unit, and is correctly copied or not This is a comparison device for copying contents of an information storage medium for confirming whether or not.
本発明の装置又は方法によると、複写先の情報記憶媒体数に比例して複写データ内容の比較時間が増大する問題を解決し、複写先の数が増えても、複写先が一つである場合の比較時間以下で全ての比較を終了できる。 According to the apparatus or method of the present invention, the problem that the copy data content comparison time increases in proportion to the number of information storage media at the copy destination is solved, and even if the number of copy destinations increases, there is only one copy destination. All comparisons can be completed within the comparison time.
添付図面に従い、本発明の一実施例を詳細に説明する。 An embodiment of the present invention will be described in detail with reference to the accompanying drawings.
図１から図３は、本発明の一実施例を説明したものである。そして、図４から図６は、比較のために従来技術例を説明したものである。 1 to 3 illustrate one embodiment of the present invention. 4 to 6 illustrate examples of the prior art for comparison.
まず、本発明理解の為に、従来技術例を本発明の一実施例との対比をする際に必要な範囲で概略的に説明したブロック図である図４に従って説明すると、中央処理装置ブロック（１０１）、システムバスブロック（１０３）及び複数の情報記憶媒体ブロック（１０４、１０５、１０６・・・（１０４＋ｘ））（ｘは非負の整数。以下同じ。）からなっており、中央処理装置ブロック（１０１）とシステムバスブロック（１０３）が接続され、各情報記憶媒体ブロック（１０４、１０５、１０６・・・（１０４＋ｘ））とシステムバスブロック（１０３）がそれぞれ接続されている。そして、中央処理装置ブロック（１０１）は、内部記憶部（１０２）を備えている。処理手順は、上記背景技術で説明した通りである。 First, in order to understand the present invention, referring to FIG. 4 which is a block diagram schematically illustrating a prior art example in a range necessary for comparison with one embodiment of the present invention, a central processing unit block ( 101), a system bus block (103), and a plurality of information storage medium blocks (104, 105, 106... (104 + x)) (x is a non-negative integer, the same shall apply hereinafter). 101) and a system bus block (103) are connected, and each information storage medium block (104, 105, 106... (104 + x)) and a system bus block (103) are connected. The central processing unit block (101) includes an internal storage unit (102). The processing procedure is as described in the background art above.
図５は、図４で示した比較装置及び比較方法を機能ブロックにより具体的に説明した図である。図５では、中央処理装置ブロック（１０１）、システムバスブロック（１０３）及び１０個の情報記憶媒体ブロック（１０４〜１１３）を備えており、当該中央処理装置ブロック（１０１）と当該システムバスブロック（１０３）が接続され、当該情報記憶媒体ブロック（１０４〜１１３）と当該システムバスブロック（１０３）がそれぞれ接続されている。 FIG. 5 is a diagram specifically illustrating the comparison apparatus and the comparison method shown in FIG. 4 with functional blocks. 5 includes a central processing unit block (101), a system bus block (103), and ten information storage medium blocks (104 to 113). The central processing unit block (101) and the system bus block ( 103), and the information storage medium block (104 to 113) and the system bus block (103) are respectively connected.
上記中央処理装置ブロック（１０１）は、内部記憶部（１０２）を備え、更に、中央処理装置（１０１ａ）、制御部（１０１ｂ）、内部アドレスバス（１０１ｃ）、内部読出しコマンドバス（１０１ｄ１）、内部書出しコマンドバス（１０１ｄ２）、内部データバス（１０１ｅ）、アドレスバッファ（１０１ｆ）、コマンドバッファ（１０１ｇ）及びトランシーバ（１０１ｈ）を備えている。上記中央処理装置（１０１ａ）は、内部記憶部（１０２）の一種であるレジスタを備え、上記内部アドレスバス（１０１ｃ）、上記内部読出しコマンドバス（１０１ｄ１）、上記内部書出しコマンドバス（１０１ｄ２）及び上記内部データバス（１０１ｅ）に接続されている。上記内部記憶部（１０２）は、上記内部アドレスバス（１０１ｃ）、上記内部読出しコマンドバス（１０１ｄ１）、上記内部書出しコマンドバス（１０１ｄ２）及び上記内部データバス（１０１ｅ）に接続されている。上記内部アドレスバス（１０１ｃ）は、上記制御部（１０１ｂ）に接続され、更に、上記アドレスバッファ（１０１ｆ）を経由して上記システムバスブロック（１０３）に繋がっている。上記内部読出しコマンドバス（１０１ｄ１）及び上記内部書出しコマンドバス（１０１ｄ２）は、上記制御部（１０１ｂ）に接続され、更に、上記コマンドバッファ（１０１ｇ）を経由して上記システムバスブロック(１０３)に繋がっている。上記内部データバス（１０１ｅ）は、上記トランシーバ（１０１ｈ）を経由して上記システムバスブロック（１０３）に繋がっている。上記制御部（１０１ｂ）は、上記内部アドレスバス、上記内部読出しコマンドバス及び上記内部書出しコマンドバスの他に、上記トランシーバ（１０１ｈ）に繋がっており、上記中央処理装置ブロック（１０１）を制御している。 The central processing unit block (101) includes an internal storage unit (102), and further includes a central processing unit (101a), a control unit (101b), an internal address bus (101c), an internal read command bus (101d1), an internal A write command bus (101d2), an internal data bus (101e), an address buffer (101f), a command buffer (101g), and a transceiver (101h) are provided. The central processing unit (101a) includes a register which is a kind of internal storage unit (102), and includes the internal address bus (101c), the internal read command bus (101d1), the internal write command bus (101d2), and the above It is connected to the internal data bus (101e). The internal storage unit (102) is connected to the internal address bus (101c), the internal read command bus (101d1), the internal write command bus (101d2), and the internal data bus (101e). The internal address bus (101c) is connected to the control unit (101b), and further connected to the system bus block (103) via the address buffer (101f). The internal read command bus (101d1) and the internal write command bus (101d2) are connected to the control unit (101b) and further connected to the system bus block (103) via the command buffer (101g). ing. The internal data bus (101e) is connected to the system bus block (103) via the transceiver (101h). The control unit (101b) is connected to the transceiver (101h) in addition to the internal address bus, the internal read command bus, and the internal write command bus, and controls the central processing unit block (101). Yes.
上記システムバスブロック（１０３）は、上記中央処理装置ブロック（１０１）及び上記情報記憶媒体ブロック（１０４〜１１３）の各々に接続され、両者の間でアドレス、命令及びデータを伝送する。 The system bus block (103) is connected to each of the central processing unit block (101) and the information storage medium block (104 to 113), and transmits addresses, instructions, and data between them.
上記情報記憶媒体ブロック（１０４）は、書出しデータ伝送線（１０４ａ）、情報記憶媒体（１０４ｂ）、読出しデータ伝送線（１０４ｃ）、情報記憶媒体ブロック制御部（１０４ｈ）、アドレス伝送線（１０４ｉ）、読出しコマンド伝送線（１０４ｊ１）、書出しコマンド伝送線（１０４ｊ２）、アドレスバッファ（１０４ｋ１、１０４ｋ２）、コマンドバッファ（１０４ｌ１、１０４ｌ２）、読出しデータバッファ（１０４ｍ１）、書出しデータバッファ（１０４ｍ２）、トランシーバ（１０４ｎ１、１０４ｎ２）及びラッチ（１０４ｏ）を有している。１０５から１１３の情報記憶媒体ブロックに付いても同様の構成を取っているので、１０４の場合と同様に符号が付けられる。例えば、情報記憶媒体ブロック（１１３）の書出しコマンド伝送線は１１３ｊ２となり、読出しデータバッファは１１３ｍ１となる。そして、上記したように、システムバスブロック（１０３）と各情報記憶媒体ブロック（１０４〜１１３）は接続されている。上記アドレス伝送線（１０４ｉ）は、上記システムバスブロック（１０３）と接続され、上記アドレスバッファ（１０４ｋ１）を経由して上記情報記憶媒体ブロック制御部（１０４ｈ）に接続され、更に、上記アドレスバッファ（１０４ｋ２）を経由して上記情報記憶媒体（１０４ｂ）に接続されている。上記読出しコマンド伝送線（１０４ｊ１）は、上記システムバスブロック（１０３）と接続され、上記コマンドバッファ（１０４ｌ１）を経由して上記情報記憶媒体ブロック制御部（１０４ｈ）に接続され、更に、上記コマンドバッファ(１０４ｌ２)を経由して上記情報記憶媒体（１０４ｂ）に接続されている。上記書出しコマンド伝送線（１０４ｊ２）は、上記読出しコマンド伝送線（１０４ｊ１）と同様に接続されている。上記書出しデータ伝送線（１０４ａ）は、上記システムバスブロック（１０３）に接続され、上記トランシーバ（１０４ｎ１）、上記書出しデータバッファ（１０４ｍ２）及び上記トランシーバ（１０４ｎ２）を経由して、上記情報記憶媒体（１０４ｂ）に接続されている。上記読出しデータ伝送線（１０４ｃ）は、上記システムバスブロック（１０３）と接続され、上記トランシーバ（１０４ｎ１）、上記読出しデータバッファ（１０４ｍ１）、上記ラッチ（１０４ｏ）及び上記トランシーバ（１０４ｎ２）を経由して、上記情報記憶媒体（１０４ｂ）に接続されている。上記情報記憶媒体ブロック制御部（１０４ｈ）は、上記のように接続される他に、上記読出しデータバッファ（１０４ｍ１）、上記書出しデータバッファ（１０４ｍ２）、上記トランシーバ（１０４ｎ１及び１０４ｎ２）及び上記ラッチ（１０４ｏ）に接続され、上記情報記憶媒体ブロック（１０４）の制御を行う。 The information storage medium block (104) includes a write data transmission line (104a), an information storage medium (104b), a read data transmission line (104c), an information storage medium block control unit (104h), an address transmission line (104i), Read command transmission line (104j1), write command transmission line (104j2), address buffer (104k1, 104k2), command buffer (104l1, 104l2), read data buffer (104m1), write data buffer (104m2), transceiver (104n1, 104n2) and a latch (104o). Since the same configuration is applied to the information storage medium blocks 105 to 113, the same reference numerals are used as in the case of 104. For example, the write command transmission line of the information storage medium block (113) is 113j2, and the read data buffer is 113m1. As described above, the system bus block (103) and each information storage medium block (104 to 113) are connected. The address transmission line (104i) is connected to the system bus block (103), is connected to the information storage medium block control unit (104h) via the address buffer (104k1), and is further connected to the address buffer (104h). 104k2) and connected to the information storage medium (104b). The read command transmission line (104j1) is connected to the system bus block (103), is connected to the information storage medium block control unit (104h) via the command buffer (104l1), and is further connected to the command buffer. (10412) is connected to the information storage medium (104b). The write command transmission line (104j2) is connected in the same manner as the read command transmission line (104j1). The write data transmission line (104a) is connected to the system bus block (103), and passes through the transceiver (104n1), the write data buffer (104m2), and the transceiver (104n2), and the information storage medium ( 104b). The read data transmission line (104c) is connected to the system bus block (103) and passes through the transceiver (104n1), the read data buffer (104m1), the latch (104o), and the transceiver (104n2). Are connected to the information storage medium (104b). In addition to the connection as described above, the information storage medium block controller (104h) is connected to the read data buffer (104m1), the write data buffer (104m2), the transceiver (104n1 and 104n2), and the latch (104o). ) To control the information storage medium block (104).
他の情報記憶媒体ブロック（１０５〜１１３）は上記情報記憶媒体ブロック（１０４）と同様の構成を持つ。 The other information storage medium blocks (105 to 113) have the same configuration as the information storage medium block (104).
この装置を用いた情報記憶媒体の複写内容の比較は、次のようにして行われる。なお、複写元のデータを記憶する情報記憶媒体を有する情報記憶媒体ブロックを１０４とし、複写先のデータが記憶されている情報記憶媒体を有する情報記憶媒体ブロックを１０５〜１１３とする。 Comparison of the copy contents of the information storage medium using this apparatus is performed as follows. An information storage medium block having an information storage medium for storing copy source data is denoted by 104, and an information storage medium block having an information storage medium for storing copy destination data is denoted by 105 to 113.
（処理１）中央処理装置（１０１ａ）は、複写元情報記憶媒体のデータ読出し命令とそのデータの記憶アドレスを発する。すると、上記記憶アドレスは、内部アドレスバス（１０１ｃ）を通って、アドレスバッファ（１０１ｆ）及びシステムバスブロック（１０３）を経由し、複写元の情報記憶媒体ブロック（１０４）のアドレス伝送線（１０４ｉ）に到達する。更に、アドレスバッファ（１０４ｋ１）、情報記憶媒体ブロック制御部（１０４ｈ）及びアドレスバッファ（１０４ｋ２）を経由して情報記憶媒体（１０４ｂ）に到達することにより、読出すべきデータの記憶アドレスが指定される。一方、上記データ読出し命令は、内部読出しコマンドバス（１０１ｄ１）を通って、コマンドバッファ（１０１ｇ）及びシステムバスブロック（１０３）を経由し、複写元の情報記憶媒体ブロック（１０４）の読出しコマンド伝送線（１０４ｊ１）に到達する。更に、コマンドバッファ（１０４ｌ１）、情報記憶媒体ブロック制御部（１０４ｈ）及びコマンドバッファ（１０４ｌ２）を経由して情報記憶媒体（１０４ｂ）に到達することにより、上記記憶アドレスのデータ読出しがはじまる。 (Process 1) The central processing unit (101a) issues a data read command for the copy source information storage medium and a storage address of the data. Then, the storage address passes through the internal address bus (101c), the address buffer (101f) and the system bus block (103), and the address transmission line (104i) of the copy source information storage medium block (104). To reach. Furthermore, the storage address of the data to be read is specified by reaching the information storage medium (104b) via the address buffer (104k1), the information storage medium block controller (104h) and the address buffer (104k2). . On the other hand, the data read command passes through the internal read command bus (101d1), the command buffer (101g) and the system bus block (103), and the read command transmission line of the copy source information storage medium block (104). (104j1) is reached. Furthermore, when the information storage medium (104b) is reached via the command buffer (104l1), the information storage medium block control unit (104h) and the command buffer (104l2), the data reading of the storage address starts.
（処理２）処理１により読出されたデータは、読出しデータ伝送線（１０４ｃ）を通り、トランシーバ（１０４ｎ２）、ラッチ（１０４ｏ）、読出しデータバッファ（１０４ｍ１）及びトランシーバ（１０４ｎ１）を経由して、システムバスブロック（１０３）に到達する。そして、上記データは、上記システムバスブロック（１０３）を通って内部データバス（１０１ｅ）に到達し、トランシーバ（１０１ｈ）を経由して、内部記憶部（１０２）に記憶される。尚、処理１及び処理２は、図６では処理番号０にあたる。
(Process 2) The data read out by
（処理３）複写先の情報記憶媒体ブロック（１０５）についても、処理１及び処理２と同様の処理を行い、複写先の情報記憶媒体（１０５ｂ）に記憶されたデータは内部記憶部（１０２）に記憶される。尚、この処理は、図６では１−ａ、２−ａ、３−ａ、４−ａ、５−ａ、６−ａ、７−ａ、８−ａ及び９−ａにあたる。
(Process 3) The copy destination information storage medium block (105) is also processed in the same manner as
（処理４）処理１から処理３を終えた後、中央処理装置（１０１ａ）は、内部記憶部（１０２）に記憶された複写元データと複写先データを比較し、それらが一致しているかいないかを判定する。尚、この処理は、図６では処理番号１−ｂ、２−ｂ、３−ｂ、４−ｂ、５−ｂ、６−ｂ、７−ｂ、８−ｂ及び９−ｂにあたる。
(Process 4) After the
（処理５）処理３及び処理４を、他の複写先の情報記憶媒体ブロック（１０６から１１３まで）について繰り返す。
(Process 5)
（処理６）処理１から処理５を、複写元のデータの量に応じて、読出しの為に指定するアドレスを変更しながら反復する。
(Process 6)
図６は、処理１から処理５の比較処理について、反復する処理を省略せずに説明した図である。
FIG. 6 is a diagram illustrating the comparison process from
以上に示された比較動作にかかる時間は、複写元データの全データをｍ個、複写先の情報記憶媒体数をｎ個、情報記憶媒体から内部記憶部までの１データの読込み時間をＴｒ、内部記憶部に記憶された１データの比較時間をＴｃとすると、全比較時間は（２×Ｔｒ＋Ｔｃ）×ｍ×ｎとなる。 The time required for the comparison operation shown above is m for all data of the copy source data, n for the number of information storage media of the copy destination, and Tr for the time for reading one data from the information storage medium to the internal storage unit. When the comparison time of one data stored in the internal storage unit is Tc, the total comparison time is (2 × Tr + Tc) × m × n.
続いて、本発明の一実施例を説明する。図１は、本発明の一実施例を従来技術例との対比をする際に必要な範囲で概略的に説明したブロック図である。図１は、中央処理装置ブロック（１）、システムバスブロック（３）及び複数の情報記憶媒体ブロック（４、５、６・・・（４＋ｘ））からなっており、中央処理装置ブロック（１）とシステムバスブロック（３）が接続され、各情報記憶媒体ブロック（４、５、６・・・（４＋ｘ））とシステムバスブロック（３）がそれぞれ接続されている。上記中央処理装置ブロック（１）は、内部記憶部（２）と比較結果記憶部（２ａ）を備えている。上記情報記憶媒体ブロック（４）は、書出しデータ伝送線（４ａ）、情報記憶媒体（４ｂ）、読出しデータ伝送線（４ｃ）、複写元データ伝送線（４ｄ）、複写先データ伝送線（４ｅ）、比較部（４ｆ）及び比較結果出力線（４ｇ）を有している。上記書出しデータ伝送線（４ａ）は、上記システムバスブロック（３）に接続され、更に、上記情報記憶媒体（４ｂ）に接続されている。上記読出しデータ伝送線（４ｃ）は、上記システムバスブロック（３）に接続され、更に、上記情報記憶媒体（４ｂ）に接続されている。上記複写元データ伝送線（４ｄ）は、上記システムバスブロック（３）に接続され、更に、上記比較部（４ｆ）に接続されている。上記複写先データ伝送線（４ｅ）は、上記情報記憶媒体（４ｂ）に接続され、更に、上記比較部（４ｆ）に接続されている。上記比較結果出力線（４ｇ）は、上記比較部（４ｆ）に接続され、更に、上記システムバスブロック（３）を経由して、上記比較結果記憶部（２ａ）に接続されている。尚、他の情報記憶媒体ブロック（５、６・・・・（４＋ｘ））も同様の構成を備えている。 Subsequently, an embodiment of the present invention will be described. FIG. 1 is a block diagram schematically illustrating an embodiment of the present invention to the extent necessary for comparison with a prior art example. FIG. 1 includes a central processing unit block (1), a system bus block (3), and a plurality of information storage medium blocks (4, 5, 6... (4 + x)). And the system bus block (3) are connected, and each information storage medium block (4, 5, 6... (4 + x)) and the system bus block (3) are respectively connected. The central processing unit block (1) includes an internal storage unit (2) and a comparison result storage unit (2a). The information storage medium block (4) includes a write data transmission line (4a), an information storage medium (4b), a read data transmission line (4c), a copy source data transmission line (4d), and a copy destination data transmission line (4e). And a comparison part (4f) and a comparison result output line (4g). The write data transmission line (4a) is connected to the system bus block (3) and further connected to the information storage medium (4b). The read data transmission line (4c) is connected to the system bus block (3) and further connected to the information storage medium (4b). The copy source data transmission line (4d) is connected to the system bus block (3) and further connected to the comparison unit (4f). The copy destination data transmission line (4e) is connected to the information storage medium (4b) and further connected to the comparison unit (4f). The comparison result output line (4g) is connected to the comparison unit (4f), and is further connected to the comparison result storage unit (2a) via the system bus block (3). The other information storage medium blocks (5, 6,... (4 + x)) have the same configuration.
図２は、図１で示した比較装置及び比較方法を機能ブロックにより具体的に説明した図である。図２では、中央処理装置ブロック（１）、システムバスブロック（３）及び１０個の情報記憶媒体ブロック（４、５、６、７、８、９、１０、１１、１２、１３）を備えており、中央処理装置ブロック（１）とシステムバスブロック（３）が接続され、各情報記憶媒体ブロック（４〜１３）とシステムバスブロック（３）がそれぞれ接続されている。 FIG. 2 is a diagram specifically illustrating the comparison apparatus and the comparison method shown in FIG. 1 by using functional blocks. In FIG. 2, a central processing unit block (1), a system bus block (3), and ten information storage medium blocks (4, 5, 6, 7, 8, 9, 10, 11, 12, 13) are provided. The central processing unit block (1) and the system bus block (3) are connected, and the information storage medium blocks (4 to 13) and the system bus block (3) are respectively connected.
上記中央処理装置ブロック（１）は、内部記憶部（２）を備え、更に、中央処理装置（１ａ）、制御部（１ｂ）、内部アドレスバス（１ｃ）、内部読出しコマンドバス（１ｄ１）、内部書出しコマンドバス（１ｄ２）、内部データバス（１ｅ）、アドレスバッファ（１ｆ）、コマンドバッファ（１ｇ）、トランシーバ（１ｇ）及び比較結果記憶部（２ａ）を備えている。上記中央処理装置（１ａ）は、内部記憶部（２）の一種たるレジスタを備え、上記内部アドレスバス（１ｃ）、上記内部読出しコマンドバス（１ｄ１）、上記内部書出しコマンドバス（１ｄ２）及び上記内部データバス（１ｅ）に接続されている。上記内部記憶部（２）は、上記内部アドレスバス（１ｃ）、上記内部読出しコマンドバス（１ｄ１）、上記内部書出しコマンドバス（１ｄ２）及び上記内部データバス（１ｅ）に接続されている。上記内部アドレスバス（１ｃ）は、上記制御部（１ｂ）に接続され、更に、上記アドレスバッファ（１ｆ）を経由して上記システムバスブロック（３）に繋がっている。上記内部読出しコマンドバス（１ｄ１）及び上記内部書出しコマンドバス（１ｄ２）は、上記制御部（１ｂ）に接続され、更に、上記コマンドバッファ（１ｇ）を経由して上記システムバスブロック(３)に繋がっている。上記内部データバス（１ｅ）は、上記比較結果記憶部（２ａ）に接続されている。上記制御部（１ｂ）は、上記内部アドレスバス（１ｃ）、上記内部読出しコマンドバス（１ｄ１）及び上記内部書出しコマンドバス（１ｄ２）の他に、上記比較結果記憶部（２ａ）に繋がっており、上記中央処理装置ブロック（１）を制御している。 The central processing unit block (1) includes an internal storage unit (2), and further includes a central processing unit (1a), a control unit (1b), an internal address bus (1c), an internal read command bus (1d1), an internal A write command bus (1d2), an internal data bus (1e), an address buffer (1f), a command buffer (1g), a transceiver (1g), and a comparison result storage unit (2a) are provided. The central processing unit (1a) includes a register as a kind of internal storage unit (2), and includes the internal address bus (1c), the internal read command bus (1d1), the internal write command bus (1d2), and the internal It is connected to the data bus (1e). The internal storage unit (2) is connected to the internal address bus (1c), the internal read command bus (1d1), the internal write command bus (1d2), and the internal data bus (1e). The internal address bus (1c) is connected to the control unit (1b) and further connected to the system bus block (3) via the address buffer (1f). The internal read command bus (1d1) and the internal write command bus (1d2) are connected to the control unit (1b) and further connected to the system bus block (3) via the command buffer (1g). ing. The internal data bus (1e) is connected to the comparison result storage unit (2a). The control unit (1b) is connected to the comparison result storage unit (2a) in addition to the internal address bus (1c), the internal read command bus (1d1), and the internal write command bus (1d2). The central processing unit block (1) is controlled.
上記システムバスブロック（３）は、上記中央処理装置ブロック（１）及び各情報記憶媒体ブロック（４〜１３）に接続され、両者の間でアドレス、命令及びデータを伝送する。 The system bus block (3) is connected to the central processing unit block (1) and the information storage medium blocks (4 to 13), and transmits addresses, commands and data between them.
上記情報記憶媒体ブロック（４）は、書出しデータ伝送線（４ａ）、情報記憶媒体（４ｂ）、読出しデータ伝送線（４ｃ）、複写元データ伝送線（４ｄ）、複写先データ伝送線（４ｅ）、比較部（４ｆ）、比較結果出力線（４ｇ）、情報記憶媒体ブロック制御部（４ｈ）、アドレス伝送線（４ｉ）、読出しコマンド伝送線（４ｊ１）、書出しコマンド伝送線（４ｊ２）、アドレスバッファ（４ｋ１、４ｋ２）、コマンドバッファ（４ｌ１、４ｌ２）、読出しデータバッファ（４ｍ１）、書出しデータバッファ（４ｍ２）、トランシーバ（４ｎ１、４ｎ２）及びラッチ（４ｏ）を有している。５から１３の情報記憶媒体ブロックに付いても同様の構成を取っているので、４の場合と同様に符号が付けられる。例えば、情報記憶媒体ブロック（１３）の比較結果出力線は１３ｇであり、その読出しデータバッファは１３ｍ１となる。そして、上記したように、システムバスブロック（３）と各情報記憶媒体ブロック（４〜１３）は接続されている。上記アドレス伝送線（４ｉ）は、上記システムバスブロック（３）に接続され、上記アドレスバッファ（４ｋ１）を経由して上記情報記憶媒体ブロック制御部(４ｈ)に接続され、更に、上記アドレスバッファ（４ｋ２）を経由して上記情報記憶媒体（４ｂ）に接続されている。上記読出しコマンド伝送線（４ｊ１）は、上記システムバスブロック（３）と接続され、上記コマンドバッファ（４ｌ１）を経由して上記情報記憶媒体ブロック制御部（４ｈ）に接続され、更に、上記コマンドバッファ(４ｌ２)を経由して上記情報記憶媒体（４ｂ）に接続されている。上記書出しコマンド伝送線（４ｊ２）の構成は、上記読出しコマンド伝送線（４ｊ１）と同様である。上記書出しデータ伝送線（４ａ）は、上記システムバスブロックに接続され、上記トランシーバ（４ｎ１）、上記書出しデータバッファ（４ｍ２）及び上記トランシーバ（４ｎ２）を経由して、上記情報記憶媒体（４ｂ）に接続されている。上記読出しデータ伝送線（４ｃ）は、上記システムバスブロックに接続され、上記トランシーバ（４ｎ１）、上記読出しデータバッファ（４ｍ１）、上記ラッチ（４ｏ）及び上記トランシーバ（４ｎ２）を経由して、上記情報記憶媒体（４ｂ）に接続されている。上記複写元データ伝送線（４ｄ）は、上記書出しデータ伝送線（４ａ）と上記比較部（４ｆ）の間を接続する。上記複写先データ伝送線（４ｅ）は、上記読出しデータ伝送線（４ｃ）と上記比較部（４ｆ）の間を接続する。上記の通り、上記比較部（４ｆ）は、上記複写元データ伝送線（４ｄ）及び上記複写先データ伝送線（４ｅ）に接続され、更に、上記比較結果出力線（４ｇ）にも接続されている。上記情報記憶媒体ブロック制御部（４ｈ）は、上記に示される他に、上記読出しデータバッファ（４ｍ１）、上記書出しデータバッファ（４ｍ２）、上記トランシーバ（４ｎ１及び４ｎ２）及び上記ラッチ（４ｏ）に接続され、上記情報記憶媒体ブロック（４）の制御を行う。 The information storage medium block (4) includes a write data transmission line (4a), an information storage medium (4b), a read data transmission line (4c), a copy source data transmission line (4d), and a copy destination data transmission line (4e). , Comparison unit (4f), comparison result output line (4g), information storage medium block control unit (4h), address transmission line (4i), read command transmission line (4j1), write command transmission line (4j2), address buffer (4k1, 4k2), command buffer (4l1, 4l2), read data buffer (4m1), write data buffer (4m2), transceiver (4n1, 4n2), and latch (4o). Since the same configuration is applied to the information storage medium blocks 5 to 13, the same reference numerals are assigned as in the case of 4. For example, the comparison result output line of the information storage medium block (13) is 13g, and its read data buffer is 13m1. As described above, the system bus block (3) and the information storage medium blocks (4 to 13) are connected. The address transmission line (4i) is connected to the system bus block (3), connected to the information storage medium block control unit (4h) via the address buffer (4k1), and further to the address buffer ( 4k2) and connected to the information storage medium (4b). The read command transmission line (4j1) is connected to the system bus block (3), connected to the information storage medium block control unit (4h) via the command buffer (4l1), and further to the command buffer. It is connected to the information storage medium (4b) via (4l2). The configuration of the write command transmission line (4j2) is the same as that of the read command transmission line (4j1). The write data transmission line (4a) is connected to the system bus block, and is connected to the information storage medium (4b) via the transceiver (4n1), the write data buffer (4m2), and the transceiver (4n2). It is connected. The read data transmission line (4c) is connected to the system bus block, and passes through the transceiver (4n1), the read data buffer (4m1), the latch (4o), and the transceiver (4n2). It is connected to the storage medium (4b). The copy source data transmission line (4d) connects the write data transmission line (4a) and the comparison unit (4f). The copy destination data transmission line (4e) connects the read data transmission line (4c) and the comparison unit (4f). As described above, the comparison unit (4f) is connected to the copy source data transmission line (4d) and the copy destination data transmission line (4e), and is further connected to the comparison result output line (4g). Yes. The information storage medium block controller (4h) is connected to the read data buffer (4m1), the write data buffer (4m2), the transceivers (4n1 and 4n2), and the latch (4o) in addition to the above. The information storage medium block (4) is controlled.
他の情報記憶媒体ブロック（５〜１３）は上記情報記憶媒体ブロック（４）と同様の構成を持つ。 The other information storage medium blocks (5 to 13) have the same configuration as the information storage medium block (4).
この装置を用いた情報記憶媒体の複写内容の比較は、次のようにして行われる。なお、複写元のデータを記憶する情報記憶媒体ブロックを４とし、複写先のデータが記憶されている情報記憶媒体ブロックを５〜１３とする。 Comparison of the copy contents of the information storage medium using this apparatus is performed as follows. It is assumed that the information storage medium block storing the copy source data is 4, and the information storage medium block storing the copy destination data is 5-13.
（処理１）中央処理装置（１ａ）は、複写元のデータ読出し命令とそのデータのアドレスを発する。尚、この処理は、図３では処理番号０に含まれる。
(Process 1) The central processing unit (1a) issues a copy source data read command and the address of the data. This process is included in
（処理２）上記記憶アドレスは、内部アドレスバス（１ｃ）を通って、アドレスバッファ（１ｆ）及びシステムバスブロック（３）を経由し、複写元の情報記憶媒体ブロック（４）のアドレス伝送線（４ｉ）に到達する。更に、アドレスバッファ（４ｋ１）、情報記憶媒体ブロック制御部（４ｈ）及びアドレスバッファ（４ｋ２）を経由して情報記憶媒体（４ｂ）に到達することによって、読出すべきデータの記憶アドレスが指定される。一方、上記読出し命令は、内部読出しコマンドバス（１ｄ１）を通って、コマンドバッファ（１ｇ）及びシステムバスブロック（３）を経由し、複写元の情報記憶媒体ブロック（４）の読出しコマンド伝送線（４ｊ１）に到達する。更に、コマンドバッファ（４ｌ１）、情報記憶媒体ブロック制御部（４ｈ）及びコマンドバッファ（４ｌ２）を経由して情報記憶媒体（４ｂ）に到達することによって、当該記憶アドレスのデータ読出しがはじまる。そして、読出されたデータは、読出しデータ伝送線（４ｃ）を通り、トランシーバ（４ｎ２）、ラッチ（４ｏ）、読出しデータバッファ（４ｍ１）及びトランシーバ（４ｎ１）を経由して、システムバスブロック（３）に到達する。更に、読出されたデータは、上記システムバスブロック（３）を通って、全ての複写先の情報記憶媒体ブロック（５〜１３）の書出しデータ伝送線（５ａ〜１３ａ）、トランシーバ（５ｎ１〜１３ｎ１）及び複写元データ伝送線（５ｄ〜１３ｄ）を経由し、各比較部（５ｆ〜１３ｆ）に伝送される。尚、この処理は、図３では処理番号０‐ａに含まれる。 (Process 2) The storage address passes through the internal address bus (1c), the address buffer (1f) and the system bus block (3), and the address transmission line (4) of the copy source information storage medium block (4). 4i) is reached. Furthermore, the storage address of the data to be read is specified by reaching the information storage medium (4b) via the address buffer (4k1), the information storage medium block control unit (4h) and the address buffer (4k2). . On the other hand, the read command passes through the internal read command bus (1d1), the command buffer (1g) and the system bus block (3), and then the read command transmission line (4) of the copy source information storage medium block (4). 4j1) is reached. Furthermore, when the information storage medium (4b) is reached via the command buffer (4l1), the information storage medium block control unit (4h), and the command buffer (4l2), data reading of the storage address starts. The read data passes through the read data transmission line (4c), passes through the transceiver (4n2), the latch (4o), the read data buffer (4m1), and the transceiver (4n1), and then the system bus block (3). To reach. Further, the read data passes through the system bus block (3), and the data transmission lines (5a to 13a) and transceivers (5n1 to 13n1) of all copy destination information storage medium blocks (5 to 13). The data is transmitted to the comparison units (5f to 13f) via the copy source data transmission lines (5d to 13d). This process is included in process number 0-a in FIG.
（処理３）中央処理装置（１ａ）は、複写先のデータ読出し命令とそのデータのアドレスを発する。尚、この処理は、図３では処理番号０に含まれる。
(Process 3) The central processing unit (1a) issues a copy destination data read command and the address of the data. This process is included in
（処理４）上記記憶アドレスは、内部アドレスバス（１ｃ）を通って、アドレスバッファ（１ｆ）及びシステムバスブロック（３）を経由し、全ての複写先の情報記憶媒体ブロック（５〜１３）のアドレス伝送線（５ｉ〜１３ｉ）に到達する。更に、それらのアドレスバッファ（５ｋ１〜１３ｋ１）、情報記憶媒体ブロック制御部（５ｈ〜１３ｈ）及びアドレスバッファ（５ｋ２〜１３ｋ２）を経由して各情報記憶媒体（５ｂ〜１３ｂ）に到達することによって、読出すべきデータの記憶アドレスが指定される。一方、読出し命令は、内部読出しコマンドバス（１ｄ１）を通って、コマンドバッファ（１ｇ）及びシステムバスブロック（３）を経由し、全ての複写元の情報記憶媒体ブロック（５〜１３）の読出しコマンド伝送線（５ｊ１〜１３ｊ１）に到達する。更に、それらのコマンドバッファ（５ｌ１〜１３ｌ１）、情報記憶媒体ブロック制御部（５ｈ〜１３ｈ）及びコマンドバッファ（５ｌ２〜１３ｌ２）を経由して各情報記憶媒体（５ｂ〜１３ｂ）に到達することによって、上記記憶アドレスのデータ読出しがはじまる。そして、読出されたデータは、各読出しデータ伝送線（５ｃ〜１３ｃ）を通り、各トランシーバ（５ｎ２〜１３ｎ２）及びラッチ（５ｏ〜１３ｏ）を経由し、更に各複写先データ伝送線（５ｅ〜１３ｅ）を通って、各比較部（５ｆ〜１３ｆ）に伝送される。尚、処理４は、図３では処理番号０‐ａに含まれている。
(Process 4) The storage address passes through the internal address bus (1c), the address buffer (1f) and the system bus block (3), and is stored in all the copy destination information storage medium blocks (5 to 13). The address transmission lines (5i to 13i) are reached. Furthermore, by reaching each information storage medium (5b-13b) via their address buffer (5k1-13k1), information storage medium block controller (5h-13h) and address buffer (5k2-13k2), A storage address of data to be read is designated. On the other hand, the read command passes through the internal read command bus (1d1), passes through the command buffer (1g) and the system bus block (3), and then reads out the read command of all copy source information storage medium blocks (5 to 13). The transmission line (5j1 to 13j1) is reached. Furthermore, by reaching each information storage medium (5b-13b) via the command buffer (51-1113), the information storage medium block control unit (5h-13h) and the command buffer (52-12132), Data reading of the storage address begins. The read data passes through the read data transmission lines (5c to 13c), passes through the transceivers (5n2 to 13n2) and the latches (5o to 13o), and further passes to the copy destination data transmission lines (5e to 13e). ) And transmitted to each comparison unit (5f to 13f). The
（処理５）各比較部（５ｆ〜１３ｆ）は、複写元の情報記憶媒体から読出したデータと複写先の情報記憶媒体から読出したデータを比較し、それらが一致しているかいないかを判定する。 (Process 5) Each comparison unit (5f to 13f) compares the data read from the copy source information storage medium with the data read from the copy destination information storage medium, and determines whether or not they match. .
（処理６）上記比較部のそれぞれ（５ｆ〜１３ｆ）は、処理６で得た比較結果を各比較結果出力線（５ｇ〜１３ｇ）に出力する。
(Process 6) Each of the comparison units (5f to 13f) outputs the comparison result obtained in
（処理７）処理６により出力された比較結果は、システムバスブロック（３）を通って、中央処理装置ブロック（１）の比較結果記憶部（２ａ）に伝送される。尚、処理５〜７は、図３では処理番号０−ｂに含まれている。
(Process 7) The comparison result output by
（処理８）処理１から処理７を、複写元のデータの量に応じて、読み出しの為に指定するアドレスを変更しながら反復する。
(Process 8)
（処理９）中央処理装置（１）は、上記比較結果記憶部から比較結果を読出し、複写先の各情報記憶媒体（５ｂ〜１３ｂ）に記憶されているデータが、複写元の情報記憶媒体（４ｂ）に記憶されているデータを正しく複写しているかどうかを判定する。尚、この処理は、図３では０‐ｃにあたる。 (Processing 9) The central processing unit (1) reads the comparison result from the comparison result storage unit, and the data stored in the information storage media (5b to 13b) of the copy destination is the information storage medium of the copy source ( It is determined whether the data stored in 4b) is correctly copied. This process corresponds to 0-c in FIG.
図３は、以上の比較処理について、更に詳細に説明した図である。 FIG. 3 is a diagram illustrating the above comparison process in more detail.
以上に示された比較動作にかかる時間は、複写元データの全データをｍ個、情報記憶媒体から内部記憶部までの１データの読込み時間をＴｒとすると、全比較時間はＴｒ×ｍとなる。 The time required for the comparison operation as described above is Tr × m, where m is all the data of the copy source data, and Tr is the read time of one data from the information storage medium to the internal storage unit. .
図５で示された従来技術例と図２で示された本発明の一実施例との比較処理時間を比較してみると、以下の式が成立する。
（Ｔｒ×ｍ）／（２×Ｔｒ＋Ｔｃ）×ｎ×ｍ＝（１／ｎ）×（１／（２＋Ｔｃ／Ｔｒ））
ここで、従来技術例と本発明の一実施例の比較処理時間の差がもっとも小さい場合とは、上記式の値が１に最も近い場合である。そして、Ｔｒ及びＴｃは共に正数であり、Ｔｃ／Ｔｒは常に０以上であるから、上記の場合とは、上記式の分母たるｎ×（２＋（Ｔｃ／Ｔｒ））が最小になる場合であり、それはＴｃ／Ｔｒ＝０の場合である。この場合、上記式は１／２ｎとなるので、本発明の一実施例の比較処理時間は、従来技術例より少なくとも１／２ｎ倍となることが分かる。例えば、複写先の情報記憶媒体が１０個である場合（ｎ＝１０の場合）、従来技術例の比較処理時間の１／２０倍の時間で済むこととなる。そして、Ｔｃ／Ｔｒ＞０の場合、本発明の一実施例の比較処理時間は、上記の場合に比べて更に短縮されることとなる。
Comparing the comparison processing time between the prior art example shown in FIG. 5 and the embodiment of the present invention shown in FIG. 2, the following equation is established.
(Tr × m) / (2 × Tr + Tc) × n × m = (1 / n) × (1 / (2 + Tc / Tr))
Here, the case where the difference in the comparison processing time between the prior art example and the embodiment of the present invention is the smallest is the case where the value of the above formula is closest to 1. Since Tr and Tc are both positive numbers and Tc / Tr is always 0 or more, the above case is a case where n × (2+ (Tc / Tr)), which is the denominator of the above equation, is minimized. Yes, that is when Tc / Tr = 0. In this case, since the above expression is 1 / 2n, it can be seen that the comparison processing time of one embodiment of the present invention is at least 1 / 2n times that of the prior art. For example, when there are ten information storage media as copy destinations (when n = 10), the time required for the comparison processing time of the prior art example is 1/20 times. When Tc / Tr> 0, the comparison processing time of the embodiment of the present invention is further shortened compared to the above case.
１ 中央処理装置ブロック
１ａ 中央処理装置
１ｂ 制御部
１ｃ 内部アドレスバス
１ｄ１ 内部読出しコマンドバス
１ｄ２ 内部書出しコマンドバス
１ｅ 内部データバス
１ｆ アドレスバッファ
１ｇ コマンドバッファ
２ 内部記憶部
２ａ 比較結果記憶部
３ システムバスブロック
４、５、６・・・４＋ｘ 情報記憶媒体ブロック
４ａ 書出しデータ伝送線
４ｂ 情報記憶媒体
４ｃ 読出しデータ伝送線
４ｄ 複写元データ伝送線
４ｅ 複写先データ伝送線
４ｆ 比較部
４ｇ 比較結果出力線
４ｈ 情報記憶媒体ブロック制御部
４ｉ アドレス伝送線
４ｊ１ 読出しコマンド伝送線
４ｊ２ 書出しコマンド伝送線
４ｋ１、ｋ２ アドレスバッファ
４ｌ１、ｌ２ コマンドバッファ
４ｍ１ 読出しデータバッファ
４ｍ２ 書出しデータバッファ
４ｎ１、ｎ２ トランシーバ
４ｏ ラッチ
１０１ 中央処理装置ブロック
１０１ａ 中央処理装置
１０１ｂ 制御部
１０１ｃ 内部アドレアバス
１０１ｄ１ 内部読出しコマンドバス
１０１ｄ２ 内部書出しコマンドバス
１０１ｅ 内部データバス
１０１ｆ アドレスバッファ
１０１ｇ コマンドバッファ
１０１ｈ トランシーバ
１０２ 内部記憶部
１０３ システムバスブロック
１０４、１０５・・・１０４＋ｘ 情報記憶媒体ブロック
１０４ａ 書出しデータ伝送線
１０４ｂ 情報記憶媒体
１０４ｃ 読出しデータ伝送線
１０４ｈ 情報記憶媒体ブロック制御部
１０４ｉ アドレス伝送線
１０４ｊ１ 読出しコマンド伝送線
１０４ｊ２ 書出しコマンド伝送線
１０４ｋ１、ｋ２ アドレスバッファ
１０４ｌ１、ｌ２ コマンドバッファ
１０４ｍ１ 読出しデータバッファ
１０４ｍ２ 書出しデータバッファ
１０４ｎ１、ｎ２ トランシーバ
１０４ｏ ラッチ
1 Central processing unit block 1a Central processing unit 1b Control unit 1c Internal address bus 1d1 Internal read command bus 1d2 Internal write command bus 1e Internal data bus 1f Address buffer 1g Command buffer 2 Internal storage unit 2a Comparison result storage unit 3 System bus block 4 5, 6... 4 + x Information storage medium block 4a Write data transmission line 4b Information storage medium 4c Read data transmission line 4d Copy source data transmission line 4e Copy destination data transmission line 4f Comparison unit 4g Comparison result output line 4h Information storage medium Block control unit 4i Address transmission line 4j1 Read command transmission line 4j2 Write command transmission line 4k1, k2 Address buffer 4l1, l2 Command buffer 4m1 Read data buffer 4m2 Write data buffer 4n1, n2 Transceiver 4o H 101 Central processing unit block 101a Central processing unit 101b Control unit 101c Internal address bus 101d1 Internal read command bus 101d2 Internal write command bus 101e Internal data bus 101f Address buffer 101g Command buffer 101h Transceiver 102 Internal storage unit 103 System bus blocks 104, 105 104 + x information storage medium block 104a write data transmission line 104b information storage medium 104c read data transmission line 104h information storage medium block control unit 104i address transmission line 104j1 read command transmission line 104j2 write command transmission line 104k1, k2 address buffers 104l1, l2 Command buffer 104m1 Read data buffer 104m2 Write data buffer 10 n1, n2 transceiver 104o latch
Claims (2)
上記中央処理装置ブロックに比較結果記憶部を設け、各情報記憶媒体ブロックに比較部と比較結果出力線を設け、
上記中央処理装置ブロックは、複写元のデータを読出して、当該データを上記システムバスブロックに通して上記情報記憶媒体ブロックの各々の各比較部に流すステップと、
複写先の上記情報記憶媒体ブロックは、各々の情報記憶媒体からデータを読出し、各比較部に於いて上記複写元のデータと比較し、当該比較結果を比較結果出力線及び上記システムバスブロックに通すステップと、
上記比較結果が、比較結果記憶部に記憶されるステップと、
上記中央処理装置ブロックは、比較結果記憶部に記憶される上記比較結果を読出し、正しく複写されているか否かを確認するステップからなる情報記憶媒体の複写内容の比較方法。 A central processing unit block, a plurality of information storage medium blocks, and a system bus block are provided, and the original data stored in one of the plurality of information storage medium blocks and the other information storage medium blocks are stored. In the method of comparing the copied data at the copy destination and judging the match / mismatch,
The central processing unit block is provided with a comparison result storage unit, each information storage medium block is provided with a comparison unit and a comparison result output line,
The central processing unit block reads the original data and passes the data through the system bus block to each comparison unit of the information storage medium block;
The information storage medium block at the copy destination reads data from each information storage medium, compares it with the copy source data at each comparison section, and passes the comparison result to the comparison result output line and the system bus block. Steps,
A step in which the comparison result is stored in a comparison result storage unit;
The central processing unit block reads out the comparison result stored in the comparison result storage unit and confirms whether or not it is correctly copied.
上記した複数の複写先情報記憶媒体ブロックは、各々の情報記憶媒体からデータを読出して、上記中央処理装置ブロックにより読出され上記システムバスブロックに流された複写元のデータと比較する為の比較部と、当該比較結果を上記システムバスブロックに出力する比較結果出力線を備え、
上記中央処理装置ブロックは、上記システムバスブロックを経由して上記比較結果を取得し記憶する比較結果記憶部を備え、上記比較結果記憶部に記憶される比較結果を読出し、正しく複写されているか否かを確認する情報記憶媒体の複写内容の比較装置。
A central processing unit block, a plurality of information storage medium blocks, and a system bus block are provided, and the original data stored in one of the plurality of information storage medium blocks and the other information storage medium blocks are stored. In the device for comparing the copied data at the copy destination and judging the match / mismatch,
The plurality of copy destination information storage medium blocks read out data from each information storage medium, and are compared with copy source data read out by the central processing unit block and sent to the system bus block. And a comparison result output line for outputting the comparison result to the system bus block,
The central processing unit block includes a comparison result storage unit that acquires and stores the comparison result via the system bus block, reads the comparison result stored in the comparison result storage unit, and is correctly copied or not An apparatus for comparing the contents of a copy of an information storage medium to confirm whether or not.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005323124A JP2007133922A (en) | 2005-11-08 | 2005-11-08 | Comparison method for copied content for information storage medium and comparison device therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005323124A JP2007133922A (en) | 2005-11-08 | 2005-11-08 | Comparison method for copied content for information storage medium and comparison device therefor |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2007133922A true JP2007133922A (en) | 2007-05-31 |
Family
ID=38155464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005323124A Pending JP2007133922A (en) | 2005-11-08 | 2005-11-08 | Comparison method for copied content for information storage medium and comparison device therefor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2007133922A (en) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09237164A (en) * | 1996-03-04 | 1997-09-09 | Oki Electric Ind Co Ltd | Semiconductor disk device |
| JPH10198524A (en) * | 1997-01-10 | 1998-07-31 | Fujitsu Ltd | Hard disk controller |
| JP2002108572A (en) * | 2000-10-03 | 2002-04-12 | Fujitsu Ltd | Backup system and duplicating device |
-
2005
- 2005-11-08 JP JP2005323124A patent/JP2007133922A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09237164A (en) * | 1996-03-04 | 1997-09-09 | Oki Electric Ind Co Ltd | Semiconductor disk device |
| JPH10198524A (en) * | 1997-01-10 | 1998-07-31 | Fujitsu Ltd | Hard disk controller |
| JP2002108572A (en) * | 2000-10-03 | 2002-04-12 | Fujitsu Ltd | Backup system and duplicating device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5107880B2 (en) | Data transfer processing apparatus and method | |
| US9424031B2 (en) | Techniques for enabling bit-parallel wide string matching with a SIMD register | |
| CN102096609B (en) | Instruction-set architecture for programmable cyclic redundancy check (CRC) computations | |
| US7870467B2 (en) | Data converter, information recorder, and error detector | |
| US8924907B1 (en) | Bitstream verification on embedded processor—FPGA platform | |
| GB2485774A (en) | Processor instruction to extract a bit field from one operand and insert it into another with an option to sign or zero extend the field | |
| US8908859B2 (en) | Cryptographic apparatus and memory system | |
| US7346862B2 (en) | Method and apparatus for optimizing a logic network in a digital circuit | |
| US20090146849A1 (en) | Multi-mode multi-parallelism data exchange method and device thereof | |
| TWI582693B (en) | Apparatuses and methods for generating a suppressed address trace | |
| JP2007133922A (en) | Comparison method for copied content for information storage medium and comparison device therefor | |
| US7895381B2 (en) | Data accessing system | |
| US11157330B2 (en) | Barrier-free atomic transfer of multiword data | |
| JP2006293748A (en) | Information processor | |
| US6715061B1 (en) | Multimedia-instruction acceleration device for increasing efficiency and method for the same | |
| US20080077777A1 (en) | Register renaming for instructions having unresolved condition codes | |
| JP4865449B2 (en) | Difference generation device, difference application device, difference generation program, difference application program, difference generation application system, and difference generation application method | |
| JP5347408B2 (en) | Processing method and storage system | |
| JP4858779B2 (en) | Device for reducing failure analysis file of distributed parallel program, method and program thereof | |
| JP6658908B2 (en) | Output program, output method and output system | |
| JPH11232036A (en) | Disk controller | |
| TW202240411A (en) | Method for transmitting data and data processing circuit | |
| JP4540570B2 (en) | Data processing module, device, system, and transmission candidate message search method | |
| US20020069350A1 (en) | Apparatus and method for executing a block data transfer instruction inside processor | |
| US8326903B2 (en) | System and method for improved vector analysis |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080609 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080708 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081111 |